[go: up one dir, main page]

TWI242825B - Wafer structure, chip structure, and fabricating process thereof - Google Patents

Wafer structure, chip structure, and fabricating process thereof

Info

Publication number
TWI242825B
TWI242825B TW093136831A TW93136831A TWI242825B TW I242825 B TWI242825 B TW I242825B TW 093136831 A TW093136831 A TW 093136831A TW 93136831 A TW93136831 A TW 93136831A TW I242825 B TWI242825 B TW I242825B
Authority
TW
Taiwan
Prior art keywords
wafer
layer
ball
pads
bump
Prior art date
Application number
TW093136831A
Other languages
English (en)
Other versions
TW200618139A (en
Inventor
Jian-Wen Lo
Meng-Jin Tsai
Tsung-Hua Wu
Original Assignee
Advanced Semiconductor Eng
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Eng filed Critical Advanced Semiconductor Eng
Priority to TW093136831A priority Critical patent/TWI242825B/zh
Application granted granted Critical
Publication of TWI242825B publication Critical patent/TWI242825B/zh
Priority to US11/288,422 priority patent/US20060134884A1/en
Publication of TW200618139A publication Critical patent/TW200618139A/zh

Links

Classifications

    • H10W72/851
    • H10W72/90
    • H10W72/01255
    • H10W72/07251
    • H10W72/20
    • H10W72/29
    • H10W72/50

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Description

1242825 15284twf.doc/c 九、發明說明: 【發明所屬之技術領域】 本發明是有關於一種晶圓結構、晶片結構及其製程, 且特別是有關於一種適用於打線接合技術與覆晶接合技術 的晶圓結構、晶片結構及其製程。 【先前技術】 近年來,隨著半導體製程技術的不斷成熟與發展, 各種高效能的電子產品不斷推陳出新,而積體電路 (Integrated Circuit,1C)元件的積集度(integrati〇n)也 不斷提尚。在積體電路元件之封裝製程中,積體電路封裝 (IC packaging)扮演著相當重要的角色,而積體電路封 裝型態可大致區分為打線接合封裝(wire b〇nding packaging, WB packaging )、貼帶自動接合封裝(tape am^matic bonding packaging,ΤΑβ 與覆晶接合 封破(flip chip packaging,FC packaging)等型式,且每種 封裝形式均具有其特殊性與應用領域。 對於打線接合封裝技術與覆晶接合封裝技術而言,晶 片的結構並不相同,制是接墊部分。更詳㈣言,相較 於打線接合封裝技術,為了增加凸塊與接墊的接合性,在 ,塾上通#會形成—球底金屬層,而此球底金屬層通常為 夕層金屬所構成。由於使用不同的封裝技術必須使用不同 ^接日因此晶片上只會存在單—種接墊。值得注意的是, 、於夕日日片模組(muhkchip mo(juie,MCM)而言,若晶 片上只能形成單-種類的接墊’則多晶片模組的設計將會 1242825 15284twf.doc/c 受到很大的限制。 【發明内容】 有#於此,本發明的目的就是在提供一種晶片製程, 以製造出同時具有凸塊接墊與導線接墊的晶片結構。 此外,本發明的再一目的就是提供一種晶片製程, 以製造出適用於打線接合技術與覆晶接合技術的晶片結 構。 另外,本發明的又一目的就是提供一種晶片結構, 其具有兩種接墊,以擴大應用範圍。 再者,本發明的另一目的就是提供一種晶圓結構, 其係能夠分割出三種型態不同的晶片結構。 基於上述目的或其他目的,本發明提出一種晶片製 程’其包括下列步驟。首先,在一晶圓之多個凸塊接墊 (bump pad)與多個導線接墊(wire pad)上形成一球底 金屬層(under ball metal layer,UBM layer)。然後,移除 這些導線接墊上之球底金屬層的部分厚度,以在這些導線 接墊上形成一金屬襯層(metal lining)。在每一凸塊接墊 之球底金屬層上形成一凸塊。接著,切割晶圓,以形成多 個晶片結構,且每一晶片結構包括這些凸塊接墊之部分與 這些導線接墊之部分。 依照本發明較佳實施例,上述之形成球底金屬層之 步驟例如是在晶圓上形成一球底金屬材料層(UBM material layer,然後圖案化此球底金屬材料層。此外,形 成球底金屬材料層的方法例如是濺鑛製程。 1242825 15284twt.doc/c 依照本發明較佳實施例,上述之形成凸塊的步驟例 如是在每一凸塊接墊之球底金屬層上形成一銲料塊(s〇ider paste block)。然後,對於此晶圓進行一迴銲(refl〇w) 製程。此外,形成銲料塊的方法例如是印刷製程。 依照本發明較佳實施例,上述之形成金屬襯層的步 驟例如是在這些凸塊接墊上形成一覆蓋層(c〇vedng layer)。移除這些導線接墊上之球底金屬層的部分厚度, 以f導線接墊上形成金屬襯層。然後,移除覆蓋層。此$, 覆蓋層的材質例如是光阻或金屬。 基於上述目的或其他目的,本發明提出一種晶片製 程,其包括下列步驟。首先,提供一晶圓,而此晶圓具有 多個凸塊接墊與多個導線接墊。然後,在晶圓之這些導線 接塾上形成—覆蓋層。在晶圓上形成-球底金屬材^層’, 接著移除覆蓋層與部分球底金屬材料層,以在這些凸塊接 墊上形成一球底金屬層,並暴露出這些導線接墊。在每一 凸塊接墊之球底金屬層上形成一凸塊,然後切割晶圓,以 形成夕個晶片結構,且每一晶片結構包括這些凸塊接墊之 部分與這些導線接墊之部分。 、本發明較佳實施例,上述之形成覆蓋層的步驟 疋在日日圓上形成一覆蓋材料層(covering material _Γ) ’然後圖案化此覆蓋材料層。此外,形成覆蓋材 料層的方法例如是濺鍍製程。 依…、本發明較佳實施例,上述之覆蓋層例如是鎳飢/ 銅層。 1242825 15284twf.d〇c/c 依照本發明較佳實施例,上述之覆蓋層的材質例如 疋光阻。 、 依照本發明較佳實施例,上述之形成球底金屬材料 贗的方法例如是濺鍍製程。 依照本發明較佳實施例,上述之形成這些凸塊的步 妙二如疋在每一凸塊接墊之球底金屬層上形成一銲料塊, 於晶圓進行—迴銲製程。此外,形成這 步驟例如是印刷製程。 ^於上述目的或其他目的,本發明提出一種晶片結 ,其包括一基材、一線路單元、多個凸塊接墊、多個導 t接塾、—保護層、-球底金屬層與多個凸塊,其中線路 係配置於基材上。此外,這些凸塊接麵這些導線接 墊係=置於線路單元上,而贼層係配置於鱗單元上, 2露出這些凸塊接塾與這些導線接墊。另外,球底金屬 :係配置於這些凸塊接墊上,而這些凸塊係分別配置於這 些凸塊接墊之球底金屬層上。 置於、 依照本發明較佳實施例,上述之球底金 鋁/鎳釩/銅層。 以夕Η疋 八依照本發明較佳實施例,上述之晶片結構更包括一 層’其係配置於這些導線接墊上。此外,金屬概層 4如是鋁層、金層或鎳金層。 基於上述目的或其他目的,本發明提出一種晶圓結 、,’其包括-基材、多個、線路單元、多個凸塊接塾、多個 ¥線接墊、一保護層、一球底金屬層與多個凸塊,其中在 1242825 15284twf.doc/c 基材上係劃分出多個晶片區域,而這些線路單元係分別配 置於基材之這些晶片區域上。此外,這些凸塊接塾與這些 導線接墊係配置於這些線路單元上,而保護層係配置於這 些線路單元上,並暴露出這些凸塊接墊與這些導線接塾。 另外,球底金屬層係配置於這些凸塊接墊上,而這些凸塊 係分別配置於這些凸塊接墊之球底金屬層上。 依照本發明較佳實施例,上述之球底金屬層例如是 紹/錄叙y銅層。 伙…、不1明較佳實施例,上述之晶圓結構更包括一 金屬襯層,其係配置於這些導線接墊上。此外,金屬襯層 例如是鋁層、金層或鎳金層。 曰 ^依照本發明較佳實施例,上述之在部分晶片區域上 係同時配置這些凸塊接墊之部分與這些導線接墊之部分。 〃依照本發明較佳實補,上述之在部分晶片區域上 係只有配置這些凸塊祕之部分或這些導線触之部分。 基於上述,本發明晶片製程㈣形成出具有兩 =_触分_麟⑽接合技 ^曰接合射”因此本發8狀w結财較大的應用範 圍。此外,本發明之晶片製程與财的製程相容。 為讓本發明之上述和其他目的、特徵和優點能 ^易憧’下文特舉較佳實施例,並配合所_式, 况明如下。 、' 【實施方式】 【第一實施例】 1242825 15284twf.doc/c 圖1A至IF繪示依照本發明第一較佳實施例之晶片 製程的示意圖。請先參照圖1A,本實施例之晶片製程包 括下列步驟。首先,提供一晶圓1〇〇,而此晶圓1〇〇包括 一基材110、多個線路單元120、多個凸塊接墊130、多 個導線接墊140與一保護層150,其中這些線路單元120 係配置於基材110上。此外,凸塊接墊13〇與導線接墊140 係配置於這些線路單元120上,而保護層15〇係配置於線 路單元120上,並暴露出凸塊接墊13〇與導線接墊14〇。 請參照圖1B,在這些凸塊接塾130與這些導線接墊 140上形成一球底金屬層210,其中形成球底金屬層21〇 的步驟例如是在晶圓100上形成一球底金屬材料層(未繪 示),而形成球底金屬材料層的方法例如是濺鍵製程、蒸 鍍製程(evaporationprocess)、電鍍製程(piatingpr〇cess) 或是其他物理氣相沈積製程,然後圖案化此球底金屬材料 層。舉例而言,在晶圓100上依序沈積出一鋁/鎳釩/銅層, 而鋁層為最底層。此外,本發明並不限定球底金屬層210 為叙/鎳釩/銅層,而球底金屬層210可以是金/鎳飢/銅層、 金鎳/鎳鈒/銅層或是其他適當的多層金屬。 睛參照圖1C ’在這些凸塊接墊130上形成一覆蓋層 220,以保護凸塊接墊130,其中覆蓋層22〇之材質二: 是光阻或金屬。舉例而言,當覆蓋層220之材質為光阻時, 形成覆蓋層220的步驟例如是先以塗佈(c〇ating)方式形 成一光阻材料層,然後對於此光阻材料層進行曝光製程 (exposure process )與顯影製程(devel〇pmem pr〇cess )。 1242825 15284twf.doc/c J而,备覆盍層22〇之材質為金屬時,形成覆蓋層no的 方式例如是濺鍍方式形成一金屬材料層,然後對於此金屬 層進行微影製程(ph0t0lith0graphy pr〇cess)與蝕刻 製程(etching process )。 請參照圖ID,移除這些導線接墊14〇上之球底金屬 層210的部分厚度,以在導線接墊14〇上形成金屬觀層 212,然後移除覆蓋層220。換言之,在移除導線接墊14〇 ^之球底金屬層210的部分厚度時,覆蓋層22〇係用以保 護凸塊接塾130上之球底金屬^ 21〇。此外,移除球底金 屬層210的方法例如是蝕刻製程或是其他金屬移除製程。 更詳細而言,當球底金屬層21〇為鋁/鎳釩/銅層時,則金 屬襯層212為鋁層。然而,當球底金屬層21〇例如是金/ 錄飢/銅層或金鎳/鎳鈒/銅層時,則金屬襯層分別為金 層或金鎳層。 一。 ,請參照圖1E與圖1F,在晶圓1〇〇上形成一圖案化 光阻層230,且圖案化光阻層23〇係暴露出位於凸塊接墊 130上之球底金屬層21〇。然後,在每一凸塊接墊13〇之 球底金屬層210上形成一銲料塊24〇,而形成銲料塊24〇 的方法例如是印刷製程或是其他適當的製程。接著,移除 圖案化光阻層230,然後對於此晶圓1〇〇進行一迴銲製程 以使得銲料塊240形成為凸塊242 (如圖iF所示)。最 後,切割晶圓100,以形成多個晶片結構2〇〇,且每一晶 片結構200均具有凸塊接墊丨3〇與導線接墊14〇 (如圖1F 所示)。 1242825 15284twf.doc/c 值得一提的是,由於本實施例能夠形成兩種接墊, 因此同一塊晶圓結構在切割製程後也可以形成三種晶片結 構’其分別只具有凸塊接墊130的晶片結構、只具有導線 接塾140的晶片結構以及同時具有凸塊接墊130與導線接 墊140的晶片結構(如圖1F所示)。 請繼續參照圖1F,晶片結構2〇〇包括一基材11〇、 一線路單元120、多個凸塊接墊130、多個導線接墊140、 一保護層150、一球底金屬層210、多個凸塊242與一金 屬襯層212,其中線路單元120係配置於基材11〇上,而 基材110之材質例如是矽或其他半導體材料。此外,這些 凸塊接墊130與這些導線接墊14〇係配置於線路單元12〇 上,而保護層150係配置於線路單元12〇上,並暴露出這 些凸塊接墊130與這些導線接墊14〇,其中保護層15〇的 材質例如是氧化矽或氮化矽。 ^球底金屬層21〇係配置於這些凸塊接墊130上,而 这些凸塊242係分別配置於這些凸塊接墊13〇之球底金屬 層210上。此外,球底金屬層例如是紹/錄心銅層、金/錄 釩/銅層、金鎳/鎳釩/銅層或是其他適當的多層金屬,其中 紹層、金層以及金鎳層分職最底層。糾,金屬概層犯 係配置於這些導線接墊14〇上,而金屬襯層212例如是鋁 層、金層或鎳金層。值得-提的是,打線接合技術適於在 金屬襯層212上形成-導線(未緣示),而導線適於連接 至另一晶片、導線架、封裝基板或其他承载器。 承上所述,由於本發明之晶片製程能夠形成出兩種 12 1242825 15284twf.doc/c 接塾而此兩種接塾係分別應用於打線接合技術以及覆曰曰 接合技術,因此本發明之晶片結構具有較大的應用^ 圍。值得注意的是,由於本發明之晶片結構具有兩種 接墊,因此晶片結構2〇〇將可應用於其他同時使用打線 合技術以及覆晶接合__成的“封裝結構中。、 【第二實施例】 圖一2A至2E !會示依照本發明第二較佳實施例之晶 製程的示意圖。請先參照圖2A,本實施例與第一實施例 相似’广關之處在於:先在晶圓1〇〇之這些導線接墊⑽ 二i成-覆蓋'31Gm層31。用以保護導線接塾 Yir?Fi>此夕^覆盍層310之材質例如是金屬或是光阻。舉 :二ΐ層310例如是鎳鈒/銅層,而形成鎳_ μ 1/' σ疋錢鑛製程或是其他金屬沈積製程。另外,形 成,盍,310的方法例如是先形成—覆蓋材料層(未緣 不)’ Λ禮對於此覆蓋材制騎圖案化製程。 320,請而,在晶圓1〇0上形成一球底金屬材料層 底金屬材料層32G的方法例如是動t製程 層33。,而圖案化光阻層33〇係位於凸 =)的上方’用以定義出球底金屬層-的區域(如 > 32°0月,2圖丄ί ’移除覆蓋層310與部分球底金屬材料 ϋ 1 Γ些凸塊接塾13G上形成—球底金屬層322, 並暴硌出這些導線接墊14G。然後,移除圖案化光阻層 13 1242825 15284twf.doc/c 330 更坪細而言,以圖案化光阻層33〇為遮罩對迚 所繪示之結構進行_製程,以移除部分球底金屬材料声 320而形成球底金屬層322。值得注意的是,隨著覆蓋^ 310的材質的材質不同’移除覆蓋層31()的方法也就不同。曰 如果覆蓋層310的材質為金屬,則使用姓刻製程。然而, 如果覆蓋層31G的材質為光阻,則使用光阻移除製^。 請參照圖2D與圖2E,在晶圓100上形成一圖案化 光阻層350,且圖案化光阻層35〇係暴露出位於凸塊接墊 130上之球底金屬層322。然後,在每一凸塊接墊13〇之 球底金屬層322上形成一銲料塊34〇 ,而形成銲料塊34() 的方法例如是印刷製程或是其他適當的製程。接著,移除 圖案化光阻層350,並對於此晶圓100進行一迴銲製程, 以使得銲料塊340形成為凸塊342 (如圖2E所示)。最 後,切割晶圓100,以形成多個晶片結構300,且每一晶
片結構300均具有凸塊接墊130與導線接墊140 (如圖2E 所示)。 請繼續參照圖2E,晶片結構300與晶片結構200相 似’其不同之處在於·晶片結構300之導線接塾140係直 接暴露於外。值得一提的是,由於本實施例能夠形成兩種 的接墊,因此同一塊晶圓結構在切割製程後也可以形成三 種晶片結構,其分別只具有凸塊接墊130的晶片結構、只 具有導線接墊140的晶片結構以及同時具有凸塊接墊130 與導線接墊140的晶片結構(如圖2E所示)。此外,由 於導線(未繪示)係直接接合於導線接墊140上,因此導 14 1242825 15284twf.doc/c 線與導線碰140之㈣有較佳的接合度。 至少:二Ϊ憂:發明之晶圓結構、晶片結構及其製程 二、本發明之晶Λ:片 :增加設備的情況下,便能製造出具有兩種接塾的晶= 換-ί、ίί明之晶片製程能夠形成出具有_接塾。 而=,本m夠在同—塊晶圓上形 而能夠切割出三種型態不同的晶片結構。接塾進 雖然本發明已以較佳實施例揭露如上,缺 ;:=明,熟習此技藝者,在不麟:發= 可作些許之更動與轉,因此本發明之保 請專利範圍所界定者為準。 製程=l1F输示依照本發明第一較佳實施例之晶片 二較佳實施例之晶片 圖2A至2E繪示依照本發明第 製程的示意圖。 【主要元件符號說明】 100 :晶圓 110 :基材 120 :線路單元 15 1242825 15284twf.doc/c 130 :凸塊接墊 140 :導線接墊 150 :保護層 200、300 :晶片結構 210、322 :球底金屬層 212 ··金屬襯層 220、310 :覆蓋層 230、330、350 :圖案化光阻層 240、340 :銲料塊 242、342 :凸塊 320 :球底金屬材料層 16

Claims (1)

1242825 15284twf.doc/c 十、申請專利範团: 1. 一種晶片製程,包括: 在一晶圓之多數個凸塊接墊與多數個導線接墊上形 成一球底金屬層; 移除該些導線接墊上之該球底金屬層之部分厚度, 以在該些導線接墊上形成一金屬襯層; 在每一該些凸塊接塾之該球底金屬層上形成一凸 塊;以及 切割該晶圓,以形成多數個晶片結構,且每一該些 晶片結構包括部分該些凸塊接墊與部分該些導線接墊。 2. 如申請專利範圍第1項所述之晶片製程,其中形 成該球底金屬層之步驟包括: 在該晶圓上形成一球底金屬材料層;以及 圖案化該球底金屬材料層。 3. 如申請專利範圍第2項所述之晶片製程,其中形 成該球底金屬材料層之方法包括濺鍍製程。 4. 如申請專利範圍第1項所述之晶片製程,其中形 成該些凸塊之步驟包括: 在每一該些凸塊接墊之該球底金屬層上形成一銲料 塊;以及 對於該晶圓進行一迴銲製程。 5. 如申請專利範圍第4項所述之晶片製程,其中形 成該些銲料塊之方法包括印刷製程。 6. 如申請專利範圍第1項所述之晶片製程,其中形 17 1242825 15284twf.doc/c 成5亥金屬概層之步驟包括: 在該些凸塊接墊上形成—覆蓋層; 以在‘線接塾上之該球底金屬層之部分厚度, 以在该些導線接墊上形成該金屬襯層;以及 移除該覆蓋層。 覆蓋::材申Λ專:範圍第6項所述之晶片製程,其中該 盍層之材貝包括光阻或金屬。 8· 一種晶片製程,包括·· 導線=maaSI具有多數個凸塊触與多數個 ^晶圓之該些導線接塾上形成—覆蓋層; 在该晶圓上形成一球底金屬材料層; 凸塊η紐盍層與部分該球底金屬材料層,以在該些 ^成—球底金屬層’並暴露出該些導線接塾; 塊;以^一該些凸塊接墊之該球底金屬 層上形成一凸 晶片二成, 刀/二凸塊接墊與部分該些導線接墊。 成該覆蓋°層:==第8項所述之晶片製程’其中形 在°亥曰曰圓上形成—覆蓋材料層;以及 圖案化該覆蓋材料層。 成該===,製程’其㈣ 18 1242825 15284twf.doc/c l1·如申請專利範圍第8項所述之晶片製程,其中 覆蓋層包括鎳釩/銅層。 ’、 12·如申請專利範圍第8項所述之晶片製程,其中 覆蓋層之材質包括光阻。 13·如申請專利範圍第8項所述之晶片製程,i中形 成該球底麵材制之方法包括麟製程。 、 14·如申請專利範圍第8項所述之晶片製程,其 成该些凸塊之步驟包括·· 在每違些凸塊接墊之該球底金屬層上形成一鮮 塊,以及 對於该晶圓進行一迴銲製程。 开如巾請專利朗第14項所述之晶片製程,其中 心成该些銲料塊之步驟包騎刷製程。 16· —種晶片結構,包括·· 一基材; —線路單元,配置於該基材上; 2個凸,妾墊,配置於該線路單元上; 夕數個導線缝,配置於該線路單元上; 一保護層,配置於兮妗%扣_ 塊接塾與該些導線聽Γ早元上,並暴露出該些凸 7f底金屬層’配置於該些凸塊接墊上;以及 屬層上。 置於該些凸塊接墊之該球底金 J7·如申請專利範圍笫 图弟16項所述之晶片結構,其中 19 1242825 15284twf.doc/c 該球底金屬層包括鋁/鎳鈒/銅層。 18.如申請專利範圍第16項所述之晶片結構,更包 括一金屬襯層,配置於該些導線接塾上。 19·、如申請專利範圍第17項所述之晶片結構,其中 該金屬襯層包括鋁層、金層或鎳金層。 20· 一種晶圓結構,包括: 基材,泫基材上係劃分出多數個晶片區域; 多數個線路單元,分別配置於該基材之該些晶片區 域上, 多數個凸塊接墊,配置於該些線路單元上; 多數個導線接墊,配置於該些線路單元上; 一保護層,配置於該些線路單元上,並暴露出該些 凸塊接墊與該些導線接墊; 一球底金屬層,配置於該些凸塊接墊上;以及 多數個凸塊’分別配置賊些凸塊接墊之該球底金 屬層上。 .21.如申請專利範圍第20項所述之晶圓結構,其中 該球底金屬層包括鋁/鎳鈒/銅層。 22.如申請專利範圍第2〇項所述之晶圓結構,更包 括一金屬襯層’配置於該些導線接墊上。 23:如申請專利範圍第2〇項所述之晶圓結構,其中 該金屬襯層包括鋁層、金層或鎳金層。 2^如申請專利範圍第2〇項所述之晶圓結構,其中 在部分該些晶片區域上係同時配置部分該些凸塊接塾與部 20 1242825 15284twf.doc/c 分該些導線接墊。 25.如申請專利範圍第20項所述之晶圓結構,其中 在部分該些晶片區域上係只有配置部分該些凸塊接墊或部 分該些導線接墊。
21
TW093136831A 2004-11-30 2004-11-30 Wafer structure, chip structure, and fabricating process thereof TWI242825B (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW093136831A TWI242825B (en) 2004-11-30 2004-11-30 Wafer structure, chip structure, and fabricating process thereof
US11/288,422 US20060134884A1 (en) 2004-11-30 2005-11-29 Wafer structure, chip structure, and fabricating process thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW093136831A TWI242825B (en) 2004-11-30 2004-11-30 Wafer structure, chip structure, and fabricating process thereof

Publications (2)

Publication Number Publication Date
TWI242825B true TWI242825B (en) 2005-11-01
TW200618139A TW200618139A (en) 2006-06-01

Family

ID=36596508

Family Applications (1)

Application Number Title Priority Date Filing Date
TW093136831A TWI242825B (en) 2004-11-30 2004-11-30 Wafer structure, chip structure, and fabricating process thereof

Country Status (2)

Country Link
US (1) US20060134884A1 (zh)
TW (1) TWI242825B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7713860B2 (en) * 2007-10-13 2010-05-11 Wan-Ling Yu Method of forming metallic bump on I/O pad

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6762122B2 (en) * 2001-09-27 2004-07-13 Unitivie International Limited Methods of forming metallurgy structures for wire and solder bonding
TWI317548B (en) * 2003-05-27 2009-11-21 Megica Corp Chip structure and method for fabricating the same
US7005370B2 (en) * 2004-05-13 2006-02-28 St Assembly Test Services Ltd. Method of manufacturing different bond pads on the same substrate of an integrated circuit package

Also Published As

Publication number Publication date
TW200618139A (en) 2006-06-01
US20060134884A1 (en) 2006-06-22

Similar Documents

Publication Publication Date Title
CN100385642C (zh) 垫重分布层与铜垫重分布层的制造方法
TWI419242B (zh) 具有加強物的凸塊結構及其製造方法
JP4601892B2 (ja) 半導体装置および半導体チップのバンプ製造方法
TWI331388B (en) Package substrate, method of fabricating the same and chip package
US6989326B2 (en) Bump manufacturing method
TWI222168B (en) High density raised stud microjoining system and methods of fabricating the same
JP2005322858A (ja) 半導体装置の製造方法
TWM563659U (zh) 薄膜覆晶封裝結構
JP2002343924A (ja) 半導体装置およびその製造方法
CN106816388A (zh) 半导体封装结构及其制作方法
CN100580897C (zh) 平顶凸块结构的制造方法
US6429046B1 (en) Flip chip device and method of manufacture
TWI242825B (en) Wafer structure, chip structure, and fabricating process thereof
TW201026189A (en) Circuit board and fabrication method thereof and chip package structure
US6716739B2 (en) Bump manufacturing method
TWI345824B (en) Multi-layer bump structure and manufacturing method therefore
JP4119740B2 (ja) 半導体装置の製造方法
CN101241866B (zh) 具有加强物的凸块结构的制造方法
CN101221912A (zh) 多层凸块结构及其制造方法
CN111640731A (zh) 一种半导体器件及其制作方法
TWI328266B (en) Manufacturing method of flat-bump structure
US20050181538A1 (en) Semiconductor device for wire-bonding and flip-chip bonding package and manufacturing method thereof
CN100367464C (zh) 制造金属凸块的方法
TWI512921B (zh) 載板結構與晶片封裝結構及其製作方法
TW202032800A (zh) 具立體電感之半導體結構及其製造方法

Legal Events

Date Code Title Description
MK4A Expiration of patent term of an invention patent