TWI242849B - Solder bump structure formed on integrated circuit package substrate and method for fabricating the same - Google Patents

Description

1242849 五、發明說明（1) 【發明所屬之技術領域 本發明係有關於一種有 I指一種在積體電路封裝基板=路板之結構及其製法，尤 形成預銲錫凸塊之結構及其制龟丨生連接墊上利用電鍍方式 |【先前技術】 、衣作方法。 自從IBM公司在1 96〇年 曰曰 package)技術以來，相較於’引入覆晶封裝（FliP chip I技術之特徵在於半導體晶片（Wlre bond)技術，覆晶 錫凸塊而非一般之金線。而兮二板間的電性連接係透過銲 術可提高封裝密度以降低封=—覆晶技術之優點在於該技 技術不需使用長度較長之全ς:件尺寸，同時’該種覆 I在現行覆晶技術中，係在；莫：可提南電性性能。 電性表面上配置有電性的】ft導體積體電路（ic)晶片白（ |在有機電路板上亦形成有相pads)，而 體晶片以及電路板之間可二觸知塾，以在該半導 I於該電路板上，使2以電性接觸面朝下的方式設置 丨以及電路板間的電性j入塊或以黏著材料提供該晶片 請參閱第说16圖，^性的連接。 圖中所示，數個金屬凸塊 的復日日元件。如 I上，以及數個由銲料所製的於晶片13之電極銲墊u 電路板1 6之接觸銲墊丨5_^。.、、于錫凸塊1 4係形成於有機 I之迴録溫度條件下，藉由二=f，預辑錫凸塊1 4嫁融 丨金屬凸塊u，即可形：二：：〜錫凸塊“迴薛至相對應之 成〜錫接17。就銲錫凸塊鲜錫接

]7357全想.ptd 第7頁 1242849 五、發明說明（2) '一^〜~^ - (Solder bump j〇int)而言，可進—+ 路板間的間隙中填入底膠材料18, / 曰曰片以【該電 電路板i6間的熱膨脹差並降低該銲錫接的應。13以及該 凊芩閱第2圖，係說明一種習知的用於 有機電路板2，該電路板2於其表面 日日、衣之 J接觸㈣21，其典型地係由金屬材；^ 24,碎Ϊ:亥電路板2之表面上形成有機絕緣保護層 24例如綠漆寺’藉以保護形成於該電路 層並提供，緣特性’其中，該絕緣保護層24中形成：電； 之開口俾顯露出該電路板表面之接觸銲墊2丨。 硬數 ^觸銲塾21上形成有預銲錫凸塊25以供後續形成覆晶^ 接觸銲墊上沈積銲錫 業界一般習用鋼板作 即可略稱為鋼板印刷 今通訊、網路及電腦 成長，可縮小IC面積 陣列式（BGA)、覆晶 ChiP size eh i p m〇(ju 1 e )等封装 常與微處理器、晶片 發揮更高速之運算功 銲墊尺寸，當銲墊間 目前業界主要係藉由模板印刷技 Printing technology)以在電路板之 材料並形成有銲錫凸塊。進一步者， 為該模板之板材，故而模板印刷技術 技術。然而，在實際操作上，由於現 等各式可攜式（P 0 r t a b 1 e )產品的大幅 且具有高密度與多接腳化特性的球栅 式（Flip chip)、晶片尺寸封裝（csp， package)與多晶片模組（MCM，MuUi 件已日漸成為封裝市場上的主流，並 組與繪圖晶片等高效能晶片搭配，以 能，惟该些結構勢必縮小線路寬度與

1242849 五、發明說明（3) P系持績縮減時，因為 蔽住部分之接觸銲墊 墊尺寸更形縮小，^ I生，同時亦因該絕緣 1響，使模板印刷技術 |僅因模板開模不易而 |將因該模板之開孔孔 1製程技術上之瓶頸。 再者’輝錫材料 |之模板尺寸大小正確 問題。因為銲錫材料 |數愈多’殘留在模板 |下次印刷所使用之鋒 因此’通常在實際^ 1進行模板之擦拭清潔 寸不合等問題，造^ 此外，或有以電 |預銲錫，亦因預銲錫 制，所形成之預銲锡 |之可靠度剛試。亦即 |保護層之開口中，今 卜小’因此，在後續 與電路板間有效之推 之脫離或電性連接不 之生成 外，尚 具有黏 孔壁内 錫材料 作時， ，否則 製程之 鍍方式 材料形 結合力 ’由於 銲錫材 製程中 拉結合 完全等

]7357全戀.ptd 第9頁 電路板上之絕緣保護層的存在，將遮 面積’致使外露出該絕緣保護層之銲 成後續形成銲錫凸塊之對位問題的產 保護層所佔之空間與其形成之高度影 中之模板開孔尺寸勢必隨之縮減，不 造成該模板之製造成本提高，而且更 距細微而難以令銲錫材料穿過，造成 精度除了要求模板印刷技術中 須確認模板印刷之次數與清潔 度（V i s C 0 S i t y )，而當印刷次 之銲錫材料即相對愈多，導致 數量及形狀與設計規格不合， 於使用一定印刷次數後即必須 極易產生銲錫材料之形狀、尺 不便與可靠度之降低。 於絕緣保護層之開口區域形成 成於銲墊上之接觸面積受限 強度欠佳’而未能通過預銲錫 該銲錫材料僅係形成在該絕緣 料與銲墊之接觸僅係該開口般 該銲錫凸塊將無法提供該晶片 力 甚而導致晶片與電路板間 問題。 ||p_ 1242849 --—__ 五、發明說明（4) ' --——^ 因此’鑒於上述之問 位不佳、接合強声 、 ϋ可避免形成銲錫从 等問題，而有效在-積體電路；；：刷技術製程良率過低 構，只已成目前亟欲土反上形成預銲 【發明内容】 ^果碭。 鑒於以上所述習知技術之缺 提供-種積體電路封裝基板之銲錫發明之主要目的在 利用電錢方式以在積體電路封果美塊結構及其製法，係 形成預銲錫材料。 1 土板表面之電性連接墊上 本發明之另一目的# 錫凸塊結構及其製法，得二二二種積體電路封襄基板之銲 面上形成有銲錫材料，藉由增二12 :$接塾整體上表 料之接觸面積，而有利於 j 2墊與沈積銲錫材 本發明之另一目的佐2幵預鲜錫結合力強度。 錫凸塊結構及其製法，係* #』 償體電路封裝基板之銲 上形成有銲錫材料，俾你二反之電性連接墊整體上表面 層有效鉗制住該銲錫材粗 < 、只^成於基板表面之絕緣保護 本發明之另一目担而增加該銲踢材料之推拉力。 錫凸塊結構及其製法，彳Γ、彳’、種積體電路封裝基板之銲 護層存在，致使外露出^以避免因在電略板表面之絕緣保 .'、，造成後續沈積鋅：;:緣保護層之電性連接塾尺寸縮 本發明之再-目：：之對位問題的產生。 〕係提供一種積體恭 錫凸塊結構及其製法，也 、、 ^ i路封裝基板之銲 接墊尺寸以及間距之增,免ό♦模板印刷技術中當電性連 、、伯小時’該模板之開孔必須隨之變

17357 全懋.ptd 第10頁 1242849 五、發明說明（5) 小，導致模板開模不易與該模板之製造成本提高，而且更 將因該模板之開孔孔距細微而難以令銲錫材料穿過，造成 製程技術上之瓶頸。 本發明之又一目的係提供一種積體電路封裝基板之銲 錫凸塊結構及其製法，避免習知模板印刷技術中必須在使 用一段時間後進行模板擦拭清潔，否則易因印刷次數過 多，殘留在模板孔壁之銲錫材料就愈多，影響下次印刷銲 錫材料之用量及尺寸，造成製程之不便與可靠度之降低。 為達成上揭及其他目的，本發明揭露出一種積體電路 封裝基板之銲錫凸塊結構製法，其主要步驟係包括：提供 一絕緣層，該絕緣層可為一具單層或多層電路之基板表面 絕緣層，並於該絕緣層上形成第一導電膜；於該第一導電 膜上形成圖案化第一阻層，俾使該第一阻層形成有複數之 開口以外露出該第一導電膜；進行電鍍製程以在該第一阻 層靖口中形成有圖案化線路層，該圖案化線路層包含有複 數電性連接墊；於該電性連接墊以外之其餘圖案化線路層 上形成第二阻層，俾使該電性連接墊外露出該第二阻層； 進行電鍍製程以在該電性連接墊上形成第一銲料層；移除 該第二阻層、第一阻層與覆蓋於該第一阻層下之第一導電 膜；於該基板表面形成絕緣保護層，且該絕緣保護層具有 開口以外露出該電性連接墊，並於該絕緣保護層及其開口 表面形成第二導電膜；復於該第二導電膜上形成一第三阻 層，且該第三阻層具有開口以外露出該電性連接墊上之第 二導電膜；利用電鍍製程以在該第三阻層開口中該電性連

]7357 全懋.ptd 第1]頁 1242849 五、發明說明（6) 接墊之第二導雷π L…丄、μ 声及豆所承罢Γ 成弟二銲料層；以及移除該第一 Ρ 席汉，、尸坏後盍之第一帝 禾二ρ且 使該電性連接墊：：二4:之後，a可進行迴銲製程以 塊。 塾上之弟一1干料層與第二銲料層形成銲锡凸 為保瘦先電鑛形成之第一銲料^γ μ 程過程中受到污染冑乂之弟紅枓層避免在後續製 成有一金屬保護膜以爱=I在該第一銲料層上電鍍形 接墊上電鍍完成有f 2 ^弟一銲料層。俟在該電性連 銲墊之覆晶弋车有錫封裝基板，即可應用於1 t & 後日日式+導體晶片接合、且古八厪几地 ”電極 導體晶片接合、覆晶式銲板ς 错：覆晶式半 晶式封裝構件等半導體裝置板對板之^錫帛、以及覆 參知、上述之擎# t 裝基板之銲錫凸塊、$發明亦揭示-種積體電路封 完整覆蓋於該積i、:構，主要包括有：一第一鮮料層，ϊ 絕緣保護，，係：：、2封裝基板之電性連接墊上表面；二 具有開口以外霖^ ;忒封裝基板表面，且該絕緣保1 a w路出該雷性4 不咏噗層 以及-第二銲料層 2墊中心部分之第-銲料層； 銲料層上。Α中兮#係形成於絕緣保護層開口中之該楚 形成銲錫凸塊。弟二銲料層可與該第一銲料層經迴銲I 相較於習知方 形成有絕緣保護層以覆電路封裝基板之表面上 板印刷技術以在該絕緣^丨連接墊周圍後，再利用 表：：積有0錫材料所導：：：：二之電性連接墊部分上 尺寸及間距縮小，伴隨=通，以 __ 做之開孔縮減所

]7357全懋.Pt(j 1242849 五、發明說明（？） 造成該模板開模 ' 沈積，輿模板扒主、製造成本提南、銲錫材料不易穿過 可靠度降低等；卜潔等問題所導致製程技術上之不便與 構時，將其圖安、，本發明中係利用於製作圖案化線路結 像轉移以覆蓋：：：之導電膜，搭配第二次阻層進行影 結構僅具有電=連接墊以外之區域（若該圖案化線路 俾界定並外霞 a塾部分則不需再覆蓋該第二阻層）， 先在該電性!接2形成有預銲錫材料之電性連接墊’藉以 表面具相同尺+ ，上表面上電鍍形成與該電性連接墊上 塊時得以與電性：：：：:斗I ’以提供後續形成有銲錫凸 銲料層上覆罢上有較大接觸㈣，接著，於該第一 破壞該第料；護膜里以避免後續製程中污染及 成有絕緣保護二二.夫’編，案化線路結構上形 在環境污染破i保；該封裝基板免受外 連接墊之中心區域；：；：護層具有開口以外露出電性 匕A ’亚在该電性連接墊上形 以供在該絕緣保護層開口中沈積第二銲料I， V:臈 第一銲料層與第二銲料層進迴銲以在電性連上丘：該 體而形成有鲜錫凸塊。而由於此一銲錫凸塊之底#/、炫― 刖所形成之第一銲料層處）具有與電性連接墊相-同 接觸面積，因此相較於習知結構僅在絕緣保護層' / 部分電性連接墊區域上所生成之銲錫凸塊具有更:=之 性，再者，本發明之銲錫凸塊之中間部分係為絕緣J合 所钮制住（亦即先前所形成於絕緣保護層開口中之表層 料層部分）’俾後續該銲錫凸塊接合於電子裝置時^ =

第13頁 ]7357全懋.ptd 1242849 五、發明說明（8)

供較佳之推拉力 【實施方式】 而有效電性連接至電子裝置 ^下係藉由特定的具體實施例說明本發明之實施方 式’熟習此技藝之人士可由本說明書所揭示之内容輕 瞭解本發明之其他優點與功效。本發明亦可藉由其他 的具體貫施例加以施行或應用，本說明書中的各項細 可基於不同觀點與應用，在不悖離本發明之精神下進久 種修飾與變更。 丁各 請參閱第3Α至3Ν圖，將詳細說明本發明之積體電路 裝基板之鮮錫凸塊結構製作方法之較佳實施例。 請參閱第3Α圖，首先，提供一具有單層或多層電路之 基板^並於該基板表面之介電絕緣層3 〇上形成第一導電膜 31 ;該絕緣層30可例如為環氧樹脂（Ep〇xy resin)、聚乙、 醯胺（Polyimide)、氰脂（Cyanate Ester)、玻璃纖維 (Glass fiber)、雙順丁稀二酸醯亞胺/三氮阱（μ， Bismaleimide Triazine)或混合環氧樹脂與玻璃纖維 (FR5 )等材質·所構成，該第一導電膜3 1主要作為後述進行 電鍍金屬層（包含有圖案化線路結構與電性連接墊上之銲 料層）所需之電流傳導路徑。該第一導電膜3丨可由金屬、 合金或堆疊數層金屬層所構成，其可選自銅、錫、鎳、 鉻、鈦、銅-鉻合金所構成之群組之金屬所形成。該導電 膜31可藉由物理氣相沈積（PVD)、化學氣相沈積（CVD)、無 電鑛或化學沈積等方式形成，例如濺錢（g P U ^ e r i n g )、蒸 鍍（Evaporation)、電弧蒸氣沈積（Arc vapor

1242849 五、發明說明（9) deposition)、離子束濺鍍（l〇n beam sputtering)、雷射 溶散沈積（Laser ablation deposition)、電漿促進之化 學氣相沈積或無電鍍等方法形成。惟依實際操作的經驗， 该導電膜3 1較佳係由無電鍍銅粒子所構成。 請參閱第3B圖，再於該第一導電膜3丨上利用印刷、旋 塗或貼合等方式覆蓋有第一阻層32，該第一阻層32可例如 為乾膜或液恶光阻等之光阻層（Photoresist)，並可藉由 曝光（Exposure)及顯影（Devel〇pment)等圖案化製程使該 第二阻層32形成有複數個開口 32〇，亦或藉由雷射技術形 成该開口 3 2 0，藉以顯露出欲形成有圖案化線路結構之部 分第一導電膜3卜 晴苓閱第3 C圖，接著進行電鍍製程以在該第一阻層開 口 3 2 0中形成有圖案化線路層3 3，該圖案化線路層3 3具有 複數電性連接墊3 3 0。當然，亦可僅於該基板表面之絕緣 層上形成僅形成有電性連接墊部》，而未形成有導電線 請參閱第3D圖，復於該電 案化線路層3 3上形成第二阻層 外露出該第二阻層3 4，該第二 弟一阻層3 2之材質。當然，若 有電性連接墊而無導電線路部 層。 性連接墊3 3 0以外之其餘圖 3 4，俾使該電性連接墊3 3 0 阻層3 4之材質係可等同於該 該基板表面絕緣層上僅形成 分’則不需覆蓋有該第二阻 請參閱第 以透過該第一 墓二肢ί著進行電鍍（Eiectropiating)製程 ^ 1與該電性連接墊3 3 0等電流傳導路

Π357 全懋.ptd 第15頁 1242849 五、發明說明（ίο) 徑，俾在該電性連接墊3 3 0上直接形成一面積尺寸與該電 性連接墊3 3 0相同之第一銲料層3 5 1。該第一銲料層3 5 1之 材質係可選自錯、錫、銀、銅、银、録、鋅、錄、錯、 鎂、銦、碲以及鎵之群組之其中一者。 請參閱第3 F圖，此外，為保護先形成之第一銲料層 3 5 1避免於後續製程環境中受到污染或破壞，另可在該第 一銲料層3 5 1上持續以電鍍方式形成有一金屬保護膜3 5 2以 覆蓋住該第一銲料層。該金屬保護膜3 5 2可例如由金（Au ) 所構成。 請參閱第3 G圖，接著移除該第二阻層3 4與該第一阻層 32 ° 請參閱第3 Η圖，復可藉由蝕刻技術加以移除先前為該 第一阻層3 2所覆蓋之第一導電膜3 1。 請參閱第3 I圖，之後，於該封裝基板表面覆蓋上一絕 緣保護層3 6，該絕緣保護層可為拒銲層，例如綠漆，藉以 保護該封裝基板免受外在環境污染破壞，且該絕緣保護層 3 6可藉由曝光（Exposure)及顯影（Development)等製程或 直接利用雷射技術形成有複數個開口 3 6 0，俾使該完成表 面電鍍有第一銲料層3 5 1與金屬保護膜3 5 2之電性連接墊3 3 得以顯露於該絕緣保護層開口 3 6 0。 請參閱第3 J圖，之後，利用物理氣相沈積、化學氣相 沈積、無電鍍或化學沈積等方式形成，例如濺鍍、蒸鍍、 電弧蒸氣沈積、離子束濺鍍、雷射熔散沈積、電漿促進之 化學氣相沈積或無電鍍等方法於該絕緣保護層3 6及其開口

]7357 全懋.ptd 第16頁 1242849 " ----___________ 五、發明說明（11) =6 0表面形成第一導電膜3 7，該第二導電膜π之材質係可 寺同於第一導電膜。 請參閱第3Κ圖，接著在於該第二導電膜37上利用印 刷、旋塗或貼合等方式覆蓋有第三阻層38，並藉由曝光 (ExpoSure)及顯影（Devel〇pment )等圖案化製程使該第三 阻層38形成有複數個開口 3 8 0，以顯露出電性 g 之第二導電膜3 7。 Λ =參閱第3L圖，再利用電鍍製程以透過該第二導電膜 3之電流傳導路徑，俾在該第三阻層開口 銲料層3 5 3,該第二銲料層之材皙在γ ^ ~ ^ „ 了十增急材貝係可等同於第一銲料層 請參閱第3Μ圖，復將該篦-R成 兮笛-道f、 層38以及為其所覆蓋之 a玄弟一導電膜37加以移除。 請參閱第3N圖，接著在屈志 屄盥篦-俨枓厣护％々在足以使该電鍍沈積之第一銲料 ，溫度條件下，進行迴銲 性連接塾33〇上形成辑錫凸塊Yl4"錫材料經迴銲而在該電 如第3Μ及3Ν圖所示，即顯 板之銲錫凸塊結構，复中，；：本务明之積體電路封裝基 料層351，係完整覆蓋於半導鬼結構包括有第-録 上表面，另可在該第一：:層'=…性連接塾33 3 5 2 ; —絕緣保護層3 6，係升/由 设盍有一金屬保4膜 絕緣保護層36具有開口以外露於^封裳基板表面’且該 分；-第二銲料層353，係卜形路成出^電性連接塾330中心部 心成於该絕緣保護層開口位

ΙΙ111 ]7357 全懋.ptd 第17頁 pi

IL

Claims (1)

1242849 / ^ 7 /r __案號92132114 @年〇月曰 修正 _ 六、申請專利範圍 1 . 一種積體電路封裝基板之銲錫凸塊結構製法，係包 括： 於一基板表面絕緣層上形成第一導電膜； 於該第一導電膜上形成第一阻層，且該第一阻層 具有複數開口以外露出該第一導電膜； 進行電鍍製程以在該第一阻層開口中形成有圖案 化線路層，該圖案化線路層包含有複數電性連接墊； 於該圖案化線路層上形成第二阻層，並使該電性 連接墊外露出該第二阻層； 進行電鍍製程以在該電性連接墊上形成第一銲料 層； 移除該第二阻層、第一阻層與覆蓋於該第一阻層 下之第一導電膜； 於該基板表面形成絕緣保護層，且該絕緣保護層 具有開口以外露出該電性連接墊中心部分，並於該絕 緣保護層及其開口表面形成第二導電膜； 於該第二導電膜上形成第三阻層，且該第三阻層 具有開口以外露出該電性連接墊上之第二導電膜； 進行電鍍製程以在該第三阻層開口中形成第二銲 料層；以及 移除該第三阻層及其所覆蓋之第二導電膜。 2.如申請專利範圍第1項之積體電路封裝基板之銲錫凸塊 結構製法，其中，於該電性連接墊上形成第一銲料層 後，可在該第一銲料層上形成一金屬保護膜，以避免

]7357(修正版）.ptc 第22頁 1242849 /? r _案號 92132114 4令年、)月LS曰 修正_ 六、申請專利範圍 後續製程環境中該第一銲料層受外界之污染與破壞。 3 .如申請專利範圍第1或2項之積體電路封裝基板之銲錫 凸塊結構製法，復包括進行迴銲製程以使該電性連接 墊上之第一銲料層與第二銲料層形成銲錫凸塊。 4. 如申請專利範圍第1項之積體電路封裝基板之銲錫凸塊 結構製法，其中，該導電膜主要作為後述進行電鍍金 屬層所需之電流傳導路徑。 5. 如申請專利範圍第1項之積體電路封裝基板之銲錫凸塊 結構製法，其中，該導電膜可選自銅、錫、鎳、鉻、 鈦、銅-鉻合金所構成群組之其中一者。 6. 如申請專利範圍第1項之積體電路封裝基板之銲錫凸塊 結構製法，其中，該導電膜可藉由物理氣相沈積 (PVD)、化學氣相沈積（CVD)、無電鍍及化學沈積之其 中一方式形成。 7. 如申請專利範圍第1項之積體電路封裝基板之銲錫凸塊 結構製法，其中，該阻層為乾膜及液態光阻之其中一 者。 8. 如申請專利範圍第1項之積體電路封裝基板之銲錫凸塊 結構製法，其中，該絕緣保護層為拒銲劑層。 9. 一種積體電路封裝基板之銲錫凸塊結構製法，係包 括： 於一基板表面絕緣層上形成第一導電膜； 於該第一導電膜上形成第一阻層，且該第一阻層 具有複數開口以外露出該第一導電膜；

]7357(修正版）.p*tc 第23頁 1242849 ^ n ^ _案號92132114 年/月曰_修正 六、申請專利範圍 進 行 鍍 製 程 以 在該第一阻 層 開 Ό 中 形 成 複 數電 性 連 接 墊 5 並 在 該 電 性連接墊上 形 成 第 一 銲 料 層 移 除 該 第 一 阻 層 與覆蓋於該 第 一 阻 層 下 之 第 一導 電 膜 於該基板表 面 形 成絕緣保護 層 且 該 絕 緣 保 護層 具 有 開 Π 以 外 露 出 該 電性連接墊 中 心 部 分 5 並 於 該絕 緣 保 護 層 及 其 開 V 表 面形成第二 導 電 膜 於 該 第 二 導 膜 上形成第二 阻 層 且 該 第 二 阻層 具 有 開 Π 以 外 露 出 該 電性連接墊上之第 二 導 電 膜 9 進行 電 鍍 製 程 以 在該第二阻 層 開 Ό 中 形 成 第 二銲 料 層 5 以 及 移 除 該 第 — 阻 層 及其所覆蓋 之 第 二 導 電 膜 Ο 1 0·如 中 請 專 利 範 圍 第 9項之積體電路封裝基板之銲錫凸塊 結 構 製 法 5 其 中 ， 於 該電性連接 墊 上 形 成 第 一 銲 料層 後 可 在 該 第 — 銲 料 層上形成一 金 屬 保 護 膜 9 以 避免 後續製程環境中 該 第 一銲料層受 外 界 之 污 染與破壞。 1 1 ·如 中 請 專 利 /rhr 漳巳 圍 第 9或1 0項之積體電路封裝基板之銲錫 凸 塊 結 構 製 法 復 包 括進行迴銲製程 以使該 電 性連接 墊 上 之 第 一 銲 料 層 與 第二銲料層 形 成 銲 錫 凸 塊 〇 1 2.如 中 請 專 利 範 圍 第 9項之積體電路封裝基板之銲錫凸塊 結 構 製 法 1 其 中 5 該 導電膜主要 作 為 後 述 進 行 電 鑛金 屬 層 所 需 之電流傳導路徑。 1 3.如 中 請 專 利 々/Γ 圍 第 9項之積體電路封裝基板之銲錫凸塊 結 構 製 法 其 中 5 該 導電膜可選 白 銅 錫 λ 鎳 、 鉻、

]7357(修正版）.ptc 第24頁 1242849 案號 92132114

修正 六、申請專利範圍 鈦、銅-鉻合金所構成群組之其中一者。 1 4 .如申請專利範圍第9項之積體電路封裝基板之銲錫凸塊 結構製法，其中，該導電膜可藉由物理氣相沈積 (PVD)、化學氣相沈積（CVD)、無電鍍及化學沈積之其 中一方式形成。 1 5 .如申請專利範圍第9項之積體電路封裝基板之銲錫凸塊 結構製法，其中，該阻層為乾膜及液態光阻之其中一 者。 1 6 .如申請專利範圍第9項之積體電路封裝基板之銲錫凸塊 結構製法，其中，該絕緣保護層為拒銲劑層。 1 7. —種積體電路封裝基板之銲錫凸塊結構，係包括： 一第一銲料層，係完整覆蓋於該積體電路封裝基 板之電性連接墊上表面； 一絕緣保護層，係形成於該基板表面，且該絕緣 保護層具有開口以外露出該電性連接墊中心部分之第 一鲜料層；以及 一第二銲料層，係形成於該第一銲料層上並充填 於該絕緣保護層開口中。 1 8 .如申請專利範圍第1 7項之積體電路封裝基板之銲錫凸 塊結構，其中，該第一銲料層上復可形成一金屬保護 膜，以避免後續製程環境中該第一銲料層受外界之污 染與破壞。 1 9 .如申請專利範圍第1 7或1 8項之積體電路封裝基板之銲 錫凸塊結構，其中，該第一銲料層上復可形成一金屬

]7357(修正版）.ptc 第25頁 1242849 A h ，（ _案號92132114 年J月丨> 曰 修正_ 六、申請專利範圍 保護膜，以避免後續製程環境中該第一銲料層受外界 之污染與破壞。 2 0 .如申請專利範圍第1 7項之積體電路封裝基板之銲錫凸 塊結構，其中，該絕緣保護層為拒銲劑層。 2 1 . —種積體電路封裝基板之銲錫凸塊結構，係包括： 一銲錫凸塊下端部，其面積係與其所接置之基板 表面之電性連接墊尺寸相同； 一銲錫凸塊中間部，係相對於該銲錫凸塊下端部 而形成一内凹結構，其係由形成於基板表面之絕緣保 護層延伸覆蓋至該電性連接墊上之銲錫凸塊銲錫凸塊 下端部上，而使該銲錫凸塊中間部為該絕緣保護層所 嵌制；以及 一銲錫凸塊上端部，係外露出該絕緣保護層，其 係相對於該銲錫凸塊中間部而形成一外凸結構。 2 2 .如申請專利範圍第2 1項之積體電路封裝基板之銲錫凸 塊結構，其中，該銲錫凸塊之銲錫凸塊下端部係由一 第一銲料層所構成，且其面積係與其所接置之基板表 面之電性連接墊尺寸相同，俾藉由增加電性連接墊與 銲錫材料之接觸面積，提昇銲錫凸塊結合力強度。 2 3 .如申請專利範圍第2 1項之積體電路封裝基板之銲錫凸 塊結構，其中，該銲錫凸塊之銲錫凸塊中間部係由一 第二銲料層形成於基板表面之絕緣保護層開口内之部 分所構成，俾藉由該絕緣保護層延伸覆蓋部分之電性 連接墊上而使該銲錫凸塊於銲錫凸塊中間部形成有一

]7357(修正版）.ptc 第26頁 1242849 案號 92132114 年 月 修正 六、申請專利範圍 相對凹部，以將該鍀錫凸塊之銲錫凸塊中間部為該絕 緣保護層所嵌制，藉以提昇銲錫凸塊之推拉力。 2 4 .如申請專利範圍第2 1項之積體電路封裝基板之銲錫凸 塊結構，其中，該銲錫凸塊之銲錫凸塊上端部係由第 二銲料層形成於外露出該絕緣保護層之部分所構成， 其具有一凸部以供半導體封裝基板接置並電性連接於 電子裝置。

]7357(修正版）.ptc 第27頁 1242849 )1351

6/6