[go: up one dir, main page]

TWI242263B - Method for fabricating semiconductor devices having silicided electrodes - Google Patents

Method for fabricating semiconductor devices having silicided electrodes

Info

Publication number
TWI242263B
TWI242263B TW093131120A TW93131120A TWI242263B TW I242263 B TWI242263 B TW I242263B TW 093131120 A TW093131120 A TW 093131120A TW 93131120 A TW93131120 A TW 93131120A TW I242263 B TWI242263 B TW I242263B
Authority
TW
Taiwan
Prior art keywords
layer
metal
conductor
semiconductor
item
Prior art date
Application number
TW093131120A
Other languages
English (en)
Other versions
TW200522270A (en
Inventor
Tom Schram
Jacob Christopher Hooker
Dal Marcus Johannes Henric Van
Original Assignee
Imec Inter Uni Micro Electr
Koninkl Philips Electronics Nv
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Imec Inter Uni Micro Electr, Koninkl Philips Electronics Nv filed Critical Imec Inter Uni Micro Electr
Publication of TW200522270A publication Critical patent/TW200522270A/zh
Application granted granted Critical
Publication of TWI242263B publication Critical patent/TWI242263B/zh

Links

Classifications

    • H10D64/0132—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/667—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of alloy material, compound material or organic material contacting the insulator, e.g. TiN workfunction layers
    • H10D64/668—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of alloy material, compound material or organic material contacting the insulator, e.g. TiN workfunction layers the layer being a silicide, e.g. TiSi2
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/013—Manufacturing their source or drain regions, e.g. silicided source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0135—Manufacturing their gate conductors
    • H10D84/0137—Manufacturing their gate conductors the gate conductors being silicided
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/017—Manufacturing their source or drain regions, e.g. silicided source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0172—Manufacturing their gate conductors
    • H10D84/0174—Manufacturing their gate conductors the gate conductors being silicided
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0223—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate
    • H10D30/0227—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate having both lightly-doped source and drain extensions and source and drain regions self-aligned to the sides of the gate, e.g. lightly-doped drain [LDD] MOSFET or double-diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs 

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)

Description

1242263 九、發明說明： 【發明所屬之技術領域】 本發明有關於一種用於製造具有一介電層及至少二矽 化物私極之半導體元件的方法，該至少二矽化物電極中的 母個’其連結該介電層的那個部分具有不同的功函數。 【先前技術】 例如，各種矽CMOSFET(互補型金屬氧化物半導體場 效电θ曰體）之製造需要在相同基板上的PMOS及NMOS結構 或私日日體。在此背景下，為了理想地操作兩種類型的電晶 體至夕例如一 PMOST之第一電晶體閘極中連結該介電層 的那個部分的功函數與例如一 NMOST之第二電晶體中的 那個部分的功函數不同係重要的。後者需要具有一低功函 :即在11型多晶矽功函數附近的一功函數，也就是約4.2 電子伏特的-間極，然而，前者需要纟p型多晶石夕功函數 附近的一功函數，也就是約5.2電子伏特。 種用於製造本類型結構的方法係已知於EP 1211729 那個文件顯示一些MOS電晶體的制、也 ^ 岸a 电日日體的製造，其中，一金屬 曰即破施加至一位在兩電晶體各 一 中的介電層，且接著 二雷!係被施加至該金屬層。再利用微影及姓刻技術將該 +驟曰曰體其中之一位置處的矽層移除，其後，$用一加熱 乂鄉’另一電晶體位置處的盥 成一八e 八下的金屬發生反應而形 风 孟屬矽化物，其接著連結該介雷思 u ^ ，电層。接著後者所形成 <弟一電晶體閘極則包含一連結該
W電層的金屬。在EP Ϊ242263 1 2 1 1 729中，以此方式形成具有不同功函數的相鄰閘極，該 些特疋功函數為該矽化物的功函數及該金屬的功函數，結 果NMOS及pM〇s兩電晶體可同時具備最佳特性。 _上述方法之一缺點係在於矽的局部移除使得該二電晶 體結構產生具有各種相關缺點之不想要的不對稱。該矽的 局部移除在具有不同功函數之閘極的厚度上產生差異。將 閘極_成於該問極層頂上的一光敏層中之曝光步驟期 間同度上的這個差異會增加該些閘極寬度上的誤差。結 果’该些電晶體之電性特徵可能偏離期待值。由於間隔物 之〇寸也是由這些間隔物所支撐之該閘極的高度所決定， ^的這個差異也使得形成該些間隔物更困難。在利 離子植入步驟以形成該源極及汲極區域期間，在厚度 上的這個差異呈現離子被植人或可透過較薄閘極擴散^ 面通道區域的風險。為了解決這個問Μ，該些植入參數必 須額外被最佳化。 【發明内容】 本發明之-目的為提供-種讓形成具有不同功 :電極變得容易的方法，尤其是一種可隨著各閉極—起同 日寸製造一 NMOS電日；^ Ρλ/ίπς ^ 兒日日月豆及一 PMOS電晶體兩者的方法， 些電極連結該介電声八 曰之一刀，、有不同且適合的功函數，且 沒有上述不對稱的缺點。 本毛明一第—實施例提供一種用於製造具有一 本體之一半導體元件的方法，該半導體本體包括·· - 1242263 -一第一半導體結構，具有一 之一第一電極，及 1笔層及包括一第一導體
互相產生反應，因而形成一第一金屬石夕化物。 L層，接著一矽層被施 ^構之位置處的這二層 矽化物。根據本發明， 該方法之特徵係在於具有不同功函數之該些導體部分利用 #刻該二半導體結構其中之一位置處之非為矽層的一層來 形成。 本發明一特定示範性實施例說明一種用於製造具有一 基板及一半導體本體之一半導體元件，其中，該半導體本 體可包括： 弟 ^琢效電晶體’包括一苐一源極及汲極區域並具 有一第一傳導類型之一通道區域，還包括一第一閘極，其 由一介電層來與該通道區域分開並包括一第一導體，及 苐一場效電晶體’包枯^一弟一源性汉沒極區域並包 括一第二傳導類型之一通道區域，其係與該第一傳導類型 相反之傳導類型，還包括一第二閘極，其係由一介電層來 與該通道區域分開並包括一第二導體，其與該第一導體不 同且連結該介電層之部分具有與該第一導體相對應部分不 同的功函數。 T242263 根據本發明，在該介命 / ^ "包層已被施加至該半導體本體 後，一弟-金屬層被施加至該介電層，在其頂上施加一石夕 層’該第-金屬層及該石夕層係在該第一電晶體位置處互相 產生反應，而在那.你罟花^ + 一 MU位置形成一第一金屬矽化物。具有不 同功函數之該些導辦邮八& 一 邛刀係利用蝕刻該二電晶體其中之一 位置處之非為矽層的一層來形成。 在本發明一較佳實施你丨φ 見她例中，该弟一金屬層可為一矽化 金屬層:本層可形成於兩半導體結構位置處，並可在沉積 该石夕層河利用例如钱刻技術將該第二電晶體位置處之本層 移除。本第-金屬層可以是非常薄的，較佳地係介於5至 5 0奈米厚之間，還可包令用访 /、夕形成石夕化物之各種合適 的金屬，例如，錄、4大式{士 . 鈦或鈷，而在一較佳實施例為鎳。 在另一實施例中，一第一兆 弟一非矽化金屬層被安排於該第 一金屬層及該介電層之間。本例中， 』甲 其為一石夕化金屬層之 第一金屬層可被沉積在該第_全屬 你〆乐一孟屬層頂上。該非矽化金屬 層可為例如一鉬、鎢、鉑、銥、鈕、 - 給次另一合適的金屬。 本非石夕化金屬層較佳地包括相較於該第—金屬層之金屬及 要形成之金屬石夕化物而言係穩定的之一金屬。例如鶴、銦 及组之金屬在期待的穩定度上相較於用以形成一金屬石夕化 物之-金屬及由此所形成之石夕化物而言係特別適合的。在 本發明這個實施例中’例如利用钱刻技術將該些電晶體其 中之一位置處的該第二金屬層，也 也就疋该非矽化金屬移 除。上述移除可在沉積該矽層前實行。 該方法也可在該第一及第二半導 干¥體、、、吉構已被形成後包 10 *1242263 3弟二金屬層之沉積，其中，該第三金屬層係一矽化金 屬層，其例如可包括錄、鈦或钻，且藉此可在至少—半導 體結構位置處形成另一金屬矽化物。該另一金屬矽化物可 具有與該第一金屬石夕化物不同的石夕含量。在本發明施 例：鹿該第-金屬石夕化物可被形成為一二石夕化物，而該另 一孟屬矽化物可被形成為一單石夕化物。 =本發明又—實施例中，對非切層之—層之钱刻可 方；移除一部分該篦—、筮-十势— 弟一或第二金屬層時實現。該第一 驭弟一金屬層可在施加該矽層前進行蝕刻。 =本發明―特㈣中，該第—半導體結構及㈣二半 ，構可為具有—源極與汲極區域及m之場效電晶 體。在本例中，該第三金屬層可做為 曰 接觸連線來使用。 …及極&域之 件，：：莫：發明提供具有-半導體本體之-半導體元 違+導體本體包括·· 第—1 —半導體結構，具有—介電層及包括—第一導體 弟一閘極，及 的—第半導體結構，具有-介電層及包括-第二導體 電層第二導體與該第-導體不同且連結該介 节二：第—導體相對應部分不同的功函數， 料μ元件係❹本發明方法來製造 及第一半導體結構可以是電晶體。 人 本發明之其它特徵、特性及優勢將自 呪明本發明其太码口做马乾例U 土原里之該些附圖所做之下列詳細說明中變 •1242263 得顯而易見。 【實施方式】 本發明將利用各種實施例 _ ，亚苓考各種圖形以說明於 下。；、、'、而，本發明不限定於 、 ^ 、二具施例及圖形。所述圖形 只是示意性並非要限制本發 ^ 夕 ^ 该些圖形中的一些構件 尺寸係誇大且未按比例繪製以說明一特定觀念。 本發明方法可被使用以製 衣以具有不同功函數之二雷士 的半導體結構。在一特定例中 電極 _ A 』甲例如，可製造具備有例如 一間極般之一控制電極及例如 ％ α k 例如一源極與汲極區域般之一第 一與第二主要電極的半導士 千导體、、、°構。下文將述及根據本發明 製造^有二半導體結構之—半導體元件，各結構具有—間 極及:源極與沒極區域。“，這個只在本發明所述背景 下進仃且不強加任何限制至本發明上。 、第1至6圖顯示根據本發明方法之一第一實施例的_ 半導體元件在各連續製造階段中的剖面圖。在形成該元件 30期間’起始點係具有一基板2之一半導體本體卜在所 述之本實施例中係一 P型石夕基板2但-般而言可以是任何 ”匕適口的基板之基板2中，下一步驟期間，一第一 M07FET電晶體4會在已引進至該p型基板2中之〆η型 半導體區域3的位置上形成（參見第1圖）。一部分該η型半 導體區域接著會形成該第—MOSFET電晶體4之通道區域 3 Α接著，一第二M〇SFET電晶體6之通道區域$會在該 基板2的相鄰部分中形成。二相鄰電晶體4、6之通道區域 12 1242263 3 j/V 5 4此間係利用例如可由二氧化矽所形成之絕緣區域7 來電性隔离隹 、丄 ^ °這些絕緣區域7也是所熟知之場絕緣區域， 而在先進的姑+ i 、 孜術中’它們可由蝕刻至該基板2之溝渠所形 - 成，該些溝準技$ 木钱者被填充一氧化物。因此，這些絕緣區域7 · 也被稱為溝渠隔離。 °亥半導體本體1的表面被覆蓋著一介電層8，舉例來 5兄’该介電層可h_ 匕δ —氧化碎但也可由任何合適的介電材 料所構成且可|古人 ^ 」具有介於例如〇·5至1.5奈米之間的厚度。接 著 至屬層9被施加至這個介電層8。這個金屬層9可例 籲 士匕括鎳鈦或鈷或其結合且可具有介於5至50奈米之間 、曰又在所述之較佳實施例中，該金屬層9包含鎳且具 有5奈米厚度。該金屬I 9可利用例如韻之物理氣相沉 積法（P VD)來 >儿積。接著，—遮罩} g係例如利用微影技術 而被沉積在這個金屬層上。這個遮罩1()可例如由光阻所構 成0
下步驟中，利用該沉積遮罩1 〇將要形成該第二 曰曰組6所在位置之該金屬層9移除。本步驟係示於第2 中。延個可例如利用包括硫酸及過氧化氫之蝕刻劑經由 ：<!技術來達成。接著’例如利用所熟知之遮罩清除劑將 罩1〇移除。舉例來說，一電漿餘刻程序可為了這個目的 被使用。接著，清潔後，利用化學氣相沉積法（cvd)或例 濺鍍技術之物理氣相沉積法以施加例如一 η型摻雜 ^ 日日 之-矽層11。該矽層i i厚度可例如介於2〇至1〇〇奈米 間’在本實施例中係、50奈米。該矽層U可以相當地厚 13 •1242263 而使所要形成之電晶體4、6之閘極13、14可有一合適且 大致上相等的高度。例如，利用微影技術以將—遮罩1 2圖 案化於該矽層11上要形成該二電晶體4、6之閘極13、14 所在位置處。 之後，例如藉由本實施例中所述之乾電漿钱刻程序之 餘刻技術將該些遮| 12外之層結構中的該些多餘部分移 除。本例中，該半導體本體丨之作用如同一姓刻停止声。 該些剩餘部分形成所要形成電晶體4、6的閘極Η、曰
見第3圖）。 U
在下一步驟中，例如以已述於上之遮罩1〇移除方式々 移除该遮罩12(參見第4圖）。接著，例如利用CVD,㈣ 如氮化石夕之絕緣層（未示於圖形中）施加覆蓋在第3圖所3 ’又有«罩12的結構上。位在該些閘極ΐ3、μ上面和 間:這層的平坦部分接著又例如利用異向電漿㈣程序讲 。以此方法’間隔物15係由該氮化矽層的剩餘部分 系罪"亥些閘極1 3、1 4的側壁所形成。
接者’該二電晶體4、6之源極與汲極區域Μ、”及 1 8、1 9分別利用離子植法 _ . ^ 所^成° ^固步·驟係例如先以 尤丨^罩（禾不於該圖式中）覆芸 一 雜^復皿口茨弟一 ΐ晶體ό，而利用 朋離子植入步驟形成該第一 兒_體4之源極與汲極區域 來渺W ^ # 如使用一砷離子植入步驟 木形成该弟二電晶體6之源極 的浐侗每# 及極區域18、19。本發明 坆個只％例中，該些電晶體4、 ϊ rmn由> 0也具備者所熟知之 LDD(輕度摻雜汲 6α WA及18Α、19Α)，其意謂 14 T242263 著在形成該些間隔物15之前，該些電晶體4、6之源極與 及極區1 6、1 7及1 8、1 9各自的一輕度摻雜部分已經形成。 :650。。至850。。間之溫度範圍中的一第一較高溫度持續幾
分鐘的一合適熱處理中，該金屬層9透過與其上之矽層U 的互相作用而在該第一電晶體4所在位置處被轉換成為一 二矽化物區域20。前述溫度範圍不僅適合用於二矽化鎳的 形成，也適合用於一般金屬三石夕化物的形成（參見美國專利 第M40,851號第钩及仆圖）。
接著，另一金屬層21被施加（參見第5圖），其在本發 明的這個實施例中同樣包含錄。該另一金屬層21厚度㈣ 地係介於5至50奈米之間。本實施例，，然後該另一金屬 層2 1之部分22係利用一熱處理併至該些閘極丨3、丨4之 多晶矽11巾，因而形成一金屬石夕化物。該另一金屬層21 的類似部分23在該程序中被併至該半導體本體i中，因此 同樣地在該二電晶體4、6各自之源極與汲極區域Μ、P 及1 8、1 9所在位置形成金屬石夕化物。 接著，利純刻技術將該另-金屬層21之剩餘部分移 除。接著，例如在450U 65(rc間之溫度範圍中的—第二 較低溫度持續幾分鐘的-熱處理期間，在該些閑極Η、Μ
之石夕中1 -金屬矽化物或針對此處所述之特定實施例的 早石夕化鎳區域24、25接著分別形成於該第—間極η及該 第二閘極14中。上面所給予的溫度範圍大體上係適合用於 一金屬單石夕化物的形成（參見美國專利第M4M5i號第钧 及讣圖）。由於該二溫度範圍，即二石夕化物形成所使用的溫 15 1242263 度及單矽化物形成所使用的溫度，係可應 ^ 成矽化物的金屬，該n 心、有可旎形 區域連結或彼此間甚至可互相重聶。 .二：形成該另一金屬石夕化物而選擇之條件為在該第且二 =月丑士口㈣該介電層8 一般遠來形成這個另-石夕化物 1類：式係較㈣。本發明係以此背景下一金屬二矽化 ”單矽化物大體上具有不同的功函數為依據。因此， 在該較佳實施例中，具有一較高功函數之區域2[即且有 ^夕化鎳的功函數，係位在電晶體4中之介電@ 8頂:或
:接该介電層8，而具有-較低功函數之單矽化鎳係位在電 曰曰體6内。舉例來說，用於該pM〇ST可選擇具有較高功函 數之矽化物，而用於該NM〇ST可選擇具有較低功函數之矽 化物。甚至，接觸區域26、27也被形成於該二電晶體4、6 的源極與汲極區域1 6、1 7及1 8、1 9内。
較佳的’將該金屬矽化物形成為一富含矽的矽化物。 足個在熱力學上對矽係最穩定的。這類型的矽化物通常係 形成於升高的溫度下。此外，它大體上具有最低的電阻。 若遥擇錄做為該金屬層，該二矽化物的功函數係最接近 PMOST 4的期待值。具有一較低功函數的單矽化鎳係更適 用於一 NMOST 6並可在一較低溫度下形成。由於金屬矽化 物的形成致使在較高溫度下形成一二矽化物並在較低溫度 下形成一單矽化物，該二程序彼此間儘可能地被分別實 施’此因該第一程序（金屬二矽化物的形成）在該第二程序 (金屬單矽化物的形成）的溫度下不能成功地被實施。 較佳的，將該第一電晶體4形成為一 PMOS電晶體。 16 •1242263 若該金屬石夕化物被形屮达 ^ 成為一二矽化鎳，在任何事件中，具 有最咼功函數的~石夕介1 勿係位在該第一閘極1 3之介電声4 鄰近區域内’其可期待的係用於一 pm〇st。 a 使用本發明方法％也，
旦 氣&之半導體元件接著係以CMOS 技術$身定做方式來牲病- 、，進行。尤其，施加進一步的絕緣 體及一想要的導體圖宏5 案人連線區域。藉由例如切割之分離 技術來得到個別元件3 〇。 根據本發明，兮古 ϋ亥方法係依據非為該矽層n # # 刻，本例中為該金Μ展〇 、 、 θ 9，以提供該些閘極13其中之一具 有用以連結該介電層8 ’、 L/ 卫/、有一弟一功函數的一金屬矽化 物24成為可能，而力 八 一 μ η電層8鄰近區域中之另一閘極} 4 =-具有不同功函數之材料25。非物層u之一材 二:，尤其是具有較該石夕層"更小厚度的金屬層9,可 體4、6結構内的不對稱。 在該第二電晶體6所Α φ + ._ ^ ^ 所在位置處，可在形成該金屬矽化 物刖將對應於介電芦 ,兔層8材枓所特別選擇之金屬層9移除。 相車父於該習知；,, w 帝曰# 叮，该、、、口果也是一更對稱結構，此因該二 , ψ 、14仍可包括矽而不需一用於本目 的之頟外矽沉積 。纟士 .八租 、驟〜果，又因為將接著被使用以形成 ...y 至桌灣21施加至該二電晶體4、6 =置處”層7,該二電晶體4、6之間極…可具 ”低電阻及沒有出現所謂的空之層效應之非常令
Cl:::性電這個也提供於-單程序步驟中"化物 Μ…玄—電晶體4、6之源極與沒極區域16、17及18、 17 Ϊ242263 19具備有一連接導體26、27之選擇。 最後本發明方法之一顯著優勢係在於該另一金屬矽 化物之使用打開了使用具有不同矽含量之金屬矽化物24、 以升y成4 —閘極13、14的可能性。這個也可提供該介電 層8鄰近區域66 -日曰1 -勺—閘極13、14具備有分別適合PM〇st及 NMOST之不同組成之切部分。 、，第至12圖顯示根據本發明方法之一第二實施例的一 Ί體7L件40在各連續製造階段中的剖面圖。在所述的這 些圖形中，★、甘Θ _ ，、疋相較上述方法之差異會被說明。對應或 -樣：程序步驟可如上述地配合該第一實施例來實施。 勺、'體本體1表面係覆蓋著一介電層8，其在本實施 包括二氧化石夕但可由任何合適的介電材料所形成，且 々“於〇·5 i 15奈米厚之間。-金屬層3卜其較佳地 '二二5°奈米厚而本實施例中為奈米厚，被施加在該 ::二::上圖)。這個金屬層31由-金屬所構成， 芦 ：於接者要被施用以形成-金屬矽化物之一金屬 二V:較於要形成之該金屬石夕化物係穩定的。該金屬 :屬層並：如—銦、鶴1、銥、组、給或任何其它合適 用一i罩L例如猎由氣相沉積法以沉積在該介電層上。利 、、早32，例如利用蝕刻技術將該第一 置處之金屬層31移除。 “體4所在位 -全罩32已被移除後’例如利用氣相沉積法來施加 孟屬層9,接著例如藉由CVD來沉 ^ β Q u 1 η Ά 夕日日矽層1 1。14 -曰 可具有與該第-實施例中的該些層9及"類 18 1242263 似的厚度。在本示範性實施例中’該金屬@ 9包括錄，但 也可包括例如鈷或鈦之其它金屬。接著，一遮罩33被圖案 化在已形成的結構上（參見第8圖）。 · 接著，例如藉由電漿蝕刻技術，利用遮罩33來形成該 二電晶體4、6之閘極13、14。這個係示於第9圖中。接[ 將忒遮罩33移除並如間隔物15般地形成該二電晶體46 各自之源極與汲極區域丨6、丨7及丨8、i 9。 例如在65CTC至85(rc間之溫度範圍中的一第_較高溫 度下的合適熱處理期間，該鎳層9係分別於該第一閘極 _ 13及第一閘極14中轉換成為一二矽化鎳區域別、h(第⑺ 圖）。 接著，施加另一金屬^ 21，其在本實施例中係錄。例 如在450 C至650。。間之溫度範圍中的一第二較低溫度下的 -熱處理又再使該另一金屬層21之部分22及23分別被併 至該半導體本體i内該些電晶體4、6的該些閘極ΐ3、Μ 及該些源極與汲極區域16、17及18、19所在位置處(第n 圖)。在藉由例如蝕刻技術將該另一金屬層21的剩餘部分移 φ 除後，該些閘極13、14之剩餘矽部分係藉由一合適熱處理 乂例如在請。至8Μ) C間之溫度範圍中的一第三較高溫度 來轉換成為二石夕化鎳34、35(第12圖）。因此，在該介電層 8鄰近區域内之PM0ST(第—電晶體4)的第—閘極13包括 P刀3 4其包括一具有較尚功函數的二矽化物，而具有 適合NMOST之例如们！之—較低功函數的惰性金屬仍是 出現在該NM0ST(第二電晶體6)之該另一閉極㈣介電層 19 •1242263 8鄰近區域内。該處理可如已述於上般地持續進行。 因此’利用本發明第二實施例，可再次形成一第一電 晶體4及一第二電晶體6,其連結介電層8的區域具有不同 功函數。 第13至20圖根據顯示本發明方法之一第三實施例的 一半導體元件在各連續製造階段中的剖面圖。尤其，上述 方法間的差異將說明於這些圖形的討論中。相關或一樣的 程序步驟可如上述般地配合該第一或第二實施例來進行說 明。在本第三實施例中，以一鎳層為例所施加的金屬層9 ^被局部性地移除（第13圖），反而被一矽層n完全地覆蓋 著，之後，施加一閘極遮罩4 1以達成形成該些閘極丨3、i 4 的目的（參見第丨4圖）。在該些閘極13、14已被形成後（參 見第15圖），間隔物15被形成（參見第16圖），且例如一鎳 之二矽化物之金屬二矽化物的區域2〇、34係在例如介於65〇 °〇至85CTC間之溫度範圍中的一第一高溫度下利用一合適 的熱處理所形成。 在例如一鎳層之另一金屬層21已被施加後（參見第17 鲁 圖）’單矽化物之矽化物區域22、23係如前述實施例所述般 地在例如介於45(rc至65(rc間之溫度範圍中的一第二較低 /•m度下使用一合適的熱處理所形成。接著（參見第1 8圖）， 一遮罩42係形成於該第二電晶體6所在位置之第二閘極14 上。接著（參見第19圖），未覆蓋著遮罩42所在區域的金屬 層被移除，將位在該第二閘極14頂上這層的一部分保留於 原位。接著，該些閉極13、〗4之矽部分係在介於45〇。〇至 20 Ί242263 6 5 0 C間之溫度範圍中的一第二較低溫度下藉由一熱處理 來轉換成為單石夕化鎳區域24、25。在該第二閘極14所在位 置處出現的過多鎳也將在那裡所出現的二石夕化鎳轉換成為 單石夕化鎳2 5 (第2 0圖）。以此方法，可再次使該二電晶體4、 6具備有位在該介電層8鄰近區域内並具有一適用於該相對 應電晶體的不同功函數之一部分20、25(參見上面）。 應注意，在所有例子中，該另一金屬層21較佳地係於 已將該些已形成各層往下移除至該第一及第二閘極13、14 之該些區域外的半導體本體1表面後才施加，又，該另一 金屬層 21也被使用做為該二電晶體4、6之源極與汲極區 有所謂不要的空乏層效應的NMOS 各易 〇
域16、17及18、19之接觸連線。這個使得製造具有不同 功函數、在該些閘極13、14内及該源極與汲極區域丨6、P 及18、19之該些接觸區域26、27内具有一低電阻並且沒 及PMOS兩電晶體變得
本發明不限定於所述的該些示範性實施例，此因熟 此項技術之人士可在纟發明㈣内產生許多變化及修改 例如，可產製具有不同幾何外形及/或不同尺寸的元件。 —石夕基板的另一例中也可你用一 一 J便用圾墦、陶兗或塑膠基板 接著，該半導體本體可利用所1 〜用所明的SOI(絕緣體上的矽）技 朿形成。在此背景下，可；登摇从4 π 〜 了璉擇性地使用所謂的一基板轉 發 明 也應注意，不同於該些範例中所述那些 範圍内被使用。例如，> 古 J 3 也可使用例如鈷 之材料可在本 之其它金屬來 21 Ί242263 曰代鎳。應特別注意，在該金屬層9及該另一金屬層2丨使 用相同金屬的範例中，也可將不同材料使用於該二層。也 可=例如磊晶法、濺鍍法或氣相沉積法之其它沉積技術使 用f上述或其它材料中。也可使用例如電漿蝕刻技術之 各”乾式，，技術以替代濕式化學蝕刻方法，而且，反之亦 然。 也應注意，該二電晶體4、6的介電層8未必由相同材 料所構成或是具有相同厚度。 甚至’應注意，該元件包含例如大量的二極體及 晶體及電阻器及/或電容器之其它主動式及被動式 件或電子兀件’其可選擇性地為積體電路的形式。顯 該製造方式係可適當採用的。 ’、、、也’ 雖然本發明已參考特定實施例來做說明，但對 項技術之人士會明白形式及細節上的各種替代及改;、：:匕 行而不偏離本發明的保護範圍。 ”、可 【圖式簡單說明】 第1至6圖顯示根據本發明方法之一第一實施 平導體元件在各連續製造階段中的剖面圖； 第7至η圖顯示根據本發明方法之一第二 半導體元件在各連續製造階段中㈣_ ;及 之一 第13至2G圖顯示根據本發明方法之—第三杂‘ -半導體元件在各連續製造階段中的剖面圖。…例之 22 Ί242263 【主要元件符號說明】 1〜半導體本體 2〜基板 3〜η型半導體區域 _ 3Α、5〜通道區域 4、6〜電晶體 7〜絕緣區域 8〜介電層 9、 21、31〜金屬層 春 10、 12、32 ' 33、41、42〜遮罩 1 1〜;ε夕層 1 3、1 4〜閘極 15〜間隔物 16、 18〜源極區域 17、 19〜汲極區域 16Α、17Α、18Α、19Α〜輕度摻雜的源極和汲極區域 20、34、35〜二矽化物區域 籲 22、23〜部分 2 4、2 5〜單石夕化物區域 26、27〜接觸區域 30、40〜半導體元件 23

Claims (1)

  1. •1242263 十、申請專利範圍· 1.一種用於製造具有一半導體本體之半導體元件的方 法，該半導體本體包括： -一第一半導體結構’其具有一介電層及包括一第〆導 體之一第一電極；及
    -一第二半導體結構’其具有一介電層及包括一第二導 體之一第二電極，忒弟一導體與該第一導體不同且其中速 結該介電層的部分具有與該第一導體相對應部分不同的功 函數； 其中，在該介電層已被施加至該半導體本體後， 一金屬層被施加至該介電層上’接著，一矽層被施加至售 金屬層，而這二層在至少一半導體結構所在位置處彼此] 相反應，而在那個位置形成—第—金屬發化物，其特徵^ 於該些導體中具有不同功函數的該些部分係利用蝕刻該: 半導體結構其中之一所在& f | ^ $ 1蜒舁4矽層不同的一層所月 成0
    2·根據中請專利範圍第1項之方法，其中，該第一 ^ 層由選自鎳、鈦或鈷之金屬所構成。 人 ^ 3·根據前述申請專利範圍第1或2項之方法，… 在該第-金屬層及該介電層間施加一第二金屬H 金屬層係一非矽化金屬層。 ’ 4.根據中請專利範圍第3項之方法，其中，該第二金 層由選自鉬、鎢、鉑、銥、钽或铪之金屬所構成。-孟 5·根據申請專利範圍第1或2項之方法，其中，在兮 24 χ242263 一及第二半導體結構已被形成後，該方法又包括_第三金 屬層之沉積，該第三金屬層係一矽化金屬層，藉此在該第 一及第二半導體結構至少其中之一所在位置處形成另一金 屬碎化物。 6·根據申請專利範圍第5項之方法，其中，該第三金屬 層由選自鎳、鈦或鈷之金屬所構成。 7·根據申請專利範圍第5項之方法，其中，所形成之該 另一金屬矽化物的矽含量與該第一金屬矽化物之矽含量不 同。 里 8·根據申請專利範圍第7項之方法，其中，該第一金屬 矽化物係形成為一二矽化物而該另一金屬矽化物係形成為 一單矽化物。 ” 9.根據申請專利範圍第1或2項之方法，其中，蝕刻盥 該石夕層不同之一層係經由姓刻該第一、第二或第三金屬： 來實現。 θ # 1Μ艮據申請專利範圍第9項之方法，其中，該第一或 第二金屬層係在施加該矽層前進行蝕刻。 根據申請專利範圍第i或2項之方法，其中，該第 、半導版結構及第二半導體結構係具有-閘極及-源極與 汲極區域的場效電晶體。 /、 12·根據申請專利範圍第11項之方法，其中，該第三金 屬層係使用做為源極與汲極區域的接觸連線。 - 13·—種具有_半導體本體的半導體元該半 25 1242263 -一第一半導體結構，其具有一介電層及包括一第一導 體之一第一閘極；及 -一第二半導體結構，其具有一介電層及包括一第二導 體之一第二閘極，該第二導體與該第一導體不同且其中連 結該介電層的部分具有與該第一導體相對應部分不同的功 函數； 該半導體元件係使用根據申請專利範圍第1或2項之 方法所製造。 14.根據申請專利範圍第13項之半導體元件，其中，該 第一半導體結構及該第二半導體結構係場效電晶體。 十一、圖式： 如次頁
    26
TW093131120A 2003-10-17 2004-10-14 Method for fabricating semiconductor devices having silicided electrodes TWI242263B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
BE2003/0548A BE1015723A4 (nl) 2003-10-17 2003-10-17 Werkwijze voor het vervaardigen van halfgeleiderinrichtingen met gesilicideerde elektroden.

Publications (2)

Publication Number Publication Date
TW200522270A TW200522270A (en) 2005-07-01
TWI242263B true TWI242263B (en) 2005-10-21

Family

ID=34318708

Family Applications (1)

Application Number Title Priority Date Filing Date
TW093131120A TWI242263B (en) 2003-10-17 2004-10-14 Method for fabricating semiconductor devices having silicided electrodes

Country Status (8)

Country Link
US (2) US7226827B2 (zh)
EP (1) EP1524688B1 (zh)
JP (1) JP4994585B2 (zh)
CN (1) CN1627502A (zh)
AT (1) ATE451718T1 (zh)
BE (1) BE1015723A4 (zh)
DE (1) DE602004024490D1 (zh)
TW (1) TWI242263B (zh)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5015446B2 (ja) * 2005-05-16 2012-08-29 アイメック 二重の完全ケイ化ゲートを形成する方法と前記方法によって得られたデバイス
JP2007019395A (ja) * 2005-07-11 2007-01-25 Renesas Technology Corp Ｍｏｓ構造を有する半導体装置及びその製造方法
JP2007019400A (ja) * 2005-07-11 2007-01-25 Renesas Technology Corp Ｍｏｓ構造を有する半導体装置およびその製造方法
JP4784734B2 (ja) * 2005-09-12 2011-10-05 日本電気株式会社 半導体装置及びその製造方法
EP1927135A2 (en) * 2005-09-15 2008-06-04 Nxp B.V. Method of manufacturing semiconductor device with different metallic gates
JP2009509325A (ja) * 2005-09-15 2009-03-05 エヌエックスピー ビー ヴィ 半導体デバイスおよびその製造方法
JP2007123548A (ja) * 2005-10-28 2007-05-17 Renesas Technology Corp 半導体装置の製造方法
JP2009516910A (ja) * 2005-11-21 2009-04-23 フリースケール セミコンダクター インコーポレイテッド サリサイド層を有する半導体装置を形成する方法
EP1965435A4 (en) * 2005-11-28 2009-11-11 Nec Corp SEMICONDUCTOR COMPONENT AND METHOD FOR THE PRODUCTION THEREOF
JP2007158065A (ja) 2005-12-06 2007-06-21 Nec Electronics Corp 半導体装置の製造方法および半導体装置
JP4755894B2 (ja) * 2005-12-16 2011-08-24 株式会社東芝 半導体装置およびその製造方法
JP2007214436A (ja) * 2006-02-10 2007-08-23 Tokyo Electron Ltd 半導体装置の製造方法および半導体装置
KR100729366B1 (ko) * 2006-05-19 2007-06-15 삼성전자주식회사 반도체 장치 및 그 형성 방법
JP5280843B2 (ja) * 2006-05-25 2013-09-04 ルネサスエレクトロニクス株式会社 金属化合物層の形成方法、及び金属化合物層の形成装置
JP2007324230A (ja) * 2006-05-30 2007-12-13 Toshiba Corp 半導体装置及び半導体装置の製造方法
JP4920310B2 (ja) * 2006-05-30 2012-04-18 株式会社東芝 半導体装置およびその製造方法
JP2008016538A (ja) * 2006-07-04 2008-01-24 Renesas Technology Corp Ｍｏｓ構造を有する半導体装置及びその製造方法
JP5126060B2 (ja) * 2006-07-25 2013-01-23 日本電気株式会社 半導体装置及びその製造方法
US20100084713A1 (en) * 2006-09-29 2010-04-08 Nec Corporation Semiconductor device manufacturing method and semiconductor device
EP1928021A1 (en) * 2006-11-29 2008-06-04 Interuniversitair Microelektronica Centrum (IMEC) Method of manufacturing a semiconductor device with dual fully silicided gate
JP2009027083A (ja) 2007-07-23 2009-02-05 Toshiba Corp 半導体装置及びその製造方法
JP2009044051A (ja) * 2007-08-10 2009-02-26 Panasonic Corp 半導体装置及びその製造方法
US20090053883A1 (en) * 2007-08-24 2009-02-26 Texas Instruments Incorporated Method of setting a work function of a fully silicided semiconductor device, and related device
WO2009133509A1 (en) * 2008-04-29 2009-11-05 Nxp B.V. Integrated circuit manufacturing method and integrated circuit
US8304841B2 (en) * 2009-09-14 2012-11-06 Taiwan Semiconductor Manufacturing Company, Ltd. Metal gate transistor, integrated circuits, systems, and fabrication methods thereof
TWI550828B (zh) * 2011-06-10 2016-09-21 住友化學股份有限公司 半導體裝置、半導體基板、半導體基板之製造方法及半導體裝置之製造方法
CN103137475B (zh) * 2011-11-23 2015-09-16 中国科学院微电子研究所 一种半导体结构及其制造方法
CN104952734B (zh) * 2015-07-16 2020-01-24 矽力杰半导体技术(杭州)有限公司 半导体结构及其制造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6087225A (en) * 1998-02-05 2000-07-11 International Business Machines Corporation Method for dual gate oxide dual workfunction CMOS
JPH11260934A (ja) * 1998-03-10 1999-09-24 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2000223588A (ja) * 1999-02-03 2000-08-11 Nec Corp 相補ｍｉｓ型半導体装置及びその製造方法
US6200834B1 (en) * 1999-07-22 2001-03-13 International Business Machines Corporation Process for fabricating two different gate dielectric thicknesses using a polysilicon mask and chemical mechanical polishing (CMP) planarization
US6187617B1 (en) * 1999-07-29 2001-02-13 International Business Machines Corporation Semiconductor structure having heterogeneous silicide regions and method for forming same
US6440851B1 (en) 1999-10-12 2002-08-27 International Business Machines Corporation Method and structure for controlling the interface roughness of cobalt disilicide
JP2001196467A (ja) * 1999-11-01 2001-07-19 Hitachi Ltd 半導体集積回路装置及びその製造方法
US6383879B1 (en) * 1999-12-03 2002-05-07 Agere Systems Guardian Corp. Semiconductor device having a metal gate with a work function compatible with a semiconductor device
JP2002217313A (ja) * 2000-11-30 2002-08-02 Texas Instruments Inc 金属及び対応する金属珪化物から形成した各ゲートを有する相補形トランジスタ
US20020102802A1 (en) * 2001-02-01 2002-08-01 Tan Cheng Cheh Novel technique to achieve thick silicide film for ultra-shallow junctions
US6770521B2 (en) * 2001-11-30 2004-08-03 Texas Instruments Incorporated Method of making multiple work function gates by implanting metals with metallic alloying additives
JP3974507B2 (ja) * 2001-12-27 2007-09-12 株式会社東芝 半導体装置の製造方法
US6630394B2 (en) * 2001-12-28 2003-10-07 Texas Instruments Incorporated System for reducing silicon-consumption through selective deposition
KR100487525B1 (ko) * 2002-04-25 2005-05-03 삼성전자주식회사 실리콘게르마늄 게이트를 이용한 반도체 소자 및 그 제조방법
US6902969B2 (en) * 2003-07-31 2005-06-07 Freescale Semiconductor, Inc. Process for forming dual metal gate structures

Also Published As

Publication number Publication date
ATE451718T1 (de) 2009-12-15
JP4994585B2 (ja) 2012-08-08
BE1015723A4 (nl) 2005-07-05
US7226827B2 (en) 2007-06-05
US20050145943A1 (en) 2005-07-07
EP1524688A1 (en) 2005-04-20
JP2005123625A (ja) 2005-05-12
DE602004024490D1 (de) 2010-01-21
EP1524688B1 (en) 2009-12-09
TW200522270A (en) 2005-07-01
CN1627502A (zh) 2005-06-15
US20070215951A1 (en) 2007-09-20

Similar Documents

Publication Publication Date Title
TWI242263B (en) Method for fabricating semiconductor devices having silicided electrodes
TWI241689B (en) Semiconductor device including insulated-gate field-effect transistor, and method for manufacturing the same
TW523914B (en) Dual metal gate CMOS devices and method for making the same
TW478157B (en) Semiconductor device and the manufacturing method thereof
JP4722448B2 (ja) 半導体の接続領域の接触抵抗を低減する方法
TW445646B (en) Fabrication method of semiconductor device using selective epitaxial growth
JP4150661B2 (ja) Ｃｍｏｓトランジスタを製作するためのゲート・パターン形成用の３層ハードマスク
TWI588902B (zh) 形成包含矽化及非矽化電路元件之半導體結構的方法
TW200307316A (en) Body-tied silicon on insulator semiconductor device and method therefor
TWI236760B (en) Electrical fuse for semiconductor-on-insulator devices
TW200843110A (en) Semiconductor device manufacturing method and semiconductor device
WO2006020158A2 (en) Planarizing a semiconductor structure to form replacement metal gates
TWI276160B (en) Nitridated gate dielectric layer
TW200939353A (en) Method for fabricating super-steep retrograde well MOSFET on SOI or bulk silicon substrate, and device fabricated in accordance with the method
WO2006017190A1 (en) Forming dual metal complementary metal oxide semiconductor integrated circuits
TWI358792B (zh)
TW200414374A (en) Drain/source extension structure of a field effect transistor including doped high-k sidewall spacers
JPH043670B2 (zh)
TW201011817A (en) A novel solution for polymer and capping layer removing with wet dipping in hk metal gate etching process
US7510927B2 (en) LOCOS isolation for fully-depleted SOI devices
KR20070050494A (ko) 반도체 디바이스 및 그 제조 방법
US20050287746A1 (en) Facilitating removal of sacrificial layers to form replacement metal gates
JP5719381B2 (ja) 低寄生容量ボディ・コンタクト・トランジスタ
JP3859439B2 (ja) Ｍｏｓｆｅｔ構造の製造方法
US20110057268A1 (en) Semiconductor device and method for fabcricating the same

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees