TWI241772B - Phase-locked loops having a spread spectrum clock generator - Google Patents

Description

1241772 案號 92131735 月 曰 修正 五、發明說明（1) 一、【發明所屬之技術領域】 本發明是關於一種具有展頻時鐘信號產生器的鎖相迴 路’特別是關於一種利用固定相位步階調制（f i X e d phase step modulation)以產生展頻時鐘信號之鎖相迴 路。 二、【先前技術】 在各種數位電子設備中，例如個人電腦、網路通信裝 置、電腦周邊設備及消費性電子產品中，均需使用石英振 盡時鐘信號產生裝置，以提供正確的時鐘信號，作為電子 没備所需的系統同步依據。不過，由於數位電路密集的動 作 產生大量的電磁干擾（Electromagnetic Interference， EMI)，使得這些電子設備必須利用額外 的渡波及/或防護裝置，降低電磁干擾，才能付諸商業使 用^在多數國家中，對於電磁干擾的規範主要在信號頻域 /的 波峰」，而非其總能量。而在各種調制電磁干擾的技 術中’展頻時鐘信號產生器（S p r e a d s p e c t r u m 1 Qe k i ng， sSC)受到廣泛的利用。展頻時鐘信號產生器 勺原理疋將時鐘信號的頻率加以周期性（p e r i 〇 d i c a 1 1 y )調 制’形成一個較寬的頻域分布，以降低峰值。 鎖相迴路（Phase-Locked Loops-PLL)是一種在電子 β又備中常用的内建式（built-in block)時鐘信號產生

第6頁 1241772 案號 92131735 % 年_^1_^ 曰 修正 五、發明說明（2) 器，用以依據精密的時鐘信號源，例如石英振盪器 (c r y s t a 1 〇 s c i 1 1 a t 〇 r)，提供所需頻率的時鐘信號。將 展頻時鐘信號產生器内建在鎖相迴路中，可以用來提供成 本低廉且能符合電磁干擾規範的時鐘信號來源。

Hardin等人的美國專利第5, 488, 62 7號提供了一種 「展頻時鐘信號產生器及其方法」（Spread Spectrum Clock Generator and Associated Method)。該發明提 供了將展頻時鐘信號產生器建置於鎖相迴路的基本架構。

該發明的鎖相迴路可以改變電壓控制振盪器（voltage controlled oscillator, VC0)，使其輸出信號與相位偵 測器之輸入相符。而展頻時鐘產生器則依據一個時鐘脈 波，將鎖相迴路產生的時鐘信號變寬、變平。

Hard in等人的發明之後，繼有其他業界人士針對使用 展頻時鐘信號產生器之鎖相迴路提出其他作法。其中，

Sha的美國專利第6, 3 7 7, 64 6號則提出一種「對鎖相迴路回 饋路徑作展頻」（Spread Spectrum at Phase Lock Loop

Feedback Path)的方法。依該發明，鎖相迴路的輸出， 係經由一回饋信號除法器（f e e d b a c k d i v i d e r)而反餽至 鎖相迴路前端之相位偵測器，作為其輸入之成分。而回饋 "ί吕號除法器之輸出，則送至一展頻時鐘信號產生器。該展 頻時鐘信號產生器包括一計數器、一 4位元鎖相展頻時鐘 信號產生器唯讀記憶體及一加法器。該除法器（回饋除法 器）的輸出乃在提供一經調制之波形給電壓控制振盈器之 輸出，使其在一預定頻帶内展開，而降低其峰值。而該展

第7頁 月 T241772 92131735 修正 五、發明說明（3) 頻時鐘產生器，即用以產 定其展開之頻帶寬度（3、士回饋除法器之調整值，以決 疋 | a又V夂波形）。 在sha之美國專利中， 町程式計數器，依該回餚^展/員時鐘信號產生器係使用一 該計數器之輸出用以決器之輸出’計算一固定值。 體中適合之碼（code幻"展頻時鐘信號產生器唯讀記憶 Γ，提供至节ri弊咚1 ，以與—基數（base number)相 加，杈併至邊回饋除法写 生方式，則為最小均方、^ r ^為調整值。而其R0M碼之產 LMS)。在此種展頻時鐘（ =af — mean squared’ 器、一唯讀記憶體、—唯^ 電路中須使用一計數 除法器。其中之解碼“m:器、：加法器及- 頻時鐘信號產生電路製作 + U此兵展 較為複雜。 成本較问，電路（或軟體）設計 因此目前有必要提供一種製作成本較低的且有展喃 鐘信號產生器之鎖相迴路。 仅低的具有展頻時 】時也有必要提供_種結、 的具有展頻時鐘信號產生器之鎖相迴路异厂驟較不繁设 二、【發明内容】 本考X明之目的即在提供一會制 時鐘信號產生器之鎖相迴路。、 $低的具有展頻 本發明之目的也在提供一種結構簡化、 繁複：：有展頻時鐘信號產生器之鎖相迴路。乂 不 Μ 3 + ^明之目的也在提供一種利用固定相位；^ β ^ + 的具有展頻時鐘信號產生器之鎖相迴路位“调制方法

第8頁 1241772 案號92131735 %年今月>^日 修正 五、發明說明（4) 依據本發明之具有展頻時鐘信號產生器之鎖相迴路， 係包括一鎖相迴路及一展頻時鐘信號產生器。該鎖相迴路 之輸入係一參考時鐘信號，而其輸出除作為輸出時鐘信號 外，並提供至該展頻時鐘信號產生器，作為輸入。該展頻 時鐘信號產生器包括一時鐘頻率除法器、一多工器及一計 數器。該時鐘頻率除法器依該鎖相迴路之輸出信號，產生 除Μ頻率信號，除M + 1頻率信號及除Μ - 1頻率信號中至少二 者，供給該多工器。該多工器之選擇信號來自該計數器， 而計數器之輸入信號則來自該多工器之輸出。該多工器所 輸出之信號並供至該鎖相迴路，作為其回饋時鐘頻率。 四、【實施方法】 上述及其他本發明之目的及優點，可由以下詳細說明 並參考圖式而更形清楚。 以下依據圖式說明本發明之具有展頻時鐘信號產生器 之鎖相迴路。第1圖表示本發明具有展頻時鐘信號產生器 之鎖相迴路一實施例之電路方塊圖。

如圖所示，本發明之具有展頻時鐘信號產生器之鎖相 迴路。大致上包括一鎖相迴路（1 0)及一展頻時鐘信號產 生器（20)。其中，該鎖相迴路（1 0)係包括一相位/頻 率伯測器（1 1)、一電荷泵（1 2)、一低通濾波器（1 3) 及一電壓控制振盪器（1 4)。該相位/頻率偵測器（1 1) 之輸入包括一參考時鐘信號refclk，係主要由一石英振盪 器所產生之頻率信號，經過必要之處理後形成。該相位/ 頻率偵測器（1 1)之輸出包括一 PUMP up信號及一 PUMP

第9頁 1241772 案號 92131735 年斗月y曰 修正 五、發明說明（5) down信號，提供於該電荷栗之兩開關（up)及（down)， 控制電荷泵之動作。電荷泵（1 2)產生之電壓經低通濾波 器（13)過濾後，提供至該電壓控制振盪器（14)作為控 制電壓vctr 1，而使該電壓控制振盪器（1 4)產生一時鐘 信號cl kout。該電壓控制振盪器（14)可以使用任何因應 輸入控制電壓而產生時鐘頻率信號之電路。一般而言，例 如環形振盪器即為其例。由於該鎖相迴路（1 0)之架構為 已知技藝，任何習於斯藝之人士均能輕易完成，且非本發 明之重點，在此不予贅述。

本發明之展頻時鐘信號產生器（2 0)係包括一時鐘頻 率除法器（21)、一多工器（22)及一計數器（23)。該 時鐘頻率除法器（2 1)為一除法器。其輸入為該鎖相迴路 (10)之輸出時鐘信號clkout。

在本發明中，該時鐘頻率除法器（2 1)係利用一種 「固定相位槽調制方法」（f i X e d p h a s e s t e p modulation)將該鎖相迴路（10)之輸出時鐘信號clkout 作除Μ處理及除（Μ + 1)處理。在本發明另一實例中，則是 將該時鐘信號c 1 k 〇 u t分別作除Μ處理及除（Μ - 1)處理。而 在又一實例中，則分別作除Μ處理，除（Μ +1)處理，及除 (Μ- 1)處理。亦即，其輸出之頻率信號為該參考時鐘信 號r e f c 1 k頻率之Μ倍、Μ + 1倍及Μ - 1倍中至少二種。而所輸 出之頻率信號則分別送至多工器（2 2)之輸入。多工器 (2 2)可為2對1或3對1多工器，其選擇信號來自計數器 (2 3)。該計數器（23)為一可程式計數器，其輸入為該

第10頁 1241772 案號 92131735 9午年4月/曰 修正 五、發明說明（6) 多工器（22)所產生之頻率信號。該計數器（23)讀取該 頻率信號，而在達到一定值時送出一控制信號至該多工器 (22)，以選擇多工器（22)輸出信號之頻率。 產生多工器控制信號的方式有各種可能之方法。在本 發明之實例可使用以下兩種：一是以計數器讀取多工器所 輸出之頻率信號，而在達到一定值時，送出一控制信號到 多工器，以選擇多工器輸出信號之頻率。另一種則是將多 工器輸出之頻率信號，對應至一對照表。以決定應提高、 維持或降低該除法器之除數。

該計數器可以兩部份組成，一為週期型計數器，一再 重複由0計數至2 N之動作。另一為解碼器型，用以對該計 數器之輸出，進行解碼，產生多工器控制信號。其中，2 N 之值可由調制頻率fm與輸入時鐘信號之頻率（PFD之 f p f d)之比值決定。且該解碼器可利用一硬體線路或以可 程式方式達成，用以執行該對照表所代表的信號轉換關 係0

依據本發明之實施例，計數器（2 3)可將該多工器 (2 2)輸出之頻率信號，對應至一對照表，以決定應提 高、維持或降低該除法器（21)之除數。該對照表為一相 位一時間對照表，其時間值可以預先計算得出，儲存備 用〇 在決定可使用在本發明之對照表時，可以先產生一個 相位/遲延與η之對照表，再將其套到調制時間步階T之最 近整數倍。第4圖即顯示一個可利用上述方法產生，而適 用在本發明之累積相位與調制時間步階關係圖，圖中縱軸

第11頁 1241772 、----tj 五、發明說明（7) 表遲延時間，橫牵 坆也本，生丨1孕為PFD週期數，曲線代表累積相位，方 夕Μτν闲他士呀 依據弟4圖所得之結果，即可將橫軸 <PFD週期表 . 石民达士 —麻、Peri〇ds)，亦即計數器之輸出，解 馬為決疋應使用除Μ除法器或 行降展頻處理。 92131735 —年斗月A日 修正 除（Μ-1)除法器之輸出，進 °又 堡控制震盤器之設定頻率（nominai r^ q uei^yA f _，該震盪器之信號是由一未使用展頻處理 之#’目_：€路產生，其頻率為參考時鐘信號以丨dk之·， 即ί咖-f refClk X Μ，f refc丨為ref clk之頻率。對該振盪信號作 展頻處理了以包括平均展頻處理（a v e r a g e spreading)’降展頻處理（d〇wri Sprea(jing)及升展頻處理 (up spreading)。以降展頻處理為例，係將該時鐘信號頻 率調制至小於該設定頻率（f n(j，對時鐘信號作展頻處理， 可使用不同模式。其中，「三角形調制」即其一例。第2 圖即表示對時鐘信號頻率作降展頻處理之「三角形調制」 (triangle-shape modu1 ation)示意圖 ° 如圖所示，對時鐘信號作降展頻處理產生之三角波 形，可以兩個線性方程式表示··

「(卜 5 ) fn〇m+2fm · 5 · fnom · t，當 0 < t〈ι ; t (U ) Ufm · (5 · fnom · t，當1 < t < 1 ~"irn

其中，f no為電壓控制震盪器未經展頻處理之設定工作 頻率，（5 為展頻比率（spectrum spreading ratio)，f為調

第12頁 1241772 案號92131735 %年本月/日 ^工 五、發明說明（8) - 制頻率。 對一鎖相迴路之頻率調制可以使用相位調制方法 (phase modulation)。這是因為其相位或遲延誤差/(廿以” error)為其頻率誤差（frequency err〇r)對時間之積分 值。一個三角波形降展頻時鐘信號之相位誤差可以表為兩 個以時間分段之四元多項式對線性方程式之積分。例如， 假設初始相位漂移為〇，則增加或減少其除數可以產生一 個以T= 1 / f n◦為單位的單相步階。第3圖即表示在降展頻時 所得到的相位對時間關係圖。圖中顯示，如果選擇調制頻 率f為回饋時鐘信號f bcik(即相位/頻率偵測電路之輸入） 之除數整數值，則在第3圖中之時間軸可以用第丨圖中之計 數器（23)之「計數次數」代表，如第3圖中最下方所 示。該相位一時間關係將成為一預定之「步階對計數次數 關係」。因此，在電路設計上可以選擇以τ為單位，增加 或維持該除法器輸出相位。而增加或維持可由該相位調制 曲線之特性決定。以第3圖之曲線而言，當該相位對時間 曲線較陡時’其步進距離增加，其除數即應漸增。本發明 之多工器（22)即用來依據計數器（23)之狀態，選擇除 法 β(21)之輸出（m + 1’M 或 Μ-1)。 、 、 該多工器（2 2)所產生的頻率信號另一方面送至該鎖 相迴路（10)之輸入節點（15)，做為回饋時鐘信號 f be 1 k，與該參考時鐘信號r e f c 1 k相加後，作為該鎖相迴 路之參考時鐘信號。 該鎖相迴路（1〇)之輸出時鐘信號clkout經過時鐘頻

1241772 &年孓月>°曰 修正 案號 92131735 五、發明說明（9) 率 除法 器 ( 21) 調 制 後 ( 10) 可 使該 鎖 相 迴 而 降低 其 波 峰值 〇 一 般 ( 5 0 0 Oppm)之程度下： 本 發明 利 用 上述 固 定 相 除 數簡 化 為 2至： 3檔 次 低 製作 成 本 〇 此 外 因為 以 步 階 步 利用 縮 小 鎖相 迴 路 之 平 滑化 〇 此 種技 術 仍 在 以 上 是 對本 發 明 之 路 之說 明 ， 習於 斯 藝 之 明 精神 進 而 作出 不 同 的 之 精神 ， 均 應包 含 於 其 [ 元件 符 號 表】 10 鎖 相 迴 路 11 相 位 /頻率4 1測器 12 電 荷 泵 13 低 通 濾 波器 14 電 壓 控 制振 盪 器 15 20 21 22 23 ，提供一調制波形給該鎖相迴路 路之時鐘信號展開至一預定頻寬， 而言，將目標頻率展開〇 . 5% ，可以減少大於1 0 d B之波峰能量。 位檔調制方法，將除法器（21)之 因此可以大幅減少電路元件，並降 式調制所產生之階梯效應，可進一 循環頻寬（loop bandwidth)加以 本發明專利範圍内。 具有展頻時鐘信號產生器之鎖相迴 人士不難由上述之說明，明瞭本發 衍伸與變化，唯只要不超出本發明 申請專利範圍内。 輸入節點 展頻時鐘信號產生器 時鐘頻率除法器 多工器 計數器

1241772 圖式簡單說明 案號 92131735____________________良年—4—1—2^ 修正 第1圖表示本發明具有展頻時鐘信號產生器之鎖相迴 路實施例之電路方塊圖。 第2圖即表示對時鐘信號頻率作降展頻處理之「三角 形調制」（triangle-shape modulation)示意圖 。 第3圖即表示在降展頻時所得到的相位對時間關係 圖。 第4圖表示適用在本發明之計數器信號與調制步階關 係圖。

第15頁

Claims (1)

1241772 _案號 92131735 六、申請專利範圍 %年斗月>°曰 修正

1. 一種具有展頻時鐘信號產生器之鎖相迴路，係包括 一鎖相迴路及一展頻時鐘信號產生器；該鎖相迴路之輸入 係一參考時鐘信號，而輸出則作為輸出時鐘信號，並提供 至該展頻時鐘信號產生器之輸入；該展頻時鐘信號產生器 包括一時鐘頻率除法器、一多工器及一計數器；該時鐘頻 率除法器依該鎖相迴路之輸出信號，產生一種以上頻率調 制之頻率信號，供給該多工器；該多工器之選擇信號來自 該計數器；而計數器之輸入信號則來自該多工器之輸出； 且該多工器所輸出之信號則供至該鎖相迴路，作為其回饋 時鐘頻率。 2. 如申請專利範圍第1項之具有展頻時鐘信號產生器 之鎖相迴路，其中該時鐘頻率除法器對該鎖相迴路之輸出 時鐘信號作除Μ處理、除（Μ + 1)處理及除（Μ - 1)處理中 至少二種處理，並分別輸出結果。 3. 如申請專利範圍第2項所示之具有展頻時鐘信號產 生器之鎖相迴路，其中之計數器可讀取該多工器輸出之頻 率信號，而在達到一定值時送出一控制信號至該多工器， 以選擇多工器輸出信號之頻率。

4. 如申請專利範圍第2或3項所示之具有展頻時鐘信號 產生器之鎖相迴路，其中之計數器可將該多工器輸出之頻 率信號，對應至一對照表，以決定應提高、維持或降低該 除法器之除數。 5. 如申請專利範圍第4項所示之具有展頻時鐘信號產 生器之鎖相迴路，其中該對照表為一相位一時間對照表，

第16頁 1241772 案號92131735 年4月/日 修正 六、申請專利範圍 而包括多數預先計算得出之時間值 第17頁