TWI240331B - Method for controlling etch bias of carbon doped oxide films - Google Patents

Description

1240331 玖、發明說明： 【發明所屬之技術領域】 本發明係有關於一種控制摻雜碳之氧化物薄膜的蝕刻偏 差之方法。 【先前技術】 ： 在半導體裝置製造中的眾多趨勢之一為縮小該等半導體^ 裝置的尺寸。因此，構成該等半導體裝置之組件（如溝槽、 接點、互連線、插塞）的尺寸也相應地持續縮小。此係導致 構成孩等半導體裝置的該等組件的密度增加。如今，半導籲 體裝置係採用具有次微米級尺寸的組件來製造，這使得次 微米級結構（如溝槽及通道）的常規製作成為必然。 由於半導體裝置之尺寸更小及構成半導體裝置之組件的 密度增加，故必不可少要對該等組件的關鍵尺寸（criticai dimension ; CD)進行控制。一組件的CD為必須在設計容差 範圍内的一規足幾何尺寸。該CD可以表現為一圖案化線路 的寬度，或保持該半導體裝置之性能一致性所必需的二線 路間的距離。若未對該等組件之〇]〇進行控制，該等組件可籲 旎不會根據设汁規格來執行（例如，因電阻率、電容或其它 電性規格之變化），導致該半導體裝置性能退化，甚至導致 該半導體裝置出現毁滅性故障。 為控制該等組件的CD，用於製造該等組件的程序應至少 能控制該蝕刻偏差。蝕刻偏差為微影蝕刻處理後所需的圖 案化尺寸與蝕刻後實際形成的該組件尺寸之間的差異。例 如，若一溝抬的所需寬度為1 (微影姓刻處理後的圖案）

86000-940218.DOC 1240331 ，且若用於製造該溝槽的程序係蝕刻出一 13〇μιη溝槽，則 稱該程序具有一 +0.3 μπι的蝕刻偏差。 由於該組件的CD可能難以保持而產生並不需要的無用 蝕刻偏差，故可能導致該半導體裝置性能出現退化及/或故 障。 圖以至⑴說明用於在一半導體裝置之_介電層中蝕刻 -溝槽的-先前技術程序。熟悉本發明一般技術人士應瞭 解’（例如）溝槽及通道等組件可以在銅互連之雙重鑲後整合 中使用，JL該介電層使該等銅質互連線、通道、接點等絕 緣。如圖1A所示，-_導體裝置1〇〇包括一碳捧雜過之氧化 物（CDO)介電層110。該CDO介電層11〇為包括8丨〇2、匸及^ 的-化合物’且可以藉由多種方法（如，藉由在—晶圓上旋 塗孩CDO之化學氣相沈積等）之任一種來沈積。一光阻層 120沈積於介電層11〇頂部。該光阻層具有一窗口 ，其寬 度等於該溝槽寬度的CD。在-正光阻技術中，將光阻層12〇 曝光，並在-顯影溶液中㈣，以移除該光阻層之該等曝 光部分。因此，圖以對移除掉光阻層之曝光部分後的該光 P且層靖了說明。熟悉本發明一般技術人士應瞭解，負光 阻技術亦可用於蝕刻（例如）溝槽、通道等組件。 圖1B對0〇0介私層已經過一電漿蝕刻程序的半導體裝置 1〇〇做了㈣。該《_程序包括將該半導體裝置1〇〇曝 露於-反應器中的-電漿，該電衆包括—碳氟氣體（如C4f8 、c2f6或cf4)、氧或氮、以及氬。在1〇〇〇至4〇〇〇瓦特範圍 内的射頻（radio frequency ; RF)功率下撞擊該電漿。該電漿

86000-940218.DOC -7- 1240331 蝕刻程序為各向異性，且一溝槽135係在該半導體裝置1〇〇 在反應器中經過電漿一預定時間處理之後形成。由於與電 水鲞生反應，且特別是該電漿中的氧氣與溝槽i 3 5之側壁上 有機含碳物種CH3等的反應，氣體（例如）二氧化碳及一氧化 碳便得到釋放。由於CD0介電層11〇之該等側壁上有機含碳 物種的損耗，導致產生一空乏區14〇。該空乏區類似於 氧化石夕，且容易為含試劑的敦離子所剑落，該等試劑係在 濕式清洗程序中使用。 圖1 c對I過濕式清洗私序後的的半導體裝置1 作了說 明。如圖職示，該灰化或濕式清洗程序將該光阻層 移除。此外，孩濕式清洗程序將空乏區14〇移除，並造成該 溝槽的寬度將大於該溝槽之CD(CD0爆裂）。實際上，溝槽 寬度並不需要大於溝槽之CD。若將該空乏區14。保留於』 位置，且並不藉由該濕式清洗程序來移除，則該空乏區的 介電常數「k」會增加。該介電常數增加會導致該介電層作 為-絕緣材料的效率降低，並導致在鄰近鋼質線路之間出 現不需要的電容性串音。 【發明内容】 為克服先前技術之缺 *明之方法包括··執行一兩 摻雜過之氧化物（⑽)移除程序，該咖移除程序包括引义 -第-氣體，以在-CDQ層中形成—溝槽；及執行一聚^ 物沈積程序，該聚合物沈積程序包括引人 — 上、、 币一鐵i背里’ 6 便在M CDO層的該溝槽中沈積一聚合物。 【實施方式】

86000-940218.DOC 1240331 4本文說明用於控制以碳摻雜過之氧化物為基礎的介電薄 膜〈蚀刻偏差的方法。在以下說明中，為便於完整理解本 發明之-項或多項具體實施例，對諸如特殊材料、反應器 昼力、反應器功率等許多特定細節均做了闡釋。但是，孰 悉本發明-般技術人士應清楚知道，在不運用這也特定細 節的情況下，仍然可實施本發明之—項或多項具㈣施例 。在其它㈣下，為避免不必钱使本發明晦㈣懂，並 未對已為吾人所熟知的材料或方法做出說明。熟悉本發明 -般技術人士利用已包括的說明内容’無須過多試驗即能 夠實施適當功能。 在本說明中提及的「一項具體實施例」、「一個具體實 施例」、「-項示範性具體實施例」等等表示所說明::具 體實施例可包括-特定功能、結構或特徵，但是每—具體 實施例不需要一定包括該特定功能、結構或特徵。另 此類的措辭不一定代表相同的具體實施例。另外，當配人 一項具體實施例來說明一特定功能、結構或特徵時，認定 其屬於熟悉技術人士知識範圍内，以配合無論是否已明確 說明的其它具體實施例來實現此類功能、結構或特徵。 用於控制以碳摻雜過之氧化物為基礎的介電薄膜之蝕刻 偏差的方法的每一週期均包括二程序：一第一程序，稱為 CDO移除程序（見圖2B之說明）；及一第二程序，稱為聚人 物沈積程序（見圖2C之說明）。在該CDO移除程序中，將一 第一氣體結合高反應器功率一起使用，以將CD〇從—溝样 的底部移除。在本發明的一項具體實施例中，該第—氣骨#

86000-940218.DOC 1240331 為包含碳與氟原子之一分子的 原子與氟原子之—第―比皁^ «子具有碳 -第二氣體結合低:二皁在ΠΓ沈積程序中，將 口瓜汉I詻功率一起使用，以 等侧壁上沈積-碳聚合物。在本發明的… ，孩第二氣體具有包含碳原子 ：：中 比及弟-耽體分子中的碳原子與氟原子之比率大。在 合物沈積程序中沈積的碳聚合物保護該等側壁，並防止在 隨後㈣刻程序中出現—正韻刻偏差。因A，在各週期中 ’該溝槽的侧壁得到賴，而該溝槽的底部受職刻 致CDO爆裂最少。 1 在形成一半導體裝置時，通常需要形成電路，以便將一 裝置與另-裝置電連接。形成一電連接的一種方法為：在 欲實施連接的該等裝置之上、之下、鄰近等位置的該基板 中形成溝槽或開口。隨後向此等開口中填入一導電材料（例 如銅）以形成一導電媒介。在本發明的一項具體實施例中 ，該等溝槽係在包括一 CD0介電層（其係使該等銅質線路絕 緣）的一多層結構中形成，該CDO介電層係生長於一基板之 上’且一光阻層沈積於該CDO介電層之上。熟悉本發明一 般技術人士應瞭解，可以使用其它結構及材料形成包括一 CDO介電層的一半導體裝置。 圖2A至2C說明依據本發明之一項具體實施例，用於在一 半導體裝置之一介電層中蚀刻一溝槽之程序的一週期。儘 管圖2A至2C之該項具體實施例係說明蚀刻一溝槽，但熟悉 -10 -

86000-940218.DOC 1240331 圖2A至2C中說明的程序可用於在CD〇

一溝槽。例如， 技術人士應該理解， 材料中姓刻任何開^ ’也可用多週期在該CDO介電層225中|虫刻 右品要一 ’木度為X的溝槽，就一二週期程序 而言，該第一週期可以蝕刻出深度為〜的一溝槽，且一第 二週期可以⑽j出_Χ2的深度，使得χ = A%。在本發明 的一項具體實施例中，用於蝕刻該溝槽的週期數取決於該 CDO介電層225的厚度。 圖2Α說明包括_CD〇介電層225的一半導體裝置22〇。該 CDO介電層225包括在基板205上形成的CDO(例如··一包括 Si〇2、C與Η的化合物”熟悉技術人士應該瞭解，該等匸1)〇 了以包括多孔薄膜與有機石夕酸鹽玻璃，例如：藉由加利福 尼亞聖第安納的應用材料技術公司（Applied Material(g) Technologies Inc·)製造的Black Diamond，或藉由新澤西莫 裏斯鎮的霍利韋爾公司（Honeywell® Inc·)製造的Nanogiass E。在本發明的一項具體實施例中，該cdo介電層225的介 電常數「k」的值小於4。基板205可以為製作一積體電路過 程中產生的任何表面。基板205可以包括（例如）在一石夕晶圓 (諸如電晶體、電容器、電阻器、擴散接面、閘極電極、局 部互連等）上面形成的主動與被動裝置。基板205也可以包 括將該等主動及被動裝置與其頂部形成之一導電層或多導 電層分開的絕緣材料。 一光阻層23 0沈積於該CDO介電層225頂部。將光阻層23〇 86000-940218.DOC -11 - 1240331 圖案化，以界定將蝕刻進入該CDO介電層225的一溝槽。在 本發明的一項具體實施例中，光阻層23〇中的該圖案化溝槽 的寬度等於該溝槽寬度之CD。在一正光阻技術中，採用傳 統微影蝕刻技術將光阻層230圖案化，例如遮罩該光阻層， 使孩被遮罩層曝光，然後在一顯影溶液中顯影該等未曝露 4刀’以移除光阻層的該等曝光邵分，在該光阻層中形成 窗口 240。圖2A對移除掉光阻層之曝光部分後的該光阻層 23 0作了說明。熟悉本發明一般技術人士應瞭解，負光阻技 術亦可用於蝕刻（例如）溝槽、通道等組件。 在形成窗口 240後，將該半導體裝置22〇放入一反應器（例 如一電漿反應器（蝕刻器））之中。在本發明的一項具體實施 例中，Μ曝光及將曝光的光阻層移除的程序係在該電衆反 應器中執行。在本發明的-項具體實施财，該反應器為 磁％強化反應性離子蝕刻（magnetic⑶“加以reaeUve -etching ; MERIE)反應器。在本發明的替代具體實施例 中’可以使用-傳統的反應性離子名虫刻器。在本發明的— 項具體實施例中，該CD0移除程序為各向異性。在本笋明 的一項具體實施例中，該⑽移除程序包括—電漿触刻程 序。在紅D〇移除程序中，半導體裝置咖係曝露於一電將 ’該《包括-第-氣體，其係包含碳原 ： 有礙原子與氟原子之n率的 ::子且具 項具體實施例中’相對該氣體分子中其它原㈣: 體=氣原子百分率較高。在本發明的—項具體實施例： 孩罘一氧體為cf4。

86000-940218.DOC -12- 1240331 在本發明的一項具體實施例中，用於在該CDO移除程序 中形成電漿的該第一氣體中氟原子之百分率係高於用於在 該聚合物沈積程序中形成電漿的氣體中氟原子之百分率。 因此，在本發明的一項具體實施例中，在反應器中引入cf4 用於该CDO移除程序；在該反應器中引入c4F8用於該聚合 物沈積程序。 在本發明的一項具體實施例中，該第一氣體可以包含碳 與氟的原子之外的其他原子。除該第一氣體外，其它氣體 (諸如氧或氮、及氬等）也可存於在該電漿中。在本發明的一 項具ta貫施例中，该第一氣體、氬、氧之比率為：1 〇至2〇 份的第一氣體比100至200份的氬比1〇至2〇份的氧。在本發 明的一項具體實施例中，該第一氣體、氬、氧之比率為·· 1.10.1。在反應為中，對於一 12英寸晶圓，在1〇〇〇至〇〇 瓦特範圍内的RF功率下撞擊該電漿。在本發明的一項具體 貫施例中，在▲ CDO移除程序中撞擊電漿的功率係高於在 該聚合物沈積程序中撞擊電漿的功率。任何商業上可行的 頻率（如13.56 MHz、27 MHz、微波頻率等）均可用於產生該 電漿。熟悉本發明一般技術人士應瞭解，對於其它晶圓尺 寸可以在其它功率下來撞擊該電漿。在本發明的一項具體 實施例中，該反應器中的壓力係保持在數十至數百mT〇rr 之間。 圖2B說明溝槽250之蝕刻。該CDO移除程序為一各向異性 蚀刻程序’其中’與溝槽2 5 0之該等側壁的蚀刻相比，溝槽 250底部表面的蝕刻速度更快。由於該反應器係在高功率下 86000-940218.DOC -13- 1240331 • « 操作’反應器中的離子以比轟擊該等側壁更快的速度轟擊 溝槽250的底部表面。該反應器中存在的該電漿以及離子爲 擊導致溝槽250底部表面触刻速度將比敍刻該等側壁更快 。由於溝槽25G可以在多週期中㈣，且其中，各__ 所需溝槽深度之-小部分，所以溝槽25q的該等側壁係在各 週期中全部㈣時間之—小部分時間内經受該⑽移除程 序因此；冓才《 250之遠等侧壁處損耗的碳係減至最低。圖 2B說明由於該咖移除程序而形成的空乏區⑷。由於該 CDO介電層225係在各週期全部敍刻時間之—小部分時間 内曝露於該⑽移除程序，故與藉由圖心1(：之該先前技 術蚀刻程岸形成的空乏區⑽相比，藉由圖』中說明的該 CDO移除程序形成㈣空乏區實f較小。特料，與該先 前技術程序㈣，從溝槽245之該等㈣處損耗碳的深度要 小得多。 如圖2C之說明，在該CD〇移除程序結束後，在該反應器 中執行-稱為聚合物沈積程序的第二程序。在本發明的一 項具體實施例中，在該CD〇移除程序後，在此程序中使用 的該第一氣體的濃度在反應器中降低。在本發明的一項具 體實施例中，將具有碳原子與氟原子之一第一比率之一分 子的孩第-氣體清除出該反應器。在從反應器中減少或清 除掉第一氣體後，將一第二氣體引入該反應器。在本發明 的了項=體實施例中，該第二氣體包含具有碳原子與氟原 子之一第二比率的一分子，使得該第二氣體分子中碳原子 與氟原子之比率係比該第一氣體分子中碳原子與氟原子之

86000-940218.DOC -14- 1240331 比率大。在本發明的一項具體實施例中，若反應器中第一 氣體的濃度大於反應器中第二氣體的濃度，則會發生cd〇 移除。，然而，若第-氣體的濃度小於第：氣體的濃度，則 會發生聚合物沈積。 該聚合物沈積程序在藉由該CD0移除程序形成的溝槽 250中沈#一層聚合物255。首亥聚合物沈積程序包括以該第 二氣體撞擊該反應器中漿。纟本發明的一項具體實施 例中，該第二氣體為C4F8。 在本發明的一項具體實施例中，用於在該聚合物沈積程 序中开J成黾漿的该弟一氣體中碳原子的百分率係高於用於 在孩CDO移除程序中形成電漿的該第一氣體中碳原子的百 分率。因此，在本發明的一項具體實施例中，若為該聚合 物沈積程序在反應器中引入（：46，則在該(：]〇〇移除程序過 程中，將CF4引入該反應器。 除該第二氣體外，其它氣體（諸如氬等）也可用於形成該電 漿。在本發明的一項具體實施例中，該第二氣體與氬之比 率為：10至20份的第二氣體比1〇〇至2〇〇份的氬。在本發明 的一項具體實施例中，該第二氣體與氬的比率為·· 1:丨〇。 在本發明的一項具體實施例中，在該聚合物沈積程序中， 反應器中沒有使用氧氣。藉由不在該反應器中使用氧氣， 可以使溝槽2 5 0的碳損耗最小化。 在本發明的一項具體實施例中，對於一 12英寸晶圓，在 大約500至1〇00瓦特&RF功率下撞擊以該第二氣體形成的 該電漿。因而，與該CDO移除程序相比，用於在該聚合物 86000-940218.DOC -15- 1240331 沈積程序中撞擊該電漿的功率相對較低。該反應器運作的 功率較低減少了離子轟擊（較少噴濺），致使一沈積更加各向 同性。任何商業上可行的頻率（如13·56 MHz、27 MHz、微 波頻率等）均可用於產生該電漿。由於該RF#率較低，故該 聚合物沈積程序為一各向同性程序，且有一層聚合物255沈 積於溝槽250的該等側壁及底部表面上。沈積的該聚合物包 括氟化碳氫化合物及碳氫化合物，其係可以互相交叉鏈結。 在本發明的一項具體實施例中，為增加聚合物層255的厚 度，可以增加電漿中碳的數量。從而可以增加該第二氣體 的濃度，或可以使用具有碳原子與氟原子之一較高比率之 一分子的一氣體。因此，藉由控制該溝槽表面沈積的聚合 物的數量，可以控制該溝槽的蝕刻偏差。在本發明的一項 具體實施例中，該反應器中的壓力係保持在1〇〇至4〇q mTorr之間。因此，在本發明的一項具體實施例中，與該cD〇 移除程序相比，在該聚合物沈積程序期間，該反應器中保 持的壓力更高。因此，在第一週期的該聚合物沈積程序結 束後，具有深度為X!的一聚合物内層的該溝槽25〇係已形成 ，其中Xl<x。在該第一週期之後，該溝槽之寬度的(：：13係實 質與圖2A中說明的溝槽之寬度的cd相同。 為在該CDO介電層225中蚀刻一溝槽，包括該cd〇移除程 序與該聚合物沈積程序的各週期可以重複進行多次，直至 獲得所需的溝槽冰度。在本發明的一項具體實施例中，若 在該最後週期，該CDO移除程序將該CD〇介電層225蝕刻至 所需的溝槽冰度’則该聚合物沈積程序可以不必執行。然 86000-940218.DOC -16- 1240331 而’在本發明的一項具體實施例中，在該最後週期，可以 執行該聚合物沈積程序，以確保在隨後的濕式清洗程序之 後’讀溝槽之该等側壁的斷面均勻。 圖3說明依據本發明的一項具體實施例，用於在一半導體 裝置之一介電層中蝕刻一溝槽程序的第二週期。在圖3說明 的程序中，在該第二週期的CD〇移除程序225之後達到了所 呙的溝槽冰度。違第一週期將餘刻該溝槽的一第二部分。 特別疋，該第一週期將該溝槽的深度增加了 Χ2，使得在實 質上維持該溝槽之寬度的CD同時，該所需深度χ = χι+χ2。 在该第二週期的該CDO移除程序期間，在該第一週期的聚 合物沈積程序過程中，溝槽250之底部上沈積的該聚合物得 以移除。在該第一週期的聚合物沈積程序期間沈積於該溝 槽之該等側壁上的該聚合物，在該第二週期的Cd〇移除程 序期間保護溝槽250的該等側壁不發生CD0爆裂。在本發明 的一項具體實施例中，當達到所需的溝槽深度後，讓半導 體裝置220經受參考圖4說明的一濕式清洗程序。在本發明 的一項具體實施例中，為在該濕式清洗程序後保持溝槽斷 面均勻，可以在該CDO移除程序後，對溝槽250執行該聚合 物沈積程序。 圖4說明依據本發明的一項具體實施例，在將該光阻層及 聚合物從該溝槽移除後的一半導體裝置。如圖4之說明，在 蝕刻溝槽250至所需深度後，採用一溶劑（例如：含氟化物 離子的溶劑（如）甲基吡咯烷 酮（N methyl 2 pyrrolidone ； NMP))使半導體裝置22〇經受傳統的後蝕刻灰化及濕式清

86000-940218.DOC -17- I24Q331 i 洗以便將聚合物從該溝槽表面移除，並移除光阻層別。 在該濕式清洗程序後，溝槽寬度的該CD實質上沒有變化。 、從而，已揭示一種用於控制CD〇薄膜蝕刻偏差的方法。 雖然本文對目前被視為本發明之範例性具體實施例的部分 了 Μ釋與說明’但熟悉技術人士應該瞭解，可以對本發 明進=各種其它修改，及替代相同的部分而不會脫離本發 明之範圍與精神。此外，可完成許多修改以使特殊狀況適 應本發月的教導内纟，而不會脫離本文所述的中心發明理 〜因此，本發明不限於所揭示的特定具體實施例，但是 本發月l括屬於隨附巾請專利範圍内的所有具體實施例。 【圖式簡單說明】 此處說明的本發明之—或多項具體實施㈣藉由實例且 並非附圖中之限制來說明。為使說明簡單及清楚，附圖中 說明的元件不-定按比鱗製。舉例而言，—些元件的尺 寸可為了清楚的緣故而相對於其它元件放大。此外，所考 慮的適#參考編號在圖式中重複代表相對應或類似的元件。 圖1Α至1C說明用於在一半導體裝置之一介電層中蝕刻 一溝槽的一先前技術程序； 圖2Α至2C說明依據本發明的_項具體實施例，用於在一 半導體裝置介電層中蝕刻一溝槽程序之一週期·， 圖3說明依據本發明的一項具體實施例，用於在一半導體 裝置介電層中蝕刻一溝槽的程序的第二週期； 圖4說明依據本發明的一項具體實施例，在將該光阻層及 聚合物從該溝槽移除後的一半導體裝置。

86000-940218.DOC -18- 1240331 【圖式代表符號說明】 100 半導體裝置 110 介電層 120 光阻層 130 窗口 135 溝槽 140 空乏區 205 基板 220 半導體裝置 225 介電層 230 光阻層 240 窗口 245 空乏區 250 溝槽 255 聚合物 X!，X2, X 深度 19-

86000-940218.DOC

Claims (1)

1240331 、 * 拾、申請專利範園： 1 · 種控制Ί虫刻偏差之方法，其包括·· 執行一摻雜碳之氧化物（CDO)之移除程序，該coo移 除程序包括引入一第一氣體，以在一 CD〇層中形成一溝 槽；及 執行一聚合物沈積程序，該聚合物沈積程序包括引入 一第二氣體，以便在該CDO層的該溝槽中沈積一聚合 物。 2·如申請專利範圍第丨項之方法，其中：該第一氣體包括 具有碳原子與氟原子之一第一比率的一第一分子，且該 第二氣體包括具有碳原子與氟原子之一第二比率的一 第二分子，使得碳原子與氟原子之該第二比率係比碳原 子與氟原子之該第一比率大。 3·如申請專利範圍第1項之方法，其中：該第一氣體的氟 原子百分率比該第二氣體者高。 4·如申請專利範圍第丨項之方法，其中：該第一氣體為cF4 且4弟一氣體為C4F8。 5·如申凊專利範圍第1項之方法，其中：該CDO移除程序 與孩聚合物沈積程序係在一反應器中執行。 6·如申凊專利範圍第5項之方法，其中：該反應器包括一 磁場強化反應性離子蝕刻（MERIE)反應器與一傳統反 應性離子蝕刻反應器之任一個。 7·如申請專利範圍第之方法，其中：對於一 12英寸晶 圓，该第一氣體在1〇00至4〇〇〇瓦特之間的射頻（RF)功率 86000-940218.DOC 1240331 下形成一電漿。 8· 9. 10. 11. 12. 13. 14. 如申請專利範圍第!項之方法，其中：_電漿係在用於 該CDO移除程序的-功率下撞擊，該功率係高於在該聚 合物沈積程序中撞擊該電漿的功率。 如申請專利範圍第8項之方法，其中：在該聚合物沈積 程序期間形成的該電漿不含氧氣。 如申請專利範圍第8項之方法，其中：對於一 12英寸晶 圓，該電漿係在500至1〇〇〇瓦特之間的射頻（RF)功率下 撞擊。 •讀聚合物至少包 〇 ••該CDO移除程序 如申請專利範圍第1項之方法，其中 括氟化碳氮化合物與碳氫化合物之一 如申請專利範圍第1項之方法，其中 為各向異性。 如申請專利範圍第1項之方法，其中：該聚合物沈積程 序為各向同性。 種用於在一碳掺雜過之氧化物（CDO)介電層中形成 一溝槽的方法，其包括： 在光阻層中形成一窗口，該光阻層係沈積於一〔DO 層之頂部上； 執行一碳摻雜過之氧化物（CD0)移除程序，該Cd〇移 除程序包括在一反應器中引入一第一氣體，以在該（：]〇〇 層中形成一溝槽；及 執订一聚合物沈積程序，該聚合物沈積程序包括在該 反應咨中引入一第二氣體，以在該Cd〇層之該溝槽中沈 86000-940218.DOC -2 - 1240331 知一聚合物，其中該第一氣體包括具有碳原子與氟原予 <一第一比率的一第一分子，且該第二氣體包括具有碳 原子與氟原子之一第二比率的一第二分子，使得碳原子 與氣原子之該第二比率係比碳原子與氟原子之該第一 比率大。 15. 16. 17. 18. 19. 20. 21. 22. 如申請專利範圍第14項之方法，其中：該第一氣體之每 分子中氟原子的百分率比該第二氣體者高。 如申請專利範圍第14項之方法，其中：該第二氣體之每 分子中碳原子的百分率比該第一氣體者高。 如申請專利範圍第14項之方法，其中：該第一氣體在該 反應器中形成一電漿。 如申請專利範圍第17項之方法，其中：該電漿係在一磁 場強化反應性離子蝕刻（MERIE)反應器與一傳統反應 性離子蝕刻反應器之任一個中形成。 如申請專利範圍第17項之方法，其中：對於一 12英寸晶 圓，該電漿係在1000至4000瓦特之間的射頻（RF)功率下 撞擊。 如申請專利範圍第14項之方法，其中··該第二$赠 ^ 瑕*肢#亥 反應器中形成一電漿。 如申請專利範圍第2〇項之方法，其中··嗜兩將# a ^ 成包漿係不含氧 如申請專利範圍第20項之方法，其中··對於_ 12英寸曰 圓，該電漿係在500至1000瓦特之間的射頻（rf)功率5 撞擊。 86000-940218.DOC 1240331 23 ·如申請專利範圍第14項之方法，其中··該聚合物至少包 括氟化碳氫化合物與碳氫化合物之一。 24·如申請專利範圍第14項之方法，其中··該cd〇移除程序 為各向異性。 25.如申請專利範圍第14項之方法，其中：該聚合物沈積程 序為各向同性。 26· —種用於在一半導體裝置中形成溝槽的方法，其包括： 提供一基板； 在該基板上沈積一碳摻雜過之氧化物（CD〇)層； 在該CDO層上沈積一光阻層； 圖案化該光阻層； 執行一碳摻雜過之氧化物（CD〇)移除程序，該CD〇移 除程序包括在一反應器中引入一第一氣體，以在該cd〇 層中形成一溝槽； 減少孩反應器中該第一氣體的濃度，·及 執行-聚合物沈積程序，該聚合物沈積程序包括在該 反應器中引入一第二氣體，以便在該CD〇層的該溝槽中 沈積-聚合物，該聚合物沈積程序係在無氧氣的情況下 完成。 如申請專利範圍第26項之方法，其中，該第—氣體包括 具有碳原子與氟原子之—第—比率的H子，且該 f二氣體包括具有碳原子與氟原子之-第：比率的一 弟一f子，使得碳原子與氟原子之該第：比率係比碳原 子與氟原子之該第一比率大。 S6000-94021S.DOC 1240331 如申μ專利範圍第26項之方法，其中··在該CD〇移除程 序中，對於一 12英寸晶圓，一電漿係在1〇〇〇至4〇〇〇瓦特 之間的一射頻（RF)功率下撞擊。 29·如申請專利範圍第26項之方法，其中··該第二氣體之每 分子中竣原子的百分率比該第一氣體者高。 3〇·如申請專利範圍第26項之方法，其中：在該聚合物沈積 程序中，對於一 12英寸晶圓，該電漿係在5〇〇至1〇〇〇瓦 特之間的一射頻（RF)功率下撞擊。 86000-940218.DOC