TWI240245B - Driving apparatus and display module - Google Patents

Description

1240245 玖、發明說明： 【發明所屬之^技術領域】 本發明係關於驅動依據被數位/類比電換之顯示資料顯 不圖像之顯示模組之驅動裝置及具備該驅動裝置之顯八 、不 組。 【先前技術】 在pc(個人電腦）及τν(電視）之顯示器（顯示模組（例如液 晶顯示裝置））多半使用液晶面板（液晶顯示面板）。 兹說明有關驅動液晶面板之驅動電路之構成之一例。 圖13係表示作為驅動電路，供應信號至源極線之乂驅動器 (源極驅動器）之構成之區塊圖。此電路之相關技術例如曾揭 示於日本國特許公報第2747583(1998年12月12日公 利說明書中。 又，圖14係圖13所示之X驅動器驅動時之信號（主要之輸 入#號、内部信號、輸出信號）之時間圖。 如圖1 3所示，此X驅動器係由移位暫存器丨〇 j、鎖存a電 路102、鎖存B電路1〇3、解碼器104、位準移動器105及類比 開關群10 6所構成。 圖14所不之時鐘信號乂以及啟動脈衝xsp(輸入信號）輸 入至移位暫存器1〇1。而，由移位暫存器1〇1將Q1〜QM(内部 輸出h唬）輸入至對應之鎖存A電路1〇2之段。圖14之卩&係來 自移位暫存器101之第a段之輸出。 PD1〜PD4係輸入至第！段之鎖存A電路1〇2之輸入信號，屬 於4位元之數位信號。 92066.doc 1240245 鎖存A電路102係並行地鎖存K位元（在此κ=4)之信號之 PD1〜PD4，並輸出QA1〜QAM之電路。又，QAa(1SaSM)係 鎖存A電路1〇2之第a段之輸出信號。 即，鎖存A電路102係在來自移位暫存器ι〇1之輸出信號之 上升緣掃描4位元之資料PD1〜4，並輪出qaI〜QAM。 鎖存時鐘輸入信號LCL被輸入至鎖存b電路1〇3。鎖存B 電路103係在此鎖存時鐘輸入信號lCL之下降緣，掃描鎖存 A電路102之輸出信號QAa(lgsM)，輸出qB(4位元之 DI1 〜DI4)。 解碼器104係輸入DI1〜DI4而加以解碼後，產生丨6個 DOO〜D015。 位準移動器105係將解碼器1〇4之輸出信號之電壓提高至 液晶驅動電壓。 類比開關群106係將位準移動器1 〇5之輸出輸入至控制端 子’以選擇24= 16位準之色調信號中之一種。 在此，在鎖存A電路102之各段内部連接4個半鎖存器 107，在鎖存B電路1 〇3之各段内部連接4個半鎖存器1 。 而’鎖存A電路1 〇2之各段係與符合之移位暫存器1 〇 1之段 之輸出Qn(n為1〜Μ之整數）同步地鎖存4位元之pD1〜pD4。 又，鎖存B電路1 〇3之全段係依據鎖存脈衝lcl整批鎖存 QA1〜QAM。又’解碼器1〇4係依照每段施行Dn〜〇14之解碼。 而，依據DI1〜DI4之解碼結果，選擇D〇〇〜D015中之一 個。因此’可經由位準移動器1 〇5選擇丨6個類比開關群丨〇6 之1個開關。 92066.doc -6- 1240245 利用此選擇，可將由外部供應之丨6個液晶驅動電壓之色 調位準GSV〇，GSV15中符合之丨個供應至源極線，以作為被 類比化之最終的驅動器輸出〇。又，信號中之「i」係第i列 之資料之意。 此種以往之液晶顯示裝置由於活用於電視用畫面及個人 電腦用晝Φ，故係在大尺寸化之要求下開發而成。另一方 面，最近，為冑液晶顯示裝置活用於市場急速擴大之攜帶 式終端機（手機等），也積極在進行適於此用途之中小型液晶 面板及液晶驅動電路（液晶驅動裝置）之開發。而，強烈地期 望有關液晶面板及液晶驅動電路之小型化、輕量化、低耗 電量化（含電池驅動）、多輸出化、高速化、顯示品 以及低成本化。 再者’與鎖存信號LS之上升緣或下降緣（在圖⑴斤示之構 成中，為鎖存時鐘輸人信號LCL之下降緣）同步地在同一時 間由鎖存電路被整批輸出之資料信號量有增加之傾向。此 係受到液晶面板之大型化及液晶驅動電路之多輪出化之影 響所致。 此呀，如圖17所示 峰值會變大’消耗電流會增大。在此，圖17係表示在邏 糸電路及位準移動器（位準移動器電路）之咖線（邏 GND)之電源電流之峰值之測定結果之曲線圖。 如此，以往， 的雜訊。因此， 料變質之問題。 因電流集中流至邏輯GND，故可能產生大 肇因於此雜訊，而有在保持電路部發生資 92066.doc 1240245 因此’例如如日本國特許公報；特開平8-22267號公報 (1 996年1月23日公開）所揭示，已經有人開發出在驅動電路 中可謀求降低電源電流之峰值之液晶顯示裝置。圖丨5係表 示此種裝置之構成之說明圖。 此圖所示之液晶面板控制裝置2〇5係用於控制液晶面板 201。此液晶面板控制裝置2〇5係由cPlj2〇4輸入顯示資料， 以產生液晶面板201之動作所需之時鐘脈衝cl 1、CL2、顯 示資料Din、幀信號FLM。 又，父流化信號產生電路2〇6係計數對應於選擇時間之時 鐘脈衝CL1，在1幀（1晝面之顯示期間）中，在每多數掃描線 中使父流化#號]VI之極性發生變化。因此，可將交流化頻 率提同至數百Hz程度，以防止交流化所帶來之閃爍。又， 例如，依照每1幀切換交流化信號之極性時，交流化所帶來 之晝面閃爍會成問題。此係由於極性反轉之頻率變得較低 之故。 一 β串如私阻與運异放大器構成之電壓產生電路207係產生 驅動電壓V1〜V6，將其供應至掃描驅動器2〇3及資料驅動哭 202。 =此，液晶面板201係由mxn像素所構成。即，此液晶顯 示衣置具有爪條掃描線X丨〜Xm、與η條信號線Y1〜Yn。 夕掃2驅動器203具有依據時鐘脈衝CL1執行移位動作之 移位暫，器。掃描驅動器2〇3係依據此移位暫存器之輸出信

唬，將電壓產生電路2〇7所形成之驅動電壓輸 I 描線電極。ra & & τ應之幹 因此，掃描驅動器2〇3可使掃描線電極成為選擇 92066.doc 1240245 /非選擇位準。 即’在移位'暫存n之輸出信號成為選擇位準時，婦描驅 動器203將驅動電壓V1輸出至掃描線電極。此時，盆他之掃 描線驅動電麼為對應於移位暫存器之輸出信號之非選擇位 準之驅動電壓V5。移位暫存器係與時鐘脈衝⑴同步地逐 =移動遠擇位準。因此，在其次之時間，成為選擇位準之 知描線電極會移至相都μ罢 電極。#至她立置。如此，即可逐次選擇掃描線 鲁 又’掃描驅動器203藉交流化信號Μ，將…ν5切換為 V2 V6。即’如上所述，在u貞中之每多數掃描線中切換 父流化信號M之極性時，係在_V2間切換選擇位準，且 在V5與V6間切換非選擇位準。 又’像素資料Din係與時鐘脈衝⑴同步地被串行地輸入 至串行/並行變換電路SPC。對應於1掃描線份之信號線電極 之像素信號係在戰間（時鐘脈衝CUd週期内），與時鐘 脈衝CL2同步地被串行地輸入。 如此被串行地取人之丨掃描線份之像素信㈣被串行地 取入圖所示之線資料鎖存電路Ce在此，圖16係使用於圖 =所不之液晶顯示裝置之驅動電路（資料驅動器撕)之構成 、資料驅動器2〇2係由執行上述串行/並行變換動作之線資 ;斗’貞存电路C，將圖像貧料供應至位準移動器電路B。藉此 執行圖^料之位準移動。即，線資料鎖存電路C係由5 V 糸之電路所樽成’用於輸出如5 V等之高位準與如〇 v等之 92066.doc -9- 1240245 低位準。 對此，形成.供應至信號線之 H ，貝下輪出化號之驅動器A係由 開關MOSFET所構成。位準移動哭+ 資#鸽勒°。电路B係用於位準移動線 貝枓鎖存電路C之輸出信號。 带m 係為了在無位準損耗下輸出 私壓產生電路207所形成之 利电縻VI、V3、V4及V2箄齡 大的電壓範圍之電壓之故。 及V2寻車乂 在本液晶顯示裝置中，如 、 口 0尸坏不，在電路群CG間具有 延遲電路D。因此，來自電路群 .. f 〇之顯不輸出信號可錯開 相‘於延遲電路D之延遲時間。 藉此，使顯示輸出信號（顯示驅動電流）在各電路群⑶被 分散輸出。因&，即使信號線數因高精細化及大書面化而 增加’流至電源線之峰值電流也會分散流動。因此，流至 電源線（邏輯系GND線）之峰值電流（電源電流之峰 大 幅降低。 如上所示，液晶面板具有多數(瞻)信號線電極。此η數 會因高精細化或大晝面化而變得相當龐大。因此，在液晶 面板設置多數個圖16所示之驅動電路。即，在安穿美板上 可搭載#號線驅動用之多數個之半導體積體電路穿置。 在此種情形下，在圖16所示之驅動電路中，由於資料鎖 存信號之時間逐次地錯開，.故在各半導體積體電路裝置 中，可使流至電源線之驅動電流分散。因此，在安穿其板 之電源線，也同樣地使驅動電流之峰值分散。 如此，在此驅動電路中，為謀求降低電源電流之峰值， 而使鎖存信號LS延遲。 92066.doc -10- 1240245 但，因此，如圖18所示，可能使鎖存信號LS與其次 平期間之啟％脈衝信號之設置時間變短 因此，有可能在1水平期間 .^ ^ ^ ’内…、法正確辨識鎖存信號LS；， 而有V致驅動電路發生錯誤動作之問題。 又，此驅動電路係構成逐次

罝妯从卢〇士日日 <1遲私路使鎖存信號LS 早純地在時間上錯開，因此，雖 202(^ ^ ^ Mr ^ 小七、應至資料驅動器 2〇2(“號線驅動電路）之電源電流之 20?夕於山l«人 峰值’但由貧料驅動器 π门。士於 卫未將此貧料驅動器2 0 2構成 了同％整批地輸出類比電壓。 因此，液晶顯示裝置中，各輸出 昱，1 έ士里 心兄包日守間可能發生差 /、其釔果，可能發生顯示不均等現象。 【發明内容】 =明係為解決上述以往之問題而研發者。#目的在於 了。某求降低電源電流之峰值，防止輸出之 裝置及具備該驅動裝置之顯示模組。 …之驅動 為達成此目的，本發明之驅動裝置 #古勒衣置（本驅動裝置）係包含 =依據被輸入之水平同步信號鎖存而輸出i水平同步期 示資料之鎖存胞之記憶電路、與依據由鎖存胞被 !:頒示資料產生驅動顯示部用之多數驅動信號之變換 私路、及輸入變換電路產生之多數驅動 gs - σ〜，將其顯示於 …、不邛之開關電路；上述記憶電路係包 在始+ , 3使對一部分之鎖 月匕之水平同步信號之輸入延遲 在旳蛉山 避私路、及在全部鎖 匕輪出顯示資料後，將顯示開始信 栌制帝狄 出至開關電路之 佐制包路·，上述開關電路被設計成依據 豕·、、貝不開始信號之輸 92066.doc -11 - 1240245 入，同打將由變換電路輪入之 数驅動6號輸出至顯示部c 本驅動衣置係具有作為依據水平 出至液晶面板等之顯示部 ：55虎將驅動信號輸 在此，所L 之所明源極驅動器之機能。 在此所明m動化號，係指輸入 信號線）用之信號。又，/不部之源極線（源極 ^勳“唬之數係一 之數及信號之色數等所決定。 ” α不部之源極線 即，本驅動裝置係依據水平同 ^ ^ ^ ^ ^ 1 r 愿’利用記憶電路之 鎖存胞鎖存i水平期間份之顯示資料。而之 被鎖存之顯干杳粗料她 利用、文換电路將 被貞孖之颂不貝科、交換成驅動信號 顯示部。 由開關電路輸出至 在此，變換電路係產生驅動信號用 換電路，例如有變換顯示資料之位準之位準移=Γ =被位準變換之顯示資料選擇類比電壓之D:變換電 另外，尤其在本驅動裝置中，記憶電 之鎖存胞之水平同步信號之輸人延遲之延遲電路H h 資二”t本驅動裝置中’可形成多數藉鎖存胞鎖存顯* 广⑽。為此，將顯示資料輸出至變 動信號之產生時間）也因鎖存胞而異。 、因此，在本驅動裝置中，.驅動鎖存胞及變換電路用 源電流之輸入時間也同樣地不一致。因此 / 、、币m(可驅動全部鎖存胞及變換電路之電流）流至使電 :電流流通用之線。故可避免因此種峰值電流所產生之二 92066.doc -12- 1240245 2卜在本驅動裝置中，記憶電路包含控制電路。此控 制私路係用於將顯示開始信號(輸出時間信號)輸出至開關 電路。 尤，、在本驅動裝i中，》空制電路係被設計成在顯示資 料被全部鎖存胞輸出至變換電路後，才輸出顯示開始信 號即，輪出顯示開始信號時，係處於顯示資料被全部鎖 存肊輸出i利用變換電路產生全部驅動信號之階段。 本驅動裝置中，在此種階段接收到顯示開始信號 之開關電路可將全部驅動信號一齊輸出至顯示部之全部源 極線。 ，因此，在本驅動裝置中，驅動信號之輸出時間不會有誤 , 可同蚪將驅動仏唬輸出至顯示部之全部源極線。 因此例如，在顯示部中，可使充電驅動信號之時間一致， 故可避免在顯示部發生顯示不均現象。 本毛明之更進一步之其他目的、特徵及優點可由以下所 不之記載獲得充分之瞭解’且本發明之利點可由參照附圖 之下列說明獲得更明確之瞭解。 【實施方式】 热說明本發明之一實施形態。 圖2係表示本實施形態 $ · & _ ^ 夜日日顯不裝置（本液晶顯示裝 置，頌不模組）之要部構成之 % _如本圖所不，本液晶 顯不i置係具有液晶面板i 器4及液晶驅動電源5。 動』2、駆動㈣3、控制 本液晶顯示裝置係主要矩陣方式液晶顯示裝置，具有將 92066.doc -13- 1240245 在液晶面板1 a又有TFT^Thin Film Transistor ;薄膜電晶體） 之液晶顯示元件配置成矩陣狀之構成。又，在液晶面板i 之各液晶顯示元件設有對向電極（共通電極）6。 驅動器IC2、驅動器IC3、控制器4及液晶驅動電源5係控 制液晶面板1之驅動。 在本液晶顯示裝置中，響應於來自控制器4之輸出，驅動 器IC2、IC3會選擇地將液晶驅動電源5鎖輸出之電壓施加至 液晶面板1。藉以在液晶面板1上施行顯示。 驅動器IC2係由η個（n :自然數）源極驅動器SD…所構成。 又，驅動|§IC3係m個（m:自然數）閘極驅動器GD…所構成。 源極驅動器SD及閘極驅動器GD係分別由IC(Integrated Circuit，積體電路）所構成。源極驅動器sdc驅動裝置）係用 於驅動液晶面板1之源極信號線14(參照圖3)。閘極驅動器 GD係用於驅動液晶面板丨之閘極信號線15(參照圖y。 控制器4係將外部輸入之顯示資料輸出至驅動器IC2，以 作為數位信號之顯示資料D。 又’控制器4也對驅動器IC2輸出控制源極驅動器SD用之 控制信號S1。此控制信號31係後述之水平同步信號（鎖存信 唬）LS啟動脈衝SP及源極驅動器用時鐘信號（以下稱時鐘 仏唬）CK。顯示資料D係對應於例如紅、綠、藍之rgb各信 號（顯示:身料DR、DG、DB)。 水平同步信號LS、時鐘信號CK、顯示資料D係被輸 至。源極驅動器SD。另一方面，啟動脈衝sp僅被輸入至 八中之1個（在本貫施形態中，為最接近於控制 器4)之源極驅 92066.doc -14- 1240245 動器SD。 又，控制器4係對驅動器IC3輸出垂直同步信號及閘極驅 動器用時鐘信號等之控制信號S2。 驅動态IC2之各源極驅動器SD係經由控制器4輸入數位 k唬之顯不貧料D，並以時間分隔將此顯示資料D鎖存於内 部。其後，源極驅動器SD與由控制器4輸入之水平同步信號 LS(鎖存仏號，簽照圖丨）同步地施行顯示資料d之(數位/ 類比）變換。藉此變換，源極驅動器SD即可獲得色調顯示用 類比電壓（色調顯示電壓）。 而，源極驅動器SD將所得之類比電壓由各色調顯示用類 比電壓（液晶驅動電壓）之輸出端子（後述之輸出端子 XI〜Z100 ,筝如、圖1)輸出。輸出之類比電壓經由源極信號線 14(後述，餐照圖3)被分別輸入至對應於各輸出端子 XI〜Z100之液晶面板！内之液晶顯示元件。 又，關於此源極驅動器SD之構成，擬在後面加以詳述。 液晶驅動電源5係用於將使液晶面板丨顯示用之電壓供應 至驅動器IC2、IC3。液晶驅動電源5係例如將產生色調顯示 用％壓用之後述參照電塵供應至驅動器1C 2。 又，在圖2中，省略將源極驅動器SD及閘極驅動器GD之 驅動電壓供應至驅動器IC2 v iC3用之電源。 其次，利用圖3說明有關液晶面板1之構成。 液晶面板1設有像素電極、像素電容12〜、控制對像 ^電極11之電墨施加之開/關之TFT(開關元件）13···、源極 信號線14…、閘極信號線15〜、對向電極6···。又，分別具 92066. doc -15- 1240245 有1個此等構件之區域，即目中A所示之區域^像素份之液 晶顯示元件。一又，在像素電極u與對向電極6間挟持著液晶。 ’兮應於顯示對象之像素焭度之色調顯示電壓（由源極驅 動器s D輸出之輸出信號（驅動信號））係由上述源極驅動器 SD被供應至源極信號線14。 掃描信號由閘極驅動器GD以逐次使排列於縱向之打丁13 通電方式被供應至閘極信號線丨5。 當源極信號線14之電壓通過通電狀態之叮丁13被施加至 連接於此T F T1 3之沒極之像素電極丨丨時，電荷會蓄積於像素 電極11與對向電極6間之像素電容12。因此，施加至液晶之 電壓會發生變化而改變液晶之透光率，藉此，在液晶面板i 施行顯示 兹利用表示液晶驅動波形之一例之圖4及圖5，說明有關 施加至液晶之電壓（液晶電壓）。 圖4及圖5所不之&及a，係表示來自源極驅動器奶之輸 出信號之驅動波形之符號。又’…’係表示來自間極驅動 器仙之輸出信號之驅動波形之符號。又，…，係表示對向 電極6之電位之符號。

不 又，3及d係表示像素電極11之電壓波形 係像素電極11與對向電極6間之電位差 之符號。液晶電 ，圖中以斜線表 Λν

〜v 4，驅動器G 輸出信號)為高位準時，TFT13成為通電狀態。因此，肩 波形a(源極ϋ動器SD之輸出信號）與c(對向電極6之電位 92066.doc -16- 1240245 差（液晶電壓）被施加至像素電極1 i β 此ΐ後二電壓波形w為低位準時，TFT13成為斷電狀態。 故^垃像素中’像素電極11之電缝像素電容12維持， 持/液晶電_中之斜線）。圖5之情形也同樣，可維 符液日日笔壓〇 圖5之情形之液晶電壓低於圖4之情形。 如此’利用使液晶電壓發生類 ..^ ^ 玍痛比的艾化，可使液晶之透 先率發生類比的變化，以實頊多 3現色不。可顯示之色調數 決疋於液晶電壓（類比電壓）之選擇樣本數。 其次利用圖1說明有關源極驅動器s D之詳細構成。 ^極驅動娜係分別驅動崎3(RGB)之像素（液晶顯示 )，使其26=64色調之顯示。即’由圖2所示之控制器4 輸出之顯示資料D係分別由一 位7G之3種顯不貢料（DR(對應 紅）、DG(對應綠）、db(對應藍）)所構成。 如圖1所示，源極驅動器SD係具有輸入鎖存電路21、移 位暫存器電路22、抽樣記憶電路23、保持記憶電路⑽持記 憶電路部、記憶電路）24、位準移動器電路（變換部、變換電 路）25、DA變換電路（變換部 '變換電路、輸出電路（變 換部、變換電路）27、開關電路（開關電路部）28、及基準電 壓產生電路29。 ^ 移位暫存器電路22係與輸入之時鐘信號ck同步地使輸 入之啟動脈衝sp移位。由移位暫存器電路22之各端，將控 制4a 5虎輸出至抽樣記憶電路23。 又’啟動脈衝sp係與顯示資料D之水平同步信號以同步 92066.doc -17- 1240245 之信號…在移位暫存器電路22中，被移位之啟動脈衝 SP係作為啟動脈衝SP被輸人至相鄰之源極驅動請之移 位暫存器電路，並同樣被移位。π，此啟動脈衝sp會由控 制益4被轉达至最遠之源極驅動器SD之移位暫存器電路。 輸入鎖存電路21具有對應於各色之輸人端子。而，輸入 鎖存電路21係分別暫時地鎖存被串行輸人㈣端子之顯干 資料DR、DG、DB(各6位元），以便將其轉送至抽樣記憶電 路23 〇 抽樣記憶電路23係利用來自移位暫存器電路22之各段之 輸出信號（控制信號），對由輸人鎖存電路21以時間分隔方式 被送來之顯示資料DR、DG、DB(R、G、6各6位元合計^ 位元）進行抽樣（以時間分隔抽樣）。 而，抽樣記憶電路23係暫時記憶各顯示資料£)11、Dg、 DB直到1水平同步期間份之顯示資料DR、DG、DB齊全 為止。 而’在抽樣記憶電路23中，在！水平同步期間份之顯示資 料DR、DG、DB齊全時，將水平同步信號ls輸入至保持記 憶電路24,並輸入各顯示資料DR、dg、db。 吹保持記憶電路24依據水平同步信號LS鎖存被輸入之顯示 資料DR DG DB，並加以保持（維持），直到次一水平同步 儿S被輸入為止，並將其輸出至位準移動器電路h。保 持記憶電路24之構成容後再予詳述。 位準移動淼電路25係為了適合於處理對液晶面板i之施 加包麼位準之次段之DA變換電路26，制升Μ等變換顯示 92066.doc -18- 1240245 資料DR、DG、DB之信號位準之電路。 即位準移動器電路25係將顯示資料DR、DG、DB之信 遽位準’位準變換至施加至液晶面板丄之最大驅動電壓位 準，以產生顯不資料D，R、D，G、D，B(各6位元）。而，位準 移動為私路25係將顯示資料D’R、D，G、D，B輸出至DA變換 電路26。 基準電壓產生電路29係依據來自液晶驅動電源5(參照圖 2)之參照電壓VR產生使用於色調顯示之64位準之類比電 壓，並輸出至DA變換電路26。此類比電壓係被施加至液晶 面板1之源極#號線14之色調顯示電壓（64色調顯示時，為 64位準之電壓值）。 DA變換電路26係將由位準移動器電路25被輸入之顯示 資料D R、D G、D’B變換成類比電壓。即，DA變換電路26 係依照顯示資料D，R、D，G、D，B，由64位準之電壓值中選擇 1位準’將其輸出至輸出電路27。 即，da變換電路26係如圖u所示，具有對應於6位元之 各位元（BitO〜Bit5)之開關（SW〇〜S W5)。 而’ DA變換電路26係分別選擇對應於6位元之顯示資料 D R D G、D B之開關S W〇〜S W5。因此，DA變換電路26可 由基準％麼產生電路29輸入之64位準之電麼值中選擇1位 準電壓值。 輸出電路27係將DA變換電路26所選擇之類比信號放 大’且變成低阻抗輸出而產生色調顯示電壓。而，將產生 之色調顯示零壓輸出至開關電路28。 92066.doc -19- 1240245 例如係以使用差動放大電路 此輸出電路27係緩衝電路 之電壓輸出器電路所構成。 不電壓之輸出用之類比開 憶電路24輸入之LS OUT (後 )/〇FF(斷電）狀態。 開關電路2 8具有控制色調顯 關。此類比開關係依據由保持記 述，·顯示開始信號）切換ON(通電 通電狀態時，開關電路28將對應於色調位準之類比信號 (色調顯丨電壓（驅動電㈣同日寺整批地經由輸出端子 X1 〜X1 00、Y1 〜γ 1 〇〇、71 〜7 1 +λ U⑽Ζ1〜Ζ10〇,輸出至液晶面板丨之源極 信號線14(參照圖3)。 如此，64色調顯示之各源極驅冑器奶可依據顯示資料 DR、DG、DB ’將對應於色調位準之類比信號輸出至液晶 面板1，並施行64色調之顯示。 又’色調顯示電壓之輸出端子幻〜幻〇〇、γι〜γι⑼、 Ζ1〜Ζ100係分別對應於顯示資料dr、dg、DB，X、γ、ζ 分別均由100個端子所構成。 又’有關開關電路28之動作容後再予詳述。 兹利用圖9說明在源極驅動器SD之主要區塊構成中被供 應之電源。 又所吻圖9所示之邏輯系電路，係指可利用低電壓驅動 之邏輯電路部分，包含輸入鎖存電路21、移位暫存器電路 22、抽樣記憶電路23。 如圖9所示，邏輯電源及邏輯GND係連接於邏輯系電路與 保持記憶電路24。 又’類比t源係驅動液晶面板1用之高電壓電源。而，此 92066.doc -20- 1240245 類比電源、類比GND及SUB-GND儀读姑狄 ，、連接於位準移動器電路 (回电壓側）2孓、DA變換電路26、輸出 ?〇 ^ 扣包路27、及開關電路 。又，SUB.GND係為使電源更穩定而設置者。 其次’說明有關保持記憶電路24。 如圖6(a)所示，保持記憶電路24且 /、有k制電路（控制手 飫）31 '延遲電路（延遲手段）32···、 丰 保持鎖存胞（保持鎖存 亍奴）33···、反相器電路34 · 34。 又仏保持記憶電路24係對輸出電路27具有多數個（對 應於輸出端子之數）之伴捭鎖在 在目女士 ）保持鎖存胞33。即，保持記憶電路24 I、有有關6位元之顯示資料之6個之保持鎖存胞& 圖咖系表示圖6⑷所示〇區域之保持鎖存胞Μ之圖。 =本圖所示’各保持鎖存胞33係設計成可輸入對應之顯示 貝枓D與水平同步信㈣。而，各保持鎖存㈣係設計成 在水平同步信號LS之輪人時間可將顯示資料d輪出至對應 之輸出端子。 又，在保持記憶電路24中，保持鎖存胞33…係分乘左右2 組（對應於輸出端子X1〜Z50之第與對應於輸出端子 Z100〜X51之第2組）。 又，保持鎖存胞33之鎖存（對保持鎖存胞33之水平同步信 號LS之輸入）係依照各組並行地施行。 又，在保持記憶電路24中，由兩端向中央逐次將水平同 步佗號L S供應至各保持鎖存胞3 3。 即’由左側逐次將水平同步信號LS供應至對應於輸出端 子XI〜Z50之第1組。另—方面，由右側逐次將水平同步信 92066.doc -21 - 1240245 號LS供應至對應於輸出端子21〇〇〜又51之第2組。 又，在保槔鎖存胞33之行之兩端，在各組具有3個延遲電 路32(相對應）。 水平同步信號LS分別經由多數段（在此為2段）之反相器 電路34、34供應至配㈣保持鎖存胞33之行之兩端之保持 鎖存胞（對應於輸出端子X1、zl〇〇之保持鎖存胞）。 又二在1個延遲電路32中被延遲之水平同步信號ls被供應 至此等《之保持鎖存胞(對應於輸出端子γ“γι〇〇之保 鎖存胞）。 、 另外，在2個延遲電路32中被延遲之水平同步信號^被供 應至其相鄰之料㈣胞（對應於輸Λ料Z1、X1GG之保持 鎖存胞）。又，在3個延遲電路32巾被延遲之水平同巧 LS被供應至其相鄰以下之保持鎖存胞(對應；： X2〜Z99之保持鎖存胞）。 而千 如此’在保持記憶電路24中，可使串行輸心水平同牛 信號LS’以相當於延遲電路32之延遲時 二 存胞33。 王谷保持鎖 另外，在水平同步信號“之 τ 1 J 將顯不資料DR、 並輸出至位 DG、DB由抽樣記憶電路23取入保持鎖存胞η，、 準移動器電路25。 間之時 因此’位準移動器電路25也以相者於_、+、 閃批—去 於刖述延遲時 間執订動作。 其次，利用圖10及圖6(a)說明有關保持記憶⑮ 電路3 1之構成。 μ包路24之控制 92066.doc -22- 1240245 在控制電路31中，依據經由反相器電路34 · 34被輸入之 水平同步信號LS、與經由後述之延遲電路32被輸入之水平 同步信號LS，產生LSOUT而輸出至開關電路28。 即，設計成可利用由控制電路3 1輸出之LSOUT，切換開 關電路28之類比開關之ON(通電）/〇FF(斷電）狀態。 如圖10及圖6(a)所示，被輸入保持記憶電路24之水平同步 信號LS(鎖存信號）係經由2個反相器電路34被輸入於控制 電路31之第1輸入端子CTRB-LS。 又，此第1輸入端子CTRB-LS係經由一段之反相器電路35 被連接於NAND型之R-S正反器（R-SF/F)之一方輸入端子 RB。 又，控制電路31之第2輸入端子CTRB-LS係經由上述多數 段之延遲電路連接至第1輸入端子CTRB-LS。又，第2輸入 端子CTRB-LS經由一段之反相器電路36被連接於R-SF/F：^ 他方輸入端子RB。 其次，利用圖12說明有關保持記憶電路24之控制電路3 1 及開關電路28之動作。圖12係控制電路31之信號之時間圖。 如上所述，開關電路28之類比開關係依據由保持記憶電 路24之控制電路31輸出之LSOUT，被切換其ON(通 電）/OFF(斷電）狀態。 當輸入至控制電路31之第1輸入端子CTRB-LS之水平同 步信號LS由’’Low(低）”變化成’’High(高）”位準時，如圖12所 示，來自控制電路31之輸出之LSOUT也與水平同步信號LS 同樣地由’’Low”變化成”High”位準。而，此’’High”位準之 92066.doc -23- 1240245 LSOUT被供應至開關電路28之各類比開關之閘極。 此結果，類比開關成為OFF(斷電）狀態，全部輸出端子 XI〜Z100同時成為高阻抗狀態（HiZ)。此時，對R_SF/F之輪 入端子RB之輸入會由” High”變化成”L〇w”位準。 其後，由”Low”變化成"High”位準之水平同步信號 LS(Left-LS)經由第1組之最終延遲電路32被供應至控制電 路31之第2輸入端子CTRB_LS。因此，對R-SF/F之輸入端子 SB之輸入會由’’High”變化成’’Low"位準。 因此，LSOUT由，，High，，變化成” Low，，位準。而，此，，L〇w，， 位準之LSOUT被供應至開關電路28之各類比開關之閘極。 此結果，類比開關成為0N(通電狀態），全部輸出端子 XI〜Z100之高阻抗狀態同時被解除（Hiz解除）。因此，由各 輸出端子XI〜Z100整批同時輸出色調顯示電壓作為類比俨 號。 、口 如上所述，在本液晶顯示裝置中，保持記憶電路24具有 使對-部分之保持鎖存胞33之水平同步㈣LS之輪入延遲 之延遲電路32。 從而，在本液晶顯示裝置中’鎖存顯示資料之時間因保 持鎖存胞33而異。因此，顯示資料輸出至位準移動器電路^ 之時間也因保持鎖存胞3 3而異。 因此，在本液晶顯示裝置中，驅動各保持鎖存胞33及《 位準移動器電路25用之電源電流之輸人時間也同樣不一 :欠。故可防止流至使電源電流流通之線之峰值電流(流至遥 輯電源及邏辑咖之峰值電流）過大。從而，可避免此㈣ 92066.doc -24- 1240245 大之峰值電流而產生雜訊。 另外:在本液晶顯示裝置中，採用在全部保持鎖存胞33 將顯不資料輸出幻立準移動器電路後，控制電路31才輸 顯示開始信號LSOUT之設計。因此，輸出顯示開始：號 LSOUT^，係處於顯示資料被全部鎖存胞33輪出，且利用 電路25〜27產生全部色調顯示電壓之階段。 ： 而’在本液晶顯示裝置中，在此種階段接收到顯示開始 信號LSOUT之開關電路28可將全部色調顯示電壓一齊輸出 至液晶面板1之全部源極信號線丨4。 口此，在本液晶顯不裝置中，色調顯示電壓之輸出時間 不會有誤差。即，可同時將色調顯示電壓輸出至液晶面板【 之全部源極線14。因此，例如，在液晶面板1中，可使充電 色調顯不電壓之時間一致，故可避免在液晶面板"务生顯示 不均現象。 又，在本液晶顯不裝置中，採用控制電路3丨將最遲被輸 入之水平同步信號LS輸入至保持鎖存胞33，與此對應地， 將顯示開始信號LS0UT輸出至液晶面板丨之設計。因此，可 容易設定控制電路31輸出顯示開始信號LS〇UTi時期。 又，在本液晶顯示裝置中，採用將延遲電路32配置於對 一部分之保持鎖存胞33之水平同步信號！^之輸入路徑，在 輸入水平同步信號LS而經過一定時間後才輸出至保持鎖存 胞33之設計。因此，可容易使對一部分之保持鎖存胞33之 水平同步信號LS之輸入延遲。 又’保持鎖存胞33具有與色調顯示電壓之數（源極信號線 92066.doc -25- 1240245 14之數）同數。且保持鎖存胞33被分成2組 延遲電路32 ' 保持鎖存胞33 可將延遲後之水平同步信號 ，各組分別具有 LS輸入至各組之 • t可在各組進行使用延遲電路32之鎖存，故可縮短 輸入至控制電路3 i之水平同步信號Μ(最遲被輸入之水平 同步信號LS)之延遲程度。因此，可延長水平同步信㈣ 輸^至控制電路31之後至其次之水平同步信號LS輸入至保 持鎖存胞33(延遲電路32)之時間。 P可I長由源極驅動器SD輸出水平同步信號ls之後至 其次之水平同步信號輸入至源極驅動器SD之時間。此結 可防止源極驅動器SD對水平同步信號之誤認，防止 源極|區動器SD之錯誤動作。 又’在本液晶顯示裝置中’採用將水平同步信號^並行 輸入至各組之設計。 又，上述之組係構成具有將多數延遲電路32分別串聯配 置之延遲電路串。巾，各延遲電路32係被設計成將被輸入 之水平同步信號LS經過—料間後，輸出至連接於本身之 保持鎖存胞33及延遲電路32(5因此，可依照各組之延遲電 路32數設定保持鎖存胞33之鎖存時間數，故可更進一步使 鎖存時間不一致，因此，可進一步縮小峰值電流。 又控制電路3 1係被設計成可輸入被屬於丨個特定組（第工 組）之延遲電路32延遲之水平同步信號LS。另外，第i組係 構成在延遲電路32串之末端之延遲電路32具有連接於控制 電路31之電路串。而此末端之延遲電路⑽被設計成將被 92066.doc -26- 1240245 輸入之水平同步信號LS經過一定時間後，輸出至連接於本 身之保持鎖存胞33及控制電路3 1。因此，可由特定組之延 遲電路32簡單地對控制電路3丨輸出水平同步信號LS。 又’經由上述所示之延遲電路32之連接形態並無特別限 定。例如，水平同步信號LS並非如Z100 · Υ1〇〇··.Ζ51 · χ51 一般地向左流動，也可如X51 · Υ51···γι〇〇· Z1⑽一般地向 右流動。 又，在本實施形態中，係在圖6(a)中顯示將由保持鎖存胞 33之第1組之最終（左端）之延遲電路32輸出之水平同步信號 (最終段輸出）Left-LS輸入至控制電路31之第2輸入端子 CTSB-LS之構成例。但，本液晶顯示裝置並不限定於此種 構成例。 例如，如圖7所示，本液晶顯示裝置也可構成將由第2組 之最終（右端）之延遲電路32輸出之水平同步信號（最終段輸 出）Right-LS輸入至控制電路31之第2輸入端子ctsb_ls。 或，如圖8所示，利用在各組各配置i個延遲電路32之方 式構成本液晶顯示裝置。在此構成中，呈現在丨個延遲電路 32連接多數保持鎖存胞33之構成。 另外，也可在第1組與第2組配置互異之數之延遲電路 32此日可，最好構成將供應至延遲電路32數較多之一方之 組之鎖存信號LS輸入連接於控制電路31之第丨輸入端子 CTRB-LS 〇 又，在本實施形態中，係將保持記憶電路24之保持鎖存 胞33 7刀成左右2組。但，此等保持鎖存胞33之組數也可為i 92066.doc -27- 1240245 組或3組以上。 又’在本t施形悲中’係在保持記憶電路24設置2個反相 „„电路34。但，反相器電路34之數也可為}個或^個以上。 又，在本液晶顯不裝i中，.驅動器IC2及驅動器IC3係電 性連接於液晶面板1之IT〇(Indium Tin 〇xide :銦鍚氧化膜） 端子。此種電性連接例如係利用安裝TCp(Tape⑽以 package :捲帶式承載封裝體）之方式進行。Tcp係將ic晶片 搭載於具有配線之薄膜上。 又，此種電性連接例如也可利用經由心⑽論叩化 Conductive Fllm :各向異性導電膜），將ic晶片熱_ Μ 於液晶面板1之ITO端子之方式進行。 又，為謀求本液晶顯示裝置之小型化，也可利用i晶片（或 2或3晶片）構成控m液晶驅動電源5、驅動器IC2、3。 又，在本實施形態中，係以使用液晶顯示裝置作為顯示 模組加以說明。但，作為本發明之顯示模組，只要可依據 顯示資料加以顯示，並不限定於液晶顯示裝置。 如上所述，本發明之驅動裝置（本驅動裝置）係包含設有 依據被輸入之水平同步信號鎖存而輸出^平同步期間份 之顯示資料之鎖存胞之記憶電路、與依據由鎖存胞被輸出 之顯示資料產生驅動顯示部用之多數驅動信號之變換電 路、及輸入變換電路產生之多數驅動信號，將其顯示於顯 示部之開關電路；上述記憶電路係包含使對一部分之鎖存 胞之水平同步信號之輸入延遲之延遲電路、與全部鎖存胞 輸出顯示資料後，將顯示開始信號輸出至開關電路之㈣ 92066.doc -28 - 1240245 電^ ’上述開關電路被設計成依據顯示開始信號之輸人， 同時將輸入之.多數驅動信號輸出至顯示部。 本驅動裝置係具有作為依據水平同步信號將驅動信號輸 出至液晶面板等之顯示部之所謂源極驅動器之機能。 在此，所謂.驅動信號，係指輸入至顯示部之祕匕線（源極 1線）用之信號。又，驅動信號之數係由顯示部之源㈣ 之數及信號之色數等所決定。 號’利用記憶電路之 而，利用變換電路將 經由開關電路輸出至 即’本驅動裝置係依據水平同步信 鎖存胞鎖存1水平期間份之顯示資料。 被鎖存之顯示資料變換成驅動信號， 顯示部。 變換電 路等

在此，變換電路係產生驅動信號用之電路。作為此種變 換電路、，例如有變換顯示資料之位準之位準移動器電路、 及依照被位準變換之顯示資料選擇類比電壓之DA 另外，尤其在本驅動裝置中，記憶電路包含使對一部分 之鎖存胞之水平同步信號之輸入延遲之延遲電路。 因此，在本驅動裝置中，可形成多數藉鎖存胞鎖存顯示 貢時間。為此，將顯示資料輸出至變換電路之時間(驅 動^號之產生時間）也因鎖存胞而異。 因此，在本驅動裝置中，驅動鎖存胞及變換電路用之電 源電流之輸入時間也同樣地不一致。因此，可防止過大: 峰值電流(可驅動全部鎖存胞及變換電路之電流)流至使電 源電流流通用之線。故可避免因此種峰值電流所產生之雜 92066.doc -29- 1240245 訊0 另外，在本驅動裝置中，記憶電路包含控制電路。此控 制私路係用於將顯示開始信號（輸出時間信號）輸出至開關 電路。 尤其，在本驅動裝置中，控制電路係被設計成在顯示資 料被全部鎖存胞輸出至變換電路後，才輸出顯示開始信 "_卩輸出顯示開始信號時，係處於顯示資料被全部鎖 存胞輸出，且利用變換電路產生全部驅動信號之階段。 而，在本駆動裝置中，在此種階段接收到顯示開始信號 之開關甩路可將全部驅動信號一齊輸出至顯示部之全部源 極線。 、因此，在本驅動裝置中，驅動信號之輸出時間不會有誤 差。即’可同時將驅動信號輸出至顯示部之全部源^線。 因此：例如，在顯示部中’可使充電驅動信號之時間一致， 故可避免在顯示部發生顯示不均現象。 又：在本驅動裝置中’最好採用控制電路將最遲被輸入 之水平同步信號輸入至鎖存 輸入對應地，將顯示 開始k唬輪出至液晶面板丨之設 1 口此，谷易设定顯示開 始佗號之輸出時期。 二本驅動裝置中，最：好採用採用將延遲電路配置a 鎖存胞之水平同步信號之輸入路徑，在輸入7' :5虎而經過—定時間後才輸出至鎖存胞之設計。β 可各易使對-部分之鎖存胞之水平同步信號之輸入力 92066.doc -30- Ϊ240245 又’保持鎖存胞最好具有與驅動信號同數。又，在此構 成中隶好將~鎖存胞分成多數組，各組分別具有延遲電路， 將延遲後之水平同步信號輸入至各組之至少1個鎖存胞。 因此，可在各組進行使用延遲電路之鎖存，故可縮短輸 入至技制電路之水平同步信號（最遲被輸入之水平同步信 號）之延遲程度。因此，可延長水平同步信號輸入至控制電 後至人之水平同步信號輸入至鎖存胞（延遲電路）之 t間此〜果，可防止控制電路或鎖存胞（延遲電路）對水平 同步信號之誤認，防止驅動電路之錯誤動作。 又，此％最好採用將水平同步信號並行輸入至各組之設 又，上述之組係具有多數延遲電路時，最 此等延遲電路分別串聯配置之延遲電路串

一步縮小峰值電流。 最好構成具有將

I 於1個特定組之延

可由特定組之 又，控制電路最好被設計成可輸入被屬於 遲電路延遲之水平同步信號：。 ' 92066.doc -31 - 1240245 輸出水平同步信號。 比其他組具有包含最多延遲

延遲電路簡單地對控制電路 又，上述特定組最好構成 路之延遲電路串。 X月之目的可說在於提供謀求降低電源電流之峰 T防止水平同步信號（鎖存信號）之誤認引起之錯誤動 二，防止輸出時間之偏差之驅動裝置及具備該装置之顯示 模組。

，圖13所不之構成也可利用以下方式表現。圖13所示 之Χ驅動器係由移位暫存器101、Κ位元(在此Κ,于之鎖 存Α電路102、整批鎖存之鎖存6電路1〇3、解碼4位元之 II DI^而產生之解碼器1〇4、將解碼器1料 之輸出提阿至液晶驅動電壓之位準移動器丨〇5及在控制端 子八有位準移動器105之輸出，可選擇24=16位準色調信號 中之1位準之類比開關群1〇6所構成。 U 在此，在鎖存A電路1〇2之各段内部連接4個半鎖存器 W7,在鎖存B電路1〇3之各段内部連接4個半鎖存器1〇8。因 此，鎖存A電路102之各段係與符合之移位暫存器ι〇ι之段之 輸出Qn(n為丨〜Μ之整數）同步地取入4位元之pDi〜pD4。如 此，被鎖存之資料整批地被鎖存脈衝LCL取入鎖存b電路 。被鎖存於鎖存b電路1σ3之資料係在各段被解碼器ι〇4 所解碼。 而，依據DI1〜DI4之資料，選擇D〇〇〜D〇15中之一個時， 可經由位準移動器105選擇16個類比開關群1〇6之1個開 關，將由外部供應之16個液晶驅動電壓之色調位準 92066.doc -32- 1240245 GSV0〜GSV15中符合之1個供應至源極線，以作為驅動器之 輪出。 _ 又，圖14係圖13所示之X驅動器驅動時之信號之時間圖。 茲利用圖14說明X驅動器之信號（主要之輸入信號、内部信 號、輸出信號）。 時鐘信號XCL及啟動脈衝XSP(輸入信號）係被輸入至移 位暫存器101。而，由移位暫存器lOU^QbQM(内部輸出信 號）輸入至對應之鎖存A電路102之段。圖14之Qa係指來自移 位暫存器101之第a段之輸出。 PD1〜4係輸入至第}段之鎖存a電路1〇2之輸入信號，屬於 4位元之數位信號。QA1〜QAM由鎖存A電路102被輸出。又， QAa(l£_a5>i)係鎖存a電路102之第a段之輸出信號。 鎖存A電路1〇2係在來自移位暫存器1〇1之輸出信號之上 升緣掃描4位元之資料pdi〜4，並輸出qA1〜qAm。 鎖存時鐘輸入信號LCL被輸入至鎖存B電路103。鎖存b 電路103係在鎖存時鐘輸入信號lcl之下降緣，掃描鎖存a 電路102之輸出信號QAa(1SasM)，輸出QB。而，經由解碼 器104、位準移動器1〇5、類比開關群1〇6輸出被類比化之最 終的驅動器輸出〇。又，信號中之「丨」係第丨列之資料之意。 又，以往，液晶顯示裝置由於活用於電視用晝面及個人 電腦用晝面，故係在大尺寸化之要求下開發而成。另一方 面，取近，為使其活用於市場急速擴大之手機等攜帶式終 端機，也積極在進行適於攜帶用顯示裴置之中小型液晶顯 示裝置及液晶驅動裝置之開發。從而，搭配符合上述用途 92066.doc -33- 1240245 之液日日頌不衮置及液晶驅動裝置之晝面，對液晶驅動裝置 也強烈地要求小型、輕量、低耗電量化（含電池驅動）、多輸 出化、高速化、顯示品質之提高’甚至於特別是低成本化。 又，圖15所不之交流化信號產生電路206也可使用在掃描 線:數對應於選擇時間之時鐘脈衝⑴，而在每多數掃描線 使交流化信號Μ之極性發生變化之電路。又，掃描驅動器 1〇3也可使用使依據時鐘脈衝cu執行移位動作之移位暫存 器、與接受其輸出信號，藉交流化信號 電路所形成之驅—W輸出至對應2 :線電極而使掃描線電極成為選擇/非選擇位準之驅動 器。又，在依照幀中之多數掃描線切換極性之情形，利用 交流化信號M，切換於V2f選擇位準，以取代驅動電壓^， 並切換於¥6等非選擇位準，以取代V5。 又圖1所不之構成之信號處理也可利用以下方式加以表 現。即，來自控制器4之顯示資料dr.dg.db被輸入鎖存 於輸入鎖存電路21。另—方面，與時鐘信號ck同步地，啟 動脈衝sp在移位暫存器電路22内被逐次轉送。而，塑應於 由該移位暫存器電路22之各段被輸出之控制信號，將由輸 入鎖存電路2!被輸出之顯示資料DR . DG . db，以時間分 隔方式取入及暫時記憶於抽樣記憶電路23。 而，在水平同步信號Ls之時間，即i線份之顯示資料⑽. DG. DB被取入抽樣記憶電路2辦，將記憶於該抽樣記憶電 路23之顯示資料儲存並鎖存於保持記憶電路 24。此顯示資料DR.DG.DB之鎖存一直維持至其次之水 92066.doc -34· 1240245 平同步信號LS被輸入為止。 其後，被鎖存之顯示資料DR· DG· DB在位準移動器電 路25中，被位準變換至施加至液晶面板丨之最大驅動電壓2 準後，被輸入至DA變換電路26。而，在DA變換電路％中， 依據由液晶驅動電源5輸出之參照電壓，從基準電壓產生電 路29所產生而被施加至液晶面板丨之源極信號線μ之色調 顯示電壓（64色調顯示之情形，為64位準之電壓值）中，選擇 對應於顯示資料DR· DG· DB之1種電壓值，經由輸出電路 27、開關電路28將其輸出。 如此，64色調顯示之源極驅動器81)即可依據顯示資料 DR· DG. DB，將對應於色調位準之類比信號輸出至液晶 面板1，以執行64色調之顯示。 又，在本液晶顯示裝置中，與保持鎖存胞33同樣地，位 準移動器電路25也會錯開相當於延遲電路32之延遲時間之 時間而執行動作。因此，可說可緩和流至邏輯電源邏輯 (GND線）之峰值電流。 又，圖8之構成可說係將延遲電路在左右方向各設丨個， 且將多數保持鎖存胞33連接於丨個延遲電路32之構成。又， 在左右方向之各方向（初段側及最終段）（各組）中，延遲電路 32之數相異時，只要將供應至延遲電路32數較多之一方之 保持鎖存胞群之鎖存信號LS連接於控制電路31之第丨輸入 端子CTRB_LS即可。 又，邏輯電源與邏輯GND雖連接於邏輯系電路、保持記 憶電路24,但此時，為防止以高電壓驅動切換之位準移動 92066.doc -35- 1240245 器電路25之雜訊變大 電路32。 _ 故在上述保持記憶電路24設置延遲 又，本實施形態也可以下列方式加以表現。即，本實施 形態之源極驅動器SD如圖丨所示，係包含依據被輸入之 同步信號LS鎖存對應於丨水平同步期間之顯示資料D之保 持記憶電路24、與利用位準移動器電路25、^變換電路 26、輸出電路27等之變換部，將由被鎖存之顯示資料d:變 換之多數驅動信號輸出至液晶面板i之開關電路28，且利用 上述驅動信號驅動液晶面板1。 又，如圖6⑷所示，在源極驅動器奶中，保持記憶電路 Μ具有使被輸人之水平时信號吻遲之延遲電路32、依 據被此延遲電路32延遲之水平同步信號LS，鎖存顯示資料 D之保持鎖存胞33、輸人被延遲電㈣延遲之水平同步信號 LS時，將LS0UT(顯示開始信號）輸出至開關電路μ之控制 電路3卜開關電路28係依據LS0UT，經由輸出端子χι〜ζ⑽ 將多數驅動信號同時輸出至液晶面板】。在此，驅動信號之 數係依據液晶面板i之像素數及顯示顯示資料D之色數⑼ 如RGB之3色）等加以決定。 因此’依據被延遲電路32延遲之水平同步信號ls，鎖存 顯示資料D時’由保持記憶電路24輸出之顯示資料D即可錯 開相當於延遲電路32之延遲時間份。因此，可分散供應至 源極驅動器SD之電源電流，謀求降低電源電流之峰值。 又，利用設置依據L S 〇 U T同時輸出多數驅動信號之開^ 電路28，可防止輸出驅動信號之時間之偏差。因此，例士 92066.doc -36- 1240245 錢晶面板…，可防止驅動信號之充電時間之偏差，提供 热顯示不均之:顯示模組。 又’ LSOUT取好為表示輸入至延遲電路32之前後之水平 同步信號LS之位準變化之信號。藉此，利用水平同步信號 LS之位準之Hlgh"與”L〇w"間之變化，瞭解開關電路28輸出 驅動信號之時間。因此，開關電路28可藉簡單之構成，同 時輸出多數驅動信號。 又，如圖6⑷所示，保持鎖存胞33具有與驅動信號同數（盘 輸出端子X1〜Z100同數），並分為多數組（在此分為信號流向 朝右之第！組與朝左之第2組2組），並以至少i個對應於各組 方式（在圖6(a)中，在各組分別設3個）設延遲電路μ，水 平同步信號LS最好依照各組被輸人於對應於保持鎖存胞％ 之延遲電路32。在此’組數並無特別限定。因此，可依照 各組施行使用延遲電路32手段之鎖存。 因此，儘管利用延遲電路32使水平同步信⑽延遲，但 由於延遲之水平同步信號LS被輸入至例如控制電路31，故 σ長至人之水平同步#號Ls被輸入以前之時間，此結 果’可防止水平同步作获Τ ς 之祆一，防止源極驅動器SD之 錯誤動作。 又，最好將被對應於組中之！之延遲電路32延遲之水平同 步信號LS輸入至控制電路31 °又’在圖6⑷中，Left_LS被 輸入至控制電路3卜因此，可利用延遲之水平同步信號。 產生LSOUT。 因此，例如，利用延遲時間最長（經過最多之延遲電路32) 92066.doc -37- 1240245 之水平同步信號LS將LS0UT輸入至開關電路28 ’可確實5 時輸出全部驅動信號。 K同 又，對應於各組之延遲電路32數相異時，水平同 LS被輸人至控制電路31之其中u組最好為對應之延遲= 路32最多之組中之n因此，可利用延遲時間最長之水: 同步信號LS將LS〇UT輸人至開關電路28。從而，可確 時輸出全部驅動信號。 A ^ 又，本發明之驅動裝置也可以下列方式加以表， 本發明之驅動裝置之特徵在於：包含保持記憶電路部，复 係依據被輸入之水平同步信號鎖存對應於i水平同步㈣ 之顯示資料者；與開關電路部，其係將由上述被鎖二 示資料被變換部變換之多數驅動 子^ 以m… 切1口就輸出至顯示部者；且 勺’八上述驅純號驅動顯示部者；上述保持記憶電路部係 匕各延遲手段，其係使被輸入 ，、 者^鎖存手段，其係依據被該:遲=:= 述者:控制手段，其係在被上 始信號輸出至上述開關電路部者:：=時，將顯示開 上述顯示開护彳士铗π, 上述開關電路部係依據 開始'5 5虎，同時輸出上述多數驅動㈣者。 在此，驅動信號之數係依褲顯示部 … 數（例如RGB之3色）等加以決定。又 素數及㈣之色 資料變換成驅動信號之變換部’所謂由被鎖存之顯示 之位準之位準移動器電路。又，心係變換被輸入之信號 麗產生之色謂顯示用之類比電屋中係由依據參照電 遠擇對應於被輸入之 92066.doc -38- 1240245 L號之電壓之da變換電路等。 在^述構成中，依據被延遲手段延遲之水平同步信號鎖 、八資料因此，由保持記憶電路部被輸出之顯示資料 可錯開相當於延遲手段之延遲時間部分。從而，可分散供 應至驅動電路之電源電流，謀求電源電流之峰值之降低。 又由於δ又有依據顯示開始信號同時輪出多數驅動信號 之開關電路，故可防止輸出驅動信號之時間之偏差。因此， '在頌不°卩中，可防止驅動信號之充電時間之偏差。另 外，並可提供無顯示不均之顯示模組。 上述驅動裝置之保持鎖存手段設有與驅動信號同數，並 分成多數組，且延遲手段係以至少1個對應於各組之方式設 置，水平同步信號最好依照各組被輸入於保持鎖存手段及 對應之延遲手段。 依據此構成，可依照各組施行使用延遲手段之鎖存。 因此’儘管利用延遲手段使水平同步信號延遲，但可延 長例如在控制手段（源極驅動器）之延遲之水平同步 輪入之後至其次時間（其次之水平期間）之水 ^ 輸，為，時間。此結果，可防止源極驅動器對水；： k唬之誤認，防止驅動電路(源極驅動 又，上述駆動裝置最好將被對應於組中之！之·;動遲作仔延 遲之水平同步信號輸入至控制手段。依據此構成，可^用 延遲之1個水平同步信號產生顯示開始信號。 Η :二：如’利用延遲時間最長之水平同步信號將顯示 開純5虎輸入至開關電路部’可確實同時輸出全部驅動信 92066.doc -39- 1240245 =又’上述驅動裝置在對應於各組之延遲手段數相異時， 1= 且最好為對應之延遲手段最多之組中之1組。依據 :=，可利用延遲時間最長之水平同步信號將顯示開 :雨入至開關電路部。從而，可確實同時輸出全部驅 動1吕號。 、又：上：驅動裝置之顯示開始信號最好為表示輸入至延 遲手&之讀之水平同步信號之位準變化之信號。依據上 途構成’利用水平同步信號之位準之,,Hlgh ”與”L()w„間之變 可瞭解開關電路部輸出驅動信號之時間。因此，開關 電路部可藉簡單之構成，同時輸出多數驅動信號。 又本發明之顯示模組之特徵在於包含上述驅動裝置與 ’4 : α不貝料之顯示部。在此顯示模組中’可使供應至驅 動電路之電源電流分散。因Α ’可謀求電源電流之峰值之 降低。又，可防止輸出驅動信號之時間之偏差，提供無顯 示不均之顯示模組。另外，並可防止水平同步信號之誤認， 提供無錯誤動作之顯示模組。 又，在實施方式之項中所述之具體的實施形態或實施例 畢兄係在於明確敘述本發明之技術内容。因此，本發明並 不應僅限定於此等具體例而作狹義之解釋。即，本發明在 不脫離本發明之精神與後述申請專利範圍項中所載之範圍 内’可作種種變更而予以實施。 【圖式簡單說明】 圖1係表示本發明之一實施形態之驅動裝置之要部構成 之區塊圖。 92066.doc -40- 1240245 部構成之圖。， 圖3係表示液晶面板之構成之圖。 圖4係表示液晶驅動波形之—例，表示來自源極驅動器之 輸出信號之驅動波形、來自間極驅動器之輸出信號之驅動 波形、對向電極之電位、像素電極之電缝形及施加至液 晶之電壓之圖。 圖5係表示液晶驅動波形之另一例’表示來自源極驅動器 2輸出信號之驅動波形、來自閑極驅動器之輸出信號之驅 動波形、對向電極之電位、像素電極之電麼波形及施加至 液晶之電壓之圖。 圖6⑷係表示保持記憶電路之構成之區塊圖，圖6⑻係表 不保持記憶電路之保持鎖存胞之構成之圖。 圖7係表示由右側之延遲電路輸人至控制電路之情形之 保持記憶電路之構成之區塊圖。 圖8係表示在右方向與左方向各設置h 之保持記憶電路之構成之區塊圖。 路之㈣ 源^係表示在源極駆動器之主要區塊構成中被供應之電 圖1〇係表示保持記憶電路之控制電路之構成之圖。 圖U係表示DA變換電路之構成之圖。 圖12係表示控制電路之信號之時間圖。 圖13係表示以往之驅動電路之-例之區塊圖。 圖14係表不圖13所示之驅動電路驅動時之信號之時間 92066.doc -41 - 1240245 圖 圖15係表示使用一 彺之力驅動電路之液晶顯示裝置之 要部之構成之圖。 圖16係表示圖15所示之液晶顯示 成之圖。 &之源極驅動器之構 圖17係表示邏輯系電路及位準 峰電流值之圖。 ㈣一部之GND線之 謇 圖18係表示使鎖存信號延遲時之時鐘信號π、啟動脈衝 SP、及鎖存信號LS之時間圖。 【圖式代表符號說明】 1 液晶面板（顯示部） 2 驅動器1C 3 驅動器1C 4 控制器 5 液晶驅動電源 21 輸入鎖存電路 22 移位暫存器電路 23 抽樣記憶電路 24 保持記憶電路（保 25 部、記憶電路） 位準移動器電路（變: 路） 26 DA變換電路（變換部 27 輸出電路（變換部、$ 92066.doc >42- 1240245 28 開關電路（開關電路部） 29 - 基準電壓產生電路 31 控制電路（控制手段） 32 延遲電路（延遲手段） 33 保持鎖存胞（保持鎖存手段、鎖存 胞） SD 源極驅動器（驅動裝置） GD 閘極驅動器 LS 水平同步信號（鎖存信號） DR，DG，DB 顯示資料 XI〜X100, Y1 〜Y100, 輸出端子 Z1〜Z100 LSOUT 輸出（顯示開始信號） 92066.doc -43-

Claims (1)

1240245 拾、申凊專利範固·· 1. -種驅動I置，其係包含： 水其係包含依據被輪入之水平同步信號鎖存1 h二d間知之顯示資料而輸出之鎖存胞者： 變換電路，甘Α π U , /、據由鎖存胞被輸出之顯示資料產 驅動顯示部用之多數驅動信號者 開關電路，复r鈐 卜將复於山 電路所產生之多數驅動信 就將其輸出於顯示部者； 上述記憶電路包含·· 之遲包路，其係使對一部 之輸入延遲者，·及 π之鎖存胞之水平同步信號 控制電路，其係在全部鎖存胞輸出 示開始信號輸出至開關電路者； 貝料將顯 上述開關電路係設計成依據顯示開始信號 時將由變換電路輸入之多數 ，同 ，,^ ^ 初1口就輸出至顯示部者。 2. 如申睛專利範圍第丨 其中上述控制電路係 ::入取遲被輸入之水平同步信號輸入至鎖存胞，依 據輸將顯示開始信號輸出至顯示部者。 3. 如申請專利範圍第2項之驅動裝置，其中上述延遲電路伟 Μ成被配置於對—部分之鎖存胞之水平同步信號之輸 入路住，在輸入水平同步信號而經過— 别 至鎖存胞者。 守4後才輸出 4·如申請專利範圍第3項之驅動裝置， 備與驅動信號同數者。 ^ 子胞只具 92066.doc 1240245 5·如申請專利範圍第4項之驅動裝置，其中上述鎖存胞係被 分成多數紅:；且 口、、且刀別包含延遲電路，將延遲後之水平同步信號輸 入至各組之至少1個之鎖存胞者。 6.如申請專利範圍第5項之驅動裝置，其中上述水平同步信 號係對各組並行輸入者。 7·如申請專利範圍第6項之驅動裝置，其中上述控制電路係 輸入被屬於1個特定組之延遲電路延遲之水平同步信號 者。 8.如申請專利範圍第7項之驅動裝置，其中上述組係 包含串聯配置多數延遲電路之延遲電路串； 各延遲電路係設計成將被輸入之水平同步信號經過一 定時間後，輸出至連接於本身之鎖存胞及延遲電路者。 9·如申請專利範圍第8項之驅動裝置，其中上述特定組係 在延遲電路串之末端之延遲電路包含連接於控制電路 之電路串； 該末端之延遲電路係設計成將被輸入之水平同步信號 經過一定時間後，輸出至連接於本身之鎖存胞及控制電 路者。 10.如申請專利範圍第9項之驅動裝置，其中上述特定組係與 其他組相比，包含由最多延遲電路構成之延遲電路串者。 11· 一種驅動裝置，其特徵在於··包含保持記憶電路部，其 係依據被輸入之水平同步信號鎖存對應於丨水平同步期 間之顯示資料者，·及開關電路部，其係將由上述被鎖存 92066.doc 1240245 之顯示資料被變換部變換之多數驅動信號輸出至顯示部 者，利用上^述驅動信號驅動顯示部者；且 上述保持記憶電路部包含延遲手段，其係使被輸入之 上述水平同步信號延遲者；保持鎖存手段，其係依據被 該延遲手段延遲之上述水平同步信號鎖存上述顯示資料 者，及扛制手段，其係在被上述延遲手段延遲之上述水 平同步信號被輸人時，將顯示開始信號輸出至上述開關 電路部者； 上述開關電路部依據上述顯示開始信號，同時輸出上 述多數驅動信號者。 12.如申請專利範圍第U項之驅動裝置，其中上述保持鎖存 手#又具備與驅動信號同數，並分成多數組；且 上述延遲手段係以上述各組至少丨個對應之方式設置； 上述水平同步信號係上述各組被輸入於上述保持鎖存 手#又及對應之上述延遲手段者。 13·如申請專利範圍第12項之驅動裝置，其中將被對應於上 述組中任一之延遲手段延遲之上述水平同步信號輸入至 上述控制手段者。 14·如申請專利範圍第13項之驅動裝置，其中上述各組對應 之延遲手段數相異時，上述任一組係對應之延遲手段最 多之組中之任一者。 15·如申請專利範圍第u項之驅動裝置，其中上述顯示開始 信號係表示輸入至上述延遲手段之信號與由該延遲手段 輸出之信號相異之期間之信號者。 92066.doc 1240245 16. —種顯示模組，其係包含申請專利範圍第1至15項中任一 項之驅動裝_置及顯示顯示資料之顯示部者。 92066.doc