[go: up one dir, main page]

TW563300B - Programmable buffer circuit - Google Patents

Programmable buffer circuit Download PDF

Info

Publication number
TW563300B
TW563300B TW089126994A TW89126994A TW563300B TW 563300 B TW563300 B TW 563300B TW 089126994 A TW089126994 A TW 089126994A TW 89126994 A TW89126994 A TW 89126994A TW 563300 B TW563300 B TW 563300B
Authority
TW
Taiwan
Prior art keywords
impedance
buffer
reference point
patent application
programmable
Prior art date
Application number
TW089126994A
Other languages
English (en)
Inventor
Andrew M Volk
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Application granted granted Critical
Publication of TW563300B publication Critical patent/TW563300B/zh

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0005Modifications of input or output impedance

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Circuits Of Receivers In General (AREA)
  • Communication Control (AREA)
  • Networks Using Active Elements (AREA)
  • Amplifiers (AREA)

Description

563300
經濟部智慧財產局員工消費合作社印制衣 背景 本發明與可程式資料緩衝器輸出特性有關。 資料緩衝器乃是一用以保持二進位數値(譬如,〇或丨),並 將之與連接於其上之其他電路互相傳送之數位電子電路。 二進位數値乃是以電壓位準來代表。我們通常會將資料緩 衝器連接至資料匯流排,資料匯流排會將該緩衝器之輸出 連接至接收電路。 通常單一個資料後匯流排會連接多個輸出緩衝器。爲了 避免這些緩衝器不會互相干擾,我們通常會以某種匯流排 協定來規範所有資料緩衝器在資料匯流排上的動作。一個 匯流排協定會規定:信號意義(0等於低位準,1等於高位準 反之亦Λ、:),^緩衝备不被驅動時,該緩衝器的阻抗(是高 阻抗亦或是終端阻抗);當緩衝器被驅動時,該緩衝器之阻 抗;以及信號電壓擺動。該信號電壓擺動是高電壓位準及 低電壓位準間之距離(以伏特計)。 在串列終端匯流排協定中,當緩衝器不被驅動器時,會 被設定爲高阻抗。當該緩衝器被驅動時,高位準及低位準 I値就分別爲終極電壓(譬如,Vcc及地端),以及設定該阻 抗爲規格輸出阻抗。 在典型的平行終端匯流排協定中,將會先設定某一輸出 狀態(高位準或低位準)等於終極電壓中的其中一個,而以離 開該電壓的某一個距離(以伏特計,或是"擺動”)定義爲另一 個狀態。將Vcc定義爲輸出狀態之一之平行終端協定,稱之 爲”Vcc參考',;而將地端定義爲輸出狀態之一是平行終端協 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公髮) (請先閱讀背面之注意事項本頁) --裝 J^T· -丨線· 563300 經濟部智慧財產局員工消費合作社印制衣 A7 B7_五、發明說明(2 ) 定,則稱之爲”地端參考”或是"Vss參考”。該高態及低態之 輸出阻抗不需要相同。當該平行緩衝器不被驅動時,它的 輸出電壓及輸出阻抗的數値乃是與當他被驅動時用來定義 爲其輸出狀態之一之終極電壓相同。 摘要 一般來説,在一樣貌中,有一種用以建立緩衝器阻抗値 之方法,此方法包含藉由電氣地調節第一電壓源及第一參 考點之間之第一阻抗直至該第一參考點上之電位與一參考 電壓間具有預定之關係,建立出第一緩衝器阻抗値;以及 藉由調節第二參考點及第二電壓源間之阻抗直至該第二參 考點上之電位與該參考電壓間具有預定之關係,建立出第 二緩衝器阻抗値。 一般來説,在另一樣貌中,一種電子電路包含一第一阻 抗可程式裝置,其連接於第一電壓源及第一參考點之間; 以及一第二阻抗可程式裝置,其連接於第二電壓源及第二 參考點之間。該電路中有一邏輯閘,其藉由調節該第一阻 抗可程式裝置之阻抗直至該第一參考點上之電位與一參考 電壓間具有預定之關係,建立出第一緩衝器阻抗値;以及 藉由調節該第二阻抗可程式裝置之阻抗直至該第二參考點 上之電位與二參考電壓間具有預定之關係,建立出第二緩 衝器阻抗値。 本發明之具體實施例可能會具有下列一或多個的好處 。可以在不需要明顯地使用額外的超額電路的情況下, 使用一個適於多種匯流排協定之緩衝器。在可允許的緩衝 (請先閱讀背面之注意事項再本頁)
訂: .線· 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 563300
五、發明說明(
斋強度範圍内,可利用g A _ j 了㈣早-電阻及參考 衝器之特性。可以名杯打此, ♦叹疋A ·犮 了 ^在任何時候設定緩衝器之特性。可以即 時性的設定緩衝器的特性。 從下列的説明及專利範圊,孤 圍舲可使其他的好處及特性益 發的顯明。 墨立之簡要説也 圖1疋具體實施例之草圖。 圖2是可程式之草圖。 圖3是可程式拉上裝置之草圖。 圖4疋阻抗補償控制電路圖之草圖。 圖5所顯示的是建立阻抗補償㈣電路中阻抗値之流程圖。 説明 圖1是具體實施例之簡圖。可程式緩衝器電路1〇具有阻抗 可私式緩衝器4G,每-個可程式緩衝器均透過輸出6〇連接 至匯流排線50。其他的電路65也都是連接至匯流排線5〇, 其::接收由可程式緩衝器4〇而來之信號,或是具有用以 傳送信號至匯流排線50之緩衝器。電路65接收參考電壓 Vref ’作爲輸入切換位準參考之用。 可程式緩衝器電路H)還包括緩衝器阻抗補償控制電路2〇 :緩衝器阻抗控制電路透過多位元阻抗控制線3〇電連接至 每一個緩衝器40。阻抗補償控制電路2〇具有寫入程式用: 焊塾 RCOMP 70 以及 VSWING 80。 圖2是可程式緩衝器4〇之簡圖。緩衝器4〇包含可程式拉上 10〇,其連接於電壓源Vccp以及輸出焊墊16〇之間。可程式 -6- 本紙張尺度適用_家標準(CNS)A4規格⑽χ 297公爱) ----__ (請先閱讀背面之注意事項 —— 本頁: -—線 經濟部智慧財產局員工消費合作社印製 563300 A7 ______B7_ 五、發明說明(5 ) 列終端協定(像是英代爾公司於19 9 8年5月4日刊印的加速圖 形埠介面規格中所描述的AGP-4X協定-在 http://www intel.com/technology/agp_index.htm上可查閲到) ;負邏輯,Vccp參考,2/3之電壓擺動,平行終端協定(像是 英代爾公司於1997年10月所刊印的奔騰II處理器開發者手册 中所描述的GTL協定-在 http .//developer.intel. com/design/pentiumii/manuals/243 502. htm上可查閱到),以及正邏輯,地端參考,固定的擺動平 行終端協定。 下表顯示出,在給定MODE,DATA以及0E#輸入値的情 況下,PDRV及NDRV的輸出狀態,以及該輸出焊墊160的最 (請先閱讀背面之注意事項 本頁) —裝 . 經濟部智慧財產局員工消費合作社印製 終狀態。 模式 資料 OE# PDRV NDRV 輸出 0 (AGP-4X) X 1 1 0 南阻抗 0 (AGP-4X) 0 0 1 1 低位準 0 (AGP-4X) 1 0 0 0 高位準 1 (GTL) X 1 0 0 高位準 1 (GTL) 0 0 0 0 高位準 1 (GTL) 1 0 1 1 低位準 2 (平行終端-Vss參考) X 1 1 1 低位準 -8- -1線· 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 563300 A7 _ B7 五、發明說明() 2 (平行終端-Vss參考) 0 0 1 1 低位準 2 (平行終端-Vss參考) 1 0 0 0 向位準 表1 :緩衝器模式轉移邏輯 圖3疋可私式拉上100之簡圖。其中有一組p通道金氧半場 效電晶體180,平行排列於端子2〇〇及21〇之間。當該拉上 100被致能時,該等金氧半場效電晶體的數目以及數値會決 足端子200及210間之阻抗。在較佳具體實施例中,金氧半 場效電晶體180的大小是以二進位累進的,以便擁有較大的 阻抗設定範圍(譬如,在25到100歐姆之間)以及擁有足夠的 數目可彳于到足夠小的最小値增加量(譬如,大約1 5歐姆)。 端子200連接至Vccp,端子210則連接至輸出焊墊16〇。 每一個金氧半場效電晶體180均相對應地爲一組或閘19〇 中的一個的輸出丨5所驅動。每一個或閘! 9〇其中之一的輸入 均爲一位元資料線220,此資料線連接至閂鎖12〇的輸出(如 圖2中之所示),或閘19〇的另一個位元則來自於多位元控制 線3 0a 〇 就如所看到的’當資料線2 2 〇的値爲南位準時,每一個或 閘190輸出都會是高位準,每一個金氧半場效電晶體180則 都因此而關閉。當資料線220的値爲低位準時,每一個金氧 半場效電晶體180的狀態就都視控制線30a上與其相對應的 位7L而定。若該位元是高位準,則相對應的金氧半場效電 本紙張尺度適用中國國家標準(CNS)A4規格⑵G x 297公髮) 裝--- (請先閱讀背面之注咅?事項寫本頁) · -丨線· 經濟部智慧財產局員工消費合作社印製 563300 A7
五、發明說明(7 ) 經濟部智慧財產局員工消費合作社印製 晶m關閉。若該位元是低位準,則相對應的金氧半場效電 晶體打開。是故,當資料線220爲低位準時,控制線3〇a上 的値決定了端子200及2 10間之阻抗。 在可程式拉下110中除了其所使用的金氧半場效電晶體爲 η通道裝置以及邏輯閘爲及閘而非或閘之外,其結構與可程 式拉上100是相同的。當拉下110之資料線爲高位準時,多 位元控制線30b上的數値決定了端子間之阻抗。 圖4是一般的阻抗補償控制電路3〇〇的草圖,其具有控制 邏輯310,計數器320a及320b,比較器330a&33〇b,可程式 拉上340a及340b,可程式拉下35〇a及350b,問鎖36〇a及 360b,時鐘370以及窝程式焊墊RC0MP 38(^VSWING 39〇 ’如圖2之所示。 計數器320藉由控制線連接至控制邏輯3 1〇 ,該等控制線 有能力令控制邏輯致動及禁動計數器3 1〇,並可決定該等計 數斋的計數方向。計數器320還連接至時鐘370以由此接收 時脈信號。計數器320被設計成可避免過滾動現象。這也就 是說’當我們企圖計數至〇以下或是計數至最高的可能値之 上時’計數器會讓記數値停留在〇或是該最高値。 计數器320a的多位元輸出連接至可程式拉上340的多位元 控制線輸入,計數器3 20b的多位元輸出則連接至可程式拉 下3 5 0的多位元控制線輸入。 可程式拉上340a其端子之一連接至Vccp,而另一端子則 連接至寫程式焊墊RCOMP 380。可程式拉下350a的一個端 子連接至寫程式焊墊RCOMP 380,另一個端子則連接至地 本紙張尺度適用中國國家標準(CNS)A4規格(21〇 χ 297公釐) (請先閱讀背面之注意事項Η 裝—— ▼寫本頁) · -丨線· 563300 A7 B7 五、發明說明(8 ) 。可程式拉上340b其端子之一連接至Vccp,而另一端子則 連接至參考點RCMP2。可程式拉下350b的一個端子連接至 參考點RCMP2,另一個端子則連接至地。 比較器330a的正、負輸入端分別地連接至寫程式焊墊 RCOMP 3 80及VSWING 3 90。比較器330b的正、負輸入端貝ij 分別地連接至參考點RCMP2及寫程式焊墊VS WING 390。 比較器330a及330b的輸出分別地連接至閃鎖360a及3 60b 之資料輸入端。閂鎖360還從時鐘370處接收時脈。每一個 閂鎖360的輸出均連接至控制邏輯310。控制邏輯310也連接 以接收多位元模式線140。 現在要説明可程式緩衝器電路10之操作。先將該多位元 模式線140的數値予以設定以確立某特定的匯流排協定,然 後再將寫程式焊墊RCOMP 380連接至一具特定阻値之電阻 ,該電阻位在RCOMP及電壓源之一(亦即,Vccp或地端)之 間,最後再將寫程式焊墊VSWING 390連接至某一特定的參 考電壓;如此就設定了該可程式緩衝器電路10。 可以運用任何傳統方法來設定模式線140的値,像是使用 DIP開關、可熔線鏈結、已規劃之暫存器或是外部電路(像 是微處理器)。就如同以上所註記的,每一個可程式緩衝器 40中之緩衝器模式轉移邏輯150均利用該模式線之數値來決 定在該緩衝器被資料0或1驅動時以及在它未被驅動時,其 應该產生怎樣的遂輯値予以輸出。 選擇施加在VSWING上之電塵:以定義跨在終端裝置兩端的 電壓擺動。對Vccp參考平行終端協定而言,VSWING會被 -11 - 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 請 先 閱 讀 背 面 之 注 意 事 項 經濟部智慧財產局員工消費合作社印製
563300 經濟部智慧財產局員工消費合作社印製 A7 B7_五、發明說明(9 ) 設定成VOL位準。相反地,對Vss參考平行終端協定而言, VS WING會被設定成VOH位準。對串列終端協定而言, VSWING會被設定成的電壓乃是可以定義該輸出電晶體阻 抗或等效驅動位準之電壓點。就介面而言,此電展値通常 設定成輸入切換位準電壓(Vref)。 連接至RCOMP之電阻,乃是連接於RCOMP與該終端拉上 和拉下裝置所連接之終極電壓端的相反電壓端之間。若使 用的是Vccp參考平行終端協定,那麼該電阻乃連接於 RCOMP及地端之間。若使用的是地參考平行終端協定,那 麼該電阻就會連接於RCOMP及Vccp之間。。若使用的是串 列終端協定,那麼在電阻就可能連接至兩電壓源二者之一 ,端視何者具有最佳的精確度或最佳的匹配特性而定。舉 例言之,下列將闡明在使用串列終端協定時,連接在 RCOMP及地端之間電阻該如何。 連接至RCOMP之電阻其阻値必須在終端裝置的阻抗是所 希望的値之時,可令RCOMP處的電壓等於VSWING。該電 阻的阻値R其通用的公式如下所示·· R=Zterm * (Vccp/Vterm-1) 其中Zterm是所希望的終端阻抗(就如所希望的匯流排協定 所定義的),Vterm是VSWING電壓與終端裝置所連接的那一 個終極電壓之間的距離。 現在參考圖4及5,控制電路依以下的步驟來設定該阻抗 控制値。首先,決定選擇模式(步驟5 00)。如果所選的模式 不代表地參考協定(或者代表的是_列終端協定)(步驟510) -12- (請先閱讀背面之注意事項再本頁)
. -線_ 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 563300 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明(1C)) ,那麼該控制邏輯3 10就會致能可程式拉上340a,致令計數 器320a開始在一個範圍内計數以便設定該被致能之拉上的 阻抗。 每當該計數器將數値加一之後,比較器330a就會將寫程 式焊墊RCOMP 380處之電壓與寫程式焊墊VSWING 390處之 電壓作比較,而將結果輸出鎖至閂鎖360a之中。控制邏輯 會令計數器320a繼續計數,直到RCOMP處之電壓等於 VSWING處之電壓爲止。(在現實中,這是有可能做到,譬 如,令計數器不斷地計數,直到比較器330a的輸出改變符 號爲止,然後再將該計數器中的値減一)(步驟520)。 在RCOMP之電壓與VSWING之電壓相等之後,該控制邏 輯3 10就會致能可程式拉上340b以及可程式拉下350b。該預 先存在在計數器320a中的數値現在就會令拉上340b的阻抗 等於拉上340a的阻抗(步驟530)。 接下來,該控制邏輯就會致能計數器320b,然後令其在 相對應於拉下350b之阻抗的數値範圍中計數。此程序不斷 進行直到RCMP2處之電壓等於VSWING處之電壓爲止(步驟 540)。 若選擇模式代表選用地參考協定,那麼就執行下列之步 驟。拉下350a被致能,計數器320b持續加一,直到RCOMP 之電壓等於VSWING之電壓爲止(步驟550)。 然後,拉上340b及拉下350b均會被致動,而計數器320b 中的値就設定了拉下350b的阻抗(步驟560)。 最後,計數器320a會持續加一以調整拉上340b的阻抗, 13- (請先閱讀背面之注意事項μ 裝—— sw-4 頁) .. -丨線· 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 563300 五 經濟部智慧財產局員工消費合作社印製 A7 B7 ---一-發明說明(11 ) 直到RCMP2之電壓等於VSWING之電I爲止(步驟570)。 採用此種程序,就可爲可程式拉上100及可程式拉下110 建立出適當的阻抗値。因爲所選擇RC0MP電阻値在該終端 阻抗被正確設定時’可令該電塵等於VSWING ’所以所建 立的第一阻抗値是正確的。又因爲當拉上100及拉下110被 致能時,該協定需要該緩衝器之輸出電壓等於VSWING, 所以所建立的第二阻抗値也是正確的。 在完成該設定阻抗値之程序之後,計數器320a及320b的 計數値會被送至每一個輸出緩衝器40中之可程式拉上100及 拉下110,以使每一個輸出緩衝器對所選的匯流排協定而言 ,均具有適當的阻抗及輸出電壓。 參照下面的例子,可以對該阻抗設定程序有更佳的了解 。該AGP-4X協定是一個使用正邏輯之串列終端協定,其在 Vccp/2處所具有之終端阻抗爲40歐姆。將VSWING設定爲等 於Vccp/2以及將該RCOMP電阻設定爲等於4〇 * ((Vccp)/(Vccp/2)-l)=4〇,就可以將可程式緩衝器電路40設 定成適於AGP-4X協定。該RCOMP電阻緊緊連接至地。 該阻抗補償控制電路3 〇 〇之控制邏輯3 1 〇根據模式線丨4 0的 數値,判定出所要的是AGP-4X協定。它首先會致能拉上 340a’並開始令計數器320a向上加一,直到rc〇mp的電壓 等於VSWING的電壓爲止。因爲VSWING等於Vccp/2,所以 當拉上34〇a的阻抗等於RCOMP電阻的阻抗(或4〇歐姆)時, 這個相等的電壓情況就會發生。然後,拉上34〇b及拉下 35〇b會被致能,拉上34〇b的阻抗會被設定爲4〇歐姆。該控 -14- 本紙張尺度適用中國國家標準(CNS)A4規袼(210 X 297公釐) (請先閱讀背面之注意事項f 裝--- 臂寫本頁) 訂·· -線· 563300 A7 B7 i、發明說明( 12 經濟部智慧財產局員工消費合作社印製 制邏輯會令計數器320b開始向上加一,直到RCMP2的電屬^ 等於VS WING的電壓爲止,此電壓相等的情況在跨在拉下 350b的阻抗等於40歐姆時,就會發生。 在另一個例子中,GTL協定是一個負邏輯,2/3電源擺動 ,平行終端介面。其所需要的終端阻抗是60歐姆。所以 VSWING要設定成等於Vccp/3,RCOMP電阻要被設定成等 於60 * (Vccp/(Vccp * 2/3)-1) = 30歐姆。該 RCOMP 電阻緊緊 連接至地。 該阻抗補償控制電路300之控制邏輯3 10根據模式線14〇的 數値’判定出所要的是GTL協定。它首先會致能拉上34〇a ,並開始令計數器320a向上加一,直到RCOMP的電壓等於 VSWING的電壓爲止。因爲VSWING等於Vccp/3,所以當拉 上340a的阻抗等於RCOMP電阻阻抗的兩倍(或60歐姆)時, 這個相等的電壓情況就會發生。然後,拉上340b及拉下 35〇b會被致能,拉上34〇b的阻抗會被設定爲60歐姆。該控 制邏輯會令計數器320b開始向上加一,直到RCMP2的電壓 等於VSWING的電壓爲止,此電壓相等的情況在跨在拉下 35Ob的阻抗等於30歐姆時,就會發生。 在另一個例子中,平行終端,地端參考正邏輯協定則是 要求60歐姆之終端阻抗以及〇·7伏之電壓擺動。是故,將 VSWING設定爲0.7伏,RCOMP電阻設定爲等於60 * ((Vccp/0.7)-l)。如果Vccp被設定成,譬如1.8伏,此將會導 致RCOMP電阻之數値大約爲94歐姆。因爲該協定是地端參 考,所以RCOMP電阻將相連接於RCOMP及Vccp之間。 -15· 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) --------------裝--- (請先閱讀背面之注意事項寫本頁) 訂· · -·線· 563300 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明() 該阻抗補償控制電路300之控制邏輯3 10根據模式線140的 數値,判定出所要的是平行終端地端參考正邏輯協定。它 首先會致能拉下350a,並開始令計數器320b向上加一,直 到RCOMP的電壓等於VSWING的電壓爲止。因爲VSWING 等於0.7,所以當拉下350a的阻抗等於60歐姆時,這個相等 的電壓情況就會發生。然後,拉上34〇b及拉下3 5Ob會被致 能,拉下3 5Ob的阻抗會被設定爲60歐姆。該控制邏輯會令 計數器320a開始向上加一,直到RCMP2的電壓等於 VSWING爲止,此電壓相等的情況在跨在拉上340b的阻抗 等於94歐姆時,就會發生。 於是,供出了一種裝置及方法,可在毋需明顯增加額外 電路的情況下,將單一電路予以規劃成可操作在各種匯流 排協定。另外,可利用單一電阻及電壓擺動參考位準來設 定緩衝器之特性。所以,可以在任何時候設定協定。譬如 ,可以在組合電路時來設定協定,或是利用其它的電路即 時地改變施加在RC0MP的阻値及施加在VSWING的參考電 壓,來設定協定。 本發明不以上述之具體實施例爲限。只要符合下列的專 利範圍’其他的具體實施例也是可以的。譬如,可以將本 發明成形爲一積體電路,將烊塾VSWING及RCOMP作成外 邵的烊塾或接腳。不過,在另一具體實施例中,VSWING 及RCOMP可以代表積體電路的内部連接點。内部選擇機制 可以讓可變電阻連接至RC0MP,以及可以讓VSWING連接 至電阻(或裝置)除法器或像能帶電壓參考這樣的晶粒上電壓 -16- 本纸張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項 本頁) 裝 -1線· 563300 A7 B7 五 發明說明( 所產生之幾個電壓之一。 在另一個例子中,本發明之較佳具體實施例中,在通用 的阻抗補償控制電路中之可程式拉上34〇及可程式拉下35〇 乃與可程式緩衝器40中之拉上1〇〇及拉下11〇相同。不過, 在另一具體實施例中,可藉由利用更多最小增量値更細緻 心開關(譬如’金氧半場效電晶體18〇)來使該可程式拉上34〇 與拉下350有能力不同於拉上ι〇〇及拉下丨1〇。譬如,如果拉 上340及拉下350擁有兩個額外的可與拉上ι〇〇及拉下11〇作 比較之控制位元,那麼這些位元就可以用來調整送至該可 程式拉上100及拉下110之數値。 (請先閱讀背面之注意事項寫本頁) i裝 *. 線- 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公爱)

Claims (1)

  1. 563300 第〇89〖26994號專利申請案 中文申請專利範圍替換本(92年9月) A8 B8 C8
    六、申請專利範圍 一種用以建立緩衝器阻抗值之方法, 包含:
    參考點上之電位與該參考電壓間具有 預定之關係,建 阻 定 立出第二緩衝器阻抗值。 2·如申請專利範圍第”頁之方法,另包含:調節該等第一電 壓源及第二參考點間之阻抗,以等於該第一阻抗。 3. 如申請專利範圍第1項之方法,其中調節該第一阻抗包含 ,將多個連接於該第一電壓源及該第一參考點間之開關 裝JL中之不同個開關予以選擇性地打開。 4. 如申凊專利範圍第3項之方法,其中該選擇性地打開另包 含:在一個數值範圍内,移動第一計數器之數值,每一 個數值均可令該多個開關裝置中之不同個開關打開。 5 ·如申凊專利範圍第4項之方法,其中調節該第一電塵源及 該第二參考點間之阻抗包含,使用該第一計數器之數值 ’將連接於該第一電壓源及該第二參考點間之多個開關 裝置中之所選開關予以打開。 6·如申請專利範圍第1項之方法,另包含:檢測相應協定之 模式設定,以及根據該協定選擇該第一電壓源。 7·如申請專利範圍第6項之方法,另包含:於轉移邏輯中感 測該模式設定,以及根據該協定轉移緩衝器輸入信號。 8.如申請專利範圍第1項之方法,另包含:將該所建立之第 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 563300
    一及第二緩衝器阻抗值送至多個緩衝器。 9.如申,專利範圍第i項之方 >去,另^ :於該第—參考點 及涊第二電壓源之間設定該阻抗,以便在該第一阻抗與 該第一緩衝器阻抗值間具有預定關係時,該第一參考點 上之電壓與該參考電壓間具有預定關係。 … 10 · —種可程式之緩衝電路,包含: 一第一阻抗可程式裝置,連接於第一電壓源及第一參 考點之間; 一第二阻抗可程式裝置,連接於第二電壓源及第二參 考點之間;以及 邏輯閘,用以: 藉由調節該第一阻抗可程式裝置之阻抗直至該第一參 考點上之電位與一參考電壓間具有預定之關係,建立出 第一緩衝器阻抗值;以及 藉由調節該第二阻抗可程式裝置之阻抗直至該第二參 考點上之電位與二參考電壓間具有預定之關係,建立出 第二缓衝器阻抗值。 1 1 ·如申請專利範圍第10項之電路,另包含: 一第三阻抗可程式裝置,連接於該第一電壓源及一第 二參考點之間;以及控制邏輯,用以將該第三阻抗可 程式裝置之阻抗設定成等於該第一阻抗可程式裝置之阻 抗。 12·如申請專利範圍第1〇項之電路,另包含一電阻負載,連 接於該第一參考點及該第二電壓源之間。 -2 - O:\68\680l2-920929 DOO 本紙張尺度適用中國國家標準(CNS) Α4規格(210 X 297公釐) 563300 六 A8 B8 C8 —-------- D8、申請專利範圍 1 3.如申請專利範圍第H項之電路,另包含一用以保持數值 之暫存器’該暫存器操作連接至該第一及第三阻抗可程 式裝置’以根據該暫存器中之數值來設定它們的阻抗。 14.如申請專利範圍第丨〇項之電路,其中該第一阻抗可程式 裝置包含多個平行排列於該第一電壓源及該第一參考點 間之電子開關。 1 5 ·如申請專利範圍第14項之電路,其中該多個電子開關所 具有的操作阻抗,彼此之間的關係大約是2的級數。 1 6.如申請專利範圍第丨〇項之電路,另包含多個可程式緩衝 器’操作連接以接收由該控制邏輯而來之該第一阻抗可 程式數值及該第二阻抗可程式數值,以及根據該第一及 第二阻抗可程式數值,分別地建立它們各自輸出與該第 一及第二電壓源間之阻抗。 1 7.如中清專利範圍第1 6項之電路,另包含一資料匯流排, 操作連接以將該多個可程式緩衝器中至少一個的邏輯信 5虎’傳送至其他的電路。 1 8 · 1口申凊專利範圍第1 〇項之電路,其中該第一阻抗可程式 裝置’該第二阻抗可程式裝置,以及該控制邏輯包含一 積體電路。 1 9.如申請專利範圍第π項之電路,另包含一第四阻抗可程 式裝置,連接於該第一參考點及該第二電壓源之間。 20. —種可程式之緩衝電路,包含: 建立第一緩衝器阻抗值之裝置,其電氣地調節第一電 壓源及第一參考點間之第一阻抗,直到該第一參考點之 O:\68\68012-920929 DOC -3- 本紙張尺度適用中國國家標準(CNS) Α4規格(210 X 297公釐) 裝 η 線 563300 A8 B8 C8 D8 申請專利範圍 電位與一參考電壓間具有預定之關係,以建立該第一緩 衝器阻抗值; 建立第二緩衝器阻抗值之裝置,其電氣地調節該第二 參考點及第二電壓源間之該阻抗,直到該第二參考點之 電位與該參考電壓間具有預定之關係,以建立該第二緩 衝器阻抗值。 -4 - 8\68012*920929 DOC\ 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 563300 第0891269舛號專利申請案 中文圖式替換頁(92年9月)
    160
TW089126994A 1999-12-23 2000-12-16 Programmable buffer circuit TW563300B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US09/472,373 US6347850B1 (en) 1999-12-23 1999-12-23 Programmable buffer circuit

Publications (1)

Publication Number Publication Date
TW563300B true TW563300B (en) 2003-11-21

Family

ID=23875263

Family Applications (1)

Application Number Title Priority Date Filing Date
TW089126994A TW563300B (en) 1999-12-23 2000-12-16 Programmable buffer circuit

Country Status (11)

Country Link
US (1) US6347850B1 (zh)
EP (1) EP1247341B1 (zh)
CN (1) CN1226826C (zh)
AT (1) ATE261210T1 (zh)
AU (1) AU4713101A (zh)
DE (1) DE60008800T2 (zh)
ES (1) ES2217036T3 (zh)
HK (1) HK1046999B (zh)
TR (1) TR200400747T4 (zh)
TW (1) TW563300B (zh)
WO (1) WO2001047120A2 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6633178B2 (en) * 2001-09-28 2003-10-14 Intel Corporation Apparatus and method for power efficient line driver
JP3626452B2 (ja) * 2001-12-27 2005-03-09 株式会社東芝 半導体装置
US6965529B2 (en) 2002-06-21 2005-11-15 Intel Coproration Memory bus termination
US20040263203A1 (en) * 2003-06-27 2004-12-30 Intel Corporation Signal compensation
US7173489B1 (en) 2003-08-25 2007-02-06 Marvell Semiconductor, Inc. Programmable gain voltage buffer
DE10351016B3 (de) * 2003-10-31 2005-06-09 Infineon Technologies Ag Pseudo-dynamische Off-Chip-Treiber-Kalibrierung
US7009894B2 (en) * 2004-02-19 2006-03-07 Intel Corporation Dynamically activated memory controller data termination
US7197591B2 (en) * 2004-06-30 2007-03-27 Intel Corporation Dynamic lane, voltage and frequency adjustment for serial interconnect
JP4159553B2 (ja) * 2005-01-19 2008-10-01 エルピーダメモリ株式会社 半導体装置の出力回路及びこれを備える半導体装置、並びに、出力回路の特性調整方法
US7571406B2 (en) * 2005-08-04 2009-08-04 Freescale Semiconductor, Inc. Clock tree adjustable buffer
US7466174B2 (en) 2006-03-31 2008-12-16 Intel Corporation Fast lock scheme for phase locked loops and delay locked loops
US9276780B2 (en) * 2013-03-05 2016-03-01 Lattice Semiconductor Corporation Calibration of single-ended high-speed interfaces

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5134311A (en) * 1990-06-07 1992-07-28 International Business Machines Corporation Self-adjusting impedance matching driver
US5254883A (en) * 1992-04-22 1993-10-19 Rambus, Inc. Electrical current source circuitry for a bus
US5457407A (en) * 1994-07-06 1995-10-10 Sony Electronics Inc. Binary weighted reference circuit for a variable impedance output buffer
US5955894A (en) * 1997-06-25 1999-09-21 Sun Microsystems, Inc. Method for controlling the impedance of a driver circuit
US6064224A (en) * 1998-07-31 2000-05-16 Hewlett--Packard Company Calibration sharing for CMOS output driver
US6118310A (en) * 1998-11-04 2000-09-12 Agilent Technologies Digitally controlled output driver and method for impedance matching
US6166563A (en) * 1999-04-26 2000-12-26 Intel Corporation Method and apparatus for dual mode output buffer impedance compensation

Also Published As

Publication number Publication date
HK1046999A1 (zh) 2003-01-30
DE60008800D1 (de) 2004-04-08
ES2217036T3 (es) 2004-11-01
ATE261210T1 (de) 2004-03-15
TR200400747T4 (tr) 2004-06-21
EP1247341B1 (en) 2004-03-03
AU4713101A (en) 2001-07-03
HK1046999B (zh) 2004-09-10
WO2001047120A3 (en) 2002-01-10
DE60008800T2 (de) 2005-02-10
US6347850B1 (en) 2002-02-19
WO2001047120A2 (en) 2001-06-28
CN1435008A (zh) 2003-08-06
CN1226826C (zh) 2005-11-09
EP1247341A2 (en) 2002-10-09

Similar Documents

Publication Publication Date Title
US7816942B2 (en) USB 2.0 HS voltage-mode transmitter with tuned termination resistance
TW563300B (en) Programmable buffer circuit
US6275077B1 (en) Method and apparatus for programmable adjustment of bus driver propagation times
CN104242907B (zh) 可编程高速电压模式差分驱动器
CN107978331B (zh) 阻抗校准电路和包括其的半导体存储器件
US7863936B1 (en) Driving circuit with impedence calibration and pre-emphasis functionalities
US6535945B1 (en) Method and apparatus for programmable adjustment of computer system bus parameters
JP2009118480A (ja) オンダイターミネーション装置及びこれを備える半導体メモリ装置
CN106155969B (zh) 数据传输系统及其传输方法
WO2022141800A1 (zh) 阻抗校准电路和方法
CN101427226A (zh) 具有有源上拉的串行通信总线
Wu A basic guide to I2C
CN101617301B (zh) 集成电路和电子器件
JP4282713B2 (ja) キャリブレーション回路を有する半導体装置及びキャリブレーション方法
TW201803272A (zh) 包括緩衝器電路之半導體裝置
CN213276413U (zh) 一种输出兼容hcsl时钟和lvds时钟的装置
US10250260B2 (en) Data communication system and semiconductor device
KR20110096845A (ko) 캘리브레이션 회로
US6801054B2 (en) Output buffer circuit
US6922076B2 (en) Scalable termination
CN105991156A (zh) 收发器及其运作方法
US7746096B1 (en) Impedance buffer and method
CN215181981U (zh) 端口复用电路、设备及电子设备
US7812640B2 (en) Bridge design for SD and MMC data buses
US7253666B2 (en) Clock frequency divider circuit and method of dividing clock frequency

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent