TW529161B - Semiconductor device and process for manufacturing the same - Google Patents

Description

529161 A7 B7 五、發明説明（J) 發明背景 發明領域 本發明提供一種用於鐡電記憶體及同類物件的電容器 及其製造方法。較具體地，本發明關於一種半導體裝置的 製造方法’該裝置具有一包括下電極層、鐵電層及上電極 層的電容器，其可抑制各層間的剝落，並維持鐵電層的電 屬性。 習知技術 近來，鐵電記憶體的焦點集中於半導體領域。下一代 鐵電記憶體的特性是回應快、隨機存取、多次重寫及耗電 低。目前的鐵電記憶體中，由一電晶體及其後包括一電極 及一鐵電層的電容器組成。這些步驟如同「JP-A 11-214655」中範例所描述的常見方法。習知技術的實施例將 以下述圖5及6說明。 首先，在形成一電晶體的基本基底2 1上，經由噴濺 而沈積50奈米（nm)的附著層22，例如二氧化鈦（Ti〇2 )、氮化鈦（TiN )等。經由噴濺而沈積200奈米的下電 極層23，例如鉑、銥、三氧化銥等。此外，經由Sol-Gel 法、金屬有機沈澱（MOD )、液態源噴霧化學蒸汽沈積（ LSMCVD )、噴濺、化學蒸汽沈積法（CVD )等而沈積 200奈米的SrBuTa2〇9 ( SBT) 、PZT等，以形成鐵電層 24，其係在氧氣中燒結。接著，經由噴濺而沈積1 〇〇奈米 的上電極層2 5，例如鉑、銥、三氧化銥等（圖5 A )。 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ 297公釐） ---------- (請先閱讀背面之注意事項再填寫本頁) 、1Τ 經濟部智慧財產局員工消費合作社印製 -4 - 529161 A7 B7 _ __ 五、發明説明（2) 在此之後，在上電極層25上形成厚度1.5微米（μιη )的光阻型樣26，以處理上電極，並以乾蝕刻處理上電 極層2 5 (圖5 Β )。乾蝕刻主要是在例如使用感應耦合離 子（ICP )的高密度離子鈾刻裝置上，在3毫陶爾或更低 的高真空下高度分離氯及氬的混合氣體，而以氬進行噴濺 触刻。一般而言，由於鉑及銥的汽化壓力因低反應性而極 低，所以經由噴濺鈾刻而分離的鈾及銥在蝕刻後再附著於 型樣的側壁。經由將氯、氟等加入鈾刻氣體，附著於側壁 的物質便轉變成氯或氟等，而能於淸洗的最後步驟中移除 〇 之後，移除附著於型樣側壁的蝕刻區27，接著以下 流氧灰化裝置移除剩餘的抗蝕劑型樣（圖5C )。 接著，在上電極層25及鐵電層24上形成厚度2.0微 米的光阻型樣28，以處理鐵電層，並以乾蝕刻來處理鐵 電層24 (圖5D )。由於鐵電層具有與鉑、銥等類似的蝕 刻特性，所以在類似的條件下，以蝕刻上電極層的類似機 制進行鈾刻。 之後，淸洗移除附著於型樣側壁的蝕刻區29，接著 以下流氧灰化裝置移除剩餘的抗蝕劑（圖6Ε )。 同樣地，在上電極層25、已處理的鐵電層24及下電 極層23上形成厚度2.0微米的光阻型樣30，以處理鐵電 層，並以乾鈾刻來處理下電極層23 (圖6F )。 由於下電極層是以類似於上電極層的材料製成，所以 使用類似的條件和機制進行蝕刻。 . 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ 297公釐） ~ -5- (請先閲讀背面之注意事項再填寫本頁) '1Τ 經濟部智慧財產局員工消費合作社印製 529161 Μ ____Β7__ 五、發明説明（3) 之後’淸洗移除附著於型樣側壁的蝕刻區3 1，接著 以下流氧灰化裝置移除剩餘的抗触劑（圖6G )。 當電容器的形狀依據上述步驟形成時，鐵電的屬性便 經乾鈾刻及淸洗而退化。因此，在最後一個步驟虫^，處理 電容器後’鐵電層便在等於或高於形成鐵電層的溫度下鍛 燒而再燒結，以恢復其電屬性。歷經上述步驟後，便形成 鐵電層的電容器。 然而，傳統方法有一個問題，即當電容器形成時，電 極層及鐵電層間產生了層剝落現象。 層剝落現象發生於各層蝕刻後，進行區域淸洗且進行 最後鍛燒時。因此，可認爲是區域淸洗溶液滲入電極層及 鐵電層間之間隙所造成的剝落現象，及由於鍛燒中電極層 及鐵電層間層損耗率之差異所造成的層間分離，直接導致 層剝落。 經由傳統半導體裝置的檢查，顯示上電極層的剝落並 非隨著鐵電層的表面型態變糟而發生，而是隨著較佳的鐵 電層表面型態而發生，亦即，較厚的薄膜密度產生較佳的 電屬性。因此，目前難以同時完成改善電屬性，並減少薄 膜剝落，造成了一個大的問題。 發明槪述 針對上述問題，雖然提出了一個方法，藉由在電極層 及鐵電層間至入一高附著性的電介質層，以避免剝落，但 其具有諸如鐵電層的電屬性退化、處理複雜等缺點，因此 本紙張尺度適用中國國家標準（CMS ) Α4規格（210X297公釐） (請先閎讀背面之注意事項再填寫本頁)

、1T 經濟部智慧財產局員工消費合作社印製 -6- 529161 A7 B7 Λ} 五、發明説明（ ，尙未確立最佳的方法。 (請先閱讀背面之注意事項再填寫本頁) 因而，本發明的一個目標是抑制在一半導體裝置中的 剝落現象，該裝置至少包括一鐵電層及其上所形成之上電 極，同時維持該鐵電層的電屬性。 依據本發明，由於經蝕刻而在第一層的表面形成了凸 面或凹面，所以由於洗滌液滲入或加熱步驟中的層損耗， 而在形成該凸面或凹面的第一層，及其上所形成的上一層 之間所造成的剝落，得以避免（稱之爲「錨效應」）。 圖示簡單說明 圖1爲一截面圖，描繪依據本發明一實施例的半導體 裝置 "Μΐ圖，描繪依據本發明一實施例之半導體 圖 區ί 裝置的製義#驟 f面圖，描繪依據本發明一實施例之半導體 裝置的製遙驟。 H 圖，描繪依據本發明一實施例之半導體 a ‘u 經濟部智慧財產局員工消費合作社印货 裝置的製造,^驟。 圖面圖，描繪依據本發明一實施例之半導體 裝置的製\餐:·、步驟。 圖6緣舞，截面圖，描繪依據本發明一實施例之半導體 裝置的製造靜％聚。 圖7爲描繪傳統半導體裝置中所發生的薄膜剝落。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） 529161 A7 B7 五、發明説明（5) 主要元件對照表 Η 半導體基底 12^22 附著層 13、23 下電極層 14 ' 24 鐵電層 i a、1 c、1 5、1 8 抗蝕劑型樣 1 b、1 6 ' 1 9、2 7、2 9、3 1 餓刻區 17 ' 上電極層 21 基本基底 26 ^28 00 光阻型樣 本發明之詳細說明 以下將說明詳細的方法。 首先’說明上電極層及其下鐵電層間剝落的問題。在 鐵電層形成後’便在處理及形成上電極的區域內形成抗蝕 劑型樣。接著，便鈾刻鐵電層，以便在鐵電層表面形成凸 面型樣。該型樣的尺寸應加以控制，以便該凸面型樣在之 後形成具有慮及的型樣線寬變化、調校誤差等的上電極的 步驟中，不與上電極型樣的外部重疊。意即，形成凸面型 樣之抗蝕劑型樣的線寬，較調校誤差限制之上電極的最小 線寬爲窄。 由於當鐵電層的蝕刻深度大於上電極的厚度時，上電 極無法順利地噴濺，所以鐵電層的蝕刻深度被調整成等於 或小於上電極的厚度，而且是等於或大於上電極厚度的一 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ 297公釐） ---------?丨 (請先閲讀背面之注意事項再填寫本頁)

、1T 經濟部智慧財產局員工消費合作社印製 -8- 529161 A7 _ B7 五、發明説明（6) 半，以便顯出錨效應。此外，有鑑於鐵電層的電屬性，需 要將鐵電層的鈾刻深度調整成等於或小於其厚度的一半。 在蝕刻鐵電層後，經由淸洗及灰化將蝕刻區及剩餘的 抗蝕劑層移除，接著經由噴濺形成上電極。在上電極形成 後，經由進行後續處理，與上電極接觸平滑鐵電層的狀況 相比，錨效應可避免剝落。可將上述方法應用於下電極及 鐵電層間的介面而獲得錨效應。 _ 範例 本發明將以下列範例詳細地進行說明。 圖1顯示依據本發明範例的半導體裝置。如圖中所示 1，本發明之半導體裝置的特性在於，其中上電極1 7及鐵 電層1 4具有一凸形區域。藉此結構，可抑制層剝落。在 此例中，一層上形成一凸形區域，但一層上亦可形成複數 個凸形區域。替代地，亦可形成凹形區域取代凸形區域。 圖2A至D、圖3E至Η及圖41至K，描繪圖1中所 示半導體裝置的製造過程。 首先，半導體基底1 1上形成一電晶體，其被一絕緣 層所覆蓋，經由噴濺二氧化鈦（TiOO 、氮化鈦（ΤιΝ ) 、三氧化二鋁（Al2〇3 )、鉅矽氮（TaSiN )等而沈積例如 50奈米的附著層1 2。該些層亦可經由噴濺、氧化或氮化 形成鈦、鋁、鉅矽等層而獲得。 經由噴濺鉑、銥、三氧化銥等而沈積例如200奈米的 下電極層1 3。經由重複塗層步驟，例如以金屬有機沈澱 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） --------1 衣-- (請先閱讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 -9 - 529161 A7 B7 五、發明説明（7) (請先閱讀背面之注意事項再填寫本頁) 法（MOD )處理SrBnTa2〇9 ( SBT )，以及將其在650〇C 或更高溫度的氧氣中鍛燒三十分鐘以上的步驟（圖2A ) ，便形成200奈米厚度的鐵電層14。除了金屬有機沈澱 法（MOD )外，形成鐵電層的方法包括Sol-Gel法、液態 源噴霧化學蒸汽沈積（LSMCVD )、噴濺、化學蒸汽沈積 法（CVD )等。 在此之後，經由旋轉覆蓋而在鐵電層14上塗一層厚 度2微米的光阻。接著，利用光分劃板製造上電極，而其 調校則被調整至後續步驟中形成上電極的區域。抗蝕劑型 樣1 5在暴露及顯影的步驟中形成（圖2B )。型樣尺寸小 於調校偏移限制之上電極大小的最小値。意即，若上電極 大小的規格在1.0微米i： 0.1微米內，而且調校偏移爲0.2 微米，那麼抗蝕劑型樣的規格便在0.7微米內。 經濟部智慧財產局員工消費合作社印製 接著，利用抗鈾劑型樣1 5作爲餓刻鐵電層1 4的遮罩 (圖2C )。蝕刻的條件爲例如使用高密度離子的感應耦 合離子（ICP )蝕刻器，且設定如下：電源2000瓦；偏壓 電力500瓦；壓力3毫陶爾；氯/氬流動率30/90 seem; 蝕刻深度爲50奈米以上，1〇〇奈米以下。 蝕刻之後，經由淸洗而移除附著於型樣側壁的蝕刻區 1 6 (例如，浸入濃度1 〇 %的鹽酸3 0秒），而剩餘的抗蝕 劑型樣1 5則接著經由灰化而移除（例如，在微波下流灰 化裝置上：微波電力1000瓦；水溫250°C ;氧流動率 1000 seem;處理時間3分鐘）（圖2D)。 經由諸如噴濺等傳統方法，沈積例如鉑、·銥、三氧化 本纸張尺度適用中國國家標準（CNS ) A4規格（210X 297公董) " ' -10- 529161 A7 _B7__ 五、發明説明（8) 銥等，而在鐵電層1 4上形成厚度1 00奈米的上電極層1 7 (圖 3E )。 (請先閲讀背面之注意事項再填寫本頁) 接著，經由旋轉覆蓋而在上電極層17上塗一層厚度 1.5微米的光阻。之後，利用製造上電極的光分劃板，暴 露及顯影光阻，以便形成抗飩劑型樣1 8。之後，利用抗 貪虫劑型樣1 8作爲蝕刻上電極層17的遮罩（圖3F )。蝕 刻的條件爲例如使用高密度離子的感應耦合離子（ICP ) 蝕刻器，且設定如下：電源2000瓦；偏壓電力500瓦； 壓力3毫陶爾；氯/氬流動率30/90 seem ;蝕刻深度爲 H5奈米（依據上電極厚度而過蝕15%，係考慮10%的 厚度變動及1 0 %的蝕刻率變動）。 蝕刻之後，經由淸洗而移除附著於型樣側壁的蝕刻區 1 9 (例如，浸入濃度1 〇%的鹽酸30秒），而剩餘的抗蝕 劑型樣1 8則接著經由灰化而移除（例如，在微波下流灰 化裝置上：微波電力1000瓦；水溫250°C ;氧流動率 1 000 seem ;處理時間3分鐘）（圖3G)。 經濟部智慧財產局員工消費合作社印製 在此之後，經由旋轉覆蓋而塗一層厚度1.5微米的光 阻。接著，利用製造鐵電層的光分劃板，暴露及顯影光阻 ’以形成抗蝕劑型樣1 a。之後，利用抗蝕劑型樣1 a作爲 蝕刻鐵電層14的遮罩（圖3H )。蝕刻的條件爲例如使用 高密度離子的感應耦合離子（ICP )蝕刻器，且設定如下 :電源2000瓦；偏壓電力500瓦；壓力3毫陶爾；氯/ 氬流動率30/90 seem ;蝕刻深度爲依據剩餘鐵電層厚度的 115%。 . 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -11 - 529161 A7 B7 五、發明説明（9) 倉虫刻之後，經由淸洗而移除附者於型樣丨則壁的蝕亥[]區 1 b (例如，浸入濃度1 0 %的鹽酸3 0秒），而剩餘的抗貪虫 劑型樣1 a則接著經由灰化而移除（例如，在微波下流;灰 化裝置上：微波電力1000瓦；水溫250°c;氧流動率 1 0 00 seem ;處理時間3分鐘）（圖41 )。 接著，經由旋轉覆蓋而塗一層厚度2.〇微米的光阻。 之後，利用製造下電極的光分劃板，暴露及顯影光阻，以 形成抗蝕劑型樣1 c。 之後，利用抗蝕劑型樣1 C作爲鈾刻下電極層1 3的遮 罩（圖4〗）。餓刻的條件爲例如使用高密度離子的感應 耦合離子（ICP )蝕刻器，且設定如下：電源2000瓦；偏 壓電力500瓦；壓力3毫陶爾；氯/氬流動率30/90 seem ;貪虫刻深度爲230奈米（依據上電極厚度而過鈾15%， 係考慮1 0 %的厚度變動及1 0 %的齡刻率變動）。 蝕刻之後，經由淸洗而移除附著於型樣側壁的蝕刻區 id (例如，浸入濃度10%的鹽酸30秒），而剩餘的抗蝕 劑型樣1 c則接著經由灰化而移除（例如，在微波下流灰 化裝置上：微波電力1 000瓦；水溫250°C ;氧流動率 lOOOseem;處理時間3分鐘）（圖4K)。 最後，爲恢復蝕刻、淸洗及灰化所造成鐵電層電屬性 的損害，便進行鍛燒，例如在650°C的氮氣中燒30分鐘 〇 最後所獲得的半導體裝置顯示高的電性能。此外，並 未發現發生剝落。 · 本纸張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 -12 - 529161 A7 B7五、發明説明（4 依據本發明，可有效避免傳統製造鐵電電容器方法所 發生的層剝落。 ---------— -- (請先閱讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） -13-

Claims (1)

1. 529161 A8 B8 C8 D8 六、申請專利範圍 1 1 · 一種半導體裝置，包括具有一下電極層、鐵電層 及上電極層的電容器，其中鐵電層的上表面形成一凸面或 凹面區域。 2 ·如申請專利範圍第1項之半導體裝置，其中在鐵 電層的上表面所形成的凸面或凹面區域完全被上電極層所 覆蓋。 3 ·如申請專利範圍第1項之半導體裝置，其中下電 極層的上表面亦形成一凸面或凹面區域。 4 ·如申請專利範圍第3項之半導體裝置，其中在鐵 電層的上表面所形成的凸面或凹面區域完全被上電極層所 覆蓋，而在下電極層的上表面所形成的凸面或凹面區域則 完全被鐵電層所覆蓋。 5 .如申請專利範圍第1或2項之半導體裝置，其中 在鐵電層上表面所形成的凸面或凹面區域的高度或深度， 小於或等於鐵電層厚度的一半，而且在上電極層的整個厚 度到一半厚度的範圍內。 6 ·如申請專利範圍第1或2項之半導體裝置，其中 在鐵電層上表面所形成的凸面或凹面區域的高度或深度， 小於或等於鐵電層厚度的一半，而且在上電極層的整個厚 度到一半厚度的範圍內，而在下電極層上表面所形成的凸 面或凹面區域的高度或深度，則小於或等於下電極層厚度 的一半，而且在鐵電層的整個厚度到一半厚度的範圍內。 7 . —'種+導體置的製造方法，該裝置具有—'包括 下電極層、鐵電層及上電極層的電容器，該方法包括一個 本紙張尺度適用中關家縣（CNS ) A4· ( 210X297公釐） 一 一 --- (請先閱讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 -14 - 529161 A8 B8 C8 D8 六、申請專利範圍 2 在鐵電層上表面形成凸面或凹面區域的步驟’使得上電極 層完全覆蓋在鐵電層上表面所形成的凸面或凹面區域。 8 .如申請專利範圍第7項之半導體裝置的製造方法 ，其進一步包括一個在下電極層上表面形成凸面或凹面區 域的步驟，使得鐵電層完全覆蓋在下電極層上表面所形成 的凸面或凹面區域。 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -15-