TW396562B

TW396562B - SRAM cell having bit line shorter than word line

Info

Publication number: TW396562B
Application number: TW087114558A
Authority: TW
Inventors: Han-Soo Kim; Kyeong-Tae Kim
Original assignee: Samsung Electronics Co Ltd
Priority date: 1998-06-12
Filing date: 1998-09-02
Publication date: 2000-07-01
Also published as: US6184588B1; DE19838475A1; JP3854749B2; KR100265770B1; JP2000031297A; GB2338341A; FR2779864B1; GB2338341B; FR2779864A1; GB9817164D0; KR20000001624A

Description

A7 A7 經濟部中央標準局員工消費合作社印製 __B7 五、發明説明（1 ) 發明背景 1. 發明範圍本發明和半導體裝置之記憶體細胞有關，尤其是和具有位元線短於字元線之S R A Μ細胞有關。 2. 相關技術描述 SRAM不需要更新作用而作用速度較DRAM裝置高，且耗電低。因此，該SRAM裝置廣泛用於電腦或攜帶型電子裝置之快取記憶體。該SRAiM裝置之一單元細胞是由一對驅動電晶體、一對轉移電晶體及一對負載裝置組成。 SRAM細胞視負載裝置類型可爲高負載電阻細胞或CHOS 型細胞。該高負載電阻細胞使用1 X 1 〇9 Ω或更高之高負載電阻做爲該負載裝置，及在該驅動電晶體堆積而該轉移電晶體爲N Μ 0 S電晶體。在該C Η 0 S型細胞，該驅動電晶體及該轉移電晶體爲NMOS電晶體，及該負載裝置爲PMOS 電晶體。該負載裝置使用之PMOS電晶體是一薄膜電晶體 (TFT)或一體電晶體。若該負載裝置使用之PMOS電晶體爲體電晶體，將增加該細胞區域。但若該負載裝置使用一 TFT ，該TFT可堆積於該驅動電晶體及該轉移電晶體=因此對使用TFT做爲負載裝置之SRAM細胞，該細胞區域可如同該高負載電阻細胞減到最小° 如上述，因爲該SRAM細胞使用該TFT或電阻器做爲負載裝置，可將該細胞區域減到最小，故廣泛用於高積體 SRAM裝置。圆1是US專利No. 5,3 79,25 1揭示之SRAM細胞布局圖。 -4- 本紙乐尺度適用中國國家標準（CNS ) Λ4規格（210X 297公釐） --------^------- 丁 0¾ '1· ·, ^ (請先閲讀背-面之注意事項再填寫本頁) 經满部中央標準局員工消費合作社印製 A7 ___ B7 _ — — 五、發明説明（2 ) 參照圖1 ’絕緣區域2 4定義一對沿y方向彼此平行之作用區，位於一半導體基體上。在各作用區’ 一轉移電晶體及一驅動電晶體串聯。另外，一對轉移電晶體在作用區形成，彼此相鄰，共用一經過該細胞中央及和該作用區交叉 <閘電極，也就是字元線2 I。該字元線2 1及該驅動電晶體之閘電極2 2及2 3在處理中並未同時形成。一節點接觸 25位於該驅動電晶體及該轉移電晶體間，和該驅動電晶體串聯，及一閘電極接觸2 7位於各驅動電晶體之閘電極2 9 及2 3 =因此二個節點接觸2 5及二個閘電極接觸2 7在一細胞形成。該節點接觸25曝光之作用區和該驅動電晶體閘電極連接，其沿y方向經閘電極接觸2 7和曝光作用區相鄭，以形成一閂鎖電路。另外，一接地接觸2 8位於各驅動電^ 體一源極區域，及一位元線接觸26位於各轉移電晶體〜極區域（或源極區域）。雖未示於圖i ，在US專利 5，3 7 9，2 5 1中，將該位元線接觸2 6上部份曝光及涵蓋錢樓地接觸2 8之一接地板位於該細胞區整個表面。在該US專利No. 5,379,25 1中，該細胞之y方向長咬長過X方向長度。因此，在一細胞中位元線長過字元線。該位元線較長，該位元線之寄生電容會較多，故增加緩^ 位元線之信號轉移延遲時間。結果很難改良該SRAM ;、用速度。另外，依照該US專利No. 5,379,25 1 ，該字斤 . % 有一部份和该驅動電晶體閘電極重叠。也就是該罕元跑爲該轉移電晶體閘電極，而該驅動電晶體之閘電極未在v 同處理中形成。因此，該SRAM細胞之製程複雜，且今 -5- 本纸張尺度適用中國國家標準（CNS ) Λ4規秸（210x 297公垃） --------裝------訂 ---· (請先閱讀背面之注意事項再填寫本頁} A7 -------------- B7___________ 五、發明説明（3 ) 元線之寄生電容增加，故很難怏速選擇想要之細胞。同時，在該此專利No. 5,379,25 1中，涵蓋所有接地接觸之接地板位於該細胞陣列區域整個表面，因此該接地板造成之壓降減到最小這可改良各細胞作用電壓邊際a但這亦增加該位元線及該接地板間之寄生電容以及該字元線及該接地板間之寄生電容，這使得該SRAM裝置之作用速度減缓》圖2是該細胞陣列區域部份之等效電路圖，其中另一傳统SRAM細胞和圖1不同是以短陣排列。圖2中多個SRAM細胞Cl 1 ，C12，. ，cin以X方尚和該第一字元線WL 1連接，且共用一第一接地線Vssl。多個S A R Μ細胞C 2 1，C 2 2 ’ · _.，C 2 η以和該第一字元線w L 1 平行，和一第二字元線WL2連接，且共用—第二接地線 V s S2。也就是該接地線及該字元線爲Χ方向。另外，對备細胞供電之電力供應vec和該字元線平行。經濟部中央標準局貝工消費合作社印製 1^1 If n^v m* ^〆 ^^—.1 ι^ϋ it -J， (請先M讀背面之泣意事項存填寫本筲) 同時’該細胞C 1 1，C 2 1 以圖2之y方向共用—對位元線BL1及/BL1。另外，該細胞C12，C22，.·.共同另〆對位元線BL2及/BL2。因此，該字元線和該位元線交又3 如圖2所示，該SRAM裝置中多個細胞和一字元線連接，共用一接地線，其SRAM細胞之作用電壓範圍降低。例如，若電壓V c c供至該弟一字元線W L 1 ’以由和該第一字元線W L 1相連之該細胞C 1丨，C 1 2 ’ · ·. c 1 n，.，.中擇一細胞，和該第一字元線W L 1相連之所有細皰之轉移電晶體打開。因此，細胞電路丨丨，〖2，...，〖π，...由位元線Bl j， /BL1，BL2，/BL2，... ’ BLn，/BLn，流經所有細跑 -6 - 本紙張尺度適用中國國家標準（CNS〉Λ4規格（210X297公趋） A 7 B7 經濟部中央樣準扃員工消费合作社印裝五、發明説明（4 )

Cll，C12Cln，.·.預先充電至如一供電電壓之預定電壓。此時，該細胞電路LL , ，In，造成之壓降在該第一接地線Vssl發生。該壓降是由該接地線之電= Rs以及在該驅動電晶體源極區域及接地線間之接觸電阻 Rc造成。結果，流經和該第~字元線wu連接之所有細胞 C11，，... ’ Cln，…之電流，流經_接地線，也就是該第一接地線，因此高於該接地電壓之正（+ )電壓引入各細胞疋驅動電晶體源極區域。因此，最高之正電壓引入遠離該字元線一端之細胞Cln及cin之驅動電晶體源極區域。例如’若該供電電壓Vcc供至該第一字元線WL1，細胞電泥11，12，...，L，…由和該第一字元線WL 1連接之所有細胞c Η，c!2 ’…，C丨n，…流經該第—接地線vss〗。此時’引入第π個細胞C 1 η之驅動電晶體源極區域之電壓 VsN如下。 η VSN - Rs χ Σ (/ χ //) + In x .-(1) 由公式1可知當較多細胞共同一接地線時，引入離該接地線終端最遠之該細胞驅動電晶體源極區域之電壓較高。因此，該SRAM細胞之作用電壓範圍降低，故使該SRAM 裝置之低壓特性惡化。發明概論本發明之一目的是提供位元線之寄生電容及字元線之寄生電容降低之SRAM細胞，以改良細跑之作用速度，且使接地線之壓降最小化，以改良低壓作用待性。 -7- 本紙張尺度適用中國國家標準（CNS > Λ4規格（2丨OX297公犮） I---- I n n n - - - n I— T ，T 4 -· - (請先閱讀背面之注*事項再填窍本頁)

J A7 A7 經濟部中央標準局貝工消費合作社印製 —________B7 五、發明説明（5 ) 因此，爲達到以上目的，本發明包含第一及第二驅動電晶體，在該半導體基體具有彼此平行之第一及第二閘電極 :及第一及第二轉移電晶體共用一位於該第一閘電極及第二閘電極閘之第三閘電極。該第三閘電極做爲該第一及第二轉移電晶體之一共閘電極。該第一轉移電晶體和該第一驅動電晶體串聯5及該第二轉移電晶體和该弟二驅動電晶體串聯。在此，該第一及第二轉移電晶體之通道長方向對該第一及第二驅動電晶體之通道長方向爲20〜70°。另外，該弟一及第二驅動電晶體和該弟一及弟二轉移電晶體在該第一閘電極及該第二閘電極間_聯，因此該第一及第二驅動電晶體源極區域在該細胞邊緣形成。该對驅動電晶體及該對轉移電晶體爲NMOS電晶體。若在該對驅動電晶體間有一對轉移電晶體之SRAM細胞於一矩形平面形成，對應該驅動電晶體通道寬之細胞長度短於對應該驅動電晶體通道長方向之細胞長度。另外，本發明另包含一字元線和該第三閘電極電連接，及和該第一及第二閘電極垂直。該字元線最好經過該細胞中央。因此，該字元線經過第一及第二轉移電晶體間。結果，該第一及第二轉移電晶體分別位於該字元線二側。另外，本發明另包含一對接地線和該第一及第二驅動電晶體之源極區域電連接。該對接地線最好和該字元線垂直。另外，本發明尚在該對接地線間包含一對位元線。該對位元線和該接地線平行。該位元線之一和該第一轉移電晶體之汲極區域電連接（對著該第一轉移電晶體及該第一驅 -8- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公t ) I n II - II--y^------丁 - , U3 T访 (婧先閱讀背面之注意事項再填转本頁) A7 ________B7_____ 五、發明説明（6 ) 動電晶體共用之該第一節點接面）及另一和該第二轉移電晶體之汲極區域電連接（對著該第二轉移電晶體及該第二驅動電晶體共用之該第二節點接面）。另外，衣發明尚包含一對電力線插入該半導體基體及各接地線間。該對電力線之一經由一負載裝置和該第—閘電極及該第二驅動電晶體汲極區域電連接，而另一經由另— 負載裝置和該第二閘電極及該第一驅動電晶體汲極區域電連接。最好使用電阻器或薄膜電晶體做爲該負載裝置，且該薄膜電晶體是一 PMOS電晶體。依照本發明’在該矩形平面形成之該SRAm細胞之—位元線長度短過其字元線長度。因此，在一多個單元細胞以矩陣排列之細胞陣列區域，可降低各位元線之寄生電容，因此可改良如謂出儲存於該細胞資訊之存取時間之細胞作用速度。另外，琢接地線和該字元線垂直，因此可降低該接地線和該所選細胞連接引起之壓降3因此，該細胞之作用電壓範圍可最大化，以改良該細胞之低壓特性。圖式簡述經濟部中央標準局員工消費合作社印製本發明以上之目的優點由較佳賁施例之描述，加上參照附圖而更清楚，其中： ,—圖1之布局圖顯示傳统.SRAM細胞： S 1是一細胞陣列—屋.域部份等效電路圖，其和圖i之傳統'SRAM細胞不同是以陣歹彳排列：屈j至丨2之布局歐説明依照本發明之一 $ r a Μ細胞：圖i〇A至丨8Α是圓12ϋβΑλ4細胞沿線αα，顯示處理程 ___ - 9- 本紙μ度家標準（CNS) Λ4規格⑺〇>< 297公益--- A7 B7 五、發明説明（7 ) 序之一階段之斷面圖：圖13B至18B是圖12該SRAM細胞沿線BB’顯示處理程序之一階段之斷面圖：圓13C至18C是圖12該SRAM細胞沿線£〇1'顯_差_處』里程序之一階段之斷面圖：以及圖1 9是一細胞陣列區域之部份筹故電路圖，其中圖12 之’ SRAM細胞爲矩陣形式。較佳實施例描述本發明採用使用電阻器做爲負載裝置之高負載電阻器細胞，但亦可於使用PMOS薄膜電晶體做爲負載裝置之TFT 細胞採用相同觀念。

參照圖3、4、13A、13B及13C，依照本發明之一 SRAM 細胞包含第一及第二閘電極1 〇3 a及1 03 b，在一半導體基體.1 00和y轴平行。該第一閘電極1 03a和一與該第一閘電極1 03a在X方向交又之作用區1 〇】構成一第一驅動電晶體 TD 1 ，及該第二閘電極1 03b和與該第二閘電極1 03b在X 經消部中央標準局員工消费合作社印製 (請先閱讀背面之注意事項再填艿本頁) 方向交又之作用區1 〇 1構成一第二驅動電晶體TD2。圖i 3 A 、丨3 B及1 3 C之參考數字1 〇 1 a表示定義該作用區1 0 1之絕緣膜。一第三閘電極1 〇3 c位於該第一閘電極1 03 a及該第二閘電極1 03b間。該第三閘電極1 〇3c做爲第一及第二轉移電晶體TA 1及TA2之共閘電極。該第一轉移電晶體TA 1 和該第一驅動電晶體TD 1串聯，及該第二轉移電晶體TA2 和該第二驅動電晶體TD2串聯。在此，該第一及第二轉移電晶體T A 1及TA2通道長方向相對於該第一及第二驅動電 -10- 本紙張尺度適用中國國家標準（CNS ) A4規核（210X297公犮） A7 __B7 五'發明説明（8 ) 晶體TD1及TD2通道長方向爲20°〜70°，最好爲45°。如上述，若共用該第三閘電極1 03c之第一及第二轉移電晶體TA 1及TA2位於該第一及第二驅動電晶體TD 1及TD2 間，和該第一及第二閘電極l〇3a及103b平行之y方向 SRAM細胞長度可短於X方向長度。經濟部中央橾準局員工消費合作社印裂 -¾衣-- | i·?.,,.' (請先閱讀背面之注意事項再填寫本頁) 參照圖5及6，依照本發明之SRAM細胞，一對導電層陽模105a及105b在該第一及第二驅動電晶體TD1及TD2 之源極區域上方和y轴平行。該第一導電層陽模1 〇 5 a延伸至該第二驅動電晶體閘電極，也就是該第二閘電極1 〇3b上部。該第二導電層陽模1 05b延伸至該第一驅動電晶體閘電極，也就是該第一閘電極1 03a上部。在該第一及第二導電層陽模105a及105b ，該第一及第二驅動電晶體源極區域以上及該第一及第二閘電極1 03a及1 〇3b以上之部份，使用圖6之光罩陽模選擇性地摻雜。該摻雜導電層陽模1 〇5a 及1 05b做爲一電力線（Vss線）供電給該SRAM細胞=另外，該導電層陽模l〇5a及105b未顯示部份做爲一對負載電阻器，爲該SRAM細胞之負載裝置。該對負載電阻器分別通過該第一及第二轉移電晶體之通道區域上部。可使用一對PMOS薄膜電晶體取代負載電阻器。圖7及8中，該第一驅動電晶體T D 1之汲極區域，該第二閘電極1 03b及和電力線1 05a連接之一負載電阻器由一第一本地互連結線1 1 U彼此電連接。另外，該第二驅動電晶體TD2之汲極區域，該第一閘電極1 03 a及和另一電力線 1 〇5b連接之其它負載電阻器由一第二本地互連結線丨Π b -11 - 本紙張尺度適用中國國家標準（CNS ) Λ4規輅（210X29"?公趋） A7 B7 五、發明説明（9 彼此電連接。因此，—對驅動電晶體TDi及td2以及—誉，負載電阻器’加上第-及第二本地互連結線川3及叫構成一問鎖電路3在此，兮学 L , ^彺此S珩一本地互連結線U la之—蛛端經由一節點接觸109a和該第一驅動電晶體τ⑴之没：區域連接，而該第-本地互連結線llla之卜終端經由j 連接接觸W9b和㈣二閘電極1Q3b及該負載電阻器連接 =另外，該第二本地互連結線lub之—終端經由另—節點㈣l〇9a和該第二驅動電晶體丁〇2之汲極區域連接，及該第二本地互連結線Ulb之另一終端經由另一連接接螂 1〇9b和該第_閘電極i〇3a及另一負載電阻器連接。在圖9、I 〇、1丨及丨2，該第三閘電極丨〇3 c經由字元線接觸115w和與x方向平行之—字元線U3w電連接，及^ 券一及第二驅動電晶體TD丨及TD2之源極區域經由一對接地線墊接觸1 1 5s分別和一對與y方向平行之接地線丨丨9$ 電連接3孩對接地線丨1 9s和y軸平行。該第一及第二轉移電晶體T A 1及T A2汲極區域經由一對位元線墊接觸n 5b 分別和一對位元線1丨9b電連接。該對位元線丨丨9b和y軸平行位於該對接地線1 1 9 s間。將描述依照本發明製造S R A Μ細胞之方法。在圖3、4、13 A、13 Β及13 C ,定義作用區之絕緣層 1 0 1 a在一半導體基體1 〇〇之預定區域形成。使用一曳出該作用區陽模1 〇 1之光罩形成該绝緣層1 〇〗a。一閘極氧化層 (未顯示）在形成該絕緣層1 0 1 a之半導體基體作用區形成。如換聚化矽層或polycide層之〜導電層在形成該閘極氧化 12 - 本纸張尺度適财ϋ财料（⑽）Λ现格（210 X 297^^7 請閱讀背 5 項 I 再，1 填、本衣頁訂 %濟部中央操率局貝工消費合作衽印裝 ΑΊ B7 五、發明説明（1〇層之該合成架構整個表面形成，及該導電層使用龟 Λ出圖4 之閘電極陽模103a、l〇3b及103c之光罩將圖型形成 V叫，因此在孩閘極氧化層一預定區域形成第一至第三閘雷斤 % l〇3a 、103b及103c。在此，該第一及第二閘電極1〇3 戈 l〇3b 彼此平行。該第一閘電極1 03a做爲該第一驅動電晶體了^ 之閘電極，及該第二閘電極l〇3b做爲該第二驅動咖θ 电阳體 TD2之閘電極。如圖13Α及13Β所示該第三閘電極13〇^在第一及第二閘電極l〇3a及i〇3b間形成。該第三閘電極1〇3^ 做爲4第一及第一轉移電晶體T A 1及T A 2之共間電接。然後’利用該第一至第三閘電極l〇3a、103b及103c，以及該絕緣層1 0丨a做爲一離子植入光罩，以植入摻雜離子來形成微摻雜汲極（LDD)區域。接著，一 CVD氧化層在形成第一至第三閘電極1 〇3a、1 〇3b及1 〇3c之該半導體基體整個表面形成，及將該C V D氧化層各向異性蝕刻以在該第一至第三閘電極l〇3a、103b及103c側牆形成間隔s。搀雜離子在形成該間卩南S <半導體基體作用區植入，以形成該第一及第二驅動電晶體TD 1及TD2以及該第一及第二轉移電晶體T A 1及T A 2之源極/没極區域（未顯示）。經濟部中央標準局員工消費合作社印來 -衣---- ί請先閱讀背面之注意事項再填寫本頁) 在圓5、6、14A、14B及14C，如氧化層之第一介電間層1 04在形成茲間隔S及該源極/及極區域之該半導體替個表面形成3 —未搀雜聚化矽層在該第一介電間層丨〇4形成。對茲未摻聚化矽層製作圖型，因此在該第一及第二驅動電晶體TD I及TD2上方形成一對電力線丨〇5a及1 〇51)，及一對負載電阻器RL由該電力線延伸3該對負載電阻器尺 -13- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297^*7 A7 B7 五·、發明説明（11 ) ---------¾. ! (锖先閱讀背面之注東事項再填W本頁) 分別延伸至該第一及第二間電極l〇3a及1〇3b上部份。利用戈出圖ό之離子植入陽模107之光罩將如砷（As)或墙（p) 之摻雜離子選擇性地植入該對電力線1〇5a及i〇5b，因此形成低電阻電力線l〇5a及l〇5b。此時，該摻雜離子選擇性地植入圖6之離子植入陽模107 ~孔部份。因此，該摻雜離子植入該延伸至該第一及第二閘電極1 〇3a及！〇3b上部份之未摻雜聚化矽層。在圖7、15A、15B及15C中，如_ cvd氧化層之平面化第二介電間層1 08 ’在形成該負载電阻器&及該電力線 l〇5a及105b之丰導體基體整個农面形成。將兮第二介電間層1 0 8製作圖型，形成將該第一及第二驅動電晶體τ D 1及丁 D 2没極區域’也就是吊一及弟二節點接面曝光之一對節點接觸孔1 0 9 a °此時’同時形成一對連接接觸孔1 〇 9 b，將該第一及第二閘電極1 〇 3 a及10 3 b各一终端及和該第一及第二閘電極相鄰之負載電阻器Rl —終端曝光。經濟部中央標準局員工消费合作社印¾ 層-之填滿層在形成半導體基間層108 連接接觸此，該第 0如換雜一及第二 3將該導在圖8、1 6 A、丨6 B及1 6 C中，如換雜聚化石夕該節點接觸孔1 〇9a及該連接接觸孔1 〇9b之導電該對節點接觸孔1 〇 9 a及該對連接接觸孔1 〇 9 b之體整個表面形成。接著，該導電層在該第二介電曝光前復蓋敍刻，以分別在該節點接觸孔1 〇 9 a及孔1 09b形成第一及第二栓陽模1 1 0a及1 1 Ob。在一及第二栓陽模1 1 0a及1 1 Ob可爲如鎢之金屬層聚化矽層或鎢polycide層之一導電層在形成該第栓陽模1 1 0a及Π 〇b之半導體基體整個表面形成 -14 - 本紙張尺度適用中國國家標準（CNS ) Λ4規核（2I0X297公兑）經濟部中央橾準局負工消费合作社印製 A7 ---------B7 五、發明説明（12 ) 一" ' 電層製作圖型以形成—第—本地互連結線丨丨la，將該第一驅動電晶體TD 1之汲椏區域和該第二驅動電晶體TD2之閘宅私103b連接’及一第二本地互連結線11 lb將該第二驅動電晶體TD2汲極區域和該第一驅動電晶體TD丨閘電極 1 0 j a連接。因此’該第_及第二本地互連結線丨1 a及1 1 ^匕構成一閂鎖電路。圖9、10、17A、17B及17C中，如VCD氧化層之一第二介電間層1 12在形成該第一及第二互連結線u丨a及 Π lb之半導體基體整個表面形成。將該第三介電間層112 蝕刻至一預定深度d，以形成一溝定義在接著處理中一字元線 '一位7L線墊及一接地線墊所在區域。也就是形成該字元線、該位元線墊及該接地線墊之溝利用一波紋處理形成。在此’該字元線之溝和x軸平行，經過該細胞中央及經過β第二閘電極1 〇 3 c上部份。另外，該接地線-塾之溝在器：驅動電晶體源極區域上部份形成，及該位元線墊之溝在各轉移電晶體汲極區域上部份形成，對著該節點接面。接著’將形成？豕波紋處理之溝之第三介電層i I 2製作布圖，以分別在該位元線墊溝、該接地線墊溝、及該字元線溝形成一位元線整接觸孔丨1 5 b、一接地線塾接觸孔1 1 5 s，及一字元線接觸孔1 1 5 w。在此，該位元線整接觸孔η 5卜將該轉移電晶體及極區域曝光，及該接地線墊接觸孔π 5 s將或驅動C晶體足源極區域曝光。另外，該字元線接觸孔丨丨$ w 將％第三閘電極丨03 c B泰光。在圖1丨、1 2、1 8 A、1 8B及 1 8 C ’如鎢層t 一金屬層在形成該位元線整接觸孔1 1 5 b， ______- 15- 本紙浪尺度適用中國國家標準（ilVS )~A4規祐（2丨〇x 297公茇)~ ---—- m I. m n n n —I. 11>- 味^- n . - - m n T u^r-5 (請先閲讀背面之注t事項再填寫本頁) 經滴部中央標隼局員工消費合作社印聚 A7 _______B7 五、發明説明（13 ) ~~ 該接地線墊接觸孔115 S及該字元線接觸孔115 W之半導體基體整個表面形成，填充該接觸孔n5b)、ii5s及115 w及該溝。接著該金屬層在該第三介電間層112曝光前覆蓋蝕刻’以形成一接地線墊113 S、一位元線113 b、及一字元線113w。在化學機械磨光（CMP)中最好將該金屬層覆蓋蝕刻。該接地線墊1 13 s經由該接地線整接觸孔115s和該驅動電晶體源極區域連接，該位元線墊1 13 b經由該位元線墊接觸孔1 15b和該轉移電晶體汲極區域連接，及該字元線 113 w經由該字元線接觸113 w經由該字元線接觸孔115 w和該第三閘電極103c連接。然後，如CVD氧化層之一第四介電間層116在形成該位元線墊π 3 b、該接地線墊113 s 及該字元線113w之半導體基體整個表面形成。將該第四介電間層116製作圖型，以形成一接地線接觸孔〗丨7s將該接地線墊11 3 s曝光，及一位元線接觸孔1 1 7b將該位元線塾 1 1 3b曝光。接著形成覆蓋該接地線接觸孔1丨7S之一接地線 119s及覆蓋該位元線接觸孔117b之一位元線119b。該接地線11 9s及該位元線1 1 9b和該字元線1 1 3\v垂直。該接地線119 s在該電力線1 0 5 a及1 0 5 b上堆積，以將其間之寄電容最大化。若該接地線1 1 9 s及該電力線1 〇 5 a及I 〇 5 b間之寄生電容增加，則該電力線105a及105b可有較高之雜訊免疫。圖19中，第1至3字元線WL1、WL2及WL3和X轴平行，及多條電力線Vcc及多條位元線BL1 、/BL1 、/BL2 、BL2、BL3、/BL3、/BL4及BL4和y軸平行，而接地線 -16- 本纸狀度適用中國國家標举（CNS ) Λ4規格（21〇;>< 297公垃) --- • m ---------¾衣------1T------,----------- (請先閱讀背面之注t-事項再填寫本頁) · . 經濟部中央標準局員工消費合作社印" A7 B7 五、發明説明（μ )

Vss及電力線Vcc如圖i8A及I8B所示堆疊。多個在X方向之細胞C 1 1、C 12、C Π、C 14和該第—字元線WL丨連接，及多個在X方向之細胞C21、C22、C23、C24，...和該第二字元線WL2相連。多個細胞C3 1 、C32、C33、 C34 ，...和該第三字元線相連。若和供電電壓對應之一電壓供至該第一字元線WL 1以選擇一細胞如（C 12)，細胞電流流經和該第一字元線WL 1連接之所有細胞C 1】、C 1 2、 C 1 3、C 14，…。此時，一接地電壓也就是Ο V，供至除該第一字元線WL 1外之字元線’因此關掉連接於該第一字元線W L 1外之字元線之細胞轉移電晶體。因此，該細胞電流只流經和該第一字元線w L 1連接之多個細胞C 11，C 12， C 1 3，C 14，...。該細胞電路由各位元線經和該第一字元線W L 1連接之細胞流至接地線v s s。如圖1 9所示，流經接地線V s s之細胞電流等於由二相鄰細胞流出之電流和。既然一接地線V s s引起心壓降是因只泥經二個細胞之細胞電流而造成，故其含較傳統細胞少。這是因爲在傳統SR AN 細胞該接地線和該字元線平行’但在本發明卻和該字元線垂直。該接地線V S S壓降是由該接地線V S S之電阻R s ·及在該接地線Vss及該驅動電晶體源極區域間之接觸電阻RC’ 造成。依照本發明，該位元線短於在一細胞中和和該位元線交叉之罕元線。因此，該位元線造成之R C延遲時間會較位元缘長於罕元線之傳統S R A Μ細胞少。結果，可改良該 SRAM裝置之作用速度。另外，該接地線和該字元線垂直 -17- 本紙張尺度適用中國國家標準（CNS ) Λ4現栳（2丨〇 X 297公楚） (請先閱讀背面之注r事項再填寫本頁) -裝.

、1T 五、發明説明（Ί5 。因此，若和—供電電、接之字元線，液經和兮户^ ^之电壓供至和一所選細胞小於只流經謗所 Λ斤C細胞連接之接地線之細胞電洗經一接地線之％ h 相砩細胞之電流。結果，试接地線之壓降減到„ 傅，.无SRAM細胞少，因此將詞胞作用電壓範圍最=小。因此可將依照本發明之SRAM雜，依照本發明之：化’以改良該細胞之低壓特性。另外此平行堆疊，將择力胞’ 一供電線及-接地線相繼被訊輸入該供電線：：：：：=寄ΐ:容'因此即使電! 。結果供應穩定之佴“;〜斤生“可將孩電雜訊過^ 二 < < 仏％电壓給該SRAM細胞。可由4於本技術者在本發明範圍内上描述之實例。 -I In m - - - - I i— - · ---I__I I 丁 (請先閱讀背\§之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印裝本紙伕尺度適用中國國家標準（CNS ) Λ4规格（210X297公茇）

Claims

經濟部中央標準局員工消費合作社印製 A8 B8 C8 f D8 々、申請專利範圍 1. 一種S R A Μ細胞，包含：一半導體基體；第一及第二驅動電晶體，在該半導體基體具有彼此平行之第一及第二閘電極；第一及第二轉移電晶體，共用位於該第一閘電極及該第二閘電極間之一第三閘電極，其中該第一及第二轉移電晶體分对^該第一及第二驅動電晶體串聯；以及一字元線’經過該第· ~~轉移電晶體及該弟二轉移電晶體間，其中該字元線和該第三>1電極電連接及該第一及第二閘電極交叉。 2. 根據申請專利範圍第1項之SRAM細胞，其中和該字元 i泉垂直方向之長度少於該字元線方向長度。 3. 根據申請專利範圍第1項之SRAM細胞，另外包含一對厚元線和該第一及第二閘電極平行，其中該對位元線分別和、面内由該第一轉移電晶體及該第一驅動電晶體共用之第一節點接面之該第一轉移電晶體一汲極區域，及面向該第二锋1移電晶體及該第二驅動電晶體共用心第二郎點接面之第二轉移電晶體一汲極區域電連接。 4. 根據申請專利範圍第3項之SRAM細胞，其中該位元線短於該字元線。 5. 根據申請專利範圍第1項之SRAM細胞，其中該第一及第二轉移電晶體通道長方向相對於該第一及第二驅動電晶體通道長方向爲20-70°。 6. 根據申請專利範圍第1項之SRAM細跑，其中該字元線 -19- 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） ----τ—:—ίι裝------訂------4 (請先閏讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 A8 B8 C8 · D8 六、申請專利範圍經·過該第一驅動電晶體通道區域及該弟二驅動電晶體.通道區域。 7. 根據申請專利範圍第1項之SRAM細胞，另外包含一對接_地—線和個別1弟一及第二驅動電晶體源極區域電連接，其，中.該對—接地線和該對位元線平行。 8. 根據申請專利範圍第7項之SRAM細,胞，其，中該對位元線在該對接地線間。 9. 根據申請專利範圍第7項之SRAM細胞，另外包含一對電力線分別經由第一及第二負、載裝置和.該第一及第二P 點接面連接，_甚„„中該對電力線在該接地線《下及和之乎行〆 10. 根據申j青專利範圍第9項之SRAM細胞，其中該第一及第二負載裝置爲電阻―器或薄膜電晶體。 11. 根據申請專利範圍第9項之SHAM細J包，其中該第___一 A 第二負載裝置分別_ _經過該第一及第二轉移電晶體之通道區域。 12. 根據申請專利範圍第3項之SRAM細胞，另外包含一對電力線分別經由第一及第二負載裝置和該第一及第二節默」矣面連接。 13. 根據申請專利範圍第12項之SRAM細胞，其中該對電力線和該對位元線平行。 14. 根據申請專利範圍第1 2項之SRAM細胞，其中該第一及 -第二負龙裝置爲電阻器或薄膜電晶體。 15. 根據申請專利範圍第12項之SRAM細胞，其中該第一及 -20- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） ----Γ--裝------訂------^ (請先閔讀背面之注意事項再填寫本頁) 六、申請專利範圍第二負載裝置分別經過該第一及第二轉移電晶體通道區域。 16. —種SRAM細胞，包含：一半導體基體；第一及第驅動電晶體，在該半導體基體具有彼此平行之第一及第二閘電極：第一及第二轉移電晶體，共用位於該第一閘電極及該寧二閘電極間之一第三開電極，其中該第一及第二轉移電晶體分，別和該第一及第二驅動電晶體串聯；一對電力線’ _分別經過該第一驅動電晶體源極區域-及該第二驅動電晶_體源極區域，其中該對電力線和該第一及<第二開電無平行；一對負載裝置和各電力線之一終端連接，其中該對負载-裝置分別經過該第一夂第二轉移電晶體通道區域，延伸至該第一及第二閘電極上部份；一第·一本地互連結線將該第·一驅動電晶體及該弟一轉移電晶體共用之第一節點接面，該第二閘電極，及該等負載裝置_.中延伸至該第二閘電極上部份者之一終端彼此連接，經濟部中央標準局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 一第二本地互連結線將該第二驅動'電-晶體及該弟一轉移電晶體共用之第二節..點__接.面，該第一閘電極，及另、一延伸至該/第一閘電極上部份之負載裝置一終端彼此連接 :以及一字元線和該第一及第二閘電極垂直，及通過該第一 -21 - 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）經濟部中央標準局員工消費合作社印褽 A8 B8 C8 · D8 六、申請專利範圍轉移電晶體及該第二轉移電晶體間，其中該字元線和該第三閘電極電連接。 Π:根據申請專利範圍第16項之SRAM細胞’其中第一介電間層分別插於該第一及_第二閘電極及該對電力線間，及該第三閘電極及笔_對t載裝置間。 18. 根據申請專利範圍第16項之SRAM細胞，其中該對負載裝置爲電阻器或薄膜電晶體。 19. i據申請專利範圍第16項之SRAM細胞，其中該第二及第三介電間層相繼％疊及插入該字元線及該對電力線間。 20. 根據申請專利範圍第16項之SRAM細胞，其中該字元線通過該第一及第二驅動電晶體之通道區域。 21. 根據申請專利範圍第16項之SRAM細胞，其中該字元線方向長度大於和該字元線垂直方向長度。 22. 根據申請專利範圍第16項之SRAM細胞，另外包含一對接地線分別和該第一及第二驅動電晶體源極區域電連接，其中各接__地線堆疊及序.行於各電力線。 23. 根據申請專利範圍第22項之SRAM細胞，另外包含一對位元線，和該對接地線平行，其中該對位元線位於該對接地線間及分別和該第一及第二轉移電晶體％趣區域電連接。 24. 根|一申請專利範圍第23項之3&八材细』包，其中該對位元線rSr、該對接地線冶杻1¾之導電層形成。 25. 、根申請專利範圍第24項之SRAM細胞，其中該對位元森及該對接_地線由一 _ .第一介電間層和字元線隔絕，。 -22- 本纸張尺度適用中國國家標準（CNS ) 格（210X297公釐） ----Ml J!裝------訂------I------ (請先閲讀背面之注意事項再填寫本頁)