[go: up one dir, main page]

TW202520888A - 半導體裝置結構和其形成方法 - Google Patents

半導體裝置結構和其形成方法 Download PDF

Info

Publication number
TW202520888A
TW202520888A TW113126008A TW113126008A TW202520888A TW 202520888 A TW202520888 A TW 202520888A TW 113126008 A TW113126008 A TW 113126008A TW 113126008 A TW113126008 A TW 113126008A TW 202520888 A TW202520888 A TW 202520888A
Authority
TW
Taiwan
Prior art keywords
layer
semiconductor layers
semiconductor
source
sacrificial
Prior art date
Application number
TW113126008A
Other languages
English (en)
Other versions
TWI909546B (zh
Inventor
正輝 林
蔡濟印
游明華
李啟弘
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202520888A publication Critical patent/TW202520888A/zh
Application granted granted Critical
Publication of TWI909546B publication Critical patent/TWI909546B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D88/00—Three-dimensional [3D] integrated devices
    • H10D88/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/014—Manufacture or treatment of FETs having zero-dimensional [0D] or one-dimensional [1D] channels, e.g. quantum wire FETs, single-electron transistors [SET] or Coulomb blockade transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/43—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 1D charge carrier gas channels, e.g. quantum wire FETs or transistors having 1D quantum-confined channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6735—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes having gates fully surrounding the channels, e.g. gate-all-around
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/115—Dielectric isolations, e.g. air gaps
    • H10D62/116—Dielectric isolations, e.g. air gaps adjoining the input or output regions of field-effect devices, e.g. adjoining source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117—Shapes of semiconductor bodies
    • H10D62/118—Nanostructure semiconductor bodies
    • H10D62/119—Nanowire, nanosheet or nanotube semiconductor bodies
    • H10D62/121—Nanowire, nanosheet or nanotube semiconductor bodies oriented parallel to substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/017—Manufacture or treatment using dummy gates in processes wherein at least parts of the final gates are self-aligned to the dummy gates, i.e. replacement gate processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0128—Manufacturing their channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/013—Manufacturing their source or drain regions, e.g. silicided source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0151—Manufacturing their isolation regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/017—Manufacturing their source or drain regions, e.g. silicided source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0188—Manufacturing their isolation regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/85—Complementary IGFETs, e.g. CMOS
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D88/00—Three-dimensional [3D] integrated devices

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本公開一些實施例是形成半導體裝置結構的方法，包括在第一和第二層堆疊間形成犧牲層，第一層堆疊包括交替堆疊的第一和第二半導體層，第二層堆疊包括交替堆疊的第三和第四半導體層，犧牲層包括半導體金屬氧化物；在部分第二層堆疊上方形成犧牲閘極結構；移除未被犧牲閘極結構覆蓋的部分第一和第二層堆疊；移除犧牲層以形成空洞；使用介電質填充空洞以形成隔離層；在犧牲閘極結構相對側上形成第一和第二源極/汲極特徵，第一源極/汲極特徵設置於第二源極/汲極特徵下方，第一和第二源極/汲極特徵接觸隔離層、第一半導體層和第三半導體層。

Description

具有奈米片電晶體的半導體裝置和其製造方法
無
半導體積體電路(integrated circuit，IC)工業經歷了指數性成長。IC材料和設計的技術進步產生了多個IC世代，其中各個IC世代比先前的IC世代具有更小和更複雜的電路。在IC發展的領域中，當幾何尺寸(亦即，使用製造製程可形成的最小組件(或導線))縮小時，功能密度(亦即，單位晶片面積的互連裝置數量)會普遍增加。這樣尺寸縮小的製程藉由增加生產效率和降低相關成本而普遍提供益處。這樣的尺寸縮小製程亦增加加工和製造IC的複雜度。這樣的尺寸縮小製程亦增加新挑戰。
為了追求更高裝置密度、更好表現和更低成本，製造和設計兩者的挑戰導致三維設計的研發，例如包括奈米片場效應電晶體(field effect transistor，FET)的多閘極場效應電晶體。在奈米片場效應電晶體中，通道的全部側表面被閘極電極環繞，因此通道可以更完整空乏(depletion)且造成較少的短通道效應(short-channel effect)和較佳的閘極控制。隨著電晶體尺寸持續縮小，需要進一步改善奈米片場效應電晶體。
無
為了實現提及主題的不同特徵，以下公開內容提供了許多不同的實施例或示例。以下描述組件、配置等的具體示例以簡化本公開。當然，這些僅僅是示例，而不是限制性的。例如，在以下的描述中，在第二特徵之上或上方形成第一特徵可以包括第一特徵和第二特徵以直接接觸形成的實施例，並且還可以包括在第一特徵和第二特徵之間形成附加特徵，使得第一特徵和第二特徵可以不直接接觸的實施例。另外，本公開可以在各種示例中重複參考數字和/或字母。此重複是為了簡單和清楚的目的，並且本身並不表示所討論的各種實施例和/或配置之間的關係。
此外，本文可以使用空間相對術語，諸如「在…下面」、「在…下方」、「下部」、「在…上面」、「上部」等，以便於描述一個元件或特徵與如圖所示的另一個元件或特徵的關係。除了圖中所示的取向之外，空間相對術語旨在包括使用或操作中的裝置的不同取向。裝置可以以其他方式定向(旋轉90度或在其他方向上)，並且同樣可以相應地解釋在此使用的空間相對描述符號。
雖然本公開中討論的實施例是關於奈米片通道場效應電晶體，本公開一些態樣的實施方式可以用於其他製程及/或其他裝置中，例如平坦場效應電晶體、鰭片場效應電晶體、水平閘極全環繞(horizontal gate all around，HGAA)場效應電晶體、垂直閘極全環繞(vertical gate all around，VGAA)場效應電晶體和其他適合的裝置。本領域具有通常知識者應理解可行的其他修改也在本公開範疇內。在應用於閘極全環繞(gate all around，GAA)電晶體結構的示例中，可以使用任何適合的方法圖案化閘極全環繞電晶體結構。例如，可以使用一或多個光刻製程圖案化結構，包括雙圖案化或多圖案化製程。一般而言，雙圖案化或多圖案化製程結合光刻和自對準製程，因此可以製造圖案具有例如間距小於使用單一光刻製程獲得的間距。例如，在一實施例中，犧牲層形成在基板上方且使用光刻製程進行圖案化。使用自對準製程沿著圖案化犧牲層形成間隔物。接著移除犧牲層，且剩餘間隔物可以接著用於圖案化閘極全環繞結構。
根據本公開的一些實施例，第1圖至第32C圖展示製造半導體裝置結構100的示例製程。應理解在其他方法實施例中，可以在第1圖至第32C圖的製程之前、期間和之後提供額外的操作，且可以取代或刪減下述的一些操作。操作/製程順序並非限於所述且可以相互交換。
根據一些實施例，第1圖至第12圖是製造半導體裝置結構100的多個階段的透視圖。如第1圖中所示，半導體裝置結構100包括形成於基板101上方的半導體層堆疊104。基板101可以是半導體基板。基板101可以包括單晶半導體材料，例如但不限於矽(Si)、鍺(Ge)、矽鍺(SiGe)、砷化鎵(GaAs)、銻化銦(InSb)、磷化鎵(GaP)、銻化鎵(GaSb)、砷化銦鋁(InAlAs)、砷化鎵銦(InGaAs)、磷化鎵銻(GaSbP)、銻砷化鎵(GaAsSb)和磷化銦(InP)。在一實施例中，基板101由矽形成。在一些實施例中，基板101是絕緣體上矽(silicon-on-insulator，SOI)基板，其具有絕緣層(未示出)設置於兩矽層之間以增強結構。在一態樣中，絕緣層是含氧層。
基板101可以包括基板101的表面上的一或多個緩衝層(未示出)。緩衝層可以用於將基板的晶格常數(lattice constant)逐漸改變成將生長於基板101上的源極/汲極(source/drain，S/D)區域的晶格常數。緩衝層可以由磊晶生長的單晶半導體材料形成，例如但不限於Si、Ge、鍺錫(GeSn)、SiGe、GaAs、InSb、GaP、GaSb、InAlAs、InGaAs、GaSbP、GaAsSb、GaN、GaP和InP。在一實施例中，基板101包括磊晶生長在矽基板101上的SiGe緩衝層。SiGe緩衝層的鍺濃度可以從最底緩衝層的30鍺原子百分比增加至最頂緩衝層的70鍺原子百分比。
基板101可以包括摻雜雜質(例如，具有p型或n型導電性的摻雜劑)的多個區域。取決於電路設計，n型場效應電晶體(n-type field effect transistor，NFET)的摻雜劑可以例如是硼，而p型場效應電晶體(p-type field effect transistor，PFET)的摻雜劑可以例如是磷。
半導體層堆疊104包括由不同材料形成的半導體層，以促進形成多閘極裝置(例如奈米片通道場效應電晶體)中的奈米片通道。在一些實施例中，半導體層堆疊104包括第一半導體層106a和第一半導體層106b(集體稱為第一半導體層106)，以及第二半導體層108a和第二半導體層108b(集體稱為第二半導體層108)。在一些實施例中，半導體層堆疊104包括交替的第一半導體層106和第二半導體層108。第一半導體層106和第二半導體層108由具有不同的蝕刻選擇性及/或氧化速率的半導體材料形成。例如，第一半導體層106可以由Si形成，且第二半導體層108可以由SiGe形成。在一些示例中，第一半導體層106可以由SiGe形成，且第二半導體層108可以由Si形成。替代地，在一些實施例中，第一半導體層106和第二半導體層108中任一者可以是或包括其他材料，例如Ge、SiC、GeAs、GaP、InP、InAs、InSb、GaAsP、AlInAs、AlGaAs、InGaAs、GaInP、GaInAsP或任何上述組合。
第一半導體層106或部分的第一半導體層106在後續製造階段中可以形成半導體裝置結構100的奈米片通道。本文中的術語奈米片用於代表奈米尺度或甚至微米尺度尺寸的任何材料部分，且無論任何截面形狀的材料部分具有延伸形狀。因此，術語奈米片代表圓形和實質圓形兩者的截面延伸材料部份，以及包括例如圓柱或實質上矩形截面的束狀或棒狀材料部分。半導體裝置結構100的奈米片通道可以被閘極電極環繞。半導體裝置結構100可以包括奈米片電晶體。奈米片電晶體可以稱為奈米線電晶體、閘極全環繞電晶體、多橋通道(multi-bridge channel，MBC)電晶體或具有閘極電極環繞通道的任何電晶體。下文中進一步討論使用第一半導體層106界定半導體裝置結構100的一個通道或多個通道。
藉由任何適合的沉積製程形成第一半導體層106和第二半導體層108，例如磊晶。作為示例方式，磊晶生長半導體層堆疊104的多個層可以藉由分子束磊晶(molecular beam epitaxy，MBE)製程、金屬有機化學氣相沉積(metalorganic chemical vapor deposition，MOCVD)製程及/或其他適合的磊晶生長製程。
在一些實施例中，半導體裝置結構100包括互補式場效應電晶體(complementary FET，CFET)，其中兩個或多個奈米片場效應電晶體垂直堆疊在另一者之上。在這樣的示例中，第一半導體層106可以包括兩個或多個奈米片場效應電晶體的通道。例如，在第1圖的實施例中，第一半導體層106a可以界定第一場效應電晶體(例如n型場效應電晶體)的通道，且第一半導體層106b可以界定第二場效應電晶體(例如p型場效應電晶體)的通道。基於裝置表現考量選擇第一半導體層106的厚度。在一些實施例中，各個第一半導體層106具有厚度在約3奈米(nanometer，nm)至約10奈米的範圍中。第二半導體層108可以最終被移除，並用於界定形成於閘極堆疊中的間隔物。相似而言，取決於裝置表現考量，各個第二半導體層108可以具有厚度等於、小於或大於第一半導體層106的厚度。在一態樣中，各個第二半導體層108(例如第二半導體層108a和第二半導體層108b)具有厚度等於第一半導體層106(例如第一半導體層106a和第一半導體層106b)的厚度。
在多個實施例中，犧牲層109形成在第一場效應電晶體(例如，n型通道場效應電晶體)中的第一半導體層106a和第二場效應電晶體(例如，p型通道場效應電晶體)中的第一半導體層106b之間。在後續階段，犧牲層109會被介電材料取代並形成作為隔離用途的隔離層。犧牲層109的材料經過選擇，因此犧牲層可以生長在矽(或緊鄰層所使用的材料，例如第一半導體層106b)上，且犧牲層109和相鄰層(例如第一半導體層106a及/或第一半導體層106b)之間具有最小或不具有晶格不匹配(lattice mismatch)。因此，可以減輕犧牲層109和相鄰層之間的晶格不匹配可能造成的錯位(dislocation)問題。犧牲層109的材料也應具有相對於矽(或相鄰層所使用的材料)的高蝕刻選擇性，因此在後續階段可以輕易移除犧牲層109而不會實質上影響相鄰層。
在一些實施例中，犧牲層109由半導體金屬氧化物形成，例如鹼土族鈦酸鹽(alkaline earth titanate)。適合的材料可以包括但不限於鈦酸鍶(SrTiO 3)、鈦酸鋇(BaTiO 3)、鈦酸鋇鍶(BaSrTiO 3)、鈦酸鑭(LaTiO 3)或類似者。半導體金屬氧化物可以藉由任何適合的沉積製程生長在第一半導體層106上。在一些實施例中，半導體金屬氧化物藉由分子束磊晶生長在第一半導體層106(例如第一半導體層106b)。在期望生長SrTiO 3的實施例中，可以提供含Sr的第一金屬固體源(例如元素Sr)和含Ti的第二金屬固體源(例如元素Ti或四異丙氧基鈦(titanium tetra isopropoxide，Ti(OC 3H 7) 4或TTIP))進分子束磊晶腔室，第一金屬源和第二金屬固體源在分子束磊晶腔室中經過加熱並蒸發至第一半導體層106(例如第一半導體層106b)上。在生長期間，可以提供氧氣進分子束磊晶腔室。犧牲層109可以在約10 -10托(Torr)(即超高真空)的腔室壓力以及約400°C至約800°C的溫度範圍(例如約500°C至約700°C)的情形下生長在第一半導體層106b上。若溫度高於約800°C，沉積膜可能太快鬆弛(relax)。另一方面，若溫度低於約400°C，可能損傷沉積膜品質(例如多晶或甚至無定形(amorphous))。在上述溫度範圍之外所沉積的犧牲層109可能形成非結晶膜。生長速率可以在約1奈米/分鐘至約3奈米/分鐘的範圍中。
在一些實施例中，半導體金屬氧化物可以藉由金屬有機化學氣相沉積而生長在第一半導體層106(例如第一半導體層106b)上。在期望生長SrTiO 3的實施例中，可以提供含Ti的第一金屬有機前驅物(例如四異丙氧基鈦(titanium tetraisopropoxide，TPT))和含Sr的第二金屬有機前驅物(例如六氟乙醯丙酮鍶∙四乙二醇二甲醚(Sr(hfa) 2·tetraglyme))至金屬有機化學氣相沉積反應器的個別反應器源區域並進行加熱。使用例如氬氣的承載氣體將各個第一金屬有機前驅物和第二金屬有機前驅物傳輸至反應區域。起泡穿過去離子水的氧氣可以作為反應氣體。金屬有機化學氣相沉積反應器的總壓力可以在約1Torr至約20Torr的範圍中，例如約4Torr，且金屬有機化學氣相沉積反應器的生長溫度可以在約700°C至約900°C的範圍中，例如約800°C。可以藉由設定流速控制總壓力和氧分壓。金屬有機前驅物的總流速可以是約100sccm至約150sccm，且氧的流速可以是約40sccm至約60sccm。生長速率可以在約4奈米/分鐘至約12奈米/分鐘的範圍中。
在一些實施例中，半導體金屬氧化物可以藉由原子層沉積(atomic layer deposition，ALD)生長在第一半導體層106(例如第一半導體層106b)上，例如電漿輔助原子層沉積製程。在期望生長SrTiO 3的實施例中，第一半導體層(例如第一半導體層106b)可以在原子層沉積腔室中暴露於包括含Sr的第一金屬前驅物(例如雙(三異丙基環戊二烯基)鍶(strontium bis(tri-isopropylcyclopentadienyl)，Sr(C 5 iPr 3H 2) 2))、含Ti的第二金屬前驅物(例如四異丙氧基鈦(Ti(O iPr) 4))和使用水氣的氧化劑的脈衝(pulse)的沉積循環。可以重複(Sr(C 5 iPr 3H 2) 2)-水-(Ti(O iPr) 4)-水的脈衝順序，且執行溫度約225°C至約325°C。在提供不同反應物之間可以使用惰性氣體的吹沖氣體(purging gas)和真空幫浦。沉積速率可以在每次循環約0.5Å至每次循環約1.5Å的範圍中。
在任一示例中，犧牲層109可以具有厚度大於第一半導體層或第二半導體層的厚度，以在後續階段加強第一場效應電晶體和第二場效應電晶體之間的隔離。犧牲層109的厚度可以是約1.5倍至約3倍厚於第一半導體層106(例如第一半導體層106a和第一半導體層106b)或第二半導體層108(例如第二半導體層108a和第二半導體層108b)。在一些實施例中，犧牲層109具有約3奈米至約50奈米的厚度。若沉積厚度小於約3奈米，在後續製程中可能難以生長大量犧牲層109，且可能降低隔離有效性。另一方面，若沉積厚度大於約50奈米，犧牲層109可能鬆弛。
雖然第1圖中繪示交替排列的六個第一半導體層106和六個第二半導體層108，應理解任何數量的第一半導體層106和第二半導體層108可以形成在半導體層堆疊104中，取決於半導體裝置結構100的各個場效應電晶體所需的奈米片通道預定數量。
根據一些實施例，第2圖是製造半導體裝置結構100的多個階段中的一者的透視圖。如第2圖中所示，自半導體層堆疊104形成鰭片結構112。各個鰭片結構112具有包括第一半導體層106和第二半導體層108的上部、自基板101形成的阱部分116，以及和部分的遮罩結構110。在形成鰭片結構112之前，遮罩結構110形成於半導體層堆疊104上方。遮罩結構110可以包括含氧層110a和含氮層110b。含氧層110a可以是襯墊氧化物層，例如SiO 2層。含氮層110b可以是襯墊氮化物層，例如Si 3N 4。形成遮罩結構110可以藉由任何適合的沉積製程，例如化學氣相沉積(chemical vapor deposition，CVD)製程。
製造鰭片結構112可以使用適合的製程，包括雙圖案化或多圖案化製程。一般而言，雙圖案化或多圖案化製程結合光刻和自對準製程，因此可以製造圖案具有例如間距小於使用單一直接光刻製程所獲得的間距。例如，在一實施例中，犧牲層形成於基板上方並使用光刻製程進行圖案化。使用自對準製程沿著圖案化犧牲層形成間隔物。接著移除犧牲層，且剩餘間隔物或心軸(mandrel)可以接著蝕刻半導體層堆疊104和基板101而用於圖案化鰭片結構112。蝕刻製程可以包括乾式蝕刻、濕式蝕刻、反應性離子蝕刻(reactive ion etch，RIE)及/或其他適合的製程。雖然圖式中展示兩個鰭片結構112，鰭片結構數量並不限於兩個。
在一些實施例中，製造鰭片結構112可以使用包括光刻和蝕刻製程的適合製程。光刻製程可以包括形成光阻層(未示出)於遮罩結構110上方、將光阻曝光於圖案、執行曝光後烘烤製程以及顯影光阻以形成圖案化光阻。在一些實施例中，圖案化光阻以形成圖案化光阻可以使用電子束(e-beam)微影製程。接著，圖案化光阻可以用於保護基板101的區域和形成於其上的層，而蝕刻製程穿過遮罩結構110、半導體層堆疊104和進入基板101以在未保護區域形成溝槽114，從而留下延伸的鰭片結構112。蝕刻溝槽114可以使用乾式蝕刻(例如反應性離子蝕刻)、濕式蝕刻及/或上述組合。
在第3圖中，內襯115形成於基板101和鰭片結構112上方。內襯115可以由半導體材料形成，例如Si。在一些實施例中，內襯115由相同於基板101的材料形成。內襯115可以是任何適合製程形成的共形層，例如原子層沉積製程。本文可以使用術語「共形」以方便描述在多個區域上方具有實質相同厚度的一層。
在第4圖中，在形成鰭片結構112之後，絕緣材料118形成於基板101上。絕緣材料118填充相鄰鰭片結構112之間的溝槽114，直到鰭片結構112嵌於絕緣材料118中。接著，執行平坦化操作(例如化學機械研磨(chemical mechanical polishing，CMP)方法及/或回蝕方法)以暴露鰭片結構112的頂部。絕緣材料118可以由氧化矽、氮化矽、氮氧化矽(SiON)、SiOCN、SiCN、摻雜氟的矽酸鹽玻璃(fluorine-doped silicate glass，FSG)、低介電常數介電材料或任何適合的介電材料形成。形成絕緣材料118可以藉由任何適合的方法，例如低壓化學氣相沉積(low-pressure chemical vapor deposition，LPCVD)、電漿增強化學氣相沉積(plasma enhanced CVD，PECVD)或流動式化學氣相沉積 (flowable CVD，FCVD)。
在第5圖中，凹陷絕緣材料118以形成隔離區域120。凹陷絕緣材料118會暴露部分的鰭片結構112。凹陷絕緣材料118會顯露相鄰鰭片結構112之間的溝槽114。形成隔離區域120可以使用適合的製程，例如乾式蝕刻製程、濕式蝕刻製程或上述的組合。絕緣材料118的頂表面可以齊平或低於第二半導體層108(例如第二半導體層108b)接觸阱部分116的表面。
在第6圖中，包覆層117形成於內襯115(如第5圖所示)的暴露表面上。在一些實施例中，內襯115可以在形成包覆層117期間擴散進包覆層117，使包覆層117接觸半導體層堆疊104。包覆層117可以是或包括半導體材料，使包覆層117生長在半導體材料上但不生長於介電材料上。例如，包覆層117可以是SiGe且生長於內襯115的Si上，但不生長於絕緣材料118的介電材料上。在一些實施例中，形成包覆層117可以藉由先在內襯115和絕緣材料118上形成半導體層。接著執行蝕刻製程以移除形成於絕緣材料118上的部分的半導體層。在一些實施例中，包覆層117和第二半導體層108包括具有相同蝕刻選擇性的相同材料。例如，包覆層117、第二半導體層108a和第二半導體層108b可以是或包括SiGe。隨後可以移除包覆層117和第二半導體層108a和第二半導體層108b以製造閘極電極層的空間。
在第7圖中，內襯119形成於包覆層117和絕緣材料118的頂表面上。內襯119可以包括低介電常數介電材料(例如具有介電常數低於7的材料)，例如SiO 2、SiN、SiCN、SiOC或SiOCN。形成內襯119可以藉由共形製程，例如原子層沉積製程。內襯119可以作為殼層，以在隨後移除包覆層117期間保護形成於溝槽114(如第6圖所示)中的可流動氧化物材料。
介電材料121形成於溝槽114(如第6圖所示)中和內襯119上，如第7圖中所示。介電材料121可以是藉由流動式化學氣相沉積形成的含氧材料，例如氧化物。含氧材料可以具有介電常數低於約7，例如低於約3。可以執行例如化學機械研磨製程的平坦化製程，以移除形成於鰭片結構112上方的部分的內襯119和介電材料121。在平坦化製程之後，設置於含氮層上的部分的包覆層117暴露在外。
在第8圖中，將內襯119和介電材料121凹陷至第二半導體層108a的最頂層的高度(level)。例如，在一些實施例中，在凹陷製程之後，介電材料121可以包括頂表面121a實質上齊平於第二半導體層108a的最頂層的頂表面108a-1。第二半導體層108a的最頂層的頂表面108a-1可以接觸遮罩結構110，例如接觸含氧層110a。相似而言，可以將內襯119凹陷至與介電材料121相同的高度。凹陷內襯119和介電材料121可以藉由任何適合的製程，例如乾式蝕刻、濕式蝕刻或上述的組合。蝕刻製程可以是不會移除包覆層117的半導體材料的選擇性蝕刻製程。凹陷製程之後，溝槽123形成於鰭片結構112之間。
在第9圖中，介電材料125形成於溝槽123(如第8圖所示)中、介電材料121上和內襯119上。介電材料125可以包括SiO、SiN、SiC、SiCN、SiON、SiOCN、AlO、AlN、AlON、ZrO、ZrN、ZrAlO、HfO或其他適合的介電材料。在一些實施例中，介電材料125包括高介電常數介電材料(例如具有介電常數高於7的材料)。形成介電材料125可以藉由任何適合的製程，例如化學氣相沉積、電將增強化學氣相沉積、流動式化學氣相沉積或原子層沉積製程。執行例如化學機械研磨製程的平坦化製程，直到暴露遮罩結構110的含氮層110b。平坦化製程移除設置於遮罩結構110上方的部分的介電材料125和包覆層117。內襯119、介電材料121和介電材料125可以一起稱為介電特徵127。介電特徵127作為分離相鄰源極/汲極磊晶特徵和相鄰閘極電極層的介電鰭片。
在第10圖中，凹陷包覆層117，以及移除遮罩結構110。凹陷包覆層117可以藉由任何適合的製程，例如乾式蝕刻、濕式蝕刻或上述的組合。可以控制凹陷製程而使剩餘包覆層117實質上與半導體層堆疊104中的第二半導體層108a的最頂層的頂表面108a-1位於相同的高度。蝕刻製程可以是不會移除介電材料125的選擇性蝕刻製程。
在第11圖中，一或多個犧牲閘極結構130形成於半導體裝置結構100上方。犧牲閘極結構130形成於部分的鰭片結構112上方。各個犧牲閘極結構130可以包括犧牲閘極介電層132、犧牲閘極電極層134和遮罩層136。形成犧牲閘極介電層132、犧牲閘極電極層134和遮罩層136可以藉由依序沉積犧牲閘極介電層132、犧牲閘極電極層134和遮罩層136的毯覆層，以及接續圖案化和蝕刻製程。
藉由圖案化犧牲閘極結構130，鰭片結構112的半導體層堆疊104局部暴露在犧牲閘極結構130的相對側上。犧牲閘極結構130的犧牲閘極電極層134所覆蓋的部分的鰭片結構112作為半導體裝置結構100的通道區域。局部暴露在犧牲閘極結構130的相對側上的鰭片結構112界定半導體裝置結構100的源極/汲極區域。雖然圖式中展示一個犧牲閘極結構130，但在一些實施例中，可以沿著X方向排列兩個或多個犧牲閘極結構130。
接著，閘極間隔物138形成於犧牲閘極結構130的側壁上。形成閘極間隔物138可以藉由先沉積共形層，並隨後回蝕以形成側壁閘極間隔物138。例如，間隔物材料層可以共形設置在半導體裝置結構100的暴露表面上。隨後，使用例如反應性離子蝕刻在間隔物材料層上執行各向異性蝕刻。在各向異性蝕刻製程期間，從水平表面(例如從鰭片結構112、包覆層117、介電材料125的頂部)移除大部分間隔物材料層，留下垂直表面(例如犧牲閘極結構130的側壁)上的閘極間隔物138。閘極間隔物138可以由介電材料形成，例如氧化矽、氮化矽、碳化矽、氮氧化矽、SiCN、碳氧化矽、SiOCN及/或上述的組合。
在第12圖中，使用一或多個適合的蝕刻製程選擇性凹陷鰭片結構112的暴露部分、包覆層117的暴露部分和介電材料125的暴露部分，這些暴露部分未被犧牲閘極結構130和閘極間隔物138覆蓋。在一些實施例中，移除鰭片結構112的半導體層堆疊104的暴露部分，從而暴露部分的阱部分116。如第12圖中所示，將鰭片結構112的暴露部分凹陷至齊平或低於絕緣材料118的頂表面118a。凹陷製程可以包括凹陷鰭片結構112的暴露部分和包覆層117的暴露部分的蝕刻製程。
根據一些實施例，第13A圖至第25A圖和第31A圖至第32A圖是製造半導體裝置結構100的多個階段沿著第12圖的截面A-A的截面側視圖。根據一些實施例，第13B圖至第25B圖和第31B圖至第32B圖是製造半導體裝置結構100的多個階段沿著第12圖的截面B-B的截面側視圖。根據一些實施例，第13C圖至第25C圖和第31C圖至第32C圖是製造半導體裝置結構100的多個階段沿著第12圖的截面C-C的截面側視圖。截面A-A沿著X方向位於鰭片結構112(如第12圖所示)的平面中。截面B-B沿著Y方向位於垂直於截面A-A且位於犧牲閘極結構130的平面中。截面C-C沿著Y方向位於垂直於截面A-A且位於源極/汲極特徵146(如第16A圖所示)的平面中。
根據一些實施例，第13D圖繪示部分的半導體層堆疊104的放大圖。在形成犧牲層109之後執行多種製程(清洗、沉積或蝕刻製程等)，可能導致犧牲層109中的原子擴散進相鄰層。在一些實施例中，犧牲層109中的原子(例如鹼族元素Sr或Ti)可以具有沿著犧牲層109的厚度的漸變輪廓，且原子可以分別進一步擴散進第一半導體層106a和第一半導體層106b。在一些實施例中，原子(例如鹼族元素Sr或Ti)在犧牲層109的厚度中平均分佈。在一些實施例中，犧牲層109中的原子(例如鹼族元素Sr或Ti)在多種製程之後分佈成漸變輪廓。例如，犧牲層109中的原子可以在及/或接近犧牲層109的中心區域具有第一元素濃度，且在及/或接近犧牲層109與第一半導體層106a的界面106a-1、犧牲層109與第一半導體層106b的界面106b-1具有第二元素濃度，其中第一元素濃度低於第二元素濃度。原子沿著箭號S1和箭號S2擴散進相鄰層(例如第一半導體層106a和第一半導體層106b)，且可以具有漸變分佈。例如，第一半導體層106a可以在及/或接近犧牲層109與第一半導體層106a的界面106a-1具有第一元素濃度，且在及/或接近第一半導體層106a的中心區域具有第二元素濃度，其中第一元素濃度大於第二元素濃度。相似而言，第一半導體層106b可以在及/或接近犧牲層109與第一半導體層106b的界面106b-1具有第一元素濃度，且在及/或接近第一半導體層106b的中心區域具有第二元素濃度，其中第一元素濃度大於第二元素濃度。
在第14A圖至第14C圖中，選擇性地移除犧牲層109，造成第一場效應電晶體中的第一半導體層106a和第二場效應電晶體中的第一半導體層106b之間的空洞111。移除犧牲層109可以使用蝕刻劑113，蝕刻劑113選擇性地移除犧牲層109而不會實質上影響第一半導體層106和第二半導體層108。在一些實施例中，使用氟化氫(HF)(氣態或液態)移除犧牲層109。也可以使用其他適合的氟化物，例如四氟化硼氫(hydroboron tetrafluoride，HBF 4)或氟化銨(ammonium fluoride，NH 4F)。移除製程可能導致先前在犧牲層109中的一些原子(例如鹼族元素Sr或Ti)擴散進相鄰層(例如第一半導體層106a和第一半導體層106b)。
在一些實施例中，些微移除部分的第一半導體層106和部分的第二半導體層108。在一些示例中，可以移除第一含量的第一半導體層106和第二含量的第二半導體層108，其中第二含量大於第一含量。在這些示例中，可以沿著X方向水平凹陷半導體層堆疊104的各個第二半導體層108(例如第二半導體層108a和第二半導體層108b)的側壁表面，第二半導體層108的側壁表面相對於閘極間隔物138的側壁表面凹陷第一距離，且可以沿著X方向水平凹陷半導體層堆疊104的各個第一半導體層106(例如第一半導體層106a和第一半導體層106b)的側壁表面，第一半導體層106的側壁表面相對於閘極間隔物138的側壁表面凹陷第二距離，其中第一距離大於第二距離。
在一些實施例中，由於溝槽具有高深寬比(aspect ratio)，可以移除第一含量的第一場效應電晶體中的第一半導體層106a和第二含量的第二場效應電晶體中的第一半導體層106b，其中第二含量小於第一含量。相似而言，可以移除第三含量的第一場效應電晶體中的第二半導體層108a和第四含量的第二場效應電晶體中的第二半導體層108b，其中第四含量小於第三含量。
根據一些實施例，第14A-1圖繪示半導體裝置結構100的部分137的放大圖以展示空洞111的輪廓。在一實施例中，移除犧牲層109使得第一半導體層106a和第一半導體層106b的邊緣部分可能損失比中心部分多，造成空洞111在邊緣較寬且在中心較窄。換句話說，第一半導體層106a和第一半導體層106b可以具有斜度，其中第一半導體層106a和第一半導體層106b的厚度自中心至邊緣減少。例如，各個第一半導體層106a和第一半導體層106b可以在中心具有第一厚度D1且在邊緣具有第二厚度D2，其中第一厚度D1大於第二厚度D2。
在移除犧牲層109之後，可以執行預清洗製程以移除犧牲層109移除期間產生的任何殘值(debris)或殘留物。預清洗製程可以使用不會實質上影響第一半導體層106、第二半導體層108和犧牲閘極結構130的蝕刻劑。在一些實施例中，預清洗可以使用稀釋的HF溶液。也可以使用其他適合的濕式蝕刻製程。舉例而言，預清洗製程可以是任何適合的濕清洗製程，例如包括至少水(H 2O)、氫氧化銨(NH 4OH)和過氧化氫(H 2O 2)的APM製程、包括至少H 2O、H 2O 2和氯化氫(HCl)的HPM製程、包括至少H 2O 2和硫酸(H 2SO 4)的SPM製程(也稱為食人魚洗液(piranha clean))或任何上述組合。
在第15A圖至第15C圖中，沿著X方向水平移除半導體層堆疊104的各個第二半導體層108(例如第二半導體層108a和第二半導體層108b)的邊緣部分。移除第二半導體層108的邊緣部分形成多個空洞。在一些實施例中，使用選擇性濕式蝕刻製程移除部分的第二半導體層108。在第二半導體層108由SiGe形成且第一半導體層106由矽形成的示例中，可以使用濕式蝕刻劑選擇性地蝕刻第二半導體層108，濕式蝕刻劑例如但不限於氫氧化銨(NH 4OH)、四甲基氫氧化銨(tetramethylammonium hydroxide，TMAH)、乙二胺鄰苯二酚(ethylenediamine pyrocatechol，EDP)或氫氧化鉀(KOH)溶液。
在移除各個第二半導體層108的邊緣部分之後，介電層沉積於多個空洞中以形成介電質間隔物144(或稱為內部間隔物)。介電層也沉積於空洞111中以形成隔離層139。隔離層139和介電質間隔物144可以由介電材料形成，例如SiON、SiCN、SiOC、SiOCN、SiN或類似者。形成隔離層139和介電質間隔物144可以先使用例如原子層沉積的共形沉積製程形成共形介電層，接續各向異性蝕刻以移除隔離層139和介電質間隔物144之外的部分的共形介電層。在各向異性蝕刻製程期間，第一半導體層106保護隔離層139和介電質間隔物144。剩餘的第二半導體層108(例如第二半導體層108a和第二半導體層108b)沿著X方向被封蓋在介電質間隔物144之間。
在第16A圖至第16C圖中，磊晶源極/汲極特徵146形成於鰭片結構112的阱部分116上。磊晶源極/汲極特徵146可以包括一或多層或由一或多層形成，其中n型通道場效應電晶體的一或多層是Si、SiP、SiC和SiCP，或p型通道場效應電晶體的一或多層是Si、SiGe、Ge。對於p型通道場效應電晶體，磊晶源極/汲極特徵146中也可以包括例如硼(B)的p型摻雜劑。在一些實施例中，p型通道場效應電晶體的磊晶源極/汲極特徵146使用一或多層Si、SiGe和Ge。形成磊晶源極/汲極特徵146可以是使用化學氣相沉積，原子層沉積或分子束磊晶的磊晶生長方法。磊晶源極/汲極特徵146可以垂直生長和水平生長以形成晶面(facet)，其中晶面可以對應於基板101所使用的材料的結晶平面。磊晶源極/汲極特徵146接觸第一半導體層106a、第一半導體層106b、隔離層139和介電質間隔物144，如第15A圖中所示。磊晶源極/汲極特徵146可以是源極/汲極區域。在本公開一些實施例中，源極區域和汲極區域可交互使用，且兩者結構實質上相同。
在第17A圖至第17C圖中，移除各個磊晶源極/汲極特徵146的一部分以凹陷磊晶源極/汲極特徵146。凹陷磊晶源極/汲極特徵146可以使用任何適合的製程，例如乾式蝕刻或濕式蝕刻，其中蝕刻選擇性移除各個磊晶源極/汲極特徵146的一部分，但不移除閘極間隔物138、介電材料125和內襯119。在移除製程之後，磊晶源極/汲極特徵146保持接觸第一半導體層106b和介電質間隔物144，如第17A圖中所示。在一些實施例中，磊晶源極/汲極特徵146可以位於或接近隔離層139與第二場效應電晶體的第一半導體層106b的最頂層的界面。在一些實施例中，可以執行蝕刻製程，使得隔離層139的下部接觸磊晶源極/汲極特徵146。在任一示例中，半導體裝置結構100包括具有磊晶源極特徵146(磊晶源極端點)和磊晶汲極特徵146(磊晶汲極端點)的奈米片p型通道場效應電晶體，磊晶源極特徵146和磊晶汲極特徵146接觸一或多個第一半導體層106b或一或多個通道。
在第18A圖至第18C圖中，內襯145形成於半導體裝置結構100的暴露表面上。在一些實施例中，內襯145至少形成於磊晶源極/汲極特徵146、犧牲閘極結構130的側壁、暴露的隔離層139的側壁、介電質間隔物144和第二半導體層108。內襯145可以包括半導體材料，例如Si。在一些實施例中，內襯145包括相同於第一半導體層106的材料。內襯145可以是共形層且可以由共形製程形成，例如原子層沉積製程。在隨後凹陷介電材料147(如第19A圖所示)期間，內襯145保護遮罩層136、閘極間隔物138、第二半導體層108、隔離層139和介電質間隔物144。
在第19A圖至第19C圖中，介電材料147形成於磊晶源極/汲極特徵146上方。介電材料147可以包括相同於絕緣材料118的材料且可以由相同於絕緣材料118的方法形成。在一些實施例中，介電材料147包括流動式化學氣相沉積形成的氧化物。可以將介電材料147凹陷至低於第一半導體層106a的高度，如第17A圖中所示。凹陷介電材料147可以使用任何適合的製程，例如乾式蝕刻或濕式蝕刻，其中蝕刻選擇性地移除部分的介電材料147但不會移除閘極間隔物138、第一半導體層106a和介電質間隔物144。
在第19A圖至第19C圖中，介電材料147形成於內襯145上和磊晶源極/汲極特徵146上方。介電材料147可以包括相同於絕緣材料118的材料且可以由相同於絕緣材料118的方法形成。在一些實施例中，介電材料147包括流動式化學氣相沉積形成的氧化物。
在第20A圖至第20C圖中，將介電材料147凹陷至低於第一場效應電晶體的第一半導體層106a的最底層的高度。凹陷介電材料147可以使用任何適合的製程，例如乾式蝕刻或濕式蝕刻，其中蝕刻選擇性地移除部分的介電材料147但不移除內襯145。接著，移除暴露的內襯145，如第20A圖中所示。移除暴露的內襯145可以使用任何適合的製程，例如乾式蝕刻或濕式蝕刻，其中蝕刻選擇性地移除部分的內襯145但不移除介電材料125、閘極間隔物138、遮罩層136和介電材料147。由於內襯145的厚度小於約1.5奈米，蝕刻製程移除部分的內襯145可以短時間執行，使暴露的第二半導體層108b不會實質上被蝕刻製程影響。
剩餘的內襯145可以齊平於凹陷後的介電材料147。內襯145可以保持接觸第二半導體層108b的最頂層、隔離層139和磊晶源極/汲極特徵146。因此，剩餘的內襯145可以環繞凹陷後的介電材料147的五個表面。
在第21A圖至第21C圖中，磊晶源極/汲極特徵149形成於介電材料147上。n型通道場效應電晶體的磊晶源極/汲極特徵149可以包括一或多層Si、SiP、SiC和SiCP，或p型通道場效應電晶體的磊晶源極/汲極特徵149可以包括一或多層Si、SiGe、Ge。在一些實施例中，n型通道場效應電晶體的磊晶源極/汲極特徵149使用一或多層Si、SiP、SiC和SiCP。磊晶源極/汲極特徵149可以自第一半導體層106a(如第17A圖所示)形成。磊晶源極/汲極特徵149可以垂直生長和水平生長以形成晶面，其中晶面可以對應於第一半導體層106a所用材料的結晶平面。形成磊晶源極/汲極特徵149可以使用化學氣相沉積、原子層沉積或分子束磊晶的磊晶生長方法。相似而言，磊晶源極/汲極特徵149可以是源極/汲極區域。
如第21A圖和第21C圖中所示，n型通道場效應電晶體和p型通道場效應電晶體的源極區域可以垂直堆疊且對齊，n型通道場效應電晶體和p型通道場效應電晶體的汲極區域可以垂直堆疊且對齊，以及內襯145和介電材料147可以分離n型通道場效應電晶體的源極和p型通道場效應電晶體的源極。垂直堆疊n型通道場效應電晶體和p型通道場效應電晶體可以增加場效應電晶體密度，且減少例如SRAM的半導體裝置的單元主動區覆蓋面(cell active area footprint)。
在第22A圖至第22C圖中，接觸蝕刻停止層(contact etch stop layer，CESL)162共形形成於半導體裝置結構100的暴露表面上。接觸蝕刻停止層162覆蓋磊晶源極/汲極特徵146、閘極間隔物138、介電材料125和半導體層堆疊104的暴露表面。接觸蝕刻停止層162可以包括含氧材料或含氮材料，例如氮化矽、碳氮化矽、氮氧化矽、氮化碳、氧化矽、碳氧化矽、類似者或上述組合，且可以藉由化學氣相沉積、電漿增強化學氣相沉積、原子層沉積或任何適合的沉積技術形成。接著，層間介電層(interlayer dielectric，ILD)164形成於半導體裝置結構100上方的接觸蝕刻停止層162上。層間介電層164的材料可以包括四乙基矽酸鹽(tetraethylorthosilicate，TEOS)氧化物、未摻雜的矽酸鹽玻璃或摻雜的氧化矽，例如硼磷矽酸鹽玻璃(borophosphosilicate glass，BPSG)、熔融石英玻璃(fused silica glass，FSG)、磷矽酸鹽玻璃(phosphosilicate glass，PSG)、摻雜硼的矽玻璃(boron doped silicon glass，BSG)及/或包括Si、O、C及/或H的其他適合介電材料。沉積層間介電層164可以使用電漿增強化學氣相沉積製程或其他適合的沉積技術。在一些實施例中，在形成層間介電層164之後，半導體裝置結構100可以經歷熱製程以退火層間介電層164。
在第23A圖至第23C圖中，在形成層間介電層164之後，在半導體裝置結構100上執行例如化學機械研磨的平坦化操作，以移除部分的層間介電層164、接觸蝕刻停止層162和遮罩層136，直到暴露犧牲閘極電極層134。
在第24A圖至第24C圖中，移除犧牲閘極結構130。移除犧牲閘極結構130的步驟在移除犧牲閘極電極層134和犧牲閘極介電層132區域中形成溝槽166。溝槽166暴露部分的包覆層117和第二半導體層108a的頂部。在移除犧牲閘極結構130期間，層間介電層164保護磊晶源極/汲極特徵146。移除犧牲閘極結構130可以使用電漿乾式蝕刻及/或濕式蝕刻。可以先藉由例如乾式蝕刻、濕式蝕刻或上述組合的任何適合製程移除犧牲閘極電極層134，接續以例如乾式蝕刻、濕式蝕刻或上述組合的任何適合製程移除犧牲閘極介電層132。在一些實施例中，可以使用例如四甲基氫氧化銨溶液的濕式蝕刻劑，以選擇性地移除犧牲閘極電極層134，但不移除閘極間隔物138、介電材料125和接觸蝕刻停止層162。在一些實施例中，用於移除犧牲閘極電極層134及/或犧牲閘極介電層132蝕刻劑可以凹陷閘極間隔物138。
在第25A圖至第25C圖中，移除包覆層117和第二半導體層108(例如第二半導體層108a和第二半導體層108b)。移除包覆層117和第二半導體層108會暴露隔離層139、介電質間隔物144和第一半導體層106(例如第一半導體層106a和第一半導體層106b)。移除製程可以是任何適合的蝕刻製程，例如乾式蝕刻、濕式蝕刻或上述組合。蝕刻製程可以是選擇性蝕刻製程，其移除包覆層117和第二半導體層108，但不移除閘極間隔物138、接觸蝕刻停止層162、介電材料125和第一半導體層106。因此，形成第一半導體層106周圍的開口151，如第25A圖和第25B圖中所示。也就是說，開口151暴露未被介電質間隔物144覆蓋的部分的第一半導體層106。
根據一些實施例，第26圖至第30圖是第25B圖的區域220的放大圖以展示製造半導體裝置結構100的多個階段。為了清楚起見，第26圖至第30圖中省略介電材料125。在第26圖的實施例中，各個第一半導體層106b可以是例如p型通道場效應電晶體的第一奈米片電晶體155的奈米片通道，且各個第一半導體層106a可以是例如n型通道場效應電晶體的第二奈米片電晶體153的奈米片通道。第二奈米片電晶體(例如第一半導體層106a)設置在第一奈米片電晶體上方且沿著Z方向對齊第一奈米片電晶體(例如第一半導體層106b)。取決於應用方式，具有更高熱預算(thermal budget)的奈米片電晶體(例如p型通道場效應電晶體)可以排列在具有較低熱預算的奈米片電晶體(例如n型通道場效應電晶體)下方。
在第26圖中，半導體裝置結構100可以經歷預清洗製程，以從第一奈米片電晶體155的第一半導體層106b和第二奈米片電晶體153的第一半導體層106a的暴露表面移除殘留物或不期望的膜。預清洗製程可以是任何適合的濕清洗製程，例如上述移除犧牲層109之後執行的濕清洗製程。
接著，形成界面層(interfacial layer，IL)148以環繞第一半導體層106a和第一半導體層106b的暴露表面，如第26圖中所示。在一些實施例中，界面層148也可以形成在基板101的阱部分116上。界面層148可以包括含氧材料或含矽材料，或者由含氧材料或含矽材料形成，例如氧化矽、氮氧化矽、氮氧化物，矽酸鉿等。形成界面層148可以使用化學氣相沉積、原子層沉積或任何適合的共形沉積技術。
在第27圖中，高介電常數(high-K，HK)介電層160形成於半導體裝置結構100的暴露表面上。在一些實施例中，形成高介電常數介電層160以環繞界面層148、隔離層139、內襯119、絕緣材料118和內襯115的暴露表面。高介電常數介電層160可以包括以下材料或由以下材料形成：氧化鉿(HfO 2)、矽酸鉿(HfSiO)、氮氧化鉿矽(HfSiON)、氧化鉿鋁(HfAlO)、氧化鉿鑭(HfLaO)、氧化鉿鋯(HfZrO)、氧化鉿鉭(HfTaO)、氧化鉿鈦(HfTiO)、氧化鑭(LaO)、氧化鋁(AlO)、氧化鋁矽(AlSiO)、氧化鋯(ZrO)、氧化鈦(TiO)、氧化鉭(Ta 2O 5)、氧化釔(Y 2O 3)、氮氧化矽(SiON)或其他適合的高介電常數材料。高介電常數介電層160可以是共形製程形成的共形層，例如原子層沉積製程或化學氣相沉積製程。
在第28圖中，第一閘極電極層172形成於各個開口151(如第25B圖所示)中和高介電常數介電層160上。第一閘極電極層172形成於高介電常數介電層160上以分別環繞各個第一半導體層106b和第一半導體層106a的一部分。第一閘極電極層172包括一或多層導電材料，例如多晶矽、鋁、銅、鈦、鉭、鎢、鈷、鉬、氮化鉭、矽化鎳、矽化鈷、TiN、WN、WCN、TiAl、TiTaN、TiAlN、TaN、TaCN、TaC、TaSiN、金屬合金、其他適合的材料及/或上述的組合。形成第一閘極電極層172可以藉由物理氣相沉積(physical vapor deposition，PVD)、化學氣相沉積、原子層沉積、電鍍或其他適合的方法。在一些實施例中，第一閘極電極層172包括p型閘極電極層，例如TiN、TaN、TiTaN、TiAlN、WCN、W、Ni、Co或其他適合的材料，且第一閘極電極層172是P型場效應電晶體的閘極電極層。形成第一閘極電極層172可以藉由先形成填充開口151的閘極電極層，接續回蝕製程以將閘極電極層凹陷至或接近隔離層139的中心區域。在一些實施例中，凹陷第一閘極電極層172使得第一閘極電極層172的頂表面稍微高於隔離層139的底表面與第一半導體層106b的最頂層的頂表面所界定的界面，如第28圖中所示。第一閘極電極層172的頂表面普遍界定第一奈米片電晶體155與第二奈米片電晶體153之間的邊界。
在第29圖中，隔離材料層157形成於各個開口151中和第一閘極電極層172上。隔離材料層157可以包括一或多層介電材料，例如以耐火(refractory)金屬氧化物為例的金屬氧化物。形成隔離材料層157可以藉由物理氣相沉積、化學氣相沉積、電漿增強化學氣相沉積、原子層沉積、電鍍或其他適合的方法。形成隔離材料層157可以藉由先形成填充開口151的介電層，接續回蝕製程以將介電層凹陷至低於第二奈米片電晶體153的第一半導體層106a的最底層的底表面與隔離層139的頂表面所界定的界面。
在第30圖中，第二閘極電極層179形成於隔離材料層157上且填充凹陷隔離材料層157之後暴露的開口151。第二閘極電極層179包括一或多層導電材料，例如多晶矽、鋁、銅、鈦、鉭、鎢、鈷、鉬、氮化鉭、矽化鎳、矽化鈷、TiN、WN、WCN、TiAl、TiTaN、TiAlN、TaN、TaCN、TaC、TaSiN、金屬合金、其他適合的材料及/或上述組合。第一閘極電極層172和第二閘極電極層179可以包括相同或不同的材料。形成第二閘極電極層179可以藉由物理氣相沉積、化學氣相沉積、原子層沉積、電鍍或其他適合的方法。在一些實施例中，第二閘極電極層179包括n型閘極電極層，例如TiAlC、TaAlC、TiSiAlC、TiC、TaSiAlC或其他適合的材料。因此，第二閘極電極層179作為n型通道場效應電晶體的閘極電極層，而第一閘極電極層172作為p型通道場效應電晶體的閘極電極層。
雖然圖式中的第一奈米片電晶體155(例如p型通道場效應電晶體)和第二奈米片電晶體153(例如n型通道場效應電晶體)具有相同數量的通道層(例如第一半導體層106a和第一半導體層106b)，應理解不平均數量的通道層也在本公開考量範疇內。例如，第一奈米片電晶體155可以具有第一數量的通道層且第二奈米片電晶體153可以具有少於或多於第一數量的第二數量的通道層。
第31A圖、第31B圖和第31C圖繪示在形成第一閘極電極層172和第二閘極電極層179之後的半導體裝置結構100的截面側視圖。第31D圖是部分的半導體裝置結構100的放大圖以展示第一奈米片電晶體155和第二奈米片電晶體153。第31D-1圖是第31D圖中的半導體裝置結構100的區域222的放大圖。如上文中關於第13D圖所述，第一半導體層106a和第一半導體層106b中的原子可以具有漸變分佈。例如，第一半導體層106a在及/或接近隔離層139與第一半導體層106a的界面106a-2可以具有第一元素濃度，且在及/或接近第一半導體層106a的中心區域具有第二元素濃度，其中第一元素濃度大於第二元素濃度。相似而言，第一半導體層106b可以在及/或接近隔離層139與第一半導體層106b的界面106b-2具有第一元素濃度，且在及/或接近第一半導體層106b的中心區域具有第二元素濃度，其中原子分佈輪廓從第一元素濃度逐漸降低至第二元素濃度。在這些示例中，先前擴散自犧牲層109的原子(例如鹼族元素Sr或Ti)可以分別在及/或接近界面106a-2和界面106b-2形成含Sr或Ti的材料層302a和材料層302b。
第31D-2圖是根據第14A-1圖實施例繪示第31D圖中的半導體裝置結構100的區域222的放大圖。在這些示例中，沿著第一半導體層106a和第一半導體層106b的輪廓沉積材料層302a、材料層302b和隔離層139，其中第一半導體層106a和第一半導體層106b具有自中心至邊緣漸縮的厚度。因此，形成的隔離層139在邊緣具有較大厚度且在中心具有較小厚度。
在一些實施例中，材料層302a和材料層302b中的原子(例如鹼族元素Sr或Ti)可以反向擴散至隔離層139，造成隔離層139具有不同於材料層302a和材料層302b的Sr或Ti的元素濃度。例如，第一半導體層106a和第一半導體層106b可以含有第一元素濃度，材料層302a和材料層302b可以具有大於第一元素濃度的第二元素濃度，且隔離層139可以具有小於第二元素濃度的第三元素濃度。
在第32A圖至第32C圖中，源極/汲極接觸件176形成於層間介電層164中。在形成源極/汲極接觸件176之前，接觸件開口形成於層間介電層164中以暴露磊晶源極/汲極特徵149。使用適合的光刻和蝕刻技術形成穿過包括層間介電層164和接觸蝕刻停止層162的多個層的接觸件開口，以暴露磊晶源極/汲極特徵149。
在形成接觸件開口之後，矽化物層178形成於磊晶源極/汲極特徵149上。矽化物層178將磊晶源極/汲極特徵149導電耦合至隨後形成的源極/汲極接觸件176。形成矽化物層178可以藉由在磊晶源極/汲極特徵149上方沉積金屬源層且執行快速熱退火製程。在快速熱退火製程期間，磊晶源極/汲極特徵149上方的部分的金屬源層與磊晶源極/汲極特徵149中的矽反應以形成矽化物層178。接著移除金屬源層的未反應部分。基於第二奈米片電晶體153的導電類型選擇矽化物層178的材料。對於n型通道場效應電晶體，矽化物層178可以由包括TiSi、CrSi、TaSi、MoSi、ZrSi、HfSi、ScSi、YSi、HoSi、TbSI、GdSi、LuSi、DySi、ErSi、YbSi或上述組合中的一或多者的材料形成。對於p型通道場效應電晶體，矽化物層178可以由包括NiSi、CoSi、MnSi、WSi、FeSi、RhSi、PdSi、RuSi、PtSi、IrSi、OsSi或上述組合中的一或多者的材料形成。在一些實施例中，矽化物層178由金屬或金屬合金矽化物形成，且金屬包括貴金屬、耐火金屬、稀土金屬、上述合金或上述組合。
接著，導電材料形成於接觸件開口中以形成源極/汲極接觸件176。導電材料可以由包括Ru、Mo、Co、Ni、W、Ti、Ta、Cu、Al、TiN和TaN中的一或多者的材料形成。雖然圖式中未示出，但在形成源極/汲極接觸件176之前，阻障層(例如TiN、TaN或類似者)可以形成於接觸件開口的側壁上。接著，執行例如化學機械研磨的平坦化製程以移除多餘的接觸件材料沉積且暴露第二閘極電極層179的頂表面。
應理解，半導體裝置結構100可以經歷進一步的互補式金屬氧化物半導體(complementary metal oxide semiconductor，CMOS)及/或後段(back-end-of-line，BEOL)製程以形成多個特徵，例如電晶體、接觸件/通孔、互連金屬層、介電層、鈍化層等。半導體裝置結構100也可以包括基板101的背側上的背側接觸件(未示出)，包括向上翻轉半導體裝置結構100、移除基板101，以及透過背側接觸件將磊晶源極/汲極特徵146或將磊晶源極/汲極特徵149的源極或汲極特徵/端點選擇性地連接至背側電源軌(例如正電壓VDD或負電壓VSS)。取決於應用方式，磊晶源極/汲極特徵146或磊晶源極/汲極特徵149的源極或汲極特徵端點以及第一閘極電極層172、第二閘極電極層179可以連接至前側電源。
本公開的一些實施例提供包括互補式場效應電晶體的半導體裝置結構，各個互補式場效應電晶體具有第一奈米片電晶體和設置於第一奈米片電晶體上方的第二奈米片電晶體。隔離層分離第一奈米片電晶體和第二奈米片電晶體，且設置緊鄰於隔離層的各個通道層具有擴散自犧牲層的鹼族原子(例如Sr或Ti)，其中在形成源極/汲極特徵之前先形成且接著移除犧牲層。相比於使用高Ge原子百分比(例如50原子百分比)的SiGe作為犧牲層的先前方式，本公開一些實施例的犧牲層由半導體金屬氧化物形成，例如鹼土族鈦酸鹽。例如SrTiO 3的鹼土族鈦酸鹽是相對於矽具有高蝕刻選擇性的寬帶隙(bandgap)半導體，且可以藉由犧牲層和相鄰通道層之間最小或沒有晶格不匹配的方式生長於矽上。因此，可以減輕犧牲層和相鄰通道層之間的晶格不匹配可能造成的錯位問題。
本公開的一實施例提供一種形成半導體裝置結構的方法。方法包括在第一層堆疊和設置於第一層堆疊上方的第二層堆疊之間形成犧牲層，其中第一層堆疊包括交替堆疊的複數個第一半導體層和複數個第二半導體層，且第二層堆疊包括交替堆疊的複數個第三半導體層和複數個第四半導體層，其中犧牲層包括半導體金屬氧化物。方法也包括在第二層堆疊的一部分上方形成犧牲閘極結構、移除未被犧牲閘極結構所覆蓋的部分的第一層堆疊和部分的第二層堆疊、移除犧牲層以形成空洞、使用介電材料填充空洞以形成隔離層，以及在犧牲閘極結構的相對側上形成第一源極/汲極特徵和第二源極/汲極特徵，其中第一源極/汲極特徵設置於第二源極/汲極特徵下方，且第一源極/汲極特徵和第二源極/汲極特徵接觸隔離層、第一半導體層和第三半導體層。
本公開的另一實施例提供一種形成半導體裝置結構的方法。方法包括自基板形成複數個鰭片結構，各個鰭片結構包括交替堆疊的複數個第一半導體層和複數個第二半導體層。在第一半導體層中的緊鄰兩者之間形成犧牲層，其中犧牲層包括半導體金屬氧化物。方法也包括將金屬元素從犧牲層擴散進緊鄰於犧牲層的第一半導體層，以及使用介電材料取代犧牲層以形成隔離層。
本公開的另一實施例提供一種半導體裝置結構。結構包括第一電晶體，其中第一電晶體包括垂直堆疊的複數個第一半導體層，且各個第一半導體層被第一閘極電極層環繞。結構包括設置於第一電晶體上方的第二電晶體，第二電晶體包括垂直堆疊的複數個第二半導體層，且各個第二半導體層被不同於第一閘極電極層的第二閘極電極層環繞。結構包括設置於第一電晶體的第一半導體層的最頂層和第二電晶體的第二半導體層的最底層之間的隔離層。結構包括接觸第一半導體層和部分的隔離層的第一源極/汲極特徵，以及設置於第一源極/汲極特徵上方且接觸第二半導體層和部分的隔離層的第二源極/汲極特徵。
前面概述一些實施例的特徵，使得本領域技術人員可更好地理解本公開的觀點。本領域技術人員應該理解，他們可以容易地使用本公開作為設計或修改其他製程和結構的基礎，以實現相同的目的和/或實現與本文介紹之實施例相同的優點。本領域技術人員還應該理解，這樣的等同構造不脫離本公開的精神和範圍，並且在不脫離本公開的精神和範圍的情況下，可以進行各種改變、替換和變更。
100:半導體裝置結構 101:基板 104:半導體層堆疊 106,106a,106b:第一半導體層 106a-1,106a-2,106b-1,106b-2:界面 108,108a,108b:第二半導體層 108a-1:頂表面 109:犧牲層 110:遮罩結構 110a:含氧層 110b:含氮層 111:空洞 112:鰭片結構 113:蝕刻劑 114:溝槽 115:內襯 116:阱部分 117:包覆層 118:絕緣材料 118a:頂表面 119:內襯 120:隔離區域 121:介電材料 121a:頂表面 123:溝槽 125:介電材料 127:介電特徵 130:犧牲閘極結構 132:犧牲閘極介電層 134:犧牲閘極電極層 136:遮罩層 137:部分 138:閘極間隔物 139:隔離層 144:介電質間隔物 145:內襯 146:源極/汲極特徵；源極特徵；汲極特徵 147:介電材料 148:界面層 149:源極/汲極特徵 151:開口 153:第二奈米片電晶體 155:第一奈米片電晶體 157:隔離材料層 160:高介電常數介電層 162:接觸蝕刻停止層 164:層間介電層 166:溝槽 172:第一閘極電極層 176:源極/汲極接觸件 178:矽化物層 179:第二閘極電極層 220,222:區域 302a,302b:材料層 A-A,B-B,C-C:截面 D1:第一厚度 D2:第二厚度 S1,S2:箭號 X,Y,Z:方向
當結合附圖閱讀時，從以下詳細描述中可以最好地理解本公開的各方面。應注意，根據工業中的標準方法，各種特徵未按比例繪製。實際上，為了清楚地討論，可任意增加或減少各種特徵的尺寸。 第1圖至第12圖是根據一些實施例製造半導體裝置結構的多個階段的透視圖。 第13A圖至第25A圖和第31A圖至第32A圖是根據一些實施例製造半導體裝置結構的多個階段且沿著第12圖的截面A-A的截面側視圖。 第13B圖至第25B圖和第31B圖至第32B圖是根據一些實施例製造半導體裝置結構的多個階段且沿著第12圖的截面B-B的截面側視圖。 第13C圖至第25C圖和第31C圖至第32C圖是根據一些實施例製造半導體裝置結構的多個階段且沿著第12圖的截面C-C的截面側視圖。 第13D圖根據一些實施例繪示半導體層堆疊的一部分的放大圖。 第14A-1圖根據一些實施例繪示半導體裝置結構的一部分的放大圖以展示空洞輪廓。 第26圖至第30圖是根據一些實施例繪示第25B圖中的區域的放大圖以展示製造半導體裝置結構的多個階段。 第31D圖是半導體裝置結構的一部分的放大圖以展示第一奈米片電晶體和第二奈米片電晶體。 第31D-1圖是第31D圖中的半導體裝置結構的區域的放大圖。 第31D-2圖是根據第14A-1圖的實施例繪示第31D圖中的半導體裝置結構的區域的放大圖。
國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無
101:基板
106a,106b:第一半導體層
116:阱部分
138:閘極間隔物
139:隔離層
144:介電質間隔物
146:源極/汲極特徵；源極特徵；汲極特徵
147:介電材料
148:界面層
149:源極/汲極特徵
153:第二奈米片電晶體
155:第一奈米片電晶體
160:高介電常數介電層
162:接觸蝕刻停止層
164:層間介電層
172:第一閘極電極層
179:第二閘極電極層
X,Z:方向

Claims (20)

  1. 一種形成半導體裝置結構的方法，包括： 在一第一層堆疊和設置於該第一層堆疊上方的一第二層堆疊之間形成一犧牲層，其中該第一層堆疊包括交替堆疊的複數個第一半導體層和複數個第二半導體層，該第二層堆疊包括交替堆疊的複數個第三半導體層和複數個第四半導體層，以及該犧牲層包括一半導體金屬氧化物； 在該第二層堆疊的一部分上方形成一犧牲閘極結構； 移除未被該犧牲閘極結構覆蓋的部分的該第一層堆疊和部分的該第二層堆疊； 移除該犧牲層以形成一空洞； 使用一介電材料填充該空洞以形成一隔離層；以及 在該犧牲閘極結構的相對側上形成一第一源極/汲極特徵和一第二源極/汲極特徵，其中該第一源極/汲極特徵設置於該第二源極/汲極特徵下方，以及該第一源極/汲極特徵和該第二源極/汲極特徵接觸該隔離層、該些第一半導體層和該些第三半導體層。
  2. 如請求項1所述之方法，其中該半導體金屬氧化物包括一鹼土族鈦酸鹽。
  3. 如請求項2所述之方法，其中該鹼土族鈦酸鹽包括鈦酸鍶(SrTiO 3)、鈦酸鋇(BaTiO 3)、鈦酸鋇鍶(BaSrTiO 3)、鈦酸鑭(LaTiO 3)或類似者。
  4. 如請求項3所述之方法，其中該些第一半導體層中緊鄰於該隔離層的一者和該些第三半導體層中緊鄰於該隔離層的一者具有一鹼族元素。
  5. 如請求項4所述之方法，其中該鹼族元素形成一材料層，該材料層設置在該隔離層和該些第一半導體層中緊鄰於該隔離層的該者之間以及在該隔離層和該些第三半導體層中緊鄰於該隔離層的該者之間。
  6. 如請求項1所述之方法，進一步包括： 移除該犧牲閘極結構、部分的該些第二半導體層和部分的該些第四半導體層，以暴露該些第一半導體層和該些第三半導體層中的各者的一部分； 在該些第一半導體層和該些第三半導體層的暴露表面上形成一界面層；以及 在該界面層和該隔離層上方形成一高介電常數介電層。
  7. 如請求項6所述之方法，進一步包括： 形成一第一閘極電極層以環繞該些第一半導體層中的各者的所暴露的該部分。
  8. 一種形成半導體裝置結構的方法，包括： 自一基板形成複數個鰭片結構，該些鰭片結構中的各者包括交替堆疊的複數個第一半導體層和複數個第二半導體層； 在該些第一半導體層中的緊鄰兩者之間形成一犧牲層，其中該犧牲層包括一半導體金屬氧化物； 將金屬元素從該犧牲層擴散進緊鄰於該犧牲層的該些第一半導體層；以及 使用一介電材料取代該犧牲層以形成一隔離層。
  9. 如請求項8所述之方法，進一步包括： 在一犧牲閘極結構的相對側上形成一第一源極/汲極特徵和一第二源極/汲極特徵，其中該第一源極/汲極特徵設置於該第二源極/汲極特徵下方，以及該第一源極/汲極特徵和該第二源極/汲極特徵接觸該隔離層和該些第一半導體層。
  10. 如請求項8所述之方法，其中該半導體金屬氧化物包括鹼土族鈦酸鹽。
  11. 如請求項10所述之方法，其中緊鄰於該犧牲層的該些第一半導體層包括分佈成漸變輪廓的鹼族元素。
  12. 如請求項8所述之方法，進一步包括： 移除該些第二半導體層的邊緣部分以形成多個空洞；以及 在該些空洞中形成一介電質間隔物。
  13. 如請求項12所述之方法，其中該介電質間隔物和該隔離層由相同的材料形成。
  14. 如請求項8所述之方法，其中形成該犧牲層是藉由分子束磊晶製程、金屬有機化學氣相沉積製程或磊晶生長製程。
  15. 如請求項14所述之方法，其中形成該犧牲層是藉由超高真空下且溫度範圍約400°C至約800°C的分子束磊晶製程。
  16. 一種半導體裝置結構，包括： 一第一電晶體，包括垂直堆疊的複數個第一半導體層，該些第一半導體層中的各者被一第一閘極電極層環繞； 一第二電晶體，設置於該第一電晶體上方，該第二電晶體包括垂直堆疊的複數個第二半導體層，且該些第二半導體層中的各者被不同於該第一閘極電極層的一第二閘極電極層環繞； 一隔離層，設置於該第一電晶體的該些第一半導體層中的一最頂層和該第二電晶體的該些第二半導體層中的一最底層之間； 一第一源極/汲極特徵，接觸該些第一半導體層和一部分的該隔離層；以及 一第二源極/汲極特徵，設置於該第一源極/汲極特徵上方且接觸該些第二半導體層和一部分的該隔離層。
  17. 如請求項16所述之半導體裝置結構，其中該隔離層包括SiON、SiCN、SiOC、SiOCN、SiN或類似者。
  18. 如請求項16所述之半導體裝置結構，其中該第一電晶體的該些第一半導體層中的該最頂層和該第二電晶體的該些第二半導體層中的該最底層包括鹼族元素。
  19. 如請求項18所述之半導體裝置結構，其中該些第一半導體層中的該最頂層在及/或接近該隔離層與該第一電晶體的該些第一半導體層中的該最頂層之間的一界面具有一第一元素濃度，且該些第一半導體層中的該最頂層在及/或接近該些第一半導體層中的該最頂層的中心區域具有一第二元素濃度，其中該第一元素濃度大於該第二元素濃度。
  20. 如請求項18所述之半導體裝置結構，進一步包括： 一介電材料，設置於該第一源極/汲極特徵和該第二源極/汲極特徵之間，其中該介電材料的一頂表面位於該隔離層的一頂表面和該隔離層的一底表面之間的高度。
TW113126008A 2023-11-07 2024-07-11 半導體裝置結構和其形成方法 TWI909546B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202363596679P 2023-11-07 2023-11-07
US63/596,679 2023-11-07
US18/619,324 US20250151358A1 (en) 2023-11-07 2024-03-28 Semiconductor device having nanosheet transistor and methods of fabrication thereof
US18/619,324 2024-03-28

Publications (2)

Publication Number Publication Date
TW202520888A true TW202520888A (zh) 2025-05-16
TWI909546B TWI909546B (zh) 2025-12-21

Family

ID=

Also Published As

Publication number Publication date
US20250366124A1 (en) 2025-11-27
CN119673861A (zh) 2025-03-21
US20250151358A1 (en) 2025-05-08

Similar Documents

Publication Publication Date Title
US12389675B2 (en) Semiconductor device having nanosheet transistor and methods of fabrication thereof
CN115241128A (zh) 半导体装置的制造方法
US11894460B2 (en) Semiconductor device having nanosheet transistor and methods of fabrication thereof
TW202329212A (zh) 半導體裝置及其製造方法
US20250366124A1 (en) Semiconductor device having nanosheet transistor and methods of fabrication thereof
US12396226B2 (en) Semiconductor device having nanosheet transistor and methods of fabrication thereof
US20250366126A1 (en) Semiconductor device structure and methods of forming the same
CN115566044A (zh) 半导体装置结构
TWI876340B (zh) 半導體結構
TWI861603B (zh) 半導體裝置及其製造方法
TWI841231B (zh) 形成半導體裝置結構的方法
TWI909546B (zh) 半導體裝置結構和其形成方法
US20220068716A1 (en) Semiconductor device structure and methods of forming the same
TWI879262B (zh) 半導體裝置結構及其製造方法
TWI892542B (zh) 半導體裝置結構和其形成方法
US20250385087A1 (en) Semiconductor device structure and methods of forming the same
US20240178302A1 (en) Semiconductor device with protective gate structure and methods of fabrication thereof
US20230343583A1 (en) Methods of forming semiconductor device structure
TW202512386A (zh) 半導體裝置結構及其形成方法
TW202512382A (zh) 半導體裝置結構的製造方法
TW202510105A (zh) 半導體裝置及其形成方法
CN118231255A (zh) 半导体结构及其形成方法