TW202529596A

TW202529596A - 光電元件

Info

Publication number: TW202529596A
Application number: TW113100406A
Authority: TW
Inventors: 林昱伶; 林羿宏; 洪千雅; 陳昭興
Original assignee: 晶元光電股份有限公司
Priority date: 2024-01-04
Filing date: 2024-01-04
Publication date: 2025-07-16
Also published as: CN120264965A; US20250228054A1

Abstract

一光電元件包含一半導體疊層，包含一第一半導體層、一活性層、以及一第二半導體層；一接觸電極，位於第二半導體層上；一絕緣反射結構，覆蓋接觸電極，並包含複數個絕緣反射結構開口露出接觸電極；一金屬反射結構，覆蓋複數個絕緣反射結構開口並電連接接觸電極；一絕緣結構，包含一或複數個第一絕緣結構開口露出第一半導體層以及一或複數個第二絕緣結構開口露出金屬反射結構；一第一延伸電極，覆蓋半導體疊層及一或複數個第一絕緣結構開口以電連接第一半導體層；以及一第二延伸電極，覆蓋半導體疊層及一或複數個第二絕緣結構開口以電連接金屬反射結構，其中自光電元件之一俯視圖觀之，一或複數個第二絕緣結構開口係分別位於複數個絕緣反射結構開口所構成之多邊形內的任一位置上。

Description

光電元件

本申請案係關於一種光電元件，且特別係關於一種包含金屬反射結構及絕緣反射結構的覆晶式光電元件。

發光二極體(Light-Emitting Diode, LED)為固態半導體光電元件，其優點為功耗低，產生的熱能低，工作壽命長，防震，體積小，反應速度快和具有良好的光電特性，例如穩定的發光波長。因此發光二極體被廣泛應用於家用電器，設備指示燈，及光電產品等。

以下的揭露內容提供許多不同的實施例以實施本案的不同特徵。以下的揭露內容敘述各個構件及其排列方式的特定範例，以簡化說明。當然，這些特定的範例並非用以限定。例如，若是本揭露實施例敘述了一第一特徵部件形成於一第二特徵部件之上或上方，即表示其可能包含上述第一特徵部件與上述第二特徵部件是直接接觸的實施例，亦可能包含了有附加特徵部件形成於上述第一特徵部件與上述第二特徵部件之間，而使上述第一特徵部件與第二特徵部件可能未直接接觸的實施例。

應理解的是，額外的操作步驟可實施於所述方法之前、之間或之後，且在所述方法的其他實施例中，部分的操作步驟可被取代或省略。

此外，其中可能用到與空間相關用詞，例如「在…下方」、「下方」、「較低的」、「在…上方」、「上方」、「較高的」及類似的用詞，這些空間相關用詞係為了便於描述圖示中一個(些)元件或特徵部件與另一個(些)元件或特徵部件之間的關係，這些空間相關用詞包括使用中或操作中的裝置之不同方位，以及圖式中所描述的方位。當裝置被轉向不同方位時(旋轉45度或其他方位)，則其中所使用的空間相關形容詞也將依轉向後的方位來解釋。再者，當述及一第一材料層位於一第二材料層上或之上時，包括第一材料層與第二材料層直接接觸之情形，或者，其間亦可能間隔有一或更多其它材料層之情形，在此情形中，第一材料層與第二材料層之間可能不直接接觸。在本揭露一些實施例中，關於接合、連接之用語例如「連接」、「互連」等，除非特別定義，否則可指兩個結構係直接接觸，或者亦可指兩個結構並非直接接觸，其中有其它結構設於此兩個結構之間。且此關於接合、連接之用語亦可包括兩個結構都可移動，或者兩個結構都固定之情況。

在說明書中，「約」、「大約」、「大抵」、「大致」、「實質上」、「相同」、「相似」之用語通常表示一特徵值在一給定值的正負15%之內，或正負10%之內，或正負5%之內，或正負3%之內，或正負2%之內，或正負1%之內，或正負0.5%之內的範圍。在此給定的數量為大約的數量，亦即在沒有特定說明「約」、「大約」、「大抵」、「大致」、「實質上」的情況下，仍可隱含「約」、「大約」、「大抵」、「大致」、「實質上」之含義。

應當理解的是，雖然本文使用術語「第一」、「第二」、「第三」等來描述不同的元件、部件、區域、層及/或區段，這些元件、部件、區域、層及/或區段不應當被這些術語所限制。這些術語可以僅被用於將一個元件、部件、區域、層或區段與另一元件、部件、區域、層或區段區分開來。因此，在不脫離本揭露的技術的前提下，以下討論的第一元件、部件、區域、層或區段可以被稱為第二元件、部件、區域、層或區段。

除非另外定義，在此使用的全部用語(包括技術及科學用語)具有與此篇揭露所屬之一般技藝者所通常理解的相同涵義。能理解的是，這些用語，例如在通常使用的字典中定義的用語，應被解讀成具有與相關技術及本揭露的背景或上下文一致的意思，而不應以一理想化或過度正式的方式解讀，除非在本揭露實施例有特別定義。為了使本申請案之敘述更加詳盡與完備，請參照下列實施例之描述並配合相關圖示。惟，以下所示之實施例係用於例示本申請案之光電元件，並非將本申請案限定於以下之實施例。又，本說明書記載於實施例中的構成零件之尺寸、材質、形狀、相對配置等在沒有限定之記載下，本申請案之範圍並非限定於此，而僅是單純之說明而已。且各圖示所示構件之大小或位置關係等，會由於為了明確說明有加以誇大之情形。於以下之描述中，為了適切省略詳細說明，對於同一或同性質之構件用同一名稱及符號顯示。

第1圖係本申請案一實施例所揭示之一光電元件1的俯視圖。第2圖~第6圖係第1圖之光電元件1的不同變形實施例所揭示之光電元件2~6的俯視圖。第7圖係沿著第1圖之切線L1-L1’、第2圖之切線L2-L2’、第3圖之切線L3-L3’、第4圖之切線L4-L4’、第5圖之切線L5-L5’ 或第6圖之切線L6-L6’的剖面圖。第8圖係沿著第1圖之切線X1-X1’、第2圖之切線X2-X2’、第3圖之切線X3-X3’、第4圖之切線X4-X4’、第5圖之切線X5-X5’或第6圖之切線X6-X6’的剖面圖。第9圖係沿著第1圖之切線Y1-Y1’、第2圖之切線Y2-Y2’、第3圖之切線Y3-Y3’、第4圖之切線Y4-Y4’、第5圖之切線Y5-Y5’或第6圖之切線Y6-Y6’的剖面圖。本申請案之光電元件1~6可包含電致光之發光元件，例如發光二極體、雷射二極體，或者是光致電之光伏元件，例如太陽能電池、光偵測器。

參考第1圖~第6圖以及第7圖，根據一實施例的光電元件1~6各包含一基板10具有一上表面10s、一第一半導體層21位於基板10之上表面10s上並包含一第一斜面S1與基板10之上表面10s相接、以及一半導體平台M位於第一半導體層21上。半導體平台M包含一活性層22和一第二半導體層23，以及一第二斜面S2與第一半導體層21的第一表面21t相接。

參考第8圖以及第9圖，光電元件1~6各包含一接觸電極30位於第二半導體層23上。一絕緣反射結構40位於接觸電極30上，並包含複數個絕緣反射結構開口400位於第二半導體層23上。一連接層51覆蓋絕緣反射結構40並填入複數個絕緣反射結構開口400以與接觸電極30及/或第二半導體層23相接觸。一金屬反射結構52位於連接層51上並填入複數個絕緣反射結構開口400中。

參考第7圖~第9圖，光電元件1~6各包含一絕緣結構60位於半導體平台M之上，覆蓋連接層51、金屬反射結構52及絕緣反射結構40，並包含一或複數個第一絕緣結構開口601位於第一半導體層21上以及一或複數個第二絕緣結構開口602位於金屬反射結構52上。

參考第7圖，光電元件1~6各包含一第一延伸電極71覆蓋半導體平台M並透過第一絕緣結構開口601與第一半導體層21形成電連結。一第二延伸電極72覆蓋半導體平台M並覆蓋第二絕緣結構開口602，且透過第二絕緣結構開口602與金屬反射結構52形成電連接。金屬反射結構52透過覆蓋絕緣反射結構開口400與接觸電極30及/或第二半導體層23形成電連接。一保護結構80覆蓋第一延伸電極71以及第二延伸電極72，且包含一保護結構第一開口801位於第一延伸電極71上以及一保護結構第二開口802位於第二延伸電極72上。一第一電極墊91覆蓋保護結構第一開口801並通過第一延伸電極71與第一半導體層21形成電連接。一第二電極墊92覆蓋保護結構第二開口802並通過第二延伸電極72與第二半導體層23形成電連接。

基板10可以為一成長基板以磊晶成長一半導體疊層20。於一實施例中，半導體疊層20包含第一半導體層21、活性層22和第二半導體層23。基板10包括用以磊晶成長磷化鋁鎵銦(AlGaInP)之砷化鎵(GaAs)晶圓，或用以成長氮化鎵(GaN)、氮化銦鎵(InGaN)、或氮化鋁鎵(AlGaN)之藍寶石(Al ₂O ₃)晶圓、氮化鎵(GaN)晶圓、碳化矽(SiC)晶圓、或氮化鋁(AlN)晶圓。

於本申請案之一實施例中，光電元件1~6可以不具有基板10。例如，基板10可為用於生長半導體疊層20的成長基板，然後，可通過雷射剝離(laser lift off)或化學剝離等方法將基板10與半導體疊層20分離。

於本申請案之一實施例中，藉由金屬有機化學氣相沉積法(MOCVD)、分子束磊晶(MBE)、氫化物氣相沉積法(HVPE)、物理氣相沉積法(PVD)、或離子電鍍方法以於基板10上形成具有光電特性之半導體疊層20，例如發光(light-emitting)疊層，其中物理氣象沉積法包含濺鍍 (Sputtering)或蒸鍍(Evaporation)法。

藉由改變半導體疊層20中一層或多層的物理及化學組成以調整光電元件1發出光線或吸收光線的波長。本案以發光元件為例，半導體疊層20包含第一半導體層21、活性層22、以及第二半導體層23。半導體疊層20之材料包含Ⅲ-Ⅴ族半導體材料，例如Al _xIn _yGa _(1-x-y)N或Al _xIn _yGa _(1-x-y)P，其中0≦x，y≦1；(x+y)≦1。當半導體疊層20之材料為AlInGaP系列材料時，可發出波長介於610 nm及650 nm之間的紅光。當半導體疊層20之材料為InGaN系列材料時，可發出波長介於400 nm及490 nm之間的藍光，或波長介於530 nm及570 nm之間的綠光。當半導體疊層20之材料為AlGaN系列或AlInGaN系列材料時，可發出波長介於250 nm及400 nm之間的紫外光。

第一半導體層21和第二半導體層23可為包覆層(cladding layer)或侷限層(confinement layer)，兩者具有不同的導電型態、電性、極性，或依摻雜的元素以提供電子或電洞，例如第一半導體層21為n型電性的半導體，第二半導體層23為p型電性的半導體。活性層22形成在第一半導體層21和第二半導體層23之間，電子與電洞於一電流驅動下在活性層22複合，將電能轉換成光能以發出一光線，或將光能轉換成電能以吸收一光線。活性層22可為單異質結構(single heterostructure, SH)，雙異質結構(double heterostructure, DH)，雙側雙異質結構(double-side double heterostructure, DDH)，或是多層量子井結構(multi-quantum well, MQW)。活性層22之材料可為中性、p型或n型電性的半導體。第一半導體層21、活性層22、或第二半導體層23可為一單層或包含複數子層的結構。

於本申請案之一實施例中，半導體疊層20還可包含一緩衝層(圖未示)位於第一半導體層21和基板10之間，用以釋放基板10和半導體疊層20之間因材料晶格不匹配而產生的應力，以減少差排及晶格缺陷，進而提升磊晶品質。緩衝層可為一單層或包含複數子層的結構。於一實施例中，可選用PVD氮化鋁(AlN)做為緩衝層，形成於半導體疊層20及基板10之間，用以改善半導體疊層20的磊晶品質。在一實施例中，用以形成PVD氮化鋁(AlN)的靶材係由氮化鋁所組成。在另一實施例中，可使用由鋁組成的靶材，於氮源的環境下與鋁靶材反應性地形成氮化鋁。

如第7圖~第9圖所示，半導體疊層20包含一第一暴露區域E1、一第二暴露區域E2、以及為第一暴露區域E1所圍繞之半導體平台M。在一實施例中，可通過蝕刻移除第二半導體層23、活性層22和第一半導體層21的一部分以形成第一暴露區域E1及第二暴露區域E2。換言之，第一暴露區域E1露出第一半導體層21的第一表面21t且第二暴露區域E2露出第一半導體層21的第二表面21t’。在光電元件1之一俯視圖中，如第1圖所示，第一暴露區域E1位於半導體平台M的至少一邊，第二暴露區域E2位於半導體平台M的內側且為半導體平台M所圍繞。在第7圖中，標記“B1”表示第一暴露區域E1和半導體平台M之間的第一邊界B1，在第8圖及第9圖中，標記“B2”表示第二暴露區域E2和半導體平台M之間的第二邊界B2。半導體平台M的上表面20t (第二半導體層23的第二上表面23t)可以高於第一暴露區域E1的上表面20b(第一半導體層21的第一表面21t)和第二暴露區域E2的上表面20b’(第一半導體層21的第二表面21t’)。在一實施例中，半導體平台M可以朝向其頂部變窄。因此，半導體平台M的側表面可以是斜面，例如第2圖、第8圖及第9圖例示之第二斜面S2。

在一實施例中，如第7圖所示，第一暴露區域E1的上表面20b的一部分可以為一第一接觸第一區域CT1。如第8圖及第9圖所示，第二暴露區域E2的上表面20b’的一部分可以為一第一接觸第二區域CT1’。在一實施例中，半導體平台M的上表面20t的至少一部分定義為一第二接觸區域CT2。絕緣結構60包含複數個第一絕緣結構開口601以露出第一接觸第一區域CT1和第一接觸第二區域CT1’。絕緣反射結構40包含複數個絕緣反射結構開口400位於第二接觸區域CT2上並露出接觸電極30及/或第二半導體層23。在一實施例中，複數個第一接觸第二區域CT1’所包含之一第一總面積A1與複數個第一接觸第一區域CT1所包含之一第二總面積A2之間具有一比值(A1/A2)介於1~2之間以改善光電元件1~6之電流分布。如果比值(A1/A2)小於1，光電元件1~6之亮度會下降；如果比值(A1/A2)大於2，光電元件1~6之電壓(Vf)會上升。

如第1圖所示，基板10包含第一邊11、第二邊12、第三邊13和第四邊14，半導體平台M可以與第一邊11至第四邊14間隔開，並且第一暴露區域E1可以分佈設置在半導體平台M與第一邊11至第四邊14的任一邊或任多邊之間。例如，第一暴露區域E1可以設置在半導體平台M與第一邊11之間以及半導體平台M與第二邊12之間，或是設置在半導體平台M與第三邊13之間以及半導體平台M與第四邊14之間。第一邊11和第二邊12可彼此相對或互相平行，並且第三邊13和第四邊14可彼此相對或互相平行。在一實施例中，具有長條型、矩形、圓形或橢圓形形狀並且彼此間隔開的多個第二暴露區域E2可以佈置在半導體平台M的內部。

參考第1圖~第6圖，光電元件1~6各包含穿過第二半導體層23和活性層22而形成的複數個通孔200位於第二暴露區域E2以露出第一半導體層21的第二表面21t’。通孔200的數量包括多個，形狀包括但不限於是圓形、長方形或六邊形等多邊形，可以以均勻或非均勻的間距分佈。在本實施例中，通孔200的形狀為圓形。在通入電流於光電元件1~6後，外部電流通過第一延伸電極71在通孔200內與第一半導體層21電連接，多個均勻分佈的通孔200能夠提高電流的擴展能力和電流分佈的均勻性，同時也增加了第一延伸電極71與第一半導體層21的接觸面積，進而能夠降低電壓，提高光電元件1~6的發光效率。

通孔200的數量和分布方式可以依據光電元件的尺寸來設計。光電元件的尺寸越大，對應需求的通孔200數量也就越多。

如第1圖所示，複數個通孔200的分布方向包括自基板10的第一邊11往第二邊12延伸的第一方向D1以及自基板10的第三邊13往第四邊14延伸的第二方向D2。複數個通孔200包含一第一組通孔2001和一第二組通孔2002。第一組通孔2001以及第二組通孔2002係自基板10的第一邊11往第二邊12延伸的第一方向D1上依序設置。第一組通孔2001或第二組通孔2002的數量可以是一個或多個。在第一方向D1上，第一組通孔2001中的任一個與第一邊11之間的一第一間距P ₁小於第二組通孔2002中的任一個與第一邊11及/或第二邊12之間的一第二間距P ₂。第一間距P ₁與光電元件1之第三邊13或第四邊14之邊長L ₃₄的比值P ₁/ L ₃₄在0.1與0.5之間。第二間距P ₂與光電元件1之第三邊13或第四邊14之邊長L ₃₄的比值P ₂/ L ₃₄在0.3與0.7之間。於一實施例中，在第二方向D2上，第一組通孔2001中的任一個與第三邊13和第四邊14之間的間距中具有一最小間距定義為第一最小間距P1 _min，且第一最小間距P1 _min與第一邊11或第二邊12之邊長L ₁₂的比值P1 _min/L ₁₂在0.3與0.7之間。第二組通孔2002中的任一個與第三邊13和第四邊14之間的間距中具有一最小間距定義為第二最小間距P2 _min，且第二最小間距P2 _min與第一邊11或第二邊12之邊長L ₁₂的比值P2 _min/L ₁₂在0.1與0.5之間。於另一實施例中，第一最小間距P1 _min大於第二最小間距P2 _min。

如第2圖所示，複數個通孔200包含第一組通孔2001、第二組通孔2002以及一第三組通孔2003。第一組通孔2001、第二組通孔2002以及第三組通孔2003係自基板10的第一邊11往第二邊12延伸的第一方向D1上依序設置。第一組通孔2001、第二組通孔2002或第三組通孔2003的數量可以是一個或多個。在第一方向D1上，第一組通孔2001中的任一個與第一邊11之間的第一間距P ₁小於第二組通孔2002中的任一個與第一邊11或第二邊12之間的第二間距P ₂，及/或小於第三組通孔2003中的任一個與第二邊12之間的一第三間距P ₃。第一間距P ₁與光電元件2之第三邊13或第四邊14之邊長L ₃₄的比值P ₁/ L ₃₄在0.1與0.5之間。第二間距P ₂與光電元件2之第三邊13或第四邊14之邊長L ₃₄的比值P ₂/ L ₃₄在0.3與0.7之間。第三間距P ₃與光電元件2之第三邊13或第四邊14之邊長L ₃₄的比值P ₃/L ₃₄在0.1與0.5之間。於一實施例中，在第二方向D2上，第一組通孔2001中的一個與第三邊13或第四邊14之間具有第一最小間距P1 _min，且第一最小間距P1 _min與第一邊11或第二邊12之邊長L ₁₂的比值P1 _min/L ₁₂在0.3與0.7之間。第二組通孔2002中的任一個與第三邊13或第四邊14之間具有第二最小間距P2 _min，且第二最小間距P2 _min與第一邊11或第二邊12之邊長L ₁₂的比值P2 _min/L ₁₂在0.1與0.5之間。第三組通孔2003中的一個與第三邊13或第四邊14之間具有第三最小間距P3 _min，且第三最小間距P3 _min與第一邊11或第二邊12之邊長L ₁₂的比值P3 _min/L ₁₂在0.3與0.7之間。於另一實施例中，第一最小間距P1 _min與第三最小間距P3 _min包含相同或不同距離，第一最小間距P1 _min及/或第三最小間距P3 _min大於第二最小間距P2 _min。

如第3圖所示，複數個通孔200包含第一組通孔2001以及第三組通孔2003。第一組通孔2001以及第三組通孔2003係自基板10的第一邊11往第二邊12延伸的第一方向D1上依序設置。第一組通孔2001或第三組通孔2003的數量可以是一個或多個。在第一方向D1上，第一組通孔2001中的任一個與第一邊11之間的第一間距P ₁小於第三組通孔2003中的任一個與第二邊12之間的第三間距P ₃。第一間距P ₁與光電元件3之第三邊13或第四邊14之邊長L ₃₄的比值P ₁/L ₃₄在0.1與0.5之間。第三間距P ₃與光電元件3之第三邊13或第四邊14之邊長L ₃₄的比值P ₃/ L ₃₄在0.1與0.5之間。於一實施例中，在第二方向D2上，第一組通孔2001中的一個與第三邊13或第四邊14之間具有第一最小間距P1 _min，且第一最小間距P1 _min與第一邊11或第二邊12之邊長L ₁₂的比值P1 _min/L ₁₂在0.1與0.5之間。第三組通孔2003中的一個與第三邊13或第四邊14之間具有第三最小間距P3 _min，且第三最小間距P3 _min與第一邊11或第二邊12之邊長L ₁₂的比值P3 _min/L ₁₂在0.1與0.5之間。於另一實施例中，第一最小間距P1 _min與第三最小間距P3 _min包含相同或不同距離。例如，第一最小間距P1 _min可以大於第三最小間距P3 _min。

如第4圖所示，複數個通孔200包含第一組通孔2001以及第三組通孔2003。第一組通孔2001以及第三組通孔2003係自基板10的第一邊11往第二邊12延伸的第一方向D1上依序設置。第一組通孔2001或第三組通孔2003的數量可以是一個或多個。在第一方向D1上，第一組通孔2001中的任一個與第一邊11之間的第一間距P ₁小於第三組通孔2003中的任一個與第二邊12之間的第三間距P ₃。第一間距P ₁與光電元件4之第三邊13或第四邊14之邊長L ₃₄的比值P ₁/L ₃₄在0.1與0.5之間。第三間距P ₃與光電元件4之第三邊13或第四邊14之邊長L ₃₄的比值P ₃/ L ₃₄在0.1與0.5之間。於一實施例中，在第二方向D2上，第一組通孔2001中的一個與第三邊13或第四邊14之間具有第一最小間距P1 _min，且第一最小間距P1 _min與第一邊11或第二邊12之邊長L12的比值P1 _min/L ₁₂在0.1與0.5之間。第三組通孔2003中的一個與第三邊13或第四邊14之間具有第三最小間距P3 _min，且第三最小間距P3 _min與第一邊11或第二邊12之邊長L12的比值P3 _min/L ₁₂在0.1與0.5之間。於另一實施例中，第一最小間距P1 _min與第三最小間距P3 _min包含相同或不同距離。於本實施例中，第一組通孔2001中的兩個通孔200之間的間距大於第三組通孔2003中的兩個通孔200之間的間距，且第一最小間距P1 _min小於第三最小間距P3 _min。

如第5圖所示，複數個通孔200包含第一組通孔2001、第二組通孔2002以及第三組通孔2003。第一組通孔2001、第二組通孔2002、以及第三組通孔2003係自基板10的第一邊11往第二邊12延伸的第一方向D1上依序設置。第一組通孔2001、第二組通孔2002或第三組通孔2003的數量可以是一個或多個。在第一方向D1上，第一組通孔2001中的任一個與第一邊11之間的第一間距P ₁小於第二組通孔2002中的任一個與第一邊11之間的第二間距P ₂，及/或小於第三組通孔2003中的任一個與第二邊12之間的一第三間距P ₃。第一間距P ₁與光電元件5之第三邊13或第四邊14之邊長L ₃₄的比值P ₁/ L ₃₄在0.1與0.5之間。第二間距P ₂與光電元件5之第三邊13或第四邊14之邊長L ₃₄的比值P ₂/ L ₃₄在0.3與0.7之間。第三間距P ₃與光電元件5之第三邊13或第四邊14之邊長L ₃₄的比值P ₃/L ₃₄在0.1與0.5之間。於一實施例中，在第二方向D2上，第一組通孔2001中的一個與第三邊13或第四邊14之間具有第一最小間距P1 _min，且第一最小間距P1 _min與第一邊11或第二邊12之邊長L12的比值P1 _min/L ₁₂在0.1與0.5之間。第二組通孔2002中的任一個與第三邊13或第四邊14之間具有第二最小間距P2 _min，且第二最小間距P2 _min與第一邊11或第二邊12之邊長L12的比值P2 _min/L ₁₂在0.1與0.5之間。第三組通孔2003中的一個與第三邊13或第四邊14之間具有第三最小間距P3 _min，且第三最小間距P3 _min與第一邊11或第二邊12之邊長L12的比值P3 _min/L ₁₂在0.1與0.5之間。於另一實施例中，第一最小間距P1 _min、第二最小間距P2 _min與第三最小間距P3 _min包含相同距離。

如第6圖所示，複數個通孔200包含第一組通孔2001、第二組通孔2002以及第三組通孔2003。第一組通孔2001、第二組通孔2002或第三組通孔2003的數量可以是一個或多個。在第一方向D1上，第一組通孔2001中的任一個與第一邊11之間的第一間距P ₁小於第二組通孔2002中的任一個與第一邊11之間的第二間距P ₂，及/或小於第三組通孔2003中的任一個與第二邊12之間的一第三間距P ₃。第一間距P ₁與光電元件6之第三邊13或第四邊14之邊長L ₃₄的比值P ₁/ L ₃₄在0.1與0.5之間。第二間距P ₂與光電元件6之第三邊13或第四邊14之邊長L ₃₄的比值P ₂/ L ₃₄在0.3與0.7之間。第三間距P ₃與光電元件6之第三邊13或第四邊14之邊長L ₃₄的比值P ₃/L ₃₄在0.1與0.5之間。於一實施例中，在第二方向D2上，第一組通孔2001中的一個與第三邊13或第四邊14之間具有第一最小間距P1 _min，且第一最小間距P1 _min與第一邊11或第二邊12之邊長L12的比值P1 _min/L ₁₂在0.1與0.5之間。第二組通孔2002中的任一個與第三邊13或第四邊14之間具有第二最小間距P2 _min，且第二最小間距P2 _min與第一邊11或第二邊12之邊長L12的比值P2 _min/L ₁₂在0.3與0.7之間。第三組通孔2003中的一個與第三邊13或第四邊14之間具有第三最小間距P3 _min，且第三最小間距P3 _min與第一邊11或第二邊12之邊長L12的比值P3 _min/L ₁₂在0.1與0.5之間。於另一實施例中，第一最小間距P1 _min與第三最小間距P3 _min包含相同距離，第一最小間距P1 _min及/或第三最小間距P3 _min大於第二最小間距P2 _min。於本實施例中，複數個通孔200更包含第四組通孔2004與第五組通孔2005，且第四組通孔2004與第五組通孔2005的數量可以是一個或多個。第一組通孔2001、第四組通孔2004、第二組通孔2002、第五組通孔2005、以及第三組通孔2003係自基板10的第一邊11往第二邊12延伸的第一方向D1上依序設置。在第一方向D1上，第一組通孔2001中的任一個與第一邊11之間的第一間距P ₁小於第四組通孔2004中的任一個與第一邊11之間的第四間距P ₄。第三組通孔2003中的任一個與第二邊12之間的第三間距P ₃小於第五組通孔2005中的任一個與第二邊12之間的第五間距P ₅。第四間距P ₄、第五間距P ₅與光電元件6之第三邊13或第四邊14之邊長L ₃₄的比值P ₄/ L ₃₄或P ₅/L ₃₄在0.1與0.5之間。於一實施例中，在第二方向D2上，第四組通孔2004與第五組通孔2005中的一個與第三邊13或第四邊14之間分別具有第四最小間距P4 _min與第五最小間距P5 _min，且第四最小間距P4 _min與第五最小間距P5 _min與第一邊11或第二邊12之邊長L ₁₂的比值P4 _min/L ₁₂與P5 _min/L ₁₂在0.1與0.5之間。於另一實施例中，第四最小間距P4 _min與第五最小間距P5 _min包含相同距離。

有關第一間距P ₁、第二間距P ₂、第三間距P ₃、四間距P ₄、第五間距P ₅、第一最小間距P1 _min、第二最小間距P2 _min、第三最小間距P3 _min、第四最小間距P4 _min與第五最小間距P5 _min的量測方法可採用如下方式：（1）選取通孔200的圓心進行量測；（2）選取通孔200最邊緣的位置進行量測。量測方法不限於此，只要能在一致的通孔200位置上量測即可。

如第7圖~第9圖所示，接觸電極30可以直接設置在第二半導體層23上，接觸電極30與第二半導體層23相接觸的區域構成第二接觸區域CT2，並電連接到第二半導體層23。接觸電極30用於將從外部注入的電流分散後再經由半導體平台M的上表面20t(第二半導體層23的第二上表面23t) 注入到第二半導體層23。

在一實施例中，絕緣反射結構40包含複數個絕緣反射結構開口400設置在半導體平台M上。如第1圖~第6圖所示，於光電元件1~6之一俯視圖中，絕緣反射結構開口400包含圓形、半圓形、橢圓形、三角形、矩形、多邊形、弧形或環形。複數個絕緣反射結構開口400可以以六邊形最密排列的格子圖案佈置在半導體平台M上，但不限於此。在另一實施例中，複數個絕緣反射結構開口400可以以各種圖案佈置。例如，矩形格子圖案。如第7圖所示，絕緣反射結構40位於接觸電極30之上並覆蓋半導體平台M之第二斜面S2，且覆蓋第一半導體層21的一部分和第二半導體層23的一部分，例如，絕緣反射結構40可以覆蓋第一半導體層21的第一表面21t的一部分和第二半導體層23的第二上表面23t的一部分。

於發明之一實施例中，如第7圖~第9圖所示，絕緣反射結構40包含一絕緣反射鏡41及/或一絕緣層42。絕緣反射結構開口400包含一第一絕緣反射結構開口410穿過絕緣反射鏡41。如第8圖及第9圖所示，絕緣反射結構40之絕緣反射鏡41覆蓋半導體平台M之第二斜面S2以反射來自活性層22之一光線並增加光電元件1~6之光取出效率。

於發明之一實施例中，如第8圖及第9圖所示，絕緣反射結構40之絕緣層42位於接觸電極30與絕緣反射鏡41之間。絕緣反射結構開口400包含一第二絕緣反射結構開口420穿過絕緣層42。如第1圖~第6圖所示，於光電元件1~6之俯視圖中，第一絕緣反射結構開口410與第二絕緣反射結構開口420構成一同心圓的圖案。

如第8圖及第9圖所示，連接層51覆蓋絕緣反射結構40並填入第一絕緣反射結構開口410、第二絕緣反射結構開口420以與接觸電極30相接觸，其中連接層51包含鈦(Ti)、氧化鈦(TiO _x)、氮化鈦(TiN _x)、氧化鋁(Al ₂O ₃)、氧化銦錫 (ITO)、鋅摻雜氧化銦錫(ZITO)、氧化鋅銦(ZIO)、氧化鎵銦(GIO)、氧化鋅錫(ZTO)、氟摻雜氧化錫(FTO)、鋁摻雜氧化鋅(AZO)、鎵摻雜的氧化鋅(GZO)、或氧化鋅鎂(Zn _(1-x)Mg _xO，0≤x ≤1)。接觸電極30包含氧化銦錫 (ITO)、鋅摻雜氧化銦錫(ZITO)、氧化鋅銦(ZIO)、氧化鎵銦(GIO)、氧化鋅錫(ZTO)、氟摻雜氧化錫(FTO)、鋁摻雜氧化鋅(AZO)、鎵摻雜的氧化鋅(GZO)、或氧化鋅鎂(Zn _(1-x)Mg _xO，0≤x ≤1)。於發明之一實施例中，連接層51包含一厚度小於接觸電極30所包含之一厚度，例如，連接層51包含一厚度介於10埃(Å)~60埃之間，接觸電極30包含一厚度介於100埃~400埃之間。於發明之一實施例中，接觸電極30與連接層51包含相同的材料。例如，接觸電極30與連接層51包含氧化銦錫(ITO)。於發明之一實施例中，接觸電極30與連接層51包含不相同的材料。例如接觸電極30包含氧化銦錫(ITO)，且連接層51包含鈦(Ti)。

金屬反射結構52通過連接層51填入絕緣反射結構40之絕緣反射結構開口400，其中連接層51可以提高絕緣反射結構40與金屬反射結構52之間的黏合性。於光電元件1~6之側視圖中，於一實施例中，金屬反射結構52可以設置在連接層51上且與連接層51共形。例如，金屬反射結構52和連接層51可以彼此完全重疊或部分重疊。

於一實施例中，金屬反射結構52包含銀(Ag)、鉻(Cr)、鎳(Ni)、鈦(Ti)、鋁(Al)、銠(Rh)、釕(Ru)或前述材料之組合。

於一實施例中，光電元件1~6各包含設置在金屬反射結構52上的阻障層(圖未示)。阻障層具有多層結構，例如，Ti和Ni交替堆疊的多層結構。

絕緣反射結構40、連接層51和金屬反射結構52可以配置成全向反射器(Omni-Directional reflector, ODR)。全向反射器可以增加從活性層22發射的光的反射率，從而提高光電元件1~6之光摘出效率。

於一實施例中，絕緣反射結構40之絕緣層42係作為絕緣膜並具有一單層結構，包含氧化物或氮化物，例如選自由矽(Si)、或鈦(Ti)、鋯(Zr)、鈮(Nb)、鉭(Ta)、鋁(Al)等金屬構成的組中的至少一種氧化物或氮化物。於另一實施例中，絕緣層42亦可以為多層結構，例如由上述任兩種或兩種以上之氧化物或氮化物構成之疊層，例如SiO ₂、TiO ₂及Al ₂O ₃構成的多層結構。

於一實施例中，絕緣反射鏡41可以由折射率低於第二半導體層23的折射率的材料形成。絕緣反射鏡41的材料包含SiO ₂、SiN、SiO _xN _y、TiO ₂、Si ₃N ₄、Al ₂O ₃、TiN、AlN、ZrO ₂、TiAlN、TiSiN、HfO、TaO ₂、Nb ₂O ₅、或MgF ₂。在一實施例中，絕緣反射鏡41具有不同折射率的絕緣子層交替地堆疊的多層膜結構，例如分布式布拉格反射鏡(DBR)。分散式布拉格反射器結構係由具有一第一折射率之複數個第一子層和具有一第二折射率之複數個第二子層交替地堆疊所形成，且第一折射率係小於第二折射率。例如，可通過SiO ₂/TiO ₂或SiO ₂/Nb ₂O ₅等層疊。

於發明之一實施例中，當絕緣反射鏡41包含具有層疊SiO ₂/TiO ₂或SiO ₂/Nb ₂O ₅之分布式布拉格反射鏡結構時，絕緣層42具有一厚度大於絕緣反射鏡41所包含之各子層之一厚度，但絕緣層42具有之厚度小於絕緣反射鏡41所包含之各子層的總厚度。於發明之一實施例中，絕緣層42之厚度係介於3000埃~7000埃之間。

絕緣反射鏡41的最底層或最頂層可使用選自由矽(Si)、鈦(Ti)、鋯(Zr)、鈮(Nb)、鉭(Ta)、鋁(Al)構成的群組中的至少一種氧化物或氮化物。於一實施例中，絕緣反射鏡41的最底層及/或最頂層包含不同於位於兩者之間的中間層的材料及/或不同於中間層的的厚度及/或不同於中間層的形成工藝。

於一實施例中，絕緣層42可包括與絕緣反射鏡41之複數個第一子層相同的材料。例如，當絕緣反射鏡41由包括SiO ₂/TiO ₂或SiO ₂/Nb ₂O ₅的分布式布拉格反射鏡形成時，絕緣層42可由SiO ₂形成。雖然絕緣層42由與絕緣反射鏡41的至少一部分相同的材料形成，但是不要求具有諸如DBR的絕緣膜那樣的高膜品質，因此，可通過不同工藝形成絕緣反射鏡41和絕緣層42。可在視覺上（例如，SEM照片或TEM照片）區分絕緣層42相對於絕緣反射鏡41的介面。於一實施例中，絕緣反射鏡41之複數個第一子層所包含之一總厚度小於絕緣層42所包含之一總厚度。

於本申請案之各實施例中，於複數個絕緣反射結構開口400中，任兩相鄰開口之間分別具有一最小距離d _min。以第10圖及第11圖本申請案實施例為例，其揭示光電元件6a~6b中的絕緣反射結構開口400分佈的俯視圖。類似第1圖至第6圖實施例，第10圖及第11圖所揭示之光電元件6a~6b亦類似光電元件1~6所包含之結構。為了便於說明，第10圖及第11圖省去第一延伸電極71、第二延伸電極72、第二絕緣結構80、第一電極墊91和第二電極墊92，僅揭示基板10、半導體疊層20、通孔200、複數個絕緣反射結構開口400、第一絕緣結構開口601、及第二絕緣結構開口602。第10圖之切線L10-L10’及第11圖之切線L11-L11’ 的剖面圖可以參考第7圖。複數個絕緣反射結構開口400包含一第一群組開口4001位於光電元件之一側以及一第二群組開口4002位於光電元件之另一側以改善光電元件之電流擴散的均勻度，其中，第一群組開口4001和第二群組開口4002中相鄰的絕緣反射結構開口間之最小距離d _min不相等。詳言之，第一群組開口4001之任兩相鄰開口之間包含一第一最小距離d1大於第二群組開口4004之任兩相鄰開口之間所包含之一第二最小距離d2。於一實施例中，複數個絕緣反射結構開口400之第一群組開口4001係位於第一電極墊91(圖未示)下方，且複數個絕緣反射結構開口400之第二群組開口4002係位於第二電極墊92(圖未示)下方。於一實施例中，在第一群組開口4001中，任兩相鄰開口之間的第一最小距離d1彼此可以相等或不相等。在第二群組開口4004中，任兩相鄰開口之間的第二最小距離d2彼此可以相等或不相等。於光電元件之剖視圖(圖未示)或上視圖中，第一最小距離d1與第二最小距離d2的量測方法可採用如下方式：（1）選取絕緣反射結構開口400的圓心進行量測；（2）選取絕緣反射結構開口400最邊緣的位置進行量測。量測方法不限於此，只要能在一致的位置上量測即可。

為了改善光電元件之電流擴散的均勻度，於一實施例中，如第11圖所示，複數個絕緣反射結構開口400沿著第二暴露區域E2和半導體平台M之間的第二邊界B2排列成一環形。複數個絕緣反射結構開口400以一最小距離D _min環繞通孔200，環繞通孔200之複數個絕緣反射結構開口400彼此以一最小距離d _min間隔，且絕緣反射結構開口400與通孔200之間的最小距離D _min大於複數個絕緣反射結構開口400彼此之間的最小距離d _min。

於一實施例中(圖未示)，第10圖例示之第一群組開口4001之間所包含之第一最小距離d1、第二群組開口4002之間所包含之第二最小距離d2可套用於第11圖之光電元件，其絕緣反射結構開口400與通孔200之間具有最小距離D _min可以大於第一群組開口4001之間所包含之第一最小距離d1及/或大於第二群組開口4002之間所包含之第二最小距離d2。

於一實施例中，第10圖及第11圖所示，複數個絕緣反射結構開口400可以等間距或非等間距來環繞第二暴露區域E2之第二邊界B2。

第13圖係本申請案之一比較例所揭示之反射結構開口400分佈的俯視圖。如第13圖所示，第二絕緣結構開口602包含一不規則形狀或一矩形，並包含一俯視面積、一寬度或一長度大於絕緣反射結構開口400之一俯視面積、一寬度或一長度。為了容置第二絕緣結構開口602並使第二絕緣結構開口602不與絕緣反射結構開口400重疊，靠近第二絕緣結構開口602之部分區域的絕緣反射結構開口400可以不規則排列圖案來佈置，其他區域的絕緣反射結構開口400以六邊形排列的格子圖案佈置的複數個絕緣反射結構開口400。

第12圖係本申請案一實施例所揭示之光電元件1~6或6a~6b的電流分佈圖。第14圖係本申請案之比較例的電流分佈圖。第12圖中的暗區面積比第14圖中的暗區面積少。相較於比較例，光電元件1~6或6a~6b藉由將第二絕緣結構開口設置於複數個絕緣反射結構開口所構成之多邊形內的任一位置上以得到較均勻的電流分布。

如第8圖及第9圖所示，絕緣結構60可以露出絕緣反射結構40之一側壁40s。於另一實施例中(圖未示)，絕緣結構60可以包覆絕緣反射結構40之側壁40s。於另一實施例中，第一絕緣結構開口601所包含之一第一側壁601s與半導體平台M之第二斜面S2之間具有一最小距離Smax大於10微米以確保絕緣結構60包含一厚度以包覆絕緣反射結構40，避免蝕刻移除絕緣結構60以形成第一絕緣結構開口601時損傷絕緣反射結構40而降低絕緣反射結構40之反射率。第一延伸電極71通過第一絕緣結構開口601與露出於第一暴露區域E1 以及第二暴露區域E2的第一半導體層21相接。

如第7圖~第9圖所示，絕緣結構60連續地覆蓋金屬反射結構52及連接層51的所有暴露的表面以保護金屬反射結構52，例如金屬反射結構52及連接層51的上表面和側表面。金屬反射結構52及連接層51可以被封裝在絕緣結構60和絕緣反射結構40之間。於發明之一實施例中，通過形成絕緣結構60，可以避免金屬反射結構52的反射率因為後續製程而劣化，並且可以抑制金屬反射結構52中所包含的金屬元素的遷移。

於發明之一實施例中，為了增加光電元件1~6之光取出效率，絕緣結構60包含一第一分散式布拉格反射器(DBR)結構，係由具有複數個非金屬氧化層和複數個金屬氧化層交替地堆疊所形成。非金屬氧化層的材料包含SiO ₂、SiN、SiO _xN _y、Si ₃N ₄。金屬氧化層的材料包含TiO ₂、Si ₃N ₄、Al ₂O ₃、TiN、AlN、ZrO ₂、TiAlN、TiSiN、HfO、TaO ₂、Nb ₂O ₅、或MgF ₂。例如，可通過SiO ₂/TiO ₂或SiO ₂/Nb ₂O ₅等層疊。為了改善絕緣結構60與第一延伸電極71、金屬反射結構52之間的附著性，金屬反射結構52可藉由包含銀(Ag)以外之金屬，例如鉑(Pt)，與絕緣結構60之非金屬氧化層相接，例如SiO ₂，且絕緣結構60藉由金屬氧化層與第一延伸電極71相接，例如TiO ₂或Nb ₂O ₅。

於一實施例中，如第1圖~第6圖所示，第二絕緣結構開口602與複數個絕緣反射結構開口400係錯位設置，亦即第二絕緣結構開口602不與複數個絕緣反射結構開口400重疊。為了維持複數個絕緣反射結構開口400等間距排列的圖案，自光電元件之一俯視圖觀之，一或複數個第二絕緣結構開口602係分別位於複數個絕緣反射結構開口400排列所構成之多邊形內的任一位置上。於一實施例中，複數個絕緣反射結構開口400所構成之多邊形排列包含三角形、矩形、五邊形、或六邊形排列。於一實施例中，矩形包含正方形、長方形、梯形或任意的四邊形。於一實施例中，三角形可以為一正三角形或一等腰三角形。於一實施例中，第二絕緣結構開口602之位置可位於三角形之一內心(incenter)、一外心(circumcenter)、一垂心(orthocenter)、或一形心(centroid)上。

於一實施例中，複數個絕緣反射結構開口400所構成之任一個多邊形內只有一個第二絕緣結構開口602。

於一實施例中，如第1圖或第4圖所示，第二絕緣結構開口602可位於複數個絕緣反射結構開口400所構成之一矩形內。於另一實施例中，如第1圖、第2圖或第4圖所示，第二絕緣結構開口602可位於複數個絕緣反射結構開口400所構成之三角形內。

於一實施例中，如第1圖所示，兩個相鄰的第二絕緣結構開口602之一個係位於複數個絕緣反射結構開口400所構成之一矩形內任一位置上，兩個相鄰的第二絕緣結構開口602之另一個係位於複數個絕緣反射結構開口400所構成之三角形內任一位置上。

於一實施例中，如第5圖或第6圖所示，複數個絕緣反射結構開口400構成之六邊形內只有一個第二絕緣結構開口602。於一實施例中，如第3圖所示，複數個絕緣反射結構開口400構成之六邊形內包含六個第二絕緣結構開口602。

於本實施例中，第二絕緣結構開口602包含一寬度不大於絕緣反射結構開口400所包含之一寬度。於另一實施例中，一或複數個第二絕緣結構開口602各包含一寬度大於各複數個絕緣反射結構開口400所包含之一寬度。

如第1圖~第6圖所示，一或複數個第二絕緣結構開口602位於第二電極墊92之一投影面積以外之區域，並為第二延伸電極72所覆蓋。如第1圖、第4圖、第5圖及第6圖所示，複數個第二絕緣結構開口602沿著第二電極墊92之一周圍配置。複數個第二絕緣結構開口602之一部分可以與保護結構第二開口802的邊緣重疊，且可以等間距或非等間距的設置於第二電極墊92之周圍或第二電極墊92之一側。如第2圖及第3圖所示，複數個第二絕緣結構開口602可以變化為僅位於第二電極墊92之兩相對邊。於另一實施例中，第1圖~第6圖例示之第二絕緣結構開口602之圖形除了圓形，亦可以變化為矩形、三角形、或規則或不規則的多邊形。

於一實施例中，如第1圖~第3圖及第5圖~第6圖所示，複數個第二絕緣結構開口602包含相同的寬度或直徑。於一實施例中，如第4圖所示，複數個第二絕緣結構開口602包含不同的寬度或直徑。

如第7圖~第9圖所示，第一延伸電極71可以設置在絕緣結構60上，並通過第一絕緣結構開口601延伸到第一接觸第一區域CT1和第一接觸第二區域CT1’的第一半導體層21上而接觸並電連接到第一半導體層21。在一實施例中，為了改善第一延伸電極71與第一半導體層21之間的接觸電阻特性，可以在第一延伸電極71和第一半導體層21之間設置一導電接觸層(圖未示)。導電接觸層可以包含氧化銦錫 (ITO)、鋅摻雜氧化銦錫(ZITO)、氧化鋅銦(ZIO)、氧化鎵銦(GIO)、氧化鋅錫(ZTO)、氟摻雜氧化錫(FTO)、鋁摻雜氧化鋅(AZO)、鎵摻雜的氧化鋅(GZO)、或氧化鋅鎂(Zn _(1-x)Mg _xO，0≤x ≤1)等導電金屬氧化物。於一實施例中，於第一暴露區域E1的上表面20b上及/或第二暴露區域E2的上表面20b’上可設置一金屬接觸層(圖未示)，金屬接觸層的上表面的一部分可以為第一接觸第一區域CT1及/或第一接觸第二區域CT1’。

第二延伸電極72可以設置在絕緣結構60上，並且通過第二絕緣結構開口602延伸到金屬反射結構52上而電連接第二半導體層23。

參考第1圖~第6圖及第8圖，第一延伸電極71包括靠近基板10之第一邊11的第一電極連接部710和一或多個朝基板10之第二邊12延伸的第一延伸電極凸部711。第二延伸電極72包括靠近基板10之第二邊12的第二電極連接部720和一或多個朝基板10之第二邊12延伸的第二延伸電極凹部722。自俯視圖觀之，第二絕緣結構開口602位於第二延伸電極72的投影面積內，進而使第二延伸電極72能夠填充第二絕緣結構開口602，並與第二半導體層23電連接，且第二延伸電極72的邊緣72e覆蓋在絕緣反射結構開口400之上。

第一延伸電極71與第二延伸電極72之間係錯開設置，且第一延伸電極凸部711的寬度小於第二延伸電極凹部722的寬度，進而使第二延伸電極72能夠避開通孔200的位置，也使第二延伸電極72及第二電極墊92的上表面更趨近於平坦化面或是為平坦化面。

相較於第二延伸電極凹部722，第二延伸電極72包括第二延伸電極凸部721。具體而言，自光電元件1~6之俯視圖觀之，以第一延伸電極凸部711最靠近第二邊12之一邊緣沿著平行於第二方向做一條輔助線為基準，第二延伸電極凹部722與第二延伸電極凸部721係位於輔助線的兩相對側。在在第二絕緣結構開口602位於複數個絕緣反射結構開口400所構成之多邊形內的實施例中，於第二延伸電極凸部721下具有一或複數個第二絕緣結構開口602分別位於複數個絕緣反射結構開口400所構成之多邊形內。

於一實施例中，第一延伸電極71和第二延伸電極72可以設置在絕緣結構60上，由不同的材料形成，並且彼此間隔開。例如，第一延伸電極71和第二延伸電極72可以由包括以下各項中的至少一項的材料形成：鋁(Al)、金(Au)、鎢(W)、鉑(Pt)、銥(Ir)、銀(Ag)、銅(Cu)、鎳(Ni)、鈦(Ti)、鉻(Cr)和上述材料之合金。

保護結構80包含位於第一延伸電極71上的保護結構第一開口801和位於第二延伸電極72上的保護結構第二開口802。保護結構第一開口801可以暴露第一延伸電極71，保護結構第二開口802可以暴露第二延伸電極71。參考第1圖~第6圖及第8圖，光電元件1~6各包含一或複數個保護台面800分別覆蓋一或複數個通孔200。一或複數個保護台面800位於第一電極墊91之一投影面積以外之區域，進而使第一電極墊91能夠避開通孔200的位置，也使第一電極墊91的上表面為平坦化面。

參考第1圖~第6圖，自俯視圖觀之，第一電極墊91和第二電極墊92的投影與通孔200的投影互不重疊，進而使光電元件1~6的表面平坦化，有利於後續封裝過程中，增大封裝基板與第一電極墊91和第二電極墊92之間的貼合面積。參考第8圖~第9圖，複數個第一絕緣結構開口601位於第一電極墊91之一投影面積以外之區域，並為第一延伸電極71所覆蓋。

參考第1圖~第6圖，複數個通孔200的第一組通孔2001為第一電極墊91所環繞，及/或第二組通孔2002為第二電極墊92所環繞。第一電極墊91包含一或複數個第一電極墊凹部912以容置第一組通孔2001，及/或第二電極墊92包含一或複數個第二電極墊凹部922以容置第二組通孔2002。於一實施例中，如第1圖及第2圖所示，第一電極墊凹部912係往第一電極墊91之一內部延伸。於一實施例中，如第3圖~第5圖所示，複數個第一電極墊凹部912位於第一電極墊91之同一側並往第一電極墊91之一內部延伸。於另一實施例中，如第6圖所示，複數個第一電極墊凹部912位於第一電極墊91之兩相對側並往第一電極墊91之一內部延伸。

第二電極墊92包含一俯視面積小於第二延伸電極72所包含之一俯視面積。如第1圖所示，第二電極墊凹部922之形貌可以不必對應於第二延伸電極凹部722之形貌。如第2圖~第6圖所示，第二電極墊凹部922之形貌可以對應於第二延伸電極凹部722之形貌。即使第二電極墊凹部922之形貌沒有對應於第二延伸電極凹部722之形貌，如第1圖所示，為擴大第二電極墊92之面積，一或複數個第二電極墊凹部922之一側與第二延伸電極凹部722之一側之間的距離D小於複數個絕緣反射結構開口400之間的最小距離d _min，且複數個第二電極墊凹部922係位於第二電極墊92之同一側。

第一電極墊91可以通過保護結構第一開口801設置在第一延伸電極71上，第二電極墊92可以通過保護結構第二開口802設置在第二延伸電極72上。第一焊墊(圖未示)可以設置在第一電極墊91上，第二焊墊(圖未示)可以設置在第二電極墊92上。第一焊墊和第二焊墊可以由導電材料(例如，Sn或AuSn)形成。如第1圖~第6圖所示，在俯視圖中，第一電極墊91可以與第一邊11相鄰，第二電極墊92可以與第二邊12相鄰。

第一電極墊91，及第二電極墊92包含金屬材料，例如鉻(Cr)、鈦(Ti)、鎢(W)、金(Au)、鋁(Al)、銦(In)、錫(Sn)、鎳(Ni)、鉑(Pt)、銀(Ag)等金屬或上述材料之合金。第一電極墊91及第二電極墊92可由單個層或是多個層所組成。例如，第一電極墊91，或第二電極墊92可包括Ti/Au層、Ti/Pt/Au層、Cr/Au層、Cr/Pt/Au層、Ni/Au層、Ni/Pt/Au層、Cr/Al/Cr/Ni/Au層、或Ag/NiTi/TiW/Pt層。第一電極墊91及第二電極墊92可做為外部電源供電至第一半導體層21及第二半導體層23之電流路徑。於一實施例中，第一電極墊91及第二電極墊92各包含一厚度介於0.5微米~5微米之間。

於一實施例中，絕緣層42、絕緣結構60及保護結構80設置在半導體疊層20上，是作為光電元件1~6的保護膜及防靜電的層間絕緣膜。於一實施例中，作為絕緣膜，絕緣層42、絕緣結構60及保護結構80可以為一單層結構，包含金屬氧化物或金屬氮化物，例如可優選使用選自由矽(Si)、鈦(Ti)、鋯(Zr)、鈮(Nb)、鉭(Ta)、鋁(Al)構成的組中的至少一種氧化物或氮化物。於另一實施例中，絕緣層42、絕緣結構60及保護結構80包含不同折射率的兩種以上之材料交替堆疊以形成一分布式布拉格反射鏡(DBR)結構，選擇性地反射特定波長之光。例如，可通過SiO ₂、TiO ₂、Nb ₂O ₅或Al ₂O ₃等兩種或三種材料絕緣層堆疊形成高反射率的反射結構。例如以SiO ₂/TiO ₂或SiO ₂/Nb ₂O ₅等子層堆疊形成分布式布拉格反射鏡(DBR)結構時，分布式布拉格反射鏡結構的每一個子層被設計成活性層22發出的光的波長的四分之一的光學厚度的一或整數倍。分布式布拉格反射鏡(DBR)結構的每一個子層的光學厚度在λ/4的一或整數倍的基礎上可具有±30%的偏差。由於分布式布拉格反射鏡結構的每一個子層的光學厚度改變會影響到反射率，因此基於分布式布拉格反射鏡結構的光學厚度得到的絕緣層42、絕緣結構60及保護結構80中的每一個子層的物理厚度可利用電子束蒸鍍(E-beam evaporation)來形成，以穩定的控制絕緣層42、絕緣結構60及保護結構80中每一個子層的厚度。

第15圖係本申請案一實施例之發光裝置7之示意圖。將前述實施例中的光電元件1~6之一以倒裝晶片之形式安裝於封裝基板50之第一墊片501及第二墊片502上。第一墊片501及第二墊片502之間藉由一包含絕緣材料之絕緣部53做電性絕緣。倒裝晶片安裝係將與電極墊形成面相對之成長基板側向上設為主要的光取出面，例如光電元件1~6之基板10的出光面10t係為光電元件1~6之主要的光取出面。為了增加發光裝置7之光取出效率，可於光電元件1~6之周圍設置一反射結構54。

第16圖係本申請案一實施例之發光裝置8之示意圖。發光裝置8為一球泡燈，包括一燈罩612、一反射鏡604、一發光模組600、一燈座611、一散熱片614、一連接部616以及一電連接元件618。發光模組600包含一承載部606，以及複數個發光單元608位於承載部606上，其中複數個發光單元608可為前述實施例中的光電元件1~6之一或發光裝置7。

第17圖係本申請案一實施例之背光模組9的示意圖。背光模組9包括第一框架201、液晶顯示面板202、增亮膜310、光學模組430、發光模組組件500、以及第二框架700。發光模組組件500包括複數個前述實施例中的光電元件1~6之一或發光裝置7，以側光式(edge type)或直下式(direct type)的出光方式配置於發光模組組件500中。於一實施例中，背光模組4更包括波長轉換結構610，設置於發光模組組件500上。

第18圖係本申請案一實施例之顯示器100的示意圖。顯示器100包括LED發光板3000與電流源(未圖示)。支架2000用以支撐LED發光板3000。LED發光板3000包括複數個前述實施例中的光電元件1~6之一或發光裝置7中的任一種或背光模組9。於一實施例中，LED發光板3000包括複數個畫素單元。每一畫素單元包括複數個前述實施例中的光電元件1~6之一或發光裝置7以分別發出不同顏色，例如，每一畫素單元包括三個分別發出紅光、綠光、藍光的光電元件1~6之一或發光裝置7。

第19圖係本申請案一實施例之發光裝置1000之示意圖。於一實施例中，發光裝置1000為用於汽車的LED燈泡，可以插接固定在汽車大燈總成的後殼上的安裝通孔中。發光裝置1000包括用於近光燈發光的第一LED晶片4100或遠光燈發光的第二LED晶片4200 、長柱狀的燈柱4300、驅動電源電路板4400、用於散熱的散熱鰭片(圖未示)、用於散熱的風扇(圖未示)、用於罩護所述風扇的風扇罩(圖未示)、用於與車載電池電連接的電源線(圖未示)，設置於電源線末端的插頭(圖未示)。發光裝置1000中的第一LED晶片4100或第二LED晶片4200可以包含前述之光電元件1~6或發光裝置7之任一個或多個。

第20圖係本申請案一實施例之發光裝置10000之示意圖。於一實施例中，發光裝置10000可以為車用照明燈5000，可以被應用在日行燈、頭燈、尾燈、或方向燈。主照明燈5100在車用照明燈5000中可以是主發光燈，例如，在車用照明燈5000被利用為車前燈的情況下，主照明燈5100可以具有照亮車輛的前方的頭燈的功能。組合照明燈5200可以具有至少兩種功能。例如，在車輛用照明燈被利用為車前燈的情況下，組合照明燈5200可以執行日間行車燈(daytime running light；DRL)及方向指示燈的功能。主照明燈5100或組合照明燈5200可以包含前述之光電元件1~6或發光裝置7之任一個或多個。

上述一些實施例的部件，以便在本揭露所屬技術領域中具有通常知識者可以更理解本揭露實施例的觀點。在本揭露所屬技術領域中具有通常知識者應該理解，他們能以本揭露實施例為基礎，設計或修改其他製程和結構以達到與在此介紹的實施例相同之目的及/或優勢。在本揭露所屬技術領域中具有通常知識者也應該理解到，此類等效的結構並無悖離本揭露的精神與範圍，且他們能在不違背本揭露之精神和範圍之下，做各式各樣的改變、取代和替換。因此，本揭露之保護範圍當視後附之申請專利範圍所界定者為準。另外，雖然本揭露已以數個較佳實施例揭露如上，然其並非用以限定本揭露。

整份說明書對特徵、優點或類似語言的引用，並非意味可以利用本揭露實現的所有特徵和優點應該或者可以在本揭露的任何單個實施例中實現。相對地，涉及特徵和優點的語言被理解為其意味著結合實施例描述的特定特徵、優點或特性包括在本揭露的至少一個實施例中。因而，在整份說明書中對特徵和優點以及類似語言的討論可以但不一定代表相同的實施例。

再者，在一個或多個實施例中，可以任何合適的方式組合本揭露的所描述的特徵、優點和特性。根據本文的描述，相關領域的技術人員將意識到，可在沒有特定實施例的一個或多個特定特徵或優點的情況下實現本揭露。在其他情況下，在某些實施例中可辨識附加的特徵和優點，這些特徵和優點可能不存在於本揭露的所有實施例中。

1~6:光電元件

7:發光裝置

8:發光裝置

9:背光模組

100:顯示器

1000:發光裝置

10000:發光裝置

10:基板

10s:上表面

10t:出光面

11:第一邊

12:第二邊

13:第三邊

14:第四邊

20:半導體疊層

20b:第一暴露區域E1的上表面

20b’:第二暴露區域E2的上表面

20t:半導體平台M的上表面

21:第一半導體層

21t:第一半導體層的第一表面

21t’:第一半導體層的第二表面

22:活性層

23:第二半導體層

23t:第二上表面

200:通孔

201:第一框架

202:液晶顯示面板

2000:支架

2001:第一組通孔

2002:第二組通孔

2003:第三組通孔

2004:第四組通孔

2005:第五組通孔 30:接觸電極

310:增亮膜

3000:發光板

40:絕緣反射結構

40s:側壁

400:絕緣反射結構開口

41:絕緣反射鏡

410:第一絕緣反射結構開口

420:第二絕緣反射結構開口

42:絕緣層

4100:第一LED晶片

4200:第二LED晶片

430:光學模組

4300:長柱狀的燈柱

4400:驅動電源電路板

50:封裝基板

51:連接層

52:金屬反射層

53:絕緣部

54:反射結構

500:發光模組組件

501:第一墊片

502:第二墊片

5000:車用照明燈

5100:主照明燈

5200:組合照明燈

60:絕緣結構

600:發光模組

601:第一絕緣結構開口

601s:第一側壁

602:第二絕緣結構開口

604:反射鏡

606:承載部

608:發光單元

610:波長轉換結構

611:燈座

612:燈罩

614:散熱片

616:連接部

618:電連接元件

71:第一延伸電極

72:第二延伸電極

700:第二框架

80:保護結構

800:保護台面

801:保護結構第一開口

802:保護結構第二開口

91:第一電極墊

92:第二電極墊

B1:第一邊界

B2:第二邊界

CT1:第一接觸第一區域

CT1’:第一接觸第二區域

CT2:第二接觸區域

D:距離

D1:第一方向

D2:第二方向

d1:第一最小距離

d2:第二最小距離

D _min、d _min:最小距離

E1:第一暴露區域

E2:第二暴露區域

L ₁₂:邊長

L ₃₄:邊長

M:半導體平台

P ₁:第一間距

P1 _min:第一最小間距

P ₂:第二間距

P2 _min:第二最小間距

P ₃:第三間距

P3 _min:第三最小間距

P ₄:第四間距

P4 _min:第四最小間距

P ₅:第五間距

P5 _min:第五最小間距

Smax：最小距離

S1:第一斜面

S2:第二斜面

以下將配合所附圖式詳述本揭露實施例。應注意的是，各種特徵部件並未按照比例繪製且僅用以說明例示。事實上，元件的尺寸可能經放大或縮小，以清楚地表現出本揭露實施例的技術特徵。

第1圖係本申請案一實施例所揭示之一光電元件1的俯視圖。

第2圖係本申請案一實施例所揭示之一光電元件2的俯視圖。

第3圖係本申請案一實施例所揭示之一光電元件3的俯視圖。

第4圖係本申請案一實施例所揭示之一光電元件4的俯視圖。

第5圖係本申請案一實施例所揭示之一光電元件5的俯視圖。

第6圖係本申請案一實施例所揭示之一光電元件6的俯視圖。

第7圖係本申請案一實施例所揭示之沿著第1圖之切線L1-L1’、第2圖之切線L2-L2’、第3圖之切線L3-L3’、第4圖之切線L4-L4’、第5圖之切線L5-L5’ 或第6圖之切線L6-L6’的剖面圖。

第8圖係本申請案一實施例所揭示之沿著第1圖之切線X1-X1’、第2圖之切線X2-X2’、第3圖之切線X3-X3’、第4圖之切線X4-X4’、第5圖之切線X5-X5’或第6圖之切線X6-X6’的剖面圖。

第9圖係本申請案一實施例所揭示之沿著第1圖之切線Y1-Y1’、第2圖之切線Y2-Y2’、第3圖之切線Y3-Y3’、第4圖之切線Y4-Y4’、第5圖之切線Y5-Y5’或第6圖之切線Y6-Y6’的剖面圖。

第10圖係本申請案一實施例所揭示之光電元件中的絕緣反射結構開口分佈的俯視圖。

第11圖係本申請案一實施例所揭示之光電元件中的絕緣反射結構開口分佈的俯視圖。

第12圖係本申請案一實施例所揭示之光電元件的電流分佈圖。

第13圖係本申請案之一比較例所揭示之絕緣反射結構開口分佈的俯視圖。

第14圖係本申請案之比較例的電流分佈圖。

第15圖係為依本申請案一實施例之發光裝置7之示意圖。

第16圖係為依本申請案一實施例之發光裝置8之示意圖。

第17圖係為依本申請案一實施例之背光模組9之示意圖。

第18圖係為依本申請案一實施例之顯示器100之示意圖。

第19圖係為依本申請案一實施例之發光裝置1000之示意圖。

第20圖係為依本申請案一實施例之發光裝置10000之示意圖。

無

1、2、3、4、5或6:光電元件