TW202527052A - Cmos元件的金屬矽化物上的金屬處理 - Google Patents

Abstract

在半導體結構中形成電觸點的方法包括對具有p型金氧半導體（p-MOS）元件用p型半導體區的半導體結構進行孔穴塑形製程，孔穴塑形製程包含在p型半導體區的露出表面形成第一孔穴、進行第一選擇性沉積製程，以選擇性在第一孔穴中形成第一孔穴觸點，及對已形成第一孔穴觸點進行金屬處理製程，以移除第一孔穴觸點與第一孔穴的介面處的氧化物。

Description

CMOS元件的金屬矽化物上的金屬處理

本文所述實施例大體上係關於半導體元件製造，且更特別係關於在半導體結構內形成電觸點的系統和方法。

諸如互補式金氧半導體（CMOS）元件等多閘極金氧半導體場效電晶體（MOSFET）因其三維（3D）設計和小尺寸而在可製造性方面帶來挑戰。在先進CMOS元件中，選擇性形成於溝槽觸點底部的金屬矽化物（例如矽化鉬（MoSi ₂）、矽化釕（Ru _xSi _y））常用於降低接觸電阻率。然而，在p型MOS（p-MOS）區的溝槽觸點底部的金屬矽化物介面往往苦於低結構和電性品質。

因此，需要可改善在溝槽觸點底部的金屬矽化物介面的結構和電性品質的方法及系統。

本發明的實施例提供在半導體結構中形成電觸點的方法。方法包括對具有p型金氧半導體（p-MOS）元件用p型半導體區的半導體結構進行孔穴塑形製程，孔穴塑形製程包含在p型半導體區的露出表面形成第一孔穴、進行第一選擇性沉積製程，以選擇性在第一孔穴中形成第一孔穴觸點，及對已形成第一孔穴觸點進行金屬處理製程，以移除第一孔穴觸點與第一孔穴的介面處的氧化物。

本發明的實施例亦提供在半導體結構中形成電觸點的方法。方法包括對半導體結構進行預清洗製程，半導體結構具有用於n型金氧半導體（n-MOS）元件的n型半導體區和用於p型金氧半導體（p-MOS）元件的p型半導體區、及介電層，且介電層具有在n型半導體區上面的第一溝槽和在p型半導體區上面的第二溝槽、進行孔穴塑形製程，以在n型半導體區的露出表面的第一溝槽內形成第二孔穴及在p型半導體區的露出表面的第二溝槽內形成第一孔穴、進行第一選擇性沉積製程，以選擇性在第一孔穴中形成第一孔穴觸點、對已形成第一孔穴觸點進行金屬處理製程，以移除第一孔穴觸點與第一孔穴的介面處的氧化物、進行第二選擇性沉積製程，以選擇性在第二孔穴中形成第二孔穴觸點、進行毯覆沉積製程，以在第一溝槽與第二溝槽的露出內表面和在介電層的露出表面形成阻障層，及進行金屬填充製程，以在第一溝槽中形成第一接觸插塞及在第二溝槽中形成第二接觸插塞。

本發明的實施例進一步提供處理系統。處理系統包括第一處理腔室、第二處理腔室、第三處理腔室、及系統控制器，系統控制器經構型以促使處理系統在第一處理腔室中，對半導體結構進行孔穴塑形製程，半導體結構具有用於n型金氧半導體（n-MOS）元件的n型半導體區和用於p型金氧半導體（p-MOS）元件的p型半導體區，孔穴塑形製程包含在n型半導體區的露出表面形成第二孔穴及在p型半導體區的露出表面形成第一孔穴、在第二處理腔室中，進行第一選擇性沉積製程，以選擇性在第一孔穴中形成第一孔穴觸點，及在第三處理腔室中，對已形成第一孔穴觸點進行金屬處理製程，以移除第一孔穴觸點與第一孔穴的介面處的氧化物，其中金屬處理製程包括電容耦合電漿（CCP）化學蝕刻製程加上離子轟擊並使用包括氫（H ₂）和氬（Ar）的處理氣體。

本文所述實施例提供在用於形成CMOS元件的結構的選定部分（例如矽鍺層的露出表面）形成電觸點的方法及系統，電觸點包括金屬矽化物（例如矽化鉬（MoSi ₂）、矽化釕（Ru _xSi _y）），及進一步改善介面處的金屬矽化物的結構和電性品質。方法及系統特別可有益於在半導體結構中形成，半導體結構具有包括矽的區域、包括矽鍺的區域、形成於上的介電層、及選擇性形成在介電層中開口或特徵（例如接觸溝槽）內的矽鍺材料露出表面的金屬矽化物觸點（例如矽化鉬（MoSi ₂）、矽化釕（Ru _xSi _y））。本文所述製程經構型以在開口或特徵（例如接觸溝槽）中形成孔穴，其表面經最佳化供選擇性沉積金屬矽化物，及移除金屬矽化物觸點與孔穴的介面處的氧化物。

第1圖係根據本發明的一或更多實施例，多腔室處理系統100的示意上視圖。處理系統100大體上包括工廠介面102、裝載閘室104、106、具有相應傳送機器人112、114的移送腔室108、110、容置腔室116、118，及處理腔室120、122、124、126、128、130。如本文所詳述，處理系統100中的基板可於腔室中處理並在基板未暴露於處理系統100外部的周圍環境（例如，諸如可能存於晶圓廠的大氣周圍環境）下在各腔室間傳送。例如，基板可於腔室中處理且在維持低壓（例如小於或等於約300托）或真空環境下在各腔室間傳送，毋須破壞處理系統100對基板進行各種製程時的低壓或真空環境。是以，處理系統100可提供一些基板處理的整合解決方案。

可依據本文提供教示適當修飾的處理系統例子包括可取自位於美國加州Santa Clara的Applied Materials公司的Endura ^®、Producer ^®或Centura ^®整合處理系統或其他適合處理系統。可設想其他處理系統（包括取自其他製造商者）可修改而受益於本文所述態樣。

在第1圖所示實例中，工廠介面102包括塢站132和工廠介面機器人134，以助於基板傳送。塢站132適於接收一或更多晶圓傳送盒（FOUP）136。在一些實例中，每一工廠介面機器人134大體上包括葉片138，此配置在相應工廠介面機器人134的一端以適於將基板從工廠介面102傳送到裝載閘室104、106。

裝載閘室104、106具有耦接至工廠介面102的相應埠口140、142和耦接至移送腔室108的相應埠口144、146。移送腔室108進一步具有耦接至容置腔室116、118的相應埠口148、150及耦接至處理腔室120、122的相應埠口152、154。同樣地，移送腔室110具有耦接至容置腔室116、118的相應埠口156、158及耦接至處理腔室124、126、128、130的相應埠口160、162、164、166。埠口144、146、148、150、152、154、156、158、160、162、164、166可為如具有狹縫閥的狹縫閥開口供傳送機器人112、114將基板傳遞其中，及在各腔室間提供密封以防止氣體通過各腔室之間。大體而言，任何埠口為打開讓基板傳送通過。不然埠口為關閉。

裝載閘室104、106、移送腔室108、110、容置腔室116、118和處理腔室120、122、124、126、128、130可流體耦接至氣體與壓力控制系統（未具體繪示）。氣體與壓力控制系統可包括一或更多氣泵（例如渦輪泵、低溫泵、粗泵）、氣源、各樣閥和流體耦接至各種腔室的管道。操作時，工廠介面機器人134經由埠口140或142將基板從FOUP 136傳送到裝載閘室104或106。氣體與壓力控制系統接著泵抽裝載閘室104或106。氣體與壓力控制系統進一步使移送腔室108、110和容置腔室116、118維持呈內部低壓或真空環境（可包括惰性氣體）。故泵抽裝載閘室104或106有助於在如工廠介面102的大氣環境與移送腔室108的低壓或真空環境之間傳遞基板。

隨著泵抽基板所在裝載閘室104或106後，傳送機器人112便經由埠口144或146將基板從裝載閘室104或106傳送到移送腔室108。傳送機器人112接著能經由相應埠口152、154將基板傳送到及/或在任一處理腔室120、122之間傳送以進行處理，並經由相應埠口148、150將基板傳送到容置腔室116、118停駐以待進一步傳送。同樣地，傳送機器人114能經由埠口156或158接取容置腔室116或118中的基板，且能經由相應埠口160、162、164、166將基板傳送到及/或在任一處理腔室124、126、128、130之間傳送以進行處理，並經由相應埠口156、158將基板傳送到容置腔室116、118停駐以待進一步傳送。可在氣體與壓力控制系統所提供的低壓或真空環境下在各種腔室內和之間傳送及容置基板。

處理腔室120、122、124、126、128、130可為用於處理基板的任何適合腔室。在一些實例中，處理腔室120能進行蝕刻製程，處理腔室122能進行清洗製程，處理腔室124能進行選擇性移除製程，處理腔室126、128、130能進行相應磊晶生長製程。處理腔室120可為可取自美國加州Santa Clara的Applied Materials公司的Selectra™蝕刻腔室。處理腔室122可為可取自美國加州Santa Clara的Applied Materials公司的SiCoNi™預清洗腔室。處理腔室126、128或130可為可取自美國加州Santa Clara的Applied Materials公司的Centura™磊晶腔室。

系統控制器168耦接至處理系統100，用以控制處理系統100或系統部件。例如，系統控制器168可利用直接控制處理系統100的腔室104、106、108、110、116、118、120、122、124、126、128、130或藉由控制腔室104、106、108、110、116、118、120、122、124、126、128、130相關控制器來控制處理系統100的操作。操作時，系統控制器168能自相應腔室取得資料及反饋，以協調處理系統100的執行性能。

系統控制器168大體上包括中央處理單元（CPU）170、記憶體172和支援電路174。CPU 170可為可用於工業設定的任一通用電腦處理器形式。記憶體172或非暫時性電腦可讀取媒體可由CPU 170存取，且可為一或更多記憶體，例如隨機存取記憶體（RAM）、唯讀記憶體（ROM）、磁片、硬碟、或任何其他區域或遠端數位儲存形式。支援電路174耦接至CPU 170，及可包含高速緩衝存儲器、時脈電路、輸入/輸出次系統、電源供應器等。本文所述各種方法通常可由CPU 170執行儲存於記憶體172（或特定處理腔室的記憶體）的電腦指令碼而在CPU 170控制下實行以作為如軟體常式。當CPU 170執行電腦指令碼時，CPU 170控制腔室，以根據各種方法進行製程。

其他處理系統可為其他構造。例如，更多或更少的處理腔室可耦合至移送設備。在所示實例中，傳送設備包括移送腔室108、110和容置腔室116、118。在其他實例中，更多或更少的移送腔室（例如一個移送腔室）及/或更多或更少的容置腔室（例如無容置腔室）可實行作為處理系統的移送設備。

第2圖繪示根據本發明的一些實施例，在半導體結構300中形成接觸層的方法200的流程圖。第3A、3B、3C、3D、3E及3F圖係對應方法200的各種狀態下半導體結構300的局部截面圖。應理解，第3A、3B、3C、3D、3E及3F圖僅圖示半導體結構300的部分示意圖，半導體結構300可含有具圖示態樣的任一數量的電晶體區段和附加材料。亦應注意，雖然第2圖所示方法為依序描述，但包括已省略及/或添加及/或已依另一所欲順序重新排列的一或更多操作的其他製程順序當落入本文所提供發明實施例的範圍內。

參照第3A、3B、3C、3D、3E及3F圖，半導體結構300可包括形成在基板（未圖示）上的n型MOS元件302和p型MOS元件304。

本文所用術語「基板」係指用作後續處理操作的基礎的材料層且包括待清洗表面。基板可為矽基材料或依需求為任何適合的絕緣材料或導電材料。基板可包括諸如結晶矽（例如Si＜100＞或Si＜111＞）、氧化矽、應變矽、矽鍺、摻雜或未摻雜多晶矽、摻雜或未摻雜矽晶圓和圖案化或非圖案化晶圓、絕緣層上覆矽（SOI）、碳摻雜氧化矽、氮化矽、摻雜矽、鍺、砷化鎵、玻璃或藍寶石等材料。

如第3A圖所示，形成在基板上的複數個n型電晶體元件的一部分n型MOS元件302包括由第一材料形成的n型半導體區306，例如矽（Si）。形成在基板上的複數個p型電晶體元件的一部分p型MOS元件304包括由第二材料形成的p型半導體區308，例如矽鍺（SiGe）。第一和第二材料包括具有不同組成物的材料，如此第二材料可相對於第一材料遭選擇性蝕刻（即，第二材料的蝕刻速度高於第一材料的蝕刻速度）。第二材料的蝕刻選擇性（即，第二材料的蝕刻速度與第一材料的蝕刻速度的比率）為約10：1至500：1。第一材料和第二材料的其他示例組合分別包括矽（Si）/矽鍺（SiGe）、鍺（Ge）/矽鍺（SiGe）、或矽（Si）/鍺錫（GeSn）。

n型半導體區306可摻雜n型摻質，例如磷（P）、銻（Sb），其中濃度介於約10 ²⁰cm ^-3與5× ²¹cm ^-3之間，此視n型MOS元件302的所欲導電特性而定。p型半導體區308可摻雜p型摻質，例如硼（B）或鎵（Ga），其中濃度介於約10 ²⁰cm ^-3與約5× ²¹cm ^-3之間，此視p型MOS元件304的所欲導電特性而定。

半導體結構300進一步包括介電層310，介電層具有形成在n型半導體區306上面的第一溝槽312和形成在p型半導體區308上面的第二溝槽314。介電層310可由介電材料形成，例如二氧化矽（SiO ₂）或氮化矽（Si ₃N ₄）。

n型半導體區306和p型半導體區308可利用任何適合沉積技術形成，例如磊晶（Epi）沉積、化學氣相沉積（CVD）、原子層沉積（ALD）或物理氣相沉積（PVD），第一和第二溝槽312、314係以圖案化技術形成，例如微影及蝕刻製程。

方法200始於方塊210的預清洗製程。預清洗製程可在諸如第1圖所示處理腔室122的處理腔室中進行。在方塊210中，預清洗製程可在不破真空環境下在多腔室處理系統中進行，例如第1圖所示多腔室處理系統100。

預清洗製程經構型以移除形成在n型半導體區306的露出表面的第一溝槽312內和p型半導體區308的露出表面的第二溝槽314內的污染物，例如含碳污染物（例如圖案化殘餘物）、或含氧污染物（例如原生氧化物層）。

移除含碳污染物的預清洗製程可包括使用由包括氫（H）、氬（Ar）、氦（He）或上述組合物的氣體所形成電漿的非等向性遠端電漿輔助乾式蝕刻製程，例如反應離子蝕刻（RIE）製程。電漿流出物定向轟擊及移除第一溝槽312和第二溝槽314內的餘留介電層。

移除含氧污染物的預清洗製程可包括使用氫氟酸（HF）與氨（NH ₃）的等向性電漿蝕刻製程，例如乾化學蝕刻製程，或使用包括氨（NH ₃）、三氟化氮（NF ₃）的氣體所形成電漿的SiCoNi™乾式蝕刻製程。乾式蝕刻製程對於氧化物層具選擇性，故不易蝕刻矽、鍺或氮化物層，無論這些層為非晶、結晶或多晶。乾式蝕刻製程對於氧化物對矽或鍺的選擇比為至少約3：1，通常為5：1或更佳，有時為10：1。乾式蝕刻製程對氧化物與氮化物的選擇性也很高。乾式蝕刻製程對氮化物的選擇比為至少約3：1，通常為5：1或更佳，有時為10：1。

在方塊220中，進行孔穴塑形製程，以在n型半導體區306的露出表面的第一溝槽312內形成n-MOS孔穴306C及在p型半導體區308的露出表面的第二溝槽314內形成p-MOS孔穴308C，如第3B圖所示。孔穴塑形製程可在諸如第1圖所示處理腔室120的蝕刻腔室中進行。在方塊220中，孔穴塑形製程可在不破真空環境下在多腔室處理系統中進行，例如第1圖所示多腔室處理系統100。

方塊220的孔穴塑形製程包括蝕刻製程並使用包括含鹵素氣體（例如氯（Cl ₂）、氯化氫（HCl）或氟化氫（HF））和載氣（例如包括氬（Ar）或氦（He））的蝕刻氣體。使用氯（Cl ₂）和氫（H ₂）的蝕刻製程易受鍺（Ge）量影響，故此孔穴塑形製程對n型半導體區306（例如矽（Si））與p型半導體區308（例如矽鍺（SiGe））的反應不同。此差異可能造成在後續選擇性沉積製程中金屬材料沉積至n-MOS孔穴306C的露出表面（例如矽（Si））和p-MOS孔穴308C的露出表面（例如矽鍺（SiGe））的速度不同。

n-MOS和p-MOS孔穴306C、308C可具有V形、U形或任何其他形狀，寬度介於約5奈米（nm）與約15 nm之間，深度介於約5 nm與約15 nm之間，並擴大p型半導體區308與待形成於第二溝槽314內的接觸插塞間的接觸面積，以最小化寄生電阻，從而提高元件性能。

孔穴塑形製程用於再生（例如，蝕刻可能遭餘留氧、氮或碳污染的約數奈米表面）及製備n-MOS和p-MOS孔穴306C、308C全然無污染的露出表面，在後續沉積製程中，可選擇性在p-MOS孔穴308C內形成觸點（例如金屬矽化物）於上。孔穴塑形製程亦用於最佳化元件應力。

在方塊230中，進行第一選擇性沉積製程，以選擇性在p-MOS孔穴308C中形成p-MOS孔穴觸點316，如第3C圖所示。第一選擇性沉積製程可在諸如第1圖所示處理腔室126、128或130的處理腔室中進行。方塊230的第一選擇性沉積製程可在不破真空環境下在多腔室處理系統中進行，例如第1圖所示多腔室處理系統100。

p-MOS孔穴觸點316可由第一金屬材料形成，例如鉬（Mo）、釕（Ru）或上述矽化物。p-MOS孔穴觸點316與p型半導體區308和待形成於第二溝槽314內的接觸插塞互接而提供其間電連接。

在一些實施例中，第一選擇性沉積製程包括諸如化學氣相沉積（CVD）、物理氣相沉積（PVD）等沉積製程。第一選擇性沉積製程的選擇性可由第一金屬材料（例如鉬（Mo）、釕（Ru））的沉積前驅物與n-MOS孔穴306C的露出表面（例如矽（Si）、鈍化矽（Si）表面）和p-MOS孔穴308C的露出表面（例如矽鍺（SiGe））的反應不同引起。在沉積製程期間，比起n-MOS孔穴306C的露出表面（例如矽（Si）、鈍化矽（Si）表面），沉積前驅物優先與p-MOS孔穴308C的露出表面（例如矽鍺（SiGe））反應，故第一金屬材料可以比在n-MOS孔穴306C的露出表面更快的速度生長在p-MOS孔穴308C的露出表面。

在一些實施例中，用於沉積製程的沉積氣體包括金屬源，例如含鉬（Mo）的鹵化物前驅物、或包括釕（Ru）的含釕（Ru）有機金屬。第一選擇性沉積製程可在約240℃至約450℃的溫度及在3托至300托的壓力下進行。在沉積製程期間，可以如約0 sccm至約1000 sccm的流率供應氬（Ar）氣，及以約500 sccm至約15000 sccm的流率供應氫（H ₂）氣。

可依需求重複第一選擇性沉積製程循環，以獲得所欲厚度的p-MOS孔穴觸點316，例如約5次至約1000次。

在方塊240中，進行金屬處理製程，以移除p-MOS孔穴觸點316（例如鉬（Mo）、釕（Ru）或上述矽化物）與p-MOS孔穴308C（例如SiGe:B）的介面處的氧化物。在一些實施例中，金屬處理製程移除n-MOS孔穴觸點318（例如鈦（Ti）、鈷（Co）、鎳（Ni）、鉭（Ta）、鑭（La）、釔（Y）、鉿（Hf）、鋯（Zr）或上述矽化物）與n-MOS孔穴306C（例如Si:P）的介面處的氧化物。

金屬處理製程可包括在諸如可取自美國加州Santa Clara的Applied Materials公司的Preclean XT腔室、或第1圖所示處理腔室122的處理腔室中進行電容耦合電漿（CCP）或電感耦合電漿（ICP）化學蝕刻製程加上離子轟擊並使用包括氫（H ₂）和氬（Ar）的處理氣體。方塊240的金屬處理製程可在不破真空環境下在多腔室處理系統中進行，例如第1圖所示多腔室處理系統100。金屬處理製程可在約2毫托的壓力下、以約900瓦（W）的ICP功率和0 W至約200 W的偏壓功率進行約90秒的持續時間。在金屬處理製程期間，可以約20 sccm的流率供應氬（Ar）氣，及以約20 sccm的流率供應氫（H ₂）氣。

據發明人觀察，對形成在SiGe:B區內的孔穴上的矽化鉬（MoSi _x）層進行金屬處理可改善矽化鉬（MoSi _x）層與孔穴的介面處的結構品質（例如減少缺陷和雜質）。

儘管不期受理論束縛，在金屬處理製程期間，氫自由基（H*）擴散通過矽化鉬（MoSi _x）層並和層與孔穴介面（MoSi _x/SiGe:B介面）反應，從而移除介面處的氧。

在方塊250中，選擇性進行第二選擇性沉積製程，以選擇性在n-MOS孔穴306C中形成n-MOS孔穴觸點318，如第3D圖所示。第二選擇性沉積製程可在諸如第1圖所示處理腔室126、128或130的處理腔室中進行。方塊250的第二選擇性沉積製程可在不破真空環境下在多腔室處理系統中進行，例如第1圖所示多腔室處理系統100。

n-MOS孔穴觸點318可由第二金屬材料形成，例如鈦（Ti）、鈷（Co）、鎳（Ni）、鉭（Ta）、鑭（La）、釔（Y）、鉿（Hf）、鋯（Zr）或上述矽化物。n-MOS孔穴觸點318與n型半導體區306和待形成於第一溝槽312內的接觸插塞互接而提供其間電連接。

在一些實施例中，第二選擇性沉積製程包括諸如化學氣相沉積（CVD）、物理氣相沉積（PVD）等沉積製程。第二選擇性沉積製程的選擇性可由第二金屬材料（例如鈦（Ti））的沉積前驅物與n-MOS孔穴306C的露出表面（例如矽（Si））和p-MOS孔穴觸點316的露出表面（例如鉬（Mo）、釕（Ru））的反應不同引起。在沉積製程期間，比起p-MOS孔穴觸點316的露出表面（例如鉬（Mo）、釕（Ru）），沉積前驅物優先與n-MOS孔穴306C的露出表面（例如矽（Si））反應，故第二金屬材料可以比在p-MOS孔穴觸點316的露出表面（例如鉬（Mo）、釕（Ru））更快的速度生長在n-MOS孔穴306C的露出表面（例如矽（Si））。

在一些實施例中，用於沉積製程的沉積氣體包括金屬源，例如含鈦（Ti）、鉭（Ta）、鈷（Co）、鎳（Ni）、上述組合物的前驅物。第二選擇性沉積製程可在約300℃至約800℃的溫度及在1托至50托的壓力下進行。

在方塊260中，進行毯覆沉積製程，以在第一溝槽312與第二溝槽314的露出內表面及在介電層310的露出表面形成阻障金屬層320，如第3E圖所示。阻障金屬層320保護p-MOS孔穴觸點316和n-MOS孔穴觸點318，並允許接觸插塞在第一溝槽312和第二溝槽314中成核及生長。阻障金屬層320可由氮化鈦（TiN）或氮化鉭（TaN）的阻障金屬材料形成。在一些實施例中，n-MOS孔穴觸點318係利用尖波退火製程由部分阻障金屬層320形成的矽化物層。方塊260的毯覆沉積製程可在不破真空環境下在多腔室處理系統中進行，例如第1圖所示多腔室處理系統100。

在方塊270中，進行金屬填充製程，以在第一溝槽312中形成第一接觸插塞322及在第二溝槽314中形成第二接觸插塞324，如第3F圖所示。第一接觸插塞322和第二接觸插塞324可由接觸插塞金屬材料形成，例如鎢（W）、鈷（Co）、釕（Ru）或鉬（Mo）。第一接觸插塞322和第二接觸插塞324可包括具有所欲功函數的金屬。方塊270的金屬填充製程可包括在處理腔室中，例如第1圖所示處理腔室126、128或130，使用含鎢前驅物（例如WF ₆）或含鈷前驅物的化學氣相沉積（CVD）製程。

在金屬填充製程後，可利用化學機械平坦化（CMP）製程來平坦化半導體結構300。

本文所述實施例提供用於在電晶體結構的選定部分的溝槽內形成電觸點的方法及系統，電觸點包括金屬矽化物（例如矽化鉬（MoSi ₂）、矽化釕（Ru _xSi _y）），及進一步改善與溝槽介面處的金屬矽化物的結構和電性品質。接觸溝槽結構包括形成在相鄰元件模組間的溝槽內的金屬接觸插塞，及在接觸插塞與元件模組中的矽基通道間互接的電觸點，從而降低寄生電阻。電觸點係由選擇性沉積形成，電觸點的氧化物係由CCP化學蝕刻製程加上離子轟擊並使用包括氫（H ₂）和氬（Ar）的處理氣體來移除。電觸點可為選擇性形成在p型MOS元件（例如矽鍺）的溝槽中的金屬矽化物（例如矽化鉬（MoSi ₂）、矽化釕（Ru _xSi _y）），或為選擇性形成在n型MOS元件的溝槽中的金屬矽化物（例如矽化鈦（TiSi ₂））。

雖然前述內容係針對本發明的實施例，但在不脫離本發明基本範圍的情況下，當可策劃本發明的其他和進一步實施例，本發明的範圍由後附申請專利範圍所界定者為準。

100:處理系統 102:工廠介面 104,106:裝載閘室 108,110:移送腔室 112,114:機器人 116,118:容置腔室 120,122,124,126,128,130:處理腔室 132:塢站 134:工廠介面機器人 136:FOUP 138:葉片 140,142,144,146,148,150,152,154,156,158,160,162,164,166:埠口 168:系統控制器 170:CPU 172:記憶體 174:支援電路 200:方法 210,220,230,240,250,260,270:方塊 300:半導體結構 302:n型MOS元件 304:p型MOS元件 306:n型半導體區 306C:n-MOS孔穴 308:p型半導體區 308C:p-MOS孔穴 310:介電層 312:第一溝槽 314:第二溝槽 316:p-MOS孔穴觸點 318:n-MOS孔穴觸點 320:阻障金屬層 322:第一接觸插塞 324:第二接觸插塞

為能詳細理解本發明的上述概要特徵，可參考實施例更具體地描述本發明，部分實施例乃圖示於附圖。然應注意所附圖式僅說明本發明的典型實施例，故不宜視為限定本發明的範圍，因為本發明可接納其他等效實施例。

第1圖係根據本發明的一或更多實施例，多腔室處理系統的示意上視圖。

第2圖繪示根據本發明的一或更多實施例，在半導體結構中形成接觸層的方法流程圖。

第3A、3B、3C、3D、3E及3F圖係對應第2圖方法的各種狀態下半導體結構的局部截面圖。

為助於理解，盡可能使用相同的元件符號來表示各圖中共有的相同元件。可設想某一實施例的元件和特徵得有益地併入其他實施例，而毋須另外提及。

國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無

300:半導體結構

302:n型MOS元件

304:p型MOS元件

306:n型半導體區

308:p型半導體區

308C:p-MOS孔穴

310:介電層

316:p-MOS孔穴觸點

318:n-MOS孔穴觸點

322:第一接觸插塞

324:第二接觸插塞

Claims (20)

1. 一種在半導體結構中形成電觸點的方法，包含以下步驟： 對具有用於一p型金氧半導體（p-MOS）元件的一p型半導體區的一半導體結構進行一孔穴塑形製程，該孔穴塑形製程包含在該p型半導體區的一露出表面形成一第一孔穴； 進行一第一選擇性沉積製程，以選擇性在該第一孔穴中形成一第一孔穴觸點；及 對該已形成第一孔穴觸點進行一金屬處理製程，以移除該第一孔穴觸點與該第一孔穴的一介面處的氧化物。
2. 如請求項1所述之方法，其中該金屬處理製程包括一電容耦合電漿（CCP）化學蝕刻製程加上離子轟擊並使用包括氫（H ₂）和氬（Ar）的一處理氣體。
3. 如請求項1所述之方法，其中： 該第一孔穴觸點包含選自矽化鉬（Mo）及矽化釕（Ru）的一材料。
4. 如請求項1所述之方法，其中： 該半導體結構進一步包括用於一n型金氧半導體（n-MOS）元件的一n型半導體區；及 該孔穴塑形製程進一步包含在該n型半導體區的一露出表面形成一第二孔穴。
5. 如請求項4所述之方法，其中： 該n型半導體區包含摻雜n型摻質的矽；及 該p型半導體區包含摻雜p型摻質的矽鍺，其中該孔穴塑形製程包含： 使用氯（Cl ₂）和氫（H ₂）的一蝕刻製程。
6. 如請求項4所述之方法，進一步包含以下步驟： 在該金屬處理製程後，進行一第二選擇性沉積製程，以選擇性在該第二孔穴中形成一第二孔穴觸點， 其中該第二孔穴觸點包含矽化鈦（Ti）。
7. 如請求項4所述之方法，進一步包含以下步驟： 在該孔穴塑形製程前，進行一預清洗製程，包含： 以使用氫（H）電漿的一乾式蝕刻製程，自該n型半導體區和該p型半導體區的該等露出表面移除含碳污染物；及 以一乾式蝕刻製程，自該n型半導體區和該p型半導體區的該等露出表面移除含氧污染物。
8. 如請求項1所述之方法，其中： 該孔穴塑形製程、該第一選擇性沉積製程及該金屬處理製程係在未破真空環境下進行。
9. 一種在一半導體結構中形成一電觸點的方法，包含以下步驟： 對一半導體結構進行一預清洗製程，該半導體結構具有用於一n型金氧半導體（n-MOS）元件的一n型半導體區和用於一p型金氧半導體（p-MOS）元件的一p型半導體區、及一介電層，該介電層具有在該n型半導體區上面的一第一溝槽和在該p型半導體區上面的一第二溝槽； 進行一孔穴塑形製程，以在該n型半導體區的一露出表面的該第一溝槽內形成一第二孔穴及在該p型半導體區的一露出表面的該第二溝槽內形成一第一孔穴； 進行一第一選擇性沉積製程，以選擇性在該第一孔穴中形成一第一孔穴觸點； 對該已形成第一孔穴觸點進行一金屬處理製程，以移除該第一孔穴觸點與該第一孔穴的介面處的氧化物； 進行一第二選擇性沉積製程，以選擇性在該第二孔穴中形成一第二孔穴觸點； 進行一毯覆沉積製程，以在該第一溝槽與該第二溝槽的多個露出內表面和在該介電層的該露出表面形成一阻障層；及 進行一金屬填充製程，以在該第一溝槽中形成一第一接觸插塞及在該第二溝槽中形成一第二接觸插塞。
10. 如請求項9所述之方法，其中該預清洗製程、該孔穴塑形製程、該第一選擇性沉積製程、該金屬處理製程、該第二選擇性沉積製程及該毯覆沉積製程係在未破真空環境下進行。
11. 如請求項9所述之方法，其中該金屬處理製程包括一電容耦合電漿（CCP）化學蝕刻製程加上離子轟擊並使用包括氫（H ₂）和氬（Ar）的處理氣體。
12. 如請求項9所述之方法，其中： 該n型半導體區包含摻雜n型摻質的矽；及 該p型半導體區包含摻雜p型摻質的矽鍺，其中該孔穴塑形製程包含： 使用氯（Cl ₂）和氫（H ₂）的一蝕刻製程。
13. 如請求項9所述之方法，其中： 該第一孔穴觸點包含選自矽化鉬（Mo）及矽化釕（Ru）的材料；及 該第二孔穴觸點包含矽化鈦（Ti）。
14. 如請求項9所述之方法，其中該預清洗製程包含： 以使用氫（H）電漿的一乾式蝕刻製程，自該n型半導體區和該p型半導體區的該等露出表面移除含碳污染物；及 以一乾式蝕刻製程，自該n型半導體區和該p型半導體區的該等露出表面移除含氧污染物。
15. 如請求項9所述之方法，其中該阻障層包含氮化鈦（TiN）或氮化鉭（TaN）。
16. 如請求項9所述之方法，其中該第一接觸插塞和該第二接觸插塞包含鎢（W）。
17. 一種處理系統，包含： 一第一處理腔室； 一第二處理腔室； 一第三處理腔室；及 一系統控制器，係經構型以促使該處理系統： 在該第一處理腔室中，對一半導體結構進行一孔穴塑形製程，該半導體結構具有用於一n型金氧半導體（n-MOS）元件的一n型半導體區和用於一p型金氧半導體（p-MOS）元件的一p型半導體區，該孔穴塑形製程包含在該n型半導體區的一露出表面形成一第二孔穴及在該p型半導體區的一露出表面形成一第一孔穴； 在該第二處理腔室中，進行一第一選擇性沉積製程，以選擇性在該第一孔穴中形成一第一孔穴觸點；及 在該第三處理腔室中，對該已形成第一孔穴觸點進行一金屬處理製程，以移除該第一孔穴觸點與該第一孔穴的介面處的氧化物，其中該金屬處理製程包括一電容耦合電漿（CCP）化學蝕刻製程加上離子轟擊並使用包括氫（H ₂）和氬（Ar）的處理氣體。
18. 如請求項17所述之處理系統，進一步包含： 一第四處理腔室，其中該系統控制器進一步經構型以： 在該孔穴塑形製程前，在該第四處理腔室中，進行一預清洗製程，包含： 以使用氫（H）電漿的一乾式蝕刻製程，自該n型半導體區和該p型半導體區的該等露出表面移除含碳污染物；及 以一乾式蝕刻製程，自該n型半導體區和該p型半導體區的該等露出表面移除含氧污染物。
19. 如請求項17所述之處理系統，進一步包含： 一第五處理腔室，其中該系統控制器進一步經構型以： 在該金屬處理製程後，在該第五處理腔室中，進行一第二選擇性沉積製程，以選擇性在該第二孔穴中形成一第二孔穴觸點。
20. 如請求項17所述之處理系統，其中該系統控制器進一步經構型以促使該處理系統在未破真空環境下進行該孔穴塑形製程、該第一選擇性沉積製程及該金屬處理製程。