[go: up one dir, main page]

KR102814934B1 - 반도체 소자 - Google Patents

반도체 소자 Download PDF

Info

Publication number
KR102814934B1
KR102814934B1 KR1020200152926A KR20200152926A KR102814934B1 KR 102814934 B1 KR102814934 B1 KR 102814934B1 KR 1020200152926 A KR1020200152926 A KR 1020200152926A KR 20200152926 A KR20200152926 A KR 20200152926A KR 102814934 B1 KR102814934 B1 KR 102814934B1
Authority
KR
South Korea
Prior art keywords
active
pattern
patterns
gate
width
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020200152926A
Other languages
English (en)
Other versions
KR20220067590A (ko
Inventor
박주훈
배덕한
김진욱
이유리
이인열
정윤영
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020200152926A priority Critical patent/KR102814934B1/ko
Priority to US17/469,361 priority patent/US11810957B2/en
Publication of KR20220067590A publication Critical patent/KR20220067590A/ko
Application granted granted Critical
Publication of KR102814934B1 publication Critical patent/KR102814934B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/258—Source or drain electrodes for field-effect devices characterised by the relative positions of the source or drain electrodes with respect to the gate electrode
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/85—Complementary IGFETs, e.g. CMOS
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H10D30/6219—Fin field-effect transistors [FinFET] characterised by the source or drain electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0167—Manufacturing their channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/017—Manufacturing their source or drain regions, e.g. silicided source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0172—Manufacturing their gate conductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0188—Manufacturing their isolation regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0193—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices the components including FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/85—Complementary IGFETs, e.g. CMOS
    • H10D84/853—Complementary IGFETs, e.g. CMOS comprising FinFETs
    • H10W20/069—
    • H10W20/0698—
    • H10W20/40—
    • H10W20/435—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0186—Manufacturing their interconnections or electrodes, e.g. source or drain electrodes
    • H10W20/056—

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

본 발명의 개념에 따른, 반도체 소자는, 기판 상에 제1 방향으로 서로 이격된 제1 활성 영역 및 제2 활성 영역; 상기 기판 상에 제공되어 상기 제1 활성 영역 상의 제1 활성 패턴 및 상기 제2 활성 영역 상의 제2 활성 패턴을 정의하는 소자 분리막; 상기 제1 및 제2 활성 영역들을 각각 가로지르는 제1 게이트 전극 및 제2 게이트 전극, 상기 제1 및 제2 게이트 전극들은 상기 제1 방향으로 서로 정렬되고; 상기 제1 및 제2 활성 패턴들 상에 각각 제공된 제1 소스/드레인 패턴 및 제2 소스/드레인 패턴; 상기 제1 방향으로 연장되면서 상기 제1 및 제2 소스/드레인 패턴들을 서로 연결하는 제1 활성 콘택; 및 상기 제1 및 제2 게이트 전극들 사이에 제공되는 게이트 커팅 패턴을 포함하되, 상기 제1 활성 콘택의 상부는, 상기 제1 활성 영역 상의 제1 상부 절연 패턴 및 상기 제2 활성 영역 상의 제2 상부 절연 패턴을 포함하고, 상기 제1 및 제2 상부 절연 패턴들 사이에 개재된 상기 제1 활성 콘택의 부분의 최소 폭은 제1 폭이고, 상기 게이트 커팅 패턴의 최소 폭은 제2 폭이며, 상기 제2 폭에 대한 상기 제1 폭의 비는 0.8 내지 1.2일 수 있다.

Description

반도체 소자 {Semiconductor device}
본 발명은 반도체 소자에 관한 것으로, 더욱 상세하게는 전계 효과 트랜지스터를 포함하는 반도체 소자에 관한 것이다.
소형화, 다기능화 및/또는 낮은 제조 단가 등의 특성들로 인하여 반도체 소자는 전자 산업에서 중요한 요소로 각광 받고 있다. 반도체 소자들은 논리 데이터를 저장하는 반도체 기억 소자, 논리 데이터를 연산 처리하는 반도체 논리 소자, 및 기억 요소와 논리 요소를 포함하는 하이브리드(hybrid) 반도체 소자 등으로 구분될 수 있다. 전자 산업이 고도로 발전함에 따라, 반도체 소자의 특성들에 대한 요구가 점점 증가되고 있다. 예컨대, 반도체 소자에 대한 고신뢰성, 고속화 및/또는 다기능화 등에 대하여 요구가 점점 증가되고 있다. 이러한 요구 특성들을 충족시키기 위하여 반도체 소자 내 구조들은 점점 복잡해지고 있으며, 또한, 반도체 소자는 점점 고집적화 되고 있다.
본 발명이 해결하고자 하는 과제는, 전기적 특성이 향상된 전계 효과 트랜지스터를 포함하는 반도체 소자를 제공하는 데 있다.
본 발명의 개념에 따른, 반도체 소자는, 기판 상에 제1 방향으로 서로 이격된 제1 활성 영역 및 제2 활성 영역; 상기 기판 상에 제공되어 상기 제1 활성 영역 상의 제1 활성 패턴 및 상기 제2 활성 영역 상의 제2 활성 패턴을 정의하는 소자 분리막; 상기 제1 및 제2 활성 영역들을 각각 가로지르는 제1 게이트 전극 및 제2 게이트 전극, 상기 제1 및 제2 게이트 전극들은 상기 제1 방향으로 서로 정렬되고; 상기 제1 및 제2 활성 패턴들 상에 각각 제공된 제1 소스/드레인 패턴 및 제2 소스/드레인 패턴; 상기 제1 방향으로 연장되면서 상기 제1 및 제2 소스/드레인 패턴들을 서로 연결하는 제1 활성 콘택; 및 상기 제1 및 제2 게이트 전극들 사이에 제공되는 게이트 커팅 패턴을 포함하되, 상기 제1 활성 콘택의 상부는, 상기 제1 활성 영역 상의 제1 상부 절연 패턴 및 상기 제2 활성 영역 상의 제2 상부 절연 패턴을 포함하고, 상기 제1 및 제2 상부 절연 패턴들 사이에 개재된 상기 제1 활성 콘택의 부분의 최소 폭은 제1 폭이고, 상기 게이트 커팅 패턴의 최소 폭은 제2 폭이며, 상기 제2 폭에 대한 상기 제1 폭의 비는 0.8 내지 1.2일 수 있다.
본 발명의 다른 개념에 따른, 반도체 소자는, 기판 상에 제1 방향으로 서로 인접하는 제1 로직 셀 및 제2 로직 셀; 상기 제1 로직 셀 상에 제공된 제1 활성 영역 및 상기 제2 로직 셀 상에 제공된 제2 활성 영역; 상기 제1 및 제2 활성 영역들을 각각 가로지르는 제1 게이트 전극 및 제2 게이트 전극; 상기 제1 활성 영역으로부터 상기 제2 활성 영역까지 연장되는 활성 콘택; 및 상기 제1 및 제2 게이트 전극들 사이에 제공되는 게이트 커팅 패턴을 포함하되, 상기 활성 콘택은: 그의 상부에 제공되어 상기 제1 방향으로 서로 이격된 제1 상부 절연 패턴 및 제2 상부 절연 패턴; 및 상기 제1 활성 영역과 상기 제2 활성 영역 사이의 소자 분리막 상에 제공되고, 상기 소자 분리막을 향하는 방향으로 돌출되는 돌출부를 포함하되, 상기 제1 및 제2 상부 절연 패턴들은 상기 돌출부와 수평적으로 오프셋될 수 있다.
본 발명의 또 다른 개념에 따른, 반도체 소자는, 기판 상에 제1 방향으로 서로 인접하는 제1 로직 셀 및 제2 로직 셀, 상기 제1 및 제2 로직 셀들은 각각 제1 내지 제4 경계들을 갖고, 상기 제1 경계 및 상기 제2 경계는 상기 제1 방향에 교차하는 제2 방향으로 서로 대향하고, 상기 제3 경계 및 제4 경계는 상기 제1 방향으로 서로 대향하며; 각각의 상기 제1 및 제2 로직 셀들 상에 제공된 제1 활성 영역 및 제2 활성 영역, 상기 제1 및 제2 활성 영역들은 상기 제1 방향으로 서로 이격되고, 상기 제1 활성 영역은 PMOSFET 영역 및 NMOSFET 영역 중 하나이고, 상기 제2 활성 영역은 PMOSFET 영역 및 NMOSFET 영역 중 다른 하나이며; 상기 기판 상에 제공되어 상기 제1 활성 영역 상의 제1 활성 패턴 및 상기 제2 활성 영역 상의 제2 활성 패턴을 정의하는 소자 분리막, 상기 제1 및 제2 활성 패턴들은 상기 제2 방향으로 연장되고, 상기 제1 및 제2 활성 패턴들의 상부들은 상기 소자 분리막 위로 돌출되며; 상기 제1 로직 셀 상의 상기 제1 및 제2 활성 패턴들을 가로지르며 상기 제1 방향으로 연장되는 제1 게이트 전극; 상기 제2 로직 셀 상의 상기 제1 및 제2 활성 패턴들을 가로지르며 상기 제1 방향으로 연장되는 제2 게이트 전극, 상기 제1 및 제2 게이트 전극들은 상기 제1 방향으로 서로 정렬되며; 상기 제1 및 제2 게이트 전극들 사이의 게이트 커팅 패턴; 상기 제1 및 제2 활성 패턴들의 상기 상부들에 각각 제공된 제1 소스/드레인 패턴 및 제2 소스/드레인 패턴; 상기 제1 및 제2 경계들 중 적어도 하나 상에 제공된 분리 구조체; 상기 제1 및 제2 게이트 전극들 각각의 적어도 하나의 측벽 상의 게이트 스페이서; 상기 제1 및 제2 게이트 전극들 각각의 상면 상의 게이트 캐핑 패턴; 상기 게이트 캐핑 패턴 상의 층간 절연막; 상기 층간 절연막을 관통하여 상기 제1 및 제2 소스/드레인 패턴들 중 적어도 하나에 접속하는 활성 콘택; 상기 활성 콘택과 상기 제1 및 제2 소스/드레인 패턴들 사이에 각각 개재된 실리사이드 패턴; 상기 층간 절연막 및 상기 게이트 캐핑 패턴을 관통하여, 상기 제1 및 제2 게이트 전극들 중 적어도 하나에 접속하는 게이트 콘택; 상기 층간 절연막 상의 제1 금속 층, 상기 제1 금속 층은 상기 제3 및 제4 경계들 중 어느 하나에 제공되어 상기 제2 방향으로 연장되는 파워 배선, 상기 파워 배선은 상기 활성 콘택과 전기적으로 연결되고; 및 상기 제1 금속 층 상의 제2 금속 층을 포함하되, 상기 활성 콘택은 상기 제1 로직 셀 상의 상기 제1 활성 영역으로부터 상기 제2 로직 셀 상의 상기 제1 활성 영역까지 연장되고, 상기 활성 콘택의 상부는, 상기 제1 로직 셀 상의 상기 제1 활성 영역 상의 제1 상부 절연 패턴, 및 상기 제2 로직 셀 상의 상기 제1 활성 영역 상의 제2 상부 절연 패턴을 포함하고, 상기 제1 및 제2 상부 절연 패턴들 사이에 개재된 상기 활성 콘택의 부분의 최소 폭은 제1 폭이고, 상기 게이트 커팅 패턴의 최소 폭은 제2 폭이며, 상기 제2 폭에 대한 상기 제1 폭의 비는 0.8 내지 1.2일 수 있다.
본 발명에 따른 반도체 소자는 서로 인접하는 상부 절연 패턴들 사이에 개재된 활성 콘택의 부분의 폭이 게이트 커팅 패턴의 폭과 실질적으로 동일할 수 있다. 이에 따라, 활성 콘택이 상부 절연 패턴들에 의해 끊기는 현상이 방지될 수 있다. 결과적으로, 반도체 소자의 전기적 특성이 향상될 수 있다.
도 1 내지 도 3은 본 발명의 실시예들에 따른 반도체 소자의 로직 셀들을 설명하기 위한 개념도들이다.
도 4는 본 발명의 실시예들에 따른 반도체 소자를 설명하기 위한 평면도이다.
도 5a 내지 도 5e는 각각 도 4의 A-A'선, B-B'선, C-C'선, D-D'선, 및 E-E'선에 따른 단면도들이다.
도 6a 및 도 6b는 본 발명의 실시예들에 따른 반도체 소자를 설명하기 위한 것으로, 각각 도 4의 C-C'선 및 D-D'선에 따른 단면도들이다.
도 7은 본 발명의 비교예에 따른 반도체 소자를 설명하기 위한 것으로, 도 4의 D-D'선에 따른 단면도이다.
도 8, 도 10, 도 12 및 도 14는 본 발명의 실시예들에 따른 반도체 소자의 제조방법을 설명하기 위한 평면도들이다.
도 9a, 도 11a, 도 13a 및 도 15a는 각각 도 8, 도 10, 도 12 및 도 14의 A-A'선에 따른 단면도들이다.
도 9b, 도 11b, 도 13b 및 도 15b는 각각 도 8, 도 10, 도 12 및 도 14의 B-B'선에 따른 단면도들이다.
도 9c, 도 11c, 도 13c 및 도 15c는 각각 도 8, 도 10, 도 12 및 도 14의 C-C'선에 따른 단면도들이다.
도 9d 및 도 11d는 각각 도 8 및 도 10의 D-D'선에 따른 단면도들이다.
도 16은 본 발명의 실시예들에 따른 반도체 소자를 설명하기 위한 평면도이다.
도 17a 및 도 17b는 도 16의 A-A'선 및 B-B'선에 따른 단면도들이다.
도 18a 내지 도 18d는 본 발명의 실시예들에 따른 반도체 소자를 설명하기 위한 것으로, 각각 도 4의 A-A'선, B-B'선, D-D'선 및 E-E'선에 따른 단면도들이다.
도 1 내지 도 3은 본 발명의 실시예들에 따른 반도체 소자의 로직 셀들을 설명하기 위한 개념도들이다.
도 1을 참조하면, 싱글 하이트 셀(Single Height Cell, SHC)이 제공될 수 있다. 구체적으로, 기판(100) 상에 제1 파워 배선(M1_R1) 및 제2 파워 배선(M1_R2)이 제공될 수 있다. 제1 파워 배선(M1_R1)은 드레인 전압(VDD), 일 예로 파워 전압이 제공되는 통로일 수 있다. 제2 파워 배선(M1_R2)은 소스 전압(VSS), 일 예로 접지 전압이 제공되는 통로일 수 있다.
제1 파워 배선(M1_R1) 및 제2 파워 배선(M1_R2) 사이에 싱글 하이트 셀(SHC)이 정의될 수 있다. 싱글 하이트 셀(SHC)은 하나의 PMOSFET 영역(PR) 및 하나의 NMOSFET 영역(NR)을 포함할 수 있다. 다시 말하면, 싱글 하이트 셀(SHC)은 제1 파워 배선(M1_R1) 및 제2 파워 배선(M1_R2) 사이에 제공된 CMOS 구조를 가질 수 있다.
PMOSFET 영역(PR) 및 NMOSFET 영역(NR) 각각은 제1 방향(D1)으로 제1 폭(W1)을 가질 수 있다. 싱글 하이트 셀(SHC)의 제1 방향(D1)으로의 길이는 제1 높이(HE1)로 정의될 수 있다. 제1 높이(HE1)는, 제1 파워 배선(M1_R1)과 제2 파워 배선(M1_R2) 사이의 거리(예를 들어, 피치)와 실질적으로 동일할 수 있다.
싱글 하이트 셀(SHC)은 하나의 로직 셀을 구성할 수 있다. 본 명세서에서 로직 셀은 특정 기능을 수행하는 논리 소자(예를 들어, AND, OR, XOR, XNOR, 인버터 등)를 의미할 수 있다. 즉, 로직 셀은 논리 소자를 구성하기 위한 트랜지스터들 및 상기 트랜지스터들을 서로 연결하는 배선들을 포함할 수 있다.
도 2를 참조하면, 더블 하이트 셀(Double Height Cell, DHC)이 제공될 수 있다. 구체적으로, 기판(100) 상에서 제1 파워 배선(M1_R1), 제2 파워 배선(M1_R2) 및 제3 파워 배선(M1_R3)이 제공될 수 있다. 제1 파워 배선(M1_R1)은, 제2 파워 배선(M1_R2)과 제3 파워 배선(M1_R3) 사이에 배치될 수 있다. 제3 파워 배선(M1_R3)은 드레인 전압(VDD)이 제공되는 통로일 수 있다.
제2 파워 배선(M1_R2)과 제3 파워 배선(M1_R3) 사이에 더블 하이트 셀(DHC)이 정의될 수 있다. 더블 하이트 셀(DHC)은 제1 PMOSFET 영역(PR1), 제2 PMOSFET 영역(PR2), 제1 NMOSFET 영역(NR1) 및 제2 NMOSFET 영역(NR2)을 포함할 수 있다.
제1 NMOSFET 영역(NR1)은 제2 파워 배선(M1_R2)에 인접할 수 있다. 제2 NMOSFET 영역(NR2)은 제3 파워 배선(M1_R3)에 인접할 수 있다. 제1 및 제2 PMOSFET 영역들(PR1, PR2)은 제1 파워 배선(M1_R1)에 인접할 수 있다. 평면적 관점에서, 제1 파워 배선(M1_R1)은 제1 및 제2 PMOSFET 영역들(PR1, PR2) 사이에 배치될 수 있다.
더블 하이트 셀(DHC)의 제1 방향(D1)으로의 길이는 제2 높이(HE2)로 정의될 수 있다. 제2 높이(HE2)는 도 1의 제1 높이(HE1)의 약 두 배일 수 있다. 더블 하이트 셀(DHC)의 제1 및 제2 PMOSFET 영역들(PR1, PR2)은 묶여서 하나의 PMOSFET 영역으로 동작할 수 있다.
따라서, 더블 하이트 셀(DHC)의 PMOS 트랜지스터의 채널의 크기는, 앞서 도 1의 싱글 하이트 셀(SHC)의 PMOS 트랜지스터의 채널의 크기보다 클 수 있다. 예를 들어, 더블 하이트 셀(DHC)의 PMOS 트랜지스터의 채널의 크기는 싱글 하이트 셀(SHC)의 PMOS 트랜지스터의 채널의 크기의 약 두 배일 수 있다. 결과적으로, 더블 하이트 셀(DHC)은 싱글 하이트 셀(SHC)에 비해 더 고속으로 동작할 수 있다. 본 발명에 있어서, 도 2에 나타난 더블 하이트 셀(DHC)은 멀티 하이트 셀로 정의될 수 있다. 도시되지는 않았지만, 멀티 하이트 셀은, 셀 높이가 싱글 하이트 셀(SHC)의 약 세 배인 트리플 하이트 셀을 포함할 수 있다.
도 3을 참조하면, 기판(100) 상에 제1 싱글 하이트 셀(SHC1), 제2 싱글 하이트 셀(SHC2) 및 더블 하이트 셀(DHC)이 이차원 적으로 배치될 수 있다. 제1 싱글 하이트 셀(SHC1)은 제1 및 제2 파워 배선들(M1_R1, M1_R2) 사이에 배치될 수 있다. 제2 싱글 하이트 셀(SHC2)은 제1 및 제3 파워 배선들(M1_R1, M1_R3) 사이에 배치될 수 있다. 제2 싱글 하이트 셀(SHC2)은 제1 싱글 하이트 셀(SHC1)과 제1 방향(D1)으로 인접할 수 있다.
더블 하이트 셀(DHC)은 제2 및 제3 파워 배선들(M1_R2, M1_R3) 사이에 배치될 수 있다. 더블 하이트 셀(DHC)은 제1 및 제2 싱글 하이트 셀들(SHC1, SHC2)과 제2 방향(D2)으로 인접할 수 있다.
제1 싱글 하이트 셀(SHC1)과 더블 하이트 셀(DHC) 사이, 및 제2 싱글 하이트 셀(SHC2)과 더블 하이트 셀(DHC) 사이에 분리 구조체(DB)가 제공될 수 있다. 분리 구조체(DB)에 의해, 더블 하이트 셀(DHC)의 활성 영역은, 제1 및 제2 싱글 하이트 셀들(SHC1, SHC2) 각각의 활성 영역으로부터 전기적으로 분리될 수 있다.
도 4는 본 발명의 실시예들에 따른 반도체 소자를 설명하기 위한 평면도이다. 도 5a 내지 도 5e는 각각 도 4의 A-A'선, B-B'선, C-C'선, D-D'선, 및 E-E'선에 따른 단면도들이다. 도 4 및 도 5a 내지 도 5e에 도시된 반도체 소자는, 도 3의 제1 및 제2 싱글 하이트 셀들(SHC1, SHC2)을 보다 구체적으로 나타낸 일 예이다.
도 4 및 도 5a 내지 도 5e를 참조하면, 기판(100) 상에 제1 및 제2 싱글 하이트 셀들(SHC1, SHC2)이 제공될 수 있다. 각각의 제1 및 제2 싱글 하이트 셀들(SHC1, SHC2) 상에는 로직 회로를 구성하는 로직 트랜지스터들이 배치될 수 있다. 기판(100)은 실리콘, 게르마늄, 실리콘-게르마늄 등을 포함하는 반도체 기판이거나 화합물 반도체 기판일 수 있다. 일 예로, 기판(100)은 실리콘 기판일 수 있다.
기판(100)은 제1 PMOSFET 영역(PR1), 제2 PMOSFET 영역(PR2), 제1 NMOSFET 영역(NR1) 및 제2 NMOSFET 영역(NR2)을 가질 수 있다. 제1 PMOSFET 영역(PR1), 제2 PMOSFET 영역(PR2), 제1 NMOSFET 영역(NR1) 및 제2 NMOSFET 영역(NR2) 각각은, 제2 방향(D2)으로 연장될 수 있다.
기판(100)의 상부에 형성된 제2 트렌치(TR2)에 의해 제1 PMOSFET 영역(PR1), 제2 PMOSFET 영역(PR2), 제1 NMOSFET 영역(NR1) 및 제2 NMOSFET 영역(NR2)이 정의될 수 있다. 예를 들어, 제1 NMOSFET 영역(NR1)과 제1 PMOSFET 영역(PR1) 사이에 제2 트렌치(TR2)가 위치할 수 있다. 제1 PMOSFET 영역(PR1)과 제2 PMOSFET 영역(PR2) 사이에 제2 트렌치(TR2)가 위치할 수 있다. 제2 PMOSFET 영역(PR2)과 제2 NMOSFET 영역(NR2) 사이에 제2 트렌치(TR2)가 위치할 수 있다.
각각의 제1 및 제2 PMOSFET 영역들(PR1, PR2) 상에 제1 활성 패턴들(AP1)이 제공될 수 있다. 각각의 제1 및 제2 NMOSFET 영역들(NR1, NR2) 상에 제2 활성 패턴들(AP2)이 제공될 수 있다.
제1 및 제2 활성 패턴들(AP1, AP2)은 제2 방향(D2)으로 서로 평행하게 연장될 수 있다. 제1 및 제2 활성 패턴들(AP1, AP2)은 기판(100)의 일부로써, 수직하게 돌출된 부분들일 수 있다. 서로 인접하는 제1 활성 패턴들(AP1) 사이 및 서로 인접하는 제2 활성 패턴들(AP2) 사이에 제1 트렌치(TR1)가 정의될 수 있다. 제1 트렌치(TR1)는 제2 트렌치(TR2)보다 얕을 수 있다.
소자 분리막(ST)이 제1 및 제2 트렌치들(TR1, TR2)을 채울 수 있다. 소자 분리막(ST)은 실리콘 산화막을 포함할 수 있다. 제1 및 제2 활성 패턴들(AP1, AP2) 각각의 상부는 소자 분리막(ST) 위로 수직하게 돌출될 수 있다 (도 5e 참조). 제1 및 제2 활성 패턴들(AP1, AP2) 각각의 상부는 핀(Fin) 형태를 가질 수 있다. 소자 분리막(ST)은 제1 및 제2 활성 패턴들(AP1, AP2) 각각의 상부를 덮지 않을 수 있다. 소자 분리막(ST)은 제1 및 제2 활성 패턴들(AP1, AP2) 각각의 하부 측벽을 덮을 수 있다.
각각의 제1 및 제2 PMOSFET 영역들(PR1, PR2) 상에 제1 소스/드레인 패턴들(SD1)이 제공될 수 있다. 제1 활성 패턴들(AP1) 각각의 상부에 제1 소스/드레인 패턴들(SD1)이 제공될 수 있다. 제1 소스/드레인 패턴들(SD1)은 제1 도전형(예를 들어, p형)의 불순물 영역들일 수 있다. 제2 방향(D2)으로 인접하는 한 쌍의 제1 소스/드레인 패턴들(SD1) 사이에 제1 채널 패턴(CH1)이 개재될 수 있다.
각각의 제1 및 제2 NMOSFET 영역들(NR1, NR2) 상에 제2 소스/드레인 패턴들(SD2)이 제공될 수 있다. 제2 활성 패턴들(AP2) 각각의 상부에 제2 소스/드레인 패턴들(SD2)이 제공될 수 있다. 제2 소스/드레인 패턴들(SD2)은 제2 도전형(예를 들어, n형)의 불순물 영역들일 수 있다. 제2 방향(D2)으로 인접하는 한 쌍의 제2 소스/드레인 패턴들(SD2) 사이에 제2 채널 패턴(CH2)이 개재될 수 있다.
제1 및 제2 소스/드레인 패턴들(SD1, SD2)은 선택적 에피택시얼 성장 공정으로 형성된 에피택시얼 패턴들일 수 있다. 일 예로, 제1 및 제2 소스/드레인 패턴들(SD1, SD2)의 상면들은 제1 및 제2 채널 패턴들(CH1, CH2)의 상면들과 공면을 이룰 수 있다. 다른 예로, 제1 및 제2 소스/드레인 패턴들(SD1, SD2)의 상면들은 제1 및 제2 채널 패턴들(CH1, CH2)의 상면들보다 더 높을 수 있다.
제1 소스/드레인 패턴(SD1)은 기판(100)의 반도체 원소의 격자 상수보다 큰 격자 상수를 갖는 반도체 원소(예를 들어, SiGe)를 포함할 수 있다. 이로써, 한 쌍의 제1 소스/드레인 패턴들(SD1)은 그들 사이의 제1 채널 패턴(CH1)에 압축 응력(compressive stress)을 제공할 수 있다. 일 예로, 제2 소스/드레인 패턴(SD2)은 기판(100)과 동일한 반도체 원소(예를 들어, Si)를 포함할 수 있다.
제1 및 제2 활성 패턴들(AP1, AP2)을 가로지르며 제1 방향(D1)으로 연장되는 게이트 전극들(GE)이 제공될 수 있다. 게이트 전극들(GE)은 제1 피치로 제2 방향(D2)을 따라 배열될 수 있다. 게이트 전극들(GE)은 제1 및 제2 채널 패턴들(CH1, CH2)과 수직적으로 중첩될 수 있다. 각각의 게이트 전극들(GE)은, 제1 및 제2 채널 패턴들(CH1, CH2) 각각의 상면 및 양 측벽들을 둘러쌀 수 있다.
도 5e를 다시 참조하면, 게이트 전극(GE)은 제1 채널 패턴(CH1)의 제1 상면(TS1) 및 제1 채널 패턴(CH1)의 적어도 하나의 제1 측벽(SW1) 상에 제공될 수 있다. 게이트 전극(GE)은 제2 채널 패턴(CH2)의 제2 상면(TS2) 및 제2 채널 패턴(CH2)의 적어도 하나의 제2 측벽(SW2) 상에 제공될 수 있다. 다시 말하면, 본 실시예에 따른 트랜지스터는, 게이트 전극(GE)이 채널(CH1, CH2)을 3차원적으로 둘러싸는 3차원 전계 효과 트랜지스터(예를 들어, FinFET)일 수 있다.
대표적으로, 제1 싱글 하이트 셀(SHC1)은 제2 방향(D2)으로 서로 대향하는 제1 경계(BD1) 및 제2 경계(BD2)를 가질 수 있다. 제1 및 제2 경계들(BD1, BD2)은 제1 방향(D1)으로 연장될 수 있다. 제1 싱글 하이트 셀(SHC1)은 제1 방향(D1)으로 서로 대향하는 제3 경계(BD3) 및 제4 경계(BD4)를 가질 수 있다. 제3 및 제4 경계들(BD3, BD4)은 제2 방향(D2)으로 연장될 수 있다.
게이트 커팅 패턴들(CT)이 제1 싱글 하이트 셀(SHC1)의 제3 및 제4 경계들(BD3, BD4) 상에 배치될 수 있다. 게이트 커팅 패턴들(CT)은 제1 및 제2 싱글 하이트 셀들(SHC1, SHC2) 각각의 제2 방향(D2)으로의 경계 상에 배치될 수 있다. 게이트 커팅 패턴들(CT)은 제3 경계(BD3)을 따라 상기 제1 피치로 배열될 수 있다. 게이트 커팅 패턴들(CT)은 제4 경계(BD4)를 따라 상기 제1 피치로 배열될 수 있다. 평면적 관점에서, 제3 및 제4 경계들(BD3, BD4) 상의 게이트 커팅 패턴들(CT)은 게이트 전극들(GE) 상에 각각 중첩되게 배치될 수 있다. 게이트 커팅 패턴들(CT)은 실리콘 산화막 또는 실리콘 질화막과 같은 절연 물질을 포함할 수 있다. 제1 및 제3 파워 배선들(M1_R1, M1_R2, M1_R3) 각각은 게이트 커팅 패턴(CT)과 수직적으로 중첩될 수 있다.
제1 싱글 하이트 셀(SHC1) 상의 게이트 전극(GE)은, 제2 싱글 하이트 셀(SHC2) 상의 게이트 전극(GE)과 게이트 커팅 패턴(CT)에 의해 분리될 수 있다. 제1 싱글 하이트 셀(SHC1) 상의 게이트 전극(GE)과 그와 제1 방향(D1)으로 정렬된 제2 싱글 하이트 셀(SHC2) 상의 게이트 전극(GE) 사이에 게이트 커팅 패턴(CT)이 개재될 수 있다. 다시 말하면, 제1 방향(D1)으로 연장되는 게이트 전극(GE)이 게이트 커팅 패턴들(CT)에 의해 복수 개의 게이트 전극들(GE)로 분리될 수 있다.
도 4 및 도 5a 내지 도 5e를 다시 참조하면, 게이트 전극들(GE) 각각의 양 측벽들 상에 한 쌍의 게이트 스페이서들(GS)이 배치될 수 있다. 게이트 스페이서들(GS)은 게이트 전극들(GE)을 따라 제1 방향(D1)으로 연장될 수 있다. 게이트 스페이서들(GS)의 상면들은 게이트 전극들(GE)의 상면들보다 높을 수 있다. 게이트 스페이서들(GS)의 상면들은 후술할 제1 층간 절연막(110)의 상면과 공면을 이룰 수 있다. 게이트 스페이서들(GS)은 SiCN, SiCON 및 SiN 중 적어도 하나를 포함할 수 있다. 다른 예로, 게이트 스페이서들(GS)은 SiCN, SiCON 및 SiN 중 적어도 두 개로 이루어진 다중 막(multi-layer)을 포함할 수 있다.
각각의 게이트 전극들(GE) 상에 게이트 캐핑 패턴(GP)이 제공될 수 있다. 게이트 캐핑 패턴(GP)은 게이트 전극(GE)을 따라 제1 방향(D1)으로 연장될 수 있다. 게이트 캐핑 패턴(GP)은 후술하는 제1 및 제2 층간 절연막들(110, 120)에 대하여 식각 선택성이 있는 물질을 포함할 수 있다. 구체적으로, 게이트 캐핑 패턴(GP)은 SiON, SiCN, SiCON 및 SiN 중 적어도 하나를 포함할 수 있다.
게이트 전극(GE)과 제1 활성 패턴(AP1) 사이 및 게이트 전극(GE)과 제2 활성 패턴(AP2) 사이에 게이트 유전 패턴(GI)이 개재될 수 있다. 게이트 유전 패턴(GI)은, 그 위의 게이트 전극(GE)의 바닥면을 따라 연장될 수 있다. 일 예로, 게이트 유전 패턴(GI)은, 제1 채널 패턴(CH1)의 제1 상면(TS1) 및 제1 측벽(SW1)을 덮을 수 있다. 게이트 유전 패턴(GI)은, 제2 채널 패턴(CH2)의 제2 상면(TS2) 및 제2 측벽(SW2)을 덮을 수 있다. 게이트 유전 패턴(GI)은, 게이트 전극(GE) 아래의 소자 분리막(ST)의 상면을 덮을 수 있다 (도 5e 참조).
본 발명의 일 실시예로, 게이트 유전 패턴(GI)은 실리콘 산화막보다 유전상수가 높은 고유전율 물질을 포함할 수 있다. 일 예로, 상기 고유전율 물질은 하프늄 산화물, 하프늄 실리콘 산화물, 하프늄 지르코늄 산화물, 하프늄 탄탈 산화물, 란탄 산화물, 지르코늄 산화물, 지르코늄 실리콘 산화물, 탄탈 산화물, 티타늄 산화물, 바륨 스트론튬 티타늄 산화물, 바륨 티타늄 산화물, 스트론튬 티타늄 산화물, 리튬 산화물, 알루미늄 산화물, 납 스칸듐 탄탈 산화물, 및 납 아연 니오브산염 중 적어도 하나를 포함할 수 있다.
다른 실시예로, 본 발명의 반도체 소자는 네거티브 커패시터(Negative Capacitor)를 이용한 NC(Negative Capacitance) FET을 포함할 수 있다. 예를 들어, 게이트 유전 패턴(GI)은 강유전체 특성을 갖는 강유전체 물질막과, 상유전체 특성을 갖는 상유전체 물질막을 포함할 수 있다.
강유전체 물질막은 음의 커패시턴스를 가질 수 있다. 상유전체 물질막은 양의 커패시턴스를 가질 수 있다. 예를 들어, 두 개 이상의 커패시터가 직렬 연결되고, 각각의 커패시터의 커패시턴스가 양의 값을 가질 경우, 전체 커패시턴스는 각각의 개별 커패시터의 커패시턴스보다 감소하게 된다. 반면, 직렬 연결된 두 개 이상의 커패시터의 커패시턴스 중 적어도 하나가 음의 값을 가질 경우, 전체 커패시턴스는 양의 값을 가지면서 각각의 개별 커패시턴스의 절대값보다 클 수 있다.
음의 커패시턴스를 갖는 강유전체 물질막과, 양의 커패시턴스를 갖는 상유전체 물질막이 직렬로 연결될 경우, 직렬로 연결된 강유전체 물질막 및 상유전체 물질막의 전체적인 커패시턴스 값은 증가할 수 있다. 전체적인 커패시턴스 값이 증가하는 것을 이용하여, 강유전체 물질막을 포함하는 트랜지스터는 상온에서 60 mV/decade 미만의 문턱전압이하 스윙(subthreshold swing(SS))을 가질 수 있다.
강유전체 물질막은 강유전체 특성을 가질 수 있다. 강유전체 물질막은 예를 들어, 하프늄 산화물(hafnium oxide), 하프늄 지르코늄 산화물(hafnium zirconium oxide), 바륨 스트론튬 티타늄 산화물(barium strontium titanium oxide), 바륨 티타늄 산화물(barium titanium oxide) 및 납 지르코늄 티타늄 산화물(lead zirconium titanium oxide) 중 적어도 하나를 포함할 수 있다. 여기에서, 일 예로, 하프늄 지르코늄 산화물(hafnium zirconium oxide)은 하프늄 산화물(hafnium oxide)에 지르코늄(Zr)이 도핑된 물질일 수 있다. 다른 예로, 하프늄 지르코늄 산화물(hafnium zirconium oxide)은 하프늄(Hf)과 지르코늄(Zr)과 산소(O)의 화합물일 수도 있다.
강유전체 물질막은 도핑된 도펀트를 더 포함할 수 있다. 예를 들어, 도펀트는 알루미늄(Al), 티타늄(Ti), 니오븀(Nb), 란타넘(La), 이트륨(Y), 마그네슘(Mg), 실리콘(Si), 칼슘(Ca), 세륨(Ce), 디스프로슘(Dy), 어븀(Er), 가돌리늄(Gd), 게르마늄(Ge), 스칸듐(Sc), 스트론튬(Sr) 및 주석(Sn) 중 적어도 하나를 포함할 수 있다. 강유전체 물질막이 어떤 강유전체 물질을 포함하냐에 따라, 강유전체 물질막에 포함된 도펀트의 종류는 달라질 수 있다.
강유전체 물질막이 하프늄 산화물을 포함할 경우, 강유전체 물질막에 포함된 도펀트는 예를 들어, 가돌리늄(Gd), 실리콘(Si), 지르코늄(Zr), 알루미늄(Al) 및 이트륨(Y) 중 적어도 하나를 포함할 수 있다.
도펀트가 알루미늄(Al)일 경우, 강유전체 물질막은 3 내지 8 at%(atomic %)의 알루미늄을 포함할 수 있다. 여기에서, 도펀트의 비율은 하프늄 및 알루미늄의 합에 대한 알루미늄의 비율일 수 있다.
도펀트가 실리콘(Si)일 경우, 강유전체 물질막은 2 내지 10 at%의 실리콘을 포함할 수 있다. 도펀트가 이트륨(Y)일 경우, 강유전체 물질막은 2 내지 10 at%의 이트륨을 포함할 수 있다. 도펀트가 가돌리늄(Gd)일 경우, 강유전체 물질막은 1 내지 7 at%의 가돌리늄을 포함할 수 있다. 도펀트가 지르코늄(Zr)일 경우, 강유전체 물질막은 50 내지 80 at%의 지르코늄을 포함할 수 있다.
상유전체 물질막은 상유전체 특성을 가질 수 있다. 상유전체 물질막은 예를 들어, 실리콘 산화물(silicon oxide) 및 고유전율을 갖는 금속 산화물 중 적어도 하나를 포함할 수 있다. 상유전체 물질막에 포함된 금속 산화물은 예를 들어, 하프늄 산화물(hafnium oxide), 지르코늄 산화물(zirconium oxide) 및 알루미늄 산화물(aluminum oxide) 중 적어도 하나를 포함할 수 있지만, 이에 제한되는 것은 아니다.
강유전체 물질막 및 상유전체 물질막은 동일한 물질을 포함할 수 있다. 강유전체 물질막은 강유전체 특성을 갖지만, 상유전체 물질막은 강유전체 특성을 갖지 않을 수 있다. 예를 들어, 강유전체 물질막 및 상유전체 물질막이 하프늄 산화물을 포함할 경우, 강유전체 물질막에 포함된 하프늄 산화물의 결정 구조는 상유전체 물질막에 포함된 하프늄 산화물의 결정 구조와 다르다.
강유전체 물질막은 강유전체 특성을 갖는 두께를 가질 수 있다. 강유전체 물질막의 두께는 예를 들어, 0.5 내지 10nm 일 수 있지만, 이에 제한되는 것은 아니다. 각각의 강유전체 물질마다 강유전체 특성을 나타내는 임계 두께가 달라질 수 있으므로, 강유전체 물질막의 두께는 강유전체 물질에 따라 달라질 수 있다.
일 예로, 게이트 유전 패턴(GI)은 하나의 강유전체 물질막을 포함할 수 있다. 다른 예로, 게이트 유전 패턴(GI)은 서로 간에 이격된 복수의 강유전체 물질막을 포함할 수 있다. 게이트 유전 패턴(GI)은 복수의 강유전체 물질막과, 복수의 상유전체 물질막이 교대로 적층된 적층막 구조를 가질 수 있다.
게이트 전극(GE)은, 제1 금속 패턴 및 상기 제1 금속 패턴 상의 제2 금속 패턴을 포함할 수 있다. 제1 금속 패턴은 게이트 유전 패턴(GI) 상에 제공되어, 제1 및 제2 채널 패턴들(CH1, CH2)에 인접할 수 있다. 제1 금속 패턴은 트랜지스터의 문턱 전압을 조절하는 일함수 금속을 포함할 수 있다. 제1 금속 패턴의 두께 및 조성을 조절하여, 목적하는 문턱 전압을 달성할 수 있다.
제1 금속 패턴은 금속 질화막을 포함할 수 있다. 예를 들어, 제1 금속 패턴은 티타늄(Ti), 탄탈(Ta), 알루미늄(Al), 텅스텐(W) 및 몰리브덴(Mo)으로 이루어진 군에서 선택된 적어도 하나의 금속 및 질소(N)를 포함할 수 있다. 제1 금속 패턴은 탄소(C)를 더 포함할 수 있다. 제1 금속 패턴은 적층된 복수 개의 일함수 금속막들을 포함할 수 있다.
제2 금속 패턴은 제1 금속 패턴에 비해 저항이 낮은 금속을 포함할 수 있다. 예를 들어, 제2 금속 패턴은 텅스텐(W), 알루미늄(Al), 티타늄(Ti) 및 탄탈(Ta)로 이루어진 군에서 선택된 적어도 하나의 금속을 포함할 수 있다.
기판(100) 상에 제1 층간 절연막(110)이 제공될 수 있다. 제1 층간 절연막(110)은 게이트 스페이서들(GS) 및 제1 및 제2 소스/드레인 패턴들(SD1, SD2)을 덮을 수 있다. 제1 층간 절연막(110)의 상면은, 게이트 캐핑 패턴들(GP)의 상면들 및 게이트 스페이서들(GS)의 상면들과 실질적으로 공면을 이룰 수 있다. 제1 층간 절연막(110) 상에, 게이트 캐핑 패턴들(GP)을 덮는 제2 층간 절연막(120)이 제공될 수 있다. 제2 층간 절연막(120) 상에 제3 층간 절연막(130)이 제공될 수 있다. 제3 층간 절연막(130) 상에 제4 층간 절연막(140)이 제공될 수 있다. 일 예로, 제1 내지 제4 층간 절연막들(110-140)은 실리콘 산화막을 포함할 수 있다.
제1 및 제2 싱글 하이트 셀들(SHC1, SHC2) 각각의 양 측에 제2 방향(D2)으로 서로 대향하는 한 쌍의 분리 구조체들(DB)이 제공될 수 있다. 예를 들어, 한 쌍의 분리 구조체들(DB)은 제1 싱글 하이트 셀(SHC1)의 제1 및 제2 경계들(BD1, BD2) 상에 각각 제공될 수 있다. 분리 구조체(DB)는 제1 방향(D1)으로 게이트 전극들(GE)과 평행하게 연장될 수 있다. 분리 구조체(DB)와 그에 인접하는 게이트 전극(GE) 간의 피치는 상기 제1 피치와 동일할 수 있다.
분리 구조체(DB)는 제1 및 제2 층간 절연막들(110, 120)을 관통하여, 제1 및 제2 활성 패턴들(AP1, AP2) 내부로 연장될 수 있다. 분리 구조체(DB)는 제1 및 제2 활성 패턴들(AP1, AP2) 각각의 상부를 관통할 수 있다. 분리 구조체(DB)는, 제1 및 제2 싱글 하이트 셀들(SHC1, SHC2) 각각의 활성 영역을 인접하는 다른 셀의 활성 영역으로부터 전기적으로 분리시킬 수 있다.
제1 및 제2 층간 절연막들(110, 120)을 관통하여 제1 및 제2 소스/드레인 패턴들(SD1, SD2)과 각각 전기적으로 연결되는 활성 콘택들(AC)이 제공될 수 있다. 각각의 활성 콘택들(AC)은, 한 쌍의 게이트 전극들(GE) 사이에 제공될 수 있다. 평면적 관점에서, 각각의 활성 콘택들(AC)은 제1 방향(D1)으로 연장되는 바 형태 또는 라인 형태를 가질 수 있다.
활성 콘택(AC)은 자기 정렬된 콘택(self-aligned contact)일 수 있다. 다시 말하면, 활성 콘택(AC)은 게이트 캐핑 패턴(GP) 및 게이트 스페이서(GS)를 이용하여 자기 정렬적으로 형성될 수 있다. 예를 들어, 활성 콘택(AC)은 게이트 스페이서(GS)의 측벽의 적어도 일부를 덮을 수 있다. 도시되지는 않았지만, 활성 콘택(AC)은, 게이트 캐핑 패턴(GP)의 상면의 일부를 덮을 수 있다.
활성 콘택들(AC)과 제1 및 제2 소스/드레인 패턴들(SD1, SD2) 사이에 실리사이드 패턴들(SC)이 각각 개재될 수 있다. 활성 콘택들(AC)은, 실리사이드 패턴들(SC)을 통해 제1 및 제2 소스/드레인 패턴들(SD1, SD2)과 각각 전기적으로 연결될 수 있다. 실리사이드 패턴(SC)은 금속-실리사이드(Metal-Silicide)를 포함할 수 있으며, 일 예로 티타늄-실리사이드, 탄탈륨-실리사이드, 텅스텐-실리사이드, 니켈-실리사이드, 및 코발트-실리사이드 중 적어도 하나를 포함할 수 있다.
활성 콘택들(AC)은, 제1 활성 콘택(AC1), 제2 활성 콘택(AC2) 및 제3 활성 콘택(AC3)을 포함할 수 있다. 제1 싱글 하이트 셀(SHC1) 상의 제1 활성 콘택(AC1)은, 제1 PMOSFET 영역(PR1)의 제1 소스/드레인 패턴(SD1)과 제1 NMOSFET 영역(NR1)의 제2 소스/드레인 패턴(SD2)을 서로 전기적으로 연결할 수 있다. 제1 활성 콘택(AC1)은, 제1 NMOSFET 영역(NR1)의 제2 소스/드레인 패턴(SD2)으로부터 제1 PMOSFET 영역(PR1)의 제1 소스/드레인 패턴(SD1)까지 제1 방향(D1)으로 연장될 수 있다.
제2 활성 콘택(AC2)은, 제1 PMOSFET 영역(PR1)의 제1 소스/드레인 패턴(SD1)과 제2 PMOSFET 영역(PR2)의 제1 소스/드레인 패턴(SD1)을 서로 전기적으로 연결할 수 있다. 제2 활성 콘택(AC2)은, 제1 PMOSFET 영역(PR1)의 제1 소스/드레인 패턴(SD1)으로부터 제2 PMOSFET 영역(PR2)의 제1 소스/드레인 패턴(SD1)까지 제1 방향(D1)으로 연장될 수 있다. 제2 활성 콘택(AC2)은 제1 및 제2 싱글 하이트 셀들(SHC1, SHC2) 사이의 경계(예를 들어, 제3 경계(BD3))를 가로지르며, 제1 싱글 하이트 셀(SHC1)의 제1 PMOSFET 영역(PR1)과 제2 싱글 하이트 셀(SHC2)의 제2 PMOSFET 영역(PR2)에 공통으로 접속될 수 있다. 제2 활성 콘택(AC2)은, 제1 비아(VI1)를 통해 제1 금속 층(M1)의 제1 파워 배선(M1_R1)과 전기적으로 연결될 수 있다.
제2 싱글 하이트 셀(SHC2) 상의 제3 활성 콘택(AC3)은, 제2 PMOSFET 영역(PR2)의 제1 소스/드레인 패턴(SD1) 또는 제2 NMOSFET 영역(NR2)의 제2 소스/드레인 패턴(SD2) 상에만 제공될 수 있다. 앞서 제1 및 제2 활성 콘택들(AC1, AC2)과 달리, 제3 활성 콘택(AC3)은 하나의 활성 영역 상에 국한될 뿐이고, 서로 인접하는 활성 영역들을 서로 연결시키지 않을 수 있다.
평면적 관점에서, 제3 활성 콘택(AC3)의 제1 방향(D1)으로의 길이는, 제1 및 제2 활성 콘택들(AC1, AC2) 각각의 제1 방향(D1)으로의 길이보다 짧을 수 있다. 예를 들어, 제3 활성 콘택(AC3)의 상기 길이는, 제1 및 제2 활성 콘택들(AC1, AC2) 각각의 상기 길이의 절반보다 작을 수 있다.
제2 층간 절연막(120) 및 게이트 캐핑 패턴(GP)을 관통하여 게이트 전극들(GE)과 각각 전기적으로 연결되는 게이트 콘택들(GC)이 제공될 수 있다. 평면적 관점에서, 제1 싱글 하이트 셀(SHC1) 상의 게이트 콘택들(GC)은 제1 PMOSFET 영역(PR1) 상에 중첩되게 배치될 수 있다. 다시 말하면, 제1 싱글 하이트 셀(SHC1) 상의 게이트 콘택들(GC)은 제1 활성 패턴(AP1) 상에 제공될 수 있다 (도 5a 참조).
한편, 게이트 콘택(GC)은, 게이트 전극(GE) 상에서 위치의 제한 없이 자유롭게 배치될 수 있다. 예를 들어, 제2 싱글 하이트 셀(SHC2) 상의 게이트 콘택들(GC)은, 제2 PMOSFET 영역(PR2) 및 제2 트렌치(TR2)를 채우는 소자 분리막(ST) 상에 각각 배치될 수 있다. 도시되지는 않았지만, 제2 싱글 하이트 셀(SHC2) 상의 게이트 콘택들(GC)은, 제2 NMOSFET 영역(NR2) 상에 배치될 수 있다.
도 5a, 도 5c 및 도 5d를 다시 참조하면, 게이트 콘택(GC)에 인접하는 활성 콘택들(AC) 각각의 상부는 상부 절연 패턴(UIP)으로 채워질 수 있다. 상부 절연 패턴(UIP)의 바닥면은 게이트 콘택(GC)의 바닥면보다 더 낮을 수 있다. 다시 말하면, 게이트 콘택(GC)에 인접하는 활성 콘택(AC)의 상면은, 상부 절연 패턴(UIP)에 의해 게이트 콘택(GC)의 바닥면보다 더 낮게 내려올 수 있다 (도 5a 참조). 이로써, 게이트 콘택(GC)이 그와 인접하는 활성 콘택(AC)과 접촉하여 쇼트가 발생하는 문제를 방지할 수 있다.
도 5d에 나타낸 제2 활성 콘택(AC2)과 같이 제1 방향(D1)으로 길게 연장되는 활성 콘택(AC) 내에는, 두 개의 상부 절연 패턴들(UIP)이 배치될 수도 있다. 제2 활성 콘택(AC2) 상의 상부 절연 패턴들(UIP)은 서로 제1 방향(D1)으로 이격될 수 있다. 일 예로, 제2 활성 콘택(AC2) 상의 상부 절연 패턴들(UIP)은 각각 제1 싱글 하이트 셀(SHC1)의 제1 PMOSFET 영역(PR1) 및 제2 싱글 하이트 셀(SHC2)의 제2 PMOSFET 영역(PR2) 상에 배치될 수 있다.
활성 콘택(AC) 및 게이트 콘택(GC) 각각은, 도전 패턴(FM) 및 도전 패턴(FM)을 감싸는 배리어 패턴(BM)을 포함할 수 있다. 예를 들어, 도전 패턴(FM)은 알루미늄, 구리, 텅스텐, 몰리브데늄 및 코발트 중 적어도 하나의 금속을 포함할 수 있다. 배리어 패턴(BM)은 도전 패턴(FM)의 측벽들 및 바닥면을 덮을 수 있다. 배리어 패턴(BM)은 금속막/금속 질화막을 포함할 수 있다. 상기 금속막은 티타늄, 탄탈륨, 텅스텐, 니켈, 코발트 및 백금 중 적어도 하나를 포함할 수 있다. 상기 금속 질화막은 티타늄 질화막(TiN), 탄탈륨 질화막(TaN), 텅스텐 질화막(WN), 니켈 질화막(NiN), 코발트 질화막(CoN) 및 백금 질화막(PtN) 중 적어도 하나를 포함할 수 있다.
제3 층간 절연막(130) 내에 제1 금속 층(M1)이 제공될 수 있다. 예를 들어, 제1 금속 층(M1)은 제1 파워 배선(M1_R1), 제2 파워 배선(M1_R2), 제3 파워 배선(M1_R3) 및 제1 배선들(M1_I)을 포함할 수 있다. 제1 금속 층(M1)의 배선들(M1_R1, M1_R2, M1_R3, M1_I) 각각은 제2 방향(D2)으로 서로 평행하게 연장될 수 있다.
구체적으로, 제1 및 제2 파워 배선들(M1_R1, M1_R2)은 제1 싱글 하이트 셀(SHC1)의 제3 및 제4 경계들(BD3, BD4) 상에 각각 제공될 수 있다. 제1 파워 배선(M1_R1)은 제3 경계(BD3)를 따라 제2 방향(D2)으로 연장될 수 있다. 제2 파워 배선(M1_R2)은 제4 경계(BD4)을 따라 제2 방향(D2)으로 연장될 수 있다.
제1 금속 층(M1)의 제1 배선들(M1_I)은 제2 피치로 제1 방향(D1)을 따라 배열될 수 있다. 상기 제2 피치는 상기 제1 피치보다 작을 수 있다. 제1 배선들(M1_I) 각각의 선폭은, 제1 내지 제3 파워 배선들(M1_R1, M1_R2, M1_R3) 각각의 선폭보다 작을 수 있다.
제1 금속 층(M1)은, 제1 비아들(VI1)을 더 포함할 수 있다. 제1 비아들(VI1)은 제1 금속 층(M1)의 배선들(M1_R1, M1_R2, M1_R3, M1_I) 아래에 각각 제공될 수 있다. 제1 비아(VI1)를 통해 활성 콘택(AC)과 제1 금속 층(M1)의 배선이 서로 전기적으로 연결될 수 있다. 제1 비아(VI1)를 통해 게이트 콘택(GC)과 제1 금속 층(M1)의 배선이 서로 전기적으로 연결될 수 있다.
제1 금속 층(M1)의 배선과 그 아래의 제1 비아(VI1)는 서로 각각 별도의 공정으로 형성될 수 있다. 다시 말하면, 제1 금속 층(M1)의 배선 및 제1 비아(VI1) 각각은 싱글 다마신 공정으로 형성될 수 있다. 본 실시예에 따른 반도체 소자는, 20 nm 미만의 공정을 이용하여 형성된 것일 수 있다.
제4 층간 절연막(140) 내에 제2 금속 층(M2)이 제공될 수 있다. 제2 금속 층(M2)은 복수 개의 제2 배선들(M2_I)을 포함할 수 있다. 제2 금속 층(M2)의 제2 배선들(M2_I) 각각은 제1 방향(D1)으로 연장되는 라인 형태 또는 바 형태를 가질 수 있다. 다시 말하면, 제2 배선들(M2_I)은 제1 방향(D1)으로 서로 평행하게 연장될 수 있다.
제2 금속 층(M2)은, 제2 배선들(M2_I) 아래에 각각 제공된 제2 비아들(VI2)을 더 포함할 수 있다. 제2 비아(VI2)를 통해 제1 금속 층(M1)의 배선과 제2 금속 층(M2)의 배선이 서로 전기적으로 연결될 수 있다. 제2 금속 층(M2)의 배선과 그 아래의 제2 비아(VI2)는 듀얼 다마신 공정으로 함께 형성될 수 있다.
제1 금속 층(M1)의 배선과 제2 금속 층(M2)의 배선은 서로 동일하거나 다른 도전 물질을 포함할 수 있다. 예를 들어, 제1 금속 층(M1)의 배선과 제2 금속 층(M2)의 배선은, 알루미늄, 구리, 텅스텐, 몰리브데늄 및 코발트 중에서 선택된 적어도 하나의 금속 물질을 포함할 수 있다. 도시되지는 않았지만, 제4 층간 절연막(140) 상에 적층된 금속 층들(예를 들어, M3, M4, M5…이 추가로 배치될 수 있다. 상기 적층된 금속 층들 각각은 셀들 간의 라우팅을 위한 배선들을 포함할 수 있다.
도 5c 및 도 5d를 다시 참조하여, 본 발명의 활성 콘택(AC)에 대해 보다 상세히 설명한다. 제1 활성 콘택(AC1)은, 제1 소스/드레인 패턴(SD1) 상의 제1 몸체부(BP1) 및 제2 소스/드레인 패턴(SD2) 상의 제2 몸체부(BP2)를 포함할 수 있다. 제1 활성 콘택(AC1)의 제1 몸체부(BP1)는 실리사이드 패턴(SC)을 통해 제1 소스/드레인 패턴(SD1)의 상면과 연결될 수 있고, 제1 활성 콘택(AC1)의 제2 몸체부(BP2)는 실리사이드 패턴(SC)을 통해 제2 소스/드레인 패턴(SD2)의 상면과 연결될 수 있다. 제2 활성 콘택(AC2)은, 제2 싱글 하이트 셀(SHC2)의 제1 소스/드레인 패턴(SD1) 상의 제1 몸체부(BP1) 및 제1 싱글 하이트 셀(SHC1)의 제1 소스/드레인 패턴(SD1) 상의 제2 몸체부(BP2)를 포함할 수 있다. 제2 활성 콘택(AC2)의 제1 몸체부(BP1) 및 제2 몸체부(BP2) 각각은 실리사이드 패턴(SC)을 통해 제1 소스/드레인 패턴(SD1)의 상면과 연결될 수 있다.
제1 활성 콘택(AC1) 및 제2 활성 콘택(AC2) 각각은 제1 몸체부(BP1) 및 제2 몸체부(BP2) 사이의 돌출부(PP)를 포함할 수 있다. 제1 활성 콘택(AC1)의 돌출부(PP)는 제1 PMOSFET 영역(PR1) 및 제1 NMOSFET 영역(NR1) 사이의 소자 분리막(ST) 상에 제공될 수 있다. 제2 활성 콘택(AC2)의 돌출부(PP)는 제1 PMOSFET 영역(PR1) 및 제2 PMOSFET 영역(PR2) 사이의 소자 분리막(ST) 상에 제공될 수 있다. 돌출부(PP)는 상기 소자 분리막(ST)을 향해 돌출되는 부분일 수 있다.
돌출부(PP)는 제1 소스/드레인 패턴(SD1) 또는 제2 소스/드레인 패턴(SD2)의 경사진 측벽을 타고 소자 분리막(ST)을 향해 연장될 수 있다. 돌출부(PP)의 바닥면(BS3)은 제1 몸체부(BP1)의 바닥면(BS1) 및 제2 몸체부(BP2)의 바닥면(BS2)보다 더 낮을 수 있다. 돌출부(PP)의 바닥면(BS3)은 소자 분리막(ST)보다 더 위에 위치할 수 있다. 다시 말하면, 돌출부(PP)는 제1 층간 절연막(110)을 사이에 두고 소자 분리막(ST)으로부터 이격될 수 있다. 제2 활성 콘택(AC2)의 돌출부(PP)는 상부 절연 패턴들(UIP)과 수직적으로 중첩되지 않고 수평적으로 오프셋될 수 있다.
제1 활성 콘택(AC1) 및 제2 활성 콘택(AC2)은 돌출부(PP)를 통해 제1 소스/드레인 패턴(SD1) 또는 제2 소스/드레인 패턴(SD2)의 경사진 측벽과 연결될 수 있다. 다시 말하면, 돌출부(PP)는 활성 콘택(AC)과 소스/드레인 패턴들(SD1, SD2) 간의 접촉 면적을 증가시킬 수 있다. 따라서, 활성 콘택(AC)과 소스/드레인 패턴들(SD1, SD2) 간의 저항이 감소될 수 있다.
도 5d를 다시 참조하면, 서로 인접하는 상부 절연 패턴들(UIP) 사이에 개재되는 제2 활성 콘택(AC2)의 부분의 제1 방향(D1)으로의 최소 폭은 제1 폭(W1)일 수 있다. 돌출부(PP)의 제1 방향(D1)으로의 최소 폭은 제2 폭(W2)일 수 있다. 도 5e를 다시 참조하면, 게이트 커팅 패턴(CT)의 제1 방향(D1)으로의 폭은 제3 폭(W3)일 수 있다. 제1 폭(W1)은 제3 폭(W3)과 실질적으로 동일할 수 있다. 일 예로, 제3 폭(W3)에 대한 제1 폭(W1)의 비는 0.8 내지 1.2일 수 있다. 제2 폭(W2)은 제3 폭(W3)보다 작을 수 있다.
게이트 커팅 패턴(CT)의 폭과 서로 인접하는 상부 절연 패턴들(UIP) 사이에 개재되는 제2 활성 콘택(AC2)의 부분의 최소 폭은 실질적으로 대응될 수 있다. 이로써, 제2 활성 콘택(AC2)이 상부 절연 패턴들(UIP)에 의해 끊기는 현상이 방지될 수 있다. 결과적으로, 반도체 소자의 전기적 특성이 향상될 수 있다. 이에 대한 상세한 내용은 후술하기로 한다.
도 6a 및 도 6b는 본 발명의 실시예들에 따른 반도체 소자를 설명하기 위한 것으로, 각각 도 4의 C-C'선 및 D-D'선에 따른 단면도들이다. 본 실시예에서는, 앞서 도 4 및 도 5a 내지 도 5d를 참조하여 설명한 것과 중복되는 기술적 특징에 대한 상세한 설명은 생략하고, 차이점에 대해 상세히 설명한다.
도 6a 및 도 6b를 참조하면, 제1 활성 콘택(AC1) 및 제2 활성 콘택(AC2) 각각의 돌출부(PP)는 제1 돌출부(PP1) 및 제2 돌출부(PP2)를 포함할 수 있다. 제1 활성 콘택(AC1)의 제1 돌출부(PP1)는 제1 몸체부(BP1)로부터 제1 소스/드레인 패턴(SD1)의 경사진 측벽을 타고 소자 분리막(ST)을 향해 연장될 수 있다. 제1 활성 콘택(AC1)의 제2 돌출부(PP2)는 제2 몸체부(BP2)로부터 제2 소스/드레인 패턴(SD2)의 경사진 측벽을 타고 소자 분리막(ST)을 향해 연장될 수 있다. 제2 활성 콘택(AC2)의 제1 돌출부(PP1)는 제1 몸체부(BP1)로부터 제1 소스/드레인 패턴(SD1)의 경사진 측벽을 타고 소자 분리막(ST)을 향해 연장될 수 있다. 제2 활성 콘택(AC2)의 제2 돌출부(PP2)는 제2 몸체부(BP2)로부터 제1 소스/드레인 패턴(SD1)의 경사진 측벽을 타고 소자 분리막(ST)을 향해 연장될 수 있다.
제1 돌출부(PP1)의 바닥면(BS3)은 제1 몸체부(BP1)의 바닥면(BS1)보다 더 낮을 수 있다. 제1 돌출부(PP1)의 바닥면(BS3)은 소자 분리막(ST)보다 더 위에 위치할 수 있다. 다시 말하면, 제1 돌출부(PP1)는 제1 층간 절연막(110)을 사이에 두고 소자 분리막(ST)으로부터 이격될 수 있다.
제2 돌출부(PP2)의 바닥면(BS4)은 제2 몸체부(BP2)의 바닥면(BS2)보다 더 낮을 수 있다. 제2 돌출부(PP2)의 바닥면(BS4)은 소자 분리막(ST)보다 더 위에 위치할 수 있다. 다시 말하면, 제2 돌출부(PP2)는 제1 층간 절연막(110)을 사이에 두고 소자 분리막(ST)으로부터 이격될 수 있다.
제1 활성 콘택(AC1) 및 제2 활성 콘택(AC2) 각각은 제1 및 제2 돌출부들(PP1, PP2) 사이의 함몰부(RP)를 포함할 수 있다. 제1 활성 콘택(AC1)의 제1 돌출부(PP1), 제2 돌출부(PP2) 및 함몰부(RP)는, 제1 PMOSFET 영역(PR1) 및 제1 NMOSFET 영역(NR1) 사이의 소자 분리막(ST) 위에 제공될 수 있다. 제2 활성 콘택(AC2)의 제1 돌출부(PP1), 제2 돌출부(PP2) 및 함몰부(RP)는, 제1 PMOSFET 영역(PR1) 및 제2 PMOSFET 영역(PR2) 사이의 소자 분리막(ST) 위에 제공될 수 있다.
함몰부(RP)의 바닥면(BS5)은, 제1 돌출부(PP1)의 바닥면(BS3)보다 높고, 제2 돌출부(PP2)의 바닥면(BS4)보다 높을 수 있다. 함몰부(RP)의 바닥면(BS5)은, 제1 몸체부(BP1)의 바닥면(BS1) 및 제2 몸체부(BP2)의 바닥면(BS2)과 상이한 레벨에 위치할 수 있다. 예를 들어, 함몰부(RP)의 바닥면(BS5)은, 제1 몸체부(BP1)의 바닥면(BS1) 및 제2 몸체부(BP2)의 바닥면(BS2)보다 높은 레벨에 위치할 수 있다. 도시되지는 않았지만, 다른 예로, 함몰부(RP)의 바닥면(BS5)은, 제1 몸체부(BP1)의 바닥면(BS1) 및 제2 몸체부(BP2)의 바닥면(BS2)보다 낮은 레벨에 위치할 수 있다.
서로 인접하는 상부 절연 패턴들(UIP) 사이에 개재되는 제2 활성 콘택(AC2)의 부분의 제1 방향(D1)으로의 최소 폭은 제1 폭(W1)일 수 있다. 제1 돌출부(PP1) 또는 제2 돌출부(PP2)의 제1 방향(D1)으로의 최소 폭은 제2 폭(W2)일 수 있다. 도 5e를 다시 참조하면, 게이트 커팅 패턴(CT)의 제1 방향(D1)으로의 폭은 제3 폭(W3)일 수 있다. 제1 폭(W1)은 제3 폭(W3)과 실질적으로 동일할 수 있다. 일 예로, 제3 폭(W3)에 대한 제1 폭(W1)의 비는 0.8 내지 1.2일 수 있다. 제2 폭(W2)은 제3 폭(W3)보다 작을 수 있다.
도 7은 본 발명의 비교예에 따른 반도체 소자를 설명하기 위한 것으로, 도 4의 D-D'선에 따른 단면도이다. 본 실시예에서는, 앞서 도 4, 도 5a 내지 도 5d, 도 6a 및 도 6b를 참조하여 설명한 것과 중복되는 기술적 특징에 대한 상세한 설명은 생략하고, 차이점에 대해 상세히 설명한다.
도 7을 참조하면, 도 6b를 참조하여 설명한 것과 같이 제2 활성 콘택(AC2)은 제1 돌출부(PP1), 제2 돌출부(PP2) 및 함몰부(RP)를 포함할 수 있다. 제2 활성 콘택(AC2)의 상부에는 제1 방향(D1)으로 서로 이격된 상부 절연 패턴들(UIP)이 제공될 수 있다. 여기서, 서로 인접하는 상부 절연 패턴들(UIP) 사이에 개재되는 제2 활성 콘택(AC2)의 부분의 최소 폭은 게이트 커팅 패턴(CT)의 폭과 대응되지 않을 수 있다. 다시 말하면, 서로 인접하는 상부 절연 패턴들(UIP) 사이에 개재되는 제2 활성 콘택(AC2)의 부분의 최소 폭은 게이트 커팅 패턴(CT)의 폭보다 작을 수 있다. 이로써, 제2 활성 콘택(AC2)이 상부 절연 패턴들(UIP)에 의해 끊기는 현상이 발생할 수 있다.
본 발명의 실시예들에 따르면, 게이트 커팅 패턴(CT)의 폭과 서로 인접하는 상부 절연 패턴들(UIP) 사이에 개재되는 제2 활성 콘택(AC2)의 부분의 최소 폭은 실질적으로 대응될 수 있다. 이로써, 제2 활성 콘택(AC2)이 상부 절연 패턴들(UIP)에 의해 끊기는 현상이 방지될 수 있다. 결과적으로, 반도체 소자의 전기적 특성이 향상될 수 있다.
도 8, 도 10, 도 12 및 도 14는 본 발명의 실시예들에 따른 반도체 소자의 제조방법을 설명하기 위한 평면도들이다. 도 9a, 도 11a, 도 13a 및 도 15a는 각각 도 8, 도 10, 도 12 및 도 14의 A-A'선에 따른 단면도들이다. 도 9b, 도 11b, 도 13b 및 도 15b는 각각 도 8, 도 10, 도 12 및 도 14의 B-B'선에 따른 단면도들이다. 도 9c, 도 11c, 도 13c 및 도 15c는 각각 도 8, 도 10, 도 12 및 도 14의 C-C'선에 따른 단면도들이다. 도 9d 및 도 11d는 각각 도 8 및 도 10의 D-D'선에 따른 단면도들이다.
도 8 및 도 9a 내지 도 9d를 참조하면, 제1 PMOSFET 영역(PR1), 제2 PMOSFET 영역(PR2), 제1 NMOSET 영역(NR1) 및 제2 NMOSFET 영역(NR2)을 갖는 기판(100)이 제공될 수 있다. 제1 NMOSFET 영역(NR1) 및 제1 PMOSFET 영역(PR1)은 제1 싱글 하이트 셀(SHC1)을 정의할 수 있고, 및 제2 NMOSFET 영역(NR2) 및 제2 PMOSFET 영역(PR2)은 제2 싱글 하이트 셀(SHC2)을 정의할 수 있다.
기판(100)을 패터닝하여, 제1 및 제2 활성 패턴들(AP1, AP2)이 형성될 수 있다. 각각의 제1 및 제2 PMOSFET 영역들(PR1, PR2) 상에 제1 활성 패턴들(AP1)이 형성될 수 있다. 각각의 제1 및 제2 NMOSFET 영역들(NR1, NR2) 상에 제2 활성 패턴들(AP2)이 형성될 수 있다.
기판(100) 상에 소자 분리막(ST)이 형성될 수 있다. 소자 분리막(ST)은, 실리콘 산화막 같은 절연 물질을 포함할 수 있다. 제1 및 제2 활성 패턴들(AP1, AP2) 각각의 상부가 노출될 때까지 소자 분리막(ST)이 리세스될 수 있다. 이로써, 제1 및 제2 활성 패턴들(AP1, AP2) 각각의 상부는 소자 분리막(ST) 위로 수직하게 돌출될 수 있다.
제1 및 제2 활성 패턴들(AP1, AP2)을 가로지르는 희생 패턴들(SAP)이 형성될 수 있다. 희생 패턴들(SAP)은 제1 방향(D1)으로 연장되는 라인 형태(line shape) 또는 바 형태(bar shape)로 형성될 수 있다.
구체적으로 희생 패턴들(SAP)을 형성하는 것은, 기판(100)의 전면 상에 희생막을 형성하는 것, 상기 희생막 상에 마스크 패턴들(MA)을 형성하는 것, 및 마스크 패턴들(MA)을 식각 마스크로 상기 희생막을 패터닝하는 것을 포함할 수 있다. 상기 희생막은 폴리실리콘을 포함할 수 있다.
희생 패턴들(SAP) 각각의 양 측벽들 상에 한 쌍의 게이트 스페이서들(GS)이 형성될 수 있다. 게이트 스페이서들(GS)을 형성하는 것은, 기판(100)의 전면 상에 게이트 스페이서막을 콘포멀하게 형성하는 것, 및 상기 게이트 스페이서막을 이방성 식각하는 것을 포함할 수 있다. 상기 게이트 스페이서막은 SiCN, SiCON 및 SiN 중 적어도 하나를 포함할 수 있다. 다른 예로, 상기 게이트 스페이서막은 SiCN, SiCON 및 SiN 중 적어도 두 개를 포함하는 다중 막(multi-layer)일 수 있다.
제1 활성 패턴들(AP1) 각각의 상부에 제1 소스/드레인 패턴들(SD1)이 형성될 수 있다. 한 쌍의 제1 소스/드레인 패턴들(SD1)은, 희생 패턴들(SAP) 각각의 양 측에 형성될 수 있다.
구체적으로, 마스크 패턴들(MA) 및 게이트 스페이서들(GS)을 식각 마스크로 제1 활성 패턴(AP1)의 상부를 식각하여, 제1 리세스들을 형성할 수 있다. 제1 활성 패턴(AP1)의 상부를 식각하는 동안, 제1 활성 패턴들(AP1) 사이의 소자 분리막(ST)이 리세스될 수 있다 (도 9c 참조).
제1 활성 패턴(AP1)의 상기 제1 리세스의 내측벽을 씨드층(seed layer)으로 하는 선택적 에피택시얼 성장 공정을 수행하여, 제1 소스/드레인 패턴(SD1)이 형성될 수 있다. 제1 소스/드레인 패턴들(SD1)이 형성됨에 따라, 한 쌍의 제1 소스/드레인 패턴들(SD1) 사이에 제1 채널 패턴(CH1)이 정의될 수 있다. 일 예로, 상기 선택적 에피택시얼 성장 공정은 화학 기상 증착(Chemical Vapor Deposition; CVD) 공정 또는 분자 빔 에피택시(Molecular Beam Epitaxy; MBE) 공정을 포함할 수 있다. 제1 소스/드레인 패턴들(SD1)은 기판(100)의 반도체 원소의 격자 상수보다 큰 격자 상수를 갖는 반도체 원소(예를 들어, SiGe)를 포함할 수 있다. 각각의 제1 소스/드레인 패턴들(SD1)은 다층의 반도체 층들로 형성될 수 있다.
일 예로, 제1 소스/드레인 패턴들(SD1)을 형성하기 위한 선택적 에피택시얼 성장 공정 동안 불순물이 인-시추(in-situ)로 주입될 수 있다. 다른 예로, 제1 소스/드레인 패턴들(SD1)이 형성된 후, 제1 소스/드레인 패턴들(SD1)에 불순물로 주입될 수 있다. 제1 소스/드레인 패턴들(SD1)은 제1 도전형(예를 들어, p형)을 갖도록 도핑될 수 있다.
제2 활성 패턴(AP2)의 상부에 제2 소스/드레인 패턴들(SD2)이 형성될 수 있다. 한 쌍의 제2 소스/드레인 패턴들(SD2)은, 희생 패턴들(SAP) 각각의 양 측에 형성될 수 있다.
구체적으로, 마스크 패턴들(MA) 및 게이트 스페이서들(GS)을 식각 마스크로 제2 활성 패턴(AP2)의 상부를 식각하여, 제2 리세스들을 형성할 수 있다. 제2 활성 패턴(AP2)의 상기 제2 리세스의 내측벽을 씨드층으로 하는 선택적 에피택시얼 성장 공정을 수행하여, 제2 소스/드레인 패턴(SD2)이 형성될 수 있다. 제2 소스/드레인 패턴들(SD2)이 형성됨에 따라, 한 쌍의 제2 소스/드레인 패턴들(SD2) 사이에 제2 채널 패턴(CH2)이 정의될 수 있다. 일 예로, 제2 소스/드레인 패턴들(SD2)은 기판(100)과 동일한 반도체 원소(예를 들어, Si)를 포함할 수 있다. 제2 소스/드레인 패턴들(SD2)은 제2 도전형(예를 들어, n형)을 갖도록 도핑될 수 있다.
제1 소스/드레인 패턴들(SD1)과 제2 소스/드레인 패턴들(SD2)은 서로 다른 공정을 통하여 순차적으로 형성될 수 있다. 다시 말하면, 제1 소스/드레인 패턴들(SD1)과 제2 소스/드레인 패턴들(SD2)은 동시에 형성되지 않을 수 있다.
도 10 및 도 11a 내지 도 11d를 참조하면, 제1 및 제2 소스/드레인 패턴들(SD1, SD2), 마스크 패턴들(MA) 및 게이트 스페이서들(GS)을 덮는 제1 층간 절연막(110)이 형성될 수 있다. 일 예로, 제1 층간 절연막(110)은 실리콘 산화막을 포함할 수 있다.
희생 패턴들(SAP)의 상면들이 노출될 때까지 제1 층간 절연막(110)이 평탄화될 수 있다. 제1 층간 절연막(110)의 평탄화는 에치백(Etch Back) 또는 CMP(Chemical Mechanical Polishing) 공정을 이용하여 수행될 수 있다. 상기 평탄화 공정 동안, 마스크 패턴들(MA)은 모두 제거될 수 있다. 결과적으로, 제1 층간 절연막(110)의 상면은 희생 패턴들(SAP)의 상면들 및 게이트 스페이서들(GS)의 상면들과 공면을 이룰 수 있다.
희생 패턴들(SAP)이 게이트 전극들(GE)로 각각 교체될 수 있다. 구체적으로, 노출된 희생 패턴들(SAP)이 선택적으로 제거될 수 있다. 희생 패턴들(SAP)이 제거됨으로써 빈 공간들이 형성될 수 있다. 각각의 상기 빈 공간들 내에 게이트 유전 패턴(GI), 게이트 전극(GE) 및 게이트 캐핑 패턴(GP)이 형성될 수 있다. 게이트 전극(GE)은, 제1 금속 패턴 및 상기 제1 금속 패턴 상의 제2 금속 패턴을 포함할 수 있다. 제1 금속 패턴은 트랜지스터의 문턱 전압을 조절할 수 있는 일함수 금속으로 형성될 수 있고, 제2 금속 패턴은 저항이 낮은 금속으로 형성될 수 있다.
희생 패턴(SAP)을 게이트 전극(GE)으로 교체하는 동안, 게이트 전극(GE) 상에 게이트 커팅 패턴들(CT)이 형성될 수 있다. 게이트 커팅 패턴들(CT)은 하나의 게이트 전극(GE)을 복수 개의 게이트 전극들(GE)로 분리할 수 있다.
제1 층간 절연막(110) 상에 제2 층간 절연막(120)이 형성될 수 있다. 제2 층간 절연막(120)은 실리콘 산화막을 포함할 수 있다. 제1 싱글 하이트 셀(SHC1)의 양 측에, 한 쌍의 분리 구조체들(DB)이 각각 형성될 수 있다. 분리 구조체들(DB)은, 제1 싱글 하이트 셀(SHC1)의 상기 양 측에 각각 형성된 게이트 전극들(GE)과 중첩되도록 형성될 수 있다. 구체적으로, 분리 구조체들(DB)을 형성하는 것은, 제1 및 제2 층간 절연막들(110, 120) 및 게이트 전극(GE)을 관통하여, 제1 및 제2 활성 패턴들(AP1, AP2) 내부로 연장되는 홀을 형성하는 것, 및 상기 홀에 절연막을 채우는 것을 포함할 수 있다.
도 12 및 도 13a 내지 도 13c를 참조하면, 제2 층간 절연막(120) 상에 제1 하드 마스크 패턴(HMP1)이 형성될 수 있다. 포토리소그래피 공정을 통해 제1 하드 마스크 패턴(HMP1)에 복수 개의 개구부들(OP)이 형성될 수 있다. 제1 하드 마스크 패턴(HMP1)은 금속 질화막(예를 들어, 티타늄 질화막)을 포함할 수 있다.
제1 하드 마스크 패턴(HMP1)의 개구부들(OP)은, 제1 개구부(OP1), 제2 개구부(OP2) 및 제3 개구부(OP3)를 포함할 수 있다. 제1 내지 제3 개구부들(OP1, OP2, OP3)은 각각 앞서 도 4를 참조하여 설명한 제1 내지 제3 활성 콘택들(AC1, AC2, AC3)을 정의할 수 있다.
기판(100) 상에 제1 식각 공정이 수행될 수 있다. 상기 제1 식각 공정은 이방성 식각 공정일 수 있다. 상기 제1 식각 공정을 통해 개구부들(OP)에 의해 노출된 제2 층간 절연막(120)이 식각될 수 있다. 상기 제1 식각 공정을 통해 개구부들(OP)에 의해 노출된 제1 층간 절연막(110)이 식각될 수 있다. 상기 제1 식각 공정은, 제1 및 제2 소스/드레인 패턴들(SD1, SD2)이 노출될 때까지 수행될 수 있다. 상기 제1 식각 공정 동안 제1 및 제2 소스/드레인 패턴들(SD1, SD2) 각각의 상부가 제거될 수 있다.
도 13b를 다시 참조하면, 상기 제1 식각 공정은 제1 및 제2 소스/드레인 패턴들(SD1, SD2) 각각의 상부를 제거하기 위해 과식각 공정으로 진행되므로, 제1 및 제2 소스/드레인 패턴들(SD1, SD2) 사이의 제1 층간 절연막(110)은 제1 및 제2 소스/드레인 패턴들(SD1, SD2)에 비해 더 깊게 리세스될 수 있다. 예를 들어, 제2 개구부(OP2)의 최저 레벨은 제1 및 제2 소스/드레인 패턴들(SD1, SD2) 각각의 상면에 비해 더 낮은 레벨에 위치할 수 있다. 다시 말하면, 제2 개구부(OP2)의 프로파일은 도 5d를 참조하여 설명한 제2 활성 콘택(AC2)의 프로파일을 가질 수 있다.
다른 예로, 제2 개구부(OP2)의 프로파일은 도 6b를 참조하여 설명한 제2 활성 콘택(AC2)의 프로파일을 가질 수 있다. 구체적으로, 개구부들(OP)을 형성하는 과정에서 제1 및 제2 층간 절연막들(110, 120) 상에 잔류하는 불순물(예를 들어, 실리콘 질화물)의 식각 선택비로 인해 제2 개구부(OP2)의 프로파일이 도 6b를 참조하여 설명한 제2 활성 콘택(AC2)의 프로파일을 가질 수 있다.
도 14 및 도 15a 내지 도 15c를 참조하면, 개구부들(OP)에 도전 물질을 채워 활성 콘택들(AC)이 형성될 수 있다. 일 예로, 제1 및 제2 활성 콘택들(AC1, AC2)은 제1 몸체부(BP1), 제2 몸체부(BP2) 및 제1 및 제2 몸체부들(BP1, BP2) 사이의 돌출부(PP)를 포함할 수 있다.
다른 예로, 제1 및 제2 활성 콘택들(AC1, AC2)은 제1 몸체부(BP1), 제2 몸체부(BP2), 제1 및 제2 몸체부들(BP1, BP2) 사이의 제1 돌출부(PP1) 및 제2 돌출부(PP2), 및 제1 및 제2 돌출부들(PP1, PP2) 사이의 함몰부(RP)를 포함할 수 있다.
제2 층간 절연막(120) 상에 제2 하드 마스크 패턴(HMP2)이 형성될 수 있다. 포토리소그래피 공정을 통해 제2 하드 마스크 패턴(HMP2)에 복수 개의 개방 영역들(미도시)이 형성될 수 있다. 제2 하드 마스크 패턴(HMP2)은 금속 질화막(예를 들어, 티타늄 질화막)을 포함할 수 있다.
제2 하드 마스크 패턴(HMP2)의 개방 영역들(미도시)은, 각각 앞서 도 4 및 도 5a 내지 도 5e를 참조하여 설명한 상부 절연 패턴들(UIP)을 정의할 수 있다.
기판(100) 상에 제2 식각 공정이 수행될 수 있다. 상기 제2 식각 공정을 통해 제2 하드 마스크 패턴(HMP2)의 개방 영역들(미도시)에 의해 노출된 활성 콘택(AC)의 상부가 식각될 수 있다. 상기 제2 식각 공정에 의해, 활성 콘택(AC)의 상부에 리세스 영역들(RSR)이 형성될 수 있다.
예를 들어, 제2 활성 콘택(AC2)의 상부에 두 개의 리세스 영역들(RSR)이 형성될 수 있다. 제2 활성 콘택(AC2)의 상부에 형성된 리세스 영역들(RSR) 각각은 제1 싱글 하이트 셀(SHC1)의 제1 PMOSFET 영역(PR) 및 제2 싱글 하이트 셀(SHC2)의 제2 PMOSFET 영역(PR2) 상에 형성될 수 있다.
서로 인접하는 리세스 영역들(RSR) 사이에 개재되는 제2 활성 콘택(AC2)의 부분의 최소 폭은 제1 폭(W1)일 수 있다. 돌출부(PP)의 최소 폭은 제2 폭(W2)일 수 있다. 게이트 커팅 패턴(CT)의 폭은 제3 폭(W3)일 수 있다 (도 15c 참조). 제1 폭(W1)과 제3 폭(W3)은 실질적으로 동일할 수 있다. 예를 들어, 제3 폭(W3)에 대한 제1 폭(W1)의 비는 0.8 내지 1.2일 수 있다. 제2 폭(W2)은 제3 폭(W3)보다 작을 수 있다.
도 4 및 도 5a 내지 도 5e를 다시 참조하면, 리세스 영역들(RSR)에 절연 물질을 채워, 상부 절연 패턴들(UIP)이 형성될 수 있다. 게이트 커팅 패턴(CT)의 폭과 서로 인접하는 상부 절연 패턴들(UIP) 사이에 개재되는 제2 활성 콘택(AC2)의 부분의 최소 폭은 실질적으로 대응될 수 있다. 이로써, 제2 활성 콘택(AC2)이 상부 절연 패턴들(UIP)에 의해 끊기는 현상이 방지될 수 있다. 결과적으로, 반도체 소자의 전기적 특성이 향상될 수 있다.
제2 층간 절연막(120) 및 게이트 캐핑 패턴(GP)을 관통하여 게이트 전극들(GE)과 각각 전기적으로 연결되는 게이트 콘택들(GC)이 형성될 수 있다.
제2 층간 절연막(120) 상에 제3 층간 절연막(130)이 형성될 수 있다. 제3 층간 절연막(130) 내에 제1 금속 층(M1)이 형성될 수 있다. 제1 금속 층(M1)을 형성하는 것은, 제1 파워 배선(M1_R1), 제2 파워 배선(M1_R2), 제3 파워 배선(M1_R3) 및 제1 배선들(M1_I)을 형성하는 것을 포함할 수 있다.
제1 금속 층(M1) 상에 제4 층간 절연막(140)이 형성될 수 있다. 제4 층간 절연막(140) 내에 제2 금속 층(M2)이 형성될 수 있다. 제2 금속 층(M2)을 형성하는 것은, 제2 배선들(M2_I)을 형성하는 것을 포함할 수 있다. 일 예로, 제2 배선들(M2_I)은 듀얼 다마신 공정을 통해 형성될 수 있다.
도 16은 본 발명의 실시예들에 따른 반도체 소자를 설명하기 위한 평면도이다. 도 17a 및 도 17b는 도 16의 A-A'선 및 B-B'선에 따른 단면도들이다. 본 실시예에서는, 앞서 도 4 및 도 5a 내지 도 5d를 참조하여 설명한 것과 중복되는 기술적 특징에 대한 상세한 설명은 생략하고, 차이점에 대해 상세히 설명한다.
도 16, 도 17a 및 도 17b를 참조하면, 각각의 게이트 커팅 패턴들(CT)은 제1 방향(D1)으로 서로 이격된 제1 게이트 커팅 패턴(CT1) 및 제2 게이트 커팅 패턴(CT2)을 포함할 수 있다. 제1 및 제2 게이트 커팅 패턴들(CT1, CT2) 사이에 게이트 전극(GE)의 일부가 개재될 수 있다. 제1 및 제2 게이트 커팅 패턴들(CT1, CT2)은 제1 방향(D1)으로 서로 평행하게 정렬될 수 있다. 제1 내지 제3 파워 배선들(M1_R1, M1_R2, M1_R3) 각각은 제1 및 제2 게이트 커팅 패턴들(CT1, CT2)과 수직적으로 중첩될 수 있다.
도 17a 및 도 17b를 참조하면, 서로 인접하는 상부 절연 패턴들(UIP) 사이에 개재된 제2 활성 콘택(AC2)의 부분의 최소 폭은 제1 폭(W1)일 수 있다. 돌출부(PP)의 최소 폭은 제2 폭(W2)일 수 있다. 게이트 커팅 패턴(CT)의 폭은 제3 폭(W3)일 수 있다. 게이트 커팅 패턴(CT)의 폭(즉, 제3 폭(W3))은 제1 게이트 커팅 패턴(CT1)의 일 측벽과 제2 게이트 커팅 패턴(CT2)의 일 측벽 사이의 최대 폭일 수 있다. 제1 폭(W1)은 제3 폭(W3)과 실질적으로 동일할 수 있다. 예를 들어, 제3 폭(W3)에 대한 제1 폭(W1)의 비는 0.8 내지 1.2일 수 있다. 제2 폭(W2)은 제3 폭(W3)보다 작을 수 있다.
도 18a 내지 도 18d는 본 발명의 실시예들에 따른 반도체 소자를 설명하기 위한 것으로, 각각 도 4의 A-A'선, B-B'선, D-D'선 및 E-E'선에 따른 단면도들이다. 본 실시예에서는, 앞서 도 4 및 도 5a 내지 도 5d를 참조하여 설명한 것과 중복되는 기술적 특징에 대한 상세한 설명은 생략하고, 차이점에 대해 상세히 설명한다.
도 4 및 도 18a 내지 도 18d를 참조하면, 제1 PMOSFET 영역(PR1), 제2 PMOSFET 영역(PR2), 제1 NMOSFET 영역(NR1) 및 제2 NMOSFET 영역(NR2)을 포함하는 기판(100)이 제공될 수 있다. 기판(100) 상에 소자 분리막(ST)이 제공될 수 있다. 소자 분리막(ST)은 기판(100)의 상부에 제1 활성 패턴(AP1) 및 제2 활성 패턴(AP2)을 정의할 수 있다. 제1 활성 패턴(AP1)은 각각의 제1 PMOSFET 영역(PR1) 및 제2 PMOSFET 영역(PR2) 상에 정의될 수 있고, 제2 활성 패턴(AP2)은 각각의 제1 NMOSFET 영역(NR1) 및 제2 NMOSFET 영역(NR2) 상에 정의될 수 있다.
제1 활성 패턴(AP1)은, 수직적으로 적층된 제1 채널 패턴들(CH1)을 포함할 수 있다. 적층된 제1 채널 패턴들(CH1)은, 제3 방향(D3)으로 서로 이격될 수 있다. 적층된 제1 채널 패턴들(CH1)은, 서로 수직적으로 중첩될 수 있다. 제2 활성 패턴(AP2)은, 수직적으로 적층된 제2 채널 패턴들(CH2)을 포함할 수 있다. 적층된 제2 채널 패턴들(CH2)은, 제3 방향(D3)으로 서로 이격될 수 있다. 적층된 제2 채널 패턴들(CH2)은, 서로 수직적으로 중첩될 수 있다. 제1 및 제2 채널 패턴들(CH1, CH2)은 실리콘(Si), 게르마늄(Ge) 및 실리콘-게르마늄(SiGe) 중 적어도 하나를 포함할 수 있다.
제1 활성 패턴(AP1)은 제1 소스/드레인 패턴들(SD1)을 더 포함할 수 있다. 서로 인접하는 한 쌍의 제1 소스/드레인 패턴들(SD1) 사이에, 적층된 제1 채널 패턴들(CH1)이 개재될 수 있다. 적층된 제1 채널 패턴들(CH1)은, 서로 인접하는 한 쌍의 제1 소스/드레인 패턴들(SD1)을 연결할 수 있다.
제2 활성 패턴(AP2)은 제2 소스/드레인 패턴들(SD2)을 더 포함할 수 있다. 서로 인접하는 한 쌍의 제2 소스/드레인 패턴들(SD2) 사이에, 적층된 제2 채널 패턴들(CH2)이 개재될 수 있다. 적층된 제2 채널 패턴들(CH2)은, 서로 인접하는 한 쌍의 제2 소스/드레인 패턴들(SD2)을 연결할 수 있다.
제1 및 제2 채널 패턴들(CH1, CH2)을 가로지르며 제1 방향(D1)으로 연장되는 게이트 전극들(GE)이 제공될 수 있다. 게이트 전극(GE)은 제1 및 제2 채널 패턴들(CH1, CH2)과 수직적으로 중첩될 수 있다. 게이트 전극(GE)의 양 측벽들 상에 한 쌍의 게이트 스페이서들(GS)이 배치될 수 있다. 게이트 전극(GE) 상에 게이트 캐핑 패턴(GP)이 제공될 수 있다.
게이트 전극(GE)은, 각각의 제1 및 제2 채널 패턴들(CH1, CH2)을 둘러쌀 수 있다 (도 18d 참조). 게이트 전극(GE)은, 제1 및 제2 채널 패턴들(CH1, CH2) 각각의 상면(TS), 적어도 하나의 측벽(SW), 및 바닥면(BS) 상에 제공될 수 있다. 다시 말하면, 게이트 전극(GE)은 제1 및 제2 채널 패턴들(CH1, CH2) 각각의 상면(TS), 바닥면(BS) 및 양 측벽들(SW)을 둘러쌀 수 있다. 본 실시예에 따른 트랜지스터는, 게이트 전극(GE)이 채널(CH1, CH2)을 3차원적으로 둘러싸는 3차원 전계 효과 트랜지스터(예를 들어, MBCFET)일 수 있다.
제1 방향(D1)으로 연장되는 게이트 전극(GE)이 게이트 커팅 패턴들(CT)에 의해 복수 개의 게이트 전극들(GE)로 분리될 수 있다.
각각의 제1 및 제2 채널 패턴들(CH1, CH2)과 게이트 전극(GE) 사이에 게이트 유전 패턴(GI)이 제공될 수 있다. 게이트 유전 패턴(GI)은 각각의 제1 및 제2 채널 패턴들(CH1, CH2)을 둘러쌀 수 있다.
제1 및 제2 NMOSFET 영역들(NR1, NR2) 상에서, 게이트 유전 패턴(GI)과 제2 소스/드레인 패턴(SD2) 사이에 절연 패턴(IP)이 개재될 수 있다. 게이트 전극(GE)은, 게이트 유전 패턴(GI)과 절연 패턴(IP)에 의해 제2 소스/드레인 패턴(SD2)으로부터 이격될 수 있다. 반면, 제1 및 제2 PMOSFET 영역들(PR1, PR2) 상에서, 절연 패턴(IP)은 생략될 수 있다.
기판(100)의 전면 상에 제1 층간 절연막(110) 및 제2 층간 절연막(120)이 제공될 수 있다. 제1 및 제2 층간 절연막들(110, 120)을 관통하여 제1 및 제2 소스/드레인 패턴들(SD1, SD2)에 각각 연결되는 활성 콘택들(AC)이 제공될 수 있다. 제2 층간 절연막(120) 및 게이트 캐핑 패턴(GP)을 관통하여 게이트 전극들(GE)에 각각 연결되는 게이트 콘택들(GC)이 제공될 수 있다.
일 예로, 제2 활성 콘택(AC2)은 제1 몸체부(BP1), 제2 몸체부(BP2), 및 제1 및 제2 몸체부들(BP1, BP2) 사이의 돌출부(PP)를 포함할 수 있다. 도시되지는 않았지만, 돌출부(PP)는 제1 소스/드레인 패턴(SD1)의 경사진 측벽을 따라 소자 분리막(ST)을 향해 연장될 수 있다. 제2 활성 콘택(AC2)은 그의 상부에 제1 방향(D1)으로 서로 이격된 상부 절연 패턴들(UIP)을 포함할 수 있다. 활성 콘택들(AC) 및 게이트 콘택들(GC)에 대한 상세한 설명은, 앞서 도 4, 도 5a 내지 도 5e 또는 도 6a 및 도 6b를 참조하여 설명한 것과 실질적으로 동일할 수 있다.
서로 인접하는 상부 절연 패턴들(UIP) 사이에 개재되는 제2 활성 콘택(AC2)의 부분의 제1 방향(D1)으로의 최소 폭은 제1 폭(W1)일 수 있다. 돌출부(PP)의 제1 방향(D1)으로의 최소 폭은 제2 폭(W2)일 수 있다. 게이트 커팅 패턴(CT)의 제1 방향(D1)으로의 폭은 제3 폭(W3)일 수 있다. 제1 폭(W1)은 제3 폭(W3)과 실질적으로 동일할 수 있다. 일 예로, 제3 폭(W3)에 대한 제1 폭(W1)의 비는 0.8 내지 1.2일 수 있다. 제2 폭(W2)은 제3 폭(W3)보다 작을 수 있다.
제2 층간 절연막(120) 상에 제3 층간 절연막(130)이 제공될 수 있다. 제3 층간 절연막(130) 상에 제4 층간 절연막(140)이 제공될 수 있다. 제3 층간 절연막(130) 내에 제1 금속 층(M1)이 제공될 수 있다. 제4 층간 절연막(140) 내에 제2 금속 층(M2)이 제공될 수 있다. 제1 금속 층(M1) 및 제2 금속 층(M2)에 대한 상세한 설명은, 앞서 도 4 및 도 5a 내지 도 5e를 참조하여 설명한 것과 실질적으로 동일할 수 있다.
이상, 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야의 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.

Claims (10)

  1. 기판 상에 제1 방향으로 서로 이격된 제1 활성 영역 및 제2 활성 영역;
    상기 기판 상에 제공되어 상기 제1 활성 영역 상의 제1 활성 패턴 및 상기 제2 활성 영역 상의 제2 활성 패턴을 정의하는 소자 분리막;
    상기 제1 및 제2 활성 영역들을 각각 가로지르는 제1 게이트 전극 및 제2 게이트 전극, 상기 제1 및 제2 게이트 전극들은 상기 제1 방향으로 서로 정렬되고;
    상기 제1 및 제2 활성 패턴들 상에 각각 제공된 제1 소스/드레인 패턴 및 제2 소스/드레인 패턴;
    상기 제1 방향으로 연장되면서 상기 제1 및 제2 소스/드레인 패턴들을 서로 연결하는 제1 활성 콘택; 및
    상기 제1 및 제2 게이트 전극들 사이에 제공되는 게이트 커팅 패턴을 포함하되,
    상기 제1 활성 콘택의 상부는, 상기 제1 활성 영역 상의 제1 상부 절연 패턴 및 상기 제2 활성 영역 상의 제2 상부 절연 패턴을 포함하고,
    상기 제1 및 제2 상부 절연 패턴들 사이에 개재된 상기 제1 활성 콘택의 부분의 최소 폭은 제1 폭이고,
    상기 게이트 커팅 패턴의 최소 폭은 제2 폭이며,
    상기 제2 폭에 대한 상기 제1 폭의 비는 0.8 내지 1.2인 반도체 소자.
  2. 제1항에 있어서,
    상기 제1 및 제2 게이트 전극들에 각각 접속하는 게이트 콘택들을 더 포함하되,
    상기 제1 및 제2 상부 절연 패턴들은 각각 상기 게이트 콘택들 중 적어도 하나와 인접한 반도체 소자.
  3. 제1항에 있어서,
    상기 제1 활성 콘택 상에 제공되는 제1 금속 층을 더 포함하되,
    상기 제1 금속 층은 상기 제1 활성 콘택과 연결되는 파워 배선을 포함하고,
    상기 파워 배선은 상기 게이트 커팅 패턴과 수직적으로 중첩되는 반도체 소자.
  4. 제1항에 있어서,
    상기 제1 활성 콘택은:
    상기 제1 활성 영역 상의 제1 몸체부;
    상기 제2 활성 영역 상의 제2 몸체부; 및
    상기 제1 및 제2 몸체부들 사이의 돌출부를 포함하되,
    상기 돌출부는 상기 제1 및 제2 활성 영역들 사이의 상기 소자 분리막 상에 제공되어, 상기 소자 분리막을 향하는 방향으로 돌출되는 반도체 소자.
  5. 제4항에 있어서,
    상기 돌출부는 상기 제1 소스/드레인 패턴의 경사진 측벽을 따라 상기 소자 분리막을 향해 연장되는 반도체 소자.
  6. 제4항에 있어서,
    상기 제1 및 제2 상부 절연 패턴들은 상기 돌출부와 수평적으로 오프셋된 반도체 소자.
  7. 제4항에 있어서,
    상기 돌출부의 최소 폭은 제3 폭이고,
    상기 제3 폭은 상기 제2 폭보다 작은 반도체 소자.
  8. 제4항에 있어서,
    상기 돌출부는 상기 제1 몸체부와 인접한 제1 돌출부 및 상기 제2 몸체부와 인접한 제2 돌출부를 포함하되,
    상기 제1 활성 콘택은 상기 제1 및 제2 돌출부들 사이의 함몰부를 더 포함하고,
    상기 함몰부는 상기 제1 활성 콘택의 바닥이 상기 소자 분리막으로부터 멀어지도록 함몰된 영역인 반도체 소자.
  9. 제1항에 있어서,
    상기 제1 활성 패턴 상에 제공되고, 상기 제1 활성 콘택과 상기 제1 방향에 교차하는 제2 방향으로 이격된 제2 활성 콘택을 더 포함하되,
    상기 제2 활성 콘택의 상기 제1 방향으로의 길이는 상기 제1 활성 콘택의 상기 제1 방향으로의 길이의 절반보다 작은 반도체 소자.
  10. 제1항에 있어서,
    상기 게이트 커팅 패턴은 상기 제1 방향으로 서로 이격된 제1 게이트 커팅 패턴 및 제2 게이트 커팅 패턴을 포함하는 반도체 소자.

KR1020200152926A 2020-11-16 2020-11-16 반도체 소자 Active KR102814934B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020200152926A KR102814934B1 (ko) 2020-11-16 2020-11-16 반도체 소자
US17/469,361 US11810957B2 (en) 2020-11-16 2021-09-08 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200152926A KR102814934B1 (ko) 2020-11-16 2020-11-16 반도체 소자

Publications (2)

Publication Number Publication Date
KR20220067590A KR20220067590A (ko) 2022-05-25
KR102814934B1 true KR102814934B1 (ko) 2025-06-02

Family

ID=81586898

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200152926A Active KR102814934B1 (ko) 2020-11-16 2020-11-16 반도체 소자

Country Status (2)

Country Link
US (1) US11810957B2 (ko)
KR (1) KR102814934B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102793906B1 (ko) * 2020-06-10 2025-04-08 삼성전자주식회사 집적회로 장치
EP4634975A1 (en) * 2022-12-16 2025-10-22 Applied Materials, Inc. Cavity shaping and selective metal silicide formation for cmos devices
TW202527052A (zh) * 2023-09-01 2025-07-01 美商應用材料股份有限公司 Cmos元件的金屬矽化物上的金屬處理

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180040713A1 (en) 2016-08-02 2018-02-08 Taiwan Semiconductor Manufacturing Company, Ltd. Finfet and method of forming same
US10504791B2 (en) 2016-11-23 2019-12-10 United Microelectronics Corp. Semiconductor device and manufacturing method thereof
US20200075595A1 (en) 2018-08-31 2020-03-05 Samsung Electronics Co., Ltd. Semiconductor device
US20200119000A1 (en) 2018-10-16 2020-04-16 Globalfoundries Inc. Finfet having upper spacers adjacent gate and source/drain contacts
US20200135473A1 (en) 2018-10-30 2020-04-30 Globalfoundries Inc. Insulating gate separation structure for transistor devices

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102340329B1 (ko) * 2015-03-25 2021-12-21 삼성전자주식회사 반도체 소자
KR102317651B1 (ko) * 2015-04-14 2021-10-27 삼성전자주식회사 반도체 소자 및 이의 제조 방법
US9773879B2 (en) * 2015-11-30 2017-09-26 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and a method for fabricating the same
KR102587891B1 (ko) * 2016-12-22 2023-10-12 삼성전자주식회사 반도체 소자
KR102358481B1 (ko) * 2017-06-08 2022-02-04 삼성전자주식회사 반도체 소자 및 그의 제조 방법
KR102320047B1 (ko) * 2017-07-05 2021-11-01 삼성전자주식회사 집적회로 소자 및 그 제조 방법
US10503863B2 (en) 2017-08-30 2019-12-10 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit and method of manufacturing same
KR102403734B1 (ko) 2017-11-14 2022-05-30 삼성전자주식회사 집적회로 장치 및 그 제조방법
KR102606237B1 (ko) * 2018-02-09 2023-11-24 삼성전자주식회사 모스 트랜지스터를 포함하는 집적 회로 반도체 소자
KR102390096B1 (ko) * 2018-02-28 2022-04-26 삼성전자주식회사 반도체 소자
KR102472136B1 (ko) * 2018-03-12 2022-11-30 삼성전자주식회사 집적회로 소자
US10930564B2 (en) * 2018-08-31 2021-02-23 Taiwan Semiconductor Manufacturing Co., Ltd. Metal gate structure cutting process
KR102802195B1 (ko) 2020-03-27 2025-04-30 삼성전자주식회사 집적회로 소자

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180040713A1 (en) 2016-08-02 2018-02-08 Taiwan Semiconductor Manufacturing Company, Ltd. Finfet and method of forming same
CN107680939A (zh) 2016-08-02 2018-02-09 台湾积体电路制造股份有限公司 Finfet及其形成方法
US10504791B2 (en) 2016-11-23 2019-12-10 United Microelectronics Corp. Semiconductor device and manufacturing method thereof
US20200075595A1 (en) 2018-08-31 2020-03-05 Samsung Electronics Co., Ltd. Semiconductor device
US20200119000A1 (en) 2018-10-16 2020-04-16 Globalfoundries Inc. Finfet having upper spacers adjacent gate and source/drain contacts
US20200135473A1 (en) 2018-10-30 2020-04-30 Globalfoundries Inc. Insulating gate separation structure for transistor devices

Also Published As

Publication number Publication date
US11810957B2 (en) 2023-11-07
KR20220067590A (ko) 2022-05-25
US20220157955A1 (en) 2022-05-19

Similar Documents

Publication Publication Date Title
KR102755433B1 (ko) 반도체 소자
KR102839927B1 (ko) 반도체 소자
KR102876972B1 (ko) 반도체 소자
KR102877095B1 (ko) 반도체 소자 및 그의 제조 방법
KR102892984B1 (ko) 반도체 소자
KR102820642B1 (ko) 반도체 소자 및 그의 제조 방법
KR102814934B1 (ko) 반도체 소자
KR20240000949A (ko) 반도체 소자 및 그의 제조 방법
KR102902595B1 (ko) 반도체 소자
KR102892931B1 (ko) 반도체 소자
KR102857097B1 (ko) 반도체 소자 및 그의 제조 방법
KR102890500B1 (ko) 반도체 소자
KR102878063B1 (ko) 반도체 소자
KR102901410B1 (ko) 반도체 소자
KR20230016759A (ko) 반도체 소자
KR20230041108A (ko) 반도체 소자
KR20230013679A (ko) 반도체 소자 및 그의 제조 방법
KR20220168241A (ko) 반도체 소자
KR102862697B1 (ko) 반도체 소자 및 그의 제조 방법
KR102885179B1 (ko) 반도체 소자 및 그의 제조 방법
KR20240123161A (ko) 반도체 소자 및 그의 제조 방법
KR20240091581A (ko) 반도체 소자 및 그의 제조 방법
KR20240069360A (ko) 반도체 소자 및 그의 제조 방법
KR20230136833A (ko) 반도체 소자
KR20230048184A (ko) 반도체 소자

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20201116

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20250414

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20250527

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20250528

End annual number: 3

Start annual number: 1

PG1601 Publication of registration