TW202503914A - 封裝基板及其製法 - Google Patents

Abstract

一種封裝基板，係使用厚度為至多20微米之薄型核心板體製作，使該封裝基板能符合薄化之需求。

Description

封裝基板及其製法

本發明係有關一種半導體封裝製程，尤指一種可提高可靠度之封裝基板及其製法。

目前應用於晶片封裝領域之技術，包含有例如晶片尺寸構裝(Chip Scale Package，簡稱CSP)、晶片直接貼附封裝(Direct Chip Attached，簡稱DCA)或多晶片模組封裝(Multi-Chip Module，簡稱MCM)等型態的封裝模組。隨著終端產品的功能需求增加，半導體晶片需具備更多的輸入/輸出(I/O)接點，因而用於承載半導體晶片的封裝基板之外接墊之數量亦相對應增加。

圖1係為習知封裝基板1之剖視圖。如圖1所示，該封裝基板1係包括一核心板體10，其具有相對之第一側10a及第二側10b，且該核心板體10之第一側10a與第二側10b形成有線路結構11，其中，該線路結構係包含複數絕緣層111及複數形成於各該絕緣層111上之線路層110，且該核心板體10係具有複數連通該第一側10a與第二側10b之導電通孔100，以電性連接該些線路層110。

目前線路結構11均採用常規增層法(build-up process)製作，以於具玻纖之預浸材(Prepreg，簡稱PP)上進行佈線，藉此形成對稱式封裝基板1。

然而，習知封裝基板1之製作中，係採用厚度d0極厚(至少40微米)之核心板體10製作線路結構11，故該封裝基板1難以符合薄化之需求。

再者，若採用厚度較薄之核心板體10製作線路結構11，該核心板體10於製作製作線路結構11時容易發生皺褶或彎折等問題，致使該線路層110發生偏位或不平整等可靠度之問題。

因此，如何克服上述習知技術的種種問題，實已成目前亟欲解決的課題。

鑑於上述習知技術之種種缺失，本發明係提供一種封裝基板，係包括：核心板體，係具有相對之第一側與第二側、及至少一連通該第一側與第二側之導電通孔，其中，該核心板體之厚度係小於或等於20微米；第一線路層，係設於該核心板體之第一側上且電性連接該導電通孔；以及第二線路層，係設於該核心板體之第二側上且電性連接該導電通孔。

本發明亦提供一種封裝基板之製法，係包括：提供一承載件，其包含一具有金屬層之支撐板體，且於該支撐板體之相對兩側上分別形成一基材，以令該承載件與該基材之總厚度為至少60微米，其中，該基材係具有一核心板體，其具有相對之第一側及第二側，以令該核心板體以其第二側結合該承載件之金屬層；於該核心板體之第一側上形成第一線路層，並形成至少一連通該第一側與第二側之導電通孔，使該第一線路層電性連接該導電通孔，其中，該核心板體 之厚度係小於或等於20微米；移除該承載件；於一支撐件之相對兩側上分別結合該核心板體之第一側；形成第二線路層於該核心板體之第二側上，以令該第二線路層電性連接該導電通孔；以及移除該支撐件。

前述之封裝基板及其製法中，復包括形成第一增層結構於該核心板體之第一側與第一線路層上，其中，該第一增層結構係包含至少一形成於該核心板體上之第一絕緣層及設於該第一絕緣層上且電性連接該第一線路層之第一佈線層。例如，該第一絕緣層之厚度係小於或等於10微米。

前述之封裝基板及其製法中，復包括形成第二增層結構於該核心板體之第二側與第二線路層上，其中，該第二增層結構係包含至少一形成於該核心板體上之第二絕緣層及設於該第二絕緣層上且電性連接該第二線路層之第二佈線層。例如，該第二絕緣層之厚度係小於或等於10微米。

由上可知，本發明之封裝基板及其製法中，主要藉由使用厚度薄於習知核心板體之核心板體製作該封裝基板，使該封裝基板能符合薄化之需求。

再者，當使用厚度較薄之核心板體製作該封裝基板時，藉由承載件兩側設置該基材之總厚度為至少60微米，以避免該核心板體於製作第一線路層(及第一增層結構)時發生皺褶或彎折等問題，故相較於習知技術，本發明之封裝基板能避免第一與第二線路層(及第一與第二佈線層)發生偏位或不平整等可靠度之問題。

1,2,3:封裝基板

10,20,30:核心板體

10a,20a,30a:第一側

10b,20b,30b:第二側

100,200:導電通孔

11:線路結構

110:線路層

111:絕緣層

2a:基材

21:第一線路層

21a,21b:種子層

22:第二線路層

23:絕緣保護層

230:開孔

31:第一增層結構

310:第一絕緣層

311:第一佈線層

312:第一導電盲孔

32:第二增層結構

320:第二絕緣層

321:第二佈線層

322:第二導電盲孔

8:支撐件

9:承載件

90:支撐板體

91:金屬層

92:硬質層

D1,D2,d0,d1,d2,H,h0,h1,h2,r1,r2,t,t1,t2:厚度

圖1係為習知半導體封裝件之剖視示意圖。

圖2A至圖2H係為本發明之封裝基板之第一實施例之製法之剖面示意圖。

圖3A至圖3G係為本發明之封裝基板之第二實施例之製法之剖面示意圖。

以下藉由特定的具體實施例說明本發明之實施方式，熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點及功效。

須知，本說明書所附圖式所繪示之結構、比例、大小等，均僅用以配合說明書所揭示之內容，以供熟悉此技藝之人士之瞭解與閱讀，並非用以限定本發明可實施之限定條件，故不具技術上之實質意義，任何結構之修飾、比例關係之改變或大小之調整，在不影響本發明所能產生之功效及所能達成之目的下，均應仍落在本發明所揭示之技術內容得能涵蓋之範圍內。同時，本說明書中所引用之如「上」、「第一」、「第二」、「一」等之用語，亦僅為便於敘述之明瞭，而非用以限定本發明可實施之範圍，其相對關係之改變或調整，在無實質變更技術內容下，當亦視為本發明可實施之範疇。

圖2A至圖2H係為本發明之封裝基板2之第一實施例之製法之剖面示意圖。

如圖2A所示，提供一承載件9，其包含一具有金屬層91之支撐板體90，如銅箔基板，且於該支撐板體90之相對兩側上分別形成一基材2a。

於本實施例中，該銅箔基板係為暫時性載板，其支撐板體90之材質係為介電材，如FR-4規格之預浸材(Prepreg，簡稱PP)，且該基材2a係具 有一核心板體20，其具有相對之第一側20a及第二側20b。例如，該核心板體20可為包含雙順丁烯二酸醯亞胺/三氮阱(Bismaleimide triazine，簡稱BT)、具玻纖之預浸材(Prepreg，簡稱PP)之有機聚合板材或其它板材。

再者，於該核心板體20之第一側20a及第二側20b上可分別形成一種子層21a,21b，該核心板體20之第一側20a之種子層21a上可形成一硬質層92。例如，該硬質層92係為銅箔，以藉由硬質層92將該基材2a壓合至該支撐板體90之相對兩側之金屬層91上。

又，各該種子層21a,21b之厚度t極薄，如3微米(um)，且該金屬層91之厚度h1與該硬質層92之厚度h2可相同。例如，該金屬層91之厚度h1與該硬質層92之厚度h2係為18微米(um)。

另外，該支撐板體90之厚度h0與該核心板體20之厚度d1可相同。例如，該支撐板體90之厚度h0與該核心板體20之厚度d1係小於或等於20微米(um)。

如圖2B所示，移除該硬質層92，以外露該核心板體20之第一側20a之種子層21a。

如圖2C所示，於該核心板體20上藉由其第一側20a之種子層21a形成第一線路層21，且於該核心板體20中形成至少一電性連接該第一線路層21之導電通孔200。

於本實施例中，該導電通孔200之製程可先於該核心板體20上以雷射方式燒灼出至少一通孔，再於該通孔中形成金屬材，以作為柱狀導電體。例如，於形成該第一線路層21時，可一併形成該導電通孔200。

再者，該第一線路層21係採用線路重佈層(Redistribution layer，簡稱RDL)規格，以電鍍金屬(如銅材)或其它方式製作該第一線路層21，再蝕刻移除多餘之種子層21a。

如圖2D所示，移除該支撐板體90及其上之金屬層91，以外露出該核心板體20之第二側20b之種子層21b。

如圖2E所示，提供一支撐件8，以於該支撐件8之相對兩側上分別對稱結合該核心板體20。

於本實施例中，該支撐件8係為熱解式薄膜(Thermal release film)，且該核心板體20係以其第一側20a之第一線路層21壓合於該支撐件8上，使該核心板體20之第二側20b之種子層21b朝外。例如，該第一線路層21係嵌埋於該熱解式薄膜中。

如圖2F所示，於該核心板體20上藉由其第二側20b之種子層21b形成第二線路層22，以獲取封裝基板2，且該第二線路層22電性連接該導電通孔200。

於本實施例中，該第二線路層22係採用圖案化製程製作。例如，可先移除該種子層21b，再於該核心板體20上利用曝光顯影方式形成複數圖案化阻層，再電鍍金屬材於該圖案化阻層之開口中，之後移除該圖案化阻層。應可理解地，亦可採用第一線路層21之製作方式，使該第二線路層22下方保留部分種子層21b。

如圖2G所示，加熱該支撐件8，以令該支撐件8與該封裝基板2分開，俾獲取多個兩層線路層(第一與第二線路層21,22)規格之封裝基板2。

於本實施例中，該封裝基板2之厚度D1係約大於或等於50微米，且該第一與第二線路層21,22之厚度t1,t2係大於或等於15微米。

再者，如圖2H所示，可於該核心板體20之第一側20a與第二側20b上分別形成一如防焊材之絕緣保護層23。例如，該絕緣保護層23係具有複數外露出該第一與第二線路層21,22之開孔230，使該第一與第二線路層21,22之外露部分作為電性接觸墊，供結合焊錫材料。進一步，於後續製程中，該封裝基板2可藉由該焊錫材料接置至少一電子元件或電路板，該電子元件係為主動元件、被動元件或其二者組合，其中，該主動元件係例如半導體晶片，且該被動元件係例如電阻、電容或電感。

又，該支撐件8(熱解式薄膜)之移除需使用約180~220℃(如200℃)之分解溫度，其高於PP材(或該核心板體20)之玻璃轉化溫度(glass transition temperature，符號Tg)。

因此，相較於習知厚度d0至少40微米之較厚之核心板體10，本發明之製法主要藉由使用厚度d1至多20微米之較薄之核心板體20製作該封裝基板2，使該封裝基板2符合薄化之需求。

再者，當使用厚度d1至多20微米之較薄之核心板體20製作該封裝基板2(相較於習知厚度d0至少40微米之較厚之核心板體10)時，藉由承載件9兩側設置該基材2a之總厚度H為至少60um，以避免該核心板體20於製作第一線路層21時發生皺褶或彎折等問題，故相較於習知技術，本發明之封裝基板2能避免第一與第二線路層21,22發生偏位或不平整等可靠度之問題。

又，藉由熱解式薄膜作為支撐件8，使該核心板體20能結合於該支撐件8之相對兩側上，以利於量產。

圖3A至圖3G係為本發明之封裝基板3之第二實施例之製法之剖面示意圖。本實施例與第一實施例之差異在於形成增層結構之製程，其它製程大致相同，故以下不再贅述相同處。

如圖3A至圖3B所示，接續圖2C所示之製程，於該核心板體30之第一側30a與該第一線路層21上形成第一增層結構31。

於本實施例中，該第一增層結構31係包含至少一第一絕緣層310、形成於該第一絕緣層310上之第一佈線層311、及複數形成於該第一絕緣層310中以電性連接該第一線路層21與該第一佈線層311之第一導電盲孔312。例如，藉由圖案化製程，可採用電鍍金屬(如銅材)或其它方式一體成形該第一佈線層311與該第一導電盲孔312，且該第一絕緣層310係為介電層，如聚對二唑苯(Polybenzoxazole，簡稱PBO)、聚醯亞胺(Polyimide，簡稱PI)、具玻纖之預浸材(Prepreg，簡稱PP)或其它等介電材。

再者，該第一絕緣層310之厚度r1係為小於或等於10微米，以利於製作更多層之第一佈線層311，如6層或8層。因此，利用增層法，該第一增層結構31可依需求增設多層該第一絕緣層310，以製作多層第一佈線層311。

另外，該核心板體30之厚度d2係小於第一實施例之核心板體20之厚度d1(20微米)。例如，該核心板體30之厚度d2係為10微米(um)。

如圖3C所示，移除該支撐板體90及其上之金屬層91，以外露出該核心板體30之第二側30b之種子層21b。

如圖3D所示，提供一支撐件8，以於該支撐件8之相對兩側上分別對稱結合該核心板體30。

於本實施例中，該支撐件8係為熱解式薄膜(Thermal release film)，且該核心板體30係以其第一側30a之第一增層結構31壓合於該支撐件8上，使該核心板體30之第二側30b之種子層21b朝外。例如，該第一佈線層311係嵌埋於該熱解式薄膜中。

如圖3E所示，於該核心板體30上藉由其第二側30b之種子層21b形成第二線路層22，以令該第二線路層22電性連接該導電通孔200。接著，於該核心板體30之第二側30b與該第二線路層22上形成第二增層結構32，以獲取封裝基板3。

於本實施例中，該第二增層結構32係包含至少一第二絕緣層320、形成於該第二絕緣層320上之第二佈線層321、及複數形成於該第二絕緣層320中以電性連接該第二線路層22與該第二佈線層321之第二導電盲孔322。例如，藉由圖案化製程，可採用電鍍金屬(如銅材)或其它方式一體成形該第二佈線層321與該第二導電盲孔322，且該第二絕緣層320係為介電層，如聚對二唑苯(Polybenzoxazole，簡稱PBO)、聚醯亞胺(Polyimide，簡稱PI)、具玻纖之預浸材(Prepreg，簡稱PP)或其它等介電材。

再者，該第二絕緣層320之厚度r2係小於或等於10微米，以利於製作更多層之第二佈線層321，如6層或8層。因此，利用增層法，該第二增層結構32可依需求增設多層該第二絕緣層320，以製作多層第二佈線層321。

另外，該第二線路層22之製程可參考第一實施例所述之圖案化製程。

如圖3F所示，加熱該支撐件8，以令該支撐件8與該封裝基板3分開，俾獲取多個具有增層結構之封裝基板3。

於本實施例中，該封裝基板3之厚度D2係大於或等於60微米，且該第一與第二線路層21,22之厚度t1,t2係大於或等於15微米。

再者，如圖3G所示，可於該第一增層結構31與第二增層結構32上分別形成一如防焊材之絕緣保護層23。例如，該絕緣保護層23係具有複數外露出該第一與第二佈線層311,321之開孔230，使該第一與第二佈線層311,321之外露部分作為電性接觸墊，供結合焊錫材料。

又，基於該封裝基板3之多層絕緣層(核心板體30、第一與第二絕緣層310,320)之配置，該熱解式薄膜之移除需使用更高之分解溫度，約300℃。

因此，藉由使用厚度d2為10微米之更薄之核心板體30製作該封裝基板3，該封裝基板3更能符合薄化之需求。

再者，當使用厚度d2為10微米之更薄之核心板體30製作該封裝基板3時，藉由承載件9兩側設置該基材2a之總厚度H為至少60微米，以避免該核心板體30於製作第一線路層21及第一增層結構31時發生皺褶或彎折等問題，故相較於習知技術，本發明之封裝基板3能避免第一與第二線路層21,22及第一與第二佈線層311,321發生偏位或不平整等可靠度之問題。

又，藉由熱解式薄膜作為支撐件8，使該核心板體20能結合於該支撐件8之相對兩側上，以利於量產。

本發明亦提供一種封裝基板2,3，係包括：一核心板體20,30、一第一線路層21、以及一第二線路層22。

所述之核心板體20,30係具有相對之第一側20a,30a與第二側20b,30b、及至少一連通該第一側20a,30a與第二側20b,30b之導電通孔200，其中，該核心板體20,30之厚度d1,d2係小於或等於20微米。

所述之第一線路層21係設於該核心板體20,30之第一側20a,30a上且電性連接該導電通孔200。

所述之第二線路層22係設於該核心板體20,30之第二側20b,30b上且電性連接該導電通孔200。

於一實施例中，所述之封裝基板3復包括第一增層結構31，係設於該核心板體30之第一側30a與第一線路層21上，其中，該第一增層結構31係包含至少一形成於該核心板體30上之第一絕緣層310、及設於該第一絕緣層310上且電性連接該第一線路層21之第一佈線層311。例如，該第一絕緣層310之厚度r1係小於或等於10微米。

於一實施例中，所述之封裝基板3復包括第二增層結構32，係設於該核心板體30之第二側30b與第二線路層22上，其中，該第二增層結構32係包含至少一形成於該核心板體30上之第二絕緣層320、及設於該第二絕緣層320上且電性連接該第二線路層22之第二佈線層321。例如，該第二絕緣層320之厚度r2係小於或等於10微米。

綜上所述，本發明之封裝基板及其製法，係藉由使用厚度薄於習知核心板體之核心板體製作該封裝基板，使該封裝基板能符合薄化之需求。

再者，當使用厚度較薄之核心板體製作該封裝基板時，藉由承載件兩側設置該基材之總厚度為至少60微米，以避免該核心板體於製作第一線路層(及第一增層結構)時發生皺褶或彎折等問題，故相較於習知技術，本發明之封裝基板能避免第一與第二線路層(及第一與第二佈線層)發生偏位或不平整等可靠度之問題。

又，藉由熱解式薄膜作為支撐件，提供較佳應力支撐，使該核心板體能結合於該支撐件之相對兩側上，以利於量產。

另外，無需使用特殊設備，即可製作使用厚度較薄之核心板體或厚度較薄之第一與第二絕緣層製作封裝基板，以利於控制製作成本。

上述實施例係用以例示性說明本發明之原理及其功效，而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下，對上述實施例進行修改。因此本發明之權利保護範圍，應如後述之申請專利範圍所列。

2:封裝基板

20:核心板體

20a:第一側

20b:第二側

200:導電通孔

21:第一線路層

22:第二線路層

23:絕緣保護層

230:開孔

d1:厚度

Claims (10)

1. 一種封裝基板，係包括：

   核心板體，係具有相對之第一側與第二側、及至少一連通該第一側與第二側之導電通孔，其中，該核心板體之厚度係小於或等於20微米；

   第一線路層，係設於該核心板體之第一側上且電性連接該導電通孔；以及

   第二線路層，係設於該核心板體之第二側上且電性連接該導電通孔。
2. 如請求項1所述之封裝基板，復包括第一增層結構，係設於該核心板體之第一側與第一線路層上，其中，該第一增層結構係包含至少一形成於該核心板體上之第一絕緣層及設於該第一絕緣層上且電性連接該第一線路層之第一佈線層。
3. 如請求項2所述之封裝基板，其中，該第一絕緣層之厚度係小於或等於10微米。
4. 如請求項1所述之封裝基板，復包括第二增層結構，係設於該核心板體之第二側與第二線路層上，其中，該第二增層結構係包含至少一形成於該核心板體上之第二絕緣層及設於該第二絕緣層上且電性連接該第二線路層之第二佈線層。
5. 如請求項4所述之封裝基板，其中，該第二絕緣層之厚度係小於或等於10微米。
6. 一種封裝基板之製法，係包括：

   提供一承載件，其包含一具有金屬層之支撐板體，且於該支撐板體之相對兩側上分別形成一基材，以令該承載件與該基材之總厚度為至少60微米，其中， 該基材係具有一核心板體，其具有相對之第一側及第二側，以令該核心板體以其第二側結合該承載件之金屬層；

   於該核心板體之第一側上形成第一線路層，並形成至少一連通該第一側與第二側之導電通孔，使該第一線路層電性連接該導電通孔，其中，該核心板體之厚度係小於或等於20微米；

   移除該承載件；

   於一支撐件之相對兩側上分別結合該核心板體之第一側；

   形成第二線路層於該核心板體之第二側上，以令該第二線路層電性連接該導電通孔；以及

   移除該支撐件。
7. 如請求項6所述之封裝基板之製法，復包括形成第一增層結構於該核心板體之第一側與第一線路層上，其中，該第一增層結構係包含至少一形成於該核心板體上之第一絕緣層及設於該第一絕緣層上且電性連接該第一線路層之第一佈線層。
8. 如請求項7所述之封裝基板之製法，其中，該第一絕緣層之厚度係小於或等於10微米。
9. 如請求項6所述之封裝基板之製法，復包括形成第二增層結構於該核心板體之第二側與第二線路層上，其中，該第二增層結構係包含至少一形成於該核心板體上之第二絕緣層及設於該第二絕緣層上且電性連接該第二線路層之第二佈線層。
10. 如請求項9所述之封裝基板之製法，其中，該第二絕緣層之厚度係小於或等於10微米。

Images