[go: up one dir, main page]

TW202429728A - 發光元件及其製造方法 - Google Patents

發光元件及其製造方法 Download PDF

Info

Publication number
TW202429728A
TW202429728A TW112151718A TW112151718A TW202429728A TW 202429728 A TW202429728 A TW 202429728A TW 112151718 A TW112151718 A TW 112151718A TW 112151718 A TW112151718 A TW 112151718A TW 202429728 A TW202429728 A TW 202429728A
Authority
TW
Taiwan
Prior art keywords
layer
type
type semiconductor
semiconductor layer
inas
Prior art date
Application number
TW112151718A
Other languages
English (en)
Other versions
TWI871877B (zh
Inventor
佐佐木栞里
門脇嘉孝
Original Assignee
日商同和電子科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商同和電子科技股份有限公司 filed Critical 日商同和電子科技股份有限公司
Publication of TW202429728A publication Critical patent/TW202429728A/zh
Application granted granted Critical
Publication of TWI871877B publication Critical patent/TWI871877B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/013—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/816—Bodies having carrier transport control structures, e.g. highly-doped semiconductor layers or current-blocking structures
    • H10H20/8162—Current-blocking structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/822—Materials of the light-emitting regions
    • H10H20/824—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/811—Bodies having quantum effect structures or superlattices, e.g. tunnel junctions
    • H10H20/812—Bodies having quantum effect structures or superlattices, e.g. tunnel junctions within the light-emitting regions, e.g. having quantum confinement structures

Landscapes

  • Led Devices (AREA)

Abstract

本發明提供一種具有高的發光輸出功率及發光效率的發光元件及其製造方法。依據本發明的發光元件具有n型半導體層；所述n型半導體層上的至少包含In、As的InAsSbP活性層；所述InAsSbP活性層上的與所述InAsSbP活性層晶格匹配的p型半導體層；以及所述p型半導體層上的不與所述p型半導體層晶格匹配的p型InGaAs窗層，所述p型半導體層的膜厚為20 nm以上且520 nm以下。

Description

發光元件及其製造方法
本發明是有關於一種發光元件及其製造方法。
具有中紅外區域（例如，波長3 μm至5 μm）的波長帶的發光元件在感測器或氣體分析等用途中廣泛使用。
此種發光元件的活性層使用包含In、As及Sb的InGaAsSb系III-V族半導體。另外，先前，在使InAsSb層等InGaAsSb系III-V族半導體層磊晶成長的情況下，為了進行晶格匹配而使用InAs基板或GaSb基板作為成長用基板，但近年來，亦研究了不與InAsSb層等晶格匹配的廉價的GaAs基板的使用。
在專利文獻1中記載了在成長用基板上具有包含InAs ySb 1-y層（0＜y＜1）作為發光層的活性層且直接使用了成長用基板的發光元件、以及在接合支撐基板之後將成長用基板蝕刻去除的接合型的發光元件。
在專利文獻1中記載了形成膜厚為5 nm以上且40 nm以下的Al xIn 1-xAs電子阻擋層（0.05≦x≦0.4）。 [現有技術文獻] [專利文獻]
[專利文獻1]日本專利特開2021-72394號公報
[發明所欲解決之課題] 此處，在本說明書中，所謂窗層，是指與電極相接，具有0.5 μm以上的厚度，且具有較與發光中心波長對應的帶隙大的帶隙的層。窗層存在位於發光元件的光取出側的情況、以及藉由在窗層上設置有反射電極而不再位於發光元件的光取出側的情況。
在先前技術中，隔著活性層向活性層供給載子的p型層（亦稱為p型包覆層）與n型層（亦稱為n型包覆層）使用InAs層。InAs的帶隙為0.354 eV（300 K），與帶隙對應的波長為約3500 nm。因此，在具有2700 nm～3500 nm左右的發光中心波長（λc）的發光元件中，若作為晶格常數與活性層匹配的組成例如將InAs層形成得厚，則存在發出的光在InAs層的內部被吸收而輸出功率降低的問題。另外，關於高載子濃度的p型InAs層，即便在3500 nm以上的波長下，透射率亦有低的傾向。
此時，關於用於窗層的組成，作為選擇項，可列舉包含GaAsSb或AlAsSb等Sb的組成以具有如晶格常數與活性層匹配並且使發光波長的光透過般的帶隙。然而，就Sb昂貴的方面而言，在成本方面存在問題。另外，使用Sb的長波段發光二極體（Lighting Emitting Diode，LED）由於正向電壓（Vf）與其他LED相比小，因此就消耗功率減少的方面而言較佳，但由於容易相對於電壓負載發生損壞，因此難以在一般的LED驅動電路中使用，需要能夠以低電壓進行控制的昂貴的電路。
本發明是鑒於該實際情況而成，其目的在於提供一種具有高的發光輸出功率及發光效率的發光元件及其製造方法。 [解決課題之手段]
為了達成所述目的，本發明者進行了努力研究，結果完成了以下發明。 即，用於達成所述目的的本發明的發光元件的主旨結構如以下所述。
（1） 一種發光元件，具有： n型半導體層； 所述n型半導體層上的至少包含In、As的InAsSbP活性層； 所述InAsSbP活性層上的與所述InAsSbP活性層晶格匹配的p型半導體層；以及 所述p型半導體層上的不與所述p型半導體層晶格匹配的p型InGaAs窗層， 所述p型半導體層的膜厚為20 nm以上且520 nm以下。
（2） 如（1）所述的發光元件，其中，所述InAsSbP活性層具有量子阱結構，所述量子阱結構的平均晶格常數為0.5988以上且0.6153以下。
（3） 如（1）或（2）所述的發光元件，其中，所述p型半導體層具有p型AlInAs電子阻擋層， 所述p型AlInAs電子阻擋層的膜厚為5 nm以上且60 nm以下，且為Al xIn 1-xAs（0.05≦x≦0.4）。
（4） 如（3）所述的發光元件，其中，所述p型半導體層在所述InAsSbP活性層側具有所述p型AlInAs電子阻擋層，在與所述InAsSbP活性層相反之側具有p型InAs包覆層。
（5） 如（1）至（4）中任一項所述的發光元件，其中，所述p型InGaAs窗層為In wGa 1-wAs（0≦w≦0.2）。
（6） 一種發光元件的製造方法，具有如下步驟： 在成長用基板上形成n型半導體層； 在所述n型半導體層上形成至少包含In、As的InAsSbP活性層； 在所述InAsSbP活性層上形成與所述InAsSbP活性層晶格匹配的p型半導體層；以及 在所述p型半導體層上形成不與所述p型半導體層晶格匹配的p型InGaAs窗層，且所述發光元件的製造方法中，將所述p型半導體層的膜厚設為20 nm以上且520 nm以下。
（7） 如（6）所述的發光元件的製造方法，其中，所述p型半導體層具有p型AlInAs電子阻擋層， 所述p型AlInAs電子阻擋層是膜厚為5 nm以上且60 nm以下的p型Al xIn 1-xAs（0.05≦x≦0.4）。
再者，在本說明書中，所謂「晶格匹配」，是指如後述般晶格失配度為3%以下，所謂「不晶格匹配」，是指晶格失配度超過3%。 [發明的效果]
可提供一種發光輸出功率及發光效率高的發光元件及其製造方法。
在對依照本發明的實施形態進行說明前，預先對以下方面進行說明。
所謂本實施形態中的至少包含In、As的InAsSbP層，意指亦表述為In xAs 1-xSb yP 1-y層（0＜x＜1，0≦y≦1）的化合物。再者，在表述為AlInAs層或InGaAs層的情況下，意指Sb不包含於組成比中，但只要在該層的成長時不使用Sb原料氣體即可，作為由腔室內的Sb的殘存或自鄰接的包含Sb的層的擴散而產生的不可避免的雜質元素，容許包含Sb。
關於本實施形態中的GaAs，容許在發揮出本發明的效果的範圍內包含雜質元素。
在本發明中的結構中，在p型與n型的各者中，由於利用電化學電容電壓（Electrochemical Capacitance Voltage，ECV）剖析儀而得的載子濃度的值與利用二次離子質譜（Secondary Ion Mass Spectroscopy，SIMS）分析而得的雜質濃度的值之差小，因此設為不將該些加以區別地進行處理。例如，關於Zn等雜質濃度的值，設為可直接使用利用ECV剖析儀而得的測定值（ECV測定值）。再者，所謂ECV剖析儀，是與電解液接觸並使用電化學接合進行C-V測定，進行載子濃度測量的測量方法。再者，各層及各區域的載子濃度或雜質濃度的值設為各測定中的各層及各區域的厚度方向上的中央處的值。
藉由磊晶成長而形成的各層的厚度可根據掃描式電子顯微鏡（Scanning Electron Microscope，SEM）或穿透式電子顯微鏡（Transmission Electron Microscope，TEM）對成長層的剖面觀察而算出。較佳為在膜厚為10 nm以上的情況下使用SEM，在膜厚小於10 nm的情況下使用TEM。
在本說明書中，所謂「晶格匹配」，是指晶格失配度為3%以下，所謂「不晶格匹配」，是指晶格失配度超過3%。在將作為基底的第一層的晶格常數設為a1、將在第一層上形成的第二層的晶格常數設為a2時，晶格失配度由以下的式（1）表示。 |a2-a1|/a1  ···（式1）
在本發明中，發光元件具有中紅外區域（例如，波長2700 nm～5000 nm）的波長帶。在具有2700 nm～3500 nm左右的發光中心波長（λc）的發光元件中特別有效果，在具有3500 nm～5000 nm的發光中心波長（λc）的發光元件亦有效。
以下，參照圖式對本發明的實施形態進行說明。另外，在各圖中，為了便於說明，將基板及各層的縱橫的比率相對於實際的比率誇張地表示。
（第一實施形態） 參照圖1對依據本發明的發光元件的第一實施形態的發光元件100的一例進行說明。發光元件100具有n型半導體層141、在n型半導體層141上形成的至少包含In、As的InAsSbP活性層145、在InAsSbP活性層145上形成的p型半導體層148（在圖1的例子中為包含p型AlInAs電子阻擋層146與包覆層147的層）、以及在p型半導體層148上形成的p型InGaAs窗層150。並且，p型半導體層148的膜厚為20 nm以上且520 nm以下。
p型AlInAs電子阻擋層146可為膜厚為5 nm以上且40 nm以下的p型AlInAs電子阻擋層146（0.05≦x≦0.4）。另外，在p型AlInAs電子阻擋層146與p型InGaAs窗層150之間可具有包覆層147，包覆層147可為摻雜有p型摻雜劑的InAs層。另外，雖未圖示，但在n型半導體層141與InAsSbP活性層145之間以及p型AlInAs電子阻擋層146與InAsSbP活性層145之間可具有薄的未摻雜的引導層。
在本說明書中，將在成長用基板105上形成的半導體層統稱為半導體積層體140。在圖1中，在成長用基板105的背面設置有背面電極195。進而，在p型InGaAs窗層150上的一部分設置有上部電極191。另外，雖未圖示，但p型InGaAs窗層150亦可在上表面電極側具有高載子濃度的p型接觸區域。
此處，在發光元件100中，InAsSbP活性層145與p型半導體層148晶格匹配。另一方面，p型半導體層148與p型InGaAs窗層150不晶格匹配。若為通常的發光元件，則避免設置不晶格匹配的層，但在本發明中，特意形成不晶格匹配的層作為p型InGaAs窗層150。首先，認為，藉由形成不使用Sb的層，可實現低成本且正向電壓不會過低。另外，由於在p型半導體層148與p型InGaAs窗層150的界面處產生位錯缺陷，因此電洞作為非發光性再結合而被消耗。但是，認為藉由以本發明的厚度配置p型半導體層148作為電洞供給源，對InAsSbP活性層145的電洞供給並無問題。進而，認為p型InGaAs窗層150可設為對發光波長的透過率高（帶隙較阱層大0.5 eV以上）的材料，因此光的取出效率提高。再者，在p型InGaAs窗層150的形成中，亦可在與p型半導體層148的界面附近設置以InGaAs窗層為主的在較成長溫度低的溫度下成長的區域（低溫成長層）。藉由如此設置成為晶格失配的界面，發現發光輸出功率的提高與伴隨超過正向電壓的增加量的發光輸出功率的增加的發光效率的提高此兩者，從而本發明者等人完成了本發明。
另外，在本發明中，位於較該界面更靠發光層側的p型半導體層148可設為電洞載子濃度高至1×10 18atoms/cm 3以上的層。在該界面中載子的流動受到阻礙，因此為了使p型半導體層148向InAsSbP活性層145充分地供給載子，p型半導體層148的厚度需要處於特定的範圍內。p型半導體層148的厚度為20 nm以上且520 nm以下，較佳為20 nm以上且100 nm以下，進而佳為20 nm以上且60 nm以下。以下，對發光元件100的各個結構說明詳情。
＜n型半導體層＞ -組成- n型半導體層141的組成較佳為與InAsSbP活性層145的組成晶格匹配的組成。n型半導體層141的組成較佳為設為Al組成比較p型AlInAs電子阻擋層146小（即，帶隙小）的AlInAs，更佳為設為InAs。在使用InAs的情況下，由於InAs的晶格常數為0.60584，因此在InAsSbP活性層145的組成為InAs 0.95Sb 0.05時晶格失配度為0.1%，在InAsSbP活性層145的組成為InAs 0.88Sb 0.12時晶格失配度為0.1%。
-膜厚- n型半導體層141的膜厚較佳為設為500 nm以上且6000 nm以下。在成長用基板105與InAsSbP活性層145的晶格常數不同的情況下，若n型半導體層141的膜厚較500 nm薄，則缺陷會傳播至InAsSbP活性層145。此外，若n型半導體層141的膜厚較500 nm薄，則無法向InAsSbP活性層145供給充分的量的載子而發光輸出功率變小，因此欠佳。另一方面，即便在n型半導體層141的膜厚較6000 nm厚的情況下，亦無法期待大幅度的特性改善，而且成長時間成為長時間，原料費亦增加，因此生產性存在問題，因此欠佳。
-摻雜劑- 藉由n型半導體層141的ECV測定而測定出的載子濃度或n型雜質的雜質濃度較佳為1×10 18atoms/cm 3以上且3×10 19atoms/cm 3以下。另外，n型半導體層141亦較佳為具有n型包覆區域以及n型接觸區域，所述n型接觸區域的載子濃度較n型包覆區域高且具有高導電性，有利於形成電極。在n型接觸區域中，藉由ECV測定而測定出的載子濃度或n型雜質的雜質濃度較佳為8×10 18atoms/cm 3以上且3×10 19atoms/cm 3以下。另外，在n型包覆區域中，藉由ECV測定而測定出的載子濃度或n型雜質的雜質濃度較佳為1×10 18atoms/cm 3以上且8×10 18atoms/cm 3以下。再者，在表示藉由ECV測定而測定出的n型載子濃度的情況下，為了與p型進行區別，將n型載子濃度表述為「負」。
＜n側引導層＞ 在n型半導體層141與InAsSbP活性層145之間可存在未摻雜的引導層。關於未摻雜的引導層，較佳為將厚度設為1 nm以上且100 nm以下。n型半導體層141與InAsSbP活性層145之間的引導層較佳為設為組成與InAsSbP活性層145的障壁層或n型半導體層141相同、且不摻雜n型雜質的層。該引導層抑制n型雜質自n型半導體層141擴散至InAsSbP活性層145。
＜InAsSbP活性層＞ InAsSbP活性層145包含作為發光層的InAs ySb 1-y層145w（0＜y＜1）。在圖1中，InAsSbP活性層145更具有InAs zP 1-z層145b（0＜z＜1），且例示性地圖示了以InAs ySb 1-y層145w為阱層、以InAs zP 1-z層145b為障壁層的量子阱結構，但InAsSbP活性層145亦可為InAs ySb 1-y層145w的單層結構。InAsSbP活性層145為了藉由抑制結晶缺陷而提高光輸出，較佳為如圖1般具有多重量子阱（Multiple Quantum Well，MQW）結構。此種多重量子阱結構可藉由交替重覆所述阱層及所述障壁層而得的結構來形成。
-InAsSbP活性層的組成與發光峰值波長- 作為阱層的InAs ySb 1-y層145w的As組成y較佳設為0.7≦y＜1.0，更佳為設為0.80≦y≦0.95。另外，作為障壁層的InAs zP 1-z層145b的As組成z較佳為設為0.50≦z＜1.0，更佳為設為0.8≦z≦0.95。再者，若為量子阱結構的情況，則除了組成變更以外，亦較佳為調整阱層與障壁層的組成之差，對阱層施加應變。藉由所述InAsSbP活性層145的組成變更，可使發光元件100的發光峰值波長為1700 nm～12000 nm（1.7 μm～12 μm）。
本發明的發光元件具有中紅外區域（例如，波長2700 nm至5000 nm）的波長帶。若考慮InAs的透過率，則在具有2700 nm～3500 nm左右的發光中心波長（λc）的發光元件中特別有效果，在具有3500 nm～5000 nm的發光中心波長（λc）的發光元件中亦有效。另外，InAsSbP活性層145具有量子阱結構，量子阱結構的平均晶格常數較佳為0.5988以上、0.6153以下。
-層的組成比（固相比）的求法與晶格常數的求法- 在本說明書中，根據阱層及障壁層的組成比與膜厚，以如下方式求出InAsSbP活性層145的平均晶格常數。首先，藉由X射線繞射裝置進行ω/2θ掃描，以在基板上積層了5 μm的InAs的峰值位置為基準，使用分析軟體（約旦河谷拉德（Jordan Valley RADS））並藉由擬合算出積層了20.5組阱層與障壁層而成的InAsSbP活性層145的組成比（以下亦記載為固相比）。然後，使用藉此求出的固相比並根據維加德定律求出晶格常數。以下，對具體的晶格常數的求法的計算例進行說明。在本說明書中，根據公知的刊物「E·弗雷德·舒伯特（E·Fred·Schubert），「發光二極體」，朝倉書店股份有限公司，2010年1月25日初版第一次印刷，p.344-p.345」及該文獻中的圖12.6、「永井治男，安達定雄，福井孝志，「III-V族半導體混晶」庫萊納（CORONA）社，1993年7月30日，p.39，初版第二次印刷」進行計算，各組成的已知的晶格常數採用下述的值。 InAs的晶格常數：0.60584 InP的晶格常數：0.58686 InSb的晶格常數：0.64794
[計算例1] 以InAs 0.95Sb 0.5/InAs 0.92P 0.08的組成進行積層，以20.5組製作的活性層及障壁層的晶格常數可根據藉由分析軟體的擬合並利用以下的值求出。
阱層InAs 0.95Sb 0.5的Sb固相比為0.0464，As固相比為0.9536。根據維加德定律，InAs 0.95Sb 0.05的晶格常數為0.6078。接著，障壁層InAs 0.92P 0.08的As固相比為0.9187，P固相比為0.0813。根據維加德定律，InAs 0.92P 0.08的晶格常數為0.6043。在阱層與障壁層的膜厚分別為10 nm與30 nm的情況下，考慮到膜厚的平均晶格常數成為0.6052（0.6078×10/40+0.6043×30/40=0.6052）。
[計算例2] 以InAs 0.88Sb 0.12/InAs 0.88P 0.12的組成進行積層，以20.5組製作的活性層及障壁層的晶格常數可根據藉由分析軟體的擬合並利用以下的值求出。
阱層InAs 0.88Sb 0.12的Sb固相比為0.1183，As固相比為0.8817。根據維加德定律，InAs 0.88Sb 0.12的晶格常數為0.6108。接著，障壁層InAs 0.88P 0.12的As固相比為0.8823，p固相比為0.1177。根據維加德定律，InAs 0.88P 0.12的晶格常數為0.6036。在阱層與障壁層的膜厚分別為10 nm與30 nm的情況下，考慮到膜厚的平均晶格常數成為0.6054（0.6108×10/40+0.6036×30/40=0.6054）。
再者，在後述的實施例1～實施例4中，λc：3200 nm、具有InAs 0.95Sb 0.05的阱層的活性層的晶格常數為0.6052。另外，在實施例5中，λc：3800 nm、具有InAs 0.88Sb 0.12的阱層的活性層的晶格常數為0.6054。
＜p型半導體層＞ p型半導體層148是存在於InAsSbP活性層145與p型InGaAs窗層150之間且與InAsSbP活性層145晶格匹配的p型的半導體層的總稱，且是除去p型InGaAs窗層150的p型的層的合計部分。在存在p型AlInAs電子阻擋層146與包覆層147的情況下，將p型AlInAs電子阻擋層146與包覆層147合計稱為p型半導體層148。p型半導體層148的厚度為20 nm以上且520 nm以下，更佳為30 nm以上且100 nm以下。其原因在於，若較20 nm薄，則向InAsSbP活性層145供給電洞的p型半導體層148的厚度過薄，因此未向InAsSbP活性層145供給充分的量的電洞，發光輸出功率變小。其原因在於，若較520 nm厚，則本發明的輸出功率提高的效果減弱。
＜＜p型AlInAs電子阻擋層＞＞ p型半導體層148較佳為具有p型AlInAs電子阻擋層146。另外，p型AlInAs電子阻擋層146較佳為膜厚為5 nm以上且60 nm以下的p型Al xIn 1-xAs（0.05≦x≦0.4）。在發光元件100中，藉由在InAsSbP活性層145上設置膜厚為5 nm以上且60 nm以下的p型Al xIn 1-xAs（0.05≦x≦0.4），可提高發光效率。
-組成- p型AlInAs電子阻擋層146的組成較佳為Al xIn 1-xAs（0.05≦x≦0.40），更佳為Al xIn 1-xAs（0.10≦x≦0.35）。其原因在於，藉由將Al組成x設為0.05以上，可提高利用p型AlInAs電子阻擋層146的發光效率，藉由將Al組成x設為0.40以下，可抑制正向電壓變高而發光效率降低。
InAsSbP活性層145與p型AlInAs電子阻擋層146以進行晶格匹配的方式調整組成。在所述Al組成x中，在x=0.05時，根據維加德定律，晶格常數成為0.6039，在x=0.4時，晶格常數成為0.5899。例如，InAsSbP活性層145（InAs 0.95Sb 0.05/InAs 0.92P 0.08）的平均晶格常數與Al組成x=0.4的p型AlInAs電子阻擋層146的晶格失配度成為2.5%，InAsSbP活性層145（InAs 0.95Sb 0.05/InAs 0.92P 0.08）的平均晶格常數與Al組成x=0.05的p型AlInAs電子阻擋層146的晶格失配度成為0.2%。另外，InAsSbP活性層145（InAs 0.88Sb 0.12/InAs 0.88P 0.12）的平均晶格常數與Al組成x=0.4的p型AlInAs電子阻擋層146的晶格失配度成為2.6%，InAsSbP活性層145（InAs 0.88Sb 0.12/InAs 0.88P 0.12）的平均晶格常數與Al組成x=0.05的p型AlInAs電子阻擋層146的晶格失配度成為0.2%。
組成比（固相比）x可藉由X射線繞射裝置進行ω/2θ掃描，使用分析軟體（約旦河谷拉德（Jordan Valley RADS））並藉由擬合而算出。
-膜厚- p型AlInAs電子阻擋層146的膜厚較佳為5 nm以上且60 nm以下，更佳為10 nm以上且35 nm以下。其原因在於，若較60 nm厚，則正向電壓變高而發光效率降低，若較5 nm薄，則有時無法發揮出由p型AlInAs電子阻擋層146帶來的發光效率提高的效果。
-摻雜劑- p型AlInAs電子阻擋層146摻雜有p型摻雜劑。另外，p型摻雜劑特佳為Zn。再者，若將藉由ECV測定而測定出的載子濃度或藉由SIMS分析而測定出的p型摻雜劑的雜質濃度設為1×10 18atoms/cm 3以上且8×10 18atoms/cm 3以下，則可確實地獲得發光效率的進一步的提高效果，更佳為2×10 18atoms/cm 3以上。
＜＜包覆層＞＞ -組成- 包覆層147以與InAsSbP活性層145進行晶格匹配的方式調整組成。包覆層147較佳為設為Al組成比較p型AlInAs電子阻擋層146小（即帶隙小）的組成即AlInAs，更佳為設為InAs。例如，在將包覆層147設為InAs的情況下，包覆層147的晶格常數成為0.6058，因此在所述InAsSbP活性層145的組成為InAs 0.95Sb 0.05時晶格失配度為0.1%，在所述InAsSbP活性層145的組成為InAs 0.88Sb 0.12時晶格失配度為0.1%。
組成比（固相比）可藉由X射線繞射裝置進行ω/2θ掃描，使用分析軟體（約旦河谷拉德（Jordan Valley RADS））並藉由擬合而算出。
-膜厚- 包覆層147的膜厚較佳為設為0 nm以上且500 nm以下。若較500 nm厚，則在InAsSbP活性層145發出的光被吸收，發光元件的發光輸出功率降低。再者，在包覆層147的膜厚為0 nm的情況下，只要設置充分的厚度的p型AlInAs電子阻擋層146即可。其原因在於，若包覆層147的膜厚與p型AlInAs電子阻擋層146的膜厚無滿足後述的p型半導體層148的厚度般的厚度，則不會向InAsSbP活性層145供給充分的量的電洞。
-摻雜劑- 在設置包覆層147的情況下，包覆層147需要摻雜p型摻雜劑。其原因在於，在未摻雜的情況下，不發揮電洞供給的作用而無助於發光。藉由ECV測定而測定出的載子濃度或藉由SIMS分析而測定出的p型摻雜劑的雜質濃度較佳為設為1×10 18atoms/cm 3以上且6×10 18atoms/cm 3以下。
＜p型InGaAs窗層＞ -組成- 就對發光波長的透明性的觀點而言，p型InGaAs窗層150的組成較佳為In wGa 1-wAs（0≦w≦0.2）。組成比（固相比）w可藉由X射線繞射裝置進行ω/2θ掃描，使用分析軟體（約旦河谷拉德（Jordan Valley RADS））並藉由擬合而算出。
p型InGaAs窗層150與p型半導體層148不進行晶格匹配。在p型AlInAs電子阻擋層146的正上方形成p型InGaAs窗層150的情況下，在AlInAs電子阻擋層146為Al xIn 1-xAs（x=0.05）時，根據維加德定律，晶格常數成為0.6039，在AlInAs電子阻擋層146為Al xIn 1-xAs（x=0.04）時，晶格常數成為0.5899，在摻雜Zn的p型InGaAs窗層150為GaAs時晶格常數為0.5657，因此Al 0.05In 0.95As電子阻擋層與摻雜Zn的p型GaAs窗層的晶格失配度為6.3%，Al 0.4In 0.6As電子阻擋層與摻雜Zn的p型GaAs窗層的晶格失配度為4.1%。在p型InAs包覆層的正上方形成p型GaAs窗層的情況下，由於InAs的晶格常數為0.60584，因此晶格失配度為6.6%。在Al組成比w=0.2時，晶格失配度亦超過3%。
-膜厚- p型InGaAs窗層150的膜厚較佳為500 nm以上且2000 nm以下。若p型InGaAs窗層150較其厚，則電流會擴展至LED晶片的端部，表面再結合增加，或元件的歐姆電阻增加，藉此發光效率降低。若p型InGaAs窗層150較其薄，則會在電極的正下方發光，因此妨礙光的取出。
-摻雜劑- p型InGaAs窗層150的藉由ECV測定而測定出的載子濃度或p型雜質的雜質濃度較佳為1×10 18atoms/cm 3以上且3×10 19atoms/cm 3以下。p型InGaAs窗層150亦較佳為在形成電極之側具有p型接觸區域，所述p型接觸區域藉由與p型InGaAs窗層的主區域相比提高載子濃度而具有高導電性且有利於形成電極。p型InGaAs窗層150的p型接觸區域的載子濃度或p型雜質的雜質濃度較佳為8×10 18atoms/cm 3以上且3×10 19atoms/cm 3以下。
-基板- 再者，此處對能夠應用於發光元件100的基板進行詳細說明。基板只要是具有可機械性地維持包含InAsSbP活性層145的半導體積層體140的形狀的程度的厚度的基板即可，亦可為供於形成發光元件100的半導體積層體140時的磊晶成長的成長用基板105。作為成長用基板105，可使用GaAs、InP、InAs、GaSb、InSb等化合物基板，較佳為使用GaAs基板。在使用GaAs基板的情況下，亦較佳為在成長用基板105與n型半導體層141之間設置用於緩和晶格失配的緩衝層，該緩衝層可設為在低溫下成長的InAs緩衝層。另外，藉由將成長用基板105設為GaAs、將所述p型InGaAs窗層150設為GaAs，應變得到緩和，從而成長用基板105的翹曲減少。該成長用基板105的翹曲的減少效果對電極形成或後述的第二實施形態中的與支撐基板的接合的步驟有效。
（發光元件的製造方法） 以下，對至此說明的發光元件100的製造方法的實施形態的一例進行說明。關於發光元件100，若用於使半導體積層體140的各半導體層磊晶成長的成長用基板105為n型或未摻雜，則可經由如下步驟而製造：在成長用基板105上形成n型半導體層141；在n型半導體層141上形成至少包含In、As的InAsSbP活性層145；在InAsSbP活性層145上形成p型半導體層148；在p型半導體層148上形成p型InGaAs窗層150；以及在p型半導體層148上形成不與p型半導體層148晶格匹配的p型InGaAs窗層150。另外，此時p型半導體層148的膜厚為20 nm以上且520 nm以下。
另外，形成p型半導體層148的步驟較佳為包含形成p型AlInAs電子阻擋層146的步驟，亦較佳為更包含在p型AlInAs電子阻擋層146上形成包覆層147的步驟。
另一方面，若用於使半導體積層體140的各半導體層磊晶成長的成長用基板105為p型，則亦可經由如下步驟來製作：在成長用基板上形成p型InGaAs窗層150；在p型InGaAs窗層150上形成p型半導體層148；在p型半導體層148上形成InAsSbP活性層145；以及在InAsSbP活性層145上形成n型半導體層141。
-半導體積層體的成長法- 各半導體層可藉由磊晶成長而形成，例如可藉由有機金屬氣相成長（金屬有機化學氣相沈積（Metal Organic Chemical Vapor Deposition，MOCVD））法或分子束磊晶（MBE：Molecular Beam Epitaxy）法等公知的薄膜成長方法而形成。例如，以規定的混合比使用作為In源的三甲基銦（trimethyl indium，TMIn）、作為Ga源的三甲基鎵（trimethyl gallium，TMGa）或三乙基鎵（triethyl gallium，TEGa）、作為Al源的三甲基鋁（trimethyl aluminum，TMAl）、作為As源的胂（AsH 3）或第三丁基胂（tertiary butyl arsine，TBAs）、作為Sb源的三甲基銻（trimethyl antimony，TMSb）、三乙基銻（triethyl antimony，TESb）、三-二甲基胺基銻（Tris DiMethyl Amino Antimony，TDMASb）、作為P源的膦（PH 3）或第三丁基膦（tertiary butyl phosphine，TBP），使用載氣且使該些原料氣體氣相成長，藉此可根據成長時間以所需厚度形成。在將各層摻雜為p型或n型的情況下，只要進而使用與所需相應的摻雜源氣體即可。例如，在摻雜Zn的情況下，只要使用DEZn（二乙基鋅）氣體等即可。再者，InAs即便未摻雜亦可為n型。
-半導體積層體中的其他半導體層- 另外，半導體積層體140亦可包括如下步驟：在n型半導體層141與InAsSbP活性層145之間、或InAsSbP活性層145與p型半導體層148之間形成未摻雜的引導層（例如未摻雜的InAs層）。
-電極- 進而，如圖1所示，可在p型InGaAs窗層150上形成上部電極191，在成長用基板105的背面設置背面電極195。上部電極191可包含歐姆電極的配線部及焊盤部，雖未圖示，但焊盤部亦可具有接合用的金屬層或焊料。上部電極191及背面電極195所使用的金屬材料及形成方法可使用公知者。作為金屬材料，可使用Ti、Pt、Au、Ag、Al、Zn、Ni等。
（第二實施形態） 參照圖2對依據本發明的第二實施形態的發光元件200進行說明。發光元件200是藉由在接合支撐基板之後去除成長用基板而獲得的接合型的發光元件。如上所述，對於與發光元件100相同的構成要素，原則上數字三位中，在後兩位標註相同的參照編號，省略重覆的說明。該發光元件200至少包括：支撐基板280；設置於支撐基板280的表面上的金屬接合層279；金屬反射層271；金屬反射層271上的、包括具有貫通孔的透明絕緣層261及設置於所述貫通孔中的歐姆電極部265的配電部260；以及設置於配電部260上的半導體積層體240。
發光元件200中的半導體積層體240自與支撐基板280相反之側起依次具有n型半導體層241、包含InAs ySb 1-y層245w及InAs zP 1-z層245b的InAsSbP活性層245、p型半導體層248及p型InGaAs窗層250。p型半導體層248亦可具有p型AlInAs電子阻擋層246及包覆層247。
作為與成長用基板不同的支撐基板280，較佳為較成長用基板廉價且熱傳導性高，例如，除了Si、Ge、GaAs等化合物基板以外，亦可利用使用了銅合金或鉬、鎢、科伐合金等能夠抑制熱膨脹係數的金屬的金屬基板、或在AlN等陶瓷基板附加了金屬的副安裝座基板。就加工性或價格的方面而言，亦較佳為將Si基板用於支撐基板280。
在接合支撐基板280之後，將後述的成長用基板去除的接合型的本實施形態中，藉由包括具有所述厚度的p型半導體層248、以及p型半導體層248上的不與所述p型半導體層248晶格匹配的p型InGaAs窗層250，亦可提高發光效率。以下，參照圖3～圖5對發光元件200及其製造方法的實施形態的一例更詳細地進行說明。
首先準備成長用基板205。然後，參照圖3，形成半導體積層體240。此時，亦可在成長用基板205上形成未圖示的蝕刻停止層。半導體積層體240與已述的半導體積層體140相同。
＜配電部的形成＞ 在p型InGaAs窗層250上（在設置p型接觸區域的情況下為p型InGaAs窗層的p型接觸區域上）形成配電部260，所述配電部260包括具有貫通孔的透明絕緣層261及設置於貫通孔的歐姆電極部265。形成配電部260的具體方法是任意的，以下參照圖4及圖5對用於形成配電部260的具體形態的一例進行說明。
首先使透明絕緣層261在半導體積層體240上成膜。作為成膜法，能夠應用電漿化學氣相沈積（Chemical Vapor Deposition，CVD）法及濺鍍法等公知的方法。其後，在透明絕緣層261上使用光罩形成配電部的抗蝕劑圖案。繼而，利用抗蝕劑圖案並藉由蝕刻將透明絕緣層261的一部分去除，從而形成貫通孔。藉由設置貫通孔，半導體積層體240的最表面的一部分區域露出。其後，若形成歐姆電極部265，繼而利用抗蝕劑圖案進行剝離，則可形成配電部260。在配電部260並列地配設透明絕緣層261及歐姆電極部265。再者，儘管在圖式中為了簡化，歐姆電極部265以填充貫通孔的方式圖示，但並不限定於此，亦可在透明絕緣層261與歐姆電極部265之間產生間隙。
歐姆電極部265可以規定圖案分散成島狀而形成。例如可使用Au、AuZn、AuBe、AuTi等作為歐姆電極部265，亦較佳為使用該些的積層結構。例如，可將Ti/Au設為歐姆電極部265。歐姆電極部265的膜厚（或合計厚度）並無限制，可設為例如300 nm～1300 nm、更佳為350 nm～800 nm。
另外，作為透明絕緣層261，可使用SiO 2、SiN、氧化銦錫（Indium tin oxide，ITO）、Al 2O 3及AlN等單層或複合層。
＜金屬反射層的形成＞ 如圖4所示，亦較佳為在配電部260上形成金屬反射層271。金屬反射層271可包括多層金屬層，但構成金屬反射層271的金屬除了Au以外，可使用Al、Pt、Ti、Ag等。例如，金屬反射層271可為僅包含Au的單一層，金屬反射層271中亦可包含兩層以上的Au金屬層。金屬反射層271較佳為在金屬反射層271的組成中包含50質量%以上的Au。為了確實地進行後續步驟中的與金屬接合層279的接合，較佳為將金屬反射層171的最表層（與半導體積層體240為相反側的面）設為Au金屬層。
例如，可在配電部260（設置有所述間隙時包含間隙）上以Al、Au、Pt、Au的順序將各金屬層成膜，而形成金屬反射層271。可將金屬反射層271中的Au金屬層的一層的厚度設為例如400 nm～2000 nm，可將包含Au以外的金屬的金屬層的厚度設為例如5 nm～200 nm。藉由使用蒸鍍法等通常的方法，可將金屬反射層271成膜而形成。
＜與支撐基板的接合＞ 參照圖4對與支撐基板的接合進行說明。至少經由金屬接合層279將半導體積層體240及配電部260與支撐基板280接合。藉由設置金屬反射層271，可將金屬反射層271與金屬接合層279接合。將金屬接合層279與金屬反射層271相向配置並貼合，並在250℃～500℃左右的溫度下進行加熱壓縮接合，藉此可進行兩者的接合。
＜＜金屬接合層＞＞ 可使用Ti、Pt、Au等金屬、或與Au形成共晶合金的金屬（Sn等）或焊料來形成金屬接合層279，較佳為將該些積層而形成金屬接合層279。例如，可自支撐基板280的表面起依次積層厚度400 nm～800 nm的Ti、厚度5 nm～20 nm的Pt、厚度700 nm～1200 nm的Au來形成金屬接合層279。例如，在金屬反射層271與金屬接合層279接合的情況下，可將金屬接合層279的最表層設為Au金屬層，亦將金屬反射層271的最表層設為Au，利用Au-Au擴散進行Au彼此的接合。
＜＜支撐基板＞＞ 支撐基板280只要是與成長用基板205不同種類的基板即可，可使用已述的半導體基板、金屬基板、陶瓷基板為基礎的子安裝基板等。由於使用所述接合法，支撐基板280亦可與在本實施方式中形成的各半導體層晶格失配。再者，支撐基板280根據用途可為絕緣性，但較佳為導電性基板。就加工性或價格的方面而言，較佳為將Si基板用於支撐基板280。亦可藉由使用Si基板而使導電性支撐基板280的厚度較先前大幅度變小，亦適合於與各種半導體器件組合的安裝。另外，Si基板與InAs基板相比，就散熱性而言亦有利。
＜成長用基板的去除＞ 參照圖5對成長用基板的去除進行說明。在接合支撐基板280之後，將成長用基板205去除。在成長用基板205為GaAs基板的情況下，例如可使用氨-過氧化氫混合液對成長用基板205進行濕式蝕刻。在使用蝕刻停止層的情況下，亦可緊接成長用基板205的去除之後依次去除蝕刻停止層。另外，亦可用作藉由使蝕刻停止層殘存一部分來降低對上部電極291的接觸電阻的n型接觸層。
-電極形成步驟- 進而，如參照的圖2所示，在半導體積層體240上形成上部電極291、在支撐基板280的背面形成背面電極295。上部電極291可包含配線部及焊盤部。上部電極291及背面電極295的形成可使用公知的方法，例如可使用濺鍍法、電子束蒸鍍法（亦記載為蒸鍍法）或電阻加熱法等。電極的圖案形成除了使用金屬遮罩的方法以外，亦有將光微影法與剝離法或金屬的蝕刻組合使用的方法。
可藉由以上的製造方法來獲得圖2所示的發光元件200。該些實施形態為例示且並無限定，可在台面蝕刻中在元件的側面設置傾斜，電極形狀可為上表面二電極，亦可為倒裝晶片，能夠適宜進行變更。 [實施例]
以下，使用實施例對本發明進行更詳細地說明，但本發明並不受以下實施例的任何限定。
[實驗例1] （實施例1） 使用MOCVD法，首先，在摻雜Si的n型GaAs成長用基板（基板厚度：350 μm）的（100）面上形成摻雜Te的n型InAs層（膜厚：5.2 μm）作為n型半導體層。n型半導體層的成長用基板側設為高載子濃度的n型接觸區域（膜厚：0.3 μm）。接著，形成未摻雜的InAs引導層（膜厚：75 nm）。接著，形成發光中心波長成為3200 nm的量子阱結構的活性層（合計膜厚：830 nm）。接著，依次形成摻雜Zn的p型Al 0.14In 0.86As電子阻擋層（膜厚：15 nm）、摻雜Zn的p型InAs包覆層（膜厚：500 nm）、摻雜C的p型GaAs窗層（膜厚：1000 nm）。p型GaAs窗層的表面側設為高載子濃度的p型接觸區域（膜厚：100 nm）。量子阱結構的活性層是將未摻雜的InAs 0.92P 0.08障壁層（膜厚：30 nm）與InAs 0.95Sb 0.05阱層（膜厚：10 nm）依次各20層進行交替積層之後，使InAs 0.92P 0.08障壁層成長，包含最後的障壁層而設為20.5組。活性層的晶格常數為0.6052。p型Al 0.14In 0.86As電子阻擋層的晶格常數為0.5999，與活性層的晶格常數差為0.9%，p型InAs包覆層的晶格常數為0.6058，與活性層的晶格常數差為0.1%，均進行晶格匹配。將所述p型Al 0.14In 0.86As電子阻擋層與p型InAs包覆層合計稱為「與活性層晶格匹配的p型半導體層」。另一方面，p型GaAs窗層的晶格常數為0.5657，與活性層晶格匹配的p型半導體層（作為與p型GaAs窗層相接的層的p型InAs包覆層）與p型GaAs窗層的晶格常數差為6.6%，不進行晶格匹配。假設在p型半導體層中與p型GaAs窗層相接的層為p型Al 0.14In 0.86As電子阻擋層的情況下，p型Al 0.14In 0.86As電子阻擋層與p型GaAs窗層的晶格常數差亦為5.7%，不進行晶格匹配。以下的表1中對各層的組成與厚度、以及摻雜劑的種類與濃度（藉由ECV測定而得的載子濃度）進行記載。在形成各層時選擇的原料氣體設為作為In源的三甲基銦（trimethyl indium，TMIn）、作為Ga源的三甲基鎵（trimethyl gallium，TMGa）、作為Al源的三甲基鋁（trimethyl aluminum，TMAl）、作為As源的胂（AsH 3）、作為Sb源的三乙基銻（triethyl antimony，TESb）、作為P源的膦（PH 3）。另外，作為摻雜劑氣體，使用四溴化碳（CBr4）、二乙基鋅（Diethyl zinc，DEZn）及二乙基碲（Diethyl telluride，DETe）。
各層的組成的測定使用布魯克（BRUKER）公司製造的JV-QC3 X射線繞射（X-ray diffraction，XRD）裝置。各層的組成是使用分析軟體（約旦河谷拉德（Jordan Valley RADS））並藉由擬合而算出。各層的厚度是根據藉由SEM（掃描式電子顯微鏡）或TEM（穿透式電子顯微鏡）對成長層的剖面觀察而算出。利用ECV測定的載子濃度（cm -3）測定是使用創新科技（Onto Innovation）公司製造的ECVpro-UV，使電解液與半導體層接觸並形成電化學接面（肖特基接面（Schottky junction）），交替反覆進行蝕刻與電容測定，藉此進行深度方向上的測定。
[表1]
半導體層 組成 厚度 摻雜劑 載子濃度
cm -3
p型InGaAs窗層 p-GaAs 100 nm C 1.0×10 19
900 nm C 3.0×10 18
p型InAs包覆層 p-InAs 500 nm Zn 3.0×10 18
p型AlInAs電子阻擋層 p-Al 0.14In 0.86As 15 nm Zn 3.0×10 18
InAsSbP活性層 （MQW活性層） 障壁層 i-InAs 0.92P 0.08 30 nm 無 - （障壁層+阱層）×20層
阱層 i-InAs 0.95Sb 0.05 10 nm 無 -
障壁層 i-InAs 0.92P 0.08 30 nm 無 -
阱層 i-InAs 0.95Sb 0.05 10 nm 無 -
：
：
障壁層 i-InAs 0.92P 0.08 30 nm 無 -
阱層 i-InAs 0.95Sb 0.05 10 nm 無 -
障壁層 i-InAs 0.92P 0.08 30 nm 無 -
n側引導層 i-InAs 75 nm 無 -
n型半導體層 n-InAs 4.9 μm Te -5.0×10 18
0.3 μm Te -2.0×10 19
基板 n-GaAs 350 μm Si -1.0×10 18
接著，藉由電漿CVD法在p型GaAs窗層上的整個面形成包含SiO 2的透明絕緣層（膜厚：550 nm）。藉由抗蝕劑在其上形成配電部圖案，利用蝕刻將未被抗蝕劑覆蓋的區域的SiO 2去除而使摻雜C的p型GaAs窗層露出。接著，使用蒸鍍法使Ti（膜厚：10 nm）、Au（膜厚：530 nm）成膜來作為歐姆金屬部，並將配電部圖案的抗蝕劑與在其上成膜的金屬一起去除，藉此僅殘留在露出的摻雜C的p型GaAs窗層上形成的歐姆金屬部，從而製成歐姆金屬部與透明絕緣層排列配設的配電部。接著，藉由蒸鍍法在配電部上形成金屬反射層（Al（膜厚：10 nm/Au（膜厚：650 nm）/Pt（膜厚：100 nm/Au（膜厚：900 nm））。
接著，藉由蒸鍍法在支撐基板（Si基板）上形成金屬接合層（Ti（膜厚：650 nm）/Pt（膜厚：20 nm）/Au（膜厚：900 nm））。接著，將金屬反射層與金屬接合層相向配置，在300℃下進行加熱壓縮接合。接著，使用氨-過氧化氫混合液進行濕式蝕刻來去除成長用基板，從而使n型半導體層露出。接著，使用蒸鍍法在n型半導體層上形成Ti（膜厚：150 nm）/Au（膜厚：1250 nm）而製成n型歐姆電極。接著，使用蒸鍍法在n型歐姆電極上形成焊盤（Pad）電極（Ti（膜厚：150 nm）/Pt（膜厚：100 nm）/Au（膜厚：2500 nm）），將n型歐姆電極與Pad電極合併而製成上部電極。再者，電極的圖案形成利用使用了抗蝕劑的剝離法。
接著，藉由台面蝕刻將各元件間（寬度：60 μm）的半導體積層體去除而形成切割線。然後，藉由蒸鍍法在支撐基板的背面側形成背面電極（Ti（膜厚：10 nm）/Pt（膜厚：50 nm）/Au（膜厚：200 nm）），在300℃下熱處理1分鐘，藉此進行合金化。接著，將晶圓整體在保持為8℃±1℃的硝酸溶液中浸漬5秒鐘，對形成有上部電極的區域以外的半導體積層體的表面進行粗糙化。其後，在氨水中浸漬1分鐘之後，利用純水進行1分鐘清洗。最後，藉由切割進行晶片單片化，從而製作實施例1的半導體發光元件。再者，晶片尺寸為500 μm×500 μm。將所獲得的發光元件中的各層的膜厚示於表1中，特別是將p型Al 0.14In 0.86As電子阻擋層的膜厚表述為T 1，將p型InAs包覆層的膜厚表述為T 2，將p型GaAs窗層的膜厚表述為T 3。
（實施例2） 將p型InAs包覆層的厚度自500 nm變更為30 nm，與活性層晶格匹配的p型半導體層的厚度為45 nm，除此以外，與實施例1同樣地獲得實施例2的發光元件。
（實施例3） 將p型InAs包覆層的厚度自500 nm變更為0 nm，將p型AlInAs電子阻擋層的厚度設為45 nm，藉此將與活性層晶格匹配的p型半導體層的厚度設為45 nm，除此以外，與實施例1同樣地獲得實施例3的發光元件。
（實施例4） 將p型InAs包覆層的厚度自500 nm變更為0 nm，將p型AlInAs電子阻擋層的厚度設為30 nm，藉此將與活性層晶格匹配的p型半導體層的厚度設為30 nm，除此以外，與實施例1同樣地獲得實施例4的發光元件。
（比較例1） 將p型InAs包覆層的厚度自500 nm變更為1000 nm，與活性層晶格匹配的p型半導體層的厚度為1015 nm，除此以外，與實施例1同樣地獲得比較例1的發光元件。
（比較例2） 將p型InAs包覆層的厚度自500 nm變更為0 nm，與活性層晶格匹配的p型半導體層的厚度為15 nm，除此以外，與實施例1同樣地獲得比較例2的發光元件。
（比較例3） 將p型InAs包覆層的厚度自500 nm變更為1000 nm，藉此與活性層晶格匹配的p型半導體層的厚度設為1015 nm，將p型GaAs窗層的厚度設為0 nm，除此以外，與實施例1同樣地獲得比較例3的發光元件。
（比較例4） 將p型GaAs窗層的厚度自1000 nm變更為0 nm，除此以外，與實施例1同樣地獲得比較例4的發光元件。
（比較例5） 將p型InAs包覆層的厚度自500 nm變更為30 nm，藉此與活性層晶格匹配的p型半導體層的厚度設為45 nm，將p型GaAs窗層的厚度設為0 nm，除此以外，與實施例1同樣地獲得比較例5的發光元件。
（比較例6） 將除去p型GaAs窗層的p型半導體層的厚度設為0 nm，形成30 nm的未摻雜的InAs層來代替p型半導體層，除此以外，與實施例1同樣地獲得比較例6的發光元件。
＜評價：發光輸出功率評價＞ 使用恆電流電壓電源向自所述實施例及比較例獲得的半導體發光元件流通300 mA的電流。對此時的正向電壓Vf（V）及基於積分球的發光輸出功率Po（W）進行測定。將結果示於表2中。發光效率WPE（%）值是發光輸出功率（W）除以施加電力（正向電壓（V）×電流0.3（A））而得的計算值。
[表2]
InAsSbP活性層 p型半導體層 p型GaAs窗層 p型半導體層+ p型GaAs窗層 300 mA通電時 發光輸出功率評價
阱層 p型AlInAs電子阻擋層 p型InAs包覆層
組成 組成 膜厚：T 1 組成 膜厚：T 2 膜厚：T 1+T 2 組成 膜厚：T 3 膜厚：T 1+T 2+T 3 發光輸出功率Po 正向電壓Vf 發光效率WPE
nm nm nm nm nm W V %
實施例1 i-InAs 0.95Sb 0.05 Zn-Al 0.14In 0.86As 15 Zn-InAs 500 515 C-GaAs 1000 1515 0.21 0.35 0.20
實施例2 i-InAs 0.95Sb 0.05 Zn-Al 0.14In 0.86As 15 Zn-InAs 30 45 C-GaAs 1000 1045 0.44 0.37 0.40
實施例3 i-InAs 0.95Sb 0.05 Zn-Al 0.14In 0.86As 45 無 0 45 C-GaAs 1000 1045 0.32 0.45 0.24
實施例4 i-InAs 0.95Sb 0.05 Zn-Al 0.14In 0.86As 30 無 0 30 C-GaAs 1000 1030 0.37 0.49 0.25
比較例1 i-InAs 0.95Sb 0.05 Zn-Al 0.14In 0.86As 15 Zn-InAs 1000 1015 C-GaAs 1000 2015 0.14 0.33 0.14
比較例2 i-InAs 0.95Sb 0.05 Zn-Al 0.14In 0.86As 15 無 0 15 C-GaAs 1000 1015 不發光 - -
比較例3 i-InAs 0.95Sb 0.05 Zn-Al 0.14In 0.86As 15 Zn-InAs 1000 1015 無 0 1015 0.17 0.31 0.18
比較例4 i-InAs 0.95Sb 0.05 Zn-Al 0.14In 0.86As 15 Zn-InAs 500 515 無 0 515 0.02 0.20 0.03
比較例5 i-InAs 0.95Sb 0.05 Zn-Al 0.14In 0.86As 15 Zn-InAs 30 45 無 0 45 不發光 - -
比較例6 i-InAs 0.95Sb 0.05 無（i-InAs） 0 無（i-InAs） 0 0 C-GaAs 1000 1000 不發光 - -
根據以上結果，可確認到，在滿足本發明條件的實施例1～實施例4中，以最佳的膜厚設置與InAsSbP活性層晶格匹配的p型半導體層，在其上使用不與p型半導體層晶格匹配的p型GaAs窗層，藉此，在InAsSbP活性層發出的光不被吸收而自p型GaAs窗層的側面或n型半導體層向外部進行光取出，從而可增大發光輸出功率。
在使用p型GaAs窗層的本實施例中，在電洞供給層與p型GaAs窗層之間存在晶格失配，在存在晶格失配的界面上電洞的流動受到阻礙，因此與不具有p型GaAs窗層的比較例3～比較例5相比，正向電壓的值大幅上升。然而，發光輸出功率相對於施加電力的值（發光效率的值）變高。可認為，藉由使用p型GaAs窗層，光未被吸收而自p型GaAs窗層向外部進行光取出的效率提高，可獲得超過正向電壓的增加量的發光輸出功率的增加。
[實驗例2] 以下，以3800 nm而非3200 nm來代替目標發光中心波長，並更換活性層的組成進行試驗。
（實施例5） 將活性層的阱層的Sb固相比自0.05變更為0.12，將障壁層的P固相比自0.08變更為0.12，將p型AlInAs電子阻擋層的Al固相比自0.14變更為0.15，使p型InAs包覆層的厚度自500 nm變為30 nm，藉此將除去p型GaAs窗層的P型半導體層的厚度設為45 nm，除此以外，與實施例1同樣地獲得實施例5的發光元件。活性層的晶格常數為0.6054。p型Al 0.15In 0.85As電子阻擋層的晶格常數為0.5999，與活性層的晶格常數差為0.9%，p型InAs包覆層的晶格常數為0.6058，與活性層的晶格常數差為0.1%，均進行晶格匹配。將所述p型Al 0.15In 0.85As電子阻擋層與p型InAs包覆層合計稱為與活性層晶格匹配的p型半導體層。p型GaAs窗層的晶格常數為0.5657，與活性層晶格匹配的p型半導體層中的和p型GaAs窗層相接的層（在上述內容中為p型InAs包覆層）、跟p型GaAs窗層的晶格常數差為6.6%，不進行晶格匹配。以下的表2中對各層的組成與厚度、以及摻雜劑的種類與濃度（藉由ECV測定而得的載子濃度）進行記載。
[表3]
半導體層 組成 厚度 摻雜劑 載子濃度
cm -3
p型InGaAs窗層 p-GaAs 100 nm C 1.0×10 19
900 nm C 3.0×10 18
p型InAs包覆層 p-InAs 30 nm Zn 3.0×10 18
p型AlInAs電子阻擋層 p-Al 0.15In 0.85As 15 nm Zn 3.0×10 18
InAsSbP活性層 （MQW活性層） 障壁層 i-InAs 0.88P 0.12 30 nm 無 - （障壁層+阱層）×20層
阱層 i-InAs 0.88Sb 0.12 10 nm 無 -
障壁層 i-InAs 0.88P 0.12 30 nm 無 -
阱層 i-InAs 0.88Sb 0.12 10 nm 無 -
：
：
障壁層 i-InAs 0.88P 0.12 30 nm 無 -
阱層 i-InAs 0.88Sb 0.12 10 nm 無 -
障壁層 i-InAs 0.88P 0.12 30 nm 無 -
n側引導層 i-InAs 75 nm 無 -
n型半導體層 n-InAs 4.9 μm Te -5.0×10 18
0.3 μm Te -2.0×10 19
基板 n-GaAs 350 μm Si -1.0×10 18
（比較例7） 將除去p型GaAs窗層的p型半導體層的厚度設為0 nm，形成30 nm的未摻雜的InAs層來代替p型半導體層，除此以外，與實施例5同樣地獲得比較例7的發光元件。
（比較例8） 將p型InAs包覆層的厚度自30 nm變更為1000 nm，藉此除去p型GaAs窗層的p型半導體層的厚度設為1015 nm，使p型GaAs窗層的厚度為0 nm，除此以外，與實施例5同樣地獲得比較例8的發光元件。
＜評價：發光輸出功率評價＞ 與實驗例1同樣地，使用恆電流電壓電源向半導體發光元件流通300 mA的電流，對此時的正向電壓Vf（V）及基於積分球的發光輸出功率Po（mW）進行測定。將實施例5及比較例7、比較例8的測定結果示於表4中。
[表4]
InAsSbP活性層 p型半導體層 p型GaAs窗層 p型半導體層+p型GaAs窗層 300 mA通電時 發光輸出功率評價
阱層 p型AlInAs電子阻擋層 p型InAs包覆層
組成 組成 膜厚：T 1 組成 膜厚：T 2 膜厚：T 1+T 2 組成 膜厚：T 3 膜厚：T 1+T 2+T 3 發光輸出功率Po 正向電壓Vf 發光效率WPE
nm nm nm nm nm W V %
實施例5 i-InAs 0.88Sb 0.12 Zn-Al 0.15In 0.85As 15 Zn-InAs 30 45 C-GaAs 1000 1045 0.43 0.36 0.40
比較例7 i-InAs 0.88Sb 0.12 無（i-InAs） 0 無（i-InAs） 0 0 C-GaAs 1000 1000 不發光 0.11 -
比較例8 i-InAs 0.88Sb 0.12 Zn-Al 0.15In 0.85As 15 Zn-InAs 1000 1015 無 0 1015 0.30 0.29 0.34
根據以上結果，可確認到，藉由以最佳的膜厚設置與活性層晶格匹配的p型半導體層，並在其上使用不與p型半導體層晶格匹配的p型GaAs窗層，可增大發光輸出功率及發光效率。以如上方式可提供一種發光輸出功率及發光效率高的發光元件及其製造方法。 [產業上之可利用性]
藉由本發明，可提供一種可改善包括至少包含In、As的InAsSbP半導體層的半導體光器件的光器件特性的、半導體光器件的製造方法。進而，本發明可應用於半導體積層體製造方法及半導體積層體。
100、200:發光元件 105、205:成長用基板 140、240:半導體積層體 141、241:n型半導體層 145、245:InAsSbP活性層 145w、245w:InAs ySb 1-y層 145b、245b:InAs zP 1-z層 146、246:p型AlInAs電子阻擋層 147、247:包覆層 148、248:p型半導體層 150、250:p型InGaAs窗層 191、291:上部電極 195、295:背面電極 260:配電部 261:透明絕緣層 265:歐姆金屬部 271:金屬反射層 279:金屬接合層 280:支撐基板
圖1是對依據本發明的發光元件的第一實施形態進行說明的剖面示意圖。 圖2是對依據本發明的發光元件的第二實施形態進行說明的剖面示意圖。 圖3是對依據本發明的發光元件的第二實施形態的製造方法的一例進行說明的剖面示意圖。 圖4是對繼圖3之後的製造方法的一例進行說明的剖面示意圖。 圖5是對繼圖4之後的製造方法的一例進行說明的剖面示意圖。
100:發光元件
105:成長用基板
140:半導體積層體
141:n型半導體層
145:InAsSbP活性層
145b:InAszP1-z層
145w:InAsySb1-y層
146:p型AlInAs電子阻擋層
147:包覆層
148:p型半導體層
150:p型InGaAs窗層
191:上部電極
195:背面電極

Claims (7)

  1. 一種發光元件，具有： n型半導體層； 所述n型半導體層上的至少包含In、As的InAsSbP活性層； 所述InAsSbP活性層上的與所述InAsSbP活性層晶格匹配的p型半導體層；以及 所述p型半導體層上的不與所述p型半導體層晶格匹配的p型InGaAs窗層， 所述p型半導體層的膜厚為20 nm以上且520 nm以下。
  2. 如請求項1所述的發光元件，其中，所述InAsSbP活性層具有量子阱結構，所述量子阱結構的平均晶格常數為0.5988以上且0.6153以下。
  3. 如請求項1所述的發光元件，其中，所述p型半導體層具有p型AlInAs電子阻擋層， 所述p型AlInAs電子阻擋層的膜厚為5 nm以上且60 nm以下，且為Al xIn 1-xAs（0.05≦x≦0.4）。
  4. 如請求項3所述的發光元件，其中，所述p型半導體層在所述InAsSbP活性層側具有所述p型AlInAs電子阻擋層，在與所述InAsSbP活性層相反之側具有p型InAs包覆層。
  5. 如請求項1所述的發光元件，其中，所述p型InGaAs窗層為In wGa 1-wAs（0≦w≦0.2）。
  6. 一種發光元件的製造方法，具有如下步驟： 在成長用基板上形成n型半導體層； 在所述n型半導體層上形成至少包含In、As的InAsSbP活性層； 在所述InAsSbP活性層上形成與所述InAsSbP活性層晶格匹配的p型半導體層；以及 在所述p型半導體層上形成不與所述p型半導體層晶格匹配的p型InGaAs窗層，且所述發光元件的製造方法中，將所述p型半導體層的膜厚設為20 nm以上且520 nm以下。
  7. 如請求項6所述的發光元件的製造方法，其中，所述p型半導體層具有p型AlInAs電子阻擋層， 所述p型AlInAs電子阻擋層是膜厚為5 nm以上且60 nm以下的p型Al xIn 1-xAs（0.05≦x≦0.4）。
TW112151718A 2023-01-10 2023-12-29 發光元件及其製造方法 TWI871877B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2023002002A JP2024098454A (ja) 2023-01-10 2023-01-10 発光素子およびその製造方法
JP2023-002002 2023-01-10

Publications (2)

Publication Number Publication Date
TW202429728A true TW202429728A (zh) 2024-07-16
TWI871877B TWI871877B (zh) 2025-02-01

Family

ID=91760889

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112151718A TWI871877B (zh) 2023-01-10 2023-12-29 發光元件及其製造方法

Country Status (4)

Country Link
US (1) US20240234625A1 (zh)
JP (1) JP2024098454A (zh)
CN (1) CN118335861A (zh)
TW (1) TWI871877B (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007096157A (ja) * 2005-09-30 2007-04-12 Hitachi Cable Ltd 半導体発光素子
JP5996846B2 (ja) * 2011-06-30 2016-09-21 シャープ株式会社 窒化物半導体発光素子およびその製造方法
CN103094440B (zh) * 2013-01-11 2016-03-09 厦门市三安光电科技有限公司 氮化物发光二极管及其制作方法

Also Published As

Publication number Publication date
US20240234625A1 (en) 2024-07-11
TWI871877B (zh) 2025-02-01
CN118335861A (zh) 2024-07-12
JP2024098454A (ja) 2024-07-23

Similar Documents

Publication Publication Date Title
CN101308899B (zh) 半导体发光元件
CN100448041C (zh) 半导体发光元件
JP2009206265A (ja) 半導体発光素子及び半導体発光素子の製造方法
US7683379B2 (en) Light emitting element and manufacturing method thereof
TWI755761B (zh) 半導體光元件的製造方法
TWI803785B (zh) 發光元件及其製造方法
TWI898778B (zh) 光半導體元件及其製造方法
JP4034015B2 (ja) Ｉｉｉ族窒化物系化合物半導体発光素子
JP5190411B2 (ja) 半導体発光装置及び半導体発光装置の製造方法
TWI871877B (zh) 發光元件及其製造方法
JP2003188414A (ja) 半導体発光素子の製造方法
JP7805511B1 (ja) 光半導体素子およびその製造方法
JP7805516B1 (ja) 光半導体素子及び光半導体素子の製造方法
JP7413599B1 (ja) Ｉｉｉ－ｖ族化合物半導体発光素子及びｉｉｉ－ｖ族化合物半導体発光素子の製造方法
JP7340047B2 (ja) 窒化物半導体発光素子の製造方法
TW202005111A (zh) 半導體發光元件以及半導體發光元件的製造方法
CN107078189A (zh) 半导体发光组件