TW202005111A

TW202005111A - 半導體發光元件以及半導體發光元件的製造方法

Info

Publication number: TW202005111A
Application number: TW108116262A
Authority: TW
Inventors: 小鹿優太; 門脇嘉孝; 生田哲也
Original assignee: 日商同和電子科技股份有限公司
Priority date: 2018-05-11
Filing date: 2019-05-10
Publication date: 2020-01-16
Also published as: JP2019197868A; WO2019216308A1

Abstract

本發明提供一種提高發光輸出的半導體發光元件以及半導體發光元件的製造方法。本發明的半導體發光元件包括交替地重覆積層阱層及障壁層而成的多重量子阱結構的活性層，且n型摻雜劑僅包含於所述阱層，或包含於所述阱層與所述障壁層兩者，所述活性層的n型摻雜劑的摻雜劑濃度為7.6×10¹⁵ atoms/cm³ ～1.7×10¹⁷ atoms/cm³ 。

Description

半導體發光元件以及半導體發光元件的製造方法

本發明是有關於一種半導體發光元件以及半導體發光元件的製造方法。

先前，已知有將波長為750 nm以上的紅外區域作為發光波長的紅外發光的半導體發光元件。例如，紅外發光的半導體發光元件於感測器、氣體分析、監視照相機等用途中廣泛使用。

於將所述半導體發光裝置的光接收波長、發光波長設為1000 nm～2200 nm的近紅外區域的情況下，通常形成包含至少含有In及P的InGaAsP系III-V族半導體的pn接合區域（例如，專利文獻1）。 [現有技術文獻] [專利文獻]

[專利文獻1]日本專利特開平9-181390號公報

[發明所欲解決之課題]

於將所述的包括至少含有In及P的InGaAsP系III-V族半導體的半導體積層體用於發光層的半導體發光元件中，要求進一步提高發光輸出。

因此，本發明的目的在於提供一種提高發光輸出的半導體發光元件以及半導體發光元件的製造方法。 [解決課題之手段]

於至少含有In及P的InGaAsP系III-V族半導體，如專利文獻1的實施方式般通常使用未摻雜活性層（阱層）。另外，有報告顯示於與InGaAsP系不同的AlInGaP系III-V族半導體，較佳為將活性層設為未摻雜或低水準的摻雜，另外，與n型相比p型摻雜較佳，但於InGaAsP系沒有任何見解。本發明者等人為了解決所述課題而進行了努力研究，結果獲得如下見解：藉由於特定的濃度範圍將n型摻雜劑注入活性層，可利於解決所述課題，從而完成本發明。

本發明的要旨構成為如下所述。本發明的半導體發光元件是包括半導體積層體的半導體發光元件，所述半導體積層體是積層有多層至少包含In及P的InGaAsP系III-V族化合物半導體層而成，其中所述半導體積層體依序包括n型包覆層、活性層、及P型包覆層，且所述活性層是交替地重覆積層阱層及障壁層而成的多重量子阱結構，並且n型摻雜劑僅包含於所述阱層，或包含於所述阱層與所述障壁層兩者，所述活性層的n型摻雜劑的摻雜劑濃度為7.6×10¹⁵ atoms/cm³ ～1.7×10¹⁷ atoms/cm³ 。

於本發明的半導體發光元件中，較佳為所述活性層的n型摻雜劑的摻雜劑濃度為1.1×10¹⁶ atoms/cm³ ～1.4×10¹⁷ atoms/cm³ 。

於本發明的半導體發光元件中，較佳為於所述活性層與所述p型包覆層之間更包括未摻雜層，所述未摻雜層的厚度為5 nm～500 nm。

本發明的半導體發光元件的製造方法包括形成半導體積層體的步驟，所述半導體積層體是積層有多層至少包含In及P的InGaAsP系III-V族化合物半導體層而成，其中所述半導體積層體依序包括n型包覆層、活性層、及P型包覆層，且所述活性層是交替地重覆積層阱層及障壁層而成的多重量子阱結構，於形成所述活性層的步驟中，使包含n型摻雜劑的摻雜氣體僅流入至所述阱層，或流入至所述阱層及所述障壁層兩者，所述活性層的n型摻雜劑的摻雜劑濃度為7.6×10¹⁵ atoms/cm³ ～1.7×10¹⁷ atoms/cm³ 。

於本發明的半導體發光元件的製造方法中，較佳為所述活性層的n型摻雜劑的摻雜劑濃度為1.1×10¹⁶ atoms/cm³ ～1.4×10¹⁷ atoms/cm³ 。

於本發明的半導體發光元件的製造方法中，較佳為形成所述半導體積層體的步驟包括於所述活性層與所述p型包覆層之間形成未摻雜層的步驟，所述未摻雜層的厚度為5 nm～500 nm。 [發明的效果]

根據本發明，可提供一種提高發光輸出的半導體發光元件以及半導體發光元件的製造方法。

於對本發明的實施方式進行說明前，預先對以下方面進行說明。首先，本說明書中，於不明確組成比而僅表述為「InGaAsP」的情況是指如下任意的化合物：III族元素（In、Ga的合計）與V族元素（As、P）的化學組成比為1：1，且作為III族元素的In及Ga的比率、以及作為V族元素的As及P的比率分別不固定。該情況設為包含在III族元素中不含In及Ga的任一者的情況，且包含在V族元素中不含As及P的任一者的情況者。其中，於明確記載為「至少包含In及P」的InGaAsP的情況下，設為在III族元素中包含超過0%且為100%以下的In，且在V族元素中包含超過0%且為100%以下的P者。另外，於表述為「InGaP」的情況下，是指所述「InGaAsP」中除製造上不可避免的混入之外不含As，於表述為「InGaAs」的情況下，是指所述「InGaAsP」中除製造上不可避免的混入之外不含P。同樣地，於表述為「InAsP」的情況下，是指所述「InGaAsP」中除製造上不可避免的混入之外不含Ga，於表述為「GaAsP」的情況下，是指所述「InGaAsP」中除製造上不可避免的混入之外不含In。而且，於表述為「InP」的情況下，是指所述「InGaAsP」中除製造上不可避免的混入之外不含Ga及As。再者，InGaAsP或InGaAs等的各成分組成比可藉由光致發光測定及X射線繞射測定等來測定。另外，此處所說的「製造上的不可避免的混入」是指除使用原料氣體的製造裝置上的不可避免的混入外，還指結晶成長時或其後的伴隨著熱處理的各層界面上的原子的擴散現象等。

另外，本說明書中，將作為p型電性地發揮功能的層稱為p型層，將作為n型電性地發揮功能的層稱為n型層。另一方面，於未有意地添加Si、Zn、S、Sn、Mg等特定雜質而不會作為p型或n型電性地發揮功能的情況下，稱為「i型」或「未摻雜」。亦可於未摻雜的InGaAsP層中混入製造過程中的不可避免的雜質。具體而言，本說明書中視為：於摻雜劑濃度低（例如未滿7.6×10¹⁵ atoms/cm³ ）的情況下為「未摻雜」。Si、Zn、S、Sn、Mg等雜質濃度的值設為藉由二次離子質譜（Secondary Ion Mass Spectroscopy，SIMS）分析而得者。同樣地，活性層的n型摻雜劑（例如Si、S、Te、Sn、Ge、O等）雜質濃度（「摻雜劑濃度」）的值亦設為藉由SIMS分析而得者。再者，於SIMS分析中，薄的阱層與障壁層的摻雜劑濃度的差異無法區分。藉由SIMS分析而得的活性層的摻雜劑濃度的值認為是觀測阱層與障壁層的摻雜劑濃度的平均值而得者。因此，設為不區分阱層與障壁層而作為活性層的摻雜劑濃度的值判斷。另外，於與活性層鄰接的層的邊界附近，摻雜劑濃度的值大幅變動，故將活性層的厚度方向的中央的摻雜劑濃度的值設為本發明的活性層的摻雜劑濃度的值。

另外，所形成的各層的厚度整體可使用光干涉式膜厚測定器來測定。進而，各層的厚度分別可根據利用光干涉式膜厚測定器及穿透式電子顯微鏡觀察成長層的剖面來算出。另外，於如超晶格結構般各層的厚度小的情況下，可使用穿透式電子顯微鏡-能量散射光譜（Transmission Electron Microscope-Energy Dispersion Spectrum，TEM-EDS）來測定厚度。另外，亦可以使用TEM-EDS來判斷活性層的n型摻雜劑（例如Si，S，Te，Sn，Ge，O等）雜質是否僅包含於構成活性層的阱層，或者包含於阱層與障壁層兩者。再者，剖面圖中，於規定層具有傾斜面的情況下，該層的厚度設為使用距離所述層的正下層的平坦面的最大高度者。

以下，參照圖式來詳細地對本發明的實施方式進行說明。再者，原則上對相同構成要素標註相同的參照編號，並省略重覆的說明。各圖中，為了便於說明，將基板及各層的縱橫比率自實際比率誇張地表示。為了便於說明，首先對半導體發光元件的製造方法的實施方式進行說明。

＜半導體發光元件的製造方法＞（第一步驟）於本發明的一實施方式的半導體發光元件的製造方法中，首先，如圖1A所示，首先準備InP成長用基板10。InP成長用基板10亦可使用通常可獲取的n型InP基板、未摻雜的InP基板、及p型InP基板的任一者。於本實施方式中，InP成長用基板10為n型InP基板。

接著，如圖1B所示，於第一步驟中，於InP成長用基板10上形成蝕刻停止層20。蝕刻停止層20防止於之後的步驟中藉由蝕刻將InP成長用基板10去除時，連半導體積層體30亦被去除。可使用n型InGaAs層作為蝕刻停止層，該情況下，為了與InP成長用基板10晶格匹配，較佳為將III族元素的In組成比設為0.3～0.7，更佳為設為0.5～0.6。蝕刻停止層20可為單層，或者亦可為與其他層的複合層（例如，超晶格應變層（strained layer superlattices，SLS層））。蝕刻停止層20例如可由磊晶成長形成，例如，可利用有機金屬氣相成長（Metal Organic Chemical Vapor Deposition，MOCVD）法或分子束磊晶（Molecular Beam Epitaxy，MBE）法、濺鍍法等公知的薄膜成長方法形成。例如，以規定的混合比使用作為In源的三甲基銦（TMIn）、作為Ga源的三甲基鎵（TMGa）、作為As源的砷化氫（AsH₃ ），使用載氣且使該些原料氣體氣相成長，藉此可根據成長時間以所需厚度形成InGaAs層。關於蝕刻停止層20，只要與所述InGaAs層同程度地設為與InP成長用基板10晶格常數接近的組成比，則亦可設為AlInAs或AlInGaAs、InGaAsP。

接著，如圖1B所示，於第一步驟中，於蝕刻停止層20上形成積層有多層至少包含In及P的InGaAsP系III-V族化合物半導體層的半導體積層體30。

此處，半導體積層體30（本實施方式中自蝕刻停止層20側起）依序包含n型包覆層31、活性層35及p型包覆層37，n型包覆層31、活性層35及p型包覆層37分別較佳為包含至少含有In及P的InGaAsP系III-V族化合物半導體的層。

本實施方式中，半導體積層體30設為利用n型包覆層31及p型包覆層37夾持活性層35而成的多重量子阱（Multiple Quantum Well，MQW）結構。藉此，可藉由抑制結晶缺陷而提高光輸出。本實施方式中，多重量子阱結構為交替地重覆阱層35W及障壁層35B而得的結構，該情況下，較佳為可將阱層35W設為InGaAsP，將障壁層35B設為較阱層35W而言能隙大的InGaAsP。藉由所述半導體積層體30，可將半導體發光元件100的發光波長設為所需的近紅外區域的波長。例如，可藉由InGaAsP系III-V族化合物的組成變更而將發光峰值波長設為1000 nm～1650 nm，若為MQW結構的情況，則除了InGaAsP系III-V族化合物的組成變更以外，亦可藉由調整阱層與障壁層的組成差並對阱層施加應變，而將發光峰值波長設為1000 nm～1900 nm。再者，較佳為使用n型InP包覆層作為n型包覆層31，較佳為使用p型InP包覆層作為p型包覆層37。另外，於將阱層35W的成分組成表示為In_xw Ga_1-xw As_yw P_1-yw 的情況下，可設為0.5≦xw≦1且0.5≦yw≦1，較佳為設為0.6≦xw≦0.8且0.3≦yw≦1。另外，於將障壁層35B的成分組成表示為In_xb Ga_1-xb As_yb P_1-yb 的情況下，可設為0.5≦xb≦1且0≦yb≦0.5，較佳為設為0.8≦xb≦1且0≦yb≦0.2。

此處，於本實施方式，活性層35為交替地重覆積層阱層35W及障壁層35B而得的多重量子阱結構。而且，僅阱層35W或阱層35W及障壁層35B兩者含有n型摻雜劑。而且活性層的Si的摻雜劑濃度為7.6×10¹⁵ atoms/cm³ ～1.7×10¹⁷ atoms/cm³ 。作為n型摻雜劑，例如可列舉Si、S、Te、Sn、Ge、O等。作為n型摻雜劑最佳為Si。再者，本發明中，較佳為僅阱層35W或阱層35W及障壁層35B兩者的n型摻雜劑的摻雜劑濃度為1.1×10¹⁶ atoms/cm³ ～1.4×10¹⁷ atoms/cm³ 。另外，於活性層35內，既可將n型摻雜劑的摻雜劑濃度設為均勻，亦可設為不均勻。例如，可使與n型包覆層31（或後述的n型包覆層31側的i型InP間隔層）鄰接一側的濃度高於與p型包覆層37（或後述的p型包覆層37側的i型InP間隔層）鄰接一側的濃度，或者，亦可使與p型包覆層37（或後述的p型包覆層37側的i型InP間隔層）鄰接一側的濃度高於與n型包覆層31（或後述的n型包覆層31側的InP間隔層）鄰接一側的濃度，或者，亦可使與n型包覆層31（或後述的n型包覆層31側的InP間隔層）鄰接一側的濃度、及與p型包覆層37（或後述的p型包覆層37側的i型InP間隔層）鄰接一側的濃度高於（或低於）中央。

半導體積層體30的整體的厚度並無限制，例如可設為2 μm～8 μm。另外，n型包覆層31的厚度亦無限制，例如可設為1 μm～5 μm。進而，活性層35的厚度亦無限制，例如可設為100 nm～1000 nm。另外，本發明中，p型包覆層37的厚度並無特別限定，例如可設為1 μm～5 μm。於活性層35具有量子阱結構的情況下，可將阱層35W的厚度設為3 nm～15 nm，可將障壁層35B的厚度設為5 nm～15 nm，可將兩者的組數設為3～50。

另外，如圖1B所示，半導體積層體30亦較佳為於p型包覆層37上具有包含至少含有In及P的InGaAsP的p型覆蓋（cap）層39。藉由設置p型覆蓋層39，可緩和晶格不匹配。p型覆蓋層39的厚度並無限制，例如可設為50 nm～200 nm。於本實施方式中，半導體積層體30的最表層為p型覆蓋層39，但是於本發明中，由於p型覆蓋層39為任意的構成，因此例如可將半導體積層體30的最表層設為p型包覆層37。

再者，雖未圖示，但半導體積層體30較佳為於活性層35與p型包覆層之間具有未摻雜層，未摻雜層較佳為i型InP間隔層。藉由設置未摻雜層，可防止活性層35與p型包覆層之間的不需要的摻雜劑的擴散。再者，未摻雜層的厚度可根據p型包覆層的摻雜劑濃度設定。未摻雜層的厚度並無限制，例如可設為5 nm～500 nm。本實施方式中，尤其形成於活性層35與p型包覆層之間的未摻雜層的厚度較佳為100 nm以上，更佳為300 nm以上。另外，半導體積層體30亦較佳為於n型包覆層31與活性層35之間亦具有InP間隔層。n型包覆層31與活性層35之間的InP間隔層可設為i型或n型。所述InP間隔層的厚度並無限制，例如可設為5 nm～500 nm。

此處，半導體積層體30的各層可藉由磊晶成長而形成，例如可藉由有機金屬氣相成長（MOCVD）法或分子束磊晶（MBE）法、濺鍍法等公知的薄膜成長方法而形成。例如，以規定的混合比使用作為In源的三甲基銦（TMIn）、作為Ga源的三甲基鎵（TMGa）、作為As源的砷化氫（AsH₃ ）、作為P源的膦（PH₃ ），使用載氣且使該些原料氣體氣相成長，藉此可根據成長時間以所需厚度形成InGaAsP層。再者，關於進行了磊晶成長的其他InGaAsP層，亦可藉由同樣的方法而形成。於將各層摻雜為p型或n型的情況下，只要視需要進而使用作為摻雜源的氣體即可。尤其，當將活性層35的n型摻雜劑濃度的摻雜劑濃度設為所述範圍（7.6×10¹⁵ atoms/cm³ ～1.7×10¹⁷ atoms/cm³ ，較佳設為1.1×10¹⁶ atoms/cm³ ～1.4×10¹⁷ atoms/cm³ ）時，可調整形成活性層35時的n型摻雜劑的摻雜氣體的氣體流量等來調整活性層35的摻雜劑濃度。如所述般於在活性層35內變更摻雜劑濃度的情況下，亦可藉由調整摻雜氣體的氣體流量的同時形成活性層35，來調整活性層35內的n型摻雜劑的摻雜劑濃度的分佈。具體而言，可於提高摻雜劑濃度時，增大氣體流量。

（第二步驟）接著，如圖1C所示，於第二步驟中，於半導體積層體30上形成包含III-V族化合物半導體的接觸層41。例如，如圖1C所示，可於p型覆蓋層39上形成p型接觸層41。p型接觸層41為與後述的歐姆金屬部43相接且介於歐姆金屬部43與半導體積層體30之間的層，與半導體積層體30相比，只要為與歐姆金屬部43之間的接觸電阻小的組成即可，例如可使用p型InGaAs層。接觸層41的厚度並無限制，例如可設為50 nm～200 nm。

（第三步驟）接著，如圖2A所示，於第三步驟中，於接觸層41上的一部分形成歐姆金屬部43，並且於接觸層41的表面殘留露出區域E1。歐姆金屬部43可以規定圖案分散成島狀而形成。於使用p型InGaAs層作為p型接觸層41的情況下，例如可使用Au、AuZn、AuBe、AuTi等作為歐姆金屬部43，亦較佳為使用該些的積層結構。例如，可將Au/AuZn/Au設為歐姆金屬部43。歐姆金屬部43的厚度（或合計厚度）並無限制，可設為例如300 nm～1300 nm、更佳為350 nm～800 nm。

此處，若例如於接觸層41的表面形成抗蝕劑圖案，並使歐姆金屬部43蒸鍍，將抗蝕劑圖案剝離而形成，則可進行第三步驟。另外，即便於接觸層41的整個表面形成規定的金屬層，並於所述金屬層上形成遮罩，進行蝕刻等而形成歐姆金屬部43，亦可進行第三步驟。任一情況下，如圖2A所示，亦於接觸層41上的一部分形成有歐姆金屬部43，且於接觸層41的表面形成有與歐姆金屬部43不接觸的表面、即露出區域E1。

再者，歐姆金屬部43的形狀如圖2A所示於剖視圖中為梯形狀，但其僅為示意性的例示。歐姆金屬部43的形狀於剖視圖中可形成為矩形狀，亦可於角部具有圓弧。

（第四步驟）接著，如圖2B所示，於第四步驟中，將露出區域E1中的接觸層41去除直至半導體積層體30的表面露出為止，形成包含歐姆金屬部43及接觸層41a的接觸部40，並且形成半導體積層體30的露出面E2。即，對之前的第三步驟中形成的歐姆金屬部43以外的部位中的接觸層41進行蝕刻，直至作為半導體積層體30的最表層的p型覆蓋層39的表面露出為止，而成為接觸層41a。例如只要於歐姆金屬部43及其附近（2 μm～5 μm左右）形成抗蝕劑遮罩，並藉由酒石酸-過氧化氫系等對接觸層41的露出區域E1進行濕式蝕刻即可。除此以外，亦可藉由無機酸-過氧化氫系及有機酸-過氧化氫系等進行濕式蝕刻。另外，於在第三步驟中於金屬層上形成遮罩，並藉由蝕刻而形成歐姆金屬部43的情況下，亦可連續進行第四步驟的蝕刻。

再者，接觸部40的厚度相當於接觸層41（41a）及歐姆金屬部43的合計厚度，可設為350 nm～1500 nm、更佳為400 nm～1000 nm。

（第五步驟）接著，如圖2C所示，於第五步驟中，於半導體積層體30的露出面E2上的至少一部分形成電介質層50。所述電介質層50例如可以如下方式形成。

首先，以包覆半導體積層體30及接觸部40的方式，於半導體積層體30上的整個面將電介質層成膜。作為成膜法，可應用電漿化學氣相沈積（Chemical Vapor Deposition，CVD）法或濺鍍法等公知的手法。而且，於在經成膜的電介質層表面的接觸部40的上方，於電介質層50形成有接觸部上的電介質的情況下，只要視需要形成遮罩，並藉由蝕刻等將所述接觸部上的電介質去除即可。例如，可使用緩衝氫氟酸（buffered hydrofluoric acid，BHF）等來對接觸部上的電介質進行濕式蝕刻。

另外，作為變形例，如圖5所示，亦較佳為於半導體積層體30的露出面E2上的一部分形成電介質層50，並且將接觸部40的周圍設為露出部E3。所述電介質層50及露出部E3例如可以如下方式形成。首先，於半導體積層體30上的整個面將電介質層成膜，於經成膜的電介質層表面的接觸部40的上方，利用抗蝕劑形成完全包圍接觸部的窗口圖案。該情況下，窗口圖案較佳為相對於接觸部的寬度方向及長邊方向的長度分別具有1 μm～5 μm左右的擴展。使用以所述方式形成的抗蝕劑圖案，藉由蝕刻將接觸部周邊的電介質去除，藉此形成有電介質層50，並且接觸部40的周圍成為露出部E3。

藉由設置所述露出部E3，而形成有半導體發光元件100的散熱路徑。為了確實地獲得所述效果，較佳為將露出部E3的寬度W（參照圖5）設為0.5 μm以上且5 μm以下，更佳為設為1 μm以上且3.5 μm以下。

再者，亦較佳為將電介質層50與半導體積層體30接觸的接觸面積率設為80%以上且95%以下。原因在於：藉由減少接觸部41的面積，增加電介質層50的面積，可抑制接觸部的光吸收。再者，接觸面積率可於晶圓的狀態下進行測定，且於根據單片化後的半導體發光元件的狀態倒算接觸面積率的情況下，亦可假定單片化時經去除的半導體層（存在電介質層的區域）的寬度為單寬度20 μm～30 μm（兩寬度40 μm～60 μm）而算出。

再者，於第五步驟中，電介質層50的厚度H₁ 與接觸部40的厚度H₂ 的關係並無特別限制，如圖5所示，於將電介質層50的厚度表示為H₁ ，將接觸部40的厚度表示為H₂ 的情況下，可設為H₁ ≧H₂ ，亦較佳為設為H₁ ＞H₂ 。該條件下，可將電介質層50的厚度設為例如360 nm～1600 nm、更佳為410 nm～1100 nm。另外，亦較佳為將電介質層50的厚度H₁ 與接觸部40的厚度H₂ 之差H₁ -H₂ 設為10 nm以上且100 nm以下。

另外，可使用SiO₂ 、SiN、ITO或AlN等作為電介質層50，尤佳為電介質層50包含SiO₂ 。原因在於：SiO₂ 容易藉由BHF等進行蝕刻加工。

（第六步驟）接著，如圖3A所示，於第六步驟中，於電介質層50及接觸部40上形成以Au為主成分的金屬反射層60。於第五步驟，於形成露出部E3的情況下，金屬反射層60亦形成於露出部E3上。所謂以Au為主成分的金屬反射層60是指金屬反射層60的組成中Au佔超過50質量%，更佳為是指Au為80質量%以上。金屬反射層60可包含多層金屬層，於包含含有Au的金屬層（以下，「Au金屬層」）的情況下，較佳為金屬反射層60的合計厚度中，將Au金屬層的厚度設為超過50%。構成金屬反射層60的金屬除了Au以外，可使用Al、Pt、Ti、Ag等。例如，金屬反射層60可為僅包含Au的單一層，金屬反射層60中亦可包含兩層以上的Au金屬層。為了確實地進行後續的第七步驟中的接合，較佳為將金屬反射層60的最表層（與半導體積層體30為相反側的面）設為Au金屬層。例如，可於電介質層50、露出部E3及接觸部40上以Al、Au、Pt、Au的順序將金屬層成膜，而製成金屬反射層60。可將金屬反射層60中的Au金屬層的一層的厚度設為例如400 nm～2000 nm，可將包含Au以外的金屬的金屬層的厚度設為例如5 nm～200 nm。金屬反射層60可藉由蒸鍍法等通常的手法，於電介質層50、露出部E3及接觸部40上成膜而形成。

（第七步驟）接著，如圖3B所示，於第七步驟中，將表面設置有金屬接合層70的導電性支持基板80經由金屬接合層70而與金屬反射層60接合。只要藉由濺鍍法或蒸鍍法等於導電性支持基板80的表面預先形成金屬接合層70即可。將所述金屬接合層70與金屬反射層60相向配置並貼合，並於250℃～500℃左右的溫度下進行加熱壓縮接合，藉此可進行兩者的接合。

與金屬反射層60接合的金屬接合層70可使用Ti、Pt、Au等金屬、或者與金形成共晶合金的金屬（Sn等），較佳為設為將該些積層而成者。例如，可將自導電性支持基板80的表面依次積層厚度400 nm～800 nm的Ti、厚度5 nm～20 nm的Pt、厚度700 nm～1200 nm的Au者設為金屬接合層70。再者，為了容易使金屬反射層60與金屬接合層70接合，較佳為將金屬接合層70側的最表層設為Au金屬層，亦將金屬反射層60的金屬接合層70側的金屬層設為Au，而利用Au-Au擴散進行Au彼此的接合。

此處，作為導電性支持基板80，設為使用相對於近紅外波長而透明的導電性的Si基板。Si基板的硬度較InP基板高，故不易破損。因此，與使用InP基板的情況相比，藉由使用Si基板，與從前相比可大幅減小導電性支持基板80的厚度。另外，與InP基板相比，Si基板於放熱性、成本方面亦有利。

（第八步驟）接著，如圖4A所示，於第八步驟中，將InP成長用基板10去除。InP成長用基板10例如可使用鹽酸稀釋液藉由濕式蝕刻而加以去除，於本實施方式中，由於形成蝕刻停止層20，故可利用該蝕刻停止層使蝕刻結束。再者，於蝕刻停止層為n型InGaAs層的情況下，例如只要使用硫酸-過氧化氫系藉由濕式蝕刻來去除即可。

（第九步驟）接著，如圖4B所示，包括如下步驟：於導電性支持基板80的背面形成背面電極91，於半導體積層體30的表面形成上表面電極93。上表面電極93可包含配線部93a及墊片部93b。背面電極91及上表面電極93的形成可使用公知的手法，例如可使用濺鍍法、電子束蒸鍍法或電阻加熱法等。

可以所述方式製作半導體發光元件100。根據本實施方式的半導體發光元件的製造方法，所製造的半導體發光元件100使用導電性的Si基板作為導電性支持基板80，故與將InP基板作為支持基板的製造方法相比，可以充分減小支持基板的厚度。因此，亦可減小半導體發光元件100的總厚度，故可使半導體發光元件100小型化。進而，根據本實施方式的半導體發光元件的製造方法，於Si基板側設置金屬反射層60，因此與Si基板為相反側的面成為主要的光輸出口。另一方面，將先前的InP基板作為成長用基板兼支持基板的半導體發光元件的製造方法中，半導體積層體的上下兩面側及側面側成為光輸出口。因此，於依照本實施方式的半導體發光元件的情況下，與先前型半導體發光元件的製造方法相比，於半導體發光元件的放射光為窄指向性的方面而言亦有利。

而且，根據本實施方式的半導體發光元件的製造方法，僅阱層35W，或阱層35W及障壁層35B兩者的n型摻雜劑的摻雜劑濃度為7.6×10¹⁵ atoms/cm³ 以上，故摻雜原子（例如Si、S、Ge、O等原子）作為界面活性劑（surfactant）發揮作用，可延長In的表面擴散長度。另外，若摻雜劑量過多，則雜質原子佔據晶體成長表面的熱力學上穩定的晶格位置的概率變高，該雜質原子成為三維島狀成長的起點，藉由三維成長於表面產生凹凸，這成為缺陷或位錯的原因，故無法獲得良好的結晶性。根據本實施方式的半導體發光元件的製造方法，僅阱層35W，或阱層35W及障壁層35B兩者的n型摻雜劑的摻雜劑濃度為1.7×10¹⁷ atoms/cm³ 以下，故不會變成過剩的摻雜劑量，從而可獲得具有良好的結晶性的活性層35。如此，根據本實施方式的半導體發光元件的製造方法，藉由僅阱層35W，或阱層35W及障壁層35B兩者的n型摻雜劑的摻雜劑濃度為7.6×10¹⁵ atoms/cm³ ～1.7×10¹⁷ atoms/cm³ 以下，可提高發光輸出。藉由同樣的理由，活性層35較佳為含有摻雜劑濃度1.1×10¹⁶ atoms/cm³ ～1.4×10¹⁷ atoms/cm³ 的n型摻雜劑。

另外，於本實施方式的半導體發光元件的製造方法中，較佳為於活性層35與p型包覆層37之間更具有未摻雜層，未摻雜層的厚度為5 nm～500 nm。這是因為伴隨著僅阱層35W，或阱層35W及障壁層35B兩者的n型摻雜劑的摻雜劑濃度為7.6×10¹⁵ atoms/cm³ ～1.7×10¹⁷ atoms/cm³ （較佳為1.1×10¹⁶ atoms/cm³ ～1.4×10¹⁷ atoms/cm³ ），可提高發光輸出及發光輸出的維持率。即，由於固相擴散到活性層35中的雜質成為非發行再結合的中心，所以會消耗注入活性層35中的載體，其結果使內部吸收損耗增大，使特性惡化。與此相對，若為了防止擴散而加厚未摻雜層的厚度，則PN接合面成為移動的狀態（所謂的遠結（remote junction）），元件特性下降。因此，將未摻雜層設為5 nm以上的厚度來防止固相擴散的同時，另一方面，藉由將未摻雜層減薄為500 nm以下的厚度，使正向電壓不會過度上升，從而可提高輸出的線形性。

此處，雖未圖示，但依照本實施方式的製造方法亦較佳為其進而包括：研磨步驟，將導電性支持基板80的厚度研磨至80 μm以上且未滿200 μm的範圍內。本實施方式中，使用Si基板作為導電性支持基板80，因此即便將導電性支持基板80研磨至厚度未滿200 μm，亦不會產生破損。進而，可將導電性支持基板80的厚度研磨至150 μm以下，且亦可研磨至100 μm以下。其中，若將導電性支持基板80的厚度研磨至未滿80 μm，則即便為Si基板亦產生破損，因此較佳為將厚度的下限設為80 μm。另外，若導電性支持基板80的厚度為80 μm以上，則可充分處理半導體發光元件100。

所述研磨步驟可於所述第七步驟前進行，亦可於第七步驟與第八步驟之間、或者第八步驟後的任一階段進行，更佳為第八步驟後。原因在於：藉由減少使用經薄型化的晶圓而進行加工的步驟，可更確實地防止晶圓的破裂。再者，於在第八步驟後進行研磨步驟的情況下，設為於形成後述背面電極前進行研磨步驟。再者，包含Si基板的導電性支持基板80的研磨可藉由通常的機械研磨而進行，亦可併用蝕刻。

＜半導體發光元件＞接著，對本發明的半導體發光元件的一實施方式進行說明。本發明的一實施方式的半導體發光元件為藉由在縱方向流通電流而發揮功能的縱型半導體發光元件100。即，如圖4B所示，所述半導體發光元件100具有：導電性支持基板80；設置於導電性支持基板80的表面的金屬接合層70；設置於金屬接合層70上的金屬反射層60；設置於金屬反射層60上且積層有多層至少包含In及P的InGaAsP系III-V族化合物半導體層的半導體積層體30；以及並列設置於金屬反射層60及半導體積層體30之間的電介質層50及接觸部40。而且，金屬反射層60的主成分為Au，導電性支持基板80包含導電性Si基板。如圖4B所示，本實施方式的半導體發光元件100具有背面電極91及上表面電極93。

對於各構成要素，與半導體發光元件的製造方法的實施方式中所說明者相同，故省略說明，尤其，如所述般，於本實施方式的半導體發光元件中，半導體積層體30依序（本實施方式中自蝕刻停止層20起）包含n型包覆層31、活性層35、及p型包覆層37。另外，尤其於本實施方式中，半導體積層體30為利用n型包覆層31及p型包覆層37夾持活性層35而成的多重量子阱結構。另外，本實施方式中，活性層35為交替地重覆積層阱層35W及障壁層35B而得的多重量子阱結構，僅阱層35W，或阱層35W及障壁層35B兩者的n型摻雜劑的摻雜劑濃度為7.6×10¹⁵ atoms/cm³ ～1.7×10¹⁷ atoms/cm³ （較佳為1.1×10¹⁶ atoms/cm³ ～1.4×10¹⁷ atoms/cm³ ）。

如上所述，關於半導體發光元件100，由於使用導電性Si基板作為導電性支持基板80，因此可充分減小支持基板的厚度。另外，半導體發光元件100中，於Si基板側設置有金屬反射層60，因此與先前型半導體發光元件相比，於放射光為窄指向性的方面而言亦有利。

另外，本實施方式中，可將導電性支持基板80的厚度設為80 μm以上且未滿200 μm，亦可將厚度設為150 μm以下，亦可設為100 μm以下。

另外，本實施方式中，n型包覆層31、活性層35及p型包覆層37較佳為包含至少含有In及P的InGaAsP系III-V族化合物半導體的層。而且，電介質層較佳為包含SiO₂ 。

而且，於本實施方式中，僅阱層35W，或阱層35W及障壁層35B兩者的n型摻雜劑的摻雜劑濃度為7.6×10¹⁵ atoms/cm³ ～1.7×10¹⁷ atoms/cm³ 。藉此，如所述般，摻雜原子（例如Si、S、Te、Sn、Ge、O等原子）作為界面活性劑發揮作用，可延長In的表面擴散長度，從而可獲得具有良好結晶性的活性層35，藉此可提高發光輸出。藉由同樣的理由，活性層35的n型摻雜劑的摻雜劑濃度較佳為1.1×10¹⁶ atoms/cm³ ～1.4×10¹⁷ atoms/cm³ 。另外，如所述般，較佳為於活性層35與p型包覆層37之間更具有未摻雜層，未摻雜層的厚度為5 nm～500 nm。

＜變形例＞於所述實施方式中，為貼合Si基板用作支持基板，並去除InP成長用基板10的實施方式，但本發明並不限於此種貼合型的半導體發光元件。即，於所述的半導體發光元件的製造方法的實施方式，若不進行圖3B所示的貼合支持基板的步驟及圖4A所示的去除InP成長用基板10的步驟，而形成上表面電極及背面電極，則可形成維持使用InP成長用基板10的半導體發光元件。當然，由於不去除InP成長用基板10，故於圖1B所示的第一步驟，無需形成蝕刻停止層20。該情況下，活性層35亦為交替地重疊積層阱層35W與障壁層35B而成的多重量子阱結構，且僅阱層35W，或阱層35W與障壁層35B兩者的n型摻雜劑的摻雜劑濃度為7.6×10¹⁵ atoms/cm³ ～1.7×10¹⁷ atoms/cm³ ，藉此如上所述可提高發光輸出。藉由同樣的理由，該情況下，亦較佳為僅阱層35W，或阱層35W與障壁層35B兩者的n型摻雜劑的摻雜劑濃度為1.1×10¹⁶ atoms/cm³ ～1.4×10¹⁷ atoms/cm³ 。進而，該情況下，亦較佳為於活性層35與p型包覆層37之間更具有未摻雜層，未摻雜層的厚度為5 nm～500 nm。

以上，已說明本發明的實施方式，但本發明並不限定於所述實施方式。例如，於所述實施方式中，設為使用n型InP基板作為InP成長用基板10的實施方式，因此關於形成於InP成長用基板10上的各層的n型及p型為如上所述，但是於本發明中，亦可使用p型InP基板，所述情況下，當然理解為各層的導電型的n型/p型與所述實施方式反轉。其中，即便於所述情況下，活性層亦為交替地重疊積層阱層與障壁層而成的多重量子阱結構，僅阱層或阱層及障壁層兩者含有n型摻雜劑，且活性層所含的n型摻雜劑的摻雜劑濃度為7.6×10¹⁵ atoms/cm³ ～1.7×10¹⁷ atoms/cm³ （較佳為1.1×10¹⁶ atoms/cm³ ～1.4×10¹⁷ atoms/cm³ ）。另外，於使用未摻雜的InP基板作為InP成長用基板10的情況下，只要對應於形成於InP成長用基板10上的半導體層的導電性（p型或n型）來確定各層的導電性即可。其中，即便於所述情況下，活性層亦為交替地重疊積層阱層與障壁層而成的多重量子阱結構，僅阱層或阱層及障壁層兩者含有n型摻雜劑，且活性層所含的n型摻雜劑的摻雜劑濃度為7.6×10¹⁵ atoms/cm³ ～1.7×10¹⁷ atoms/cm³ （較佳為1.1×10¹⁶ atoms/cm³ ～1.4×10¹⁷ atoms/cm³ ）。以下，使用實施例對本發明進行更詳細地說明，但本發明並不受以下實施例的任何限定。 [實施例]

（發明例1）按照圖1A～圖4B所示的流程圖，製作發明例1的半導體發光元件。具體而言為如下所述。

首先，藉由MOCVD法於S摻雜的n型InP基板（100）的面上依次形成Si摻雜的n型In_0.57 Ga_0.43 As蝕刻停止層（厚度：200 nm）、Si摻雜的n型InP包覆層（厚度：2 μm）、n型InP間隔層（厚度：320 nm）、發光波長1450 nm的量子阱結構的活性層（合計180 nm）、未摻雜的i型InP間隔層（厚度：320 nm）、Zn摻雜的p型InP包覆層（厚度：1.2 μm）、Zn摻雜的p型In_0.8 Ga_0.20 As_0.5 P_0.5 覆蓋層（厚度：50 nm）、Zn摻雜的p型In_0.57 Ga_0.43 As接觸層（厚度：100 nm）。再者，於形成量子阱結構的活性層時，交替積層In_0.73 Ga_0.27 As_0.5 P_0.5 阱層（厚度：10 nm）及InP障壁層（厚度：8 nm）各10層。於形成活性層時，於阱層與障壁層兩者，流入包含Si的摻雜氣體（Si₂ H₆ ）作為n型摻雜劑（流量：70 cc）。藉由SIMS來測量摻雜劑濃度的結果，可知活性層中的Si摻雜劑濃度為9.3×10¹⁶ atoms/cm³ （參照圖7）。再者，將作為n型摻雜劑的包含Si的摻雜氣體（Si₂ H₆ ）的流量設為與障壁層相同的量（流量：70 cc）的n型InP間隔層的Si摻雜劑濃度為2.3×10¹⁷ atoms/cm³ （參照圖7）。於SIMS分析中，無法區分薄的阱層與障壁層的Si摻雜劑濃度的差異。嚴格來講，障壁層與阱層於形成時即便流動相同的流量，所含有的Si量亦不同，於SIMS分析中，設想觀測到了將障壁層與阱層合計的平均值。

如圖6A所示，於p型In_0.57 Ga_0.43 As接觸層上形成分散成島狀的p型歐姆電極部（Au/AuZn/Au，合計厚度：530 nm）。圖6A的I-I剖面圖相當於圖2A的示意剖面圖。於所述圖案形成時，形成抗蝕劑圖案，繼而蒸鍍歐姆電極，藉由抗蝕劑圖案的剝離而形成。於該狀態下使用光學顯微鏡俯視觀察晶圓的半導體層，結果p型歐姆電極部的朝半導體層的接觸面積率為4.5%。再者，圖6A的外形尺寸為380 μm見方。

其次，於p型歐姆電極部及其周邊形成抗蝕劑圖案，藉由酒石酸-過氧化氫系濕式蝕刻將形成有歐姆電極部的部位以外的p型In_0.57 Ga_0.43 As接觸層去除。其後，藉由電漿CVD法而於p型In_0.80 Ga_0.20 As_0.50 P_0.50 覆蓋層上的整個面形成包含SiO₂ 的電介質層（厚度：700 nm）。而且，於p型歐姆電極部的上方區域利用抗蝕劑形成在寬度方向及長邊方向加成寬度3 μm的形狀的窗口圖案，藉由利用BHF的濕式蝕刻將p型歐姆電極部及其周邊的電介質層去除，而使p型In_0.80 Ga_0.20 As_0.50 P_0.50 覆蓋層露出。此時，p型In_0.80 Ga_0.20 As_0.50 P_0.50 覆蓋層上的電介質層的高度H₁ （700 nm）比包含p型接觸層（厚度：130 nm）與p型歐姆電極部（厚度：530 nm）的接觸部的高度H₂ （660 nm）高40 nm。再者，於該狀態下使用光學顯微鏡俯視觀察晶圓的半導體層，結果電介質層（SiO₂ ）的接觸面積率為90%。

其次，藉由蒸鍍而於p型In_0.80 Ga_0.20 As_0.50 P_0.50 覆蓋層上的整個面形成金屬反射層（Al/Au/Pt/Au）。金屬反射層的各金屬層的厚度依次為10 nm、650 nm、100 nm、900 nm。

另一方面，於成為支持基板的導電性Si基板（厚度：300 μm）上形成金屬接合層（Ti/Pt/Au）。金屬接合層的各金屬層的厚度依次為650 nm、10 nm、900 nm。

將該些金屬反射層及金屬接合層相向配置，於300℃下進行加熱壓縮接合。而且，藉由鹽酸稀釋液對InP基板進行濕式蝕刻而去除，進而，使用硫酸-過氧化氫系藉由濕式蝕刻去除n型In_0.57 Ga_0.43 As蝕刻停止層。

其次，如圖6B所示，藉由抗蝕劑圖案形成、n型電極的蒸鍍、抗蝕劑圖案的剝離而於n型InP包覆層上形成n型電極（Au（厚度：10 nm）/Ge（厚度：33 nm）/Au（厚度：57 nm）/Ni（厚度：34 nm）/Au（厚度：800 nm）/Ti（厚度：100 nm）/Au（厚度：1000 nm））作為上表面電極的配線部。進而，於n型電極上形成墊片部（Ti（厚度：150 nm）/Pt（厚度：100 nm）/Au（厚度：2500 nm）），將上表面電極的圖案設為如圖6B所示般。圖6B的II-II剖面圖相當於圖4B。再者，與圖6A同樣地，圖6B的外形尺寸為380 μm見方。

最後，藉由平台蝕刻（mesa etching）將各元件間（寬度60 μm）的半導體層去除而形成切割線。而且，朝Si基板的背面側形成背面電極（Ti（厚度：10 nm）/Pt（厚度：50 nm）/Au（厚度200 nm）），藉由切割而進行晶片單片化，從而製作發明例1的半導體發光元件。

（發明例2）除於形成活性層時，於流入作為n型摻雜劑的包含Si的摻雜氣體時，於阱層與障壁層兩者，將流量設為7 cc以外，其他與發明例1同樣。藉由SIMS測量摻雜劑濃度的結果，可知活性層的Si摻雜劑濃度為1.4×10¹⁶ atoms/cm³ 。

（發明例3）除於形成活性層時，於流入作為n型摻雜劑的包含Si的摻雜氣體時，於阱層與障壁層兩者，將流量設為80cc，及未形成n型包覆層側的n型間隔層及p型包覆層側的i型InP間隔層以外，其他與發明例1同樣。藉由SIMS測量摻雜劑濃度的結果，可知活性層的Si摻雜劑濃度為1.1×10¹⁷ atoms/cm³ 的摻雜劑濃度。

（發明例4）除於形成活性層時，於流入作為n型摻雜劑的包含Si的摻雜氣體時，於阱層與障壁層兩者，將流量設為8 cc，及未形成n型包覆層側的n型間隔層及p型包覆層側的i型InP間隔層以外，其他與發明例1同樣。藉由SIMS測量摻雜劑濃度的結果，可知活性層的Si摻雜劑濃度為1.5×10¹⁶ atoms/cm³ 。

（比較例1）除將活性層及n型包覆層側的n型間隔層設為未摻雜以外，其他與發明例1同樣。

（比較例2）除於活性層流入作為p型摻雜劑的包含Mg的摻雜氣體（Cp₂ Mg），將流量設為95 cc以外，其他與發明例1同樣。

（比較例3）除於活性層流入作為p型摻雜劑的包含Mg的摻雜氣體（Cp₂ Mg），將流量設為500 cc以外，其他與發明例1同樣。

（比較例4）除於活性層流入作為p型摻雜劑的包含Zn的摻雜氣體（DEZn），將流量設為15 cc以外，其他與發明例1同樣。

（比較例5）除將活性層設為未摻雜以外，其他與發明例3、發明例4同樣。

＜評估1：發光輸出評估＞於發明例1～發明例4及比較例1～比較例5的半導體發光元件中使用恒電流電壓電源並流通20 mA的電流，測定此時的正向電壓Vf、利用積分球的發光輸出Po、及發光峰值波長λp，分別求出3個試樣的測定結果的平均值。將結果示於表1、表2中。再者，發光輸出Po（20 mA時）於表1、表2標準化示出（其中，表1中一併記載表示了以「mW」為單位的實測值），於表1，將比較例1的結果設為1.00來相對表示發明例1、發明例2及比較例2～比較例4的結果，另外，於表2，將比較例5的結果設為1.00來相對地表示發明例3、發明例4的結果。

＜評估2：發光輸出的維持率＞藉由剛製作完成後的半導體發光元件的積分球來測定初期的發光輸出（三個試樣的平均），其後對半導體發光元件於室溫下連續通電456小時20 mA後，藉由積分球測定發光輸出（三個試樣的平均）。將結果示於表1。

[表1]

[表2]

如表1、表2所示，藉由發明例3、發明例4與比較例5的比較、及發明例1、發明例2與比較例1～比較例4的比較，可知於活性層具有規定的摻雜劑濃度的n型摻雜劑的情況下，發光輸出提高。另外，如表1所示，可知活性層具有規定的摻雜劑濃度的n型摻雜劑，且具有規定厚度的p型包覆層側的i型InP間隔層，發明例1、發明例2與比較例1～比較例4相比，發光輸出的維持率亦提高。

接著，自發明例1變更Si摻雜氣體的流量，於發光層與p型包覆層之間未形成未摻雜層（i型InP間隔層）的情況、與形成為320 nm厚度的情況下分別製作將活性層的Si摻雜劑濃度設為1.4×10¹⁶ （atoms/cm³ ）及1.0×10¹⁷ （atoms/cm³ ）者，並藉由積分球測定輸入20 mA時的發光輸出Po，另外藉由所述測定方法及算出方法算出發光輸出的維持率。將所述結果示於表3。再者，表3中，評估結果於發光層與p型包覆層之間未形成未摻雜層的情況下，將於活性層未摻雜Si的情況（比較例5）的初期的發光輸出設為1.00而標準化地示出。另外，於在發光層的p型包覆層側以320 nm厚度形成間隔層的情況下，將於活性層未摻雜Si的情況（比較例1）的初期的發光輸出設為1.00而標準化地示出。

[表3]

如表3所示，可知，於活性層具有規定的摻雜劑濃度的Si的情況下，於活性層與p型包覆層之間未形成未摻雜層的情況、和形成有未摻雜層的情況的任一情況下，發光輸出均提高，但於形成有未摻雜層的情況下，發光輸出的提高尤其顯著。

另外，可知於活性層具有規定的摻雜劑濃度的Si，且於活性層與p型包覆層之間形成有未摻雜層的情況下，即便連續通電456小時後，發光輸出亦大，從而發光輸出得以維持。

10‧‧‧InP成長用基板 20‧‧‧蝕刻停止層 30‧‧‧半導體積層體 31‧‧‧n型包覆層 35‧‧‧活性層 35W‧‧‧阱層 35B‧‧‧障壁層 37‧‧‧p型包覆層 39‧‧‧p型覆蓋層 40‧‧‧接觸部 41、41a‧‧‧接觸層 43‧‧‧歐姆金屬部 50‧‧‧電介質層 60‧‧‧金屬反射層 70‧‧‧金屬接合層 80‧‧‧支持基板（導電性支持基板） 91‧‧‧背面電極 93‧‧‧上表面電極 93a‧‧‧配線部 93b‧‧‧墊片部 100‧‧‧半導體發光元件 E1‧‧‧露出區域 E2‧‧‧露出面 E3‧‧‧露出部 H₁、H₂‧‧‧厚度 W‧‧‧寬度

圖1A是用以說明本發明的一實施方式的半導體發光元件的製造方法的流程的示意剖面圖。圖1B是用以說明本發明的一實施方式的半導體發光元件的製造方法的流程的示意剖面圖。圖1C是用以說明本發明的一實施方式的半導體發光元件的製造方法的流程的示意剖面圖。圖2A是用以說明本發明的一實施方式的半導體發光元件的製造方法的流程的示意剖面圖。圖2B是用以說明本發明的一實施方式的半導體發光元件的製造方法的流程的示意剖面圖。圖2C是用以說明本發明的一實施方式的半導體發光元件的製造方法的流程的示意剖面圖。圖3A是用以說明本發明的一實施方式的半導體發光元件的製造方法的流程的示意剖面圖。圖3B是用以說明本發明的一實施方式的半導體發光元件的製造方法的流程的示意剖面圖。圖4A是用以說明本發明的一實施方式的半導體發光元件的製造方法的流程的示意剖面圖。圖4B是用以說明本發明的一實施方式的半導體發光元件的製造方法的流程的示意剖面圖。圖5是對本發明的一實施方式的半導體發光元件的一個中間體的電介質層及接觸部周邊進行說明的示意圖。圖6A是表示實施例的歐姆電極部的圖案的示意俯視圖。圖6B是表示實施例的上表面電極的圖案的示意俯視圖。圖7是表示實施例的SIMS分析結果的圖。

10‧‧‧InP成長用基板

20‧‧‧蝕刻停止層

30‧‧‧半導體積層體

31‧‧‧n型包覆層

35‧‧‧活性層

35W‧‧‧阱層

35B‧‧‧障壁層

37‧‧‧p型包覆層

39‧‧‧p型覆蓋層

41‧‧‧接觸層

Claims

一種半導體發光元件，包括半導體積層體，所述半導體積層體是積層有多層至少包含In及P的InGaAsP系III-V族化合物半導體層而成，所述半導體發光元件的特徵在於：所述半導體積層體依序包括n型包覆層、活性層、及P型包覆層，且所述活性層是交替地重覆積層阱層及障壁層而成的多重量子阱結構，並且n型摻雜劑僅包含於所述阱層，或包含於所述阱層與所述障壁層兩者，所述活性層的所述n型摻雜劑的摻雜劑濃度為7.6×10¹⁵ atoms/cm³ ～1.7×10¹⁷ atoms/cm³ 。
如申請專利範圍第1項所述的半導體發光元件，其中所述活性層的所述n型摻雜劑的摻雜劑濃度為1.1×10¹⁶ atoms/cm³ ～1.4×10¹⁷ atoms/cm³ 。
如申請專利範圍第1項或第2項所述的半導體發光元件，其於所述活性層與所述p型包覆層之間更包括未摻雜層，所述未摻雜層的厚度為5 nm～500 nm。
一種半導體發光元件的製造方法，包括形成半導體積層體的步驟，所述半導體積層體是積層有多層至少包含In及P的InGaAsP系III-V族化合物半導體層而成，所述半導體發光元件的製造方法的特徵在於：所述半導體積層體依序包括n型包覆層、活性層、及P型包覆層，所述活性層是交替地重覆積層阱層及障壁層而成的多重量子阱結構，且於形成所述活性層的步驟中，使包含n型摻雜劑的摻雜氣體僅流入至所述阱層，或流入至所述阱層及所述障壁層兩者，所述活性層的所述n型摻雜劑的摻雜劑濃度為7.6×10¹⁵ atoms/cm³ ～1.7×10¹⁷ atoms/cm³ 。
如申請專利範圍第4項所述的半導體發光元件的製造方法，其中所述活性層的所述n型摻雜劑的摻雜劑濃度為1.1×10¹⁶ atoms/cm³ ～1.4×10¹⁷ atoms/cm³ 。
如申請專利範圍第4項或第5項所述的半導體發光元件的製造方法，其中形成所述半導體積層體的步驟包括於所述活性層與所述P型包覆層之間形成未摻雜層的步驟，所述未摻雜層的厚度為5 nm～500 nm。