[go: up one dir, main page]

TW202403831A - 物理不可仿製功能產生器及其製造方法 - Google Patents

物理不可仿製功能產生器及其製造方法 Download PDF

Info

Publication number
TW202403831A
TW202403831A TW111124942A TW111124942A TW202403831A TW 202403831 A TW202403831 A TW 202403831A TW 111124942 A TW111124942 A TW 111124942A TW 111124942 A TW111124942 A TW 111124942A TW 202403831 A TW202403831 A TW 202403831A
Authority
TW
Taiwan
Prior art keywords
function generator
isolation structure
protrusion
conductor
manufacturing
Prior art date
Application number
TW111124942A
Other languages
English (en)
Inventor
陳柏憲
施秉嘉
郭哲豪
洪佳民
葉璟樺
廖萬春
Original Assignee
聯華電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 聯華電子股份有限公司 filed Critical 聯華電子股份有限公司
Priority to TW111124942A priority Critical patent/TW202403831A/zh
Priority to US17/874,299 priority patent/US12412848B2/en
Publication of TW202403831A publication Critical patent/TW202403831A/zh

Links

Images

Classifications

    • H10W42/40—
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09C—CIPHERING OR DECIPHERING APPARATUS FOR CRYPTOGRAPHIC OR OTHER PURPOSES INVOLVING THE NEED FOR SECRECY
    • G09C1/00—Apparatus or methods whereby a given sequence of signs, e.g. an intelligible text, is transformed into an unintelligible sequence of signs by transposing the signs or groups of signs or by replacing them by others according to a predetermined system
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
    • H04L9/0861—Generation of secret information including derivation or calculation of cryptographic keys or passwords
    • H04L9/0866—Generation of secret information including derivation or calculation of cryptographic keys or passwords involving user or device identifiers, e.g. serial number, physical or biometrical information, DNA, hand-signature or measurable physical characteristics
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/32—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials
    • H04L9/3271—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using challenge-response
    • H04L9/3278—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using challenge-response using physically unclonable functions [PUF]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/115—Dielectric isolations, e.g. air gaps
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
    • H04L2209/12—Details relating to cryptographic hardware or logic circuitry

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Element Separation (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)

Abstract

一種物理不可仿製功能產生器，包括基底與多個半導體單元。每個半導體單元包括隔離結構、第一導線與第二導線。隔離結構位在基底中。隔離結構具有第一突出部與凹陷。第一突出部與凹陷彼此相鄰。第一導線位在第一突出部與凹陷上方。第二導線位在第一導線上方。至少一個短路隨機地存在於至少一個半導體單元中的至少一個第一導線與至少一個第二導線之間。

Description

物理不可仿製功能產生器及其製造方法
本發明是有關於一種半導體元件及其製造方法，且特別是有關於一種物理不可仿製功能(physical unclonable function，PUF)產生器及其製造方法。
目前，物理不可仿製功能(PUF)技術被廣泛地應用於安全產品應用。物理不可仿製功能技術是一種可用於為物理實體(例如積體電路)創建獨有隨機金鑰的技術。一般來說，物理不可複製功能產生器(PUF generator)是利用半導體製程的製造變異(manufacturing variation)來獲得獨特的隨機碼。就算有精確的製程步驟可以製作出半導體晶片，但是上述隨機碼幾乎不可能被複製，因此物理不可仿製功能技術具有高安全性。
然而，如何提升物理不可仿製功能產生器的可靠度並降低物理不可仿製功能產生器的製造成本為目前持續努力的目標。。
本發明提供一種物理不可仿製功能產生器及其製造方法，其可提升物理不可仿製功能產生器的可靠度，且可降低升物理不可仿製功能產生器的製造成本。
本發明提出一種物理不可仿製功能產生器，包括基底與多個半導體單元(semiconductor unit)。每個半導體單元包括隔離結構、第一導線與第二導線。隔離結構位在基底中。隔離結構具有第一突出部與凹陷。第一突出部與凹陷彼此相鄰。第一導線位在第一突出部與凹陷上方。第二導線位在第一導線上方。至少一個短路隨機地存在於至少一個半導體單元中的至少一個第一導線與至少一個第二導線之間。
依照本發明的一實施例所述，在上述物理不可仿製功能產生器中，第一導線更可位在基底的部分頂面上方。
依照本發明的一實施例所述，在上述物理不可仿製功能產生器中，第一導線可具有第二突出部。第二突出部可位在第一突出部的正上方。
依照本發明的一實施例所述，在上述物理不可仿製功能產生器中，與第二導線短路的第一導線的第二突出部可與第二導線直接接觸。
依照本發明的一實施例所述，在上述物理不可仿製功能產生器中，各個半導體單元更可包括介電層。介電層位在第一導線與隔離結構之間。
依照本發明的一實施例所述，在上述物理不可仿製功能產生器中，多個半導體單元中的多個第一導線可彼此分離。
依照本發明的一實施例所述，在上述物理不可仿製功能產生器中，多個半導體單元中的多個第二導線可彼此分離。
依照本發明的一實施例所述，在上述物理不可仿製功能產生器中，第一突出部的頂面可高於基底的頂面。
本發明提出一種物理不可仿製功能產生器的製造方法，包括以下步驟。提供基底。形成多個半導體單元。每個半導體單元包括隔離結構、第一導線與第二導線。隔離結構位在基底中。隔離結構具有第一突出部與凹陷。第一突出部與凹陷彼此相鄰。第一導線位在第一突出部與凹陷上方。第二導線位在第一導線上方。至少一個短路隨機地存在於至少一個半導體單元中的至少一個第一導線與至少一個第二導線之間。
依照本發明的一實施例所述，在上述物理不可仿製功能產生器的製造方法中，第一導線可具有第二突出部。第二突出部可位在第一突出部的正上方。
依照本發明的一實施例所述，在上述物理不可仿製功能產生器的製造方法中，第一突出部與凹陷的形成方法可包括以下步驟。在隔離結構上形成圖案化罩幕層。利用圖案化罩幕層作為罩幕，移除部分隔離結構，而形成第一突出部與凹陷。
依照本發明的一實施例所述，在上述物理不可仿製功能產生器的製造方法中，圖案化罩幕層可為圖案化硬罩幕層或圖案化光阻層。
依照本發明的一實施例所述，在上述物理不可仿製功能產生器的製造方法中，圖案化罩幕層可為圖案化硬罩幕層，且圖案化罩幕層的形成方法可包括進行沉積製程、微影製程與蝕刻製程。
依照本發明的一實施例所述，在上述物理不可仿製功能產生器的製造方法中，圖案化罩幕層可為圖案化光阻層，且圖案化罩幕層的形成方法可包括進行微影製程。
依照本發明的一實施例所述，在上述物理不可仿製功能產生器的製造方法中，部分隔離結構的移除方法例如是濕式蝕刻法。
依照本發明的一實施例所述，在上述物理不可仿製功能產生器的製造方法中，第一突出部與凹陷的形成方法可包括以下步驟。在隔離結構上形成圖案化光阻層。利用圖案化光阻層作為罩幕，對隔離結構進行離子植入製程，而在隔離結構中形成植入區與非植入區。移除圖案化光阻層。對隔離結構進行蝕刻製程，而形成第一突出部與凹陷。在蝕刻製程中，植入區中的隔離結構的蝕刻速率可小於非植入區中的隔離結構的蝕刻速率。
依照本發明的一實施例所述，在上述物理不可仿製功能產生器的製造方法中，蝕刻製程例如是濕式蝕刻製程。
依照本發明的一實施例所述，在上述物理不可仿製功能產生器的製造方法中，第一突出部與凹陷的形成方法可包括以下步驟。在隔離結構上形成圖案化光阻層。利用圖案化光阻層作為罩幕，對隔離結構進行離子植入製程，而在隔離結構中形成植入區與非植入區。移除圖案化光阻層。對隔離結構進行蝕刻製程，而形成第一突出部與凹陷。在蝕刻製程中，植入區中的隔離結構的蝕刻速率可大於非植入區中的隔離結構的蝕刻速率。
依照本發明的一實施例所述，在上述物理不可仿製功能產生器的製造方法中，蝕刻製程例如是濕式蝕刻製程。
依照本發明的一實施例所述，在上述物理不可仿製功能產生器的製造方法中，更包括以下步驟。在第一導線與隔離結構之間形成介電層。
基於上述，在本發明所提出的物理不可仿製功能產生器及其製造方法中，第一導線位在隔離結構的第一突出部與凹陷上方，第二導線位在第一導線上方，且至少一個短路隨機地存在於至少一個半導體單元中的至少一個第一導線與至少一個第二導線之間。如此一來，可藉由隨機地存在於至少一個半導體單元中的至少一個第一導線與至少一個第二導線之間的至少一個短路來產生隨機碼，藉此可提升物理不可仿製功能產生器的可靠度，且可降低升物理不可仿製功能產生器的製造成本。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
下文列舉實施例並配合附圖來進行詳細地說明，但所提供的實施例並非用以限制本發明所涵蓋的範圍。為了方便理解，在下述說明中相同的構件將以相同的符號標示來說明。此外，附圖僅以說明為目的，並未依照原尺寸作圖。另外，上視圖中的特徵與剖面圖中的特徵並非按相同比例繪製。事實上，為論述清晰起見，可任意增大或減小各種特徵的尺寸。
圖1A至圖1F為根據本發明的一些實施例的物理不可仿製功能產生器的製造流程剖面圖。圖1G為根據本發明的一些實施例的物理不可仿製功能產生器的剖面圖。圖2為根據本發明的一些實施例的物理不可仿製功能產生器的上視圖。圖1A至圖1G為沿著圖2中的I-I’剖面線的剖面圖。在本實施例的上視圖中，省略剖面圖中的部分構件，以清楚說明上視圖中的各構件之間的設置關係。圖3為根據本發明的一些實施例的物理不可仿製功能產生器電路的上視圖。
請參照圖1A與圖2，提供基底100。基底100可為半導體基底，如矽基底。此外，可在基底100中形成隔離結構102。在一些實施例中，隔離結構102的頂面S2可高於基底100的頂面S1。隔離結構102例如是淺溝渠隔離結構(shallow trench isolation，STI)。隔離結構102的材料例如是氧化矽。
請參照圖1B與圖2，可在隔離結構102上形成圖案化罩幕層104。圖案化罩幕層104可暴露出部分隔離結構102。圖案化罩幕層104可為圖案化硬罩幕層或圖案化光阻層。在本實施例中，圖案化罩幕層104可為圖案化硬罩幕層，且圖案化罩幕層104的形成方法可包括進行沉積製程、微影製程與蝕刻製程。圖案化硬罩幕層的材料例如是氮化矽。在另一些實施例中，圖案化罩幕層104可為圖案化光阻層，且圖案化罩幕層104的形成方法可包括進行微影製程。
請參照圖1C與圖2，可利用圖案化罩幕層104作為罩幕，移除部分隔離結構102，而形成突出部P1與凹陷R。突出部P1與凹陷R彼此相鄰。突出部P1的頂面S2可高於基底100的頂面S1。部分隔離結構102的移除方法例如是濕式蝕刻法。舉例來說，部分隔離結構102可藉由緩衝氧化物蝕刻劑(buffered oxide etchant，BOE)來移除。
請參照圖1D與圖2，可移除圖案化罩幕層104。在本實施例中，圖案化罩幕層104是以圖案化硬罩幕層為例，且可藉由蝕刻法來移除圖案化罩幕層104。在另一些實施例中，當圖案化罩幕層104為圖案化光阻層時，可藉由乾式剝離法(dry stripping)或濕式剝離法(wet stripping)來移除圖案化罩幕層104。
請參照圖1E與圖2，可在突出部P1與凹陷R上方形成導線106。導線106可具有突出部P2。突出部P2可位在突出部P1的正上方。導線106更可形成在基底100的部分頂面S1上方。導線106的材料例如是摻雜多晶矽。
在一些實施例中，可在導線106與隔離結構102之間形成介電層108。介電層108更可形成在導線106與基底100之間。介電層108的材料例如是氧化矽。
在一些實施例中，導線106與介電層108的形成方法可包括以下步驟，但本發明並不以此為限。首先，可在隔離結構102與基底100上依序形成介電材料層(未示出)與導線材料層(未示出)。在一些實施例中，介電材料層的形成方法例如是化學氣相沉積法。在一些實施例中，導線材料層的形成方法例如是化學氣相沉積法。接著，可藉由微影製程與蝕刻製程對導線材料層與介電材料層進行圖案化，而形成導線106與介電層108。在一些實施例中，導線106與電晶體元件的閘極(未示出)可藉由相同製程同時形成。
在一些實施例中，根據圖案化罩幕層104的布局設計(layout design)，突出部P1與凹陷R可位在導線106的一端或兩端。只要突出部P1與凹陷R位在導線106的至少一端，即屬於本發明所涵蓋的範圍。
請參照圖1F，可在基底100、隔離結構102、導線106與介電層108上形成介電層110。在一些實施例中，介電層110可暴露出導線106的突出部P2。介電層110可為單層結構或多層結構。介電層110的材料例如是氧化矽、氮化矽或其組合。在一些實施例中，介電層110的形成方法可包括以下步驟，但本發明並不以此為限。首先，可在基底100、隔離結構102、導線106與介電層108上形成介電材料層(未示出)。接著，可對介電材料層進行平坦化製程(如，化學機械研磨製程)，而形成介電層110。
接著，可在導線106上方形成導線112。導線112的材料例如是銅。在一些實施例中，導線112的形成方法例如是鑲嵌法(damascene method)。
此外，藉由上述方法可形成半導體單元SU，如圖1F中的半導體單元SU1。此外，藉由上述方法可形成其他半導體單元SU，如圖1G中的半導體單元SU2。亦即，如圖1F、圖1G與圖3所示，藉由上述方法可形成多個半導體單元SU。
此外，由於半導體製程的製造變異，導線112可隨機地電性連接於導線106。因此，至少一個短路隨機地存在於至少一個半導體單元SU中的至少一個導線106與至少一個導線112之間。舉例來說，當製造變異導致圖1F的隔離結構102與圖1G的隔離結構102之間產生高度差時，介電層110可暴露出圖1F中的導線106的突出部P2且可不暴露出圖1G中的導線106的突出部P2。因此，圖1F中的導線112可電性連接於圖1F中的導線106，且圖1G中的導線112可不電性連接於圖1F中的導線106。亦即，短路存在於圖1F的半導體單元SU1中的導線106與導線112之間，且短路不存在於圖1G的半導體單元SU2中的導線106與導線112之間。
以下，藉由圖1F、圖1G與圖3來說明上述實施例的物理不可仿製功能產生器10。此外，雖然物理不可仿製功能產生器10的形成方法是以上述方法為例來進行說明，但本發明並不以此為限。
請參照圖1F、圖1G與圖3，物理不可仿製功能產生器10包括基底100與多個半導體單元SU。物理不可仿製功能產生器10可用於生成安全金鑰(security key)及/或識別金鑰(identification key)。在一些實施例中，如圖3所示，物理不可仿製功能產生器10可為物理不可仿製功能產生器電路，且多個半導體單元SU可排列成矩陣。在一些實施例中，物理不可仿製功能產生器10可包括多個半導體單元SU1與多個半導體單元SU2，但本發明並不以此為限。只要多個半導體單元SU包括至少一個半導體單元SU1，即屬於本發明所涵蓋的內容。
每個半導體單元SU包括隔離結構102、導線106與導線112。半導體單元SU可作為用以形成隨機碼的位元結構(bit structure)。隔離結構102位在基底100中。隔離結構102具有突出部P1與凹陷R。突出部P1與凹陷R彼此相鄰。突出部P1的頂面S2可高於基底100的頂面S1。導線106位在突出部P1與凹陷R上方。導線106更可位在基底100的部分頂面S1上方。導線106可具有突出部P2。突出部P2可位在突出部P1的正上方。導線112位在導線106上方。至少一個短路隨機地存在於至少一個半導體單元SU中的至少一個導線106與至少一個導線112之間。此外，與導線112短路的導線106的突出部P2可與導線112直接接觸。
在一些實施例中，多個半導體單元SU中的多個導線106可彼此分離。在一些實施例中，多個半導體單元SU中的多個導線112可彼此分離。舉例來說，圖1F中的導線106與圖1G中的導線106可彼此分離，且圖1F中的導線112與圖1G中的導線112可彼此分離。
在一些實施例中，每個半導體單元SU更可包括介電層108。介電層108位在導線106與隔離結構102之間。此外，介電層108更可位在導線106與基底100之間。在一些實施例中，每個半導體單元SU更可包括介電層110。介電層110可位在基底100、隔離結構102、導線106與介電層108上。在圖1F中，導線106的突出部P2可穿過介電層110而電性連接於導線112。在圖1G中，導線106的突出部P2可藉由介電層110而電性絕緣於導線112。
此外，物理不可仿製功能產生器10中的各構件的詳細內容(如，材料、形成方法與功效)已於上述實施例進行詳盡地說明，於此不再說明。
基於上述實施例可知，在物理不可仿製功能產生器10及其製造方法中，導線106位在隔離結構102的突出部P1與凹陷R上方，導線112位在導線106上方，且至少一個短路隨機地存在於至少一個半導體單元SU中的至少一個導線106與至少一個導線112之間。如此一來，可藉由隨機地存在於至少一個半導體單元SU中的至少一個導線106與至少一個導線112之間的至少一個短路來產生隨機碼，藉此可提升物理不可仿製功能產生器的可靠度，且可降低升物理不可仿製功能產生器的製造成本。
圖4A至圖4C為根據本發明的另一些實施例的物理不可仿製功能產生器的製造流程剖面圖。圖4D為根據本發明的另一些實施例的物理不可仿製功能產生器的剖面圖。圖5為根據本發明的另一些實施例的物理不可仿製功能產生器的上視圖。圖4A至圖4D為沿著圖5中的II-II’剖面線的剖面圖。在本實施例的上視圖中，省略剖面圖中的部分構件，以清楚說明上視圖中的各構件之間的設置關係。
請參照圖4A與圖5，提供如圖1A所示的結構。此外，圖1A的結構及其製造方法已於上述實施例進行詳盡地說明，於此不再說明。
接著，可在隔離結構102上形成圖案化光阻層200。圖案化光阻層200可暴露出部分隔離結構102。圖案化光阻層200的形成方法可包括進行微影製程。
然後，可利用圖案化光阻層200作為罩幕，對隔離結構102進行離子植入製程IP1，而在隔離結構102中形成植入區R1與非植入區R2。在後續的對隔離結構102進行的蝕刻製程中，植入區R1中的摻質可使得植入區R1中的隔離結構102的蝕刻速率小於非植入區R2中的隔離結構102的蝕刻速率。
請參照圖4B與圖5，可移除圖案化光阻層200。圖案化光阻層200的移除方法例如是乾式剝離法或濕式剝離法。
接著，可對隔離結構102進行蝕刻製程，而形成突出部P1與凹陷R。在上述蝕刻製程中，植入區R1(圖4A)中的隔離結構102的蝕刻速率可小於非植入區R2(圖4A)中的隔離結構102的蝕刻速率。在一些實施例中，上述蝕刻製程例如是濕式蝕刻製程。舉例來說，可藉由緩衝氧化物蝕刻劑(BOE)來對隔離結構102進行蝕刻製程。
請參照圖4C，在形成突出部P1與凹陷R之後，可進行如同圖1E與圖1F的步驟，而形成半導體單元SU(如，半導體單元SU1)，於此不再說明。此外，藉由上述方法可形成其他半導體單元SU，如圖4D中的半導體單元SU2。亦即，如圖4C、圖4D與圖3所示，藉由上述方法可形成多個半導體單元SU，藉此可形物理不可仿製功能產生器10。此外，物理不可仿製功能產生器10中的各構件的材料、設置方式、形成方法與功效已於上述實施例進行詳盡地說明，於此不再說明。
圖6A至圖6C為根據本發明的另一些實施例的物理不可仿製功能產生器的製造流程剖面圖。圖6D為根據本發明的另一些實施例的物理不可仿製功能產生器的剖面圖。圖7為根據本發明的另一些實施例的物理不可仿製功能產生器的上視圖。圖6A至圖6D為沿著圖7中的III-III’剖面線的剖面圖。在本實施例的上視圖中，省略剖面圖中的部分構件，以清楚說明上視圖中的各構件之間的設置關係。
請參照圖6A與圖7，提供如圖1A所示的結構。此外，圖1A的結構及其製造方法已於上述實施例進行詳盡地說明，於此不再說明。
接著，可在隔離結構102上形成圖案化光阻層300。圖案化光阻層300可暴露出部分隔離結構102。圖案化光阻層300的形成方法可包括進行微影製程。
然後，可利用圖案化光阻層300作為罩幕，對隔離結構102進行離子植入製程IP2，而在隔離結構102中形成植入區R3與非植入區R4。在後續的對隔離結構102進行的蝕刻製程中，植入區R3中的摻質可使得植入區R3中的隔離結構102的蝕刻速率大於非植入區R4中的隔離結構102的蝕刻速率。
請參照圖6B與圖7，可移除圖案化光阻層300。圖案化光阻層300的移除方法例如是乾式剝離法或濕式剝離法。
接著，可對隔離結構102進行蝕刻製程，而形成突出部P1與凹陷R。在上述蝕刻製程中，植入區R3(圖6A)中的隔離結構102的蝕刻速率可大於非植入區R4(圖6A)中的隔離結構102的蝕刻速率。在一些實施例中，上述蝕刻製程例如是濕式蝕刻製程。舉例來說，可藉由緩衝氧化物蝕刻劑(BOE)來對隔離結構102進行蝕刻製程。
請參照圖6C，在形成突出部P1與凹陷R之後，可進行如同圖1E與圖1F的步驟，而形成半導體單元SU(如，半導體單元SU1)，於此不再說明。此外，藉由上述方法可形成其他半導體單元SU，如圖6D中的半導體單元SU2。亦即，如圖6C、圖6D與圖3所示，藉由上述方法可形成多個半導體單元SU，藉此可形物理不可仿製功能產生器10。此外，物理不可仿製功能產生器10中的各構件的材料、設置方式、形成方法與功效已於上述實施例進行詳盡地說明，於此不再說明。
綜上所述，在上述實施例的物理不可仿製功能產生器及其製造方法中，可藉由隨機地存在於至少一個半導體單元中的至少一個短路來產生隨機碼，藉此可提升物理不可仿製功能產生器的可靠度，且可降低升物理不可仿製功能產生器的製造成本。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10:物理不可仿製功能產生器 100:基底 102:隔離結構 104:圖案化罩幕層 106, 112:導線 108, 110:介電層 200, 300:圖案化光阻層 IP1, IP2:離子植入製程 P1, P2:突出部 R:凹陷 R1, R3:植入區 R2, R4:非植入區 S1, S2:頂面 SU, SU1, SU2:半導體單元
圖1A至圖1F為根據本發明的一些實施例的物理不可仿製功能產生器的製造流程剖面圖。 圖1G為根據本發明的一些實施例的物理不可仿製功能產生器的剖面圖。 圖2為根據本發明的一些實施例的物理不可仿製功能產生器的上視圖。 圖3為根據本發明的一些實施例的物理不可仿製功能產生器電路的上視圖。 圖4A至圖4C為根據本發明的另一些實施例的物理不可仿製功能產生器的製造流程剖面圖。 圖4D為根據本發明的另一些實施例的物理不可仿製功能產生器的剖面圖。 圖5為根據本發明的另一些實施例的物理不可仿製功能產生器的上視圖。 圖6A至圖6C為根據本發明的另一些實施例的物理不可仿製功能產生器的製造流程剖面圖。 圖6D為根據本發明的另一些實施例的物理不可仿製功能產生器的剖面圖。 圖7為根據本發明的另一些實施例的物理不可仿製功能產生器的上視圖。
10:物理不可仿製功能產生器
100:基底
102:隔離結構
106,112:導線
108,110:介電層
P1,P2:突出部
R:凹陷
S1,S2:頂面
SU,SU1:半導體單元

Claims (20)

  1. 一種物理不可仿製功能產生器，包括： 基底；以及 多個半導體單元，其中每個所述半導體單元包括： 隔離結構，位在所述基底中，且具有第一突出部與凹陷，其中所述第一突出部與所述凹陷彼此相鄰； 第一導線，位在所述第一突出部與所述凹陷上方；以及 第二導線，位在所述第一導線上方，其中 至少一個短路隨機地存在於至少一個所述半導體單元中的至少一個所述第一導線與至少一個所述第二導線之間。
  2. 如請求項1所述的物理不可仿製功能產生器，其中所述第一導線更位在所述基底的部分頂面上方。
  3. 如請求項1所述的物理不可仿製功能產生器，其中所述第一導線具有第二突出部，且所述第二突出部位在所述第一突出部的正上方。
  4. 如請求項3所述的物理不可仿製功能產生器，其中與所述第二導線短路的所述第一導線的所述第二突出部與所述第二導線直接接觸。
  5. 如請求項1所述的物理不可仿製功能產生器，其中各個所述半導體單元更包括： 介電層，位在所述第一導線與所述隔離結構之間。
  6. 如請求項1所述的物理不可仿製功能產生器，其中多個所述半導體單元中的多個所述第一導線彼此分離。
  7. 如請求項1所述的物理不可仿製功能產生器，其中多個所述半導體單元中的多個所述第二導線彼此分離。
  8. 如請求項1所述的物理不可仿製功能產生器，其中所述第一突出部的頂面高於所述基底的頂面。
  9. 一種物理不可仿製功能產生器的製造方法，包括： 提供基底；以及 形成多個半導體單元，其中每個所述半導體單元包括： 隔離結構，位在所述基底中，且具有第一突出部與凹陷，其中所述第一突出部與所述凹陷彼此相鄰； 第一導線，位在所述第一突出部與所述凹陷上方；以及 第二導線，位在所述第一導線上方，其中 至少一個短路隨機地存在於至少一個所述半導體單元中的至少一個所述第一導線與至少一個所述第二導線之間。
  10. 如請求項9所述的物理不可仿製功能產生器的製造方法，其中所述第一導線具有第二突出部，且所述第二突出部位在所述第一突出部的正上方。
  11. 如請求項9所述的物理不可仿製功能產生器的製造方法，其中所述第一突出部與所述凹陷的形成方法包括： 在所述隔離結構上形成圖案化罩幕層；以及 利用所述圖案化罩幕層作為罩幕，移除部分所述隔離結構，而形成所述第一突出部與所述凹陷。
  12. 如請求項11所述的物理不可仿製功能產生器的製造方法，其中所述圖案化罩幕層包括圖案化硬罩幕層或圖案化光阻層。
  13. 如請求項12所述的物理不可仿製功能產生器的製造方法，其中所述圖案化罩幕層為所述圖案化硬罩幕層，且所述圖案化罩幕層的形成方法包括進行沉積製程、微影製程與蝕刻製程。
  14. 如請求項12所述的物理不可仿製功能產生器的製造方法，其中所述圖案化罩幕層為所述圖案化光阻層，且所述圖案化罩幕層的形成方法包括進行微影製程。
  15. 如請求項11所述的物理不可仿製功能產生器的製造方法，其中部分所述隔離結構的移除方法包括濕式蝕刻法。
  16. 如請求項9所述的物理不可仿製功能產生器的製造方法，其中所述第一突出部與所述凹陷的形成方法包括： 在所述隔離結構上形成圖案化光阻層； 利用所述圖案化光阻層作為罩幕，對所述隔離結構進行離子植入製程，而在所述隔離結構中形成植入區與非植入區； 移除所述圖案化光阻層；以及 對所述隔離結構進行蝕刻製程，而形成所述第一突出部與所述凹陷，其中在所述蝕刻製程中，所述植入區中的所述隔離結構的蝕刻速率小於所述非植入區中的所述隔離結構的蝕刻速率。
  17. 如請求項16所述的物理不可仿製功能產生器的製造方法，其中所述蝕刻製程包括濕式蝕刻製程。
  18. 如請求項9所述的物理不可仿製功能產生器的製造方法，其中所述第一突出部與所述凹陷的形成方法包括： 在所述隔離結構上形成圖案化光阻層； 利用所述圖案化光阻層作為罩幕，對所述隔離結構進行離子植入製程，而在所述隔離結構中形成植入區與非植入區； 移除所述圖案化光阻層；以及 對所述隔離結構進行蝕刻製程，而形成所述第一突出部與所述凹陷，其中在所述蝕刻製程中，所述植入區中的所述隔離結構的蝕刻速率大於所述非植入區中的所述隔離結構的蝕刻速率。
  19. 如請求項18所述的物理不可仿製功能產生器的製造方法，其中所述蝕刻製程包括濕式蝕刻製程。
  20. 如請求項9所述的物理不可仿製功能產生器的製造方法，更包括： 在所述第一導線與所述隔離結構之間形成所述介電層。
TW111124942A 2022-07-04 2022-07-04 物理不可仿製功能產生器及其製造方法 TW202403831A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW111124942A TW202403831A (zh) 2022-07-04 2022-07-04 物理不可仿製功能產生器及其製造方法
US17/874,299 US12412848B2 (en) 2022-07-04 2022-07-27 Physical unclonable function generator and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW111124942A TW202403831A (zh) 2022-07-04 2022-07-04 物理不可仿製功能產生器及其製造方法

Publications (1)

Publication Number Publication Date
TW202403831A true TW202403831A (zh) 2024-01-16

Family

ID=89433535

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111124942A TW202403831A (zh) 2022-07-04 2022-07-04 物理不可仿製功能產生器及其製造方法

Country Status (2)

Country Link
US (1) US12412848B2 (zh)
TW (1) TW202403831A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI893700B (zh) * 2024-03-13 2025-08-11 力晶積成電子製造股份有限公司 物理不可複製功能產生器

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW202403831A (zh) 2022-07-04 2024-01-16 聯華電子股份有限公司 物理不可仿製功能產生器及其製造方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001086882A2 (en) * 2000-05-05 2001-11-15 @ Hand Corporation System and method for extending an enterprise network to mobile devices
US6492224B1 (en) * 2001-07-16 2002-12-10 Taiwan Semiconductor Manufacturing Company Buried PIP capacitor for mixed-mode process
JP2003100890A (ja) * 2001-09-27 2003-04-04 Mitsubishi Electric Corp 容量素子の製造方法
US6420226B1 (en) * 2001-12-12 2002-07-16 Taiwan Semiconductor Manufacturing Company Method of defining a buried stack capacitor structure for a one transistor RAM cell
US6569732B1 (en) * 2002-10-02 2003-05-27 Taiwan Semiconductor Manufacturing Company Integrated process sequence allowing elimination of polysilicon residue and silicon damage during the fabrication of a buried stack capacitor structure in a SRAM cell
TW564519B (en) * 2002-10-21 2003-12-01 Nanya Technology Corp Process for forming shallow trench isolation (STI) with corner protection layer
US6808980B2 (en) * 2002-12-05 2004-10-26 Taiwan Semiconductor Manufacturing Co., Ltd. Method of process simplification and eliminating topography concerns for the creation of advanced 1T-RAM devices
US20050151180A1 (en) * 2004-01-09 2005-07-14 Taiwan Semiconductor Manufacturing Co. Method to reduce a capacitor depletion phenomena
US8779526B2 (en) * 2011-10-28 2014-07-15 United Microelectronics Corp. Semiconductor device
JP6030050B2 (ja) 2013-12-27 2016-11-24 株式会社東芝 Ｉｄ生成装置、ｉｄ生成方法、およびｉｄ生成システム
CN105449003A (zh) * 2014-08-28 2016-03-30 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法和电子装置
US9105748B1 (en) * 2014-09-08 2015-08-11 Freescale Semiconductor, Inc. Integration of a non-volatile memory (NVM) cell and a logic transistor and method therefor
TWI661540B (zh) * 2018-04-16 2019-06-01 Winbond Electronics Corp. 記憶元件的製造方法
JP6997033B2 (ja) * 2018-04-24 2022-01-17 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
KR102685055B1 (ko) * 2019-10-24 2024-07-12 삼성전자주식회사 반도체 장치
US11282799B2 (en) 2020-01-14 2022-03-22 United Microelectronics Corp. Device for generating security key and manufacturing method thereof
DE102020112203B4 (de) * 2020-03-13 2024-08-08 Taiwan Semiconductor Manufacturing Co. Ltd. Integrierte schaltung und verfahren zum einbetten planarer fets mit finfets
US11450660B2 (en) * 2020-04-27 2022-09-20 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of fabricating the same
US11355507B2 (en) * 2020-05-29 2022-06-07 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
CN114978478B (zh) 2021-02-19 2024-12-31 联华电子股份有限公司 物理不可复制函数电路及其操作方法以及半导体芯片
KR20220168735A (ko) * 2021-06-17 2022-12-26 주식회사 키파운드리 고저항 폴리 레지스터 형성 방법
CN116631937A (zh) 2022-02-11 2023-08-22 联华电子股份有限公司 一种制作物理不可复制功能元件的方法
TW202403831A (zh) 2022-07-04 2024-01-16 聯華電子股份有限公司 物理不可仿製功能產生器及其製造方法
TW202503865A (zh) 2023-07-04 2025-01-16 聯華電子股份有限公司 透過微調閘極高度達成物理不可仿製功能的半導體製程
TW202508426A (zh) 2023-08-07 2025-02-16 聯華電子股份有限公司 一種製作物理不可複製功能元件的方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI893700B (zh) * 2024-03-13 2025-08-11 力晶積成電子製造股份有限公司 物理不可複製功能產生器

Also Published As

Publication number Publication date
US20240006345A1 (en) 2024-01-04
US12412848B2 (en) 2025-09-09

Similar Documents

Publication Publication Date Title
KR100394517B1 (ko) 집적회로에트렌치격리구조를형성하는방법
CN107342259B (zh) 半导体装置的形成方法
KR100574999B1 (ko) 반도체소자의 패턴 형성방법
TW202403831A (zh) 物理不可仿製功能產生器及其製造方法
CN109216358B (zh) 半导体结构及其制造方法
TWI786855B (zh) 反熔絲結構
CN101246846A (zh) 在半导体器件中形成金属线的方法
CN112242351B (zh) 半导体结构及其形成方法
CN113496991B (zh) 半导体结构及半导体结构的形成方法
KR20030055797A (ko) 반도체 장치의 커패시터 제조방법
KR100289661B1 (ko) 반도체 소자의 제조방법
KR100208450B1 (ko) 반도체 소자의 다중 금속층 형성 방법
KR20050002315A (ko) 반도체 소자의 제조 방법
KR100587036B1 (ko) 반도체소자의 컨택 형성방법
TWI749911B (zh) 導線結構的製造方法
KR100668843B1 (ko) 반도체 소자의 스토리지 노드 콘택 형성방법
KR100525108B1 (ko) 반도체 소자의 제조방법
KR100506050B1 (ko) 반도체소자의 콘택 형성방법
KR100555479B1 (ko) 미세 패턴 사이의 좁은 갭를 갖는 반도체 소자의 층간 절연막형성 방법
TW202537113A (zh) 物理不可複製功能產生器
TW202504464A (zh) 電阻式記憶體結構及其製造方法
KR20030055802A (ko) 듀얼 다마신 공정을 이용한 반도체 소자의 제조방법
KR100763679B1 (ko) 반도체 소자의 포토레지스트 패턴 제거 방법
KR20080062011A (ko) 반도체 소자의 제조방법
KR20050046349A (ko) 반도체 소자의 엠아이엠 캐패시터 형성방법