TW202407915A - 半導體封裝及其製造方法 - Google Patents

Abstract

一種半導體封裝包括第一層以及位於第一層之下且包括TIV及第三晶粒的第二層。所述第一層包括第一重佈線結構以及並排設置且藉由第一絕緣包封體而隔開的第一晶粒與第二晶粒。第一絕緣包封體的表面、第一晶粒的第一晶粒連接件的表面及第二晶粒的第二晶粒連接件的截切球形表面齊平。第一重佈線結構位於第一絕緣包封體的表面及第一晶粒連接件的表面以及第二晶粒連接件的截切球形表面之下。設置於第一重佈線結構下方的第三晶粒經由第一重佈線結構電性耦合至第一晶粒且被第二絕緣包封體在側向上覆蓋。TIV穿透過第二絕緣包封體且經由第一重佈線結構電性耦合至第二晶粒。

Description

半導體封裝及其製造方法

由於各種電子組件（即，電晶體、二極體、電阻器、電容器等）的積體密度的持續改善，半導體行業已經歷快速增長。在很大程度上，積體密度的此種改善來自於最小特徵尺寸（feature size）的重複減小，此使得更多更小的組件能夠整合至給定面積中。該些更小的電子組件亦需要相較於以前的封裝利用更少面積的更小的封裝。用於半導體組件的一些較小類型的封裝包括四方扁平封裝（quad flat package，QFP）、針柵陣列（pin grid array，PGA）封裝、球柵陣列（ball grid array，BGA）封裝、倒裝晶片（flip chip，FC）、三維積體電路（three-dimensional integrated circuit，3DIC）、晶圓級封裝（wafer level package，WLP）、疊層封裝（package-on-package，PoP）結構及積體扇出型（integrated fan-out，InFO）封裝等。儘管現有的半導體封裝一般足以滿足其預期目的，然而其並非在所有方面皆完全令人滿意。

以下揭露內容提供用於實施所提供標的物的不同特徵的諸多不同實施例或實例。以下闡述組件及排列的具體實例以簡化本揭露。當然，該些僅為實例且不旨在進行限制。舉例而言，以下說明中將第一特徵形成於第二特徵之上或第二特徵上可包括其中第一特徵與第二特徵被形成為直接接觸的實施例，且亦可包括其中第一特徵與第二特徵之間可形成有附加特徵進而使得第一特徵與第二特徵可不直接接觸的實施例。另外，本揭露可能在各種實例中重複使用參考編號及/或字母。此種重複使用是出於簡潔及清晰的目的，而不是自身表示所論述的各種實施例及/或配置之間的關係。

此外，為易於說明，本文中可能使用例如「位於…之下（beneath）」、「位於…下方（below）」、「下部的（lower）」、「位於…上方（above）」、「上部的（upper）」及類似用語等空間相對性用語來闡述圖中所示的一個元件或特徵與另一（其他）元件或特徵的關係。所述空間相對性用語旨在除圖中所繪示的定向外亦囊括裝置在使用或操作中的不同定向。設備可具有其他定向（旋轉90度或處於其他定向），且本文中所使用的空間相對性描述語可同樣相應地進行解釋。另外，為易於說明，本文中可能使用例如「第一（first）」、「第二（second）」、「第三（third）」、「第四（fourth）」及類似用語等用語來闡述圖中所示的相似或不同的元件或特徵，且可依據存在的次序或說明的上下文而互換地使用。

亦可包括其他特徵及製程。舉例而言，可包括測試結構以幫助對3D封裝或3DIC裝置進行驗證測試。所述測試結構可例如包括在重佈線層中或在基底上形成的測試接墊（test pad），以便能夠對3D封裝或3DIC進行測試、對探針及/或探針卡（probe card）進行使用以及進行類似操作。可對中間結構以及最終結構執行驗證測試。另外，可將本文中所揭露的結構及方法與包括對已知良好晶粒（known good die）進行中間驗證的測試方法結合使用，以提高良率（yield）並降低成本。

根據一些實施例，圖1A至圖1F是示出具有背對面（back-to-face）配置的半導體封裝的製造方法的各個階段的示意性剖視圖，且圖1G是示出圖1F所示半導體封裝中的各種晶粒及電性裝置的配置的示意性俯視圖。

參照圖1A，可在臨時載體51上並排設置第一晶粒110與第二晶粒120。臨時載體51可由例如矽、聚合物、聚合物複合材料、金屬箔、陶瓷、玻璃、玻璃環氧樹脂、膠帶或用於結構性支撐的其他合適材料等材料製成。在一些實施例中，在放置第一晶粒110及第二晶粒120之前在臨時載體51上形成黏合層（未示出）。可藉由例如在後續的載體剝離製程中在臨時載體51上照射紫外（ultra-violet，UV）光而將黏合層自臨時載體51脫離。舉例而言，黏合層是光熱轉換（light-to-heat-conversion，LTHC）塗層或類似層。在一些實施例中，第一晶粒110的後表面110b及/或第二晶粒120的後表面120b可經由連接膜DF1（例如，晶粒貼合膜或類似連接膜）貼合至臨時載體51。在一些實施例中，連接膜DF1包含具有高熱導率的介電材料。作為另外一種選擇，可省略連接膜DF1。

在一些實施例中，第一晶粒110與第二晶粒120是不同類型的半導體晶粒。第一晶粒110及/或第二晶粒120可為或可包括：邏輯晶粒（例如，中央處理單元（central processing unit，CPU）、圖形處理單元（graphics processing unit，GPU）、系統晶片（system-on-a-chip，SoC）、應用處理器（application processor，AP）及微控制器）；電源管理晶粒；無線及射頻（radio frequency，RF）晶粒；基頻（baseband，BB）晶粒；感測器晶粒；微機電系統（micro-electro-mechanical-system，MEMS）晶粒；訊號處理晶粒；前端晶粒（例如，類比前端（analog front-end，AFE）晶粒）；應用專用積體電路（application-specific integrated circuit，ASIC）晶粒；其組合；或類似晶粒。在替代實施例中，第一晶粒110及/或第二晶粒120可為或可包括：記憶體晶粒（例如，動態隨機存取記憶體（dynamic random-access memory，DRAM）晶粒、靜態隨機存取記憶體（static random-access memory，SRAM）晶粒、電阻式隨機存取記憶體（resistive random-access memory，RRAM）、磁阻式隨機存取記憶體（magneto-resistive random-access memory，MRAM）、反及閘（NAND）快閃記憶體、混合記憶體立方體（hybrid memory cube，HMC）模組、高頻寬記憶體（high bandwidth memory，HBM）模組）；其組合；或類似晶粒。在替代實施例中，第一晶粒110及/或第二晶粒120可為或可包括：人工智慧（artificial intelligence，AI）引擎；計算系統（例如，AI伺服器、高效能計算（high-performance computing，HPC）系統、高功率計算裝置、雲計算系統、網路化系統、邊緣計算系統、積體晶片上系統（system-on-integrated chip，SoIC）系統等）；其組合；或類似系統。

第一晶粒110及/或第二晶粒120可自半導體晶圓（未示出）切割而成。在一些實施例中，第一晶粒110包括第一半導體基底111、形成於第一半導體基底111中/上的第一裝置層112、形成於第一裝置層112之上的第一晶粒連接件113以及形成於第一裝置層112之上且覆蓋第一晶粒連接件113的第一保護層114。第一半導體基底111可包含元素半導體（例如，結晶結構、多晶結構或非晶結構中的矽或鍺等）、化合物半導體（例如，SiC、GaAs、GaP、InP、InAs及/或InSb等）、合金半導體（例如，SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP等）、其組合或其他合適的材料。在一些實施例中，第一半導體基底111可為具有多層式結構的化合物半導體基底或任何合適的基底。在一些實施例中，在第一裝置層112中形成半導體裝置且半導體裝置可包括主動裝置（例如，電晶體、二極體等）及/或被動裝置（例如，電容器、電阻器、電感器等）或其他合適的電性裝置。

在一些實施例中，在第一裝置層112與第一晶粒連接件113之間形成包括內連線導電層及內連線介電層的內連線結構116，以電性耦合至第一裝置層112中的半導體裝置以及第一晶粒連接件113。第一晶粒連接件113可包含導電材料，例如焊料、銅、鋁、金、鎳、銀、鈀、錫、類似材料或其組合。在一些實施例中，第一晶粒連接件113包括藉由濺鍍、印刷、鍍覆、化學氣相沈積（chemical vapor deposition，CVD）或類似方法形成的金屬柱（例如，銅柱），在所述金屬柱上具有或不具有焊料頂蓋。第一晶粒連接件113與第二晶粒連接件121可具有不同的材料。在一些實施例中，保護層114由聚合物（例如聚醯亞胺（polyimide）、聚苯並噁唑（polybenzoxazole，PBO）、苯並環丁烯（benzocyclobutene，BCB）及/或其他合適的介電材料）形成。在此階段，第一晶粒連接件113可隱埋於保護層114中。

在一些實施例中，依據設計要求而定，第二晶粒120可包括一或多個半導體裝置、半導體晶粒、結合配線、導電接墊、絕緣包封體等。舉例而言，第二晶粒120包括第二晶粒連接件121’。第二晶粒連接件121’的實例可包括焊料球、微凸塊、金屬柱、無電鍍鎳鈀浸金（electroless nickel-electroless palladium-immersion gold，ENEPIG）形成的凸塊、受控塌陷晶片連接（controlled collapse chip connection，C4）凸塊、球柵陣列（BGA）或類似連接件。在一些實施例中，相應的第二晶粒連接件121’包括通孔部分1211、上覆於通孔部分1211上的柱部分1212、以及上覆於柱部分1212上的頂蓋部分1213’，其中通孔部分1211與柱部分1212具有相同的材料（例如，銅），且柱部分1212與頂蓋部分1213’具有不同的材料。柱部分1212可形成於鈍化層1221的頂表面上，且通孔部分1211可穿透過鈍化層1221以與對應的接觸接墊1222進行實體接觸及電性接觸。頂蓋部分1213’可包含焊料材料且可為具有搭接於柱部分1212（例如，銅柱）上的截切端部的修圓球。

參照圖1B且參照圖1A，可在臨時載體51之上形成第一絕緣包封體130，以在側向上覆蓋第一晶粒110及第二晶粒120以及連接膜DF1。舉例而言，第一絕緣包封體130沿著第一晶粒110的側壁110s及第二晶粒120的側壁120s延伸。第一絕緣包封體130可延伸至環繞相鄰的第二晶粒連接件121之間的間距。在一些實施例中，第一絕緣包封體130是藉由模製製程形成的模製化合物。舉例而言，第一絕緣包封體130包含聚合物（例如，環氧樹脂、酚醛樹脂、含矽樹脂或其他合適的樹脂）、介電材料或其他合適的材料。在一些實施例中，第一絕緣包封體130由模製底部填充材料製成。在一些實施例中，第一絕緣包封體130包含無機填料，可添加所述無機填料以對第一絕緣包封體130的熱膨脹係數（coefficient of thermal expansion，CTE）進行最佳化。本揭露並不僅限於此。

在一些實施例中，在臨時載體51之上形成絕緣包封體材料層以對第一晶粒110及第二晶粒120進行包封，且然後對絕緣包封體材料執行平坦化製程（例如，化學機械研磨（chemical mechanical polishing，CMP）、機械磨削、蝕刻、其組合等），直至第一晶粒連接件113及第二晶粒連接件121以可觸及方式被暴露出。在一些實施例中，在平坦化製程期間，移除第一晶粒110的保護層114的覆蓋第一晶粒連接件113的頂表面的上部部分。在一些實施例中，在平坦化製程期間，局部地移除相應的第二晶粒連接件121’的頂蓋部分1213’的頂部，以賦予相應的第二晶粒連接件121的頂蓋部分1213截切球形形狀。如圖1B中所示，相應的第二晶粒連接件121可為具有兩個截切端部的修圓球。舉例而言，第一絕緣包封體130的頂表面130a與第一晶粒110的主動表面110a及第二晶粒120的主動表面120a實質上齊平（或共面），其中主動表面110a包括第一晶粒連接件113的被暴露出的表面，且主動表面120a包括第二晶粒連接件121的被暴露出的表面。

參照圖1C且參照圖1B，可在第一晶粒110的主動表面110a、第二晶粒120的主動表面120a及第一絕緣包封體130的頂表面130a上形成第一重佈線結構140。第一重佈線結構140可包括形成於一或多個第一介電層142中的一或多個第一圖案化導電層141。在一些實施例中，第一介電層142包含：聚合物，例如PBO、聚醯亞胺、BCB或類似聚合物；氮化物，例如氮化矽；氧化物，例如氧化矽、磷矽酸鹽玻璃（phosphosilicate glass，PSG）、硼矽酸鹽玻璃（borosilicate glass，BSG）、摻雜硼的磷矽酸鹽玻璃（boron-doped phosphosilicate glass，BPSG）及/或類似氧化物。在一些實施例中，第一圖案化導電層141包括導電線、導通孔及導電接墊等且可由任何合適的導電材料（例如銅、鈦、鎢、鋁、合金或類似材料）形成。

在一些實施例中，使用微影及蝕刻或其他合適的製程在第一晶粒110及第二晶粒120以及第一絕緣包封體130之上形成第一介電層142的最底部子層並對第一介電層142的最底部子層進行圖案化，且然後在第一介電層142的最底部子層的頂表面上及第一介電層142的最底部子層的開口中形成第一圖案化導電層141的最底部子層1413，以在實體上耦合及電性耦合至第一晶粒連接件113及第二晶粒連接件121。舉例而言，第一圖案化導電層141的最底部子層1413中的導通孔朝向對應的第一晶粒連接件113及第二晶粒連接件121漸縮，其中導通孔可直接搭接於頂蓋部分1213的上部截切端部上。

第一圖案化導電層141的最頂部子層可包括第一導電接墊1411及環繞第一導電接墊1411的第二導電接墊1412，其中第一導電接墊1411及第二導電接墊1412自第一介電層142的最頂部子層以可觸及方式被暴露出，以實現進一步的電性連接。第一導電接墊1411可分佈於第一晶粒110及/或第二晶粒120正上方。相鄰的第一導電接墊1411的節距可小於相鄰的第二導電接墊1412的節距。第一導電接墊1411的每單位面積的密度可相較於第二導電接墊1412的每單位面積的密度更密集。

在一些實施例中，重複進行形成第一介電層142的子層以及形成第一圖案化導電層141的子層的步驟，以形成多層式重佈線結構。應注意，第一重佈線結構140中的第一介電層142的子層的數目及第一圖案化導電層141的子層的數目在本揭露中可不具有限制。亦可存在形成第一重佈線結構140的其他方法且所述其他方法完全旨在包括於本揭露的範圍內。

繼續參照圖1C，可在第一重佈線結構140的第一圖案化導電層141的第二導電接墊1412上形成導電柱150。可藉由以下步驟形成導電柱150：形成晶種層；在晶種層之上形成圖案化光阻，其中圖案化光阻中的開口中的每一者對應於欲形成相應的導電柱150的位置；使用例如鍍覆或類似方法而使用導電性材料（例如銅）對開口進行填充；使用例如灰化或剝除製程移除圖案化光阻；以及移除晶種層的上面未形成導電柱150的部分。亦可存在用於形成導電柱150的其他方法且所述其他方法完全旨在包括於本揭露的範圍內。

參照圖1D，可在第一重佈線結構140的第一圖案化導電層141的第一導電接墊1411上安裝至少一個第三晶粒（例如，第三晶粒160_1及160_2）。在一些實施例中，第三晶粒（第三晶粒160_1與160_2）具有不同的尺寸。舉例而言，設置於第一晶粒110正上方的第三晶粒160_1的側向尺寸小於設置於第一晶粒110、第二晶粒120以及第一絕緣包封體130的位於第一晶粒110與第二晶粒120之間的一部分之上的第三晶粒160_2的側向尺寸。作為另外一種選擇，第三晶粒（第三晶粒160_1與160_2）具有相同的尺寸。在一些實施例中，第三晶粒（第三晶粒160_1及160_2）的厚度小於第一晶粒110的厚度及/或第二晶粒120的厚度。借助於實例而非進行限制，第一晶粒110的厚度110H為約660微米，而第三晶粒（第三晶粒160_1及/或160_2）的厚度160H為約30微米。但其他值亦完全旨在包括於本揭露的範圍內。

第三晶粒（第三晶粒160_1及/或160_2）可相應地包括第三半導體基底161、第三裝置層162、基底穿孔（through substrate via，TSV）163、前側連接件164、隔離層165及第三晶粒連接件166，第三半導體基底161具有彼此相對的前表面161a與後表面161b，第三裝置層162形成於第三半導體基底161的前表面161a中/上，基底穿孔（TSV）163穿透過第三半導體基底161且電性耦合至第三裝置層162，前側連接件164設置於第三裝置層162之上且電性耦合至第三裝置層162，隔離層165設置於第三半導體基底161的後表面161b上且在側向上覆蓋TSV 163，第三晶粒連接件166位於隔離層165之下且耦合至TSV 163。第三半導體基底161的材料可與第一半導體基底111的材料相似。在第三裝置層162中可包括半導體裝置（例如，電晶體、二極體、電容器、電阻器、電感器等）。TSV163、前側連接件164及第三晶粒連接件166可包含一或多種導電材料（例如，鈷、鈦、鎢、銅、鋁、鉭、氮化鈦、氮化鉭、金、銀、另一金屬、金屬合金或其組合）。隔離層165可由聚醯亞胺或其他合適的絕緣材料製成。

在一些實施例中，第三晶粒（第三晶粒160_1及/或160_2）可包括相應的內連線結構168，內連線結構168包括插入於第三裝置層162與前側連接件164之間的內連線導電層及內連線介電層，其中內連線導電層電性耦合至第三裝置層162、前側連接件164及TSV 163。可在第三晶粒連接件166與下伏的第一導電接墊1411之間形成導電接頭167（例如焊料接頭），以用於將第三晶粒（第三晶粒160_1及160_2）耦合至第一重佈線結構140。

繼續參照圖1D，可在第一重佈線結構140的第一導電接墊1411上安裝至少一個第一電性裝置170_1（例如積體被動裝置（integrated passive device，IPD））。可在第一電性裝置170_1的裝置連接件171與下伏的第一導電接墊1411之間形成導電接頭172（例如焊料接頭）。第一電性裝置170_1可經由第一重佈線結構140的第一圖案化導電層141電性耦合至第一晶粒110。在一些實施例中，第一電性裝置170_1設置於第一晶粒110正上方且在側向上插入於第三晶粒（第三晶粒160_1與160_2）之間。在一些實施例中，在第三晶粒160_1及160_2與下伏的第一導電接墊1411之間的間隙中且亦在第一電性裝置170_1與下伏的第一導電接墊1411之間的間隙中形成第一底部填充層UF1，以環繞導電接頭167及172而提供保護。亦可在第一電性裝置170_1與第三晶粒（第三晶粒160_1及160_2）之間的間隙中形成第一底部填充層UF1。第一底部填充層UF1可局部地（或完全）覆蓋第三晶粒（第三晶粒160_1及160_2）的側壁及/或第一電性裝置170_1的側壁。作為另外一種選擇，省略第一底部填充層UF1。

仍參照圖1D，可在第一重佈線結構140上形成第二絕緣包封體180，以在側向上覆蓋導電柱150、第三晶粒（第三晶粒160_1及160_2）、第一電性裝置170_1及第一底部填充層UF1。第二絕緣包封體180的材料及形成方法可與第一絕緣包封體130相似。在一些實施例中，第二絕緣包封體180的厚度小於第一絕緣包封體130的厚度。在其中第一底部填充層UF1被省略的實施例中，第二絕緣包封體180（例如，模製底部填充膠）形成於第三晶粒（第三晶粒160_1及160_2）、第一電性裝置170_1及下伏的第一導電接墊1411之間的間隙中。在一些實施例中，第一電性裝置170_1被第一底部填充層UF1環繞，且第二絕緣包封體180經由第一底部填充層UF1而與第一電性裝置170_1隔開。在一些實施例中，第一電性裝置170_1及第三晶粒（第三晶粒160_1及160_2）的所有側壁皆被第一底部填充層UF1覆蓋，且第二絕緣包封體180藉由第一底部填充層UF1而與第一電性裝置170_1及第三晶粒（第三晶粒160_1及160_2）隔開。

穿透過第二絕緣包封體180的導電柱150可被稱為絕緣體穿孔（through insulation via，TIV）。在一些實施例中，在執行平坦化製程（例如，CMP、機械磨削、蝕刻、其組合等）之後，第二絕緣包封體180的頂表面180a與導電柱150的頂表面150a、第三晶粒（第三晶粒160_1及160_2）的前表面160a以及第一電性裝置170_1的後表面170a實質上齊平（或共面），其中相應的前表面160a可包括前側連接件164的被暴露出的表面以達成進一步的電性連接。在一些實施例中，第一晶粒110的主動表面110a面對第三晶粒（第三晶粒160_1及160_2）的後表面160b，且此種配置可被視為背對面配置。

參照圖1E且參照圖1D，可在第二絕緣包封體180、導電柱150、第三晶粒（第三晶粒160_1及160_2）以及第一電性裝置170_1上形成第二重佈線結構190。第二重佈線結構190可包括形成於一或多個第二介電層192中的一或多個第二圖案化導電層191。第二圖案化導電層191及第二介電層192的材料及形成方法可分別與第一圖案化導電層141及第一介電層142的材料及形成方法相似。舉例而言，第二圖案化導電層191的最底部子層可在第三晶粒（第三晶粒160_1及160_2）的前表面160a處與導電柱150的頂表面150a及前側連接件164的被暴露出的表面進行實體接觸及電性接觸。在一些實施例中，第二圖案化導電層191的最頂部子層可為或可包括凸塊下金屬（under bump metallization，UBM）接墊以達成進一步的電性連接。

在一些實施例中，在第二圖案化導電層191的最頂部子層的UBM接墊上形成導電端子195。導電端子195可包含導電材料，例如焊料、銅、鋁、金、鎳、銀、鈀、錫、類似材料或其組合。導電端子195可為焊料球、金屬柱、球柵陣列（BGA）、受控塌陷晶片連接（C4）凸塊、微凸塊、無電鍍鎳鈀浸金（ENEPIG）技術形成的凸塊、其組合（例如，貼合有焊料球的金屬柱）或類似導電端子。在一些實施例中，導電端子195包含共晶材料且可包括焊料凸塊、焊料球或類似導電端子。可執行迴焊製程，進而賦予導電端子195局部球形的形狀。作為另外一種選擇，導電端子195可包括非球形連接件或具有其他形狀。

在一些實施例中，可經由導電接頭（未標出）在第二重佈線結構190的第二圖案化導電層191的UBM接墊上安裝至少一個第二電性裝置170_2。第二電性裝置170_2可被導電端子195環繞。在一些實施例中，電性裝置170_2經由第二重佈線結構190的第二圖案化導電層191電性耦合至第三晶粒（第三晶粒160_1及/或160_2）。在一些實施例中，電性裝置170_2經由第二重佈線結構190、導電柱150及第一重佈線結構140電性耦合至第一晶粒110。舉例而言，第一電性裝置及第二電性裝置（第一電性裝置170_1及第二電性裝置170_2）是IPD。依據產品要求而定，第二電性裝置170_2可電性耦合至第二重佈線結構190之下的一或多個晶粒。

參照圖1F且參照圖1E，可藉由合適的製程（例如蝕刻、磨削、機械剝落等）移除臨時載體51，進而以可觸及方式露出連接膜DF1（若存在）以及第二晶粒120及第一絕緣包封體130的後表面（後表面120b及130b）。在其中黏合層（例如，LTHC膜）形成於臨時載體51上的實施例中，臨時載體51藉由暴露於雷射光或UV光而被剝離。雷射光或UV光會破壞結合至臨時載體51的黏合層的化學鍵，且然後臨時載體51可被剝離。可藉由在載體剝離製程之後執行的清潔製程來移除黏合層的殘餘物（若存在）。

在一些實施例中，以晶圓級（wafer level）執行前面的製程，且可執行單體化製程以切穿第一絕緣包封體130、第一重佈線結構140、第二絕緣包封體180及第二重佈線結構190，以形成相應的半導體封裝10A。在一些實施例中，半導體封裝10A具有相連的側壁10s，側壁10s包括第一絕緣包封體130的側壁、第一重佈線結構140的第一介電層142的側壁、第二絕緣包封體180的側壁及第二重佈線結構190的第二介電層192的側壁。

如圖1F中所示，半導體封裝10A可包括堆疊於第二層T2_1上的第一層T1_1，其中第一層T1_1包括第一晶粒及第二晶粒（第一晶粒110及第二晶粒120）、第一絕緣包封體130及第一重佈線結構140，且第二層T2_1包括第三晶粒（第三晶粒160_1及160_2）、第一電性裝置及第二電性裝置（第一電性裝置170_1及第二電性裝置170_2）、導電柱150、第二絕緣包封體180、第二重佈線結構190及導電端子195。在一些實施例中，相較於具有堆疊於SoC晶粒之上的記憶體封裝組件的封裝結構，第二晶粒120（例如記憶體封裝組件）被設置於同一層的第一晶粒110（例如，SoC晶粒）附近，以減小半導體封裝10A的總厚度。在一些實施例中，由於連接膜DF1設置於後表面110b上且具有高熱導率，因此半導體封裝10A的第一晶粒110具有更佳的散熱效能。在一些實施例中，第一電性裝置170_1（例如IPD晶粒）被整合至第二層T2_1中，以縮短第一晶粒110與電性裝置170_1之間的電性路徑，進而改善功率傳輸及電性效能。

參照圖1G且參照圖1F，在俯視圖中，多個第一電性裝置170_1可在第三晶粒（第三晶粒160_1與160_2）之間排列成行。應注意，第一電性裝置170_1的數目及排列僅是實例且在本揭露中不具有限制。在一些實施例中，排列成行的第一電性裝置170_1的正投影區域完全位於第一晶粒110的正投影區域內。在一些實施例中，第三晶粒（第三晶粒160_1及/或160_2）的正投影區域與第一晶粒110的正投影區域至少局部地交疊。第三晶粒（第三晶粒160_1與160_2）可具有相同的正投影面積或者可具有不同的正投影面積。在俯視圖中，第三晶粒（第三晶粒160_1及/或160_2）的邊界可延伸超過第一晶粒110的邊界。在一些實施例中，第三晶粒160_2的正投影區域與第二晶粒120的正投影區域局部地（或完全）交疊。第一晶粒110的正投影區域可小於第二晶粒120的正投影區域。應注意，圖1G中所示的配置僅為實例，且該些晶粒及電性裝置的數目及排列可依據產品要求而進行調整。

根據一些實施例，圖2A至圖2E是示出具有背對面（back-to-face）配置的半導體封裝的製造方法的各個階段的示意性剖視圖，圖2F是示出圖2E所示半導體封裝中的各種晶粒及電性裝置的配置的示意性俯視圖。除非另有說明，否則該些實施例中的組件的材料及形成方法與在實施例中由類似參考編號表示的類似組件基本上相同。

參照圖2A，可在臨時載體51上形成後側重佈線結構210。後側重佈線結構210可包括形成於一或多個後側介電層212中的一或多個後側圖案化導電層211。後側圖案化導電層211及後側介電層212的材料及形成方法可分別與第一圖案化導電層141及第一介電層142的材料及形成方法相似。在一些實施例中，可在後側重佈線結構210上形成第一TIV 252且第一TIV 252電性耦合至後側圖案化導電層211。第一TIV 252可與圖1D中所闡述的導電柱150相似。

在一些實施例中，經由連接膜DF1將第一晶粒110貼合至後側重佈線結構210的後側介電層212。可將連接膜DF1（例如晶粒貼合膜或類似連接膜）貼合至第一晶粒110的後表面110b。在一些實施例中，在後側重佈線結構210上形成第一絕緣包封體130，以在側向上覆蓋第一TIV 252、第一晶粒110及連接膜DF1。第一晶粒110及第一絕緣包封體130可與圖1A至圖1B中所闡述的第一晶粒110及第一絕緣包封體130相似。第一晶粒110的第一晶粒連接件113以及第一TIV 252可以可觸及方式被露出，以達成進一步的電性連接。在一些實施例中，第一絕緣包封體130的頂表面130a與第一TIV 252的頂表面252a及第一晶粒110的主動表面110a實質上齊平。

參照圖2B且參照圖2A，可在第一絕緣包封體130、第一TIV 252及第一晶粒110上形成中間重佈線結構220。中間重佈線結構220可包括形成於一或多個中間介電層222中的一或多個中間圖案化導電層221。中間圖案化導電層221及中間介電層222的材料及形成方法可分別與後側圖案化導電層211及後側介電層212的材料及形成方法相似。中間圖案化導電層221可在實體上耦合及電性耦合至第一TIV 252的頂表面252a及第一晶粒110的第一晶粒連接件113。在一些實施例中，中間圖案化導電層221包括導通孔及上覆於導通孔上的導電接墊且不具有導電線。中間圖案化導電層221的相鄰的導電接墊的節距P1可與相鄰的第一晶粒連接件與第三晶粒連接件的節距實質上相同。借助於實例而非進行限制，節距P1為約25微米。作為另外一種選擇，依據電路設計而定，中間重佈線結構220是具有多層佈線的多層式重佈線結構。

在一些實施例中，在中間重佈線結構220上形成第二TIV 254且第二TIV 254電性耦合至中間圖案化導電層221。第二TIV 254可與在前面段落中闡述的導電柱150相似。在一些實施例中，在中間重佈線結構220上安裝第三晶粒160且第三晶粒160經由導電接頭167電性耦合至中間圖案化導電層221。第三晶粒160可與圖1D中所闡述的第三晶粒（第三晶粒160_1及160_2）相似。在一些實施例中，第三晶粒160的TSV 163具有較節距P1小的臨界尺寸。舉例而言，相應的TSV 163的臨界尺寸介於約2微米至約6微米的範圍內。相鄰的TSV 163的節距P2可小於節距P1。舉例而言，節距P2介於約9微米至約24微米的範圍內。第三晶粒160的後表面160b面對第一晶粒110的主動表面，且此種配置可被稱為背對面配置。

在第三晶粒160的後表面160b與中間重佈線結構220之間的間隙中可選地形成第一底部填充層UF1，以環繞導電接頭167、第三晶粒連接件166及中間圖案化導電層221的對應的導電接墊。在一些實施例中，在中間重佈線結構220上形成第二絕緣包封體180，以在側向上覆蓋第二TIV 254、第三晶粒160及第一底部填充層UF1。第二絕緣包封體180可與圖1D中所闡述的第二絕緣包封體180相似。舉例而言，第二絕緣包封體180的頂表面180a與第二TIV 254的頂表面254a及第三晶粒160的前表面160a實質上齊平（或共面），其中前表面160a包括前側連接件164的被暴露出的表面以實現進一步的電性連接。

參照圖2C且參照圖2B，可在第二絕緣包封體180、第二TIV 254及第三晶粒160上形成前側重佈線結構230。前側重佈線結構230可包括形成於一或多個前側介電層232中的一或多個前側圖案化導電層231。前側圖案化導電層231及前側介電層232的材料及形成方法可分別與圖1E中所闡述的第二圖案化導電層191及第二介電層192的材料及形成方法相似。舉例而言，前側圖案化導電層231的最底部子層與第二TIV 254的頂表面254a及第三晶粒160的前側連接件164的被暴露出的表面進行實體接觸及電性接觸。前側圖案化導電層231的最頂部子層可包括UBM接墊以實現進一步的電性連接。隨後，可在前側圖案化導電層231的UBM接墊中的一部分UBM接墊上形成導電端子195。在一些實施例中，在前側圖案化導電層231的UBM接墊中的另一部分UBM接墊上安裝至少一個電性裝置170（例如IPD）且所述至少一個電性裝置170被導電端子195環繞。導電端子195及電性裝置170可與圖1E中所闡述的導電端子195及第二電性裝置170_2相似。

參照圖2D且參照圖2C，可將圖2C所示結構上下翻轉且可將導電端子195及/或電性裝置170設置於框架52上。可藉由與和圖1F相關的說明相似的方法移除臨時載體51，進而以可觸及方式露出後側重佈線結構210，且因此不再對其予以贅述。在一些實施例中，可在後側介電層212的最外部子層上形成圖案化介電層213。圖案化介電層213可為或可包含有機介電材料（例如焊料光阻膜（solder resist film）、味之素構成膜（Ajinomoto Buildup Film，ABF）或類似材料）。在一些實施例中，圖案化介電層213被稱為圖案化光阻層。圖案化介電層213可包括開口213O，且後側圖案化導電層211的最外部子層的至少一部分可藉由開口213O以可觸及方式被露出，以達成進一步的電性連接。

參照圖2E且參照圖2D，可經由導電接頭2211（例如，焊料接頭）將第二晶粒120（例如記憶體封裝組件）安裝於後側重佈線結構210上。第二晶粒120可與圖1A中所闡述的第二晶粒120相似。舉例而言，將第二晶粒120的第二晶粒連接件設置於後側圖案化導電層211的藉由開口213O暴露出的部分上，且然後執行迴焊製程以形成將第二晶粒120耦合至後側圖案化導電層211的導電接頭2211。在一些實施例中，在第二晶粒120與圖案化介電層213之間的間隙中形成底部填充層（未示出），以環繞導電接頭2211。在一些實施例中，以晶圓級執行上述製程，且執行單體化製程以切穿圖案化介電層213、後側重佈線結構210、第一絕緣包封體130、中間重佈線結構220、第二絕緣包封體180及前側重佈線結構230，以形成相應的半導體封裝10B。

繼續參照圖2E且亦參照圖1F，半導體封裝10B與半導體封裝10A相似，且因此不再對其予以贅述。舉例而言，半導體封裝10B可包括堆疊於第二層T2_2上的第一層T1_2以及堆疊於第一層T1_2上的第三層T3，其中第一層T1_2不具有第二晶粒120，第二晶粒120包括於第三層T3處。第二層T2_2可具有（或可不具有）電性裝置170_1。第一層T1_2處的第一晶粒110與第二層T2_2處的第三晶粒160可以背對面配置進行排列。第一層T1_2可包括分別設置於第一晶粒110的後側及前側處的後側重佈線結構210及中間重佈線結構220以及分別設置於第三晶粒160的後側及前側處的中間重佈線結構220及前側重佈線結構230。

參照圖2F且繼續參照圖2E，第一晶粒110的側向尺寸可小於第三晶粒160的側向尺寸。舉例而言，在俯視圖中，第一晶粒110的正投影區域完全位於第三晶粒160的正投影區域內。第三晶粒160的側向尺寸可小於第二晶粒120的側向尺寸。舉例而言，在俯視圖中，第三晶粒160的正投影區域完全位於第二晶粒120的正投影區域內。第二晶粒120的正投影區域的邊界可（或可不）與半導體封裝10B的側壁（或邊界）10s重合。在其中第一晶粒110被更大的第一晶粒110’替換的一些實施例中，第一晶粒110’的側向尺寸大於第三晶粒160的側向尺寸，且虛線所指示的第一晶粒110’的正投影區域包圍第三晶粒160的正投影區域。應注意，圖2F中所示的配置僅是實例，且第一晶粒、第二晶粒及第三晶粒的數目及尺寸可依據產品要求而進行調整，進而增大設計靈活性。

圖3A至圖3E是示出根據一些實施例的具有面對面（face-to-face）配置的半導體封裝的製造方法的各個階段的示意性剖視圖。除非另有說明，否則該些實施例中的組件的材料及形成方法與在實施例中由類似參考編號表示的類似組件基本上相同。

參照圖3A且參照圖2A，圖3A中所示的結構與圖2A中所闡述的結構相似。可在臨時載體51上形成包括後側圖案化導電層211及後側介電層212的後側重佈線結構210。可在後側重佈線結構210上形成第一TIV 252且第一TIV 252電性耦合至後側圖案化導電層211。可經由第一晶粒110的後表面110b上的連接膜DF1將第一晶粒110貼合至後側重佈線結構210的後側介電層212。可在後側重佈線結構210上形成第一絕緣包封體130，以在側向上覆蓋第一TIV 252、第一晶粒110及連接膜DF1。第一晶粒110的第一晶粒連接件113以及第一TIV 252可以可觸及方式被露出，以實現進一步的電性連接。舉例而言，第一絕緣包封體130的頂表面130a與第一TIV 252的頂表面252a及第一晶粒110的主動表面110a實質上齊平。

參照圖3B且參照圖2B，圖3B中所示的結構與圖2B中所闡述的結構相似，不同的是第三晶粒160’與第一晶粒110以面對面配置進行排列且中間重佈線結構220’包括多個佈線層階。舉例而言，首先在第一絕緣包封體130、第一TIV 252及第一晶粒110上形成包括中間圖案化導電層221’及中間介電層222的中間重佈線結構220。接下來，可在中間重佈線結構220上形成第二TIV 254且第二TIV 254電性耦合至中間圖案化導電層221。然後可經由導電接頭167在中間圖案化導電層221’的最頂部子層上安裝第三晶粒160’的第三晶粒連接件166，其中第三晶粒160’的前表面160a可面對第一晶粒110的主動表面。舉例而言，第三裝置層162接近第一晶粒110，且在側向上覆蓋TSV 163的隔離層165遠離第一晶粒110。第三晶粒160’可與圖2B中所闡述的第三晶粒160相似，且應注意，為了簡潔起見而未在本文中說明第三晶粒160’中的所有元件。

在一些實施例中，在第三晶粒160’的前表面160a與中間重佈線結構220’之間的間隙中形成第一底部填充層UF1，以環繞導電接頭167、第三晶粒連接件166及中間圖案化導電層221’的對應的導電接墊。在一些實施例中，在中間重佈線結構220’上形成第二絕緣包封體180，以在側向上覆蓋第二TIV 254、第三晶粒160’及第一底部填充層UF1。舉例而言，第二絕緣包封體180的頂表面180a與第二TIV 254的頂表面254a及第三晶粒160’的後表面160b實質上齊平（或共面），其中TSV 163的表面163a藉由隔離層165及第二絕緣包封體180而以可觸及方式暴露出，以實現進一步的電性連接。在一些實施例中，在形成第二絕緣包封體180之後形成隔離層165。將結合圖4A至圖4D及圖5A至圖5C對第三晶粒160’的隔離層165的各種形成方式進行論述。

參照圖3C且參照圖2C，圖3C中所示的結構與圖2C中所闡述的結構相似。舉例而言，在第二絕緣包封體180、第二TIV 254及第三晶粒160’上形成包括前側圖案化導電層231及前側介電層232的前側重佈線結構230。舉例而言，前側圖案化導電層231的最底部子層與第二TIV 254的被暴露出的表面及第三晶粒160’的TSV 163進行實體接觸及電性接觸。前側圖案化導電層231的最頂部子層可包括UBM接墊，且可在前側圖案化導電層231的UBM接墊中的一部分UBM接墊上形成導電端子195。在一些實施例中，在前側圖案化導電層231的UBM接墊中的另一部分UBM接墊上安裝至少一個電性裝置170（例如IPD）且所述至少一個電性裝置170被導電端子195環繞。

參照圖3D且參照圖3C及圖2D，圖3D中所示的結構與圖2D中所闡述的結構相似。舉例而言，可將圖3C所示結構上下翻轉，且可將導電端子195及/或電性裝置170設置於框架52上。可移除臨時載體51進而以可觸及方式露出後側重佈線結構210，且然後可在後側介電層212的最外部子層上形成具有開口213O的圖案化介電層213。

參照圖3E且參照圖2E，圖3E中所示的結構與圖2E中所闡述的結構相似。舉例而言，可經由導電接頭2211將第二晶粒120（例如記憶體封裝組件）安裝於後側重佈線結構210上。在第二晶粒120與圖案化介電層213之間的間隙中可選地形成底部填充層（未示出），以環繞導電接頭2211。在一些實施例中，執行單體化製程以切穿圖案化介電層213、後側重佈線結構210、第一絕緣包封體130、中間重佈線結構220’、第二絕緣包封體180及前側重佈線結構230，以形成相應的半導體封裝10C。

與圖2E中所示的半導體封裝10B相似，半導體封裝10C可包括堆疊於第二層T2_3上的第一層T1_2及堆疊於第一層T1_2上的第三層T3。半導體封裝10C與半導體封裝10B之間的主要不同之處在於，第一層T1_2中的第一晶粒110與第二層T2_3中的第三晶粒160’以面對面配置進行排列，其中第二層T2_3處的第三晶粒160’的主動表面面對第一晶粒110的主動表面，且在第一晶粒110的主動表面與第三晶粒160’的主動表面之間插入有中間重佈線結構220’且中間重佈線結構220’電性耦合至第一晶粒110及第三晶粒160’。半導體封裝10C的俯視圖可與圖2F中所闡述的俯視圖相似，且可使用在前面段落中闡述的更大的第一晶粒110’替換第一晶粒110，且因此為了簡明起見不再對其予以贅述。

圖4A至圖4D是示出根據一些實施例的在第三晶粒的後表面上形成隔離層的示意性剖視圖。形成隔離層及重佈線結構的步驟可對應於圖3B至圖3C中所闡述的製程。除非另有說明，否則該些實施例中的組件的材料及形成方法與在實施例中由類似參考編號表示的類似組件基本上相同。

參照圖4A，第二絕緣包封體180被形成為沿著第三晶粒160’的側壁延伸。可在第三裝置層162及TSV 163下方設置第三晶粒160’的內連線結構168，且可經由嵌置於內連線介電層1682中的內連線導電層1681將形成於第三半導體基底161中/上的第三裝置層162電性耦合至TSV 163。TSV 163可包括使用襯墊1632進行襯墊的導電柱1631，其中導電柱1631經由襯墊1632而與第三半導體基底161隔離。借助於實例而非進行限制，導電柱1631的臨界尺寸1631D為約2微米，且襯墊1632的厚度（例如，約0.15微米）小於臨界尺寸1631D。在一些實施例中，在對第二絕緣包封體180執行平坦化製程之後，頂表面180a與第三半導體基底161的後表面161b及TSV 163的表面163a實質上齊平。

參照圖4B，可對第三半導體基底161的後側進行薄化，以在後表面161b’上形成凹槽。舉例而言，對第三半導體基底161的後側執行蝕刻製程，而在蝕刻期間第二絕緣包封體180被掩蔽層（未示出）覆蓋。在蝕刻之後，TSV 163的上部部分被暴露出且自第三半導體基底161的後表面161b’突出。借助於實例而非進行限制，TSV 163的被暴露出的部分的高度163H（自表面163a至後表面161b’所量測）為約2微米（或小於2微米）。

參照圖4C，可在第三半導體基底161的後表面161b’上形成隔離層165，以在側向上覆蓋TSV 163的被暴露出的部分。在一些實施例中，隔離層165是介電質（例如，低溫聚醯亞胺材料）且可藉由塗覆及固化等形成。但亦可使用任何其他合適的介電材料及沈積製程來形成隔離層165。在一些實施例中，在製程變化內，執行平坦化製程以使第二絕緣包封體180的頂表面180a、隔離層165的頂表面165a及TSV 163的表面163a齊平。舉例而言，隔離層165的厚度165H為約1.5微米至約2微米。

參照圖4D，可在第二絕緣包封體180及隔離層165上形成具有前側介電層232的開口2321O的最底部子層2321，其中開口2321O可以可觸及方式暴露出TSV 163。在一些實施例中，環繞TSV 163的表面的隔離層165的頂表面的一部分亦可藉由開口2321O而以可觸及方式露出。最底部子層2321可包含聚醯亞胺，且在最底部子層2321與下伏的隔離層165之間可觀察到介面。接下來，可在開口2321O中及最底部子層2321的頂表面上形成包括導通孔及上覆導電接墊的前側圖案化導電層231的最底部子層2311。在一些實施例中，前側圖案化導電層231的最底部子層2311的導通孔具有朝向TSV 163的漸縮輪廓，且導通孔的較窄端部具有較下伏的TSV 163的臨界尺寸1631D大的側向尺寸2311VD。借助於實例而非進行限制，前側圖案化導電層231的導通孔的側向尺寸2311VD為約8微米。在此種實施例中，導通孔的較窄端部與TSV 163的表面163a及環繞TSV 163的表面163a的隔離層165的頂表面的所述一部分進行實體接觸。

圖5A至圖5C是示出根據一些實施例的在第三晶粒的後表面上形成隔離層的另一方式的示意性剖視圖。圖5A至圖5C所示步驟可與圖4A至圖4D中所闡述的步驟相似，且因此不再對其予以贅述。在實施例中，類似的組件由類似的參考編號表示。

參照圖5A，在如圖4B中所闡述般使第三半導體基底161的後側凹陷之後，可在第二絕緣包封體180、第三半導體基底161及TSV 163上形成第一隔離子層1651。第一隔離子層1651可包含（或可為）氮化矽系材料（例如SiN或其他合適的介電材料）且可在低溫下沈積。第一隔離子層1651可共形地形成於第三半導體基底161的後表面161b’以及TSV 163的側壁及頂部暴露表面163a上。第一隔離子層1651可延伸至覆蓋第二絕緣包封體180的被暴露出的側壁180s以及頂表面180a。在一些實施例中，形成於第二絕緣包封體180的頂表面180a上的第一隔離子層1651的一部分被形成為在空間上彼此間隔開的島狀圖案（island），且第二絕緣包封體180的頂表面180a的位於所述島狀圖案之間的部分以可觸及方式被暴露出。在一些實施例中，第一隔離子層1651的厚度1651H小於臨界尺寸1631D的約一半。借助於實例而非進行限制，第一隔離子層1651的厚度1651H為約0.5微米。

參照圖5B且參照圖5A，可在第一隔離子層1651上形成第二隔離子層1652。因此，第二隔離子層1652可藉由第一隔離子層1651而與第三半導體基底161及第二絕緣包封體180隔開。第二隔離子層1652與第一隔離子層1651可具有不同的材料及不同的厚度。舉例而言，第二隔離子層1652是介電質（例如，低溫聚醯亞胺材料）且可藉由塗覆及固化等形成。第二隔離子層1652可厚於第一隔離子層1651。借助於實例而非進行限制，第二隔離子層1652的厚度1652H為約1.5微米至2微米。隨後，執行平坦化製程（例如，CMP、機械磨削、蝕刻、其組合等），以移除第一隔離子層1651及第二隔離子層1652的多餘材料。舉例而言，在平坦化製程之後，第二絕緣包封體180的頂表面180a與TSV 163的表面163a、第一隔離子層1651的頂表面1651a及第二隔離子層1652的頂表面1652a實質上齊平，其中第一隔離子層1651與第二隔離子層1652被統稱為隔離層165’。

參照圖5C且參照圖5B，可在第二絕緣包封體180及隔離層165’上形成前側介電層232的最底部子層2321，且然後可在最底部子層2321中/上形成前側圖案化導電層231的最底部子層2311。形成製程可與圖4D中所闡述的製程相似。在一些實施例中，前側圖案化導電層231的最底部子層2311的導通孔的較窄端部與TSV 163的表面163a及第一隔離子層1651的頂表面1651a（且在一些實施例中與第二隔離子層1652的頂表面1652a）進行實體接觸。

圖6A至圖6D是示出根據一些實施例的具有面對面配置的半導體封裝的製造方法的各個階段的示意性剖視圖。除非另有說明，否則該些實施例中的組件的材料及形成方法與在實施例中由類似參考編號表示的類似組件基本上相同。

參照圖6A且參照圖1D，圖6A所示結構與圖1D所示結構相似，且因此為了簡潔起見不再對每一組件的詳細形成予以贅述。舉例而言，第一晶粒110及第二晶粒120被第一絕緣包封體130在側向上覆蓋，且在第一晶粒110及第二晶粒120以及第一絕緣包封體130上形成包括第一圖案化導電層141及第一介電層142的第一重佈線結構140。接下來，可在第一圖案化導電層141的最頂部子層上形成導電柱150。

隨後，可在第一圖案化導電層141上安裝第三晶粒（第三晶粒160_3及160_4）且第三晶粒（第三晶粒160_3及160_4）被導電柱150環繞。第三晶粒（第三晶粒160_3及160_4）可與圖3B中所闡述的第三晶粒160’相似。舉例而言，第一晶粒110與第三晶粒（第三晶粒160_3及160_4）以面對面配置進行排列，其中第三晶粒（第三晶粒160_3及160_4）的第三晶粒連接件166經由導電接頭167安裝至第一圖案化導電層141的最頂部子層上。在一些實施例中，在第一晶粒110正上方設置第一電性裝置170_1，第一電性裝置170_1在側向上插入於第三晶粒（第三晶粒160_3與160_4）之間且經由導電接頭172安裝至第一圖案化導電層141的最頂部子層上。在第三晶粒160_3及160_4與下伏的第一圖案化導電層141之間的間隙且亦在第一電性裝置170_1與第一圖案化導電層141之間的間隙中可選地形成第一底部填充層UF1，以環繞導電接頭167及172而提供保護。第一底部填充層UF1可局部地（或完全）覆蓋第一電性裝置170_1的側壁及第三晶粒（第三晶粒160_3及160_4）的側壁。

參照圖6B且參照圖6A，可在第一重佈線結構140上形成第二絕緣包封體180，以在側向上覆蓋導電柱150、第三晶粒（第三晶粒160_3及160_4）、第一電性裝置170_1及第一底部填充層UF1。由於導電柱150穿透過第二絕緣包封體180，因此導電柱150被稱為TIV。在一些實施例中，第二絕緣包封體180的一部分形成於第一底部填充層UF1的頂表面上，以在側向上環繞第一電性裝置170_1的側壁。在替代實施例中，第一電性裝置170_1及第三晶粒（第三晶粒160_3及160_4）被第一底部填充層UF1覆蓋，且第二絕緣包封體180藉由第一底部填充層UF1而與第一電性裝置170_1及第三晶粒（第三晶粒160_3及160_4）隔開。

在一些實施例中，在形成第二絕緣包封體180之後形成分別相應於第三晶粒（第三晶粒160_3及160_4）的隔離層165。第三晶粒160’的隔離層165的形成可參照結合圖4A至圖4D及圖5A至圖5C論述的方法。在一些實施例中，在導電柱150、第二絕緣包封體180、第三晶粒（第三晶粒160_3及160_4）及第一電性裝置170_1上形成包括第二圖案化導電層191及第二介電層192的第二重佈線結構190。舉例而言，第二圖案化導電層191在實體上連接及電性連接至導電柱150以及第三晶粒（第三晶粒160_3及160_4）的TSV 163。第二重佈線結構190的材料及形成方法可與圖1E中所闡述的第二重佈線結構190或圖3C中所闡述的前側重佈線結構230的材料及形成方法相似，且因此不再對其予以贅述。

參照圖6C，可在第二圖案化導電層191的最頂部子層的UBM接墊中的一部分UBM接墊上形成導電端子195。在一些實施例中，在第二圖案化導電層191的最頂部子層的另一些UBM接墊上安裝至少一個第二電性裝置170_2（例如IPD）且所述至少一個第二電性裝置170_2被導電端子195環繞。導電端子195及電性裝置170_2可與圖1E中所闡述的導電端子195及第二電性裝置170_2相似。隨後，可將圖6C所示結構上下翻轉並放置於框架上，且然後可剝離臨時載體51，進而以可觸及方式露出第一絕緣包封體130、連接膜DF1及第二晶粒120。可執行單體化製程以形成相應的半導體封裝。

參照圖6D，半導體封裝10D可包括堆疊於第二層T2_4上的第一層T1_1，其中第一層T1_1包括第一晶粒110及第二晶粒120、第一絕緣包封體130及第一重佈線結構140，且第二層T2_4包括第三晶粒（第三晶粒160_3及160_4）、第一電性裝置170_1及第二電性裝置170_2、導電柱150、第二絕緣包封體180、第二重佈線結構190及導電端子195。相似於圖3E中所闡述的半導體封裝10C的第一晶粒110與第三晶粒160’，第三晶粒（第三晶粒160_3及160_4）與第一晶粒110以面對面配置進行排列，。舉例而言，第三晶粒（第三晶粒160_3及160_4）的前表面160a面對第一晶粒110的主動表面110a及第二晶粒120的主動表面120a。半導體封裝10D的俯視圖可與圖1G中所闡述的俯視圖相似，且因此為了簡明起見不再對其予以贅述。

圖7A至圖7F是示出根據一些實施例的具有面對背（face-to-back）配置的半導體封裝的製造方法的各個階段的示意性剖視圖。除非另有說明，否則該些實施例中的組件的材料及形成方法與在實施例中由類似參考編號表示的類似組件基本上相同。

參照圖7A，可在臨時載體51之上形成包括前側圖案化導電層331及前側介電層332的前側重佈線結構330。前側重佈線結構330可與在前面段落中闡述的前側重佈線結構230相似。可在臨時載體51之上形成具有開口的前側介電層332的最底部子層，且然後可在前側介電層332的最底部子層的開口中及頂表面上形成前側圖案化導電層331的最底部子層。可重複進行子層的形成步驟若干次以形成多層式重佈線結構。前側圖案化導電層331的最頂部子層可包括第一接墊3311及第二接墊3312，第二接墊3312環繞第一接墊3311且形成於前側介電層332的最頂部子層的頂表面上，以達成進一步的電性連接。可在前側重佈線結構330的前側圖案化導電層331的第二接墊3312上形成第一TIV 354。

可經由導電接頭167將第三晶粒160’安裝於前側重佈線結構330的前側圖案化導電層331的第一接墊3311上，其中第三晶粒160’的前表面160a面對前側重佈線結構330。在一些實施例中，在前側重佈線結構330上形成第一底部填充層UF1，以環繞導電接頭167進行保護。在一些實施例中，在前側重佈線結構330上形成第二絕緣包封體180，以在側向上覆蓋第一TIV 354、第三晶粒160’及第一底部填充層UF1。舉例而言，第二絕緣包封體180的頂表面180a與第一TIV 354的頂表面354a及第三晶粒160’的後表面160b實質上齊平，其中TSV 163的表面與隔離層165的表面在後表面160b處實質上齊平。隔離層165的形成可與圖4A至圖4D或圖5A至圖5C中所闡述的製程相似。

參照圖7B，可在第二絕緣包封體180、第一TIV 354及第三晶粒160’上形成包括中間圖案化導電層321及中間介電層322的中間重佈線結構320。中間重佈線結構320可與在前面段落中闡述的中間重佈線結構220’相似。可形成具有開口的中間介電層322的最底部子層，進而以可觸及方式暴露出第一TIV 354以及第三晶粒160’的TSV 163，且然後可在開口中形成中間圖案化導電層321的最底部子層，以與第一TIV 354及TSV 163進行實體接觸及電性接觸。可重複進行子層的形成步驟若干次以形成多層式重佈線結構。中間圖案化導電層321的最頂部子層可包括第一接墊3211及第二接墊3212，第二接墊3212環繞第一接墊3211且形成於中間介電層322的最頂部子層的頂表面上，以實現進一步的電性連接。可在中間重佈線結構320的中間圖案化導電層321的第二接墊3212上形成第二TIV 352。

在一些實施例中，經由導電接頭115（例如，焊料接頭）將第一晶粒110’安裝至中間重佈線結構320的中間圖案化導電層321的第一接墊3211上。第一晶粒110’可與在前面段落中闡述的第一晶粒110相似。舉例而言，第一裝置層112位於第一半導體基底111之下，第一晶粒連接件113設置於第一裝置層112下方，且導電接頭115耦合至第一晶粒連接件113及第一接墊3211。第一晶粒110’的主動表面110a面對第三晶粒160’的後側，且此種配置可被稱為面對背配置。在第一晶粒110’的主動表面110a與中間重佈線結構320之間的間隙中可選地形成第二底部填充層UF2，以環繞導電接頭115、第一晶粒連接件113及第一接墊3211。

在一些實施例中，在中間重佈線結構320上形成第一絕緣包封體130，以在側向上覆蓋第二TIV 352、第一晶粒110’及第二底部填充層UF2。可執行平坦化製程（例如，CMP、機械磨削、蝕刻、其組合等）以使第一絕緣包封體130的頂表面130a、第二TIV 352的頂表面352a及第一晶粒110’的後表面110b實質上齊平。在一些實施例中，在第一絕緣包封體130、第二TIV 352及第一晶粒110’上形成包括後側圖案化導電層311及後側介電層312的後側重佈線結構310。後側重佈線結構310可與在前面段落中闡述的後側重佈線結構210相似。舉例而言，後側圖案化導電層311的最底部子層與第二TIV 352的頂表面352a進行實體接觸及電性接觸。

參照圖7C且參照圖7B，可將圖7B所示結構上下翻轉，且可將後側重佈線結構310設置於第二臨時載體53之上。然後可移除第一臨時載體51進而以可觸及方式露出前側重佈線結構330。第一臨時載體51的移除可與圖1F中所闡述的剝離製程相似，且因此不再對其予以贅述。在一些實施例中，在移除第一臨時載體51之後，前側圖案化導電層331的表面331a及前側介電層332的表面332a以可觸及方式被露出。

參照圖7D且參照圖7C，可在前側圖案化導電層331的表面331a上形成UBM接墊333。在一些實施例中，在UBM接墊333中的一部分UBM接墊333上形成導電端子195。在另一些UBM接墊333上可選地形成電性裝置170。電性裝置170經由導電接頭172而連接至此些UBM接墊333，且被導電端子195環繞。在電性裝置170與前側重佈線結構330之間的間隙中可選地形成第三底部填充層UF3，以環繞導電接頭172。導電端子195及電性裝置170可與圖2C中所闡述的導電端子195及電性裝置170相似。

參照圖7E且參照圖7D，可將圖7D所示結構上下翻轉，且可將導電端子195及/或電性裝置170放置於框架52上。然後可藉由與移除第一臨時載體51相似的方法來移除第二臨時載體53，進而以可觸及方式露出後側重佈線結構310。在一些實施例中，在後側介電層312的最外部子層上形成具有開口213O的圖案化介電層213，且後側圖案化導電層311的最外部子層的至少一部分可藉由開口213O而以可觸及方式露出，以達成進一步的電性連接。圖案化介電層213的材料及形成可與圖2D中所闡述的圖案化介電層213相似。

參照圖7F且參照圖7E，可經由導電接頭2211（例如，焊料接頭）將第二晶粒120（例如記憶體封裝組件）安裝於後側重佈線結構310上。第二晶粒120的安裝製程可與圖2E中所闡述的製程相似。在一些實施例中，以晶圓級執行上述製程，且執行單體化製程以切穿圖案化介電層213、後側重佈線結構310、第一絕緣包封體130、中間重佈線結構320、第二絕緣包封體180及前側重佈線結構330，以形成相應的半導體封裝10E。

繼續參照圖7F且亦參照圖3E，半導體封裝10E與圖3E中所闡述的半導體封裝10C相似。半導體封裝10E與半導體封裝10C之間的不同之處包括半導體封裝10E中的第一晶粒與第三晶粒（第三晶粒110’與160’）以面對背配置進行排列，而半導體封裝10C中的第一晶粒與第三晶粒以面對面配置進行排列。舉例而言，半導體封裝10E的第一層T1_5中的第一晶粒110’經由導電接頭115耦合至中間重佈線結構320。半導體封裝10E的第二層T2_5中的第三晶粒160’的後側面對第一晶粒110’的主動表面，且第三晶粒160’的主動表面經由導電接頭167耦合至前側重佈線結構330。

半導體封裝10E與半導體封裝10C之間的不同之處更包括半導體封裝10E的前側重佈線結構、中間重佈線結構及後側重佈線結構（前側重佈線結構330、中間重佈線結構320及後側重佈線結構310）中的導通孔自第一層T1_5朝向第二層T2_5、朝向相同的方向漸縮，而半導體封裝10C的前側重佈線結構、中間重佈線結構及後側重佈線結構（前側重佈線結構230、中間重佈線結構220’及後側重佈線結構210）中的導通孔自第二層T2_3朝向第一層T1_3、朝向相同的方向漸縮。半導體封裝10E的俯視圖可與圖2F中所闡述的俯視圖相似，且因此為了簡明起見不再對其予以贅述。

圖8是示出根據一些實施例的具有面對背配置的半導體封裝的示意性剖視圖。圖8中所示的具有面對背配置的半導體封裝10F的形成可與圖7A至圖7F中所闡述的半導體封裝10E的形成方法相似，且因此不再對其予以贅述。在實施例中，類似的組件由類似的參考編號表示。

參照圖8且參照圖7F，半導體封裝10F可包括堆疊於第二層T2_6上的第一層T1_6。第一層T1_6包括第一晶粒110’及第二晶粒120、第一絕緣包封體130及中間重佈線結構320。舉例而言，多於一個的第一晶粒110’並排設置且經由被第二底部填充層UF2環繞的導電接頭115耦合至中間重佈線結構320的導電接墊。第二晶粒120可設置於第一晶粒110’中的一者的旁邊，且第二晶粒120的導電接頭121”可耦合至中間重佈線結構320的導電接墊。舉例而言，在中間重佈線結構320的導電接墊上設置有第二晶粒120的第二晶粒連接件121’（如圖1A中所闡述），且然後對第二晶粒連接件121’執行迴焊製程，以在第二晶粒連接件的柱部分與中間重佈線結構320的下伏導電接墊之間形成導電接頭121”（例如，焊料接頭）。

在一些實施例中，在第二晶粒120與中間重佈線結構320之間的間隙中形成有第三底部填充層UF3，以環繞導電接頭121”及中間重佈線結構320的下伏導電接墊。在一些實施例中，第一絕緣包封體130覆蓋第一晶粒110’的側壁的未被第二底部填充層UF2覆蓋的一部分。在一些實施例中，相對於中間重佈線結構320而言，第二晶粒120的後表面120b低於相應的第一晶粒110’的後表面110b。第一絕緣包封體130可覆蓋第二晶粒120的側壁及後表面，其中相應的第一晶粒110’的厚度小於第二晶粒120的厚度。作為另外一種選擇，第一晶粒110’的後表面110b與第二晶粒120的後表面120b實質上齊平。

第二層T2_6包括第三晶粒160’、導電柱150、第二絕緣包封體180、前側重佈線結構330、導電端子195及電性裝置170。第三晶粒160’與第一晶粒110’以面對背配置進行排列，如圖7F中所闡述的半導體封裝10E的第一晶粒110’與第三晶粒160’。在替代實施例中，第一電性裝置（例如IPD）嵌置於第二絕緣包封體180及第一底部填充層UF1中且經由導電接頭（例如，焊料接頭）安裝至前側重佈線結構330的前側圖案化導電層331的導電接墊上。第三晶粒160’可設置於第一晶粒110’及第二晶粒120中的一者的正上方。在一些實施例中，第三晶粒160’電性耦合至第一晶粒110’及第二晶粒120。在替代實施例中，第三晶粒160’設置於第一晶粒110’中的相鄰的兩個第一晶粒110’正上方且耦合至第一晶粒110’中的所述兩個第一晶粒110’。

根據一些實施例，圖9A、圖10A及圖11A是示出各種半導體封裝的示意性剖視圖，且圖9B、圖10B及圖11B是分別示出圖9A、圖10A及圖11A所示對應的半導體封裝中的各種晶粒及電性裝置的配置的示意性俯視圖。

參照圖9A，半導體封裝10G包括堆疊於第二層T2_7之上的第一層T1_3及堆疊於第一層T1_3之上的第三層T3，其中第一層T1_3及第三層T3與圖2E中所闡述的半導體封裝10B的第一層T1_3及第三層T3相似。第二層T2_7包括並排排列且藉由第二絕緣包封體180及第二TIV 254而彼此隔開的第三晶粒（第三晶粒160_1與160_2），其中第三晶粒（第三晶粒160_1及160_2）可與圖1F中所闡述的半導體封裝10A的第三晶粒（第三晶粒160_1及160_2）或圖2E中所闡述的半導體封裝10B的第三晶粒160相似。舉例而言，第二層T2_7中的第三晶粒（第三晶粒160_1及160_2）與第一層T1_3中的第一晶粒110以背對面配置進行排列。

在一些實施例中，第一層T1_3中的第一晶粒110與下伏的第二層T2_7中的第三晶粒以面對面配置進行排列，其中第三晶粒可被圖6D中所闡述的半導體封裝10D的第三晶粒（第三晶粒160_3及160_4）替換。在一些實施例中，第一層中的第一晶粒與下伏的第二層中的第三晶粒以面對背配置進行排列，其中第一晶粒及第三晶粒可分別被圖7F中所闡述的半導體封裝10E的第一晶粒110’及第三晶粒160’替換。

參照圖9B且參照圖9A，第一晶粒110的側向尺寸可小於第二晶粒120的側向尺寸。舉例而言，在俯視圖中，第一晶粒110的正投影區域完全位於第二晶粒120的正投影區域內。第三晶粒（第三晶粒160_1或160_2）分別的側向尺寸可小於第一晶粒110的側向尺寸。在一些實施例中，第三晶粒（第三晶粒160_1及160_2）中的一者的正投影區域與第一晶粒110的正投影區域交疊，且第三晶粒（第三晶粒160_1及160_2）中的另一者的正投影區域與第一晶粒110及第二晶粒120交疊。第三晶粒（第三晶粒160_1與160_2）可具有相同的正投影面積或者可具有不同的正投影面積。在俯視圖中，第三晶粒（第三晶粒160_1及/或160_2）的邊界可延伸超過第一晶粒110的邊界。應注意，圖9B中所示的配置僅是實例且該些晶粒的數目及排列可依據產品要求而進行調整。

參照圖10A，半導體封裝10H包括堆疊於第二層T2_8之上的第一層T1_8及堆疊於第一層T1_8之上的第三層T3。第一層T1_8包括並排排列且藉由第一絕緣包封體130而彼此隔開的多於一個的第一晶粒110。第二層T2_8包括被第二TIV 254環繞的第三晶粒160，其中第三晶粒160可與圖1F中所闡述的半導體封裝10A的第三晶粒（第三晶粒160_1或160_2）或圖2E中所闡述的半導體封裝10B的第三晶粒160相似。在一些實施例中，第三晶粒160是與第一晶粒110進行電性連通的橋接晶粒（bridge die）。舉例而言，第二層T2_8中的第三晶粒160與第一層T1_8中的第一晶粒110以背對面配置進行排列。在一些實施例中，第一層T1_8中的第一晶粒110與下伏的第二層T2_8中的第三晶粒160以面對面配置進行排列，其中第三晶粒可被圖6D中所闡述的半導體封裝10D的第三晶粒（第三晶粒160_3或160_4）替換。在一些實施例中，第一層中的第一晶粒與下伏的第二層中的第三晶粒以面對背配置進行排列，其中第一晶粒及第三晶粒可分別被圖7F中所闡述的半導體封裝10E的第一晶粒110’及第三晶粒160’替換。

參照圖10B且參照圖10A，每一第一晶粒110的側向尺寸可小於第二晶粒120的側向尺寸且亦可小於第三晶粒160的側向尺寸。第一晶粒110可具有相同的正投影面積或者可具有不同的正投影面積。舉例而言，在俯視圖中，第三晶粒160的正投影區域完全位於第二晶粒120的正投影區域內。在一些實施例中，每一第一晶粒110的正投影區域與第三晶粒160的正投影區域局部地交疊。在俯視圖中，相應的第一晶粒110的邊界可延伸超過第三晶粒160的邊界。應注意，圖10B中所示的配置僅是實例且該些晶粒的數目及排列可依據產品要求而進行調整。

參照圖11A且參照圖9A，半導體封裝10I包括堆疊於第二層T2_9之上的第一層T1_3及堆疊於第一層T1_3之上的第三層T3，其中第一層T1_3與圖9A中的半導體封裝10G的第一層T1_3相同，且第二層T2_9中的第三晶粒（第三晶粒160_1及160_2）與第一層T1_3中的第一晶粒110以背對面配置進行排列。第二層T2_9與第二層T2_7相似，不同的是第二層T2_9包括插入於第三晶粒（第三晶粒160_1與160_2）之間的至少一個第一電性裝置170_1。在一些實施例中，第一層T1_3中的第一晶粒110與第二層T2_9中的第三晶粒以面對面配置進行排列，其中第三晶粒可被圖6D中所闡述的半導體封裝10D的第三晶粒（第三晶粒160_3或160_4）替換。在一些實施例中，第一層中的第一晶粒與下伏的第二層中的第三晶粒以面對背配置進行排列，其中第一晶粒及第三晶粒可分別被圖7F中所闡述的半導體封裝10E的第一晶粒110’及第三晶粒160’替換。

參照圖11B且參照圖11A，在俯視圖中，多個第一電性裝置170_1在第三晶粒（第三晶粒160_1與160_2）之間排列成行。應注意，第一電性裝置170_1的數目及排列僅是實例且在本揭露中不具有限制。每一第一晶粒110的側向尺寸可小於第二晶粒120的側向尺寸。舉例而言，在俯視圖中，第一晶粒110的正投影區域完全位於第二晶粒120的正投影區域內。第三晶粒（第三晶粒160_1或160_2）分別的側向尺寸可小於第一晶粒110的側向尺寸。舉例而言，第三晶粒（第三晶粒160_1及160_2）的正投影區域與第一晶粒110的正投影區域分別局部地交疊，且排列成行的第一電性裝置170_1完全位於第一晶粒110的正投影區域內。在俯視圖中，第三晶粒（第三晶粒160_1及/或160_2）的邊界可延伸超過第一晶粒110的邊界。應注意，圖11B中所示的配置僅是實例且該些晶粒及電性裝置的數目及排列可依據產品要求而進行調整。

根據一些實施例，一種半導體封裝包括第一層及位於所述第一層之下的第二層。所述第一層包括第一晶粒及第二晶粒以及第一重佈線結構，所述第一晶粒與所述第二晶粒並排設置且藉由第一絕緣包封體而彼此隔開。所述第一絕緣包封體的表面與所述第一晶粒的第一晶粒連接件的表面及所述第二晶粒的第二晶粒連接件的截切球形表面實質上齊平，且所述第一重佈線結構位於所述第一絕緣包封體的所述表面及所述第一晶粒的所述第一晶粒連接件的所述表面以及所述第二晶粒的所述第二晶粒連接件的所述截切球形表面之下。所述第二層包括設置於所述第一重佈線結構下方的第三晶粒以及TIV。所述第三晶粒經由所述第一重佈線結構電性耦合至所述第一晶粒且被第二絕緣包封體在側向上覆蓋。所述TIV穿透過所述第二絕緣包封體且經由所述第一重佈線結構電性耦合至所述第二晶粒。

根據一些替代實施例，一種半導體封裝包括第一層及位於所述第一層之下的第二層。所述第一層包括：至少一個第一晶粒，包括分佈於第一主動表面上的第一晶粒連接件；第二晶粒，藉由第一絕緣包封體而與所述第一晶粒在側向上隔開；以及第一重佈線結構，位於所述至少一個第一晶粒、所述第二晶粒及所述第一絕緣包封體之下。所述第二晶粒包括分佈於第二主動表面上的第二晶粒連接件，且所述第二晶粒經由第一焊料接頭耦合至所述第一重佈線結構。所述第二層包括：至少一個第三晶粒，設置於所述第一重佈線結構下方且被第二絕緣包封體在側向上覆蓋；TIV，穿透過所述第二絕緣包封體且經由所述第一重佈線結構電性耦合至所述第二晶粒；以及第二重佈線結構，位於所述第三晶粒、所述第二絕緣包封體及所述TIV之下。所述第三晶粒包括穿透過半導體基底且電性耦合至所述第一晶粒的TSV，且所述第三晶粒的第三晶粒連接件經由第二焊料接頭耦合至所述第一重佈線結構或所述第二重佈線結構。

根據一些替代實施例，一種半導體封裝包括第一層、堆疊於所述第一層上的第二層以及位於所述第一層之下的第三層。所述第一層包括：至少一個第一晶粒，包括彼此相對的主動表面與後表面；第一絕緣包封體，在側向上覆蓋所述至少一個第一晶粒；第一TIV，穿透過所述第一絕緣包封體；後側重佈線結構，上覆於所述第一絕緣包封體、所述第一TIV及所述至少一個第一晶粒的所述後表面上；以及中間重佈線結構，位於所述第一絕緣包封體、所述第一TIV及所述至少一個第一晶粒的所述主動表面之下。所述第二層是經由所述後側重佈線結構、所述第一TIV及所述中間重佈線結構電性耦合至所述至少一個第一晶粒的第二晶粒。所述第三層包括：至少一個第三晶粒，包括彼此相對的主動表面與後表面；第二絕緣包封體，在側向上覆蓋所述至少一個第三晶粒；第二TIV，穿透過所述第二絕緣包封體；以及前側重佈線結構，位於所述第二絕緣包封體、所述第二TIV及所述至少一個第三晶粒的所述主動表面之下。所述中間重佈線結構插入於所述至少一個第三晶粒的所述後表面與所述至少一個第一晶粒的所述主動表面之間且電性耦合至所述至少一個第一晶粒及所述至少一個第三晶粒。

以上概述了若干實施例的特徵，以使熟習此項技術者可更佳地理解本揭露的態樣。熟習此項技術者應理解，他們可容易地使用本揭露作為設計或修改其他製程及結構的基礎來施行與本文中所介紹的實施例相同的目的及/或達成與本文中所介紹的實施例相同的優點。熟習此項技術者亦應認識到，此種等效構造並不背離本揭露的精神及範圍，而且他們可在不背離本揭露的精神及範圍的條件下對其作出各種改變、取代及變更。

10A、10B、10C、10D、10E、10F、10G、10H、10I:半導體封裝 10s:側壁 51、53:臨時載體 52:框架 110、110’:第一晶粒 110a、120a:主動表面 110b、120b、130b、160b、161b、161b’、170a:後表面 110H、160H、165H、1651H、1652H:厚度 110s、120s、180s:側壁 111:第一半導體基底 112:第一裝置層 113:第一晶粒連接件 114:保護層 115、121”、167、172:導電接頭 116、168:內連線結構 120:第二晶粒 121、121’:第二晶粒連接件 130:第一絕緣包封體 130a、150a、165a、180a、252a、254a、354a、1651a、1652a:頂表面 140:第一重佈線結構 141:第一圖案化導電層 142:第一介電層 150:導電柱 160、160’、160_1、160_2、160_3、160_4:第三晶粒 160a、161a:前表面 161:第三半導體基底 162:第三裝置層 163:基底穿孔（TSV） 163a、331a、332a:表面 163H:高度 164:前側連接件 165、165’:隔離層 166:第三晶粒連接件 170:電性裝置 170_1、170_2:電性裝置 171:裝置連接件 180:第二絕緣包封體 190:第二重佈線結構 191:第二圖案化導電層 192:第二介電層 195:導電端子 210、310:後側重佈線結構 211、311:後側圖案化導電層 212、312:後側介電層 213:圖案化介電層 213O、2321O:開口 220、220’、320:中間重佈線結構 221、221’、321:中間圖案化導電層 222、322:中間介電層 230、330:前側重佈線結構 231、331:前側圖案化導電層 232、332:前側介電層 252、254、352:第二TIV 333:凸塊下金屬（UBM）接墊 354:第一TIV 1211:通孔部分 1212:柱部分 1213、1213’:頂蓋部分 1221:鈍化層 1222:接觸接墊 1411:第一導電接墊 1412:第二導電接墊 1413、2311、2321:最底部子層 1631:導電柱 1631D:臨界尺寸 1632:襯墊 1651:第一隔離子層 1652:第二隔離子層 1681:內連線導電層 1682:內連線介電層 2211:導電接頭 2311VD:側向尺寸 3211、3311:第一接墊 3212、3312:第二接墊 DF1:連接膜 P1、P2:節距 T1_1、T1_2、T1_3、T1_5、T1_6、T1_8:第一層級 T2_1、T2_2、T2_3、T2_4、T2_5、T2_6、T2_7、T2_8、T2_9:第二層級 T3:第三層級 UF1:第一底部填充層 UF2:第二底部填充層 UF3:第三底部填充層

藉由結合附圖閱讀以下詳細說明，會最佳地理解本揭露的態樣。應注意，根據行業中的標準慣例，各種特徵並非按比例繪製。事實上，為使論述清晰起見，可任意增大或減小各種特徵的尺寸。 圖1A至圖1F是示出根據一些實施例的具有背對面（back-to-face）配置的半導體封裝的製造方法的各個階段的示意性剖視圖。 圖1G是示出根據一些實施例的圖1F所示半導體封裝中的各種晶粒及電性裝置的配置的示意性俯視圖。 圖2A至圖2E是示出根據一些實施例的具有背對面配置的半導體封裝的製造方法的各個階段的示意性剖視圖。 圖2F是示出根據一些實施例的圖2E所示半導體封裝中的各種晶粒及電性裝置的配置的示意性俯視圖。 圖3A至圖3E是示出根據一些實施例的具有面對面（face-to-face）配置的半導體封裝的製造方法的各個階段的示意性剖視圖。 圖4A至圖4D及圖5A至圖5C是示出根據一些實施例的在第三晶粒的後表面上形成隔離層的示意性剖視圖。 圖6A至圖6D是示出根據一些實施例的具有面對面配置的半導體封裝的製造方法的各個階段的示意性剖視圖。 圖7A至圖7F是示出根據一些實施例的具有面對背（face-to-back）配置的半導體封裝的製造方法的各個階段的示意性剖視圖。 圖8是示出根據一些實施例的具有面對背配置的半導體封裝的示意性剖視圖。 圖9A、圖10A及圖11A是示出根據一些實施例的各種半導體封裝的示意性剖視圖。 圖9B、圖10B及圖11B是分別示出根據一些實施例的圖9A、圖10A及圖11A所示對應的半導體封裝中的各種晶粒及電性裝置的配置的示意性俯視圖。

10A:半導體封裝

10s:側壁

110:第一晶粒

110b、120b、130b:後表面

120:第二晶粒

130:第一絕緣包封體

140:第一重佈線結構

141:第一圖案化導電層

142:第一介電層

150:導電柱

160_1、160_2:第三晶粒

170_1、170_2:電性裝置

180:第二絕緣包封體

190:第二重佈線結構

191:第二圖案化導電層

192:第二介電層

195:導電端子

DF1:連接膜

T1_1:第一層級

T2_1:第二層級

UF1:第一底部填充層

Claims (20)

1. 一種半導體封裝，包括： 第一層，包括： 第一晶粒與第二晶粒，並排設置且藉由第一絕緣包封體而彼此隔開，且所述第一絕緣包封體的表面與所述第一晶粒的第一晶粒連接件的表面及所述第二晶粒的第二晶粒連接件的截切球形表面實質上齊平；以及 第一重佈線結構，位於所述第一絕緣包封體的所述表面及所述第一晶粒的所述第一晶粒連接件的所述表面以及所述第二晶粒的所述第二晶粒連接件的所述截切球形表面之下；以及 第二層，位於所述第一層之下且包括： 第三晶粒，設置於所述第一重佈線結構下方、經由所述第一重佈線結構電性耦合至所述第一晶粒且被第二絕緣包封體在側向上覆蓋；以及 絕緣體穿孔，穿透過所述第二絕緣包封體且經由所述第一重佈線結構電性耦合至所述第二晶粒。
2. 如請求項1所述的半導體封裝，其中所述第三晶粒中的每一者包括： 裝置層，位於半導體基底的前表面之下，其中所述半導體基底的與所述前表面相對的後表面面對所述第一晶粒的所述第一晶粒連接件的所述表面，且所述半導體基底的所述後表面遠離所述第一晶粒連接件的所述表面；以及 基底穿孔，穿透過所述半導體基底且電性耦合至所述裝置層。
3. 如請求項1所述的半導體封裝，其中所述第一重佈線結構的導通孔直接搭接於所述第二晶粒的所述第二晶粒連接件的所述截切球形表面上。
4. 如請求項1所述的半導體封裝，更包括： 積體被動裝置，在側向上插入於所述第三晶粒中的相鄰的第三晶粒之間且設置於所述第一晶粒正下方，且所述積體被動裝置的連接件經由焊料接頭耦合至所述第一重佈線結構。
5. 如請求項1所述的半導體封裝，更包括： 導熱膜，設置於所述第一晶粒的與所述第一晶粒連接件的所述表面相對的後表面上，且所述第一絕緣包封體的後表面與所述導熱膜的表面及所述第二晶粒的後表面實質上齊平。
6. 如請求項1所述的半導體封裝，更包括： 底部填充層，設置於所述第一重佈線結構與所述第三晶粒之間的間隙中，在剖視圖中所述底部填充層自所述第一重佈線結構朝向所述第三晶粒的後側漸縮。
7. 如請求項1所述的半導體封裝，更包括： 第二重佈線結構，位於所述第三晶粒、所述絕緣體穿孔及所述第二絕緣包封體之下，其中所述第一重佈線結構的第一圖案化導電層的第一導通孔與所述第二重佈線結構的第二圖案化導電層的第二導通孔朝相同的方向上漸縮，且所述第二圖案化導電層連接至所述第三晶粒的基底穿孔。
8. 一種半導體封裝，包括： 第一層，包括： 至少一個第一晶粒，包括分佈於第一主動表面上的第一晶粒連接件； 第二晶粒，藉由第一絕緣包封體而與所述至少一個第一晶粒在側向上隔開，且所述第二晶粒包括分佈於第二主動表面上的第二晶粒連接件；以及 第一重佈線結構，位於所述至少一個第一晶粒、所述第二晶粒及所述第一絕緣包封體之下，其中所述第二晶粒經由第一焊料接頭耦合至所述第一重佈線結構； 第二層，位於所述第一層之下且包括： 至少一個第三晶粒，設置於所述第一重佈線結構下方、被第二絕緣包封體在側向上覆蓋，且所述至少一個第三晶粒包括穿透過半導體基底且電性耦合至所述至少一個第一晶粒的基底穿孔； 絕緣體穿孔，穿透過所述第二絕緣包封體且經由所述第一重佈線結構電性耦合至所述第二晶粒；以及 第二重佈線結構，位於所述至少一個第三晶粒、所述第二絕緣包封體及所述絕緣體穿孔之下，其中所述至少一個第三晶粒的第三晶粒連接件經由第二焊料接頭耦合至所述第一重佈線結構或所述第二重佈線結構。
9. 如請求項8所述的半導體封裝，其中： 所述第一晶粒連接件被所述至少一個第一晶粒的保護層在側向上覆蓋，且所述保護層被所述第一絕緣包封體在側向上覆蓋，且 所述第二晶粒連接件的下部部分是所述第一焊料接頭，其中所述第一重佈線結構的導通孔直接搭接於所述第一焊料接頭上。
10. 如請求項8所述的半導體封裝，其中： 所述至少一個第一晶粒的所述第一晶粒連接件經由第三焊料接頭耦合至所述第一重佈線結構。
11. 如請求項8所述的半導體封裝，其中所述第二層更包括： 底部填充層，設置於所述第一重佈線結構與所述至少一個第三晶粒之間的間隙中，且所述底部填充層自所述第一重佈線結構朝向所述至少一個第三晶粒的後側漸縮。
12. 如請求項8所述的半導體封裝，其中所述至少一個第三晶粒包括多個第三晶粒，且所述第二層更包括： 積體被動裝置，在側向上插入於所述多個第三晶粒中的相鄰兩者之間，其中所述積體被動裝置經由第三焊料接頭耦合至所述第一重佈線結構，且所述積體被動裝置的後表面面對所述第二重佈線結構。
13. 如請求項8所述的半導體封裝，其中所述至少一個第一晶粒包括多個第一晶粒，相對於所述第一重佈線結構而言所述多個第一晶粒的後表面高於所述第二晶粒的後表面，且所述多個第一晶粒的所述第一晶粒連接件經由第三焊料接頭耦合至所述第一重佈線結構。
14. 一種半導體封裝，包括： 第一層，包括： 至少一個第一晶粒，包括彼此相對的主動表面與後表面； 第一絕緣包封體，在側向上覆蓋所述至少一個第一晶粒； 第一絕緣體穿孔，穿透過所述第一絕緣包封體； 後側重佈線結構，上覆於所述第一絕緣包封體、所述第一絕緣體穿孔及所述至少一個第一晶粒的所述後表面上；以及 中間重佈線結構，位於所述第一絕緣包封體、所述第一絕緣穿孔及所述至少一個第一晶粒的所述主動表面之下； 第二層，堆疊於所述第一層上，所述第二層是經由所述後側重佈線結構、所述第一絕緣體穿孔及所述中間重佈線結構電性耦合至所述至少一個第一晶粒的第二晶粒；以及 第三層，位於所述第一層之下且包括： 至少一個第三晶粒，包括彼此相對的主動表面與後表面，且所述中間重佈線結構插入於所述至少一個第三晶粒的所述後表面與所述至少一個第一晶粒的所述主動表面之間且電性耦合至所述至少一個第一晶粒及所述至少一個第三晶粒； 第二絕緣包封體，在側向上覆蓋所述至少一個第三晶粒； 第二絕緣體穿孔，穿透過所述第二絕緣包封體；以及 前側重佈線結構，位於所述第二絕緣包封體、所述第二絕緣體穿孔及所述至少一個第三晶粒的所述主動表面之下。
15. 如請求項14所述的半導體封裝，其中： 所述至少一個第三晶粒的所述後表面經由焊料接頭耦合至所述中間重佈線結構， 所述至少一個第一晶粒與所述中間重佈線結構的介面不具有焊料材料。
16. 如請求項14所述的半導體封裝，其中在俯視圖中所述至少一個第三晶粒的正投影區域大於所述至少一個第一晶粒的正投影區域且與所述至少一個第一晶粒的所述正投影區域交疊。
17. 如請求項14所述的半導體封裝，其中： 所述至少一個第一晶粒的所述主動表面經由第一焊料接頭耦合至所述中間重佈線結構，且 所述至少一個第三晶粒的所述主動表面經由第二焊料接頭耦合至所述前側重佈線結構。
18. 如請求項14所述的半導體封裝，其中： 所述至少一個第三晶粒包括並排設置且位於所述至少一個第一晶粒正下方的多個第三晶粒，且 在俯視圖中，所述多個第三晶粒中的一者的正投影區域與所述至少一個第一晶粒的正投影區域局部地交疊。
19. 如請求項18所述的半導體封裝，其中所述第三層更包括： 積體被動裝置，在側向上插入於所述多個第三晶粒之間且設置於所述至少一個第一晶粒正下方，且所述積體被動裝置經由所述中間重佈線結構電性耦合至所述至少一個第一晶粒。
20. 如請求項14所述的半導體封裝，其中： 所述至少一個第一晶粒包括並排設置且藉由所述第一絕緣包封體而彼此隔開的多個第一晶粒，且 在俯視圖中所述至少一個第三晶粒的正投影區域與所述多個第一晶粒中的相鄰兩者的正投影區域局部地交疊。

Images