[go: up one dir, main page]

TW202321813A - 光罩與製造半導體裝置的方法 - Google Patents

光罩與製造半導體裝置的方法 Download PDF

Info

Publication number
TW202321813A
TW202321813A TW111132580A TW111132580A TW202321813A TW 202321813 A TW202321813 A TW 202321813A TW 111132580 A TW111132580 A TW 111132580A TW 111132580 A TW111132580 A TW 111132580A TW 202321813 A TW202321813 A TW 202321813A
Authority
TW
Taiwan
Prior art keywords
features
patterned
layer
photoresist layer
substrate
Prior art date
Application number
TW111132580A
Other languages
English (en)
Other versions
TWI844083B (zh
Inventor
李寶琴
黃重凱
高克斌
蕭清燕
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202321813A publication Critical patent/TW202321813A/zh
Application granted granted Critical
Publication of TWI844083B publication Critical patent/TWI844083B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
    • H10P76/4088—
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/38—Masks having auxiliary features, e.g. special coatings or marks for alignment or testing; Preparation thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42—Simultaneous manufacture of periphery and memory cells
    • H10B41/43—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/031—Manufacture or treatment of data-storage electrodes
    • H10D64/035—Manufacture or treatment of data-storage electrodes comprising conductor-insulator-conductor-insulator-semiconductor structures
    • H10P76/2041—
    • H10P76/408—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0212—Manufacture or treatment of FETs having insulated gates [IGFET] using self-aligned silicidation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0223—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate
    • H10D30/0227—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate having both lightly-doped source and drain extensions and source and drain regions self-aligned to the sides of the gate, e.g. lightly-doped drain [LDD] MOSFET or double-diffused drain [DDD] MOSFET

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)

Abstract

一種光罩，包含複數個裝置特徵、第一輔助特徵及第二輔助特徵。裝置特徵在裝置區域的圖案化區域中。第一輔助特徵在圖案化區域中且相鄰於裝置特徵。第一輔助特徵用於校正光學微影術製程中的光學近接性效應。第二輔助特徵在裝置區域的非圖案化區域中。第二輔助特徵係次級解析校正特徵，且第二輔助特徵與最接近於第二輔助特徵的裝置特徵中之一者之間的第一距離大於裝置特徵中之相鄰兩者之間的第二距離。

Description

光罩與使用其之微影方法
無
光學微影術係半導體積體電路(integrated circuit，IC)裝置製造中使用的一種製程，以在半導體或其他基板上製作裝置結構。鑒於裝置結構的尺寸與光學微影術期間使用的輻射波長相比有所縮小，裝置結構的失真變得明顯。亞波長光學微影技術面臨的挑戰包含影像失真，其形式包含線端縮短、拐角圓化、孤立/密集近接性效應、及對焦深(depth of focus，DOF)的不利影響。失真的一來源係由於光散射或受到相鄰結構的影響。這種現象所表現出的投影影像在大小及形狀上的失真稱為近接性效應。
無
以下揭示內容提供用於實施所提供標的物的不同特徵的許多不同實施方式、或實例。下文描述組件及配置的特定實例以簡化本揭露。當然，這些僅為實例且非意欲為限制性的。舉例而言，在以下描述中第一特徵於第二特徵上方或上的形成可包含第一特徵與第二特徵直接接觸地形成的實施方式，且亦可包含額外特徵可形成於第一特徵與第二特徵之間使得第一特徵與第二特徵可不直接接觸的實施方式。此外，本揭露在各種實例中可重複參考數字及/或字母。此重複係出於簡單及清楚之目的，且本身並不指明所論述之各種實施方式及/或組態之間的關係。
此外，為便於描述，在本文中可使用空間相對術語，諸如「在……下面」、「在……之下」、「下部」、「在……之上」、「上部」及類似者，來描述諸圖中圖示之一個元件或特徵與另一（多個）元件或特徵之關係。空間相對術語意欲涵蓋除諸圖中所描繪的定向以外的裝置在使用或操作時的不同定向。裝置可另外定向（旋轉90度或處於其他定向），且本文中所使用之空間相對描述符可類似地加以相應解釋。
如本文中所使用，「大約」、「約」、「大致」、或「大體上」應通常意謂在給定值或範圍之20%內、或10%內、或5%內。本文中給定之數量為近似值，從而意謂術語「大約」、「約」、「大致」、或「大體上」在並未明確陳述情況下可予以推斷。
鑒於亞波長光學微影技術帶來的挑戰，解析度增強技術(resolution enhancement technology，RET)已經設計用於在不降低光的波長或增加成像工具的數值孔徑的情況下擴展成像系統的可用解析度。RET包含相轉移遮罩、離軸照明(off-axis illumination，OAI)及光學近接性校正(optical proximity correction，OPC)。本揭露的實施方式提供新的及獨特的輔助特徵（或散射條），以改善影像失真問題。術語散射條指散射條及抗散射條兩者。此處的揭示內容介紹置放於光罩的非圖案化區域中的輔助特徵，非圖案化區域係沒有主特徵的區域。
舉例而言，當光罩用於快閃記憶體裝置的圖案化特徵（例如，控制閘極、浮置閘極、選擇閘極或其他元件）時，光罩的圖案化區域對應於快閃記憶體裝置的記憶體區域，且光罩的非圖案化區域對應於快閃記憶體裝置的邏輯區域。在這種情況下，主特徵僅設置於光罩的圖案化區域中，而不設置於光罩的非圖案化區域中。此外，一些輔助特徵設置於光罩的非圖案化區域中，以解決光罩的加熱問題，從而提高光學微影術的影像性能。
第1圖圖示根據本揭露的一些實施方式的簡化光學微影術系統100。光學微影術系統100包含光源110，用於經由光學微影術遮罩（photo mask）（或遮罩（mask）或光罩（reticle））200將輻射112投射至設置於晶圓台120上的晶圓10上，光學微影術遮罩200由遮罩支架130支撐。亦可提供各種透鏡（例如，透鏡系統140及150），以及其他光操縱及/或發射裝置。舉例而言，透鏡系統140設置於光源110與主光罩支架130之間，且透鏡系統150設置於主光罩支架130與晶圓台120之間。在一些實施方式中，透鏡系統140包含單個透鏡或多個透鏡及/或其他透鏡組件。舉例而言，透鏡系統140包含微透鏡陣列、陰影遮罩、或其他設計用於幫助將輻射112自光源110導引至光罩200上的結構。在一些實施方式中，透鏡系統150係投影光學盒(projection optics box，POB)，其包含折射光學及/或反射光學。
輻射112可包含紫外(ultraviolet，UV)光（例如KrF (248 nm)光或ArF (l93 nm)光）、極紫外(extreme ultraviolet，EUV) (13.5 nm)光、電子束、X射線或離子束。在本實施方式的進一步實施中，晶圓10係用於自光罩200接收積體電路圖案的半導體晶圓。來自光罩200的圖案將出現在晶圓10的一層上，從而在與其他層組合時產生積體電路裝置或晶片。
自光源110投射的輻射112通過透鏡系統140至光罩200，且光罩200的圖案給予至輻射112，接著輻射112通過透鏡系統150至晶圓10。因此，來自光罩200的圖案將出現在晶圓10的層上。在一些實施方式中，光罩200包含少量圖案，導致輻射112的大部分通過光罩200至透鏡系統150。在這種情況下，透鏡系統150吸收輻射112的大量熱量且開始發熱。透鏡系統150的大量熱量導致透鏡系統150中的透鏡畸變，導致投射至晶圓10上的圖案的影像失真。
因此，光罩200可設計成解決透鏡系統150的問題。第2圖圖示根據本揭露的第1圖的光罩200的俯視圖，且第3A圖係根據一些實施方式的第2圖中區域P的放大圖。參考第2圖及第3A圖。光罩200具有曝光場202，曝光場202包含由單次曝光或「拍攝」覆蓋（例如，曝光）的晶圓10（見第1圖）的區域。在一些實施方式中，光罩200包含吸收帶240，且曝光場202由吸收帶240圍起（且界定）。光罩200更包含主特徵210、215以及輔助特徵220、225，其經置放於曝光場202中，且在根據本揭露的各個態樣的組態中。為清楚起見，第3A圖中圖示主特徵215及輔助特徵220、225，且在第2圖中省略這些特徵。下面更詳細地描述輔助特徵220及225的組態。儘管在本文中描述為在光罩200上提供，但主特徵210、215同樣說明在裝置設計（例如，積體電路設計）中開發的特徵及組態（例如，佈局）。舉例而言，組態可由設計或製造製程期間使用的資料表示，包含由設計檔案輸出（例如，GDS輸出）表示的佈局。
光罩200可係二元遮罩、包含衰減相轉移遮罩(attenuated phase shift mask，attPSM)、交變相轉移遮罩(alternating phase shift mask，altPSM)、無鉻相位微影術(chromeless phase lithography，CPL)、及/或其他遮罩類型的相轉移遮罩。光罩200更包含基板230（見第4A圖至第4C圖）。基板230可係諸如熔融石英(SiO 2)、或石英的透明基板，相對沒有缺陷，氟化鈣、或其他適合材料。在一些實施方式中，主特徵210、215、輔助特徵220及225、以及吸收帶240設置於基板230上方或基板230中。
主特徵210及215可設計成在半導體晶圓上形成積體電路圖案的一部分，如第1圖的晶圓10。主特徵210可係圍繞主特徵215的劃線特徵。具體地，主特徵210至少界定一裝置區域212，各個裝置區域212對應於晶圓10的一晶粒。劃線特徵210可轉移至晶圓10上，以在晶圓10上製造劃線。切割操作利用割截器沿劃線將晶圓10切割成單獨晶粒。在一些實施方式中，劃線特徵（即，主特徵210）包含上覆圖案（overlay pattern）OVL、臨界尺寸條圖案（critical dimension bar pattern）CDBAR、製程控制監控圖案（process control monitor pattern）PCM、識別圖案（identification pattern）IDNT、訊框單元（frame cell）（未顯示）及/或晶圓驗收測試圖案（wafer acceptance test pattern）（未顯示）。上覆圖案OVL用於對準晶圓10上形成的多層。臨界尺寸條CDBAR設計用於測量半導體裝置製造製程中的臨界製程尺寸。製程控制監控圖案PCM包含用於量測主動裝置電氣參數（臨限電壓、閘極二極體崩潰、通道長度/寬度減小、汲極/源極串聯電阻等）、被動裝置性質（面積電容、片電阻、觸點/通孔電阻等）以及諸如線寬控制、對準的線內相關參數。識別圖案IDNT經轉換成晶圓10的識別。第2圖中上覆圖案OVL、臨界尺寸條圖案CDBAR、製程控制監控圖案PCM及識別圖案IDNT的位置為示例，但不限制申請專利範圍。
主特徵（或裝置特徵）215置放於裝置區域212中，且可設計成形成積體電路特徵，諸如觸點（例如，通孔）、絕緣區、導電線、源極/汲極特徵、閘極、摻雜區、及/或其他可能的特徵。儘管圖示為矩形，但主特徵215可包含形狀、大小及/或尺寸的任何變化。此外，主特徵215的形狀、尺寸、大小及位置可在設計及遮罩製造製程期間經修改。
在一些實施方式中，對光罩200施加光學近接性校正(optical proximity correction，OPC)製程以用於解析度增強。光學近接性校正係一種光學微影增強技術，用於補償由繞射或製程效應引起的影像誤差。光學近接性校正用於晶圓微影術，以產生與設計意圖匹配的印刷影像，同時最佳化臨界尺寸控制。光學近接性校正藉由自原始圖案資料中添加及減去小的增強形狀來提高影像逼真度。在一些實施方式中，輔助特徵220添加至光罩200中且靠近主特徵215以增強解析度。輔助特徵220可係次級解析輔助特徵。換言之，其尺寸使得當光罩200經輻照時特徵不會成像至晶圓10上。儘管圖示為矩形，但輔助特徵220可包含形狀、大小及/或尺寸的任何變化。此外，輔助特徵220的形狀、尺寸、大小及位置可在設計及遮罩製作製程期間經修改。
在一些實施方式中，光罩200用於僅曝光晶圓10（見第1圖）的一些區域。舉例而言，光罩200用於曝光記憶體裝置的記憶體區域而非邏輯區域，反之亦然。或者，光罩200用於曝光積體電路的核心區域而非輸入/輸出區域，反之亦然。在這些情況下，光罩200的主特徵215可能非均勻地分佈於裝置區域212中。此外，未由主特徵215（及輔助特徵220）佔據的裝置區域212的大面積係空白的，且輻射112可通過其中。通過空白區域的輻射112可在透鏡系統150（見第1圖）中引起巨大的熱量，這進而導致晶圓10上的影像失真。
本揭露的一些實施方式提供輔助特徵225，以解決發熱問題。以用於曝光記憶體裝置的光罩為例，裝置區域212具有圖案化區域212a及非圖案化區域212b。在一些實施方式中，圖案化區域212a及非圖案化區域212b沿第一方向D1排列。在一些實施方式中，圖案化區域212a的面積A1可大於、等於、或小於非圖案化區域212b的面積A2。
在一些實施方式中，圖案化區域212a對應於記憶體裝置的記憶體區域，而非圖案化區域212b對應於記憶體裝置的邏輯區域。亦即，通過圖案化區域212a的輻射112（見第1圖）的一部分入射至記憶體裝置的記憶體區域上，而通過非圖案化區域212b的輻射112的另一部分入射至記憶體裝置的邏輯區域上。主特徵215及輔助特徵220置放於圖案化區域212a中，而不置放於非圖案化區域212b中。在這種情況下，主特徵215可用於圖案化記憶體裝置的記憶體區域中的控制閘極、浮置閘極、選擇閘極、或其他元件，且輔助特徵220靠近主特徵215置放以用於增強解析度。
輔助特徵225置放於非圖案化區域212b中，以阻擋輻射112。因此，輻射112可僅通過未由輔助特徵225佔據的區域（例如，輔助特徵225之間的空間），從而通過光罩200的輻射112的強度可降低，且透鏡系統150的發熱問題可改善。輔助特徵225可係次級解析輔助特徵。換言之，其尺寸使得當光罩200經輻照時特徵不會成像至晶圓10上。儘管圖示為矩形，但輔助特徵225可包含形狀、大小及/或尺寸的任何變化。此外，輔助特徵225的形狀、尺寸、大小及位置可在設計及遮罩製作製程期間經修改。
在一些實施方式中，主特徵210及215的尺寸（例如，長度、寬度、及/或直徑）均大於可印出（printable）尺寸，可印出尺寸界定為微影術圖案化製程期間可印出至光阻劑層的最小尺寸。舉例而言，第3A圖中主特徵（即，裝置特徵）215中之至少一者具有長度L1及寬度W1，且長度L1及寬度W1兩者均大於可印出尺寸。注意，主特徵215可具有不同的尺寸（例如，不同的長度及/或不同的寬度）。此外，在第2圖中，主特徵（即，劃線特徵）210的最小尺寸（本例中的寬度W2）大於可印出尺寸。在一些實施方式中，當輻射112為193 nm光時，可印出尺寸可在約25 nm至約30 nm的範圍內（或在約27 nm至約29 nm的範圍內）。
在一些實施方式中，輔助特徵220及225具有數個尺寸（例如，長度、寬度、及/或直徑），且輔助特徵220及225的最小尺寸小於可印出尺寸。舉例而言，第3A圖中輔助特徵220中之至少一者具有長度L2及寬度W3，且至少寬度W3小於可打印尺寸。在一些其他實施方式中，長度L2及寬度W3兩者均小於可打印尺寸。注意，輔助特徵220可具有不同的尺寸（例如，不同的長度及/或不同的寬度）。此外，輔助特徵225中之至少一者具有長度L3及寬度W4，且至少寬度W4小於可印出尺寸。在一些其他實施方式中，長度L3及寬度W4兩者均小於可印出尺寸。注意，輔助特徵225可具有不同的尺寸（例如，不同的長度及/或不同的寬度）。
因此，主特徵215的寬度W1大於輔助特徵220的寬度W3。此外，主特徵215的寬度W1大於輔助特徵225的寬度W4。另外，主特徵210的寬度W2大於輔助特徵220的寬度W3。此外，主特徵210的寬度W2大於輔助特徵225的寬度W4。在一些實施方式中，輔助特徵220的寬度W3大於輔助特徵225的寬度W4。在一些實施方式中，輔助特徵225的寬度W4大於輔助特徵220的寬度W3，但小於主特徵215的寬度W1及/或主特徵210的寬度W2。
在一些實施方式中，輔助特徵225與主特徵215中之各者之間的最小距離d1大於約1 um。舉例而言，最小距離d1大於約1 um且小於光罩200的曝光場202的最大尺寸（長度）。舉例而言，最小距離d1大於約1 um且小於約200 mm。換言之，輔助特徵225中之各者與任何主特徵215藉由至少1 um間隔開。在一些實施方式中，最小距離d1大於主特徵215中之相鄰兩者之間的距離d5（為清楚起見，見第3C圖）。因此，輔助特徵225用於減少非圖案化區域212b中的透明面積，而不用於主特徵215的解析度增強。另一方面，輔助特徵220之任一者與最近主特徵215之間的距離（例如，距離d4）小於輔助特徵225與主特徵215中之各者之間的最小距離d1。
由於輔助特徵220用於增強主特徵215的解析度，故輔助特徵220的位置基於主特徵215的形狀判定。舉例而言，輔助特徵220靠近主特徵215設置，且可設置於主特徵215的拐角處及/或側面上。另一方面，如第3A圖中所示，輔助特徵225可隨機置放於非圖案化區域212b中。只要輔助特徵225設置於非圖案化區域212b中，則實施方式屬本揭露範疇。
在一些實施方式中，最小距離d2（在第一方向D1上）及d2'（在垂直於第一方向D1的第二方向D2上）界定於輔助特徵225中之相鄰兩者之間。在一些實施方式中，當在浸潤式193-nm微影術製程中使用光罩200時，最小距離d2（或d2'）大於約0.06 um且小於非圖案化區域212b的寬度W5。在一些實施方式中，當在乾式193-nm微影術製程中使用光罩200時，最小距離d2（或d2'）大於約0.16 um且小於非圖案化區域212b的寬度W5。若最小距離d2（或d2'）小於約0.06 um（或0.16 um），相鄰兩個輔助特徵225可能被誤認為主特徵而出現在晶圓10上。
在一些實施方式中，曝光場202具有面積A3，且所有主特徵210、215及輔助特徵220、225佔據的面積大於約5%的面積A3。根據不同的裝置設計，主特徵210及215佔據曝光場202中面積A3的不同百分比。在一些實施方式中，所有主特徵210、215的面積佔據約80%~90%的面積A3。在再一些實施方式中，所有主特徵210、215的面積佔據約40%~50%的面積A3。在又一些實施方式中，所有主特徵210、215的面積佔據約20%~30%的面積A3（例如，當光罩200僅用於曝光快閃記憶體裝置的記憶體區域或邏輯區域中的元件時）。只要所有主特徵210、215佔據的面積大於約1%的面積A3，則實施方式屬本揭露範疇。
在一些實施方式中，輔助特徵225之全部佔據的面積大於由主特徵210、215之全部佔據的面積（例如，第34B圖）。在一些實施方式中，輔助特徵225之全部佔據的面積約為主特徵210、215之全部佔據的面積的幾倍。舉例而言，輔助特徵225之全部佔據的面積約為面積A3的4%，且主特徵210、215之全部佔據的面積約為面積A3的1%。
第3B圖至第3D圖係根據一些其他實施方式的第2圖中區域P的放大圖。在第3B圖中，光罩200更包含主特徵215與輔助特徵225之間的輔助特徵225'。輔助特徵225'的形狀、輪廓、尺寸與輔助特徵225的類似或大體相同，因此，下文不再重複這方面的描述。各個輔助特徵225'與主特徵215之間的最小距離d3小於約1 um。輔助特徵225'用於減小非圖案化區域212b的透明面積，而不用於解析度增強，使得輔助特徵225'不像輔助特徵220那樣（見第3A圖）接近於主特徵215。亦即，輔助特徵220中之任一者與最近主特徵215之間的距離（例如，距離d4）小於輔助特徵225'中之任一者與最近主特徵215之間的距離（例如，距離d3）。
在第3C圖及第3D圖中，輔助特徵225的形狀不同於第3A圖及第3B圖中輔助特徵225。然而，第3C圖及第3D圖中輔助特徵225的最小尺寸小於可印出尺寸。在一些實施方式中，輔助特徵225中之相鄰兩者的最小距離d2''大於主特徵215中之相鄰兩者的最小距離d5，但本揭露的申請專利範圍不限於此。在第3D圖中，光罩200更包含至少一輔助特徵225''，輔助特徵225''將主特徵215中之至少一者與輔助特徵225中之至少一者互連。舉例而言，輔助特徵225''在第一方向D1上延伸，且主特徵215及輔助特徵225在第二方向D2上延伸。注意，第3A圖至第3D圖中所有主特徵215以及輔助特徵220、225、225'、及225''的延伸方向係說明性的，不應限制本揭露的申請專利範圍。
第4A圖至第4C圖係沿第2圖的線A-A截取的光罩200的橫截面圖。在第4A圖中，主特徵215（及第2圖的主特徵210）及輔助特徵225（及第3A圖至第3D圖中的輔助特徵220、225'、225''）可由設置於基板230上的衰減材料形成。衰減材料可包含鉻或其他材料，諸如舉例而言，金（Au）、矽化鉬（MoSi）、氮化鉻（CrN）、鉬（Mo）、五氧化二鈮（Nb 2O 5）、鈦（Ti）、鉭（Ta）、三氧化鉬（MoO 3）、氮化鉬（MoN）、三氧化二鉻（Cr 2O 3）、氮化鈦（TiN）、氮化鋯（ZrN）、二氧化鈦（TiO 2）、氮化鉭（TaN）、五氧化二鉭（Ta 2O 5）、氮化鈮（NbN）、氮化矽（Si 3N 4）、氮化鋯（ZrN）、三氧化二鋁（Al 2O 3）或其組合物。主特徵210、215及輔助特徵220、225、225'、及225''可使用包含光阻劑沉積、軟烘烤、遮罩對準、曝光（例如，圖案化）、烘烤、顯影光阻劑、硬烘烤、剝離阻劑的製程、及/或其他製程來形成。在替代實施方式中，微影術圖案可包含電子束寫入、離子束寫入、無遮罩微影術、及/或分子壓印。儘管圖示為對稱及方形特徵，但主特徵210、215以及輔助特徵220、225、225'、及225''可係任何形狀、大小或尺寸。
在一些其他實施方式中，如第4B圖中所示，至少輔助特徵225（225'、225''）嵌入於基板230中，而主特徵215（及210以及輔助特徵220）設置於基板230上。在一些其他實施方式中，如第4C圖中所示，至少輔助特徵225（225'、225''）設置於基板230的背面234上，而主特徵215（及210以及輔助特徵220）設置於基板230的正面232上。
第5圖至第20圖圖示根據一些實施方式的在不同階段的製造（快閃）記憶體裝置的方法。應理解，對於該方法的額外實施方式，可在第5圖至第20圖中所示的製程之前、期間、及之後提供額外操作，且可替換或消除下面描述的一些操作。操作/製程的次序可互換。參考第5圖。提供基板310。在一些實施方式中，基板310可係半導體基板，諸如體矽基板、鍺基板、化合物半導體基板、或其他適合的基板。基板310可包含上覆體半導體的磊晶層、上覆體矽的矽鍺層、上覆體矽鍺的矽層、或絕緣體上半導體(semiconductor-on-insulator，SOI)結構。基板310包含記憶體區域312及邏輯區域314。邏輯區域314位於記憶體區域312的至少一邊緣處。邏輯區域314的面積可大於、等於、或小於記憶體區域312的面積。
接著使基板310的記憶體區域312凹陷（諸如蝕刻）。因此，在基板310的記憶體區域312中形成凹槽313。記憶體區域312的頂表面312t低於邏輯區域314的頂表面314t。
接著在基板310上方形成襯墊層320。襯墊層320可由介電材料形成，諸如氧化層。在襯墊層320上方形成遮罩層330。在一些實施方式中，遮罩層330由介電材料形成，諸如氮化矽(SiN)或其他適合的材料。隨後，在基板310中形成複數個隔離結構340。更詳細而言，在基板310中形成複數的溝槽，且介電材料覆蓋基板310、襯墊層320、及遮罩層330。在一些實施方式中，介電材料包含氧化物及/或其他介電材料。可選地，可提前形成襯裡氧化物（未顯示）。在一些實施方式中，襯裡氧化物可係熱氧化物。在一些其他實施方式中，可使用原位蒸汽發生(in-situ steam generation，ISSG)形成襯裡氧化物。在又一些其他實施方式中，可使用選擇區域化學氣相沉積(selective area chemical vapor deposition，SACVD)或其他常用CVD方法來形成襯裡氧化物。襯裡氧化物的形成減少電場，因此提高所得半導體裝置的性能。接著執行化學機械研磨(chemical mechanical polish，CMP)以使介電材料的頂表面與遮罩層330的頂表面齊平，從而形成複數個隔離結構340。
參考第6圖。在基板310的邏輯區域314上方形成經圖案化光阻劑層M1，以覆蓋設置於基板310的邏輯區域314上方的結構，且曝光設置於基板310的記憶體區域312上方的結構。接著移除遮罩層330（見第5圖）的在記憶體區域312上方的一部分。這樣，襯墊層320的記憶體區域312上方的一部分經曝光，且襯墊層320的這一部分可稱為穿隧膜。
參考第7圖。接著移除經圖案化光阻劑層M1（見第6圖），且移除方法可藉由例如溶劑剝離或電漿灰化來執行。浮置閘極材料350'在基板310上方共形地形成。浮置閘極材料350'可包含經由例如低壓CVD (low pressure CVD，LPCVD)方法、CVD方法及採用適合矽源材料的PVD濺射方法形成的多晶矽。若需要，浮置閘極材料350'可離子佈植至所需的導電類型。應瞭解其他閘電極材料，諸如金屬、金屬合金、單晶矽、或其組合物。
參考第8圖。第7圖中的浮置閘極材料350'圖案化為記憶體區域312上方的浮置閘極層350。在一些實施方式中，執行包含化學機械平坦化(chemical mechanical planarization，CMP)製程的平坦化製程，以移除浮置閘極材料350'的一部分，直到曝光隔離結構340的頂表面，接著執行回蝕製程以移除浮置閘極材料350'的另一部分，直到剩餘浮置閘極層350具有所需厚度。在一些實施方式中，如第8圖中所示，隔離結構340的一部分亦在回蝕製程中經移除。
參考第9圖。在第8圖的結構上方共形地形成介電膜360。在一些實施方式中，介電膜360及穿隧膜320可具有相同或不同的材料。介電膜360可包含例如介電材料，諸如二氧化矽(SiO 2)、氮化矽(Si 3N 4)、氧氮化矽(SiON)、高k材料、其他非導電材料、或其組合物。在一些實施方式中，介電膜360具有氧化物-氮化物-氧化物(oxide-nitride-oxide，ONO)結構，包含氧化層、氧化層上方的氮化物層、及氮化物層上方的額外氧化層。可使用化學氣相沉積(chemical vapor deposition，CVD)、物理氣相沉積(physical vapor deposition，PVD)、原子層沉積(atomic layer deposition，ALD)、臭氧氧化、其他適合製程、或其組合來形成介電膜360。
接著在介電膜360上方共形地形成控制閘極膜370。控制閘極膜370可包含經由例如低壓CVD (low pressure CVD，LPCVD)方法、CVD方法及採用適合矽源材料的PVD濺射方法形成的多晶矽。若需要，可將控制閘極膜370離子佈植至所需導電類型。應瞭解其他閘電極材料，諸如金屬、金屬合金、單晶矽、或其組合物。
在控制閘極膜370上方共形地形成硬遮罩層380。硬遮罩層380可包含單層或多層。在一些實施方式中，硬遮罩層380包含SiN/SiO 2/SiN堆疊層或其他適合材料。在一些實施方式中，可使用化學氣相沉積(chemical vapor deposition，CVD)、物理氣相沉積(physical vapor deposition，PVD)、原子層沉積(atomic layer deposition，ALD)、臭氧氧化、其他適合製程、或其組合來形成硬遮罩層380。
參考第10圖及第11圖。在基板310的記憶體區域312上方形成經圖案化光阻劑層M2，且曝光基板310的邏輯區域314。舉例而言，經圖案化光阻劑層M2藉由旋裝塗佈、曝光及顯影製程之組合來形成。具體而言，在第9圖的結構上方形成光阻劑層M2'，且使用光罩執行圖案化製程以移除光阻劑層M2'的至少一部分，從而形成經圖案化光阻劑層M2，如第11圖中所示。亦即，經圖案化光阻劑層M2形成於基板310的記憶體區域312上方，而不形成於基板310的邏輯區域314上方。
舉例而言，第10圖的結構可設置於第1圖的晶圓台120上，且光罩設置於主光罩支架130上。光源110接著提供輻射112至光罩以曝光光阻劑層M2'。接著烘烤、顯影、及硬烘烤經曝光光阻劑層M2'，以形成第11圖的經圖案化光阻劑層M2。
在一些實施方式中，用於圖案化光阻劑層M2'的光罩如第2圖中所示，且第33圖係第2圖中裝置區域212中之一者的放大圖。參考第11圖及第33圖。光罩200的裝置區域212包含圖案化區域212a及非圖案化區域212b。圖案化區域212a對應於基板310的記憶體區域312，而非圖案化區域212b對應於基板310的邏輯區域314。亦即，通過圖案化區域212a的輻射112（見第1圖）的一部分入射至基板310的記憶體區域312上，且通過非圖案化區域212b的輻射112的另一部分入射至基板310的邏輯區域314上。主特徵215及輔助特徵220在圖案化區域212a中，而輔助特徵225在非圖案化區域212b中。儘管圖示為矩形，但主特徵215以及輔助特徵220及225可包含形狀、大小、及/或尺寸的任何變化。此外，主特徵215以及輔助特徵220及225的形狀、尺寸、大小、及位置可在設計及遮罩製造製程期間經修改。
第33圖中的主特徵215用於圖案化第10圖中的光阻劑層M2'，且經圖案化光阻劑層M2的輪廓對應於主特徵215。輔助特徵220靠近主特徵215設置以用於解析度增強。輔助特徵225設置於非圖案化區域212b中，以降低入射至邏輯區域314上的輻射強度。第33圖中的主特徵210及215以及輔助特徵220及225的形狀、尺寸、大小及位置與第2圖至第4C圖中所示的大體相同或類似，因此，下文不再重複這方面的描述。
參考第12圖。第11圖中的硬遮罩層380、控制閘極膜370、介電膜360、浮置閘極層350、及穿隧膜320經圖案化以在基板310的記憶體區域312上方形成至少一閘極堆疊400。閘極堆疊400包含穿隧層325、浮置閘極355、介電層365、控制閘極375、及硬遮罩385。穿隧層325由第11圖的穿隧膜320形成。舉例而言，穿隧膜320可經圖案化以形成穿隧層325。浮置閘極355形成於穿隧層325上方，且由第11圖的浮置閘極層350形成。舉例而言，浮置閘極層350可經圖案化以形成浮置閘極355。介電層365形成於浮置閘極355上方。舉例而言，介電膜360可經圖案化以形成介電層365。控制閘極375形成於介電層365上方。舉例而言，控制閘極膜370可經圖案化以形成控制閘極375。硬遮罩385形成於控制閘極375上方。舉例而言，硬遮罩層380可經圖案化以形成硬遮罩385。在硬遮罩層380、控制閘極膜370、介電膜360、浮置閘極層350、及穿隧膜320的圖案化之後，接著移除經圖案化光阻劑層M2（見第11圖），且移除方法可例如藉由溶劑剝離或電漿灰化來執行。
參考第13圖。閘極間隔物405形成於閘極堆疊400的側壁上。在閘極間隔物形成操作的一些實施方式中，間隔材料層沉積於基板310上。間隔材料層可係隨後經回蝕以形成閘極間隔物405的共形層。在一些實施方式中，間隔材料層包含多層，諸如第一間隔層及形成於第一間隔層上方的第二間隔層。第一間隔層及第二間隔層各個由適合的材料製成，諸如氧化矽、氮化矽、碳化矽、氧氮化矽、SiCN、氧碳化矽、SiOCN、及/或其組合物。作為實例而非限制，第一間隔層及第二間隔層可藉由使用諸如CVD製程、次常壓CVD(subatmospheric CVD，SACVD)製程、可流動CVD製程、ALD製程、PVD製程的製程、或其他適合製程在閘極堆疊400上方依序沉積兩種不同的介電材料來形成。接著在經沉積間隔層上執行各向異性蝕刻製程，以曝光基板310的未由閘極堆疊400覆蓋的部分。直接在閘極堆疊400上方的間隔層的部分可藉由這個各向異性蝕刻製程移除。為簡單起見，閘極堆疊400的側壁上的間隔層的部分可保留，形成閘極側壁間隔物，其經表示為閘極間隔物405。在一些實施方式中，第一間隔層由比氮化矽具有更低介電常數的氧化矽形成，且第二間隔層由比氧化矽具有對後續蝕刻製程的更高抗蝕性的氮化矽形成。
參考第14圖。在基板310的記憶體區域312上方形成保護層390，使得保護層390覆蓋形成於基板310上方的結構（即，閘極堆疊400及閘極間隔物405）。保護層390可由多晶矽或其他適合材料製成。保護層390具有漸縮輪廓，且保護層390朝向基板310的邏輯區域314漸縮。保護層390曝光邏輯區域314，使得保護層390曝光形成於邏輯區域314上方的經圖案化遮罩層330的部分。
參考第15圖。接著移除經圖案化襯墊層320及經圖案化遮罩層320（參見第14圖），以曝光基板310的邏輯區域314。此外，隔離特徵340經回蝕。在基板310的保護層390及邏輯區域314上方共形地形成介電層410'。在一些實施方式中，介電層410'可包含二氧化矽、氮化矽、高κ介電材料、或其他適合材料。在各種實例中，介電層410'可藉由ALD製程、CVD製程、次常壓CVD (subatmospheric CVD，SACVD)製程、可流動CVD製程、PVD製程、或其他適合製程來沉積。舉例而言，介電層410'可用於防止由後續處理（例如，閘極結構的後續形成）對基板310的損壞。
在介電層410'上方共形地形成閘極材料420'。閘極材料420'可包含經由例如低壓CVD (low pressure CVD，LPCVD)方法、CVD方法及採用適合矽源材料的PVD濺射方法形成的多晶矽。應瞭解其他閘極材料，諸如金屬、金屬合金、單晶矽、或其組合物。
在閘極材料420'上方形成硬遮罩層430'。在一些實施方式中，硬遮罩層430'可由氮化矽或其他適合材料製成。隨後，在閘極材料420'上方形成另一光阻劑層M3'。
參考第16圖。在基板310的邏輯區域314上方形成經圖案化光阻劑層M3，且曝光基板310的記憶體區域312。舉例而言，經圖案化光阻劑層M3藉由旋裝塗佈、曝光及顯影製程之組合來形成。具體而言，使用光罩執行圖案化製程以移除光阻劑層M3'的至少一部分，從而形成經圖案化光阻劑層M3，如第16圖中所示。亦即，經圖案化光阻劑層M3形成於基板310的邏輯區域314上方，而不形成於基板310的記憶體區域312上方。
舉例而言，第15圖的結構可設置於第1圖的晶圓台120上，且光罩設置於主光罩支架130上。光源110接著提供輻射112至光罩以曝光光阻劑層M3'。接著烘烤、顯影、及硬烘烤經曝光光阻劑層M3'，以形成第16圖的經圖案化光阻劑層M3。
在一些實施方式中，可在第34A圖中顯示用於圖案化光阻劑層M3'的光罩，第34A圖圖示與根據本揭露的第1圖中的光罩200類似的光罩200'的俯視圖，且第34B圖係第34A圖中的裝置區域212中之一者的放大圖。第34A圖中的光罩200'與第2圖中的光罩200之間的差異涉及圖案化區域及非圖案化區域的位置。在第34A圖中，光罩200'的裝置區域212'包含圖案化區域212a'及非圖案化區域212b'。圖案化區域212a'對應於基板310的邏輯區域314，而非圖案化區域212b'對應於基板310的記憶體區域312。亦即，通過圖案化區域212a'的輻射112（見第1圖）的一部分入射至基板310的邏輯區域314上，而通過非圖案化區域212b'的輻射112的另一部分入射至基板310的記憶體區域312上。主特徵215及輔助特徵220在圖案化區域212a'中，而輔助特徵225在非圖案化區域212b'中。在這種情況下，主特徵215可用於在記憶體裝置的邏輯區域中圖案化閘電極或其他元件，且輔助特徵220靠近主特徵215設置以用於解析度增強。儘管圖示為矩形，但主特徵215以及輔助特徵220及225可包含形狀、大小、及/或尺寸的任何變化。此外，主特徵215以及輔助特徵220及225的形狀、尺寸、大小、及位置可在設計及遮罩製造製程期間經修改。舉例而言，輔助特徵225的數目大於主特徵215的數目。此外，輔助特徵225之全部佔據的面積大於主特徵210及215之全部佔據的面積。
參考第16圖及第34B圖。第34B圖中的主特徵215用於圖案化第15圖的光阻劑層M3'，且經圖案化光阻劑層M3的輪廓對應於主特徵215。輔助特徵220靠近主特徵215設置以用於解析度增強。輔助特徵225設置於非圖案化區域212b'中，以降低入射至邏輯區域314上的輻射強度。第34A圖及第34B圖中的主特徵210及215以及輔助特徵220及225的形狀、尺寸、大小及位置與第2圖至第4C圖中所示的大體相同或相似，因此，下文不再重複這方面的描述。
參考第17圖。第16圖的硬遮罩層430'圖案化為硬遮罩層430，第16圖的閘極材料420'圖案化為閘極結構420，且第16圖的介電層410'圖案化為閘極介電層410。在硬遮罩層430'的圖案化之後，舉例而言，藉由溶劑剝離或電漿灰化移除經圖案化光阻劑層M3（見第16圖）。隨後，執行佈植以將雜質（例如，諸如砷及/或磷的n型摻雜劑或諸如硼及/或二氟化硼的p型摻雜劑）引入基板310的邏輯區域314中。因此，輕摻雜源極及汲極(Lightly doped source and drain，LDD)區440形成於基板310的邏輯區域314中及閘極結構420的相對側上。
隨後，在閘極結構420的側壁上形成閘極間隔物450。在閘極間隔物形成操作的一些實施方式中，間隔材料層沉積於基板310上。間隔材料層可係隨後經回蝕以形成閘極間隔物450的共形層。在一些實施方式中，間隔材料層包含多層，諸如第一間隔層452及形成於第一間隔層452上方的第二間隔層454。第一間隔層452及第二間隔層454各個由適合的材料製成，諸如氧化矽、氮化矽、碳化矽、氧氮化矽、SiCN、氧碳化矽、SiOCN、及/或其組合物。作為實例而非限制，第一間隔層452及第二間隔層454可藉由使用諸如CVD製程、亞常壓CVD(subatmospheric CVD，SACVD)製程、可流動CVD製程、ALD製程、PVD製程的製程、或其他適合製程在閘極結構420上方依序沉積兩種不同的介電材料來形成。接著在經沉積間隔層上執行各向異性蝕刻製程，以曝光基板310的未由閘極結構420及保護層390覆蓋的部分。直接在閘極結構420上方的間隔層的部分可藉由這個各向異性蝕刻製程移除。為簡單起見，閘極結構420的側壁上的間隔層的部分可保留，形成閘極側壁間隔層，其經表示為閘極間隔層450。在一些實施方式中，第一間隔層452由比氮化矽具有更低介電常數的氧化矽形成，且第二間隔層454由對後續蝕刻處理具有比氧化矽更高的抗蝕刻性的氮化矽形成。
參考第18圖。保護層390（見第17圖）藉由執行例如蝕刻製程來移除。隨後，在閘極堆疊400的相對側上形成源極/汲極特徵460，且在閘極結構420的相對側上形成源極/汲極特徵465。在一些實施方式中，源極/汲極特徵460及465藉由離子佈植、擴散技術、或其他適合技術形成。舉例而言，可執行利用摻雜劑的離子佈植以在基板310中形成源極/汲極特徵460及465。在一些實施方式中，源極/汲極特徵460及/或465係N型摻雜區，且佈植於源極/汲極特徵460及/或465中的摻雜劑可係砷、磷、或其他適合材料。在一些其他實施方式中，源極/汲極特徵460及/或465係P型摻雜區，且佈植至源極/汲極特徵460及/或465中的摻雜劑可係硼、二氟化硼、或其他適合材料。
隨後，在源極/汲極特徵460及465上方分別形成複數個金屬合金層470。舉例而言，在源極/汲極特徵460及465上方形成金屬層。接著在金屬層上執行退火製程以形成金屬合金層470。若源極/汲極特徵460及465由矽製成，則退火製程亦稱為矽化物製程。矽化物製程將源極/汲極特徵460及465的表面部分轉化成矽化物觸點（即，在此情況下為金屬合金層470）。矽化物處理涉及金屬材料的沉積，該金屬材料與矽(Si)發生矽化反應。為在源極/汲極特徵460及465上形成矽化物觸點，在源極/汲極特徵460及465的經曝光表面上毯覆沉積金屬層。在將晶片加熱至金屬與源極/汲極特徵460及465的矽反應以形成觸點的溫度之後，移除未反應的金屬。矽化物觸點保持在源極/汲極特徵460及465上方，而未反應的金屬則自其他區域移除。在一些實施方式中，金屬合金層470可由NiSi或其他適合材料製成。
參考第19圖。在第18圖的結構上形成層間介電(interlayer dielectric，ILD)層480。在一些實施方式中，ILD層480藉由化學氣相沉積(chemical vapor deposition，CVD)、高密度電漿CVD、旋裝、濺射、或其他適合方法形成。在一些實施方式中，ILD層480包含氧化矽。在一些其他實施方式中，ILD層480可包含氧氮化矽、氮化矽、或低k材料。
在一些實施方式中，在形成ILD層480之前，在第18圖的結構上方共形地形成接觸蝕刻停止層(contact etch stop layer，CESL)。在一些實施方式中，CESL可係一或多個應力層。在一些實施方式中，CESL具有拉伸應力且由Si 3N 4形成。在一些其他實施方式中，CESL包含諸如氧氮化物的材料。在一些其他實施方式中，CESL可具有包含複數個層的複合結構，諸如上覆氧化矽層的氮化矽層。可使用電漿增強CVD (plasma enhanced CVD，PECVD)來形成CESL，然而，亦可使用其他適合的方法，諸如低壓CVD (low pressure CVD，LPCVD)、原子層沉積(atomic layer deposition，ALD)、及類似者。
隨後，執行化學機械研磨(chemical mechanical polish，CMP)製程，以使ILD層480（及CESL）的頂表面與控制閘極375的頂表面及閘極結構420的頂表面齊平。這樣，形成至少一記憶體單元12及至少一邏輯電晶體16。記憶體單元12包含浮置閘極355、浮置閘極355上方的控制閘極375、浮置閘極355與控制閘極375之間的介電層365、及浮置閘極355相對側上的源極/汲極區460。邏輯電晶體16包含閘極結構420及閘極結構420相對側上的源極/汲極區465。
可選地，採用替換閘極(replacement gate，RPG)製程方案。在RPG製程方案中，提前形成虛設多晶矽閘極（例如，在此情況下為閘極結構420），且隨後由金屬閘極替換。在一些實施方式中，移除虛設閘極結構420以形成以閘極間隔物450作為其側壁的開口。隨後，在開口中形成金屬閘極結構。
參考第20圖。在記憶體單元12及邏輯電晶體16上方形成複數個觸點490。舉例而言，在ILD 480中形成複數個開口，且在開口中填充導電材料。移除導電材料的多餘部分以形成觸點490。觸點490可由鎢、鋁、銅、或其他適合材料製成。觸點490分別與金屬合金層470接觸。
第21圖至第32圖圖示根據一些實施方式在不同階段的製造（快閃）記憶體裝置的方法。應理解，對於該方法的額外實施方式，可在第21圖至第32圖所示的製程之前、期間、及之後提供額外操作，且可替換或消除下面描述的一些操作。操作/製程的次序可互換。在以下實施方式中，可採用與第5圖至第20圖所述相同或類似的組態、材料、製程及/或操作，且可省略詳細說明。
在形成如第10圖中所示的結構之後，使用遮罩執行圖案化製程，以移除光阻劑層M2'的至少一部分，從而形成經圖案化光阻劑層M2a，如第21圖中所示。在一些實施方式中，可在第2圖及第33圖中顯示用於圖案化光阻劑層M2'的光罩。由於上面描述第2圖及第33圖中的光罩的細節，故下文將不再重複這方面的描述。
舉例而言，第10圖的結構可設置於第1圖的晶圓台120上，且光罩設置於主光罩支架130上。光源110接著提供輻射112至光罩以曝光光阻劑層M2'。接著烘烤、顯影、及硬烘烤經曝光光阻劑層M2'，以形成第21圖的經圖案化光阻劑層M2a。
參考第22圖。第21圖中的硬遮罩層380、控制閘極膜370、及介電膜360經圖案化以分別形成硬遮罩385、控制閘極375、及介電層365。在硬遮罩層380、控制閘極膜370、及介電膜360的圖案化之後，經圖案化光阻劑層M2a（參見第21圖）隨後經移除，且移除方法可例如藉由溶劑剝離或電漿灰化來執行。
參考第23圖。閘極間隔物405形成於硬遮罩385、控制閘極375、及介電層365的側壁上。關於閘極間隔物405的材料及製造製程細節與關於第13圖中閘極間隔物405的類似，因此為簡潔起見，此處不再重複這些細節。
隨後，第22圖中的浮置閘極層350及穿隧膜320經圖案化以分別形成浮置閘極355及穿隧層325。因此，穿隧層325、浮置閘極355、介電層365、控制閘極375、及硬遮罩385被稱為閘極堆疊500。隨後，在閘極堆疊500的側壁上形成間隔結構510。關於間隔結構510的材料及製造製程細節與關於第13圖中閘極間隔405的類似，因此為簡潔起見，此處不再重複這些細節。
參考第24圖及第25圖。在基板310上方形成具有至少一開口O1的另一經圖案化光阻劑層M4，且開口O1曝光閘極堆疊400中之兩者之間的區域。舉例而言，經圖案化光阻劑層M4藉由旋裝塗佈、曝光及顯影製程之組合形成。具體而言，在第23圖的結構上方形成光阻劑層M4'，且使用遮罩執行圖案化製程以移除光阻劑層M4'的至少一部分，從而形成如第25圖中所示的經圖案化光阻劑層M4'。
在一些實施方式中，可在第2圖及第33圖中顯示用於圖案化光阻劑層M4'的光罩。舉例而言，第33圖中的主特徵215對應於經圖案化光阻劑層M4的開口O1。由於上面描述第2圖及第33圖中的光罩的細節，故下文將不再重複這方面的描述。
舉例而言，第24圖的結構可設置於第1圖的晶圓台120上，且光罩設置於主光罩支架130上。光源110接著提供輻射112至光罩以曝光光阻劑層M4'。接著烘烤、顯影及硬烘烤經曝光光阻劑層M4'，以形成第25圖的經圖案化光阻劑層M4。
參考第26圖。在兩個相鄰閘極堆疊400之間形成至少一源極區520。舉例而言，將離子佈植至由開口O1曝光的區域中以形成源極區520。接著在源極區520上方形成共用源極(common source，CS)介電層525。CS介電層525可係介電隔離結構，且可藉由氧化基板310、其他適合製程、或其組合來形成。
參考第27圖。接著移除經圖案化光阻劑層M4（見第26圖），且移除方法可藉由例如溶劑剝離或電漿灰化來執行。導電材料沉積於基板310上方，且導電材料經圖案化或回蝕成導電層530'。隨後，在導電層530'上方形成硬遮罩層540'。在一些實施方式中，導電層530'可由多晶矽或其他適合材料製成。在一些實施方式中，硬遮罩層540'包含SiN層或其他適合材料。
參考第28圖及第29圖。另一經圖案化光阻劑層M5形成於閘極堆疊500上方。舉例而言，經圖案化光阻劑層M5藉由旋裝塗佈、曝光及顯影製程之組合形成。具體而言，在第27圖的結構上方形成光阻劑層M5'，且使用光罩執行圖案化製程以移除光阻劑層M5'的至少一部分，從而形成經圖案化光阻劑層M5，如第29圖中所示。在一些實施方式中，可在第2圖及第33圖中顯示用於圖案化光阻劑層M5'的光罩。由於上面描述第2圖及第33圖中的光罩的細節，故下文將不再重複這方面的描述。舉例而言，第28圖的結構可設置於第1圖的晶圓臺120上，且光罩設置於主光罩支架130上。光源110接著提供輻射112至光罩以曝光光阻劑層M5'。接著烘烤、顯影及硬烘烤經曝光光阻劑層M5'，以形成第29圖的經圖案化光阻劑層M5。亦即，經圖案化光阻劑層M5形成於基板310的記憶體區域312上方，而不形成於基板310的邏輯區域314上方。
參考第30圖。形成蝕刻製程以圖案化第29圖中的硬遮罩層540'及導電層530'。藉由使用經圖案化光阻劑層M5作為蝕刻遮罩來圖案化第29圖中的硬遮罩層540'，從而形成硬遮罩530，接著藉由使用硬遮罩540作為蝕刻遮罩來圖案化導電層530'，從而形成抹除閘極532及選擇閘極534。在一些實施方式中，抹除閘極532及選擇閘極524可由多晶矽或其他適合的材料製成。
參考第31圖。在基板310的記憶體區域312上方形成保護層390，使得保護層390覆蓋形成於基板310上方的結構（即，閘極堆疊500及閘極間隔物405）。關於保護層390的材料及製造製程細節與關於第14圖中的保護層390的類似，因此為簡潔起見，此處不再重複。
接著移除經圖案化襯墊層320及經圖案化遮罩層320（見第30圖），以曝光基板310的邏輯區域314。隨後，在基板310的邏輯區域314上方形成閘極結構420、硬遮罩層430、輕摻雜(light doped drain，LDD)區440、及閘極間隔物450。關於閘極結構420、硬遮罩層430、輕摻雜區440、及閘極間隔物450的材料及製造製程細節分別與關於第17圖中閘極結構420、硬遮罩層430、輕摻雜區440、及閘極間隔物450的類似，因此為簡潔起見，此處不再重複這些細節。
參考第32圖。類似於第18圖至第20圖中所示的製程，移除保護層390（見第31圖）。源極/汲極特徵460及465形成於基板310中。在源極/汲極特徵460及465上形成金屬合金層470。在基板310上方形成層間介電(interlayer dielectric，ILD)層480（及CESL），且執行平坦化製程以將ILD層480的頂表面與控制閘極375的頂表面及閘極結構420的頂表面齊平。可選地，對閘極結構420採用替換閘極(replacement gate，RPG)製程方案。此外，在記憶體單元14及邏輯電晶體16上方形成複數個觸點490。
因此，形成至少一記憶體單元14及至少一邏輯電晶體16。記憶體單元14包含兩個浮置閘極355、兩個控制閘極375、兩個介電層365、一抹除閘極532、兩個選擇閘極534、一源極區520、及兩個汲極區460。邏輯電晶體16包含閘極結構420及閘極結構420相對側上的源極/汲極區465。
第35圖係根據本揭露各個態樣的在遮罩製造之前修改IC設計佈局的方法600的流程圖。在一些實施方式中，方法600可在第37圖中所示的遮罩室3730的遮罩資料準備3732中實施。此外，第35圖中的方法600係一概述，且與方法600中各個操作相關聯的細節將結合本揭露中的後續圖描述。
方法600包含操作612，接收IC設計佈局。IC設計佈局在一或多個具有幾何圖案資訊的資料檔案中呈現。在一些實施方式中，IC設計佈局以GDS檔案格式表達。在替代實施方式中，IC設計佈局可在IC製造系統中的組件之間以諸如DFII、CIF、OASIS、及/或任何其他適合的檔案類型的交替檔案格式傳輸。IC設計佈局包含表示積體電路特徵的各種幾何圖案。舉例而言，IC設計佈局可包含複數個主特徵（例如，第3A圖至第3D圖、第33圖、及第34B圖中的主特徵215）。
方法600進一步包含操作614，插入複數個第一輔助特徵以形成第一經修改IC設計佈局。第一輔助特徵（例如，第3A圖至第3D圖、第33圖、及第34B圖的輔助特徵220）用於修改主特徵的形狀，以補償微影術製程中的繞射及/或其他製程效應，使得最終積體電路中形成的主特徵的形狀與IC設計佈局中的主特徵的形狀更為匹配。
方法600進一步包含操作616，判定相鄰於主特徵及第一輔助特徵的非圖案化區域。在一些實施方式中，非圖案化區域對應於第2圖的非圖案化區域212b或第34A圖的非圖案化區域212b'。在一些實施方式中，在插入第一輔助特徵之後，計算主特徵（即，裝置特徵及劃線特徵）及第一輔助特徵的總面積，且判定總面積佔遮罩曝光場面積的百分數。在一些實施方式中，百分數低於50%，例如，約20%至約30%。在這些情況下，大部分輻射將通過光罩且加熱透鏡系統（例如，第1圖中的透鏡系統150）。
方法600進一步包含操作618，在非圖案化區域中插入複數個第二輔助特徵以形成第二經修改IC設計佈局。第二輔助特徵（例如，第3A圖至第3D圖、第33圖、及第34B圖的輔助特徵225）用於阻擋非圖案化區域，從而可改善發熱問題。
第36圖係根據本揭露的一些實施方式的IC裝置設計系統3600的方塊圖。根據一些實施方式，如上關於第35圖所討論的方法600的一或多個操作可使用IC裝置設計系統3600來實施。
在一些實施方式中，IC裝置設計系統3600係包含處理器3602及非暫時性電腦可讀儲存媒體3604的計算裝置。非暫時性電腦可讀儲存媒體3604外加其他事項編碼有，亦即儲存電腦程式碼，即，一組可執行指令3606。由硬體處理器3602執行指令3606表示（至少部分）IC裝置設計系統，IC裝置設計系統實施方式如上文關於第35圖討論的方法600的一部分或全部（以下稱所提及製程及/或方法）。
處理器3602透過匯流排3608電耦合至非暫時性電腦可讀儲存媒體3604。處理器3602亦藉由匯流排3608電耦合至I/O介面3610。網路介面3612亦透過匯流排3608電連接至處理器3602。網路介面3612連接至網路3614，使得處理器3602及非暫時性電腦可讀儲存媒體3604能夠透過網路3614連接至外部元件。處理器3602用以執行編碼於非暫時性電腦可讀儲存媒體3604中的指令3606，以便使得IC裝置設計系統3600可用於執行所提及製程及/或方法的一部分或全部。在一或多個實施方式中，處理器3602係中央處理單元(central processing unit，CPU)、多處理器、分散式處理系統、特殊應用積體電路(application specific IC，ASIC)、及/或適合處理單元。
在一或多個實施方式中，非暫時性電腦可讀儲存媒體3604為電子、磁性、光學、電磁、紅外、及/或半導體系統（或設備或裝置）。舉例而言，非暫時性電腦可讀儲存媒體3604包含半導體或固態記憶體、磁帶、可卸除式電腦磁盤、隨機存取記憶體(random access memory，RAM)、唯讀記憶體(read-only memory，ROM)、剛性磁碟、及/或光碟。在使用光碟的一或多個實施方式中，非暫時性電腦可讀儲存媒體3604包含緊湊型光碟唯讀記憶體(compact disk-read only memory，CD-ROM)、緊湊型光碟-讀取/寫入(compact disk-read/write，CD-R/W)、及/或數位視訊光碟(digital video disc，DVD)。
在一或多個實施方式中，非暫時性電腦可讀儲存指令3606，指令3606用以使得IC裝置設計系統3600可用於執行所提及製程及/或方法的一部分或全部。在一或多個實施方式中，非暫時性電腦可讀儲存媒體3604亦儲存資訊，該資訊促進所提及製程及/或方法的一部分或全部。在各種實施方式中，非暫時性電腦可讀儲存媒體3604儲存至少一IC佈局設計圖3620或至少一設計規範3622中之一者或一組合，各個設計規範3622在上文關於第35圖討論。
IC裝置設計系統3600包含I/O介面3610。I/O介面3610耦合至外部電路系統。在各種實施方式中，I/O介面3610包含以下各者中之一者或一組合：鍵盤、小鍵盤、滑鼠、軌跡球、軌跡墊、顯示器、觸控式螢幕、及/或用於通訊資訊及命令至處理器3602及/或自理器3602通訊資訊及命令的標方向鍵。
IC裝置設計系統3600亦包含耦合至處理器3602的網路介面3612。網路介面3612允許IC裝置設計系統3600與網路3614通訊，一或多個其他電腦系統連接至該網路。網路介面3612包含無線網路介面，諸如藍芽、WIFI、WIMAX、GPRS、或WCDMA；或有線網路介面，諸如ETHERNET、USB、或IEEE-1364。在一或多個實施方式中，在兩個或兩個以上系統3600中實施所提及製程及/或方法的一部分或全部。
IC裝置設計系統3600用以經由I/O介面3610接收資訊。經由I/O介面3610接收的資訊包含用於由處理器3602處理的至少一設計規則指令、至少一組準則、至少一設計規則、至少一DRM、及/或其他參數中之一者或一組合。該資訊透過匯流排3608傳輸至處理器3602。IC裝置設計系統3600用以經由I/O介面3610發送及/或接收與使用者介面相關的資訊。
IC裝置設計系統3600亦包含耦合至網路3614的一或多個製造工具3624。製造工具3624用以製造由IC裝置設計系統3600設計的IC佈局。製造工具3624包含沉積工具（例如，化學氣相沉積(chemical vapor deposition，CVD)設備、物理氣相沉積(physical vapor deposition，PVD)設備）、蝕刻工具（例如，乾式蝕刻裝置、濕式蝕刻設備）、平坦化工具（例如，CMP設備）、或用於製造IC裝置的其他工具，包含由IC裝置設計系統3600設計的IC佈局。
在一些實施方式中，所提及製程及/或方法的一部分或全部實施為獨立軟體應用程式以供處理器執行。在一些實施方式中，所提及製程及/或方法的一部分或全部實施為係額外軟體應用程式的一部分的軟體應用程式。在一些實施方式中，所提及製程及/或方法的一部分或全部實施為對軟體應用程式的插件。在一些實施方式中，所提及製程及/或方法中之至少一者實施為係EDA工具的一部分的軟體應用程式。在一些實施方式中，IC佈局圖使用諸如購自CADENCE DESIGN SYSTEMS，Inc.之VIRTUOSO®的工具或另一適合佈局產生工具來產生。
在一些實施方式中，製程實施為儲存於非暫時性電腦可讀記錄媒體中的程式的功能。非暫時性電腦可讀記錄媒體的實例包含但不限於外部/可卸除式及/或內部/嵌入式存儲器或記憶體單元，例如以下各者中之一或多者：光碟，諸如DVD；磁碟，諸如硬碟；半導體記憶體，諸如ROM、RAM、記憶體卡、及類似者。
藉由可用於實施第35圖的方法600的一或多個操作，IC裝置設計系統3600及非暫時性電腦可讀儲存媒體（例如，非暫時性電腦可讀儲存媒體3604）使能上文關於第35圖的方法600討論的益處。
第37圖係根據本揭露的一些實施方式的IC製造系統3700及其相關聯IC製造流程的方塊圖。在一些實施方式中，基於佈局設計，以下各者中之至少一者使用IC製造系統3700來製造：(A)一或多個遮罩或(B)半導體IC層中的至少一組件。
在第37圖中，IC製造系統3700包含實體，諸如設計室3720、遮罩室3730、及IC製造商/晶圓廠(「fab」) 3750，該些實體在設計、開發、及製造循環及/或與製造IC裝置3760（例如，第20圖及/或第31圖中的裝置）相關的服務中彼此交互。系統3700中的實體藉由通訊網路連接。在一些實施方式中，通訊網路為單一網路。在一些實施方式中，通訊網路為多種不同的網路，諸如以太網路及網際網路。通訊網路包含有線及/或無線通訊信道。各個實體與其他實體中之一或多者互動，且提供服務至其他實體中之一或多者及/或自其他實體中之一或多者接收服務。在一些實施方式中，設計室3720、遮罩室3730、及IC晶圓廠3750中之兩者或兩者以上藉由單一較大公司擁有。在一些實施方式中，設計室3720、遮罩室3730、及IC晶圓廠3750中之兩者或兩者以上共存於共同設施中且使用共同資源。
設計室（或設計團隊）3720基於第35圖的方法600產生IC設計佈局圖（或設計）3722，且在上文中結合第2圖至第4C圖及第33圖至第34B圖進行討論。IC設計佈局圖3722包含各種幾何圖案，這些圖案對應於構成待製造之IC裝置3760之各種組件的金屬、氧化物、或半導體層圖案。各種層組合以形成各種IC特徵。舉例而言，IC設計佈局圖3722的一部分包含各種IC特徵，諸如待形成於半導體基板（諸如矽晶圓）中及設置於半導體基板上的各種材料層中的活性區、閘電極、源極及汲極、層間互連的金屬線或通孔、及接合墊的開口。設計室3720實施適當的設計程序，包含第35圖的方法600，且在上文中結合第2圖至第4C圖及第33圖至第34B圖進行討論，以形成IC設計佈局圖3722。設計程序包含邏輯設計、實體設計或置放及路由中之一或多者。IC設計佈局圖3722在具有幾何圖案的資訊的一或多個資料檔案中顯示。舉例而言，IC設計佈局圖3722可以GDSII檔案格式或DFII檔案格式表達。
遮罩室3730包含資料準備3732及遮罩製造3744。遮罩室3730使用IC設計佈局圖3722來製造一或多個遮罩3745（對應於第2圖及第34圖中的光罩200及/或200'）用於根據IC設計佈局圖3722來製造IC裝置3760的各種層。遮罩室3730執行遮罩資料準備3732，其中IC設計佈局圖3722轉譯成代表性資料檔案(「representative data file，RDF」)。遮罩資料準備3732提供RDF至遮罩製造3744。遮罩製造3744包含遮罩書寫器。遮罩書寫器將RDF轉換為基板，諸如遮罩（主光罩）3745或半導體晶圓3753上之影像。設計佈局圖3722由遮罩資料準備3732操縱以符合遮罩書寫器的特定特徵及/或IC晶圓廠3750的要求。在第37圖中，遮罩資料準備3732及遮罩製造3744圖示為分離的元件。在一些實施方式中，遮罩資料準備3732及遮罩製造3744統稱為遮罩資料準備。
在一些實施方式中，遮罩資料準備3732包含光學近接性校正(optical proximity correction，OPC)，其使用微影術增強技術來補償影像誤差，諸如可產生自繞射、干涉、其他製程效應及類似者的影像誤差。OPC調整IC設計佈局圖3722。在一些實施方式中，遮罩資料準備3732包含進一步的解析度增強技術(resolution enhancement technology，RET)，諸如離軸照明、子解析度輔助特徵、相轉移遮罩、其他適合技術、及類似者或其組合。在一些實施方式中，反向微影技術(inverse lithography technology，ILT)亦經使用，該技術將OPC作為反向成像問題處置。
在一些實施方式中，遮罩資料準備3732包含檢查IC設計佈局圖3722的遮罩規則檢查器(mask rule checker，MRC)，該遮罩規則檢查器已經歷運用一組遮罩產生規則之OPC中的製程，該組遮罩產生規則含有某些幾何及/或連接性約束以確保足夠餘裕、考慮半導體製造製程中之可變性、及類似者。在一些實施方式中，MRC修改IC設計佈局圖3722以在遮罩製造3744期間補償限制，遮罩製造3744可撤銷藉由OPC執行之修改的部分，以便滿足遮罩產生規則。
在一些實施方式中，遮罩資料準備3732包含微影術製程檢查(lithography process checking，LPC)，其模擬將由IC晶圓廠3750實施以製造IC裝置3760的處理。LPC基於IC設計佈局圖3722模擬該處理，以產生經模擬製造之裝置，諸如IC裝置3760。LPC模擬中的處理參數可包含與IC製造循環之各種製程相關聯的參數、與用於製造IC之工具相關聯的參數、及/或製造製程的其他態樣。LPC考慮各種因數，諸如虛像對比度、焦深(「depth of focus，DOF」)、遮罩誤差增強因數(「mask error enhancement factor，MEEF」)、其他適合因數、及類似者或其組合。在一些實施方式中，在經模擬製造裝置已藉由LPC產生之後，若經模擬裝置形狀上並未足夠逼近而不能滿足設計規則，則OPC及/或MRC經重複以進一步精細化IC設計佈局圖3722。
應理解，為清楚起見，遮罩資料準備3732之以上描述已出於清楚目的予以簡化。在一些實施方式中，資料準備3732包含額外特徵，諸如邏輯運算(logic operation，LOP)以根據製造規則來修改IC設計佈局圖3722。另外，在資料準備3732期間施加於IC設計佈局圖3722的製程可按多種不同次序執行。
在遮罩資料準備3732之後且在遮罩製造3744期間，遮罩3745或遮罩3745群組基於經修改之IC設計佈局圖3722來製造。在一些實施方式中，遮罩製造3744包含基於IC設計佈局圖3722執行一或多個微影術曝光。在一些實施方式中，電子束(electron-beam、e-beam)或多個電子束之機構用以基於經修改之IC設計佈局圖3722在遮罩（光罩或主光罩）3745上形成圖案。遮罩3745可以各種技術形成。在一些實施方式中，遮罩3745使用二元技術形成。在一些實施方式中，遮罩圖案包含不透明區及透明區。用以曝光已塗佈於晶圓上的影像敏感材料層（例如，光阻劑）的諸如紫外(ultraviolet，UV)光束之輻射束藉由不透明區阻斷，且透射通過透明區。在一實例中，遮罩3745之二元遮罩版本包含二元遮罩的透明基板（例如，熔融石英）及塗覆於不透明區中的不透明材料（例如，鉻）。在另一實例中，遮罩3745使用相轉移技術形成。在遮罩3745之相轉移遮罩(phase shift mask，PSM)版本中，形成於相轉移遮罩上之圖案中的各種特徵用以具有恰當相位差以增強解析度及成像品質。在各種實例中，相轉移遮罩可為衰減PSM或交變PSM。由遮罩製造3744產生的遮罩（多個）用於多種製程中。舉例而言，這種遮罩（多個）用於離子佈植製程中以在半導體晶圓3753中形成各種經摻雜區，用於蝕刻製程中以在半導體晶圓3753中形成各種蝕刻區，及/或用於其他適合製程中。
IC晶圓廠3750包含晶圓製造3752。IC晶圓廠3750為IC製造業務，該IC製造業務包含用於製造多種不同IC產品的一或多個製造設施。在一些實施方式中，IC晶圓廠3750為半導體代工。舉例而言，可存在用於複數種IC產品的前工序製造（前工序(front-end- of-line，FEOL)製造）的製造設施，而第二製造設施可提供用於IC產品之互連及封裝的後工序製造（後工序 (back-end-of-line，BEOL)製造），且第三製造設施可提供用於代工業務的其他服務。
IC晶圓廠3750使用由遮罩室3730製造的遮罩3745以製造IC裝置3760。因此，IC晶圓廠3750至少間接地使用IC設計佈局圖3722來製造IC裝置3760。在一些實施方式中，晶圓3753由IC晶圓廠3750使用遮罩3745製造以形成IC裝置3760。在一些實施方式中，IC製造包含至少間接基於IC設計佈局圖3722執行一或多個微影術曝光。晶圓3753包含矽基板，或具有形成於其上的材料層的其他恰當基板。晶圓3753進一步包含各種摻雜區、介電特徵、多位準互連、及類似者（形成於後續製造步驟）中之一或多者。
基於上述討論，可看出本揭露具有優勢。然而，應理解，其他實施方式可提供額外的優點，並非所有的優點都必須在本文揭示，且沒有特定的優點需要用於所有的實施方式。一優點係，由於在光罩的非圖案化區域中添加輔助特徵，可降低由透鏡的發熱問題引起的影像失真的風險。另一優點係，在光罩的非圖案化區域中添加輔助特徵可與主特徵一起製造，且不增加光罩的製造成本。而另一優點係，由於非圖案化區域中的輔助特徵遠離主特徵，故非圖案化區域中輔助特徵的存在不會干擾晶圓上主特徵的成像。
根據一些實施方式，一種光罩包含複數個裝置特徵、第一輔助特徵及第二輔助特徵。裝置特徵在裝置區域的圖案化區域中。第一輔助特徵在圖案化區域中且相鄰於裝置特徵。第一輔助特徵用於校正光學微影術製程中的光學近接性效應。第二輔助特徵在裝置區域的非圖案化區域中。第二輔助特徵係次級解析校正特徵，且第二輔助特徵與最接近第二輔助特徵的裝置特徵中之一者之間的第一距離大於裝置特徵中之相鄰兩者之間的第二距離。
根據一些實施方式，光罩更包含劃線特徵，圍繞裝置特徵、第一輔助特徵及第二輔助特徵。劃線特徵界定裝置區域。根據一些實施方式，第一輔助特徵與最接近第一輔助特徵的裝置特徵中之一者之間的第三距離小於第二輔助特徵與最接近第二輔助特徵的裝置特徵中之一者之間的第一距離。根據一些實施方式，光罩更包含第三輔助特徵，在第二輔助特徵與最接近第二輔助特徵的裝置特徵中之該者之間。根據一些實施方式，第一輔助特徵與最接近第一輔助特徵的裝置特徵中之一者之間的第三距離小於第三輔助特徵與最接近第三輔助特徵的裝置特徵中之一者之間的第四距離。根據一些實施方式，光罩更包含第三輔助特徵，連接第二輔助特徵與最接近第二輔助特徵的裝置特徵中之該者。根據一些實施方式，圖案化區域用以在基板的記憶體區域上方曝光光阻劑層的一部分，且非圖案化區域用以在基板的邏輯區域上方曝光光阻劑層的另一部分。根據一些實施方式，圖案化區域用以在基板的邏輯區域上方曝光光阻劑層的一部分，且非圖案化區域用以在基板的記憶體區域上方曝光光阻劑層的另一部分。
根據一些實施方式，一種方法包含在基板的記憶體區域上方形成浮置閘極材料。在浮置閘極材料及基板的邏輯區域上方沉積介電膜、控制閘極膜及硬遮罩層。在沉積硬遮罩層之後，在基板的記憶體區域及邏輯區域上方沉積光阻劑層。藉由使用光罩圖案化光阻劑層以在基板的記憶體區域上方形成經圖案化光阻劑層。光罩包含主特徵及兩個第一輔助特徵。主特徵定義經圖案化光阻劑層，且用於曝光光阻劑層的輻射之一部分通過該兩個第一輔助特徵之間的空間入射至基板的邏輯區域上方的光阻劑層的一部分上。藉由使用經圖案化光阻劑層作為第一蝕刻遮罩，圖案化硬遮罩層，以在基板的記憶體區域上方形成硬遮罩。藉由使用硬遮罩作為第二蝕刻遮罩，圖案化控制閘極膜、介電膜及浮置閘極材料，以形成閘極堆疊。
根據一些實施方式，主特徵與第一輔助特徵中之任一者之間的距離大於約1微米且小於光罩的曝光場的長度。根據一些實施方式，第一輔助特徵係次級解析輔助特徵。根據一些實施方式，圖案化光阻劑層包含移除基板之邏輯區域上方的光阻劑層的部分。根據一些實施方式，圖案化光阻劑層使得在基板的邏輯區域上方沒有剩餘光阻劑層。根據一些實施方式，光罩更包含第二輔助特徵，用於在用於圖案化光阻劑層的光學微影術製程中校正光學近接性效應。
根據一些實施方式，一種方法包含在基板的記憶體區域上方形成包含浮置閘極及控制閘極的閘極堆疊。沉積覆蓋閘極堆疊的保護層且暴露基板的邏輯區域。在沉積保護層之後，在基板的邏輯區域上方沉積閘極材料及硬遮罩層。在沉積硬遮罩層之後，在基板的記憶體區域及邏輯區域上方沉積光阻劑層。經由光罩將輻射投射至光阻劑層以曝光光阻劑層。光罩包含圖案化區域及非圖案化區域。通過圖案化區域的輻射的一部分入射至基板的記憶體區域上方的保護層的一部分上，且通過非圖案化區域的輻射的另一部分入射至基板的邏輯區域上方的保護層的另一部分上。光罩包含在圖案化區域中的多個裝置特徵及在非圖案化區域中的多個第一輔助特徵。在將輻射投射至光阻劑層之後，顯影光阻劑層以形成由裝置特徵定義的經圖案化光阻劑層。藉由使用經圖案化光阻劑層作為蝕刻遮罩來圖案化硬遮罩層及閘極材料。
根據一些實施方式，第一輔助特徵的數目大於裝置特徵的數目。根據一些實施方式，由第一輔助特徵佔據的光罩的第一面積大於由裝置特徵佔據的光罩的第二面積。根據一些實施方式，光罩更包含在該圖案化區域中的第二輔助特徵。根據一些實施方式，第一輔助特徵係次級解析輔助特徵。根據一些實施方式，裝置特徵中之任意者不設置於光罩的非圖案化區域中。
前述內容概述若干實施方式的特徵，使得熟習此項技術者可更佳地理解本揭露的態樣。熟習此項技術者應瞭解，其可易於使用本揭露作為用於設計或修改用於實施本文中引入之實施方式之相同目的及/或達成相同優勢之其他製程及結構的基礎。熟習此項技術者亦應認識到，此類等效構造並不偏離本揭露的精神及範疇，且此類等效構造可在本文中進行各種改變、取代、及替代而不偏離本揭露的精神及範疇。
10:晶圓 12:記憶體單元 14:記憶體單元 16:邏輯電晶體 100:光學微影術系統 110:光源 112:輻射 120:晶圓台 130:遮罩支架 140:透鏡系統 150:透鏡系統 200:光罩 200':光罩 202:曝光場 210:主特徵 212:裝置區域 212a:圖案化區域 212a':圖案化區域 212b:非圖案化區域 212b':非圖案化區域 215:主特徵 220:輔助特徵 225:輔助特徵 225':輔助特徵 225'':輔助特徵 230:基板 232:230的正面 234:230的背面 240:吸收帶 310:基板 312:記憶體區域 312t:頂表面 313:凹槽 314:邏輯區域 314t:頂表面 320:襯墊層 325:穿隧層 330:遮罩層 340:隔離結構 350:浮置閘極層 350':浮置閘極材料 355:浮置閘極 360:介電膜 365:介電層 370:控制閘極膜 375:控制閘極 380:硬遮罩層 385:硬遮罩 390:保護層 400:閘極堆疊 405:閘極間隔物 410:閘極介電層 410':介電層 420:閘極結構 420':閘極材料 430:硬遮罩層 430':硬遮罩層 440:LDD區 450:閘極間隔物 452:第一間隔層 454:第二間隔層 460:源極/汲極特徵 465:源極/汲極特徵 470:金屬合金層 480:ILD層 490:觸點 500:閘極堆疊 510:間隔結構 520:源極區 525:CS介電層 530':導電層 532:抹除閘極 534:選擇閘極 540':硬遮罩層 600:方法 612、614、616、618:操作 3600:IC裝置設計系統 3602:硬體處理器 3604:非暫時性電腦可讀儲存媒體 3606:指令 3608:匯流排 3610:I/O介面 3612:網路介面 3614:網路 3620:IC佈局設計圖 3622:設計規範 3624:製造工具 3700:IC製造系統 3720:設計室 3722:IC設計佈局圖 3730:遮罩室 3732:遮罩資料準備 3744:遮罩製造 3745:遮罩 3750:IC晶圓廠 3752:晶圓製造 3753:半導體晶圓 3760:IC裝置 D1:第一方向 D2:第二方向 A-A:線 A1、A2、A3:面積 CDBAR:臨界尺寸條圖案 d1、d2、d3、d4、d5:距離 d2'、d2’’:距離 L1、L2、L3:長度 M1、M2、M3、M4、M5:經圖案化光阻劑層 M2a:經圖案化光阻劑層 M2'、M3、M4、M5':光阻劑層 W1、W2、W3、W4、W5:寬度 O1:開口 OVL:上覆圖案 P:區域 PCM:製程控制監控圖案 IDNT:識別圖案
本揭露的態樣在與隨附圖式一起研讀時自以下詳細描述內容來最佳地理解。應注意，根據行業中的標準規範，各種特徵未按比例繪製。實際上，各種特徵的尺寸可為論述清楚經任意地增大或減小。 第1圖圖示根據本揭露的一些實施方式的簡化光學微影術系統。 第2圖圖示根據本揭露的第1圖的光罩的俯視圖。 第3A圖係根據一些實施方式的第2圖中區域P的放大圖。 第3B圖至第3D圖係根據一些其他實施方式的第2圖中區域P的放大圖。 第4A圖至第4C圖係沿第2圖的線A-A截取的光罩的橫截面圖。 第5圖至第20圖圖示根據一些實施方式的在不同階段的製造（快閃）記憶體裝置的方法。 第21圖至第32圖圖示根據一些實施方式在不同階段的製造（快閃）記憶體裝置的方法。 第33圖係第2圖中裝置區域中之一者的放大圖。 第34A圖圖示根據本揭露的第1圖中光罩的俯視圖。 第34B圖係第34A圖中裝置區域中之一者的放大圖。 第35圖係根據本揭露的各個態樣的在遮罩製造之前修改IC設計佈局的方法的流程圖。 第36圖係根據本揭露的一些實施方式的IC裝置設計系統的方塊圖。 第37圖係根據本揭露的一些實施方式的IC製造系統及與之相關聯的IC製造流程的方塊圖。
國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無
212a:圖案化區域
212b:非圖案化區域
215:主特徵
220:輔助特徵
225:輔助特徵
D1:第一方向
D2:第二方向
d1、d2、d4:距離
d2':距離
L1、L2、L3:長度
W1、W3、W4:寬度
P:區域

Claims (20)

  1. 一種光罩，包含： 複數個裝置特徵，在一裝置區域的一圖案化區域中； 一第一輔助特徵，在該圖案化區域中且相鄰於該些裝置特徵，其中該第一輔助特徵用於校正一光學微影術製程中的一光學近接性效應；及 一第二輔助特徵，在該裝置區域的一非圖案化區域中，其中該第二輔助特徵係一次級解析校正特徵，且該第二輔助特徵與最接近該第二輔助特徵的該些裝置特徵中之一者之間的一第一距離大於該些裝置特徵中之相鄰兩者之間的一第二距離。
  2. 如請求項1所述之光罩，更包含： 一劃線特徵，圍繞該些裝置特徵、該第一輔助特徵及該第二輔助特徵，其中該劃線特徵界定該裝置區域。
  3. 如請求項1所述之光罩，其中該第一輔助特徵與最接近該第一輔助特徵的該些裝置特徵中之一者之間的一第三距離小於該第二輔助特徵與最接近該第二輔助特徵的該些裝置特徵中之一者之間的該第一距離。
  4. 如請求項1所述之光罩，更包含一第三輔助特徵，在該第二輔助特徵與最接近該第二輔助特徵的該些裝置特徵中之該者之間。
  5. 如請求項4所述之光罩，其中該第一輔助特徵與最接近該第一輔助特徵的該些裝置特徵中之一者之間的一第三距離小於該第三輔助特徵與最接近該第三輔助特徵的該些裝置特徵中之一者之間的一第四距離。
  6. 如請求項1所述之光罩，更包含一第三輔助特徵，連接該第二輔助特徵與最接近該第二輔助特徵的該些裝置特徵中之該者。
  7. 如請求項1所述之光罩，其中該圖案化區域用以在一基板的一記憶體區域上方曝光一光阻劑層的一部分，且該非圖案化區域用以在該基板的一邏輯區域上方曝光該光阻劑層的另一部分。
  8. 如請求項1所述之光罩，其中該圖案化區域用以在一基板的一邏輯區域上方曝光一光阻劑層的一部分，且該非圖案化區域用以在該基板的一記憶體區域上方曝光該光阻劑層的另一部分。
  9. 一種製造半導體裝置的方法，包含： 在一基板的一記憶體區域上方形成一浮置閘極材料； 在該浮置閘極材料及該基板的一邏輯區域上方沉積一介電膜、一控制閘極膜及一硬遮罩層； 在沉積該硬遮罩層之後，在該基板的該記憶體區域及該邏輯區域上方沉積一光阻劑層； 藉由使用一光罩圖案化該光阻劑層以在一基板的該記憶體區域上方形成一經圖案化光阻劑層，其中該光罩包含一主特徵及兩個第一輔助特徵，該主特徵定義該經圖案化光阻劑層，且用於曝光該光阻劑層的輻射之一部分通過該兩個第一輔助特徵之間的一空間入射至該基板的該邏輯區域上方的該光阻劑層的一部分上； 藉由使用該經圖案化光阻劑層作為一第一蝕刻遮罩，圖案該化硬遮罩層，以在該基板的該記憶體區域上方形成一硬遮罩；及 藉由使用該硬遮罩作為一第二蝕刻遮罩，圖案化該控制閘極膜、該介電膜及該浮置閘極材料，以形成一閘極堆疊。
  10. 如請求項9所述之方法，其中該主特徵與該第一輔助特徵中之任一者之間的一距離大於約1微米且小於該光罩的一曝光場的一長度。
  11. 如請求項9所述之方法，其中該些第一輔助特徵係次級解析輔助特徵。
  12. 如請求項9所述之方法，其中圖案化該光阻劑層包含移除該基板之該邏輯區域上方的該光阻劑層的該部分。
  13. 如請求項9所述之方法，其中圖案化該光阻劑層使得在該基板的該邏輯區域上方沒有剩餘光阻劑層。
  14. 如請求項9所述之方法，其中該光罩更包含一第二輔助特徵，用於在用於圖案化該光阻劑層的一光學微影術製程中校正一光學近接性效應。
  15. 一種製造半導體裝置的方法，包含： 在一基板的一記憶體區域上方形成包含一浮置閘極及一控制閘極的一閘極堆疊； 沉積覆蓋該閘極堆疊的一保護層且暴露該基板的一邏輯區域； 在沉積該保護層之後，在該基板的該邏輯區域上方沉積一閘極材料及一硬遮罩層； 在沉積該硬遮罩層之後，在該基板的該記憶體區域及該邏輯區域上方沉積一光阻劑層； 經由一光罩將一輻射投射至該光阻劑層以曝光該光阻劑層，其中該光罩包含一圖案化區域及一非圖案化區域，通過該圖案化區域的該輻射的一部分入射至該基板的該記憶體區域上方的該保護層的一部分上，且通過該非圖案化區域的該輻射的另一部分入射至該基板的該邏輯區域上方的該保護層的另一部分上，其中該光罩包含在該圖案化區域中的多個裝置特徵及在該非圖案化區域中的多個第一輔助特徵； 在將該輻射投射至該光阻劑層之後，顯影該光阻劑層以形成由該些裝置特徵定義的一經圖案化光阻劑層；及 藉由使用該經圖案化光阻劑層作為一蝕刻遮罩來圖案化該硬遮罩層及該閘極材料。
  16. 如請求項15所述之方法，其中該些第一輔助特徵的一數目大於該些裝置特徵的一數目。
  17. 如請求項15所述之方法，其中由該些第一輔助特徵佔據的該光罩的一第一面積大於由該些裝置特徵佔據的該光罩的一第二面積。
  18. 如請求項15所述之方法，其中該光罩更包含在該圖案化區域中的一第二輔助特徵。
  19. 如請求項15所述之方法，其中該些第一輔助特徵係次級解析輔助特徵。
  20. 如請求項15所述之方法，其中該些裝置特徵中之任意者不設置於該光罩的該非圖案化區域中。
TW111132580A 2021-08-30 2022-08-29 光罩與製造半導體裝置的方法 TWI844083B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/461,800 US11854808B2 (en) 2021-08-30 2021-08-30 Photo mask and lithography method using the same
US17/461,800 2021-08-30

Publications (2)

Publication Number Publication Date
TW202321813A true TW202321813A (zh) 2023-06-01
TWI844083B TWI844083B (zh) 2024-06-01

Family

ID=84697980

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111132580A TWI844083B (zh) 2021-08-30 2022-08-29 光罩與製造半導體裝置的方法

Country Status (3)

Country Link
US (2) US11854808B2 (zh)
CN (1) CN115524917B (zh)
TW (1) TWI844083B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI891461B (zh) * 2023-10-24 2025-07-21 物聯記憶體科技股份有限公司 非揮發性記憶體元件

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20240201583A1 (en) * 2022-12-19 2024-06-20 International Business Machines Corporation Physically detectable id introduced by lithography sraf insertion for heterogeneous integration
TWI848596B (zh) 2023-03-03 2024-07-11 力晶積成電子製造股份有限公司 光罩以及半導體元件的製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5636002A (en) * 1994-04-29 1997-06-03 Lucent Technologies Inc. Auxiliary mask features for enhancing the resolution of photolithography
DE10230532B4 (de) * 2002-07-05 2007-03-08 Infineon Technologies Ag Verfahren zum Bestimmen des Aufbaus einer Maske zum Mikrostrukturieren von Halbleitersubstraten mittels Fotolithographie
US20040248016A1 (en) 2003-06-06 2004-12-09 Lucas Kevin D. Method of designing a reticle and forming a semiconductor device therewith
CN100339940C (zh) * 2003-08-28 2007-09-26 友达光电股份有限公司 薄膜电晶体阵列基板及其微影制造方法与光罩设计结构
US7855776B2 (en) 2008-03-26 2010-12-21 Qimonda Ag Methods of compensating lens heating, lithographic projection system and photo mask
KR101051175B1 (ko) * 2008-12-19 2011-07-21 주식회사 하이닉스반도체 노광마스크 및 이를 이용한 반도체 소자의 형성 방법
TWI518444B (zh) * 2011-07-11 2016-01-21 聯華電子股份有限公司 輔助圖案之製作方法
US8691477B2 (en) 2012-02-22 2014-04-08 Nanya Technology Corp. Reticle design for the reduction of lens heating phenomenon
CN105629658B (zh) * 2014-10-30 2020-02-07 中芯国际集成电路制造(上海)有限公司 掩模版和半导体器件的形成方法
DE102016213925A1 (de) * 2016-07-28 2018-02-01 Carl Zeiss Smt Gmbh Verfahren und Vorrichtung zur Charakterisierung eines durch wenigstens einen Lithographieschritt strukturierten Wafers
CN110491776A (zh) * 2019-08-09 2019-11-22 长江存储科技有限责任公司 一种掩模版以及半导体器件的制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI891461B (zh) * 2023-10-24 2025-07-21 物聯記憶體科技股份有限公司 非揮發性記憶體元件

Also Published As

Publication number Publication date
CN115524917A (zh) 2022-12-27
US20230066993A1 (en) 2023-03-02
US11854808B2 (en) 2023-12-26
CN115524917B (zh) 2025-05-27
TWI844083B (zh) 2024-06-01
US20240096628A1 (en) 2024-03-21

Similar Documents

Publication Publication Date Title
US12412016B2 (en) Method and structure for mandrel and spacer patterning
TWI844083B (zh) 光罩與製造半導體裝置的方法
US9685367B2 (en) Photomask for forming multiple layer patterns with a single exposure
CN104155846B (zh) 采用单次曝光限定多层图案的方法
TW202018787A (zh) 具有不同寬度之源極與汲極觸點的半導體裝置
US20220384462A1 (en) Integrated circuit read only memory (rom) structure
US20240389311A1 (en) Multiple pattern metal fuse manufacturing method
US11404553B2 (en) Semiconductor device and manufacturing method thereof
US20230352404A1 (en) Interconnect structure pattern
JP5169575B2 (ja) フォトマスクパターンの作成方法
US12423496B2 (en) Methods for forming pattern layout, mask, and semiconductor structure
US12315560B2 (en) Integrated circuit device and manufacturing method of the same
US20250167119A1 (en) Semiconductor structure
US12433032B2 (en) Semiconductor structure including boundary header cell and method for manufacturing the same
TWI889208B (zh) 半導體裝置及其形成方法
US8404430B2 (en) Multi-chip reticle photomasks
US20240320411A1 (en) Method and structure for mandrel patterning
US20240363727A1 (en) Semiconductor device having self-aligned air spacers
US20250221018A1 (en) Methods and devices that include a gate contact that abuts a dielectric region that has a low-k dielectric
KR20240173067A (ko) 마스크 제조 방법, 및 이를 이용한 반도체 장치 제조 방법