TW202312387A - 半導體封裝體模組及其製造方法 - Google Patents

Abstract

一種半導體封裝體模組包括封裝體、導電層以及散熱模組。所述封裝體包括半導體晶粒。所述導電層設置在所述封裝體之上。所述散熱模組設置在所述導電層之上，且所述封裝體和所述散熱模組抵靠在所述導電層的相對的兩個側上，其中所述散熱模組透過所述導電層與所述封裝體熱耦合並與之電性隔離。

Description

半導體封裝體模組及其製造方法

本發明實施例是有關於一種半導體封裝體模組及其製造方法。

隨著對高速處理大量數據的電子裝置的需求增長，在這些裝置的設計和封裝中面臨了重大挑戰。尤其是那些計算能力高的電子裝置的功率消耗是巨大的，提供給這些電子裝置的電性功率可能會轉化為大量的熱能。為防止電子裝置因過熱而發生故障，業界對這些電子裝置的有效散熱方式非常重要。

本發明實施例提供一種半導體封裝體模組包括封裝體、導電層以及散熱模組。所述封裝體包括半導體晶粒。所述導電層設置在所述封裝體之上。所述散熱模組設置在所述導電層之上，且所述封裝體和所述散熱模組抵靠在所述導電層的相對的兩個側上，其中所述散熱模組透過所述導電層與所述封裝體熱耦合並與之電性隔離。

以下揭露提供用於實施本揭露的不同特徵的許多不同實施例或實例。以下闡述元件及排列的具體實例以簡化本揭露。當然，該些僅為實例且不旨在進行限制。舉例而言，以下說明中將第一特徵形成於第二特徵「之上」或第二特徵「上」可包括其中第一特徵與第二特徵被形成為直接接觸的實施例，且亦可包括其中第一特徵與第二特徵之間可形成有附加特徵進而使得所述第一特徵與所述第二特徵可不直接接觸的實施例。另外，本揭露可能在各種實例中重複使用參考編號及/或字母。此種重複使用是出於簡潔及清晰的目的，而不是自身表示所論述的各種實施例及/或配置之間的關係。

此外，為易於說明，本文中可能使用例如「位於…之下（beneath）」、「位於…下方（below）」、「下部的（lower）」、「位於…上方（above）」、「上部的（upper）」等空間相對性用語來闡述圖中所示的一個元件或特徵與另一（其他）元件或特徵的關係。所述空間相對性用語旨在除圖中所繪示的定向外亦囊括裝置在使用或操作中的不同定向。設備可具有其他定向（旋轉90度或處於其他定向），且本文中所使用的空間相對性描述語可同樣相應地進行解釋。

此外，為了便於描述，此處可以使用諸如「第一（first）」、「第二（second）」、「第三（third）」、和類似者等術語來描述與圖中所示相似或不同的元件或特徵，並且可以可以互換使用，這取決於之上的存在順序或描述的上下文。

本公開還可包括其他特徵及製程。例如，可包括測試結構，以説明對三維（three-dimensional，3D）封裝體或三維積體電路（three-dimensional integrated circuit，3DIC）裝置進行驗證測試。所述測試結構可例如包括在重布線層中或在基底上形成的測試接墊，所述測試接墊使得能夠對3D封裝體或3DIC進行測試、對探針及/或探針卡（probe card）進行使用及類似操作。可對中間結構以及最終結構執行驗證測試。另外，本文中所公開的結構及方法可結合包括對已知良好晶粒（known good die）進行中間驗證的測試方法來使用，以提高良率（yield）並降低成本。

應當理解，本公開的以下實施例設置適用於可以體現在多種特定上下文中的概念。本文所討論的特定實施例僅是說明性的並且與半導體封裝體模組相關，所述半導體封裝體模組包括半導體封裝體以及設置在其上的散熱元件（或結構）以實現有效的散熱，並不旨在限製本公開的範圍。依據一些實施例，散熱元件（或結構）是設置在半導體封裝體的非主動側之上，其中散熱元件（或結構）與半導體封裝體熱耦合，以促進半導體封裝體的操作期間的散熱，從而提高半導體封裝體的效能，因此確保半導體封裝體模組的可靠度。在此種情況中，散熱元件（或結構）可包括柱狀（column）形式的微結構（microstructure），所述柱狀形式的微結構在俯視圖中具有圓形或橢圓形形狀（circle or ellipse-like shape）、平面或彎曲的壁狀形狀（planar or curved wall-like shape）、半環狀形狀（semi-annulus-like shape）、鰭狀形狀（fin-like shape）或其組合的橫截面（cross section）；具有經堆疊在一起的多個上述微結構的微結構；具有包括多個分支（branch）的堆疊結構的微結構；具有多個溝渠（trench）/開口（opening）垂直及/或水平穿過的三維結構（3D structure）；或其組合。此外，散熱元件（或結構）的架構（例如放置的佈置、圖案密度、間距、材料、垂直尺寸（例如高度或厚度）、水平尺寸（例如寬度或直徑）或其組合）可經調節來控制散熱元件（或結構）的散熱能力，以用於進一步提高半導體封裝體的效能，進而確保半導體封裝體模組的可靠度。根據一些替代實施例，在散熱元件（或結構）的表面之上設置額外的塗佈層（additional coating layer），例如沸騰增強塗佈（boiling enhancement coating，BEC）層及/或表面處理層，以促進散熱。

圖1為本公開的一些實施例的電子系統10的平面示意圖。圖2是根據本公開的一些實施例在浸沒式冷卻設備50中放置多個圖1所示的電子系統10的示意性三維側視圖。圖3是根據本公開的一些實施例的安裝在圖1所示的電子系統10之上的半導體封裝體模組1000的示意性剖視圖。圖4到圖7示出製造圖3所示的半導體封裝體模組1000的方法的示意性剖視圖。圖8A是根據本公開的一些實施例的半導體封裝體模組1000中的半導體晶粒（例如圖3中的半導體晶粒100和半導體晶粒200）和散熱元件（例如圖3中的散熱元件810和散熱元件820）的相對位置的示意平面圖，其中圖3到圖7是沿圖8A所示的截面線AA的示意性剖視圖。此外，圖8B到圖8D是根據本公開的一些替代實施例的半導體封裝體模組1000中的半導體晶粒（例如圖3中的半導體晶粒100和半導體晶粒200）和散熱元件（例如圖3中的散熱元件810和散熱元件820）的各種相對位置的示意平面圖是示意性平面圖。在圖8A到圖8D中，為了便於說明，省略了在圖3的相應剖視圖中示出的某些結構特徵。在本公開中，應當理解的是，所有附圖中的組件圖示都是示意性的並且不是按比例的。

參照圖1，在一些實施例中，電子系統10包括印刷電路板（printed circuit board）MB以及一或多個半導體封裝體模組1000。所述一或多個半導體封裝體模組1000可包括多個半導體封裝體模組1000，如圖1所示。舉例來說，這些半導體封裝體模組1000是貼合到印刷電路板MB的表面S1並且電耦合到印刷電路板MB。在這種情況中，半導體封裝體模組1000透過印刷電路板MB相互電耦合和電通信。儘管未示出，印刷電路板MB還可以與（多個）其他電子組件接合並電耦合，所述（多個）其他電子組件可電耦合或不電耦合到半導體封裝體模組1000中的至少一些。在一些實施例中，電子系統10是資料伺服器（data server）。在這些實施例中，電子系統10中的每個半導體封裝體模組1000可包括處理晶粒（processing die）以及一或多個記憶體裝置（memory device）。

此外，電子系統10中所包括的半導體封裝體模組1000的數量可以被改變。為了說明性目的，圖1的電子系統10中僅示出了四個半導體封裝體模組1000，但是一個電子系統10中所包含的半導體封裝體模組1000的數量可以少於或多於四個；本公開不限於此。一個電子系統10中包含的半導體封裝體模組1000的數量可以根據需求和設計要求進行選擇和指定。

在一些替代實施例中，可以採用額外的印刷電路板（未示出）並將其插入在一個半導體封裝體模組1000和印刷電路板MB之間，以提供進一步的路由功能（routing function）。在這種情況中，附加的印刷電路板與半導體封裝體模組1000和印刷電路板MB電耦合且電通信。在圖1的平面圖中，附加的印刷電路板的佔用面積（occupying area）可以小於或實質上等於印刷電路板MB的佔用面積，也可以大於或實質上等於半導體封裝體模組1000的佔用面積。

同時參照圖1和圖2，在一些實施例中，浸沒式冷卻設備50包括貯槽（tank）52、介電冷卻劑（dielectric coolant）54和冷凝器（condenser）56，其中多個電子系統10被容納在貯槽52中並被浸入介電冷卻劑54中。雖然未示出，但電子系統10可以分別插入貯槽52的底表面處的槽位（slot）中，使得電子系統10可以在貯槽52中彼此平行地站立。在一些實施例中，貯槽52被介電冷卻劑54填充。電子系統10可以浸沒在介電冷卻劑54的浴（bath）中，電子系統10產生的熱能可以透過介電冷卻劑54消散。由於介電冷卻劑54不導電（electrically conductive），因此可以避免電子系統10之間的短路。

在一些實施例中，浸沒式冷卻設備50是兩相浸沒式冷卻設備（two-phase immersion cooling apparatus）。在這些實施例中，介電冷卻劑54（例如，介電冷卻液（dielectric cooling liquid））被選為具有低沸點（例如，約50°C），並且介電冷卻劑54在發熱組件（heat generating component）（例如，半導體封裝體模組1000、印刷電路板MB等）的表面上沸騰，由此其從液相變成汽相（例如，蒸汽）。上升蒸汽（例如，圖2所示的氣泡路徑BP）從介電冷卻劑54中將熱能移出，因此熱能可以從電子系統10中被排出。在一些實施例中，冷凝器56（例如，線圈冷凝器（coil condenser））是設置在貯槽52內部的介電冷卻劑54的浴之上，並且蒸汽（例如，介電冷卻劑54的汽相）在冷凝器56處冷卻，然後返回到介電冷卻劑54的浴中（由此其從汽相返回到液相（例如，圖2所示的返回路徑RP））。

在一些替代實施例中，浸沒式冷卻設備50是單相浸沒式冷卻設備（single-phase immersion cooling apparatus）。在此些替代實施例中，介電冷卻劑54（例如，介電冷卻液）可以具有更高的沸點或具有非常低的溫度（例如，低於攝氏零度，諸如約-60°C至約-70°C或以下），並可能不會在發熱組件的表面處經歷低溫汽化過程（low temperature vaporization process）。此外，冷凝器56可以被省略，並可將介電冷卻劑54引導至貯槽52外部的熱交換單元（未示出）。在貯槽52中被加熱的介電冷卻劑54可以在熱交換單元處冷卻，然後再循環回到貯槽52。

然而，電子系統10不限於被配備如本文所述的浸沒式冷卻設備50。電子系統10可以採用任何合適的冷卻設備，只要電子系統10產生的熱能可以能夠被有效移除即可。除了外部散熱路徑（heat dissipation path）之外，每個電子系統10中的散熱路徑將顯著影響電子系統10的散熱效率。

同時參照圖1和圖3，在一些實施例中，半導體封裝體模組1000包括半導體封裝體（semiconductor package）P1、電路基底（circuit substrate）500、支撐結構（supporting structure）600、金屬化層（metallization layer）700和散熱元件（heat dissipating element）800。舉例來說，半導體封裝體P1和支撐結構600被安裝至電路基底500上，金屬化層700被設置在半導體封裝體P1之上，其中半導體封裝體P1被設置在電路基底500和金屬化層700之間且被支撐結構600包圍。舉例來說，半導體封裝體P1透過多個導電連接件350與電路基底500物理接觸，並與電路基底500電耦合。半導體封裝體P1可以進一步熱耦合到電路基底500。

舉例來說，支撐結構600透過黏著劑620與電路基底500物理接觸，因此支撐結構600耦接到電路基底500。支撐結構600可以熱耦合、電耦合或是同時熱耦合和電耦合到電路基底500。舉例來說，金屬化層700（可稱為導電層）與半導體封裝體P1物理接觸，因此金屬化層700與半導體封裝體P1熱耦合。在一些實施例中，半導體封裝體P1與金屬化層700電性隔離。在這種情況中，半導體封裝體P1與支撐結構600進一步電性隔離。由於支撐結構600，增強了半導體封裝體模組1000的翹曲控制（warpage control）。此外，熱能還可以從電路基底500傳遞到支撐結構600進行散熱。

舉例來說，如圖3所示，散熱元件800被安裝在金屬化層700上，其中金屬化層700被設置在散熱元件800和半導體封裝體P1之間。在一些實施例中，散熱元件800透過金屬化層700而與半導體封裝體P1熱耦合且電性隔離。由於散熱元件800，增強了浸沒式冷卻設備50中的半導體封裝體模組1000的散熱（且不短路）。即，由於散熱元件800的存在，每個半導體封裝體模組1000實現更好的熱控制（thermal control），從而提高每個半導體封裝體模組1000中所包含的半導體封裝體P1的效能，從而確保半導體封裝體模組1000的可靠度。

散熱元件800的所示頂表面（例如，頂表面S810t和頂表面S820t）可低於支撐結構600的所示頂表面S600t，如圖3所示。本公開不限於此；替代地，散熱元件800的所示頂表面可高於支撐結構600的所示頂表面S600t。或者，散熱元件800的所示頂表面可在支撐結構600的所示頂表面S600t所在的高度水平。

圖3中的半導體封裝體P1、電路基底500、支撐結構600、金屬化層700和散熱元件800的細節（例如形成、材料等）將結合圖4到圖7以及圖8A到圖8D進一步討論。

同時參照圖3與圖4，在一些實施例中，提供半導體封裝體P1，其中半導體封裝體P1包括至少一個半導體晶粒（semiconductor die）、中介層（interposer）300和絕緣包封體（insulating encapsulation）400。舉例來說，至少一半導體晶粒和絕緣包封體400位於中介層300的一側處。在這種情況中，至少一半導體晶粒可被封裝在絕緣包封體400中，且被至少一半導體晶粒所暴露的中介層300的表面可被絕緣包封體400覆蓋。

在一些實施例中，至少一半導體晶粒包括至少一個半導體晶粒100和至少一個半導體晶粒200。舉例來說，為了說明性目的，在圖8A中僅描繪了一個半導體晶粒100和四個半導體晶粒200，其中半導體晶粒200被分成兩組，每組以矩陣的形式排列（例如NⅹN陣列或NⅹM陣列，其中N，M＞0，N可以等於或可以不等於M）。在這種情況中，每組半導體晶粒200被設置在一個區域R2中，且區域R2被排列在設置有半導體晶粒100的區域R1旁邊。舉例來說，每組半導體晶粒200包括兩個半導體晶粒200，其中每組半導體晶粒200在區域R2內排列成1×2陣列，如圖8A所示。可理解的是，在圖3到圖7中僅示出了一個半導體晶粒100和兩個半導體晶粒200，因為圖3到圖7是沿圖8A中的橫截面線AA的剖視圖。

在包括多個半導體晶粒100（未示出）的一些其他實施例中，所述多個半導體晶粒100以矩陣的形式排列，例如N'ⅹN'陣列或N'ⅹM'陣列（N',M'＞0,N'可以等於或可以不等於M'）及/或被分成一組或多組。在這種情況中，所述多個半導體晶粒100被設置在一個或多個區域R1中。

本公開不限於此；可替代地，根據需求和設計要求，半導體晶粒100的數量可以是一個或多個，而半導體晶粒200的數量可以是零、一個或多個。換言之，對於本公開中的半導體封裝體P1的布局，具有半導體晶粒100的組（group）的數量是一個或多個，而半導體晶粒200的組的數量是零、一個或多個。另一方面，一組中的半導體晶粒100的數量可以是一個或多個，並且一組中的半導體晶粒200（如果有的話）的數量可以是一個或多個，本公開不限於此。

如圖4所示，在一些實施例中，半導體晶粒100包括半導體基底（semiconductor substrate）110、設置在半導體基底110之上的內連線結構（interconnect structure）120、設置在內連線結構120之上的鈍化層（passivation layer）130、以及設置在內連線結構120之上且貫穿鈍化層130的多個導通孔（conductive vias）140。如圖4所示，半導體基底110具有前側表面S110t以及與前側表面S110t相對的背側表面S110b，而內連線結構120位於半導體基底110的前側表面S110t之上，且內連線結構120夾置在半導體基底110和鈍化層130之間並且夾置在半導體基底110和導通孔140之間。

在一些實施例中，半導體基底110是矽基底，包括多個主動組件（例如，電晶體及/或記憶體，例如N型金屬氧化物半導體（N-type metal-oxide semiconductor，NMOS）及/或P型金屬氧化物半導體（P-type metal-oxide semiconductor，PMOS）裝置、或其類似物等）及/或多個被動組件（例如，電阻器，電容器、電感器或其類似物等）形成在其中。在一些實施例中，這樣的主動組件和被動組件在前段製程（front-end-of-line，FEOL）製程中被形成。在替代實施例中，半導體基底110是塊狀矽基底（bulk semiconductor），例如單晶矽的塊狀基底、經摻雜的矽基底、未經摻雜的矽基底或絕緣體上有半導體（semiconductor-on-insulator，SOI）基底，其中經摻雜的矽基底的摻雜劑可以是N型摻雜劑、P型摻雜劑或其組合。本公開不限於此。

半導體基底110可例如包括鍺等的其他半導體材料；包括碳化矽（silicon carbide）、砷化鎵（gallium arsenic）、磷化鎵（gallium phosphide）、磷化銦（indium phosphide）、砷化銦（indium arsenide）及/或銻化銦（indium antimonide）等的化合物半導體；包括矽鍺（SiGe）、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP及/或GaInAsP等的合金半導體；或其組合。也可以使用其他基底，例如多層基底（multi-layered substrate）或梯度基底（gradient substrate）。舉例來說，半導體基底110具有主動表面（如前側表面S110t，有時稱為頂部側），以及非主動表面（如背側表面S110b，有時稱為有底部側）。

在一些實施例中，內連線結構120包括經交替堆疊的一或多個層間介電層（inter-dielectric layer）122和一或多個經圖案化導電層（patterned conductive layer）124。舉例來說，層間介電層122為氧化矽層、氮化矽層、氮氧化矽層或其他合適的介電材料形成的介電層，且透過沉積而形成。舉例來說，經圖案化導電層124為經圖案化銅層或其他合適的經圖案化金屬層，且透過電鍍或沉積而形成。然而，本公開不限於此。替代地，經圖案化導電層124可透過雙鑲嵌方法（dual-damascene method）形成。層間介電層122的數量和經圖案化導電層124的數量可以小於或大於圖4中所描繪的數量，並可基於需求及/或設計布局來指定；本公開不限於此。在一些實施例中，內連線結構120在後段製程（back-end-of-line，BEOL）被形成。在整個說明中，術語“銅”旨在包含實質上純元素的銅，含有不可避免雜質的銅以及含有微量元素的銅合金，所述微量元素例如鉭、銦、錫、鋅、錳、鉻、鈦、鍺、鍶、鉑、鎂、鋁或鋯等。

在某些實施例中，如圖4所示，經圖案化導電層124夾置在層間介電層122之間，其中經圖案化導電層124的最外層的表面至少部分地被形成在層間介電層122的最外層中的多個開口（未標記）暴露以連接到稍後形成的用於電性連接的組件（例如與導通孔140），且經圖案化導電層124的最內層的表面至少部分地被形成在層間介電層122的最內層中的多個開口（未標記）暴露以電性連接至包括在半導體基底110中的主動組件及/或被動組件。形成於層間介電層122的最外層中的開口的形狀和數量以及形成於層間介電層122的最內層中的開口的形狀和數量在本公開中不作限定，可根據需求及/或設計布局來指定。

在一些實施例中，如圖4所示，鈍化層130被形成在內連線結構120之上，其中內連線結構120的一部份被鈍化層130覆蓋且與鈍化層130接觸，而內連線結構120的其餘部分被鈍化層130以可觸及方式被暴露出來。如圖4所示，鈍化層130例如具有實質上平面的表面（例如，其最外側的表面）。在某些實施例中，鈍化層130的最外側的表面是平整的，可具有高的平整度和平坦度，這有利於後來形成的膜層/元件（例如導通孔140）。在一些實施例中，鈍化層130包括聚醯亞胺（polyimide，PI）層、聚苯并噁唑（polybenzoxazole，PBO）層、二氧化矽基（非有機）層、或其他合適的聚合物（或有機）層，且透過沉積等來形成。本公開不限於此。另外，本公開不特別限制鈍化層130的厚度，只要鈍化層130能保持其高平整度和平坦度即可。在本公開中，鈍化層130的最外側的表面可以稱為半導體晶粒100的前表面（或主動表面）。

在一些實施例中，導通孔140被形成在內連線結構120上和半導體基底110之上，而導通孔140的側壁被鈍化層130包覆。在一些實施例中，如圖4所示，導通孔140各自穿透鈍化層130並延伸到形成於層間介電層122的最外層的開口中，以物理接觸暴露於開口的經圖案化導電層124的最外層的表面。透過內連線結構120，導通孔140電性連接到半導體基底110中所包含的主動組件及/或被動組件。在一些實施例中，與內連線結構120物理接觸的導通孔140從鈍化層130的最外側的表面向外延伸。為簡化起見，圖4中的半導體晶粒100僅呈現兩個導通孔140來進行說明，但需要注意的是，可形成兩個以上的導通孔140；本公開不限於此。

在一些實施例中，導通孔140由光微影（photolithography）、鍍敷（plating）、光阻剝離（photoresist stripping）製程或任何其他合適的方法形成。鍍敷製程可以包括電鍍鍍敷、無電電鍍等。舉例來說，導通孔140由以下方式形成，但不限於，形成覆蓋鈍化層130的罩幕圖案（未示出），其中罩幕圖案具有多個開口（未示出）對應於由形成於層間介電層122的最外層中的開口暴露的經圖案化導電層124的最外層的表面；圖案化鈍化層130以形成多個接觸開口（未示出），用於暴露由形成於層間介電層122的最外層中的開口暴露的經圖案化導電層124的最外層的表面；透過電鍍或沉積形成金屬材料，金屬材料填充形成在罩幕圖案中的開口、形成在鈍化層130中的接觸開口以及形成於層間介電層122的最外層中的開口，以形成導通孔140；然後去除罩幕圖案。鈍化層130可透過蝕刻製程來圖案化，例如乾式蝕刻製程、濕式蝕刻製程或它們的組合。需要注意的是，舉例來說，鈍化層130中形成的接觸開口和其下的相應開口在空間上相互連通以形成導通孔140。罩幕圖案可透過可接受的灰化製程及/或光阻剝離製程去除，例如使用氧電漿等。在一個實施例中，導通孔140的材料包括銅或銅合金等金屬材料。

在一些實施例中，沿著半導體基底110、內連線結構120和鈍化層130的（堆疊）方向Z在半導體基底110的前側表面S110t之上的垂直投影中，導通孔140可獨立地為圓形、橢圓形、三角形、矩形等。本公開不限定導通孔140的形狀。導通孔140的形狀和數量可以根據需求來指定和選擇，並且可透過改變鈍化層130中所形成的接觸開口的形狀和數量來調整。

替代地，導通孔140可透過以下方式形成，形成覆蓋鈍化層130的第一罩幕圖案（未示出），其中第一罩幕圖案具有多個開口（未示出）對應於由形成於層間介電層122的最外層中的開口暴露的經圖案化導電層124的最外層的表面；圖案化鈍化層130以形成多個接觸開口（未示出），用於暴露由形成於層間介電層122的最外層中的開口暴露的經圖案化導電層124的最外層的表面；移除第一罩幕圖案；共形地在鈍化層130上方形成金屬化晶種層；形成覆蓋金屬化晶種層的第二罩幕圖案（未示出），第二罩幕圖案具有多個開口（未示出）暴露在鈍化層130中形成的接觸開口以及形成於層間介電層122的最外層中的開口；透過電鍍或沉積形成金屬材料，金屬材料填充形成在第二罩幕圖案中的開口、形成在鈍化層130中的接觸開口以及形成於層間介電層122的最外層中的開口；去除第二罩幕圖案；然後移除未被金屬材料覆蓋的金屬化晶種層，以形成導通孔140。

在一些實施例中，金屬化晶種層被稱為金屬層，所述金屬層可為單一層或包括由不同材料形成的多個子層的複合層。在一些實施例中，金屬化晶種層包括鈦、銅、鉬、鎢、氮化鈦、鈦鎢、它們的組合等。舉例來說，金屬化晶種層可以包括鈦層及位於鈦層之上的銅層。舉例來說，金屬化晶種層可使用濺射（sputtering）、物理汽相沉積（physical vapor deposition，PVD）等方式來形成。

在一些實施例中，對於半導體晶粒100來說，半導體基底110的側壁、內連線結構120的側壁和鈍化層130的側壁在方向Z中實質上對齊，且共同地構成半導體晶粒100的側壁。舉例來說，導通孔140的所示最外側的表面相對於鈍化層130的所示最外側的表面向外突出（例如不平齊），如圖4所示。替代地，導通孔140的所示最外側的表面可與鈍化層130的所示最外側的表面實質上齊平且與鈍化層130的最外面的表面實質上共面。

應當理解，在一些實施例中，本揭露所描述的半導體晶粒100可被稱為半導體晶片（semiconductor chip）或積體電路（integrated circuit，IC）。在一些實施例中，半導體晶粒100是邏輯晶片（例如，中央處理單元（central processing unit，CPU）、圖像處理單元（graphics processing unit，GPU）、神經網路處理單元（neural network processing unit，NPU）、深度學習處理單元（deep learning processing unit，DPU）、張量處理單元（tensor processing unit，TPU）、單晶片系統（system-on-a-chip，SoC））、應用處理器（application processor，AP）、系統積體電路（system-on-integrated-circuit，SoIC）和微控制器）；功率管理晶粒（例如，電源管理積體電路（power management integrated circuit，PMIC）晶粒）；無線和射頻（radio frequency，RF）晶粒；基帶（baseband，BB）晶粒；感測器晶粒（例如，照片/影像感測晶片）；微機電系統（micro-electro-mechanical-system，MEMS）晶粒；信號處理晶粒（例如，數位信號處理（digital signal processing，DSP）晶粒）；前端晶粒（例如，類比前端（analog front-end，AFE）晶粒）；特定應用的晶粒（例如，專用積體電路（application-specific integrated circuit，ASIC））；現場可程式閘陣列（field-programmable gate array，FPGA）；其組合；任何合適的邏輯電路；類似者。半導體晶粒100可包括數位晶片、類比晶片或混合信號晶片。半導體晶粒100可以是晶片，也可以是組合類型的IC，如同時包括射頻晶片和數位晶片的WiFi晶片。

在替代實施例中，半導體晶粒100為人工智能（artificial intelligence，AI）引擎，例如AI加速器（AI accelerator）；計算系統，例如AI伺服器，高效能計算（high-performance computing，HPC）系統，高功率計算（high power computing）裝置，雲端計算（cloud computing）系統，網絡系統（networking system）、邊緣計算（edge computing）系統、沉浸式記憶體計算系統（immersive memory computing system，ImMC）、SoIC系統等；其組合；類似者。在其他替代實施例中，半導體晶粒100為電性及/或光學輸入/輸出（input/output，I/O）介面晶粒，積體被動晶粒（integrated passives die，IPD）、電壓調節器晶粒（voltage regulator，VR）、具有或不具有深溝渠電容器（deep trench capacitor，DTC）特徵的局部矽內連線（local silicon interconnect，LSI）晶粒，具有多層功能的局部矽內連線晶粒，所述多層功能包括例如電性及/或光學網路電路介面、IPD、VR、DTC等。半導體晶粒100的類型可根據需求和設計要求來選擇和指定，因此本公開不限於此。

如圖4所示，在一些實施例中，半導體晶粒200獨立地包括基礎晶粒（base die）210、堆疊在基礎晶粒210之上的多個堆疊晶粒（stacking die）220、覆蓋堆疊晶粒220和基礎晶粒210的絕緣包封體230、以及設置在基礎晶粒210之上的多個導通孔240。堆疊晶粒220沿著方向Z在基礎晶粒210的所示頂表面（例如，非主動表面或背側）上堆疊，堆疊晶粒220電耦合且電連通到基礎晶粒210，舉例來說。基礎晶粒210和堆疊晶粒220可以一起構成如圖4所示的具有一個基礎層和四個內部層的晶粒堆疊（die stack），其中基礎晶粒210在晶粒堆疊中可以稱為基礎層的（載體）晶粒，堆疊晶粒220在晶粒堆疊中可以各別地稱為一個內部層的晶粒。基礎層中的基礎晶粒210的數量和每個內部層中的堆疊晶粒220的數量可不限於本公開的附圖，且根據需求和設計要求，可以是一或多個。

值得注意的是，基礎晶粒210和堆疊晶粒220中的每一個可以獨立地包括半導體基底（未示出）、設置於半導體基底上的內連線結構（未示出）、設置於內連線結構上並與之電性連接的多個導電墊（未示出）、設置於內連線結構上並部分地暴露出導電墊的鈍化層（未示出）、設置於導電墊之上並與之電性連接的多個導通孔（未示出）、及/或設置於鈍化層之上和側向地包覆導通孔的後鈍化層（未示出）。

此處所描述的基礎晶粒210可以稱為半導體晶片或積體電路（IC）。在一些實施例中，基礎晶粒210包括數位晶片、類比晶片或混合信號晶片。舉例來說，基礎晶粒210是ASIC晶片、感測器晶片、無線和射頻晶片、邏輯晶片或電壓調節器晶片。在一些實施例中，每個堆疊晶粒220包括具有或不具有控制器的記憶體晶粒（例如，動態隨機存取記憶體（dynamic random-access memory，DRAM）晶粒、靜態隨機存取記憶體（static random-access memory，SRAM）晶粒、同步動態隨機存取記憶體（synchronous dynamic random-access memory，SDRAM）、電阻式隨機存取記憶體（resistive random-access memory，RRAM）晶粒、磁阻隨機存取記憶體（magnetoresistive random-access memory，MRAM）晶粒、反及（NAND）快閃記憶體、寬I/O（wide I/O，WIO）記憶體晶粒、高頻寬記憶體（high bandwidth memory，HBM）晶粒、類似者等）。舉例來說，每個半導體晶粒200的晶粒堆疊中所包含的堆疊晶粒220為記憶體晶粒，每個半導體晶粒200的晶粒堆疊中所包含的基礎晶粒210是為這些記憶體晶粒提供控制功能的邏輯晶粒，如圖4所示。在這種情況中，半導體晶粒200可以獨立地為混合存儲立方體（hybrid memory cube，HMC）模組、高頻寬記憶體（HBM）模組等。

半導體晶粒100的類型可與半導體晶粒200的類型不同。舉例來說，在每個半導體晶粒200中，堆疊晶粒220是HBM模組，且基礎晶粒210是邏輯晶粒為這些記憶體模組提供控制功能，如圖4所示。

絕緣包封體230側向地封裝堆疊晶粒220且覆蓋基礎晶粒210的被堆疊晶粒220暴露出來的背側（例如，其所示頂表面），用以確保基礎晶粒210和堆疊晶粒220之間的接合。在一些實施例中，絕緣包封體230的材料包括模製化合物（molding compound）、模塑底部填充物（molding underfill）、樹脂（例如環氧樹脂）等。在一些替代實施例中，絕緣包封體230的材料包括例如氮化矽的氮化物、例如氧化矽的氧化物、磷矽玻璃（phosphosilicate glass，PSG）、硼矽玻璃（borosilicate glass，BSG）、經摻硼的磷矽玻璃（boron-doped phosphosilicate glass，BPSG）、它們的組合、類似物等。在又一替代實施例中，每個絕緣包封體230的材料包括有機材料（例如，環氧樹脂、PI、PBO、或其類似物等）或者是無機材料和有機材料的混合物（例如，氧化矽和環氧樹脂的混合物或其類似物等）。在一些實施例中，絕緣包封體230可由模塑製程形成，例如成型製程（molding process）。在一些替代實施例中，絕緣包封體230可透過合適的製造技術形成，例如化學汽相沉積（chemical vapor deposition，CVD）（例如，高密度電漿化學汽相沉積（high-density plasma chemical vapor deposition，HDPCVD）或電漿增強化學汽相沉積（plasma-enhanced chemical vapor deposition，PECVD））。如圖4所示，對於每個半導體晶粒200，被包括在晶粒堆疊的最頂層中的半導體晶粒200的所示頂表面可以被絕緣包封體230暴露出來。舉例來說，半導體晶粒200的所示頂表面包含在晶粒堆疊的最上層，且與絕緣包封體230的所示頂表面實質上共面以及實質上平齊。半導體晶粒200的所示頂表面以及與其實質上共面的絕緣包封體230的所示頂表面可稱為半導體晶粒200的背側表面S200b。

導通孔240沿方向Z設置在基礎晶粒210的所示底表面（例如，主動表面或前側表面）之上，並且例如電耦合且電連通到基礎晶粒210。為簡化起見，圖4中的每個半導體晶粒200僅呈現兩個導通孔240來進行說明，但需要注意的是，可形成兩個以上的導通孔240；本公開不限於此。導通孔240的結構和材料可以與前述導通孔140的結構和材料相似或實質上相同，在此不再贅述。

半導體晶粒200還可以獨立地包括設置在基礎晶粒210和導通孔240之間並與之電連接以提供進一步佈線功能的內連線結構（未示出）以及覆蓋被導通孔240暴露的內連線結構以提供保護的鈍化層（未示出）。在一個示例中，導通孔240的最外側的表面可以從鈍化層的最外側的表面向外突出。然而，本公開不限於此；替代地，導通孔240的最外側的表面可以與鈍化層的最外側的表面實質上平齊且實質上共面。

如圖4所示，在一些實施例中，半導體晶粒100、200與中介層300接合。舉例來說，半導體晶粒100與半導體晶粒200分別被拾取並放置在中介層300之上，並透過覆裝晶片接合（flip-chip bonding）與中介層300接合。在這種情況中，中介層300包括基底（substrate）310、在基底310中的多個到通孔（through via）320、位於基底310之上並連接到通孔320的重佈線路結構（redistribution circuit structure）330、連接到重佈線路結構330的多個導電連接件（conductive connector）340、以及連接到通孔320的多個導電連接件350。

在一些實施例中，基底310為晶圓，如塊狀半導體基底、SOI基底、多層半導體基底等。基底310可以是半導體材料（包括矽、鍺）；化合物半導體（包括碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦及/或銻化銦）；合金半導體（包括SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP及/或GaInAsP）；或其組合。在替代實施例中，也可以使用其他基底，例如多層基底或梯度基底。基底310可以是經摻雜的或未摻雜的，且可以進一步包括主動裝置及/或被動裝置，例如形成在基底310中及/或其表面S310t之上的電晶體、電容器、電阻器、二極體、和類似者。在一些實施例中，表面S310t被稱為基底310的前側表面（或頂部側）。在某些實施例中，如圖4所示，基底310是實質上不具有主動裝置及/或被動裝置，本公開不限於此。

在一些實施例中，通孔320形成在基底310中以從基底310的表面S310t延伸到基底310的表面S310b，其中表面S310b沿堆疊方向Z與表面S310t相對。舉例來說，表面S310b被稱為基底310的背側表面（或底部側），並且由於基底310是矽基板，因此有時將通孔320稱為基底通孔（through-substrate-via）或矽通孔（through-silicon-via）。可透過在基底310中形成多個凹陷，並在凹陷中沉積導電材料來形成通孔320。所述凹陷可以例如由蝕刻、研磨、雷射技術、它們的組合等形成。導電材料可由電化學鍍敷製程、CVD、原子層沉積（atomic layer deposition，ALD）、PVD、它們的組合等形成。導電材料的實例是銅、鎢、鋁、銀、金、它們的組合及/或類似物等。

薄阻障層（thin barrier layer）可例如透過CVD、ALD、PVD、熱氧化（thermal oxidation）、它們的組合及/或其類似者而共形地被形成在凹陷中，以分離基底310和導電材料，用以防止導電材料擴散到基底310。所述薄阻障層可包括氮化物或氮氧化物，例如氮化鈦、氮氧化鈦、氮化鉭、氮氧化鉭、氮化鎢、它們的組合及/或類似物等。多餘的導電材料和薄阻障層例如透過化學機械研磨（chemical mechanical polishing，CMP）製程從基底310的表面S310t處移除。因此，通孔320可包括導電材料以及在導電材料和基底310之間的薄阻障層。

可選地可例如透過使用氧化技術（oxidation technique）在凹陷中形成用作黏著劑層的薄介電材料，所述薄介電材料插置在薄阻障層和導電材料之間以增強它們之間的黏附性。在這種情況中，通孔320包括導電材料、在導電材料和基底310之間的薄阻障層、以及在導電材料和薄阻障層之間的薄介電層。

在一些實施例中，重佈線路結構330在基底310的表面S310t之上形成，並電性連接到基底310。在某些實施例中，重佈線路結構330包括介電結構（dielectric structure）332以及一或多個設置在其內的金屬化層（metallization layer）334，金屬化層334用於提供路由功能。在一些實施例中，介電結構332包括一或多個介電層，使得介電層和金屬化層334交替地形成，且一個金屬化層334夾在兩個介電層之間。如圖4所示，金屬化層334的最頂層的部分頂表面分別被介電結構332的最頂介電層中所形成的多個開口暴露出來，金屬化層334的最底層的部分底表面分別被介電結構332的最底介電層中所形成的多個開口暴露出來。然而，本公開不限於此。重佈線路結構330中所包含的金屬化層334的數量和介電層的數量不限於此，可以根據需求和設計要求來指定和選擇。介電結構332的材料和形成可以與層間介電層122的材料和形成相同或相似，金屬化層334的材料和形成可以與經圖案化導電層124的材料和形成相同或相似，故在此不再贅述。

舉例來說，通孔320連接到分別被介電結構332的最底介電層中所形成的多個開口暴露出來之金屬化層334的最底層的部分底表面。換句話說，重佈線路結構330電性連接到通孔320。重佈線路結構330可進一步電性連接到嵌入在基底310中及/或形成在基底310的表面S310t之上的主動裝置及/或被動裝置（如果有的話）。在一些實施例中，透過重佈線路結構330，通孔320電耦合至基底310及/或電耦合至嵌入在基底310中及/或形成在基底310的表面S310t之上的主動裝置及/或被動裝置（如果有的話）。

在一些實施例中，導電連接件340被設置在重佈線路結構330之上。如圖4所示，舉例來說，導電連接件340形成在分別被介電結構332的最頂介電層中所形成的多個開口暴露出來之金屬化層334的最頂層的部分頂表面之上並與其連接。換句話說，導電連接件340電性連接到重佈線路結構330。在替代的實施例中，透過重佈線路結構330，導電連接件340中的一些導電連接件340可進一步電性連接到基底310（例如，嵌入在基底310中及/或形成在基底310的表面S310t之上的主動裝置及/或被動裝置（如果有的話））以及通孔320。如圖4所示，舉例來說，透過連接導通孔140至導電連接件340中的一些導電連接件340來接合半導體晶粒100與中介層300，並且透過連接導通孔240至導電連接件340中的一些導電連接件340來接合半導體晶粒200與中介層300。在一些實施例中，半導體晶粒100和半導體晶粒200透過中介層300相互電耦合和電連通。

在一些實施例中，導電連接件340可包括球柵陣列（ball grid array，BGA）連接件、焊球、金屬柱、受控塌陷晶片連接（controlled collapse chip connection，C4）凸塊、微凸塊、化學鍍鎳鈀浸金技術（electroless nickel-electroless palladium-immersion gold technique，ENEPIG）凸塊等。導電連接件340的材料可例如包括導電材料，諸如焊料、銅、鋁、金、鎳、銀、鈀、錫、其類似物、或它們的組合。在一個實施例中，導電連接件340的材料可例如是不具有焊料（solder-free）。導電連接件340的橫截面不受限於實施例，並可以根據需要具有任何合適的形狀。

在一些實施例中，導電連接件350被設置基底310的表面S310b之上，其中導電連接件350連接至通孔320。如圖4所示，導電連接件350對應於通孔320的定位位置在基底310之上形成，因此導電連接件350分別與通孔320的所示底表面物理接觸。在一些實施例中，透過通孔320、重佈線路結構330和導電連接件340，導電連接件350中的一些導電連接件350電性連接至半導體晶粒100。在一些實施例中，透過通孔320、重佈線路結構330和導電連接件340，導電連接件350中的一些導電連接件350電性連接至半導體晶粒200。此外，導電連接件350中的一些導電連接件350可進一步電性連接至嵌入在基底310中及/或形成在基底310的表面S310t之上的主動裝置及/或被動裝置。

導電連接件350的材料和形成與導電連接件340的材料和形成相同或相似，在此不再贅述。導電連接件350可以與導電連接件340相同。替代地，導電連接件350可以與導電連接件340不同。在本公開中，導電連接件340和導電連接件350分別被稱為中介層300的導電端子，用於與其他組件電性連接。基底310的表面S310b可以稱為半導體封裝體P1的前側（或主動側）FS。

然而，本公開不限於此，替代地，中介層300可選擇性地在基底310的表面S310b之上包括額外的重佈線路結構來電連接通孔320和導電連接件350，用以提供進一步的佈線功能。附加的重佈線路結構的形成和材料可以與重佈線路結構330的形成和材料相似或實質上相同，在此不再贅述。

在一些實施例中，底部填充劑（underfill）UF1至少填充在半導體晶粒100與中介層300（例如，重佈線路結構330）之間以及在半導體晶粒200與中介層300（例如，重佈線路結構330）之間的間隙，並且包覆導通孔140的側壁、導通孔240的側壁以及導電連接件340的側壁。在一個實施例中，填充在半導體晶粒100、200與重佈線路結構330之間的間隙中的底部填充劑UF1是彼此不相連的，如圖4所示；本公開不限於此。替代地，填充在半導體晶粒100、200和重佈線路結構330之間的間隙中的底部填充劑UF1可以相互連接。在一個實施例中，半導體晶粒100的側壁和半導體晶粒200中的每一個的側壁上沒有底部填充劑UF1，如圖4所示；本公開不限於此。替代地，半導體晶粒100的側壁和半導體晶粒200中的每一個的側壁可被底部填充劑UF1覆蓋。底部填充劑UF1可以是任何可接受的材料，例如聚合物、環氧樹脂、模塑底部填充物或其類似物。底部填充劑UF1可透過底部填充劑分配（underfill dispensing）、毛細流動製程（capillary flow process）或任何其他合適的方法形成。由於底部填充劑UF1，增強了半導體晶粒100、200和中介層300之間的接合力度。然而，本公開不限於此；替代地，可選擇性地省略底部填充劑UF1。

如圖4所示，在一些實施例中，半導體晶粒100、200被封裝在絕緣包封體400中，且被底部填充劑UF1暴露出來的中介層300（如重佈線路結構330）被絕緣包封體400覆蓋。舉例來說，絕緣包封體400至少填滿半導體晶粒100、200之間的間隙及分別位於半導體晶粒100、200下方的底部填充劑UF1之間的間隙。在一些實施例中，半導體晶粒100、200和底部填充劑UF1被絕緣包封體400包圍和覆蓋。如圖4所示，半導體晶粒100的背側表面S100b（例如非主動表面）和半導體晶粒200的背側表面S200b（例如非主動表面）可以與絕緣包封體400的所示頂表面S400t實質上齊平且實質上共面。半導體晶粒100的背側表面S100b、半導體晶粒200的背側表面S200b以及絕緣包封體400的所示頂表面S400t可以被統稱為半導體封裝體P1的背側BS（或非主動側）。在這種情況中，半導體晶粒100、200是側向地被絕緣包封體400封裝，且底部填充劑UF1是嵌入到絕緣包封體400中。

然而，本公開不限於此；替代地，半導體晶粒100、200和底部填充劑UF1嵌入在絕緣包封體400中。也就是說，半導體晶粒100的背側表面S100b和半導體晶粒200的背側表面S200b可以嵌入到絕緣包封體400中（例如，不被絕緣包封體400的實質上平坦且平面的所示頂表面S400t所顯露出來）。

在一些實施例中，絕緣包封體400是由模塑製程所形成的模製化合物。在一些實施例中，絕緣包封體400包括聚合物（如環氧樹脂、酚醛樹脂、含矽的樹脂或其他合適的樹脂）、介電材料或其他合適的材料。在替代的實施例中，絕緣包封體400可以包括可接受的絕緣包封體材料。絕緣包封體400還可以包括無機填料或無機化合物（例如二氧化矽、黏土等），其可以被添加到絕緣包封體400中以最佳化熱膨脹係數（coefficient of thermal expansion，CTE），本公開不限於此。舉例來說，絕緣包封體400由以下方式形成，但不限於，以絕緣包封體材料來包覆成型半導體晶粒100、200；以及，圖案化所述絕緣包封體材料以形成絕緣包封體400。絕緣包封體材料可透過平坦化製程來圖案化，直到半導體晶粒100和200可被絕緣包封體400以可觸及的方式顯露。由於絕緣包封體400，半導體晶粒100、200和中介層300之間的接合力度進一步增強，半導體晶粒100、200免受外部接觸造成的損壞。

在平坦化製程期間，半導體晶粒100、200也可獨立地被平坦化。平坦化製程例如透過機械研磨或化學機械拋光進行。在平坦化製程之後，可視情況執行清潔製程，以例如清潔和移除由平坦化製程所產生的殘留物。然而，本公開不限於此，可以透過任何其他合適的方法來執行平坦化製程。

在一些實施例中，對於半導體封裝體P1來說，中介層300的側壁和絕緣包封體400的側壁在方向Z上是實質上對齊，且共同構成了半導體封裝體P1的側壁。在一些實施例中，在X-Y平面中的方向X上，半導體晶粒200排列在半導體晶粒100旁邊（例如兩個相對的側），如圖4和圖8A所示。然而，本公開不限於此；替代地，半導體晶粒200可以在X-Y平面中的方向Y上或是在方向X以及方向Y上被安排在半導體晶粒100旁邊。在一些實施例中，方向X和Y互不相同，也與方向Z不同。方向X和Y可以彼此垂直，並且各別可以進一步垂直於方向Z。方向Z可以被稱為包括在半導體封裝體模組1000中的組件的堆疊方向和包括在半導體封裝體P1中的組件的堆疊方向。舉例來說，方向Z是中介層300和半導體晶粒100、200的堆疊方向。半導體封裝體P1可稱為晶圓上覆晶片（chip-on-wafer，CoW）封裝。

繼續參照圖4，在一些實施例中，半導體封裝體P1透過導電連接件350被放置並安裝到電路基底500。舉例來說，半導體封裝體P1透過覆裝晶片接合與電路基底500的表面S510t接合。在一些實施例中，表面S510t被稱為電路基底500的前側表面（或頂部側）。

電路基底500可由例如矽、鍺、金剛石或類似物等半導體材料製成。在一些實施例，也可使用化合物材料，例如矽鍺、碳化矽、砷化鎵、砷化銦、磷化銦、碳化矽鍺、磷化鎵砷、磷化鎵銦、其組合及類似物。在一些替代實施例中，電路基底500是SOI基底，其中SOI基底可包括半導體材料（例如磊晶矽、鍺、矽鍺、SOI、絕緣體上矽鍺（silicon germanium on insulator，SGOI）或其組合）層。在另一些替代實施例中，電路基底500基於絕緣芯體（insulating core），例如玻璃纖維增強樹脂芯體（fiberglass reinforced resin core）。一種示例性芯體材料（core material）是玻璃纖維樹脂，例如阻燃劑級4（flame-retardant class 4，FR4）。芯體材料的替代物可包括雙馬來醯亞胺三嗪（bismaleimide triazine，BT）樹脂，或者作為另外一種選擇，以其他印刷電路板（printed circuit board，PCB）材料或膜來替代。在又一些替代實施例中，基底500為構成膜（build-up film），例如味之素構成膜（Ajinomoto build-up film，ABF）或其他合適的疊層。

在一個實施例中，電路基底500包括可用于產生半導體封裝體的結構及功能設計的主動裝置及/或被動裝置（未示出），例如電晶體、電容器、電阻器、其組合或類似物等。主動裝置及/或被動裝置可使用任何合適的方法形成。然而，本公開並非僅限於此；在替代實施例中，電路基底500實質上不包含主動裝置及/或被動裝置。

在一些實施例中，電路基底500包括多個接合墊510、多個接合墊520、多個金屬化層530以及多個通孔（未示出），其中金屬化層530以及通孔互相內連且電性連接至接合墊510、520。金屬化層530和通孔一起形成為電路基底500提供路由功能的功能電路系統（functional circuitry stystem）。嵌置在電路基底500中的金屬化層530及通孔可由交替的介電材料（例如低介電常數介電材料）層與導電材料（例如銅）層（具有內連導電材料層的通孔）形成，且其可透過任何合適的製程（例如沉積、鑲嵌、雙鑲嵌或類似製程等）形成。導電材料的膜層可沿X-Y平面延伸，且通孔可沿方向Z延伸，從而連接導電材料的兩個鄰近層。

接合墊510、520用於為電路基底500提供與外部元件的電連接。在一些實施例中，接合墊510和接合墊520可沿方向Z分別設置在電路基底500的相對兩側上，且透過金屬化層530和通孔相互連接及電性連接。如圖4所示，接合墊510被設置在電路基底500的表面S510t上，接合墊520被設置在電路基底500的表面S510b上。在一些實施例中，表面S510b被稱為電路基底500的背側表面（或底部側）。

舉例來說，半導體封裝體P1的導電連接件350分別連接到電路基底500的接合墊510。如圖4所示，在一些實施例中，透過接合墊510和導電連接件350，半導體封裝體P1電性連接到電路基底500。在圖4中，具有半導體封裝體P1設置在（或組裝到）電路基底500之上的結構可稱為基底上晶圓上晶片（chip-on-wafer-on-substrate，CoWoS）封裝。此外，電路基底500被認為是嵌置有電路結構的有機基底或PCB。

在一些實施例中，底部填充劑UF2被形成在電路基底500之上。如圖4所示，舉例來說，底部填充劑UF2填充半導體封裝體P1和電路基底500之間的間隙，且包覆導電連接件350的側壁。底部填充劑UF2的材料和形成可以與底部填充劑UF1的材料和形成相同或相似，為簡單起見，在此不再贅述。替代地，底部填充劑UF2是可選的。

一或多個表面裝置（surface device）540可被連接到電路基底500。表面裝置540例如是用於向半導體封裝體P1提供額外功能或編程。表面裝置540可包括表面安裝裝置（surface mount devices，SMD）或積體被動裝置（IPD），其例如包括電阻器、電感器、電容器、跳線器（jumper）、其組合或類似物等被動裝置，這些被動裝置被期望連接到半導體封裝體P1並與半導體封裝體P1結合利用。舉例來說，如圖4所示，將表面裝置540被放置並接合到電路基底500的表面S510t（其設置有半導體封裝體P1）之上。表面裝置540的數量不限於實施例，可以根據需求和設計要求來選擇及/或指定。如圖4所示，表面裝置540例如透過接合墊510、金屬化層530、通孔和導電連接件350而電性連接到半導體封裝體P1。替代地，表面裝置540是可選的。

參照圖3與圖5，在一些實施例中，將半導體封裝體P1設置在電路基底500上之後，支撐結構600接著被提供且設置在電路基底500之上。在一些實施例中，支撐結構600透過接合元件（例如黏著劑620）被貼合至電路基底500。舉例來說，支撐結構600的底表面（未標註）透過黏著劑620與電路基底500的所示頂表面粘合，其中支撐結構600圍繞半導體封裝體P1。在一些實施例中，在圖1和圖8A所示的平面圖（例如X-Y平面）中，支撐結構600是完整（連續）框形環狀的形式，且所述完整（連續）框形環狀具有面向半導體封裝體P1的側壁的內側壁（未標記）和與內側壁相對的外部側壁（未標記）。舉例來說，在平面圖中，支撐結構600與半導體封裝體P1相鄰並以間隙相隔開。由於支撐結構600，抑制了電路基底500的承載效應（例如，在中心區域（設置有半導體封裝體P1）和圍繞中心區域的外圍區域之間），實現了半導體封裝體模組1000的翹曲控制。

支撐結構600可稱為環狀結構（ring structure）。為了說明性目的，支撐結構600在圖8A的平面圖中具有矩形環狀之封閉的完整框架形狀（closed, full frame shape），但是本公開不限於此。替代地，支撐結構600在平面圖中可以具有圓形環狀、橢圓形環狀、其他合適的多邊形環狀之封閉的連續框架形狀（closed, continuous frame shape）。替代地，支撐結構600在平面圖中可以具有矩形環狀、圓形環狀、橢圓形環狀、其他合適的多邊形環狀之不連續的框架形狀（discontinuous frame shape）（例如，具有多個狹縫/開口）。在一些實施例中，支撐結構600的材料包括導電材料、導熱材料或導電導熱材料。舉例來說，支撐結構600的材料包括金屬或金屬合金，如銅、鋁、鈷、塗佈有鎳的銅、不銹鋼、鎢、銅-鎢、銅-鉬、銀鑽石（silver diamond）、銅鑽石（copper diamond）、氮化鋁、碳化矽鋁、它們的合金或不同材料組合的堆疊等。舉例來說，支撐結構600由具有約200W/（m·K）至約400W/（m·K） 之間或更高的高熱導率（high thermal conductivity）的材料製成。在支撐結構600具有高熱導率的實施例中，半導體封裝體模組1000的散熱進一步增強。

黏著劑620的材料沒有特別限制，可根據用於將電路基底500和支撐結構600粘合在一起的功能來選擇材料，其中黏著劑620需要將電路基底500和支撐結構600固定在一起。在一些實施例中，黏著劑620包括導電黏著劑、導熱黏著劑或導電導熱粘合劑。舉例來說，黏著劑620的材料包括可熱固化黏著劑（thermo-curable adhesive）、可光固化黏著劑（photocurable adhesive）、導熱黏著劑（thermally conductive adhesive）、熱固性樹脂（thermosetting resin）、防水型黏著劑（waterproof adhesive）、積層黏著劑（lamination adhesive）或其組合。又例如，黏著劑620包括晶粒貼合膜（die attach film，DAF）。根據所使用的材料的類型，黏著劑620可以透過沉積、積層、印刷、鍍敷或任何其他合適的技術形成。黏著劑620還可以包括填料。舉例來說，填充物包括金屬填料或金屬合金填料。例如，透過黏著劑620，支撐結構600與電路基底500物理連接。

在某些實施例中，取決於黏著劑620的材料，電路基底500可透過黏著劑620熱耦合及/或電耦合至支撐結構600。透過黏著劑620，支撐結構600可熱耦合到電路基底500。透過黏著劑620，支撐結構600可電性連接到電路基底500。透過黏著劑620，支撐結構600可以是熱耦合且電性連接至電路基底500。在一些實施例中，黏著劑620的形狀與支撐結構600的形狀在平面圖（如圖8A）中為共用相同的圖案/外貌。

在一些實施例中，將支撐結構600安裝到電路基底500上之後，半導體封裝體P1的所示頂表面（例如，背側BS）以一個非零（例如，大於零）的距離低於支撐結構600的所示頂表面S600t。如此一來，支撐結構600進一步保護半導體封裝P1，使其在運輸、轉移及/或操作過程中免受物理損壞。儘管未示出，但半導體封裝體P1的所示頂表面（例如，背側BS）以一個非零（例如，大於零）的距離高於支撐結構600的所示頂表面S600t。或替代地，半導體封裝體P1的所示頂表面（例如，背側BS）與支撐結構600的所示頂表面S600t可位於實質上同一高度水平。在一些實施例中，支撐結構600與半導體封裝體P1電性隔離。在這種情況中，支撐結構600不會對半導體封裝體P1產生電性影響（例如，噪聲等負面影響）。

繼續參照圖3與圖5，在一些實施例中，金屬化層700被設置在半導體封裝體P1之上，其中半導體封裝體P1位於電路基底500和金屬化層700之間。在一些實施例中，金屬化層700被形成在半導體封裝體P1的背側BS之上。金屬化層700可為具有由金屬或金屬合金製成的單一層或包括由不同材料形成的多個子層的複合層。在一些實施例中，金屬化層700可以包括銅、鎳、鈦、鎢、它們的合金或其他合適選擇的材料。金屬化層700可以透過濺射製程、PVD製程等形成。在一些實施例中，金屬化層700共形地形成在半導體封裝體P1的背側BS之上，以與半導體晶粒100的背側表面S100b、半導體晶粒200的背側表面S200b及絕緣包封體400的所示頂表面S400t直接接觸。如圖5所示，金屬化層700與半導體封裝體P1中的半導體晶粒100、200處於物理接觸，且金屬化層700與半導體封裝體P1中的半導體晶粒100、200熱耦合。在一些實施例中，金屬化層700的厚度大約在50奈米（nm）到1微米（μm）的範圍內。

在一些實施例中，金屬化層700被形成在半導體封裝體P1上方是在將支撐結構600設置在電路基底500上之前以及將半導體封裝體P1設置在電路基底500上之後。在其他實施例中，金屬化層700被形成在半導體封裝體P1上方是在將支撐結構600設置在電路基底500上以及將半導體封裝體P1設置在電路基底500上之後。然而，本公開不限於此；替代地，在將半導體封裝體P1設置在電路基底500上（圖4）之前，先將金屬化層700形成在半導體封裝體P1上方。

如圖5所示，在一些實施例中，多個導電連接件560被設置在電路基底500的表面S510b之上。導電連接件560可用於將電路基底500物理連接和電連接到其他裝置、封裝體、連接組件等。舉例來說，透過導電連接件560，電路基底500被安裝到並電耦合到圖1中所描繪的印刷電路板MB。在本公開中，導電連接件560可以被稱為電路基底500的導電端子，用於提供物理連接及/或電性連接到外部組件。如圖5所示，舉例來說，導電連接件560和半導體封裝體P1分別位於電路基底500的相對兩側上，其中導電連接件560中的一些導電連接件560透過接合墊520、金屬化層530（及通孔）、接合墊510以及導電連接件350電性連接到半導體封裝體P1。

在一些實施例中，一或多個表面裝置550可連接到電路基底500。表面裝置550例如是用於向半導體封裝體P1提供額外功能或編程。表面裝置550可包括SMD或IPD，其例如包括電阻器、電感器、電容器、跳線器、其組合或類似物等被動裝置，這些被動裝置被期望連接到半導體封裝體P1並與半導體封裝體P1結合利用。舉例來說，如圖5所示，將表面裝置540被放置並接合到電路基底500的表面S510b（其設置有導電連接件560）之上。表面裝置550的數量不限於實施例，可以根據需求和設計要求來選擇及/或指定。如圖5所示，表面裝置550例如透過接合墊510、接合墊520、金屬化層530、通孔和導電連接件350而電性連接到半導體封裝體P1。替代地，表面裝置550是可選的。

本揭露不限於本公開的附圖。在一個實施例中，僅表面裝置540被形成在電路基底500上方，其中表面裝置540的數量可以是一或多個。在替代的實施例中，僅表面裝置550被形成在電路基底500上方，其中表面裝置550的數量可以是一或多個。

參照圖3與圖6，在一些實施例中，助焊劑層（flux layer）被施加到金屬化層700上。舉例來說，如圖6所示，助焊劑層包括多個助焊劑部分（flux portion）812m以及多個助焊劑部分822m，其中助焊劑部分812m、822m被形成在金屬化層700的表面S700t之上。助焊劑部分812m、822m可以包括具有高粘度（high viscosity）的助焊劑，可透過例如浸漬（dipping）、塗佈、針筒點膠（syringe dispense）、印刷（printing）或噴射（spraying）等方式施加到金屬化層700的表面S700t上。助焊劑部分812m、822m可以是預焊料膏（pre-solder paste）。替代地，助焊劑部分812m、822m可以是預焊料塊（pre-solder block）。在一些實施例中，助焊劑部分812m、822m中的材料可包括具有或不具有額外雜質（例如，Ni、Bi、Sb、Au或類似物等）的無鉛焊料材料（例如，Sn-Ag系材料或Sn-Ag-Cu系材料）。

此外，在金屬化層700之上形成助焊劑部分812m、822m之前，在金屬化層700之上與半導體封裝體P1上方提供模版（stencil）80，在一些實施例中。舉例來說，如圖6所示，模版80具有多個孔洞82以及多個孔洞84，孔洞82位在區域R2上方以部分地曝光與半導體晶粒200接觸的金屬化層700，且孔洞84位在區域R1上方以部分地曝光與半導體晶粒100接觸的金屬化層700。在金屬化層700之上放置模版80後，助焊劑部分812m、822m可透過模版印刷（stencil printing）在金屬化層700之上形成，如圖6所示。舉例來說，孔洞82的寬度大於助焊劑部分822m的寬度，孔洞84的寬度大於或實質上等於助焊劑部分812m的寬度。替代地，孔洞82的寬度實質上等於助焊劑部分822m的寬度，孔洞84的寬度大於或實質上等於助焊劑部分812m的寬度。也就是說，模版80可用作罩幕以勾勒出可以在其上施加助焊劑部分812m、822m的多個區域。在這種情況中，助焊劑部分812m、822m可以同時被施加到金屬化層700上，從而加速生產時間，同時減少製造成本。

繼續圖6，在一些實施例中，在形成助焊劑部分812m及助焊劑部分822m之後，一或多個散熱元件800被設置在助焊劑部分812m、822m之上。舉例來說，一或多個散熱元件800包括多個散熱元件810和多個散熱元件820，如圖6所示。在這種情況中，散熱元件810和散熱元件820分別被設置在助焊劑部分812m和助焊劑部分822m之上。散熱元件810和散熱元件820可以獨立地包括由金屬或金屬合金製成的材料，其可以包括銅、鎳、鈦、鎢、合金或其他合適選擇的材料。散熱元件810和散熱元件820可被認為是導熱元件（thermal conductive element），用於散發來自半導體封裝體P1的半導體晶粒100、200產生的熱能。舉例來說，散熱元件810、820中的每一個的形狀可具有實質上的圓形形狀（在圖 8A 所示的平面圖上），然而本公開不限於此。在其他實施例中，散熱元件810、820的形狀可以是橢圓形、卵形、正方形、矩形或任何合適的多邊形。

儘管未示出，但在模版80之上提供了分配器（dispenser），其中分配器包括例如分配開口（dispensing opening）。分配器的分配開口能將散熱元件810，820從分配器進行分配。舉例來說，將散熱元件810由分配器分配以分別地被設置到模版80的孔洞82中，以便與助焊劑部分812m物理接觸，散熱元件820由分配器分配以分別地被設置到模版80的孔洞84中，以便與助焊劑部分822m物理接觸，如圖6所示。

然而，上述架構並不構成對本公開的限制。在替代的實施例中，位在金屬化層700之上且在區域R1上方（例如，在半導體晶粒100之上）的助焊劑部分812m可以與位在金屬化層700之上且在區域R2上方（例如，在半導體晶粒200之上）的助焊劑部分822m分開形成。

在一個實施例中，第一模版（未示出）被放置在半導體封裝體P1之上，所述第一模版具有將位在區域R1之上的金屬化層700暴露出來的多個孔洞。第一模版遮蔽位在區域R2之上的金屬化層700，助焊劑部分812m被施加至位在區域R1之上的金屬化層700上。此後，移除第一模版，並且將第二模版（未示出）放置在半導體封裝體P1之上。第二模版覆蓋位在區域R1之上的金屬化層700（其上方形成有助焊劑部分812m），且所述第二模版具有將位在區域R2之上的金屬化層700暴露出來的多個孔洞。助焊劑部分822m透過第二模版的孔洞被施加至位在區域R2之上的金屬化層700上。隨後，可移除第二模版。在這種情況中，將助焊劑部分812m施加至在區域R1之上的金屬化層700上之後，再執行將助焊劑部分822m施加至在區域R2之上的金屬化層700上。在替代的實施例中，使用上述類似的步驟（但按不同順序），可以理解的是，將助焊劑部分812m施加到在區域R1之上的金屬化層700上的步驟可以在將助焊劑部分822m施加到區域R2之上的金屬化層700上的步驟之後執行。然後，可以選擇性地採用第三模版，透過分配器以方便散熱元件810、820的放置。

參照圖3與圖7，在一些實施例中，對助焊劑部分812m、822m執行回焊製程，使得散熱元件810、820分別透過多個連接部分（connecting portion）812、多個連接部分822連接到金屬化層700。在一些實施例中，散熱元件810透過連接部分812與金屬化層700熱耦合，以用於熱耦合到半導體晶粒100，散熱元件820透過連接部分822與金屬化層700熱耦合，以用於熱耦合到半導體晶粒200，如圖7所示。散熱元件810可以進一步透過連接部分812電耦合到金屬化層700。散熱元件820可以進一步透過連接部分822電耦合到金屬化層700。在一些實施例中，金屬化層700、連接部分812、822以及散熱元件810、820與半導體封裝體P1的半導體晶粒100、200電性隔離。透過金屬化層700，散熱元件810、820與包含在半導體封裝體模組1000中的半導體封裝體P1的半導體晶粒100、200熱耦合與電性隔離。連接部分812、822可以獨立地被稱為焊料接頭（solder joint）。在這種情況中，在回焊製程之後，模版80自金屬化層700上被移除。至此，圖3的半導體封裝體模組1000已完成製造。在一些實施例中，連接部分812及/或連接部分822被視為散熱元件800的一部分。在這種情況中，半導體封裝體模組1000與當前製造製程兼容，並被設計為與兩相浸沒式冷卻設備（例如，圖2中所示的浸沒式冷卻設備50）或單相浸沒式冷卻設備（未示出）兼容。

散熱元件810和散熱元件820可以被稱為微結構（microstructure）或陣列微結構（array microstructure），並被設置在半導體封裝體P1的背側BS之上。由於散熱元件810和散熱元件820不是直接形成在半導體封裝體P1中的半導體晶粒100、200的半導體基底及/或不是由半導體封裝體P1中的半導體晶粒100、200的半導體基底所形成，半導體封裝體P1中的半導體晶粒100的背側表面S100b（例如背側表面S110b）及/或半導體晶粒200的背側表面S200b處或其附近的潛在的晶粒裂紋被抑制。此外，由於散熱元件810和散熱元件820不是直接形成在半導體封裝體P1中的半導體晶粒100、200的半導體基底及/或不是由半導體封裝體P1中的半導體晶粒100、200的半導體基底所形成，至少可以維持在現場操作期間克服由CTE不匹配引起的應力之整體晶粒機械強度。換句話說，對於半導體封裝體P1，整體晶粒機械強度的減少是可以避免的。

在一些實施例中，每個散熱元件810包括頂表面S810t、底表面（未標記）以及連接頂表面S810t與底表面的側壁SW810，其中底表面與頂表面S810t相對且與連接部分812中的相應一個物理接觸。在一些實施例中，如圖3及圖8A所示，沿方向Z在半導體封裝體P1的背側BS中的垂直投影上，在區域R1中（例如在半導體晶粒100上方）的兩個鄰近散熱元件810之間存在間距G1，所述間距G1的範圍從大約100μm到大約5mm。

在一些實施例中，每個散熱元件820包括頂表面S820t、底表面（未標記）以及連接頂表面S820t與底表面的側壁SW820，其中底表面與頂表面S820t相對且與連接部分822中的相應一個物理接觸。在一些實施例中，如圖3及圖8A所示，沿方向Z在半導體封裝體P1的背側BS中的垂直投影上，在區域R2中（例如，在半導體晶粒200上方）的兩個鄰近散熱元件820之間存在間距G2，所述間距G2的範圍從大約50μm到大約5mm。

用於熱點（hot spot）（例如產生更多熱能的熱源，諸如邏輯電路或其類似物等）所採用的間距Gl及/或間距G2可以是第一間距，而用於其餘的部分（例如產生較少熱能的熱源，諸如記憶體電路、SerDes電路、I/O電路或其類似物等）所採用的間距G1及/或間距G2，可以是第二間距，其中第一間距小於第二間距。第一間距可稱為細間距（fine pitch），第二間距可稱為粗間距（coarse pitch）。

在一些實施例中，如圖3與圖8A所示，沿方向Z在半導體封裝體P1的背側BS中的垂直投影上，在區域R1中（例如在半導體晶粒100上方）的一個散熱元件810及與其相鄰之在區域R2中（例如，在半導體晶粒200上方）的一個散熱元件820之間存在間距G3，所述間距G3的範圍從大約50μm到大約5mm。如圖3與圖8A所示，沿方向Z在半導體封裝體P1的背側BS中的垂直投影上，半導體晶粒100和半導體晶粒200可透過約50μm至約5mm的距離G4而彼此隔開。

如圖8A所示，圖2中所描述的上升蒸汽可以沿著氣泡路徑BP移動，氣泡路徑BP穿過散熱元件810、820的空間，其中自半導體封裝體P1產生的熱能透過散熱元件810、820（在垂直方向中）和金屬化層700（在水平方向中）移除，舉例來說。在這種情況中，熱介面材料（thermal interface material，TIM）和設置在熱介面材料之上的蓋（lid）可自本揭露中省略，因此自半導體封裝體模組1000中消除由熱介面材料及/或蓋所引起的熱阻（thermal resistance），從而達到自熱源（例如半導體封裝體P1的半導體晶粒100、200）處以具有較高的熱通量方式直接散熱（direct heat removal）。

設置在區域R1中的散熱元件中所包括的微結構的構造可以與設置在區域R2中的散熱元件中所包括的微結構的構造基本相同。替代地，設置在區域R1中的散熱元件中所包括的微結構的構造可不同於設置在區域R2中的散熱元件中所包括的微結構。

應當理解，散熱元件810、820的散熱效率（thermal dissipation efficiency）可透過散熱元件810及/或散熱元件820的放置佈置（placing arrangement）來控制。透過調整散熱元件810及/或散熱元件820的放置佈置，可將氣泡路徑BP建立為具有適當的氣泡（例如圖2中的上升蒸汽）流動（或移動）軌跡（trajectory），從而抑制在散熱元件810和散熱元件820的表面處或其附近的潛在乾涸（dry-out）。

舉例來說，設置在半導體晶粒100上方的散熱元件810呈矩陣形式，其中散熱元件810在方向X和方向Y上以交錯形式（staggered form）來排列，如圖8A所示。在另一實例中，設置在半導體晶粒100上方的散熱元件810呈矩陣形式，其中散熱元件810在方向X和方向Y上以對齊形式（alignment form）來排列，如圖8B所示。然而，本公開不限於此；替代地，設置在半導體晶粒100上方的散熱元件810可以透過同心形式（concentric form）或隨機形式（random form）來排列。

類似地，舉例來說，設置在每個半導體晶粒200上方的散熱元件820呈矩陣形式，其中散熱元件820在方向X和方向Y上以交錯方式來排列，如圖8A所示。在另一實例中，設置在每個半導體晶粒200上方的散熱元件820呈矩陣形式，其中散熱元件820在方向X和方向Y上以對齊形式來排列，如圖8B所示。然而，本公開不限於此；替代地，設置在每個半導體晶粒200上方的散熱元件820可以透過同心形式或隨機形式來排列。

應當理解，散熱元件810、820的散熱效率可透過散熱元件810及/或820的圖案密度（pattern density）（或稱為單元密度（unit density））來控制。透過調整散熱元件810及/或散熱元件820的圖案密度，可以為產生更多熱能的熱源提供更多的散熱面積的同時，可以為產生較少熱能的熱源提供較少的散熱面積，從而獲得更好的散熱效率，無需破壞製造預算的控制。

舉例來說，設置在半導體晶粒100上的散熱元件810的圖案密度與設置在每個半導體晶粒200上的散熱元件820的圖案密度相同，如圖8A和圖8B所示。然而，本公開不限於此；替代地，設置在半導體晶粒100上的散熱元件810的圖案密度大於設置在每個半導體晶粒200上的散熱元件820的圖案密度。在上述替代方案中，半導體晶粒100包括邏輯電路，半導體晶粒200包括記憶體電路。

替代地，設置在半導體晶粒100上的散熱元件810的圖案密度大於或實質上等於設置在每個半導體晶粒200上的散熱元件820的圖案密度，且大於設置在每個半導體晶粒200A上的散熱元件820的圖案密度。半導體晶粒200A可以與半導體晶粒200相似或實質上相同，為簡潔起見，在此不再贅述。舉例來說，設置在半導體晶粒100上的散熱元件810的圖案密度實質上等於設置在每個半導體晶粒200上的散熱元件820的圖案密度，並且設置在半導體晶粒100上的散熱元件810的圖案密度大於設置在每個半導體晶粒200A上的散熱元件820的圖案密度，如圖8C所示。在這種情況中，半導體晶粒100包括邏輯電路，半導體晶粒200獨立地包括記憶體電路，半導體晶粒200A獨立地包括SerDes電路。

或者替代地，設置在半導體晶粒100上的散熱元件810的圖案密度大於或實質上等於設置在每個半導體晶粒200上的散熱元件820的圖案密度，且大於設置在每個半導體晶粒200A上的散熱元件820的圖案密度和設置在每個半導體晶粒200B上的散熱元件820的圖案密度。半導體晶粒200A、200B可與半導體晶粒200相似或實質上相同，故在此不再贅述。舉例來說，設置在半導體晶粒100上的散熱元件810的圖案密度實質上等於設置在半導體晶粒200上的散熱元件820的圖案密度，設置在半導體晶粒200上的散熱元件820的圖案密度大於設置在每個半導體晶粒200A上的散熱元件820的圖案密度，並且設置在每個半導體晶粒200A上的散熱元件820的圖案密度大於設置在半導體晶粒200B上的散熱元件820的圖案密度，如圖8D所示。在這種情況中，半導體晶粒100包括邏輯電路，半導體晶粒200包括記憶體電路，半導體晶粒200A獨立包括SerDes電路，半導體晶粒200B包括I/O電路。

參照圖9至圖40，為了說明性目的，包括金屬化層700的部分、連接部分812以及散熱元件810等某些結構特徵被強調以便於說明，附圖中僅示出少數量的散熱元件810。但可以理解的是，在本公開中，圖9至圖40所描述的對一個或多個散熱元件810的修改/變動（modification）也可以被一個或多個散熱元件820採用，為簡潔起見，在此不再贅述。

圖9、圖11、圖13、圖15和圖17分別示出根據本公開的一些實施例的散熱元件的各種形狀的示意性三維側視圖。圖10、圖12、圖14、圖16和圖18是分別在圖9、圖11、圖13、圖15和圖17中所示的散熱元件的示意性俯視圖。圖19至圖23分別示出根據本公開的一些實施例的散熱元件和狹縫的各種架構的示意性三維側視圖。應當理解，散熱元件810、820的散熱效率可以透過散熱元件810及/或散熱元件820的形狀來控制。透過調整散熱元件810及/或散熱元件820的形狀，不僅為產生更多熱能的熱源提供了更大的散熱面積，而且還可以建立更適當的氣泡流動軌跡，從而獲得更好的散熱效率。

如圖9和圖10所示，舉例來說，散熱元件810為柱狀形式，其中散熱元件810在平面圖（例如X-Y平面）中的橫截面為圓形。替代地，散熱元件810可以是具有橢圓形等的橫截面（在平面圖中）之柱狀形式。此外，散熱元件810可以包括一或多個狹縫（slit）186。舉例來說，散熱元件810獨立包括一個狹縫186，如圖19所示。然而，在一個散熱元件810中所呈現的狹縫186的數量可以是零、一或多個，並不限於本公開的附圖。在替代實施例中，散熱元件810獨立地包括多個相互平行的狹縫186。在又一替代實施例中，散熱元件810中的一些散熱元件810獨立地包括一個或多於一個狹縫186，並且散熱元件810中的其餘部分獨立地不包括狹縫186。舉例來說，如圖8A和圖19所示，每個狹縫186在X-Y平面中沿著一個方向延伸穿過相應的一個散熱元件810。

散熱元件810可被散熱元件810A取代，如圖11和圖12所示。舉例來說，散熱元件810A為柱狀形式，且散熱元件810在平面圖（例如X-Y平面）中的橫截面為帶有尖角（sharp corner）的平面壁狀形狀（planar wall-like shape）。替代地，散熱元件810A可以是具有帶有圓角（rounded corner）的平面壁狀形狀等的橫截面（在平面圖中）之柱狀形式。此外，散熱元件810A可以包括一或多個狹縫186。舉例來說，散熱元件810A獨立地包含多個狹縫186，如圖20所示。然而，在一個散熱元件810A中所呈現的狹縫186的數量可以是零、一或多個，並不限於本公開的附圖。在替代實施例中，散熱元件810A獨立地包括一個狹縫186。在又一替代實施例中，散熱元件810A中的一些散熱元件810A獨立地包括一個或多於一個狹縫186，並且散熱元件810A的其餘部分獨立地不包括狹縫186。舉例來說，如圖8A和圖20所示，每個狹縫186在X-Y平面中沿著一個方向延伸穿過相應的一個散熱元件810A。

散熱元件810可被散熱元件810B取代，如圖13和圖14所示。舉例來說，散熱元件810B為柱狀形式，且散熱元件810B在平面圖（例如X-Y平面）中的橫截面為帶有圓角的彎曲壁狀形狀（curved wall-like shape）。替代地，散熱元件810B可以是具有帶有尖角的彎曲壁狀形狀等的橫截面（在平面圖中）之柱狀形式。此外，散熱元件810B可以包括一或多個狹縫186。舉例來說，散熱元件810B獨立地包含多個狹縫186，如圖21所示。然而，在一個散熱元件810B中所呈現的狹縫186的數量可以是零、一或多個，並不限於本公開的附圖。在替代實施例中，散熱元件810B獨立地包括一個狹縫186。在又一替代實施例中，散熱元件810B中的一些散熱元件810B獨立地包括一個或多於一個狹縫186，並且散熱元件810B的其餘部分獨立地不包括狹縫186。舉例來說，如圖8A和圖21所示，每個狹縫186在X-Y平面中沿著一個方向延伸穿過相應的一個散熱元件810B。

散熱元件810可被散熱元件810C取代，如圖15和圖16所示。舉例來說，散熱元件810C為柱狀形式，且散熱元件810C在平面圖（例如X-Y平面）中的橫截面為帶有尖角的半環狀形狀（semi-annulus-like shape）。替代地，散熱元件810C可以是具有帶有圓角的半環狀形狀等的橫截面（在平面圖中）之柱狀形式。此外，散熱元件810C可以包括一或多個狹縫186。舉例來說，散熱元件810C獨立地包括一個狹縫186，如圖22所示。然而，在一個散熱元件810C中所呈現的狹縫186的數量可以是零、一或多個，並不限於本公開的附圖。在替代實施例中，散熱元件810C獨立地包括多個相互平行的狹縫186。在又一替代實施例中，散熱元件810C中的一些散熱元件810C獨立地包括一個或多於一個狹縫186，並且散熱元件810C的其餘部分獨立地不包括狹縫186。舉例來說，如圖8A和圖22所示，每個狹縫186在X-Y平面中沿著一個方向延伸穿過相應的一個散熱元件810C。

散熱元件810可被散熱元件810D取代，如圖17和圖18所示。舉例來說，散熱元件810D為柱狀形式，且散熱元件810D在平面圖（例如X-Y平面）中的橫截面為帶有尖角的鰭狀形狀（fin-like shape）（例如，T形）。舉例來說，如圖18所示，散熱元件810D各自包括基座（base）810b和至少一個突出部（protrusion）810p，突出部810p站立在基座810b之上並從基座810b向外凸出。突出部810p可以稱為鰭。儘管出於說明目的，在圖18中僅示出了一個突出部810p，但是突出部810p的數量可以是一或多個；本公開不限於此。替代地，散熱元件810D可以是具有帶有圓角的鰭狀形狀等的橫截面（在平面圖中）之柱狀形式。此外，散熱元件810D可以包括一或多個狹縫186。舉例來說，散熱元件810D獨立地包括一個狹縫186，如圖23所示。然而，在一個散熱元件810D中所呈現的狹縫186的數量可以是零、一或多個，並不限於本公開的附圖。在替代實施例中，散熱元件810D獨立地包括多個相互平行的狹縫186。在又一替代實施例中，散熱元件810D中的一些散熱元件810D獨立地包括一個或多於一個狹縫186，並且散熱元件810D的其餘部分獨立地不包括狹縫186。舉例來說，如圖8A和圖23所示，每個狹縫186在X-Y平面中沿著一個方向延伸穿過相應的一個散熱元件810D。狹縫186可藉由穿透基座810b或穿透基座810b和突出部810p的組合來貫穿散熱元件810D。

在一或多個狹縫186的存在下，散熱元件810、810A、810B、810C、810D可以進一步提供額外的散熱面積，從而進一步提高散熱效率。另一方面，氣泡路徑BP可以透過狹縫186而穿過散熱元件810、810A、810B、810C、810D，這可以允許更多的熱能量被浸沒式冷卻設備50中的介電冷卻劑54從散熱元件810、810A、810B、810C、810D帶走。

圖24至圖28分別示出根據本公開的一些實施例的具有不同材料的散熱元件的各種架構的示意性三維側視圖。應當理解，散熱元件810、820的散熱效率可以由散熱元件810及/或散熱元件820的材料來控制。透過調整散熱元件810及/或散熱元件820的材料，可以對於特定熱點（例如產生更多熱能的熱源，諸如邏輯電路等）實現更高通量的散熱。

一或多個散熱元件810可被散熱元件810’取代，如圖24所示。舉例來說，散熱元件810’的材料不同於散熱元件810的材料。在散熱元件810'的熱導率高於散熱元件810的熱導率之情況下，散熱元件810'被設置在產生更多熱能的熱源（例如邏輯電路等）的上方，與位於其外圍的其他熱源（例如記憶體電路、SerDes電路、I/O電路或其類似物等）相比。替代地，在散熱元件810'的熱導率小於散熱元件810的熱導率之情況下，散熱元件810'被設置在產生更少熱能的熱源（例如記憶體電路、SerDes電路、I/O電路或其類似物等）的上方，與位於其外圍的其他熱源（例如邏輯電路等）相比。類似地，一或多個散熱元件810A可被散熱元件810A’取代（圖25），一或多個散熱元件810B可被散熱元件810B’取代（圖26），一或多個散熱元件810C可被散熱元件810C’取代（圖27），且一或多個散熱元件810D可被散熱元件810D’取代（圖28）。

圖29至圖33分別示出根據本公開的一些實施例的具有額外的塗佈層的散熱元件的各種架構的示意性三維側視圖。應當理解，散熱元件810、820的散熱效率可以透過在散熱元件810及/或散熱元件820上設置額外的塗佈層來控制。透過在散熱元件810及/或散熱元件820上設置額外的塗佈層，可以對於特定熱點（例如產生更多熱能的熱源，諸如邏輯電路等）實現更高通量的散熱。

一或多個散熱元件810可塗佈有一或多個塗佈層830。舉例來說，在每個散熱元件810上都塗佈有塗佈層830，如圖29所示。塗佈層830可改善散熱元件810的表面處的毛細流動效能（capillary performance）。此外，塗佈層830可以獨立地包括多孔層（porous layer）或包括微結構（例如，網格（mesh）、凸塊（bump）等），因此可以透過增加成核位置密度（nucleation site density）來促進核沸騰（nucleate boiling）。塗佈層830也可以獨立地被稱為沸騰增強塗佈（boiling enhancement coating，BEC）層、芯吸層（wicking layer）或芯吸結構（wicking structure）。在一些實施例中，只有散熱元件810的側壁SW810塗有塗佈層830。雖然未示出，但在其他實施例中，散熱元件810的不與連接部分812接觸而與介電冷卻劑54（如圖2所示）接觸的表面（例如，頂表面S810t和側壁SW810）經塗覆有塗佈層830。

在一些實施例中，塗佈層830可以獨立地包括微孔燒結金屬粉末塗佈層（microporous sintered metal powder coating layer）。在這種情況中，可透過印刷製程在散熱元件810的表面上提供有包括例如金屬粉末及有機黏合劑的塗佈層830的材料，然後可將經印刷的散熱元件810轉移到爐管以執行燒結製程。在一個散熱元件810之上的經燒結塗層可形成一個相應的塗佈層830。舉例來說，塗佈層830獨立地包括微孔燒結金屬粉末塗佈層，例如微孔銅粉末塗佈層。在一些實施例中，塗佈層830是在將散熱元件810置於助焊劑部分812m上方之前形成的。在一些實施例中，塗佈層830的厚度範圍介於約10μm至約1mm。

類似地，一或多個散熱元件810A可塗佈有一或多個塗佈層830（圖30），一或多個散熱元件810B可塗佈有一或多個塗佈層830（圖31），一或多個散熱元件810C可塗佈有一或多個塗佈層830（圖32），一或多個散熱元件810D可塗佈有一或多個塗佈層830（圖33）。由於塗佈層830，可以改善邏輯電路（例如CPU/GPI內核等）極高功率密度處的局部熱傳遞。

塗覆在位於金屬化層700的不同位置上的散熱元件810及/或散熱元件820之上的塗佈層830的孔隙密度（porosity density）可被變化。在一些實施例中，塗覆在散熱元件810之上的塗佈層830的孔隙密度實質上彼此相同（例如區域R1具有均勻的孔隙密度）。在替代實施例中，塗覆在散熱元件810的一部分之上的塗佈層830的孔隙密度大於塗覆在散熱元件810的其他部分之上的塗佈層830的孔隙密度。在一些實施例中，塗覆在散熱元件820之上的塗佈層830的孔隙密度實質上彼此相同（例如區域R2具有均勻的孔隙密度）。在替代實施例中，塗覆在散熱元件820的一部分之上的塗佈層830的孔隙密度大於塗覆在散熱元件820的其他部分之上的塗佈層830的孔隙密度。或者，在其他實施例中，塗覆在散熱元件810之上的塗佈層830的孔隙密度與塗覆在散熱元件820之上的塗佈層830的孔隙密度實質上彼此相同（例如，區域R1和區域R2具有均勻的孔隙密度）。在替代實施例中，塗覆在散熱元件810之上的塗佈層830的孔隙密度大於塗覆在散熱元件820之上的塗佈層830的孔隙密度。換言之，透過塗佈層830，實現了對散熱元件810、820的表面處的孔隙度控制。

然而，本公開不限於此；替代地，塗佈層830可被塗佈層840取代。圖34至圖38分別示出根據本公開的一些替代實施例的具有額外的塗佈層的散熱元件的各種架構的示意性三維側視圖。

一或多個散熱元件810可塗佈有一或多個塗佈層840。舉例來說，在每個散熱元件810上都塗佈有塗佈層840，如圖34所示。塗佈層840可提高散熱元件810的表面處的再潤濕能力（re-wetting ability）和芯吸能力（wicking ability）。塗佈層840可以獨立地包括表面處理層，這有利於氣泡從散熱元件810的表面分離，從而增加成核位置密度。塗佈層840也可以獨立地被稱為表面處理層或表面處理結構。在一些實施例中，只有散熱元件810的側壁SW810塗有塗佈層840。雖然未示出，但在其他實施例中，散熱元件810的不與連接部分812接觸而與介電冷卻劑54（如圖2所示）接觸的表面（例如，頂表面S810t和側壁SW810）經塗覆有塗佈層840。

在一些實施例中，塗佈層840可以獨立地包括低表面能量層（例如疏水層）或高表面能量層（例如親水層）。在這種情況中，塗佈層840的材料包括TiO2超親水性表面（TiO2 super-hydrophilic surface）、石蠟塗佈（paraffin coating）、噴射鐵氟龍（spray Teflon）、氧化鋁（aluminum oxide）、以電化學沉積製程沉積之具有微多孔（micro-porous）的銅層、銅噴砂表面（copper with sand blasted surface）、經燒結之多孔的銅、青銅（bronze）、鉻、鎳、鎘、錫及/或鋅，其可透過例如執行表面處理製程以在散熱元件810的表面之上形成塗層而被提供至散熱元件810的表面之上。塗覆在一個散熱元件810上的塗層可形成一個相應的塗佈層840。在一些實施例中，塗佈層840是在將散熱元件810置於助焊劑部分812m上方之前形成的。在一些實施例中，塗佈層840的厚度範圍介於約10μm到大約1mm。

類似地，一或多個散熱元件810A可塗佈有一或多個塗佈層840（圖35），一或多個散熱元件810B可塗佈有一或多個塗佈層840（圖36），一或多個散熱元件810C可塗佈有一或多個塗佈層840（圖37），一或多個散熱元件810D可塗佈有一或多個塗佈層840（圖38）。

塗覆在位於金屬化層700的不同位置上的散熱元件810及/或散熱元件820之上的塗佈層840可被變化。在一些實施例中，塗覆在散熱元件810之上的塗佈層840實質上彼此相同。在替代實施例中，塗覆在散熱元件810的一部分之上的塗佈層840不同於塗覆在散熱元件810的其他部分之上的塗佈層840。在一些實施例中，塗覆在散熱元件820之上的塗佈層840實質上彼此相同。在替代實施例中，塗覆在散熱元件820的一部分之上的塗佈層840不同於塗覆在散熱元件820的其他部分之上的塗佈層840。或者，在其他實施例中，塗覆在散熱元件810之上的塗佈層840與塗覆在散熱元件820之上的塗佈層840實質上彼此相同。在替代實施例中，塗覆在散熱元件810之上的塗佈層840與塗覆在散熱元件820之上的塗佈層840不同。換言之，散熱元件810、820的表面處的潤濕性控制可以透過塗佈層840來實現。

此外，散熱元件810及/或散熱元件820的一部分或全部可以獨立地塗覆有塗佈層830及塗佈層840兩者。舉例來說，先將塗佈層830設置在散熱元件810及/或散熱元件820的側壁之上，然後再將塗佈層840設置在塗佈層830之上。也就是說，散熱元件810及/或散熱元件820可以被塗佈層830包覆，且塗佈層830可以被塗佈層840包覆。或者替代地，散熱元件810及/或散熱元件820可以被塗佈層840包覆，且塗佈層840可以被塗佈層830包覆。本公開不限於此。

圖39至圖40分別示出根據本公開的一些實施例的具有堆疊結構的散熱元件的各種架構的示意性三維側視圖。應當理解，散熱元件810、820的散熱效率可以透過採用堆疊結構來控制。使用具有堆疊結構的散熱元件810及/或散熱元件820，可以為產生更多熱能的熱源提供更多的散熱面積，從而對於特定熱點（例如產生更多熱能的熱源，諸如邏輯電路等）實現更高通量的散熱。

一或多個散熱元件810A可以具有堆疊結構（stacking structure）。舉例來說，散熱元件810A的側壁SW810包括從金屬化層700向外延伸的兩個主側（main sidewall）S2、S3，其中主側S2和主側S3為彼此相對，如圖39所示。主側S2和主側S3中的每一個的延伸平面可以是實質上垂直於金屬化層700的延伸平面。在一些實施例中，多個散熱元件810A-1被設置在散熱元件810A的主側S2之上。舉例來說，散熱元件810A-1透過多個第一連接部分（first connecting portion）812-1與散熱元件810A的主側S2接合，其中散熱元件810A-1與散熱元件810A熱耦合，如圖39所示。散熱元件810A-1還可以透過第一連接部分812-1電耦合到散熱元件810A。

替代地，多個散熱元件810A-1以及多個散熱元件810A-2可分別地被設置在散熱元件810A的主側S2以及主側S3之上。舉例來說，散熱元件810A-1透過多個第一連接部分812-1與散熱元件810A的主側S2接合，且散熱元件810A-2透過多個第二連接部分（second connecting portion）（圖中未示出）與散熱元件810A的主側S3接合，其中散熱元件810A-1與散熱元件810A-2熱耦合到散熱元件810A，如圖40所示。散熱元件810A-1可以進一步透過第一連接部分812-1電耦合到散熱元件810A，及/或散熱元件810A-2可以進一步透過第二連接部分電耦合到散熱元件810A。

散熱元件810A-1、810A-2的細節以及第一連接部分812-1和第二連接部分的細節與前面所描述的散熱元件810A的細節和連接部分812的細節相似或實質上相似，因此為簡單起見，在此不再贅述。此外，散熱元件810A-1、810A-2的一部分或全部可以獨立地被散熱元件810、810B、810C、810D或它們的修改/變動中的一或多個取代，如圖9至圖38所示。本公開不限於此。由於堆疊結構（沿X-Y平面堆疊，如圖39及圖40所示），可大大提供更多的散熱面積。此外，如圖9至圖38所示，散熱元件810、810B、810C、810D或它們的修改/變動也可以採用圖39和圖40中的堆疊結構；本公開不限於此。

在一些實施例中，散熱元件810的高度和散熱元件820的高度實質上彼此相同，如圖3的半導體封裝體模組1000所示。替代地，散熱元件810及/或散熱元件820的高度可被改變。圖41至圖44分別示出根據本公開的一些實施例的具有不同的高度的散熱元件的半導體封裝體模組的示意性剖視圖。與上述組件類似或實質上相同的組件將使用相同的參考編號，並且在本文中對相同組件的某些細節或說明（例如，形成和材料）及其關係（例如，相對定位配置和電連接）將不再予以贅述。

舉例來說，在圖41所示的半導體封裝體模組1002的散熱元件800A中，散熱元件810的高度T810從區域R1的中心向區域R1的邊緣減小，並且散熱元件820的高度T820保持不變。在另一實例中，在圖42所示的半導體封裝體模組1004的散熱元件800B中，散熱元件810的高度T810從區域R1的中心向區域R1的邊緣增加，並且散熱元件820的高度T820保持不變。在另一實例中，在圖43所示的半導體封裝體模組1006的散熱元件800C中，散熱元件810的高度T810從區域R1的邊緣向區域R1的相對邊緣增加，並且散熱元件820的高度T820保持不變。在又另一實例中，在圖44所示的半導體封裝體模組1008的散熱元件800D中，散熱元件810的第一部分和散熱元件810的第二部分是從區域R1的邊緣到區域R1的相對邊緣沿一方向交替地排列，其中散熱元件810的第一部分的高度T810大於散熱元件810的第二部分的高度T810，並且散熱元件820的高度T820保持相同。

儘管未示出，但散熱元件810的高度T810可以實質上彼此相同並且可以大於散熱元件820的高度T820。或者，散熱元件810的高度T810可以實質上彼此相同並且可以小於散熱元件820的高度T820。然而，本公開不限於此；替代地，上述的修改/變動可以進一步被散熱元件820採用。或者替代地，上述的修改/變動可以被散熱元件820採用，並且散熱元件810的高度保持不變。隨著高度的增加，散熱元件810、820可以提供更多的散熱面積，從而實現具有更高通量的散熱。

在一些實施例中，散熱元件810的寬度和散熱元件820的寬度實質上彼此相同，如圖3的半導體封裝體模組1000所示。替代地，散熱元件810及/或散熱元件820的寬度可被改變。圖45至圖46分別示出根據本公開的一些實施例的具有不同的寬度的散熱元件的半導體封裝體模組的示意性剖視圖。與上述組件類似或實質上相同的組件將使用相同的參考編號，並且在本文中對相同組件的某些細節或說明（例如，形成和材料）及其關係（例如，相對定位配置和電連接）將不再予以贅述。

舉例來說，在圖45所示的半導體封裝體模組1010的散熱元件800E中，散熱元件810的寬度W810實質上彼此相同，散熱元件820寬度W820實質上彼此相同，並且散熱元件810的寬度W810大於散熱元件820的寬度W820。儘管未示出，但散熱元件810的寬度W810實質上彼此相同，散熱元件820的寬度W820實質上彼此相同，散熱元件810的寬度W810小於散熱元件820的寬度W820。又一實例，在圖46所示的半導體封裝體模組1012的散熱元件800F中，散熱元件810的寬度W810從區域R1的中心向區域R1的邊緣減小，並且散熱元件820的寬度W820保持不變。

儘管未示出，但散熱元件810的寬度W810從區域R1的中心向區域R1的邊緣增加，並且散熱元件820的寬度W820保持不變。儘管未示出，散熱元件810的第一部分和散熱元件810的第二部分是從區域R1的邊緣到區域R1的相對邊緣沿一方向交替地排列，其中散熱元件810的第一部分的寬度W810可以大於散熱元件810的第二部分的寬度W810，而散熱元件820的寬度W820保持相同。然而，本公開不限於此；替代地，上述的修改/變動可以進一步被散熱元件820採用。或者替代地，上述的修改/變動可以被散熱元件820採用，並且散熱元件810的高度保持不變。隨著寬度的增加，散熱元件810、820可以提供更多的散熱面積，從而實現具有更高通量的散熱。

基於在圖9到圖46的實施例中形成在散熱元件內或之上的特徵，具有更高熱導率之微結構的有效熱能傳遞面積可被最大化，從而提高熱點的傳熱效果（heat spreading effect）。圖9到圖46中的這些修改/變動與當前製造製程兼容，並且被設計為與兩相浸沒式冷卻設備（例如，圖2中所示的浸沒式冷卻設備50）或單相浸沒式冷卻設備（未示出）兼容，並且能夠降低晶片與封裝體的相互作用（chip-package interaction，CPI）之風險。在一些實施例中，具有圖9到圖46的實施例中的特徵的散熱元件被稱為高導熱微結構（high-thermal-conductive microstructure），其有時也被稱為具有高熱導率的微結構。

舉例來說，散熱元件810、810A、810B、810C及/或810D的頂表面S810t中的每一個的高度水平可以獨立地高於、低於或實質上相同於支撐結構600的所示頂表面S600t的高度水平，本公開不限於此。舉例來說，散熱元件820或其之修改/變動的頂表面S820t中的每一個的高度水平可以獨立地高於、低於或實質上相同於支撐結構600的所示頂表面S600t的高度水平，本公開不限於此。

在一些替代實施例中，一或多個散熱元件810可以被具有堆疊結構（沿X-Z平面或Y-Z平面堆疊）的散熱元件取代。圖47至圖49分別示出根據本公開的一些實施例的具有堆疊結構的散熱元件的半導體封裝體模組的示意性剖視圖。與上述組件類似或實質上相同的組件將使用相同的參考編號，並且在本文中對相同組件的某些細節或說明（例如，形成和材料）及其關係（例如，相對定位配置和電連接）將不再予以贅述。

舉例來說，圖47所示的半導體封裝體模組1014類似於圖3所示的半導體封裝體模組1000；不同的是，半導體封裝體模組1014包含散熱元件800G，而不是散熱元件800。舉例來說，散熱元件800G包括多個散熱元件810、多個散熱元件820和至少一個散熱元件850A。散熱元件810的細節與散熱元件820的細節已描述於圖3中，在此不再贅述。

為了說明和簡單的目的，圖47所示的至少一個散熱元件850A可以包括一個散熱元件850A，然本公開不限於此。散熱元件850A可以透過連接部分852接合到金屬化層700的表面S700t。舉例來說，如圖47所示，散熱元件850A被設置至金屬化層700之上並且熱耦合到金屬化層700。連接部分852的結構和材料可與連接部分812及/或連接部分822的結構和材料相似或實質上相同，因此在此不再贅述。散熱元件850A可以進一步電耦合到金屬化層700。

在一些實施例中，散熱元件850A包括基座850a以及堆疊在基座850a之上的多個分支850b，其中分支850b在方向Z中（例如，沿著X-Z平面或沿著Y-Z平面）延伸並且分佈在基座850a的所示頂表面上方（例如，X-Y平面之上）。在這種情況中，分支850b之間透過溝渠850tr彼此相隔，其中溝渠850tr在方向Z中（例如，沿X-Z平面或沿Y-Z平面）延伸並在基座850a的所示頂表面處停止。另一方面，分支850b可以獨立地包括多個開口850op，其中開口850op可以穿透分支850b並在方向X中延伸，如圖47所示。替代地，開口850op可以穿透分支850b並在方向Y中延伸。此外，位於同一高度水平的開口850op也可以彼此相互對齊。在一些實施例中，溝渠850tr和開口850op在空間上相互連通，並作為氣泡路徑BP的一部分。

在一些實施例中，如圖47所示，散熱元件850A的基座850a和分支850b是一體成型的。也就是說，散熱元件850A的基座850a的材料可以與散熱元件850A的分支850b的材料相同。舉例來說，基座850a和分支850b由銅、銅合金、石墨方塊（graphite block）、石墨片（graphite sheet）、銅鑽石或銀鑽石等製成。在其他實施例中，額外的塗佈層（例如，塗佈層830、塗佈層840或塗佈層830、840中的兩者）可以部分地或完全地塗覆到散熱元件850A上。

在另一實例中，圖48所示的半導體封裝體模組1016類似於圖47所示的半導體封裝體模組1014；不同的是，半導體封裝體模組1016包含散熱元件800H，而不是散熱元件800G。舉例來說，散熱元件800H包括多個散熱元件810、多個散熱元件820和至少一個散熱元件850B。為了說明和簡單的目的，圖48所示的至少一個散熱元件850B可以包括一個散熱元件850B，但本公開不限於此。散熱元件850B可以透過連接部分852接合到金屬化層700的表面S700t。舉例來說，如圖48所示，散熱元件850B被設置至金屬化層700之上並且熱耦合到金屬化層700。散熱元件850B可以進一步電耦合到金屬化層700。

在一些實施例中，散熱元件850B包括基座850a、多個分支850b以及多個連接件（connector）850c，連接件850c連接基座850與分支850b，其中分支850b在方向Z中（例如，沿著X-Z平面或沿著Y-Z平面）延伸並且分佈在基座850a的所示頂表面之上（例如，X-Y平面的之上）。在這種情況中，分支850b之間透過溝渠850tr彼此分開，其中溝渠850tr在方向Z中（例如，沿X-Z平面或沿Y-Z平面）延伸並在基座850a的所示頂表面處停止。另一方面，分支850b可以獨立地包括多個開口850op，其中開口850op可以穿透分支850b並在方向X中延伸，如圖48所示。替代地，開口850op可以穿透分支850b並在方向Y中延伸。此外，位於同一高度水平的開口850op也可以相互對齊。在一些實施例中，溝渠850tr和開口850op在空間上相互連通，並作為氣泡路徑BP的一部分。

在一些實施例中，如圖48所示，散熱元件850B的基座850a和分支850b是分開成型的，並透過連接件850c進行機械連接。也就是說，散熱元件850B的基座850a的材料可以不同於散熱元件850B的分支850b的材料。舉例來說，基座850a由銅、銅合金或銀鑽石等製成，分支850b由石墨方塊、石墨引腳（graphite pin）、銅、銅合金、銅鑽石或銀鑽石等製成。在一些實施例中，連接件850c包括焊料接頭。在其他實施例中，額外的塗佈層（例如，塗佈層830、塗佈層840或塗佈層830、840中的兩者）可以部分地或完全地塗覆到散熱元件850B上。舉例來說，如圖48所示，額外的塗佈層（例如，塗佈層830）可被形成在每一個分支850b的一個主側之上。連接件850c可不具有額外的塗佈層，例如塗佈層830、塗佈層840或塗佈層830、840中的兩者。

在又另一實例中，圖49所示的半導體封裝體模組1018類似於圖47所示的半導體封裝體模組1014；不同的是，半導體封裝體模組1018包含散熱元件800I，而不是散熱元件800G。舉例來說，散熱元件800I包括多個散熱元件810、多個散熱元件820和至少一個散熱元件850C。為了說明和簡單的目的，圖49所示的至少一個散熱元件850C可以包括一個散熱元件850C，但本公開不限於此。散熱元件850C可以透過連接部分852結合到金屬化層700的表面S700t。舉例來說，如圖49所示，散熱元件850C被設置到金屬化層700之上並且熱耦合到金屬化層700。散熱元件850C可以進一步電耦合到金屬化層700。

在一些實施例中，散熱元件850C包括基座850a、多個分支850b以及多個連接件850c，其中分支850b各包括主體（body）850b-1以及至少一個引腳（pin）850b-2，所述引腳850b-2連接至主體850b-1的主側。至少一個引腳850b-2可以包括多個引腳850b-2，如圖49所示。分支850b可以通過連接件850c一個接一個地依次堆疊在基座850a上。舉例來說，第一層級（tier）的一個分支850b透過一些連接件850c及相應的引腳850b-2被堆疊在基座850a上，第二層級的另一個分支850b的引腳850b-2透過另一些連接件850c被堆疊在第一層級的所述一個分支850b上，依此類推。舉例來說，沿著方向Z，第一層級的分支850b被堆疊在基座850a之上，第二層級的分支850b被堆疊在第一層級之上，如圖49所示。在這種情況中，散熱元件850C中的每個分支850b的主體850b-1和引腳850b-2是一體成型的。第一層級的分支850b和第二層級的分支850b可以一起構成分支堆疊（branch stack），所述分支堆疊被設置在基座850a之上。

每個分支850b的主體850b-1可以沿著基座850a的所示頂表面（例如，X-Y平面之上）延伸，並且每個分支850b的每一個的引腳850b-2可以在方向Z中（例如，沿著X-Z平面或沿著Y-Z平面）延伸。在這種情況中，兩個鄰近分支850b的主體850b-1之間透過溝渠850tr彼此隔開，其中溝渠850tr在方向X及/或方向Y延伸並透過分支850b（例如，分支堆疊）。另一方面，每個分支850b的引腳850b-2之間可以透過開口850op彼此分開，其中開口850op可以在方向Z中（例如，沿著X-Z平面或沿著Y-Z平面）延伸並且停止在相應的兩個鄰近分支850b的主體850b-1的兩個相對的表面處。在一些實施例中，溝渠850tr和開口850op在空間上相互連通，並作為氣泡路徑BP的一部分。

在一些實施例中，如圖49所示，散熱元件850C的基座850a和分支850b是分開成型的，並透過連接件850c機械連接。也就是說，散熱元件850C的基座850a的材料可以不同於散熱元件850C的分支850b的材料。舉例來說，基座850a由銅、銅合金或銀鑽石等製成，分支850b由石墨方塊、石墨引腳、銅、銅合金、銅鑽石或銀鑽石等製成。在一些實施例中，連接件850c包括焊料接頭。在其他實施例中，額外的塗佈層（例如，塗佈層830、塗佈層840或塗佈層830、840中的兩者）可以部分地或完全地塗覆到散熱元件850C上。舉例來說，如圖49所示，額外的塗佈層（例如，塗佈層830）可被形成在每一個分支850b的一個主側之上。連接件850c可不具有額外的塗佈層，例如塗佈層830、塗佈層840或塗佈層830、840中的兩者。

儘管未示出，散熱元件可包括散熱元件810、820、850A及850B、散熱元件810、820、850A及850C、散熱元件810、820、850B及850C、以及散熱元件810、820、850A、850B及850C，其中散熱元件850A、850B及/或850C可以與散熱元件810一起放置在區域R1中及/或與散熱元件820一起放置在區域R2中，並可具有或不具有如圖9至圖46所示的修改/變動；本公開不限於此。在又一替代實施例中，散熱元件可以包括除了散熱元件850A和850B之外還包括有散熱元件810或820，除了散熱元件850A和850C之外還包括有散熱元件810或820，除了散熱元件850B和850C之外還包括有散熱元件810或820，除了散熱元件850A、850B和850C之外還包括有散熱元件810或820，其中散熱元件850A、850B及/或850C可以被放置在具有或不具有散熱元件810的區域R1中及/或在具有或不具有散熱元件820的區域R2中，並可具有或不具有如圖9至圖46所示的修改/變動。舉例來說，散熱元件850A、850B及/或850C的頂表面S850t中的每一個的高度水平可以獨立地高於、低於、或實質上相等於支撐結構600的所示頂表面S600t的高度水平，本公開不僅限於此。在一些實施例中，連接部分852被視為散熱元件800G、800H和800I中的每一個的一部分。

散熱元件850A、850B、850C獨立地設置有在其內形成的多個貫穿孔（例如，溝渠850tr及/或開口850op），以利於氣泡流動，從而改善邏輯電路（如CPU/GPI內核等）極高功率密度處的局部熱傳遞，在一些實施例中。散熱元件850A、850B和850C可以獨立地被稱為微結構或沸騰增強微結構（boiling enhancement microstructure，BEM），用於熱點擴展（hot spot spreading）。舉例來說，散熱元件850A、850B及/或850C可被用於6 W/mm2熱點耗散（hot spot dissipation）。這些散熱元件850A、850B和850C與當前製造製程兼容，並且被設計為與兩相浸沒式冷卻設備（例如，圖2中所示的浸沒式冷卻設備50）或單相浸沒式冷卻設備（未示出）兼容。

這樣，在圖2所示的上升蒸汽沿著氣泡路徑BP移動，所述氣泡路徑BP穿過散熱元件810、820、850A、850B及/或850C的空間以及在散熱元件850A、850B及/或850C中形成的開口850op及/或溝渠850tr，其中自半導體封裝體P1產生的熱能透過散熱元件810、820、850A、850B及/或850C（在垂直方向中）和金屬化層700（在水平方向中）移除。由於堆疊結構（沿X-Z平面或Y-Z平面延伸；例如，散熱元件850A、850B、850C），可以大大地提供更多的散熱面積。

圖50示出根據本公開的一些實施例的半導體封裝體模組2000的示意性剖視圖。圖51到圖52示出製造圖50所示的半導體封裝體模組2000的方法的示意性剖視圖。圖53至圖57分別示出根據本公開的一些實施例的在半導體封裝體模組中的散熱元件的部分俯視示意圖。圖58至圖60分別示出根據本公開的一些替代實施例的半導體封裝體模組的示意性剖視圖。與上述組件類似或實質上相同的組件將使用相同的參考編號，並且在本文中對相同組件的某些細節或說明（例如，形成和材料）及其關係（例如，相對定位配置和電連接）將不再予以贅述。

參照圖50，在一些實施例中，半導體封裝體模組2000包括半導體封裝體P1、電路基底500、支撐結構600、金屬化層700以及散熱元件900。舉例來說，半導體封裝體P1接合至電路基底500並與之電性連接，支撐結構600透過黏著劑620與電路基底500接合並連接。半導體封裝體P1可以進一步熱耦合到電路基底500。支撐結構600可以熱耦合、電耦合或者同時熱耦合及電耦合至電路基底500。在這種情況中，半導體封裝體P1與支撐結構600進一步電性隔離。由於支撐結構600，增強了半導體封裝體模組2000的翹曲控制。此外，熱能還可以從電路基底500傳遞到支撐結構600進行散熱。在一些實施例中，金屬化層700被設置在半導體封裝體P1之上（例如，物理接觸）並且與之熱耦合。舉例來說，半導體封裝體P1與金屬化層700為電性隔離。半導體封裝體P1、電路基底500、支撐結構600和金屬化層700的細節已在圖3至圖7中討論過，因此為了簡潔在此不再贅述。在這種情況中，電路基底500被安裝到印刷電路板MB並與之電耦合（如圖1中所示）。

在一些實施例中，散熱元件900被安裝到金屬化層700之上，其中金屬化層700設置在散熱元件900和半導體封裝體P1之間。在一些實施例中，散熱元件900透過金屬化層700與半導體封裝體P1熱耦合並電性隔離。如圖50所示，散熱元件900可包括具有3D結構的散熱元件910，所述3D結構具有多個積層（build-up layer）L1~L5，其中散熱元件910的積層L1到積層L5的寬度可以實質上彼此相同。舉例來說，散熱元件900的寬度W910是恆定的。雖然在圖50中僅示出了五個積層，但是散熱元件910中所包括的積層的數量並不限於本公開的附圖。散熱元件910中所包含的積層的數量可以根據需求和設計要求來選擇指定，其可以小於五個層或大於五個層。由於散熱元件900（包括散熱元件910），可以大大提供更多的散熱面積，從而增強在浸沒式冷卻設備50中的半導體封裝體模組2000的散熱（且不短路）。即，由於散熱元件900的存在，每個半導體封裝體模組2000可實現更好的熱控制，從而提高每個半導體封裝體模組2000中所包含的半導體封裝體P1的效能，進而確保半導體封裝體模組2000的可靠度。

沿方向Z在垂直投影中，散熱元件910可以被設置在由支撐結構600圍繞的區域中。換言之，舉例來說，散熱元件900不與支撐結構600重疊。散熱元件910的所示頂表面S910t可以高於支撐結構600的所示頂表面S600t，如圖50所示。儘管未示出，散熱元件910的所示頂表面S910t可以低於支撐結構600的所示頂表面S600t。或者，散熱元件910的所示頂表面S910t可在支撐結構600的所示頂表面S600t所在的高度水平。如圖50所示，舉例來說，散熱元件910被設置在區域R1和區域R2中。換句話說，散熱元件900從半導體晶粒100延伸至半導體200。

在一些實施例中，散熱元件910包括多個基座910a、多個分支910b以及多個引腳910c，其中積層L1~L5中的每個層包括一個基座910a以及堆疊在基座910a上的多個分支910b。每個積層中所包含的分支910b的數量以及引腳910c的數量是為了說明性目的，可以根據需求和設計要求來選擇和指定；本公開不限於此。如圖50所示，沿著方向Z，積層L2的基座910a透過積層L1的分支910b被堆疊在積層L1的基座910a之上並與之連接，積層L3的基座910a透過積層L2的分支910b被堆疊在積層L2的基座910a之上並與之連接，積層L4的基座910a透過積層L3的分支910b被堆疊在積層L3的基座910a之上並與之連接，以及積層L5的基座910a透過積層L4的分支910b被堆疊在積層L4的基座910a之上並與之連接，舉例來說。在這種情況中，引腳910c被連接到積層L1的與積層L2~L5相對的一個側，並透過多個連接部分912被連接到金屬化層700且與之熱耦合。引腳910c之間透過一個非零距離來相互隔開，在一些實施例中。舉例來說，連接部分912包括焊料接頭等，本公開不以此為限。散熱元件910可以電耦合到金屬化層700。在一些實施例中，連接部分912被認為是散熱元件900的一部分。

積層L1~L5中包含的基座910a可以沿X-Y平面延伸。在這種情況中，基座910a之間透過多個溝渠910tr彼此相互分離，其中溝渠910tr沿X-Y平面延伸且穿過散熱元件910。另一方面，積層L1~L5中包含的分支910b可以在方向Z中（例如，沿著X-Z平面或沿著Y-Z平面）延伸。積層L1所包含的分支910b可以被設置在積層L1中的基座910a的主側S4之上且分佈於其上，積層L2所包含的分支910b可以被設置在積層L2中的基座910a的主側S5之上且分佈於其上，積層L3所包含的分支910b可以被設置在積層L3中的基座910a的主側S6之上且分佈於其上，積層L4所包含的分支910b可以被設置在積層L4中的基座910a的主側S7之上且分佈於其上，並且積層L5所包含的分支910b可以被設置在積層L5中的基座910a的主側S8之上且分佈於其上。在這種情況中，包含在積層L1~L5中的分支910b之間透過多個開口910op彼此相互隔開，其中積層L1~L5的開口910op在方向Z中（例如，沿著X-Z平面或沿著Y-Z平面）延伸。在一些實施例中，溝渠910tr和開口910op在空間上相互連通，並作為氣泡路徑BP的一部分。

另外，相對於X-Y平面，基座910a獨立地為具有或不具有開口/狹縫的平面板（planar plate）或凹凸板（convex-and-concave plate）。散熱元件910的基座910a可以是不具有開口/狹縫的方形實心板（block solid plate），如圖53所示。在這種情況中，開口910op不會穿透在方向Z上的散熱元件910（例如，基座910a）。舉例來說，積層L1~L4的開口910op停止在兩個鄰近的基座910a（例如，積層L1~L2、積層L2~L3、積層L3~L4以及積層L4~L5）之間，而積層L5的開口910op停止在積層L5的基座910a處。

替代地，散熱元件910的基座910a可以是具有開口的網格（mesh）形式或柵格（grid）形式，如圖54所示。在這種情況中，開口910op穿透在方向Z上的散熱元件910（例如，基座910a）。舉例來說，每個開口910op同時穿透積層L1~L5的基座910a。在一個實施例中，在圖55所示的俯視圖中，貫穿散熱元件910的每個開口910op的橫截面包括圓形。然而，本公開不限於此，在俯視圖中，貫穿散熱元件910的每個開口910op的橫截面可以包括橢圓形、卵形、三角形（圖56）、矩形（圖57）、或其他合適的多邊形等。

半導體封裝體模組2000由以下方式形成，但不限於：在電路基板500上提供和設置半導體封裝體P1（類似於先前在圖4中描述的步驟）；將支撐結構600配置在電路基底500之上並在半導體封裝體P1之上形成金屬化層700（類似於先前在圖5中描述的步驟）；將具有多個孔洞（未標記）的模版80放置在金屬化層700上，並在孔洞中形成包括多個助焊劑部分912m的助焊劑層（圖51，類似於先前在圖6中描述的步驟）；移除模版80（圖52）；並將散熱元件910放置在助焊劑部分912m之上並執行回焊製程，以形成接合散熱元件910和金屬化層700的連接部分912（類似於先前在圖7中描述的步驟）。助焊劑部分912m的形成和材料以及連接部分912的形成和材料與助焊劑部分812m、822m的形成和材料以及連接部分812、822的形成和材料相似或實質上相同，故在此不再贅述。

在一些實施例中，如圖50所示，散熱元件910的基座910a、分支910b以及引腳910c是一體成型的。也就是說，散熱元件910的基座910a、分支910b以及引腳910c中的每一個的材料可以相同。舉例來說，在散熱元件910中，基座910a、分支910b以及引腳910c由石墨方塊、石墨引腳、銅、銅合金、鋁、銅鑽石或銀鑽石等製成。在一些實施例中，散熱元件910透過3D列印或合適的方法來形成。

在替代實施例中，散熱元件的寬度可以沿方向Z是非恆定的。舉例來說，如圖58所示，半導體封裝體模組2002包括散熱元件900A，而不是散熱元件900。在此種情況中，圖58所示的散熱元件900A與圖50所示的散熱元件900類似；不同的是，散熱元件900A的寬度W910在方向Z上從積層L1朝向積層L5增加。舉例來說，如圖58所示，散熱元件900A從半導體晶粒100延伸到半導體200，並與支撐結構600重疊。在垂直方向上具有此非恆定的寬度，散熱元件900A可以對半導體封裝體P1提供更多的散熱面積，從而進一步提高半導體封裝體模組2002的散熱效率。

在替代實施例中，額外的塗佈層（例如，塗佈層930、塗佈層940或塗佈層930、940中的兩者）可以部分地或完全地塗覆到散熱元件上。舉例來說，圖59所示的半導體封裝體模組2004類似於圖50所示的半導體封裝體模組2000；不同的是，半導體封裝體模組2004還包括設置在散熱元件910表面之上的一或多個塗佈層930。在一些實施例中，如圖59所示，只有散熱元件910的基座910a的主側（如，主側S4~S8）塗有塗佈層930。儘管未示出，但在其他實施例中，不與連接部分912接觸但與介電冷卻劑54（如圖2所示）接觸的散熱元件910的表面（例如，主側S4~S8、與基座910a的主側S4~S8相應的相對側及/或連接主側和相應的相對側的各自側壁）塗有塗佈層930。塗佈層930的細節與前述塗佈層830的細節相似或實質上相同，為簡潔起見，在此不再贅述。塗佈層930也可以獨立地被稱為BEC層、芯吸層或芯吸結構。散熱元件910的表面處的孔隙度控制可以透過塗佈層930來實現。在一些實施例中，塗佈層930的厚度範圍介於約10μm至約1mm。由於塗佈層930，可以改善邏輯電路（例如CPU/GPI內核等）極高功率密度處的局部熱傳遞。使用這樣的塗佈層930，可以實現對於特定熱點（例如產生更多熱能的熱源，諸如邏輯電路等）實現更高通量的散熱。

又一實例，圖60所示的半導體封裝體模組2006類似於圖50所示的半導體封裝體模組2000；不同的是，半導體封裝體模組2006還包括設置在散熱元件910表面之上的一或多個塗佈層940。在一些實施例中，如圖60所示，只有散熱元件910的基座910a的主側（如，主側S4~S8）塗有塗佈層940。儘管未示出，但在其他實施例中，不與連接部分912接觸但與介電冷卻劑54（如圖2所示）接觸的散熱元件910的表面（例如，主側S4~S8、與基座910a的主側S4~S8相應的相對側及/或連接主側和相應的相對側的各自側壁）塗有塗佈層940。塗佈層940的細節與前述塗佈層840的細節相似或實質上相同，為簡潔起見，在此不再贅述。塗佈層940也可以獨立地被稱為表面處理層或表面處理結構。散熱元件910的表面處的潤濕性控制可以透過塗佈層940來實現。在一些實施例中，塗佈層940的厚度範圍介於約10μm到大約1mm。由於塗佈層940，可以促進氣泡從散熱元件910的表面脫離。使用這樣的塗佈層940，可以實現對於特定熱點（例如產生更多熱能的熱源，諸如邏輯電路等）實現更高通量的散熱。

儘管未示出，散熱元件910的一部分或全部可以獨立地塗覆有塗佈層930和塗佈層940兩者。舉例來說，先將塗佈層930設置在散熱元件910的側壁之上，然後再將塗佈層940設置在塗佈層930之上。也就是說，散熱元件910可以被塗佈層930包覆，且塗佈層930可以被塗佈層940包覆。或者，反之亦然。

圖61至圖64分別示出根據本公開的一些替代實施例的半導體封裝體模組的示意性剖視圖。與上述組件類似或實質上相同的組件將使用相同的參考編號，並且在本文中對相同組件的某些細節或說明（例如，形成和材料）及其關係（例如，相對定位配置和電連接）將不再予以贅述。

在一些實施例中，圖61所示的半導體封裝體模組2008類似於圖50所示的半導體封裝體模組2000；不同的是，半導體封裝體模組2008包括散熱元件900B，而不是散熱元件900。舉例來說，散熱元件900B包括一個散熱元件920，其中散熱元件900B的散熱元件920類似於散熱元件900的散熱元件910，除了積層L1~L5中的兩個鄰近積層（每個包括一個基座920a和多個分支920b）透過多個連接件920d相互彼此連接。在這種情況中，積層L1也透過連接件920d連接到引腳920c。在一些實施例中，散熱元件920具有3D結構。散熱元件920的基座920a、分支920b、引腳920c以及連接件920d相互彼此熱耦合，在一些實施例中。散熱元件920的基座920a、分支920b、引腳920c以及連接件920d可以進一步相互彼此電性連接。

在一些實施例中，透過多個連接部分922，散熱元件920與金屬化層700電耦合和熱耦合，且金屬化層700與半導體封裝體P1熱耦合並電性隔離。在這種情況中，散熱元件920與半導體封裝體P1熱耦合並電性隔離。由於散熱元件900B（包括散熱元件920），可以大大提供更多的散熱面積，從而增強浸沒式冷卻設備50中的半導體封裝體模組2008的散熱（且不短路）。即，由於散熱元件900B的存在，每個半導體封裝體模組2008可實現更好的熱控制，從而提高每個半導體封裝體模組2008中所包含的半導體封裝體P1的效能，進而確保半導體封裝體模組2008的可靠度。

散熱元件920中所包含的積層的數量可以根據需求和設計要求來選擇指定，其可以小於五個層或大於五個層。每個積層中所包含的分支920b的數量以及引腳920c的數量是為了說明性目的，可以根據需求和設計要求來選擇和指定；本公開不限於此。連接件920d的形成和材料與連接件850c的形成和材料相似或實質上相同，散熱元件920中所包含的積層L1~L5、基座920a、分支920b以及引腳920c的細節與散熱元件910中所包含的積層L1~L5、基座910a、分支910b以及引腳910c的細節相似或實質上相同，且連接部分922的細節與連接部分912/812/822的細節相似或實質上相同，故在此不再贅述。在一些實施例中，連接部分922被認為是散熱元件900B的一部分。

舉例來說，散熱元件920的基座920a、分支920b、引腳920c以及連接件920d不是一體成型的。在這種情況中，散熱元件920可以由以下方式形成，但不限於：將每個積層（例如，積層L1~L5）的基座920a和分支920b以一體成型來形成；然後，透過連接件920d，將積層（例如，積層L1~L5）相互彼此連接並將引腳920c連接到積層L1。舉例來說，基座920a、分支920b以及引腳920c為銅、銅合金或銀鑽石等，連接件920d為焊料接頭。然而，本公開不限於此。

舉例來說，如圖61所示，散熱元件900B從半導體晶粒100延伸到半導體200，且不交疊於支撐結構600。散熱元件920的所示頂表面S920t可以高於支撐結構600的所示頂表面S600t，如圖61所示。替代地，散熱元件920的所示頂表面S920t可以低於支撐結構600的所示頂表面S600t，或者可以在支撐結構600的所示頂表面S600t所在的高度水平。

在一些實施例中，散熱元件900B的寬度W920沿方向Z是恆定的，如圖61所示。然而，本公開不限於此。舉例來說，如圖62所示，半導體封裝體模組2010包括散熱元件900C，而不是散熱元件900B。在這種情況中，圖62所示的散熱元件900C類似於圖61所示的散熱元件900B；不同的是，散熱元件900C的寬度W920在方向Z上從積層L1朝向積層L5增加。舉例來說，如圖62所示，散熱元件900C從半導體晶粒100延伸到半導體200，並與支撐結構600交疊。

替代地，額外的塗佈層（例如，塗佈層930、塗佈層940或塗佈層930、940中的兩者）可以部分地或完全地塗覆到散熱元件上。舉例來說，圖63所示的半導體封裝體模組2012類似於圖61所示的半導體封裝體模組2008；不同的是，半導體封裝體模組2012還包括設置散熱元件920的表面之上的一或多個塗佈層930。在一些實施例中，如圖63所示，只有散熱元件920的基座920a的主側（如，主側S9、S10、S11、S12以及S13）塗有塗佈層930。儘管未示出，但在其他實施例中，不與連接部分922接觸但與介電冷卻劑54（如圖2所示）接觸的散熱元件920的表面（例如，主側S9~S13、與基座920a的主側S9~S13相應的相對側及/或連接主側和相應的相對側的各自側壁）塗有塗佈層930。

又一實例，圖64所示的半導體封裝體模組2014類似於圖61所示的半導體封裝體模組2008；不同的是，半導體封裝體模組2014還包括設置在散熱元件920表面之上的一或多個塗佈層940。在一些實施例中，如圖64所示，只有散熱元件920的基座920a的主側（如，主側S9~S13）塗有塗佈層940。儘管未示出，但在其他實施例中，不與連接部分922接觸但與介電冷卻劑54（如圖2所示）接觸的散熱元件920的表面（例如，主側S9~S13、與基座920a的主側S9~S13相應的相對側及/或連接主側和相應的相對側的各自側壁）塗有塗佈層940。

儘管未示出，散熱元件920的一部分或全部可以獨立地塗覆有塗佈層930和塗佈層940兩者。在這種情況中，散熱元件920可以被塗佈層930包覆，塗佈層930可以被塗佈層940包覆。在上面的實施例中，區域R1和區域R2共用一個具有3D結構的散熱元件。然而，本公開不限於此；替代地，區域R1和區域R2可以採用各自具有3D結構的不同散熱元件，其中這些不同的散熱元件可以彼此間不直接接觸。

在這種情況中，半導體封裝體模組2000、2002、2004、2006、2008、2010、2012及2014與當前製造製程兼容，並被設計為與兩相浸沒式冷卻設備（例如，圖2中所示的浸沒式冷卻設備50）或單相浸沒式冷卻設備（未示出）兼容。這樣，在圖2所示的上升蒸汽沿著氣泡路徑BP移動，所述氣泡路徑BP穿過散熱元件910及/或散熱元件920的空間，其中自半導體封裝體P1產生的熱能透過散熱元件910及/或散熱元件920（在垂直方向中）和金屬化層700（在水平方向中）移除。由於3D結構，可以大大提供更多的散熱面積。此外，基座910a和基座920a可以獨立地被稱為散熱元件（例如，散熱元件910、920）中的水平部分，並且分支910b、920b以及引腳910c、920c可以獨立地被稱為散熱元件（例如，散熱元件910、920）中的垂直部分。

在替代實施例中，具有微結構的一或多個散熱元件（例如，散熱元件810、820、850A、850B、850C及/或它們的修改/變動）和具有3D結構的一或多個散熱元件（例如，散熱元件910、920及/或它們的修改/變動）的組合可以在一個半導體封裝體模組中被採用，在本公開中。圖65示出根據本公開的一些實施例的半導體封裝體模組3000的示意性剖視圖。圖66示出根據本公開的一些替代實施例的半導體封裝體模組3002的示意性剖視圖。與上述組件類似或實質上相同的組件將使用相同的參考編號，並且在本文中對相同組件的某些細節或說明（例如，形成和材料）及其關係（例如，相對定位配置和電連接）將不再予以贅述。

參照圖65，在一些實施例中，半導體封裝體模組3000包括半導體封裝體P1、電路基底500、支撐結構600、金屬化層700、散熱元件800J以及散熱元件900D。舉例來說，半導體封裝體P1接合至電路基底500並與之電性連接，且支撐結構600透過黏著劑620與電路基底500接合並與之連接。半導體封裝體P1可以進一步熱耦合到電路基底500。支撐結構600可以熱耦合、電耦合或者同時熱耦合及電耦合至電路基底500。在這種情況中，半導體封裝體P1與支撐結構600進一步電性隔離。由於支撐結構600，增強了半導體封裝體模組3000的翹曲控制。此外，熱能還可以從電路基底500傳遞到支撐結構600進行散熱。在一些實施例中，金屬化層700被設置在半導體封裝體P1之上（例如，物理接觸）並且與之熱耦合。舉例來說，半導體封裝體P1與金屬化層700為電性隔離。半導體封裝體P1、電路基底500、支撐結構600和金屬化層700的細節已在圖3至圖7中討論過，因此為了簡潔在此不再贅述。在這種情況中，電路基底500被安裝到印刷電路板MB並與之電耦合（如圖1中所示）。

在一些實施例中，散熱元件800J和散熱元件900D被安裝在金屬化層700上，其中金屬化層700設置在散熱元件800J和半導體封裝體P1之間以及在散熱元件900D和半導體封裝體P1之間。在一些實施例中，散熱元件800J和散熱元件900D透過金屬化層700與半導體封裝體P1熱耦合並電性隔離。由於散熱元件800J和散熱元件900D，可以大大提供更多的散熱面積，從而增強浸沒式冷卻設備50中的半導體封裝體模組3000的散熱（且不短路）。也就是說，由於散熱元件800J和散熱元件900D的存在，每個半導體封裝體模組3000實現了更好的熱控制，從而提高每個半導體封裝體模組3000中所包含的半導體封裝體P1的效能，進而確保半導體封裝體模組3000的可靠度。

如圖65所示，舉例來說，散熱元件800J包括多個散熱元件820，散熱元件820透過連接部分822與在區域R2上的金屬化層700接合並與之熱耦合。在這種情況中，散熱元件900D包括散熱元件910，其中散熱元件910透過連接部分912與在區域R1上的金屬化層700接合並與之熱耦合。散熱元件820和連接部分822的細節已在圖3到圖49中討論過，散熱元件910和連接部分912的細節已在圖50到圖60中討論過，因此為了簡潔起見，在此不再贅述。在一些實施例中，連接部分822被認為是散熱元件800J的一部分，且連接部分912被認為是散熱元件900D的一部分。

在一些實施例中，在兩個鄰近的散熱元件820和散熱元件910之間存在有間距G3，所述間距G3的範圍從大約50μm到大約5mm。如圖65所示，散熱元件910可在散熱元件820上方側向地延伸。舉例來說，沿方向Z在垂直投影中，散熱元件910與散熱元件820重疊。在這種情況中，在方向Z上，散熱元件910與散熱元件820以距離G5彼此間隔開，所述距離G5的範圍從大約0.5mm到大約10mm。替代地，一或多個塗佈層（例如，塗佈層830及/或840）可以被設置在散熱元件820之上。替代地，一或多個塗佈層（例如，塗佈層930及/或940）可以被設置在散熱元件910之上。

然而，本公開不限於此。對於散熱元件800J，散熱元件820可以採用圖9到圖49所示的修改/變動，且可以結合或不結合圖8A到圖8D所示的修改/變動。散熱元件900D（包括，散熱元件910）可以被散熱元件900E（包括散熱元件920）取代，參見圖66的半導體封裝體模組3002。散熱元件920的細節已在圖61中討論過，在此不再贅述。在這種情況中，半導體封裝體模組3000和半導體封裝體模組3002與當前製造製程兼容，並且被設計為與兩相浸沒式冷卻設備（例如，圖2中所示的浸沒式冷卻設備50）或單相浸沒式冷卻設備（未示出）兼容。儘管未示出，區域R1可以採用具有微結構的散熱元件（例如，散熱元件810、850A、850B、850C及/或它們的修改/變動），而區域R2可以獨立地採用具有3D結構的散熱元件（例如，散熱元件910、920及/或它們的修改/變動）。

在本公開中，散熱元件800、800A、800B、800C、800D、800E、800F、800G、800H、800I、800J、900、900A、900B、900C、900D以及900E可以獨立地被稱為散熱模組。在這種情況中，散熱元件810、820、850A、850B、850C和它們的修改/變動（例如810A、810B、810C、810D、810'、810A’’810B’、810C’以及810D'等）被稱為具有微結構的散熱元件。另一方面，散熱元件910、920和它們的修改/變動被稱為具有3D結構的散熱元件。在一些實施例中，連接部分812、822及/或852被視為散熱元件800、800A、800B、800C、800D、800E、800F、800G、800H、800I、800J中之一者的一部分，並且連接部分912及/或連接部分922被視為散熱元件900、900A、900B、900C、900D以及900E中之一者的一部分。

根據一些實施例，一種半導體封裝體模組包括封裝體、導電層以及散熱模組。所述封裝體包括半導體晶粒。所述導電層設置在所述封裝體之上。所述散熱模組設置在所述導電層之上，且所述封裝體和所述散熱模組抵靠在所述導電層的相對的兩個側上，其中所述散熱模組透過所述導電層與所述封裝體熱耦合並與之電性隔離。

根據一些實施例，在所述的半導體封裝體模組中，所述導電層的側壁與所述封裝體的側壁對齊，所述導電層的第一側與所述封裝體接觸，所述導電層的第二側與所述散熱模組接觸，其中所述側壁沿著所述封裝體和所述導電層的堆疊方向連接所述第一側和所述第二側。根據一些實施例，在所述的半導體封裝體模組中，所述散熱模組包括：散熱元件；以及連接部分，其中所述連接部分連接且熱耦合所述散熱元件與所述導電層。根據一些實施例，在所述的半導體封裝體模組中，所述散熱元件包括沿所述封裝體和所述導電層的所述堆疊方向延伸的具有柱狀形式的微結構，其中在垂直於所述堆疊方向的平面中，所述微結構的橫截面的形狀包括圓形或橢圓形形狀、平面或彎曲的壁狀形狀、半環狀形狀、鰭狀形狀或它們的組合。根據一些實施例，在所述的半導體封裝體模組中，所述散熱元件包括：基座，沿垂直於所述封裝體和所述導電層的堆疊方向的平面延伸；以及多個分支，沿所述堆疊方向延伸並設置在所述基座的遠離所述封裝體的側之上，其中所述連接部分連接所述基座和所述導電層。根據一些實施例，在所述的半導體封裝體模組中，所述多個分支彼此互相間隔開並且獨立地包括貫穿其中的多個分開的開口，並且所述多個分開的開口沿所述平面延伸。根據一些實施例，在所述的半導體封裝體模組中，所述散熱元件包括： 至少一個水平部分，沿垂直於所述封裝體和所述導電層的堆疊方向的平面延伸；多個第一垂直部分，沿所述堆疊方向延伸並設置在所述至少一個水平部分的遠離所述封裝體的第三側之上；以及多個第二垂直部分，沿所述堆疊方向延伸並設置在所述至少一個水平部分的朝向所述封裝體的第四側之上，其中所述第三側沿所述堆疊方向與所述第四側相對，其中所述連接部分連接所述多個第二垂直部分和所述導電層。根據一些實施例，在所述的半導體封裝體模組中，所述至少一個水平部分包括實心板或具有貫穿其中的多個開口的板。根據一些實施例，所述的半導體封裝體模組更包括：電路基底，接合至所述封裝體並與之電耦合；支撐結構，接合至所述電路基底並圍繞所述封裝體和所述導電層；以及多個導電連接件，設置在所述電路基底之上並與之電耦合，所述電路基底設置在所述封裝體與所述多個導電連接件之間。

根據一些實施例，一種半導體封裝體模組包括電路基底、封裝體、支撐結構、金屬化層、散熱模組以及多個導電端子。所述電路基底具有第一側以及與所述第一側相對的第二側。所述封裝體設置在所述第一側上並與所述電路基底電耦合，其中所述封裝體包括設置有第一半導體晶粒的第一區域以及設置有第二半導體晶粒的第二區域，所述第二區域位在所述第一區域旁邊。所述支撐結構設置在所述第一側上並圍繞著所述封裝體。所述金屬化層設置在所述封裝體之上並且覆蓋所述第一區域以及所述第二區域，且所述封裝體設置在所述電路基底和所述金屬化層之間。所述散熱模組設置在所述金屬化層之上，所述封裝體與所述散熱模組抵靠在所述金屬化層的相對的兩個側上，其中所述散熱模組透過所述金屬化層與所述封裝體熱耦合並與之電性隔離。所述多個導電端子設置在第二側上並且電耦合到所述電路襯底。

根據一些實施例，在所述的半導體封裝體模組中，所述散熱模組包括在所述第一區域上方佈置成第一陣列的第一多個微結構以及在所述第二區域上方佈置成第二陣列的第二多個微結構。根據一些實施例，在所述的半導體封裝體模組中，所述第一多個微結構的整體的熱導率不同於所述第二多個微結構的整體的熱導率。根據一些實施例，在所述的半導體封裝體模組中，所述第一多個微結構中的至少一個微結構的熱導率不同於所述第一多個微結構中的其他微結構，及/或所述第二多個微結構中的至少一個微結構的熱導率不同於所述第二多個微結構中的其他微結構。根據一些實施例，在所述的半導體封裝體模組中，所述散熱模組包括其內形成有多個孔隙的3D結構，所述3D結構跨越所述第一區域和所述第二區域。根據一些實施例，所述的半導體封裝體模組更包括：塗佈層，設置在所述散熱模組之上，其中所述塗佈層包括芯吸結構或表面處理層。根據一些實施例，一種電子設備包括：電子系統，包括：印刷電路板；以及多個所述半導體封裝體模組，附接至並電耦合至所述印刷電路板；以及貯槽，容納所述電子系統並填充有介電冷卻劑，其中所述電子系統浸沒在所述介電冷卻劑的浴中。根據一些實施例，所述的電子設備更包括位於所述介電冷卻劑的所述浴上方的冷凝器。

依據一些實施例，一種製造半導體封裝體模組的方法包括以下步驟：提供包括半導體晶粒的封裝件；在所述封裝體上方設置導電層；以及在所述導電層上方設置散熱模組，所述封裝體和所述散熱模組抵靠在所述導電層的相對的兩個側上，其中所述散熱模組透過所述導電層與所述封裝體熱耦合並與之電性隔離。

根據一些實施例，所述的方法更包括：透過燒結製程在所述散熱模組上方形成塗佈層，其中所述塗佈層包括芯吸結構；及/或透過表面處理製程在所述散熱模組上方形成塗佈層，其中所述塗佈層包括低表面能量層或高表面能量層。根據一些實施例，在所述的方法中，將所述散熱模組設置在所述導電層之上之前，所述方法更包括形成所述散熱模組，其中形成所述散熱模組包括：形成包括沿所述封裝體和所述導電層的堆疊方向延伸的具有柱狀形式的微結構之散熱元件，其中在垂直於所述堆疊方向的平面中，所述微結構的橫截面的形狀包括圓形或橢圓形形狀、平面或彎曲的壁狀形狀、半環狀形狀、鰭狀形狀或它們的組合；形成具有微結構之散熱元件，其中所述散熱元件包括沿垂直於所述封裝體和所述導電層的堆疊方向的平面延伸的基座以及沿所述堆疊方向延伸並設置在所述基座的遠離所述封裝體的側之上的多個分支；及/或形成具有3D結構之散熱元件，其中所述3D結構包括沿垂直於所述封裝體和所述導電層的堆疊方向的平面延伸的至少一個水平部分、沿所述堆疊方向延伸並設置在所述至少一個水平部分的遠離所述封裝體的第三側之上的多個第一垂直部分、以及沿所述堆疊方向延伸並設置在所述至少一個水平部分的朝向所述封裝體的第四側之上的多個第二垂直部分，其中所述第三側沿所述堆疊方向與所述第四側相對。

以上概述了若干實施例的特徵，以使熟習此項技術者可更佳地理解本揭露的各個態樣。熟習此項技術者應理解，他們可容易地使用本揭露作為設計或修改其他製程及結構的基礎來施行與本文中所介紹的實施例相同的目的及/或達成與本文中所介紹的實施例相同的優點。熟習此項技術者亦應認識到，該些等效構造並不背離本揭露的精神及範圍，而且他們可在不背離本揭露的精神及範圍的條件下對其作出各種改變、代替及變更。

10:電子系統 50:浸沒式冷卻設備 52:貯槽 54:介電冷卻劑 56:冷凝器 80:模版 82、84:孔洞 100、200、200A、200B:半導體晶粒 110:半導體基底 120:內連線結構 122:層間介電層 124:經圖案化導電層 130:鈍化層 140、240:導通孔 186:狹縫 210:基礎晶粒 220:堆疊晶粒 230、400:絕緣包封體 300:中介層 310:基底 320:通孔 330:重佈線路結構 332:介電結構 334、530、700:金屬化層 340、350、560:導電連接件 500:電路基底 510、520:接合墊 540、550:表面裝置 600:支撐結構 620:黏著劑 800、800A、800B、800C、800D、800E、800F、800H、800I、800J、810、810’、810A、810A-1、810A-2、810A’、810B、810B’、810C、810C’、810D、810D’、820、850A、850B、850C、900、900A、900B、900C、900D、900E、910、920:散熱元件 810b、850a、910a、920a:基座 810p:突出部 812、822、852、912、922:連接部分 812-1:第一連接部分 812m、822m、910m、912m:助焊劑部分 830、840、930、940:塗佈層 850b、910b、920b:分支 850b-1:主體 850b-2、910c、920c:引腳 850c、920d:連接件 850op、910op:開口 850tr、910tr:溝渠 1000、1002、1004、1006、1008、1010、1012、1014、1016、1018、2000、2002、2004、2006、2008、2010、2012、2014、3000、3002:半導體封裝體模組 AA:橫截面線 B:框 BP:氣泡路徑 BS:背側 FS:前側 G1、G2、G3:間隔 G4、G5:距離 L1、L2、L3、L4、L5:積層 MB:印刷電路板 P1:半導體封裝體 R1、R2:區域 RP:返回路徑 S100b、S110b、S200b:背側表面 S110t:前側表面 S1、S310b、S310t、S510b、S510t、S700t:表面 S2、S3、S4、S5、S6、S7、S8、S9、S10、S11、S12、S13:主側 S400t、S600t、S810t、S820t、S850t、S910t、S920t:頂表面 SW810:側壁 T810、T820:高度 UF1、UF2:底部填充劑 W810、W820、W910、W920:寬度 X、Y、Z:方向

結合附圖閱讀以下詳細說明，會最佳地理解本揭露的各個態樣。應注意，根據本行業中的標準慣例，各種特徵並非按比例繪製。事實上，為使論述清晰起見，可任意增大或減小各種特徵的尺寸。 圖1示出根據本公開的一些實施例的電子系統（electronic system）的平面示意圖。 圖2示出根據本公開的一些實施例的多個電子系統放置在浸沒式冷卻設備（immersion cooling apparatus）中的示意性三維側視圖。 圖3示出根據本公開的一些實施例安裝在電子系統之上的半導體封裝體模組（semiconductor package module）的示意性剖視圖。 圖4至圖7示出根據本公開的一些實施例的製造半導體封裝體模組的方法的示意性剖視圖。 圖8A至圖8D分別示出本公開的一些實施例的半導體封裝體模組的半導體晶粒和散熱元件（thermal dissipating element）的相對位置的平面示意圖。 圖9、圖11、圖13、圖15和圖17分別示出根據本公開的一些實施例的散熱元件的各種形狀的示意性三維側視圖。 圖10、圖12、圖14、圖16和圖18是分別在圖9、圖11、圖13、圖15和圖17中所示的散熱元件的示意性俯視圖。 圖19至圖23分別示出根據本公開的一些實施例的散熱元件和狹縫的各種架構的示意性三維側視圖。 圖24至圖28分別示出根據本公開的一些實施例的具有不同材料的散熱元件的各種架構的示意性三維側視圖。 圖29至圖33分別示出根據本公開的一些實施例的具有額外的塗佈層的散熱元件的各種架構的示意性三維側視圖。 圖34至圖38分別示出根據本公開的一些替代實施例的具有額外的塗佈層的散熱元件的各種架構的示意性三維側視圖。 圖39至圖40分別示出根據本公開的一些實施例的具有堆疊結構的散熱元件的各種架構的示意性三維側視圖。 圖41至圖46分別示出根據本公開的一些實施例的具有不同的高度及/或寬度的散熱元件的半導體封裝體模組的示意性剖視圖。 圖47至圖49分別示出根據本公開的一些實施例的具有堆疊結構的散熱元件的半導體封裝體模組的示意性剖視圖。 圖50示出根據本公開的一些實施例的半導體封裝體模組的示意性剖視圖。 圖51至圖52示出根據本公開的一些實施例的製造半導體封裝體模組的方法的示意性剖視圖。 圖53至圖57分別示出根據本公開的一些實施例的在半導體封裝體模組中的散熱元件的部分俯視示意圖。 圖58至圖60分別示出根據本公開的一些替代實施例的半導體封裝體模組的示意性剖視圖。 圖61至圖64分別示出根據本公開的一些替代實施例的半導體封裝體模組的示意性剖視圖。 圖65示出根據本公開的一些實施例的半導體封裝體模組的示意性剖視圖。 圖66示出根據本公開的一些替代實施例的半導體封裝體模組的示意性剖視圖。

100、200:半導體晶粒

110:半導體基底

120:內連線結構

122:層間介電層

124:經圖案化導電層

130:鈍化層

140、240:導通孔

210:基礎晶粒

220:堆疊晶粒

230、400:絕緣包封體

300:中介層

310:基底

320:通孔

330:重佈線路結構

332:介電結構

334、530、700:金屬化層

340、350、560:導電連接件

500:電路基底

510、520:接合墊

540、550:表面裝置

600:支撐結構

620:黏著劑

800、810、820:散熱元件

812、822:連接部分

1000:半導體封裝體模組

G1、G2、G3:間隔

P1:半導體封裝體

R1、R2:區域

S100b、S110b、S200b:背側表面

S110t:前側表面

S310b、S310t、S510b、S510t、S700t:表面

S400t、S600t、S810t、S820t:頂表面

UF1、UF2:底部填充劑

X、Y、Z:方向

Claims (1)

1. 一種半導體封裝體模組，包括： 封裝體，包括半導體晶粒； 導電層，設置在所述封裝體之上；以及 散熱模組，設置在所述導電層之上，所述封裝體和所述散熱模組抵靠在所述導電層的相對的兩個側上，其中所述散熱模組透過所述導電層與所述封裝體熱耦合並與之電性隔離。

Images