[go: up one dir, main page]

TW202310164A - 半導體裝置的製作方法 - Google Patents

半導體裝置的製作方法 Download PDF

Info

Publication number
TW202310164A
TW202310164A TW111119656A TW111119656A TW202310164A TW 202310164 A TW202310164 A TW 202310164A TW 111119656 A TW111119656 A TW 111119656A TW 111119656 A TW111119656 A TW 111119656A TW 202310164 A TW202310164 A TW 202310164A
Authority
TW
Taiwan
Prior art keywords
fin
active
gate
fins
dummy
Prior art date
Application number
TW111119656A
Other languages
English (en)
Inventor
蔡雅怡
林士堯
張棋翔
陳韋翰
古淑瑗
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202310164A publication Critical patent/TW202310164A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H10D30/0243—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET] using dummy structures having essentially the same shapes as the semiconductor bodies, e.g. to provide stability
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0151—Manufacturing their isolation regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0193—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices the components including FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/834—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET] comprising FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0135—Manufacturing their gate conductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0158—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including FinFETs

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Element Separation (AREA)

Abstract

說明半導體裝置的製作方法。提供基板。形成自基板延伸的多個鰭狀物，且鰭狀物包括第一組主動鰭狀物配置於主動區中，並包括具有至少一部分位於非主動區中的非主動鰭狀物。主動鰭狀物隔有相鄰的主動區之間的第一溝槽區，非主動鰭狀物與最接近的主動鰭狀物隔有第二溝槽區，且第二溝槽區的寬度大於第一溝槽區的寬度。虛置鰭狀物形成於第二溝槽區中的隔離介電層上，且虛置鰭狀物位於第一組主動鰭狀物與非主動鰭狀物之間。虛置閘極形成於鰭狀物上。閘極隔離結構位於虛置鰭狀物與非主動鰭狀物之間，並分隔虛置閘極的多個區域。

Description

半導體裝置的製作方法
本發明實施例一般關於半導體裝置，更特別關於含有切割多晶矽結構延伸於虛置鰭狀物與非主動鰭狀物之間的電晶體裝置。
半導體積體電路產業已經歷指數成長。積體電路材料與設計的技術進展，使每一代的積體電路比前一代具有更小且更複雜的電路。在積體電路演進中，功能密度(比如單位晶片面積的內連線裝置數目)通常隨著幾何尺寸(比如採用的製作製程所能產生的最小構件或線路)縮小而增加。尺寸縮小的製程通常有利於增加產能並降低相關成本。尺寸縮小亦增加積體電路結構(如三維電晶體)與製程的複雜度。為了實現這些進展，積體電路的處理與製造方法亦需類似發展。舉例來說，當裝置尺寸持續縮小，場效電晶體的裝置效能(比如與多種缺陷相關的裝置效能劣化)與製作成本的挑戰越來越大。雖然解決挑戰的方法通常適用，但仍無法完全符合所有方面的需求。
本發明一實施例揭露半導體裝置的製作方法。提供基板。形成第一開口於第一主動鰭狀物與第二主動鰭狀物之間，並形成第二開口於第一主動鰭狀物與具有至少一非主動部分位於非主動區中的非主動鰭狀物之間，且第二開口比第一開口寬。形成隔離介電層於基板上，且第一主動鰭狀物、第二主動鰭狀物、與非主動鰭狀物延伸穿過隔離介電層。提供虛置鰭狀物於第二開口中的隔離介電層上。虛置鰭狀物位於第一主動鰭狀物與非主動鰭狀物之間。形成虛置閘極於第一主動鰭狀物、第二主動鰭狀物、與非主動鰭狀物上，且第一主動鰭狀物、第二主動鰭狀物、與非主動鰭狀物延伸至虛置閘極中。形成閘極隔離結構以穿過虛置閘極並接觸隔離介電層。閘極隔離結構位於虛置鰭狀物與非主動鰭狀物之間並分隔虛置閘極的多個區域。
本發明另一實施例揭露半導體裝置。半導體裝置包括基板。隔離介電層位於基板上並具有水平上表面。多個鰭狀物自基板延伸。鰭狀物包括第一組主動鰭狀物配置於主動區中，並包括具有至少一部分位於非主動區中的非主動鰭狀物。虛置鰭狀物位於隔離介電層之上以及第一組主動鰭狀物與非主動鰭狀物之間。主動閘極位於第一組主動鰭狀物上但不位於非主動鰭狀物上，並接觸隔離介電層。閘極隔離結構延伸穿過主動閘極並接觸隔離介電層。閘極隔離結構位於虛置鰭狀物與非主動鰭狀物之間並分開主動閘極的多個區域。自非主動鰭狀物至最靠近的主動鰭狀物的寬度，大於或等於虛置鰭狀物的寬度與兩倍的最小製程空間的總和。
本發明又一實施例揭露半導體裝置。半導體裝置包括基板。隔離介電層位於基板上並具有水平上表面。多個鰭狀物自基板延伸。鰭狀物包括第一組主動鰭狀物配置於主動區中，並包括具有至少一部分位於非主動區中的非主動鰭狀物。虛置鰭狀物，位於隔離介電層之中以及第一組主動鰭狀物與非主動鰭狀物之間。主動閘極，位於第一組主動鰭狀物上但不位於非主動鰭狀物上，並接觸隔離介電層。閘極隔離結構延伸穿過主動閘極並接觸隔離介電層。閘極隔離結構位於虛置鰭狀物與非主動鰭狀物之間以分隔主動閘極的多個區域。自閘極隔離結構的下表面至主動閘極的上表面的高度，大於或等於自隔離介電層至第一組主動鰭狀物的上表面的高度與自第一組主動鰭狀物的上表面至主動閘極的上表面的高度的總和。
下述詳細描述可搭配圖式說明，以利理解本發明的各方面。值得注意的是，各種結構僅用於說明目的而未按比例繪製，如本業常態。實際上為了清楚說明，可任意增加或減少各種結構的尺寸。
下述內容提供的不同實施例或實例可實施本發明的不同結構。下述特定構件與排列的實施例係用以簡化本發明內容而非侷限本發明。舉例來說，形成第一構件於第二構件上的敘述包含兩者直接接觸的實施例，或兩者之間隔有其他額外構件而非直接接觸的實施例。此外，本發明之多個實例可重複採用相同標號以求簡潔，但多種實施例及/或設置中具有相同標號的元件並不必然具有相同的對應關係。
此外，空間相對用語如「在…下方」、「下方」、「較低的」、「上方」、「較高的」、或類似用詞，用於描述圖式中一些元件或結構與另一元件或結構之間的關係。這些空間相對用語包括使用中或操作中的裝置之不同方向，以及圖式中所描述的方向。當裝置轉向不同方向時(旋轉90度或其他方向)，則使用的空間相對形容詞也將依轉向後的方向來解釋。
在互補式半導體裝置製作製程中，可製作大量的半導體裝置如場效電晶體於單一晶圓上。非平面電晶體裝置結構如鰭狀電晶體(通常視作鰭狀場效電晶體)可比平面電晶體更能增加裝置密度與效能。一些先進的非平面電晶體裝置結構如奈米片(或奈米線電晶體)可比鰭狀場效電晶體更能增加效能。與閘極結構部分包覆(如跨過)通道的鰭狀場效電晶體相較，奈米片電晶體的閘極結構通常包覆一或多個奈米片的所有周長以改善通道電流的控制。舉例來說，在類似尺寸的鰭狀場效電晶體與奈米片電晶體中，奈米片電晶體的驅動電流(如開啟電流)較大且臨界漏電流(如關閉電流)較小。閘極結構完全包覆通道的電晶體，可視作全繞式閘極電晶體或全繞式閘極場效電晶體。
本發明多種實施例提供半導體裝置，其可包括鰭狀場效電晶體、全繞式閘極場效電晶體、或奈米片場效電晶體。
本發明實施例的內容關於形成非平面電晶體如鰭狀場效電晶體、全繞式閘極場效電晶體、或奈米片場效電晶體，更特別關於製作半導體裝置的方法。提供基板。第一開口形成於第一主動鰭狀物與第二主動鰭狀物之間，而第二開口形成於第一主動鰭狀物與具有至少一非主動部分於非主動區中的非主動鰭狀物之間，且第二開口比第一開口寬。隔離介電層形成於基板上，而鰭狀物延伸穿過隔離介電層。虛置鰭狀物形成於第二開口中的隔離介電層上。虛置鰭狀物位於第一主動鰭狀物與非主動鰭狀物之間。虛置閘極形成於第一主動鰭狀物、第二主動鰭狀物、與非主動鰭狀物上，且第一主動鰭狀物、第二主動鰭狀物、與非主動鰭狀物延伸至虛置閘極中。閘極隔離結構穿過虛置閘極並接觸隔離介電層。閘極隔離結構位於虛置鰭狀物與非種動鰭狀物之間，並分開虛置閘極的區域。
以上述方法形成的半導體裝置有利於減少裝置尺寸、增加良率、並使後續形成閘極隔離結構或切割多晶矽於虛置閘極(如虛置多晶矽)中的製程具有較大的製程容許範圍(如末端蓋製程容許範圍)。在金屬閘極填充之前形成切割多晶矽於虛置多晶矽上，可與虛置多晶矽移除步驟、金屬再填充步驟、以及MPG製程共用末端蓋的製程容許範圍。閘極隔離結構可解決製程容許範圍的問題，比如將切割多晶矽置於虛置鰭狀物與非主動鰭狀物(具有至少一非主動部分於非主動區中)之間。藉由將切割多晶矽置於虛置鰭狀物與非主動鰭狀物之間，而非將切割多晶矽直接置於虛置鰭狀物上，切割多晶矽的形成步驟可去除切割多晶矽製程變異與末端蓋的關聯，以提供較大的末端蓋製程容許範圍。
圖1係本發明一或多個實施例中，形成非平面電晶體裝置的方法100的流程圖。舉例來說，方法100的至少一些步驟可用於形成鰭狀場效電晶體裝置(或全繞式閘極電晶體裝置)。此外，方法100可用於形成個別導電型態的鰭狀場效電晶體裝置(或全繞式閘極電晶體裝置)，比如n型電晶體裝置或p型電晶體裝置。此處所述的用語「n型」可指以電子作為導電載子的電晶體的導電型態，而此處所述的用語「p型」可指以電洞作為導電載子的電晶體的導電型態。
圖1顯示本發明一或多個實施例中，形成半導體裝置的方法100的流程圖。值得注意的是，方法100僅用於舉例而非侷限本發明實施例。在一些實施例中，半導體裝置包括至少部分的鰭狀場效電晶體，但可包括任何多種其他電晶體(比如全繞式閘極場效電晶體或奈米片場效電晶體)，其亦屬本發明實施例的範疇。
如圖1所示，方法100一開始的步驟102提供半導體基板。方法100的步驟104接著形成主動鰭狀物與非主動鰭狀物，其延伸出半導體基板的主要表面。方法100的步驟106接著形成隔離介電層於鰭狀物中。方法100的步驟108接著形成虛置鰭狀物。方法100的步驟110接著形成虛置閘極。方法100的步驟112接著磊晶形成源極/汲極結構。方法100的步驟114接著形成層間介電層。方法100的步驟116接著形成隔離結構以穿過虛置閘極。方法100的步驟118接著移除虛置閘極並置換成主動閘極。
在下述內容中，方法100的步驟關於半導體裝置200於多種製作階段的圖式。在一些實施例中，半導體裝置200可為鰭狀場效電晶體。在其他實施例中，半導體裝置200可為全繞式閘極場效電晶體或奈米片場效電晶體。
在一些實施例中，圖2對應圖1的步驟102，係半導體裝置200的圖式，其包括基板202。在一些實施例中，以光敏層208覆蓋基板202，之後圖案化基板202以形成半導體裝置的一或多個鰭狀物，其將說明於下述步驟。
對鰭狀場效電晶體結構而言，基板202可為半導體基板如基體半導體、絕緣層上半導體基板、或類似物，其可摻雜(如摻雜p型或n型摻質)或未摻雜。基板202可為晶圓如矽晶圓。一般而言，絕緣層上半導體基板包括半導體材料層形成於絕緣層上。舉例來說，絕緣層可為埋置氧化物層、氧化矽層、或類似物。可提供絕緣層於基板上，通常為矽基板或玻璃基板。亦可採用其他基板如多層基板或組成漸變基板。在一些實施例中，基板202的半導體材料可包括矽、鍺、半導體化合物(如碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦、及/或銻化銦)、半導體合金(如矽鍺、磷砷化鎵、砷化鋁銦、砷化鋁鎵、砷化鎵銦、磷化鎵銦、及/或磷砷化鎵銦)、或上述之組合。
在一些實施例中，圖3對應圖1的步驟104，係半導體裝置200於多種製作階段之一的圖式，其包括多個鰭狀物212 (如主動鰭狀物212a與非主動鰭狀物212b)。如圖所示，溝槽213位於相鄰的鰭狀物212之間。值得注意的是雖然圖3 (與下述圖式)所示的實施例中具有三個鰭狀物212，但可採用具有對應圖案的光敏層208 (見圖2)形成所需數目的鰭狀物於半導體基板202上。如此一來，當彼此平行的多個鰭狀物形成於基板202上，鰭狀物可彼此隔有對應的溝槽213。
舉例來說，鰭狀物212的形成方法可為光微影製程。舉例來說，可在光微影製程中圖案化圖2中的光敏層208以作為蝕刻遮罩，並蝕刻基板202以形成鰭狀物212與鰭狀物212之間的溝槽213於基板202中。夾設於溝槽213之間的半導體基板202的部分因此形成鰭狀物212。鰭狀物212各自由基板202向上延伸。溝槽213可為彼此平行且彼此緊密排列的帶狀物(在半導體裝置200的上視圖中)。在形成鰭狀物212之後，可移除光敏層208 (未圖示於圖3以求圖式清楚)。之後可進行清潔製程以移除半導體基板202的原生氧化物。舉例來說，清潔步驟可採用稀氫氟酸或類似物。
鰭狀物212配置為第一組的主動鰭狀物212a與非主動鰭狀物212b。第一組的主動鰭狀物212a配置於主動區220中，而非主動鰭狀物212b配置為具有至少一非主動部分位於非主動區222中。非主動鰭狀物212b具有至少一部分配置於非主動區222中，其可對應多晶矽擴散邊緣區PODE (其中虛置閘極多晶矽位於鰭狀物邊緣)。非主動鰭狀物212b亦可具有主動的一部分。第一組主動鰭狀物212a配置於主動區220中，且可對應非多晶矽擴散邊緣區Non-PODE。標號212泛指鰭狀物，而標號212a及212b分別指主動鰭狀物與非主動鰭狀物。
圖14係多晶矽擴散邊緣區PODE與非多晶矽擴散邊緣區Non-PODE的一般示意圖。裝置包括非主動鰭狀物212b (其至少一部分位於多晶矽擴散邊緣區PODE中)，而中間虛置閘極結構600 (多晶矽)位於非主動鰭狀物212b的邊緣上。與左側虛置閘極結構600交錯的非主動鰭狀物212b的部分仍為主動。裝置亦包括主動鰭狀物212a於非多晶矽擴散邊緣區Non-PODE中，其與多晶矽擴散邊緣區PODE至少部分地隔有閘極隔離結構910 (切割多晶矽)。
如圖3所示，位於非主動鰭狀物212b與最接近的主動鰭狀物212a (如圖3中最右側的主動鰭狀物212a)之間的溝槽213的寬度，可大於相鄰的主動鰭狀物212a之間的溝槽213的寬度。這可使後續形成的虛置鰭狀物，易於形成在與非主動鰭狀物212b相鄰的溝槽213中。較寬的溝槽213的形成方法，可為圖案化與非主動鰭狀物212b相鄰的較寬溝槽以形成鰭狀物212，或形成與非主動鰭狀物212b相鄰的主動鰭狀物212a並移除相鄰的主動鰭狀物212a。形成較寬的溝槽213的方法，可採用光微影技術。
在一些實施例中，圖4對應圖1的步驟106，係半導體裝置200於多種製作階段之一的圖式，其包括隔離區400。隔離區400的組成為絕緣材料如隔離介電層，其可使相鄰的鰭狀物彼此電性隔離。絕緣材料可為氧化物如氧化矽、氮化物、類似物、或上述之組合，且其形成方法可為高密度電漿化學氣相沉積、可流動的化學氣相沉積(比如在遠端電漿系統中沉積化學氣相沉積為主的材料，之後固化材料使其轉變成另一材料如氧化物)、類似方法、或上述之組合。亦可採用其他絕緣材料及/或其他形成製程。在所述實施例中，絕緣材料為可流動的化學氣相沉積製程所形成的氧化矽。一旦形成絕緣材料，即可進行退火製程。平坦化製程如化學機械研磨可移除任何多餘的絕緣材料，並使隔離區400的上表面與鰭狀物212的上表面共平面(未圖示)。
在一些實施例中，隔離區400包括襯墊層(如襯墊氧化物，未圖示)位於每一隔離區400與基板202 (如鰭狀物212)之間的界面。在一些實施例中，形成襯墊氧化物以減少基板202與隔離區400之間的界面結晶缺陷。類似地，襯墊氧化物易可用於減少鰭狀物212與隔離區400之間的界面結晶缺陷。襯墊氧化物如氧化矽可為熱氧化物，其形成方法可為熱氧化基板202的表面層，但亦可採用其他合適的方法形成襯墊氧化物。
在一些實施例中，圖5對應圖1的步驟108，係半導體裝置200於多種製作階段之一的圖式，其包括虛置鰭狀物500。虛置鰭狀物500可形成於主動鰭狀物212a與非主動鰭狀物212b之間的隔離區400中。在使所有的隔離區400凹陷以形成淺溝槽隔離區並露出主動鰭狀物212a與非主動鰭狀物212b的上側區域之前，可形成虛置鰭狀物500於隔離區400中的凹陷中。凹陷的形成方法可為含蝕刻的光微影方法。舉例來說，光微影方法可包括乾蝕刻或採用稀氫氟酸的濕蝕刻以形成凹陷。虛置鰭狀物500的高度可小於、等於、或大於鰭狀物212的高度。
虛置鰭狀物500的組成可為虛置鰭狀物材料，其可沉積於凹陷510中。接著可移除多餘的虛置鰭狀物材料，且移除方法可為蝕刻或研磨。舉例來說，虛置鰭狀物材料可為介電材料。虛置鰭狀物材料可為氧化矽、氮化矽、碳化矽、碳氧化矽、氮氧化矽、碳氮化矽、碳氮氧化矽、或上述之組合。虛置鰭狀物材料的形成方法，可為高密度電漿化學氣相沉積、可流動的化學氣相沉積(比如在遠端電漿系統中沉積化學氣相沉積為主的材料，之後固化材料使其轉變成另一材料如氧化物)、類似方法、或上述之組合。在一些其他實施例中，虛置鰭狀物材料可包括高介電常數的介電材料。如此一來，虛置鰭狀物材料的介電常數大於約4.0，或甚至大於約7.0，且可包括鉿、鋁、鋯、鑭、鎂、鋇、鈦、鉛、或上述之組合的金屬氧化物或矽酸鹽。舉例來說，虛置鰭狀物材料可為氮化鉭、氧化鉭、或氧化鉿。高介電常數的虛置鰭狀物材料的形成方法可包括化學氣相沉積、分子束沉積、原子層沉積、電漿輔助化學氣相沉積、或類似方法。接著移除多餘的虛置鰭狀物材料，且移除方法可為回蝕刻或研磨。
接著使隔離區400凹陷以形成淺溝槽隔離區400，如圖5所示。隔離區400凹陷，使鰭狀物212的上側部分自相鄰的淺溝槽隔離區400之間凸起。換言之，鰭狀物212可自淺溝槽隔離區400的上表面401凸起。淺溝槽隔離區400的上表面401可為平坦表面(如圖示)、凸出表面、凹入表面(如碟化)、或上述之組合。藉由合適蝕刻，可使隔離區400的上表面平坦、凸出、及/或凹入。可採用可接受的蝕刻製程使隔離區400凹陷，比如對隔離區400的材料具有選擇性的蝕刻製程。舉例來說，可進行乾蝕刻或採用稀氫氟酸的濕蝕刻使隔離區400凹陷。
在一些實施例中，圖6對應圖1的步驟110，係半導體裝置200於多種製作階段之一的圖式，其包括虛置閘極結構600。
虛置閘極結構600的形成方法可為形成閘極層於鰭狀物212上，接著以化學機械研磨等方法平坦化閘極層。可沉積遮罩層於閘極層上。舉例來說，閘極層的組成可為多晶矽，但亦可採用其他材料。舉例來說，遮罩層的組成可為氮化矽或類似物。在形成層狀物如閘極層與遮罩層之後，可採用可接受的光微影與蝕刻技術圖案化遮罩層以形成遮罩。以可接受的蝕刻技術將遮罩的圖案轉移至閘極層，以形成虛置閘極結構600。圖案化的虛置閘極結構600可露出各自的鰭狀物212的區域，之後用於形成源極/汲極結構。
圖7對應圖1的步驟112，係半導體裝置200的圖式，其磊晶形成源極/汲極結構。圖7的剖視圖(沿著X-X方向)穿過源極/汲極結構，且平行於圖6的剖視圖(其穿過虛置閘極結構600)。
源極/汲極結構700的形成方法可為自鰭狀物212的露出部分磊晶成長半導體材料。多種合適方法可用於磊晶成長源極/汲極結構700，比如有機金屬化學氣相沉積、分子束磊晶、液相磊晶、氣相磊晶、選擇性磊晶成長、類似方法、或上述之組合。
在一些實施例中，當最終半導體裝置200為n型鰭狀場效電晶體時，源極/汲極結構700可包括碳化矽、磷化矽、碳磷化矽、或類似物。當最終半導體裝置200為p型鰭狀場效電晶體時，源極/汲極結構700可包括矽鍺以及p型雜質如硼或銦。
可佈植摻質至源極/汲極結構以形成源極/汲極結構700，接著進行退火製程。佈植製程可包括形成圖案化的遮罩如光阻以覆蓋鰭狀場效電晶體如半導體裝置200的其他區域，以保護其他區域免於佈植製程。源極/汲極結構700的雜質(如摻質)濃度可為約1x10 19cm -3至約1x10 21cm -3。可佈植p型雜質如硼或銦至p型電晶體的源極/汲極結構700中。可佈植n型雜質如磷或砷至n型電晶體的源極/汲極結構700中。在一些實施例中，可在成長磊晶源極/汲極結構700時進行原位摻雜。
在一些實施例中，圖8對應圖1的步驟114，係半導體裝置200於多種製作階段之一的圖式，其形成層間介電層800。圖8的剖視圖穿過源極/汲極結構700的方式與圖7類似。層間介電層800形成於鰭狀物212與源極/汲極結構700上，並形成於虛置閘極結構600中的空洞中。層間介電層800可形成於蝕刻停止層(未圖示)上。在一些實施例中，層間介電層800的組成可為介電材料如氧化矽、磷矽酸鹽玻璃、硼矽酸鹽玻璃、硼磷矽酸鹽玻璃、未摻雜的矽酸鹽玻璃、或類似物，且其沉積方法可為任何合適方法如化學氣相沉積、電漿輔助化學氣相沉積、或可流動的化學氣相沉積。在形成層間介電層800之後，可進行平坦化製程如化學機械研磨製程，以達層間介電層800所用的齊平上表面。一些實施例在平坦化製程之後，層間介電層800的上表面可與虛置閘極結構600的上表面齊平。
在一些實施例中，圖9對應圖1的步驟116，係半導體裝置於多種製作階段之一的圖式，其閘極隔離結構穿過虛置閘極結構600。圖9係穿過閘極結構的剖視圖。
硬遮罩920可形成於虛置閘極結構600上。舉例來說，硬遮罩920的組成可為介電層如氮化矽。硬遮罩920的形成方法可採用含蝕刻的光微影技術。形成硬遮罩920以露出虛置鰭狀物500與非主動鰭狀物212b之間的區域上的虛置閘極結構600的上表面。
接著採用硬遮罩920作為蝕刻遮罩，並蝕刻虛置閘極結構600。舉例來說，可由合適的蝕刻劑蝕刻虛置閘極結構600，且可採用反應性離子蝕刻蝕刻虛置閘極結構600。蝕刻虛置閘極結構600以形成空洞900，其自虛置閘極結構600的上表面延伸至介電隔離區400。空洞900位於虛置鰭狀物500與非主動鰭狀物212b之間，並分開虛置閘極結構600的區域如圖3的主動區220與非主動區222。
可形成介電材料於空洞900中，以形成閘極隔離結構910於空洞900中。舉例來說，介電材料可為氧化矽、氮化矽、氮氧化矽、碳化矽、碳氮化矽、碳氮氧化矽、碳氧化矽、上述之多層、或類似物。閘極隔離結構910的形成方法可為沉積介電材料於空洞900中，且沉積方法可採用任何合適方法如化學氣相沉積、電漿輔助化學氣相沉積、或可流動的化學氣相沉積。
在形成閘極隔離結構910之後，可由合適的蝕刻劑或研磨移除硬遮罩920。閘極隔離結構910可延伸至虛置閘極結構600的上表面。
圖10對應圖1的步驟118，係半導體裝置200的圖式，其移除虛置閘極結構600並置換成導電閘極1000。舉例來說，可由合適蝕刻移除虛置閘極結構500。舉例來說，可進行一或多道等向蝕刻製程。
導電閘極1000可包括閘極介電層1010與閘極1020。閘極1020覆蓋鰭狀物212的中心部分，而閘極介電層1010夾設其間。閘極介電層1010可包括高介電常數(大於約4.0，或甚至大於約7.0)的介電材料。在這些實施例中，高介電常數的閘極介電層1010包括的材料可為氧化鋁、氧化鉿鋁、氮氧化鉿鋁、氧化鋁鋯、氧化鉿、氧化鉿矽、氧化鉿鋯矽、氮氧化和矽、氧化鑭鋁、氧化鋯、或上述之組合。高介電常數的閘極介電層1010的形成方法可採用合適製程如原子層沉積、化學氣相沉積、物理氣相沉積、電鍍、或上述之組合。閘極1020可包括金屬材料如鋁、銅、鎢、鈦、鉭、氮化鈦、鈦鋁、氮化鈦鋁、氮化鉭、鎳矽化物、鈷矽化物、或上述之組合。在一些其他實施例中，閘極1020可包括多晶矽材料。多晶矽材料可具有一致或不一致的摻雜濃度。閘極1020的形成方法可採用合適製程如原子層沉積、化學氣相沉積、物理氣相沉積、電鍍、或上述之組合。
閘極1020可包括多種金屬材料的堆疊。舉例來說，閘極1020可為p型功函數層、n型功函數層、上述之多層、或上述之組合。功函數層亦可視作功函數金屬。p型功函數金屬的例子可包括氮化鈦、氮化鉭、釕、鉬、鋁、氮化鎢、鋯矽化物、鉬矽化物、鉭矽化物、鎳矽化物、其他合適的p型功函數材料、或上述之組合。n型功函數金屬的例子可包括鈦、銀、鉭鋁、碳化鉭鋁、氮化鈦鋁、碳化鉭、碳氮化鉭、氮化鉭矽、錳、鋯、其他合適的n型功函數材料、或上述之組合。功函數值與功函數層的材料組成相關，因此可選擇功函數層的材料以調整其功函數值，進而達到欲形成的裝置的目標臨界電壓。功函數層的沉積方法可為化學氣相沉積、物理氣相沉積、原子層沉積、及/或其他合適製程。
圖11係一些實施例中，半導體裝置的一些相對高度的剖視圖。圖11所示的半導體裝置200具有基板202、導電閘極1000、閘極隔離結構910、隔離區400、主動鰭狀物212a、非主動鰭狀物212b、與虛置鰭狀物500，其與圖10的形式類似。圖11所示的高度H C為自閘極隔離結構910的下表面(如下表面弧形底部)至導電閘極1000的上表面的高度。高度H FIN係介電隔離區400至主動鰭狀物212a的上表面的高度。高度H G係主動鰭狀物212a的上表面至導電閘極1000的上表面的高度。在一些實施例中，高度H C大於或等於高度H FIN與高度H G的總和。高度H D係自介電隔離區400至虛置鰭狀物500的上表面的高度。高度H STI係自基板202至介電隔離區400的上表面401的高度。舉例來說，高度H G、高度H FIN、高度H STI、與高度H D可為5 nm至200 nm。
圖12係一些實施例中，半導體裝置的一些相對寬度的剖視圖。圖12所示的裝置200具有基板202、導電閘極1000、閘極隔離結構910、隔離區400、主動鰭狀物212a、非主動鰭狀物212b、與虛置鰭狀物500，其與圖10及11的形式類似。圖12顯示虛置鰭狀物500的寬度W D與閘極隔離結構910的寬度W C。在一些實施例中，寬度W C可大於寬度W D。自非主動鰭狀物212b至最靠近的主動鰭狀物212a的寬度為寬度W FF。舉例來說，寬度W C及W D可為0.5 nm至50 nm。空間S O為最小的製程空間。最小製程空間為在第二溝槽區中進行後續製程的末端蓋製程容許範圍所需的最小空間，而後續製程包括虛置閘極移除步驟、主動閘極形成步驟、與MPG。空間S為最接近的主動鰭狀物212a與閘極隔離結構910之間的設計空間。製程變異ΔS來自於閘極隔離結構910的製程。這些參數具有相對關係，其中空間S大於或等於空間S O加上寬度W D。在一些實施例中，閘極隔離結構910可與一些或所有的非主動鰭狀物212b或虛置鰭狀物500重疊。
此外，一些實施例的寬度W FF可具有相對關係，其中寬度W FF大於或等於兩倍的空間S O加上寬度W D。因此與將閘極隔離結構910置於虛置鰭狀物500上的例子相較，將閘極隔離結構910置於虛置鰭狀物與非主動鰭狀物212b之間可減少寬度W FF。
圖13係半導體裝置的透視圖，其顯示穿過導電閘極1000的剖面與穿過閘極1000之外的剖面。圖13所示的半導體裝置200與圖10的形式類似，具有源極/汲極結構700、層間介電層800、基板202、導電閘極1000、閘極隔離結構910、隔離區400、主動鰭狀物212a、非主動鰭狀物212b、與虛置鰭狀物500。
本發明一實施例揭露半導體裝置的製作方法。提供基板。形成第一開口於第一主動鰭狀物與第二主動鰭狀物之間，並形成第二開口於第一主動鰭狀物與具有至少一非主動部分位於非主動區中的非主動鰭狀物之間，且第二開口比第一開口寬。形成隔離介電層於基板上，且第一主動鰭狀物、第二主動鰭狀物、與非主動鰭狀物延伸穿過隔離介電層。提供虛置鰭狀物於第二開口中的隔離介電層上。虛置鰭狀物位於第一主動鰭狀物與非主動鰭狀物之間。形成虛置閘極於第一主動鰭狀物、第二主動鰭狀物、與非主動鰭狀物上，且第一主動鰭狀物、第二主動鰭狀物、與非主動鰭狀物延伸至虛置閘極中。形成閘極隔離結構以穿過虛置閘極並接觸隔離介電層。閘極隔離結構位於虛置鰭狀物與非主動鰭狀物之間並分隔虛置閘極的多個區域。
在一些實施例中，方法更包括移除虛置閘極，並以主動閘極置換虛置閘極。
在一些實施例中，方法更包括形成主動閘極的閘極介電層以接觸第一主動鰭狀物與第二主動鰭狀物。
在一些實施例中，方法更包括形成閘極介電層於第一主動鰭狀物與第二主動鰭狀物以及閘極之間。
在一些實施例中，虛置鰭狀物高於隔離介電層的上表面的高度，不同於第一主動鰭狀物、第二主動鰭狀物、與非主動鰭狀物高於隔離介電層的上表面的高度。
在一些實施例中，虛置鰭狀物的寬度小於閘極隔離結構的寬度。
在一些實施例中，第一主動鰭狀物、第二主動鰭狀物、與非主動鰭狀物的材料與基板的材料相同。
在一些實施例中，第一主動鰭狀物、第二主動鰭狀物、與非主動鰭狀物形成於相同的蝕刻製程中。
在一些實施例中，虛置鰭狀物的材料包括介電材料。
在一些實施例中，自閘極隔離結構的下表面至虛置閘極的上表面的高度，大於或等於自隔離介電層至第一主動鰭狀物的上表面的高度與自第一主動鰭狀物的上表面至虛置閘極的上表面的高度的總和。
本發明另一實施例揭露半導體裝置。半導體裝置包括基板。隔離介電層位於基板上並具有水平上表面。多個鰭狀物自基板延伸。鰭狀物包括第一組主動鰭狀物配置於主動區中，並包括具有至少一部分位於非主動區中的非主動鰭狀物。虛置鰭狀物位於隔離介電層之上以及第一組主動鰭狀物與非主動鰭狀物之間。主動閘極位於第一組主動鰭狀物上但不位於非主動鰭狀物上，並接觸隔離介電層。閘極隔離結構延伸穿過主動閘極並接觸隔離介電層。閘極隔離結構位於虛置鰭狀物與非主動鰭狀物之間並分開主動閘極的多個區域。自非主動鰭狀物至最靠近的主動鰭狀物的寬度，大於或等於虛置鰭狀物的寬度與兩倍的最小製程空間的總和。
在一些實施例中，主動閘極包括閘極介電層與閘極，閘極介電層接觸第一組主動鰭狀物，且閘極介電層位於第一組主動鰭狀物與閘極之間。
在一些實施例中，虛置鰭狀物的寬度小於閘極隔離結構的寬度。
在一些實施例中，鰭狀物的材料與基板的材料相同。
在一些實施例中，虛置鰭狀物的組成為介電材料。
本發明又一實施例揭露半導體裝置。半導體裝置包括基板。隔離介電層位於基板上並具有水平上表面。多個鰭狀物自基板延伸。鰭狀物包括第一組主動鰭狀物配置於主動區中，並包括具有至少一部分位於非主動區中的非主動鰭狀物。虛置鰭狀物，位於隔離介電層之中以及第一組主動鰭狀物與非主動鰭狀物之間。主動閘極，位於第一組主動鰭狀物上但不位於非主動鰭狀物上，並接觸隔離介電層。閘極隔離結構延伸穿過主動閘極並接觸隔離介電層。閘極隔離結構位於虛置鰭狀物與非主動鰭狀物之間以分隔主動閘極的多個區域。自閘極隔離結構的下表面至主動閘極的上表面的高度，大於或等於自隔離介電層至第一組主動鰭狀物的上表面的高度與自第一組主動鰭狀物的上表面至主動閘極的上表面的高度的總和。
在一些實施例中，主動閘極結構包括閘極介電層與閘極，閘極介電層接觸第一組主動鰭狀物，且閘極介電層位於第一組主動鰭狀物與閘極之間。
在一些實施例中，虛置鰭狀物的寬度小於閘極隔離結構的寬度。
在一些實施例中，鰭狀物的材料與基板的材料相同。
在一些實施例中，鰭狀物的組成為相同材料。
上述實施例之特徵有利於本技術領域中具有通常知識者理解本發明。本技術領域中具有通常知識者應理解可採用本發明作基礎，設計並變化其他製程與結構以完成上述實施例之相同目的及/或相同優點。本技術領域中具有通常知識者亦應理解，這些等效置換並未脫離本發明精神與範疇，並可在未脫離本發明之精神與範疇的前提下進行改變、替換、或更動。
H C,H D,H FIN,H G,H STI:高度 PODE:多晶矽擴散邊緣區 Non-PODE:非多晶矽擴散邊緣區 S O:空間 W C,W D,W FF:寬度 X-X,X'-X':方向 100:方法 102,104,106,108,110,112,114,116,118:步驟 200:半導體裝置 202:基板 208:光敏層 212a:主動鰭狀物 212b:非主動鰭狀物 213:溝槽 220:主動區 222:非主動區 400:隔離區 401:上表面 500:虛置鰭狀物 510:凹陷 600:虛置閘極結構 700:源極/汲極區 800:層間介電層 900:空洞 910:閘極隔離結構 920:硬遮罩 1000:導電閘極 1010:閘極介電層 1020:閘極
圖1係一些實施例中，製造半導體裝置的方法的流程圖。 圖7及8係一些實施例中，圖1的方法的多種製作階段沿著半導體裝置的源極/汲極(如X'-X'方向)而非閘極的剖視圖。 圖2至6、9、及10係沿著閘極(如X-X方向)的剖視圖。 圖11與圖10類似，係一些實施例中的半導體裝置的一些相對高度的剖視圖。 圖12與圖10類似，係一些實施例中的半導體裝置的一些相對寬度的剖視圖。 圖13係一些實施例中，半導體裝置的透視圖。 圖14係多晶矽擴散邊緣區與非多晶矽擴散邊緣區的一般示意圖。
100:方法
102,104,106,108,110,112,114,116,118:步驟

Claims (1)

  1. 一種半導體裝置的製作方法，包括： 提供一基板； 形成一第一開口於一第一主動鰭狀物與一第二主動鰭狀物之間，並形成一第二開口於該第一主動鰭狀物與具有至少一非主動部分位於一非主動區中的一非主動鰭狀物之間，且該第二開口比該第一開口寬； 形成一隔離介電層於該基板上，且該第一主動鰭狀物、該第二主動鰭狀物、與該非主動鰭狀物延伸穿過該隔離介電層； 提供一虛置鰭狀物於該第二開口中的該隔離介電層上，且該虛置鰭狀物位於該第一主動鰭狀物與該非主動鰭狀物之間； 形成一虛置閘極於該第一主動鰭狀物、該第二主動鰭狀物、與該非主動鰭狀物上，且該第一主動鰭狀物、該第二主動鰭狀物、與該非主動鰭狀物延伸至該虛置閘極中；以及 形成一閘極隔離結構以穿過該虛置閘極並接觸該隔離介電層，該閘極隔離結構位於該虛置鰭狀物與該非主動鰭狀物之間並分隔該虛置閘極的多個區域。
TW111119656A 2021-08-28 2022-05-26 半導體裝置的製作方法 TW202310164A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/460,198 US12261172B2 (en) 2021-08-28 2021-08-28 Semiconductor devices and methods of manufacturing thereof
US17/460,198 2021-08-28

Publications (1)

Publication Number Publication Date
TW202310164A true TW202310164A (zh) 2023-03-01

Family

ID=85287602

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111119656A TW202310164A (zh) 2021-08-28 2022-05-26 半導體裝置的製作方法

Country Status (2)

Country Link
US (2) US12261172B2 (zh)
TW (1) TW202310164A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN118448346A (zh) * 2023-02-03 2024-08-06 联华电子股份有限公司 半导体线路图案以及其制作方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10943830B2 (en) * 2017-08-30 2021-03-09 Taiwan Semiconductor Manufacturing Co., Ltd. Self-aligned structure for semiconductor devices
US10388652B2 (en) * 2017-11-14 2019-08-20 Globalfoundries Inc. Intergrated circuit structure including single diffusion break abutting end isolation region, and methods of forming same
US11011626B2 (en) * 2019-05-07 2021-05-18 International Business Machines Corporation Fin field-effect transistor with reduced parasitic capacitance and reduced variability

Also Published As

Publication number Publication date
US12261172B2 (en) 2025-03-25
US20230061323A1 (en) 2023-03-02
US20240387532A1 (en) 2024-11-21

Similar Documents

Publication Publication Date Title
US12218203B2 (en) Integrated circuit structure and method with solid phase diffusion
US20240347616A1 (en) Air spacer for a gate structure of a transistor
CN110943042B (zh) 半导体装置及集成电路的制作方法
US12034006B2 (en) Input/output semiconductor devices
US11908942B2 (en) Transistors having nanostructures
CN113725277A (zh) 半导体装置
CN113725276A (zh) 半导体装置
US12471358B2 (en) Semiconductor structure and method of manufacturing the same
TWI682439B (zh) 半導體裝置與其製作方法
TW202310404A (zh) 半導體裝置結構
TW202209414A (zh) 半導體裝置
US20240387532A1 (en) Semiconductor devices and methods of manufacturing thereof
TWI807762B (zh) 半導體裝置的製作方法
CN114038802A (zh) 半导体装置的形成方法
US20240097007A1 (en) Semiconductor devices and methods of manufacturing thereof
TW202201782A (zh) 半導體裝置
CN110970503A (zh) 半导体装置
TW202141636A (zh) 半導體裝置的形成方法
TW202201643A (zh) 半導體裝置的製作方法
TW202310064A (zh) 半導體裝置的製作方法
CN110660670A (zh) 半导体结构的形成方法