[go: up one dir, main page]

TW202310029A - 使氧化層緻密化的電漿處置製程 - Google Patents

使氧化層緻密化的電漿處置製程 Download PDF

Info

Publication number
TW202310029A
TW202310029A TW111127687A TW111127687A TW202310029A TW 202310029 A TW202310029 A TW 202310029A TW 111127687 A TW111127687 A TW 111127687A TW 111127687 A TW111127687 A TW 111127687A TW 202310029 A TW202310029 A TW 202310029A
Authority
TW
Taiwan
Prior art keywords
oxide layer
plasma
layer
plasma treatment
wer
Prior art date
Application number
TW111127687A
Other languages
English (en)
Inventor
李晶粲
文俞 朴
俊 李
銀基 李
揆夏 沈
戴文馬修瑞杰 米塔爾
晟豪 曺
提摩西 米勒
璟梅 梁
普拉凱特佩拉卡希 加
山傑Ｇ 卡瑪斯
Original Assignee
美商應用材料股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商應用材料股份有限公司 filed Critical 美商應用材料股份有限公司
Publication of TW202310029A publication Critical patent/TW202310029A/zh

Links

Images

Classifications

    • H10P14/6532—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/014—Manufacture or treatment of FETs having zero-dimensional [0D] or one-dimensional [1D] channels, e.g. quantum wire FETs, single-electron transistors [SET] or Coulomb blockade transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117—Shapes of semiconductor bodies
    • H10D62/118—Nanostructure semiconductor bodies
    • H10D62/119—Nanowire, nanosheet or nanotube semiconductor bodies
    • H10D62/121—Nanowire, nanosheet or nanotube semiconductor bodies oriented parallel to substrates
    • H10P14/6304—
    • H10P14/6334—
    • H10P14/6522—
    • H10P14/6529—
    • H10P14/6536—
    • H10P14/6689—
    • H10P14/69215—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/43—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 1D charge carrier gas channels, e.g. quantum wire FETs or transistors having 1D quantum-confined channels

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)

Abstract

本揭示案的實施例大體而言係關於用於微電子器件上的間隙填充沉積及膜緻密化的方法。方法包括在安置於基板上的特徵上方形成含有氧化矽且具有一初始濕蝕刻速率(WER)的氧化層，並使氧化層暴露於第一電漿處置，以產生經處置的氧化層。第一電漿處置包括藉由第一RF源產生第一電漿以及藉由DC偏壓將第一電漿引導至氧化層。該方法亦包括使經處置的氧化層暴露於第二電漿處置，以產生緻密化的氧化層。第二電漿處置包括藉由頂部及側部RF源產生第二電漿以及在無偏壓的情況下將第二電漿引導至經處置的氧化層。緻密化的氧化層的最終WER小於初始WER的一半。

Description

使氧化層緻密化的電漿處置製程
本揭示案的實施例大體而言係關於微電子器件製造，且更具體而言，係關於微電子器件製造期間的間隙填充沉積及膜緻密化。
自數十年前引入半導體器件以來，半導體器件的幾何尺寸已顯著減小。現代半導體製造設備通常生產特徵尺寸為10 nm及10 nm以下的器件，並且正開發且實施新的設備，以製造幾何尺寸更小的器件。日益減小的特徵尺寸導致器件上的結構特徵的空間尺寸減小。器件上的間隙及溝槽的寬度變窄，直至間隙的深度與其寬度的深寬比足夠高，使得以介電材料填充間隙具有挑戰性。沉積介電材料易於在間隙完全填充之前在頂部阻塞，因此在間隙的中部產生孔隙或縫。
多年來，已開發許多技術以避免間隙頂部出現介電材料阻塞，或「修復」已形成的孔隙或縫。一種方法以高流動性前驅物材料開始，該等高流動性前驅物材料可以液相施加於旋轉基板表面（例如SOG沉積技術）。此等可流動前驅物可流入並填充極小的基板間隙，而不會形成孔隙或易損壞的縫。然而，一旦此等高流動性材料經沉積，就必須硬化為固態介電材料。
在許多情況下，硬化包括熱處置以去除來自沉積材料的成分，從而留下固態前驅物材料，例如氧化矽。此等成分中的一些對於使最初沉積的膜具有流動性是必要的。去除成分可提高硬化介電材料的密度。硬化介電材料傾向於體積縮小，從而可在介電材料與周圍基板的界面處留下裂痕及空間。
亦使用旋轉電介質(spin-on dielectric; SOD)，使其流入圖案化基板上的特徵。環境中的氧置換其他原子，以產生氧化矽層。高溫暴露於氧環境可破壞一些電路架構中的下置層。此因素使得需要在製造製程流程期間保持在「熱預算」內。熱預算因素將SOD極大地限制於併入下置氮化矽層的製程流程，下置氮化矽層可保護下置的特徵不發生氧化（例如DRAM應用）。已開發替代的方法，其中藉由自由基組成化學氣相沉積(chemical vapor deposition; CVD)沉積矽氮層。自由基組成CVD可藉由在無電漿基板處理區域中激發一種前驅物並將其與未激發的含矽前驅物結合來產生矽氮層。
使用介電層並且在製造方面已獲得很多關注的微電子器件的一個實例是全環繞閘極(gate all around; GAA)電晶體。GAA電晶體的所需性質包括相比於先前的電晶體經提高直流(direct current; DC)性能以及短通道可控性。然而，若加熱時間過長及/或在過高的溫度下加熱，則GAA電晶體中的Si/SiGe層易發生氧化及膜損壞，以及摻雜劑擴散及相鄰層（例如Si層與SiGe層之間）混合。此等不希望出現的結果導致下游整合時至少出現淺溝槽隔離(shallow trench isolation; STI)場損失，若並未發生完全的器件故障。
因此，需要在微電子器件（例如GAA電晶體）製造期間執行間隙填充沉積及膜緻密化的方法。
本揭示案的實施例大體而言係關於在微電子器件製造期間處理基板的方法，其中該方法包括間隙填充沉積及膜緻密化。全環繞閘極(GAA)電晶體是可用本文描述及討論的方法製造的一種示例性類型的微電子器件。
在一或多個實施例中，提供一種用於處理基板的方法，且該方法包括：在安置於基板上的特徵上形成含有氧化矽且具有初始濕蝕刻速率(wet etch rate; WER)的氧化層；以及使氧化層暴露於第一電漿處置，以產生經處置的氧化層，同時將基板維持於低於600℃的第一溫度。第一電漿處置包括藉由第一RF源產生第一電漿以及藉由DC偏壓將第一電漿引導至氧化層。該方法亦包括使經處置的氧化層暴露於第二電漿處置，以產生緻密化的氧化層，同時將基板維持於低於600℃的第二溫度。第二電漿處置包括藉由頂部RF源及側部RF源產生第二電漿以及在無偏壓的情況下將第二電源引導至經處置的氧化層。緻密化的氧化層的最終WER小於初始WER的一半。
在其他實施例中，提供一種用於處理基板的方法，且該方法包括在安置於基板上的特徵上形成含有氧化矽且具有初始WER的氧化層。在一或多個實例中，氧化層係藉由以下步驟形成：在特徵上沉積含有一或多個聚矽氮烷的可流動膜；固化聚矽氮烷，以產生含有矽、氮及氫的固化膜；及在氧化製程期間將固化膜轉換為含有氧化矽的氧化層。該方法亦包括使氧化層暴露於第一電漿處置，以產生經處置的氧化層。第一電漿處置包括藉由第一RF源產生第一電漿以及藉由DC偏壓將第一電漿引導至氧化層。該方法進一步包括使經處置的氧化層暴露於第二電漿處置，以產生緻密化的氧化層，其中該緻密化的氧化層的最終WER小於初始WER的一半。第二電漿處置包括藉由頂部RF源及側部RF源產生第二電漿以及在無偏壓的情況下將第二電漿引導至經處置的氧化層。
在一些實施例中，提供一種用於處理基板的方法，且該方法包括在安置於基板上的複數個鰭片上形成含有氧化矽且具有初始WER的氧化層。鰭片中之每一者含有具有交替的層對的膜堆疊，其中層對中之每一者含有安置於彼此之上的一矽鍺層及一矽層。該方法亦包括使氧化層暴露於第一電漿處置，以產生經處置的氧化層。第一電漿處置包括藉由第一RF源產生第一電漿以及藉由DC偏壓將第一電漿引導至氧化層。該方法進一步包括使經處置的氧化層暴露於第二電漿處置，以產生緻密化的氧化層，其中該緻密化的氧化層的最終WER小於初始WER的一半。第二電漿處置包括藉由頂部RF源及側部RF源產生第二電漿以及在無偏壓的情況下將第二電漿引導至經處置的氧化層。
本揭示案的實施例大體而言係關於用於在微電子器件製造期間處理基板的方法，其中方法包括間隙填充沉積及膜緻密化。可將間隙填充沉積及膜緻密化的方法應用於半導體器件（例如電晶體、電容器及類似者）、記憶體器件（例如NAND、DRAM及類似者）、顯示器件（例如LCD、LED及類似者）、太陽能及光伏器件以及其他電子及微電子器件的製造。在一或多個實例中，可用本文描述且討論的方法製造全環繞閘極(GAA)電晶體。
第1圖是根據本文描述及討論之一或多個實施例之在微電子器件製造期間用於處理具有特徵的基板的方法100的流程圖。方法100包括間隙填充沉積及膜緻密化製程。方法100可包括如下的操作110至140：在基板上的特徵上方形成或沉積含有氧化矽的氧化層（110）；使氧化層暴露於第一電漿處置，以產生經處置的氧化層（120）；使經處置的氧化層暴露於第二電漿處置，以產生緻密化的氧化層（130）；及視情況在緻密化的氧化層上或其上方形成或沉積填充層（140）。
在方法100的操作110中，在基板上的特徵上或其上方沉積、產生或以其他方式形成氧化層。特徵可為或包括安置於基板上的多個或複數個鰭片、柱、膜堆疊、層、膜或其他特徵。舉例而言，特徵可為或包含複數個鰭片。在一或多個實例中，每一鰭片含有一膜堆疊。膜堆疊可包含安置於彼此之上的交替的層對。在一或多個實例中，層對中之每一者含有矽鍺層及矽層。可藉由磊晶生長製程或原子層沉積(atomic layer deposition; ALD)製程獨立地沉積或形成矽鍺層及矽層中之每一者。
在一或多個實施例中，特徵可為或包括複數個矽鍺/矽(SiGe/Si)鰭片結構或複數個鍺/矽(Ge/Si)鰭片結構。在一些實例中，SiGe層、Si層或Ge層中之每一者具有約5 nm、約8 nm、或約10 nm至約12 nm、約15 nm、約20 nm、約25 nm或約30 nm的厚度。
特徵上或其上方形成的氧化層含有氧化矽。在一或多個實施例中，氧化層係藉由多步驟製程形成，該製程包括在特徵上及其上方沉積可流動膜，以填充特徵之間的間隙或空間。可流動膜實現無孔隙及縫的間隙填充。在一些實例中，可流動膜含有一或多個聚矽氮烷。使可流動膜或聚矽氮烷固化，以產生含有矽、氮及氫的固化膜。可藉由暴露於一或多類輻射（例如紫外光、紅外光、可見光、微波能量、電漿、熱能（例如熱）或其任何組合）執行可流動膜或聚矽氮烷的固化。在一或多個實例中，用紫外光固化可流動膜或聚矽氮烷，以產生固化膜。在可流動膜含有一或多個聚矽氮烷的實施例中，在固化製程期間破壞Si-Si鍵、Si-N鍵及Si-H鍵以在材料中加入氧，同時產生Si-O鍵。使可流動膜被氧化時緻密化且可流動性降低，並轉換為含有氧化矽的固化膜。
固化膜是中間膜，其含有氧化矽及污染物、無氧化矽及/或部分氧化矽。可在氧化製程及/或退火製程期間將固化膜轉換或以其他方式轉變為含有氧化矽的氧化層。在一或多個實例中，氧化製程包括在退火製程期間將固化膜暴露於蒸汽及/或一或多種其他氧化劑，以產生含有氧化矽的氧化層。退火製程可包括將基板加熱至低於600℃的溫度及/或保持於低於600℃的溫度，例如約200℃、約250℃、約300℃、或約350℃至約400℃、約450℃、約480℃、約500℃、約520℃、約550℃、約580℃或約590℃，同時將基板上的固化膜暴露於一或多種氧化劑，以形成含有氧化矽的氧化層。例示性氧化劑可為或包括水、蒸汽、氧(O 2)、臭氧、過氧化氫、氧化亞氮或其任何組合。
含有氧化矽的氧化層比固態膜更加緻密，但在執行本文描述及討論的緻密化製程之後，可使氧化層進一步緻密化至所要的密度。相比於用以製備氧化層的固化膜的孔隙度，含有氧化矽的氧化層具有較小值的孔隙度。
氧化層可具有大於3 Å/min、大於3.5 Å/min、或大於4 Å/min至約4.5 Å/min、約5 Å/min、約6 Å/min、約8 Å/min、約10 Å/min或更大的初始濕蝕刻速率(WER)。若正規化，則氧化層的初始濕蝕刻速率比(WERR)為1。一旦氧化層轉換為緻密化的氧化層，則減小WER及WERR值，從而使緻密化的氧化層相比於產生緻密化氧化層的氧化層具有較低的WER及WERR值。在蝕刻製程期間計算或以其他方式確定WER值，蝕刻製程包括在約25℃下將氧化層暴露於1:100的HF:水（容積）約2小時。
氧化層可具有約20 nm、約35 nm、約50 nm、約80 nm、或約100 nm至約120 nm、約150 nm、約200 nm、約250 nm、約300 nm、約350 nm、約400 nm、約500 nm、約600 nm、約800 nm或1000 nm的厚度。舉例而言，氧化層可具有約20 nm至約1000 nm、約50 nm至約1000 nm、約50 nm至約800 nm、約50 nm至約600 nm、約50 nm至約500 nm、約50 nm至約400 nm、約50 nm至約300 nm、約50 nm至約200 nm、約50 nm至約100 nm、約80 nm至約1000 nm、約80 nm至約800 nm、約80 nm至約600 nm、約80 nm至約500 nm、約80 nm至約400 nm、約80 nm至約300 nm、約80 nm至約200 nm、約80 nm至約100 nm、約100 nm至約1000 nm、約100 nm至約800 nm、約100 nm至約600 nm、約100 nm至約500 nm、約100 nm至約400 nm、約100 nm至約300 nm、約100 nm至約250 nm或約100 nm至約200 nm的厚度。
在方法100的操作120中，在第一電漿處置期間使氧化層暴露於第一電漿，以產生經處置的氧化層。第一電漿處置包括藉由第一RF源產生第一電漿以及將氧化層暴露於第一電漿，以產生經處置的氧化層。可使用直流(DC)偏壓將第一電漿的第一及/或加速離子引導至氧化層。可自基板下方（例如基板支撐件中或基板支撐件的一部分）的一或多個電極產生DC偏壓。在一或多個實施例中，第一電漿是感應耦合電漿(inductively coupled plasma; ICP)。自含有氬氣、氦氣、氖氣、氙氣、氮氣(N 2)、氫氣(H 2)、氧氣(O 2)、臭氧或其任何組合的製程氣體點燃或以其他方式形成第一電漿。第一電漿製程可在電漿腔室或系統中進行，諸如Applied Materials公司市售的Varian VIISTA ®PLAD™電漿系統。
第一RF源可具有約0.1 kW、約0.5 kW、約0.8 kW、或約1 kW至約1.2 kW、約1.5 kW、約1.8 kW、約2 kW、約2.2 kW、約2.5 kW、約2.8 kW、約3 kW的功率，以在第一電漿處置期間產生第一電漿。在一些實例中，第一RF源可具有約3 kW或小於3 kW的功率。舉例而言，在第一電漿處置期間，第一RF源可具有約0.1 kW至約3 kW、約0.1 kW至約2.5 kW、約0.1 kW至約2 kW、約0.1 kW至約1.5 kW、約0.1 kW至約1 kW、約0.1 kW至約0.5 kW、約1 kW至約3 kW、約1 kW至約2.5 kW、約1 kW至約2 kW、約1 kW至約1.5 kW、約1 kW至約1 kW、約1 kW至約0.5 kW、約1.5 kW至約3 kW、約1.5 kW至約2.5 kW、約1.5 kW至約2 kW或約1.5 kW至約1.8 kW的功率。
在第一電漿處置期間，DC偏壓可具有約0.1 kV、約0.5 kV、約0.8 kV、約1 kV、約1.5 kV、或約2 kV至約2.5 kV、約3 kV、約3.5 kV、約4 kV、約5 kV、約6 kV、約7 kV、約8 kV、約9 kV、約10 kV的電壓。舉例而言，在第一電漿處置期間，DC偏壓可具有約0.1 kV至約10 kV、約0.1 kV至約8 kV、約0.1 kV至約7 kV、約0.1 kV至約6 kV、約0.1 kV至約5 kV、約0.1 kV至約4 kV、約0.1 kV至約2 kV、約0.1 kV至約1 kV、約0.1 kV至約0.5 kV、約1 kV至約10 kV、約1 kV至約8 kV、約1 kV至約7 kV、約1 kV至約6 kV、約1 kV至約5 kV、約1 kV至約4 kV、約3 kV至約10 kV、約3 kV至約8 kV、約3 kV至約7 kV、約3 kV至約6 kV、約3 kV至約5 kV的電壓。
在第一電漿處置期間，將氧化層暴露於劑量值為約1x10 14離子/cm 2、約5x10 14離子/cm 2、約1x10 15離子/cm 2、或約4x10 15離子/cm 2至約1x10 16離子/cm 2、約5x10 16離子/cm 2、約1x10 17離子/cm 2、約4x10 17離子/cm 2、約8x10 17離子/cm 2或約1x10 18離子/cm 2的第一電漿。舉例而言，在第一電漿處置期間，將氧化層暴露於劑量值為約1x10 14離子/cm 2至約1x10 18離子/cm 2、約1x10 14離子/cm 2至約5x10 17離子/cm 2、約1x10 14離子/cm 2至約1x10 17離子/cm 2、約1x10 14離子/cm 2至約5x10 16離子/cm 2、約1x10 14離子/cm 2至約1x10 16離子/cm 2、約1x10 14離子/cm 2至約1x10 15離子/cm 2、約1x10 15離子/cm 2至約1x10 18離子/cm 2、約1x10 15離子/cm 2至約5x10 17離子/cm 2、約1x10 15離子/cm 2至約1x10 17離子/cm 2、約1x10 15離子/cm 2至約5x10 16離子/cm 2、約1x10 15離子/cm 2至約1x10 16離子/cm 2的第一電漿。
在第一電漿處置製程期間，將含有氧化層的基板加熱至第一溫度或維持於第一溫度。通常將第一溫度維持於低於600℃，以便特徵（例如鰭片）在第一電漿處置期間不受到損壞。第一溫度可為約150℃、約200℃、約250℃、約300℃、或約350℃至約400℃、約450℃、約475℃、約480℃、約490℃、約500℃、約520℃、約550℃、約580℃或約590℃。舉例而言，第一溫度可為約150℃至低於600℃、約200℃至低於600℃、約250℃至低於600℃、約300℃至低於600℃、約350℃至低於600℃、約400℃至低於600℃、約450℃至低於600℃、約500℃至低於600℃、約550℃至低於600℃、約300℃至約590℃、約300℃至約575℃、約300℃至約550℃、約300℃至約525℃、約300℃至約500℃、約300℃至約450℃、約250℃至約550℃、約300℃至約550℃、約350℃至約550℃、約400℃至約550℃、約450℃至約550℃、約500℃至約550℃、約250℃至約500℃、約300℃至約500℃、約350℃至約500℃、約400℃至約500℃、約450℃至約500℃、約475℃至約500℃。
在方法100的操作130中，在第二電漿處置期間使經處置的氧化層暴露於第二電漿，以產生緻密化的氧化層。相比於用以製備緻密化氧化層的經處置氧化層的孔隙度，緻密化的氧化層具有較小值的孔隙度。在第二電漿處置期間藉由至少兩個、三個或更多個電漿源（例如頂部RF源及側部RF源）點燃、生成或以其他方式產生第二電漿。在無偏壓的情況下將第二電漿引導至經處置的氧化層，以產生緻密化的氧化層。在一或多個實例中，將頂部RF源安置或以其他方式定位於基板上方，且將側部RF源安置或以其他方式定位於靠近基板或基板旁。在一或多個實施例中，第二電漿是ICP。第二電漿亦可為高密度電漿(high-density plasma; HDP)。自含有氫氣(H 2)、氧氣(O 2)、臭氧、氮氣(N 2)、氬氣、氦氣、氖氣、氙氣或其任何組合的製程氣體點燃或以其他方式形成第二電漿。第二電漿可在電漿腔室或系統中進行，諸如Applied Materials公司市售的CENTURA ULTIMA ®HDP-CVD電漿腔室或系統及/或PRODUCER ®PECVD腔室或系統。
在第二電漿處置期間，頂部RF源及側部RF源中之每一者可獨立地具有約0.5 kW、約0.8 kW、約1 kW、約1.5 kW、約2 kW、約2.5 kW、約3 kW、約3.5 kW、約4 kW、約4.5 kW、或約5 kW至約5.5 kW、約6 kW、約6.5 kW、約7 kW、約7.5 kW、約8 kW、約8.5 kW、約8.8 kW、約9 kW、約10 kW或更大的功率，以產生第二電漿。在一些實例中，頂部RF源及側部RF源中之每一者可獨立地具有約5 kW或大於5 kW的功率。舉例而言，在第二電漿處置期間，頂部RF源及側部RF源中之每一者可獨立地具有約0.5 kW至約9 kW、約1 kW至約9 kW、約1 kW至約8.5 kW、約1 kW至約8 kW、約1 kW至約7.5 kW、約1 kW至約7 kW、約1 kW至約6.5 kW、約1 kW至約6 kW、約1 kW至約5 kW、約1 kW至約4 kW、約1 kW至約3 kW、約3 kW至約9 kW、約3 kW至約8.5 kW、約3 kW至約8 kW、約3 kW至約7.5 kW、約3 kW至約7 kW、約3 kW至約6.5 kW、約3 kW至約6 kW、約3 kW至約5 kW、約5 kW至約9 kW、約5 kW至約8.5 kW、約5 kW至約8 kW、約5 kW至約7.5 kW、約5 kW至約7 kW、約5 kW至約6.5 kW或約5 kW至約6 kW的功率。
在第二電漿處置製程期間，將含有經處置的氧化層的基板加熱至第二溫度或維持於第二溫度。通常將第二溫度維持於低於600℃，使得特徵（例如鰭片）在第二電漿處置期間不受到損壞。第二溫度可為約150℃、約200℃、約250℃、約300℃、或約350℃至約400℃、約450℃、約475℃、約480℃、約490℃、約500℃、約520℃、約550℃、約580℃或約590℃。舉例而言，第二溫度可為約150℃至低於600℃、約200℃至低於600℃、約250℃至低於600℃、約300℃至低於600℃、約350℃至低於600℃、約400℃至低於600℃、約450℃至低於600℃、約500℃至低於600℃、約550℃至低於600℃、約300℃至約590℃、約300℃至約575℃、約300℃至約550℃、約300℃至約525℃、約300℃至約500℃、約300℃至約450℃、約250℃至約550℃、約300℃至約550℃、約350℃至約550℃、約400℃至約550℃、約450℃至約550℃、約500℃至約550℃、約250℃至約500℃、約300℃至約500℃、約350℃至約500℃、約400℃至約500℃、約450℃至約500℃、約475℃至約500℃。
由於暴露於第一及第二電漿處置，因此相比於用以產生緻密化氧化層的氧化層的WER（例如初始WER），緻密化的氧化層的WER（例如最終WER）較小。類似而言，藉由將氧化層的濕蝕刻速率比（例如初始WERR）正規化為1，緻密化的氧化層的WERR（例如最終WERR）小於1。
在一或多個實施例中，緻密化的氧化層的最終WER小於2 Å/min，例如約為1.8 Å/min、約為1.6 Å/min、約為1.5 Å/min、約為1.4 Å/min、約為1.2 Å/min、約為1 Å/min、約為0.8 Å/min、約為0.5 Å/min、約為0.3 Å/min、約為0.2 Å/min、約為0.1 Å/min或更小。
緻密化的氧化層的最終WER小於氧化層的初始WER的一半。在一些實例中，緻密化的氧化層的最終WER可為氧化層的初始WER的約0.45倍、約0.4倍、約0.35倍、約0.32倍、約0.3倍、約0.28倍、約0.25倍、約0.22倍、約0.2倍、約0.18倍、約0.15倍、約0.12倍、約0.1倍或更小。可將此等比視為緻密化的氧化層的最終WERR。舉例而言，氧化層具有初始WERR，且緻密化的氧化層的最終WERR小於初始WERR的一半。氧化層的初始WERR為1，且緻密化的氧化層的最終WERR為小於0.5，例如約0.05、約0.08、約0.1、約0.12、約0.15、或約0.18至約0.2、約0.22、約0.25、約0.28、約0.3、約0.32、約0.35、約0.38、約0.4、約0.42、約0.45、約0.46、約0.48或約0.49。在一或多個實例中，緻密化的氧化層的最終WERR為約0.05至約0.48、約0.1至約0.48、約0.2至約0.48、約0.25至約0.48、約0.3至約0.48、約0.33至約0.48、約0.35至約0.48、約0.38至約0.48、約0.4至約0.48、約0.05至約0.4、約0.1至約0.4、約0.2至約0.4、約0.25至約0.4、約0.25至約0.45、約0.3至約0.4、約0.33至約0.4、約0.35至約0.4、約0.38至約0.4、約0.05至約0.35、約0.1至約0.35、約0.2至約0.35、約0.25至約0.35、約0.3至約0.35、約0.33至約0.35、約0.32至約0.38、約0.32至約0.35、約0.35至約0.38。
緻密化的氧化層可具有約20 nm、約35 nm、約50 nm、約80 nm、或約100 nm至約120 nm、約150 nm、約200 nm、約250 nm、約300 nm、約350 nm、約400 nm、約500 nm、約600 nm、約800 nm或1000 nm的厚度。舉例而言，緻密化的氧化層可具有約20 nm至約1000 nm、約50 nm至約1000 nm、約50 nm至約800 nm、約50 nm至約600 nm、約50 nm至約500 nm、約50 nm至約400 nm、約50 nm至約300 nm、約50 nm至約200 nm、約50 nm至約100 nm、約80 nm至約1000 nm、約80 nm至約800 nm、約80 nm至約600 nm、約80 nm至約500 nm、約80 nm至約400 nm、約80 nm至約300 nm、約80 nm至約200 nm、約80 nm至約100 nm、約100 nm至約1000 nm、約100 nm至約800 nm、約100 nm至約600 nm、約100 nm至約500 nm、約100 nm至約400 nm、約100 nm至約300 nm、約100 nm至約250 nm或約100 nm至約200 nm的厚度。
在方法100的操作140中，可視情況在緻密化的氧化層上方沉積、產生或以其他方式形成一或多個塊體層或填充層。塊體層或填充層可為或含有一或多種材料，例如矽、氧化矽、氮化矽、氮氧化矽、其摻雜劑或其任何組合。對於塊體層或填充層，亦可沉積其他材料。可藉由包括化學氣相沉積(CVD)、電漿增強CVD(plasma-enhanced CVD; PE-CVD)、原子層沉積(atomic layer deposition; ALD)、電漿增強ALD(PE-ALD)、物理氣相沉積(physical  vapor  deposition; PVD)、濺射、磊晶、旋轉沉積或其任何組合的一或多個沉積製程沉積塊體層或填充層。在一或多個實例中，塊體層或填充層包含氧化矽，且藉由熱CVD製程沉積。
塊體層或填充層可具有約5 nm、約10 nm、約20 nm、約35 nm、約80 nm、或約100 nm至約120 nm、約150 nm、約200 nm、約250 nm、約300 nm、約400 nm、約500 nm、約600 nm或更大的厚度。舉例而言，塊體層或填充層可具有約5 nm至約600 nm、約10 nm至約500 nm、約50 nm至約500 nm、約100 nm至約400 nm的厚度。
第2A圖至第2B圖描繪根據本文描述及討論之一或多個實施例的可藉由製程100製造或以其他方式製備的微電子器件200的截面圖。微電子器件200可為或包含一或多個電晶體，例如GAA電晶體。
第2A圖圖示微電子器件200，其含有由安置於基板210上的間距204分隔的複數個特徵202。特徵202可為如圖所示的基板210的一部分，或替代而言可安置或以其他方式安置於基板210上（未圖示）。特徵可為或包括安置於基板上及/或包含基板210的一部分的多個或複數個鰭片、柱、膜堆疊、層、膜或其他特徵。在一或多個實例中，特徵202中之每一者可為或包括含有膜堆疊220的鰭片。
微電子器件200亦含有安置於特徵202上或其上方的緻密化的氧化層250以及安置於緻密化的氧化層50上或其上方的填充層260。可藉由本文描述及討論的方法（包括製程100）沉積、產生或以其他方式形成緻密化的氧化層250。在一或多個實例中，緻密化的氧化層250含有氧化矽，例如緻密化的氧化矽，並且填充層260含有氧化矽，例如藉由氣相沉積（例如CVD或ALD）沉積的氧化矽。
第2B圖描繪本文的一或多個實施例中描述及討論的含有膜堆疊220的特徵202。膜堆疊220可具有兩個、三個、四個或更多不同類型的層或材料。如第2B圖所示，膜堆疊含有安置於彼此之上交替的層222、224對。在一或多個實例中，層222、224對中之每一者含有矽鍺層及矽層。在一些實例中，層222是或含有矽鍺層，並且層224是或含有矽層。在其他實例中，層222是或含有矽層，並且層224是或含有矽鍺層。
膜堆疊220亦包含安置於膜堆疊220上的第一覆蓋層230層以及安置於第一覆蓋層230上的第二覆蓋層240。在一或多個實例中，第一覆蓋層230含有氧化矽，並且第二覆蓋層240含有氮化矽。
在一或多個實例中，特徵202包含含有SiGe/Si鰭片結構的膜堆疊220，每一SiGe層、每一Si層及/或每一Ge層藉由磊晶生長形成並具有約5 nm至約30 nm的厚度。第一覆蓋層230含有或是藉由CVD或ALD沉積的氧化矽層，並且具有約2 nm至約10 nm的厚度。第二覆蓋層240含有或是藉由CVD或ALD沉積的氮化矽層，並且具有約10 nm至約50 nm的厚度。緻密化的氧化層250含有藉由本文描述及討論的可流動CVD製程沉積的、藉由本文描述及討論的緻密化製程（例如第一第二電漿處置）緻密化的氧化矽，並且具有約50 nm至約500 nm的厚度。填充層260含有藉由CVD沉積的氧化矽，並且具有約5 nm至約600 nm的厚度。
本揭示案的實施方式進一步涉及以下實例1至21中之任一或多者：
1.一種用於處理基板的方法，其包含：在安置於基板上的特徵上方形成包含氧化矽且具有初始濕蝕刻速率(WER)的氧化層；使氧化層暴露於第一電漿處置，以產生經處置的氧化層，同時將基板維持於低於600℃的第一溫度，其中第一電漿處置包含：藉由第一RF源產生第一電漿以；及藉由DC偏壓將第一電漿引導至氧化層；及隨後使經處置的氧化層暴露於第二電漿處置，以產生緻密化的氧化層，同時將基板維持於低於600℃的第二溫度，其中緻密化的氧化層的最終WER小於初始WER的一半，並且其中第二電漿處置包括：藉由頂部RF源及側部RF源產生第二電漿；以及在無偏壓的情況下將第二電漿引導至經處置的氧化層。
2.一種用於處理基板的方法，其包含：在安置於基板上的特徵上方形成包含氧化矽且具有初始WER的氧化層，其中形成氧化層包括：在特徵上沉積包含聚矽氮烷的可流動膜；固化聚矽氮烷以產生含有矽、氮及氫的固化膜；及在氧化製程中將固化膜轉換為包含氧化矽的氧化層；使氧化層暴露於第一電漿處置，以產生經處置的氧化層，其中第一電漿處置包含：藉由第一RF源產生第一電漿，並藉由DC偏壓將第一電漿引導至氧化層；及隨後使經處置的氧化層暴露於第二電漿處置，以產生緻密化的氧化層，其中緻密化的氧化層的最終WER小於初始WER的一半，並且其中第二電漿處置包括：藉由頂部RF源及側部RF源產生第二電漿；以及在無偏壓的情況下將第二電漿引導至經處置的氧化層。
3.一種用於處理基板的方法，其包含：在安置於基板上的複數個鰭片上方形成包含氧化矽且具有WER的氧化層，其中鰭片中之每一者包括含有交替的層對的膜堆疊，其中層對中之每一者含有安置於彼此之上的矽鍺層及矽層；使氧化層暴露於第一電漿處置，以產生經處置的氧化層，其中第一電漿處置包含：藉由第一RF源產生第一電漿；及藉由DC偏壓將第一電漿引導至氧化層；及隨後使經處置的氧化層暴露於第二電漿處置，以產生緻密化的氧化層，其中緻密化的氧化層的最終WER小於初始WER的一半，並且其中第二電漿處置包含：藉由頂部RF源及側部RF源產生第二電漿；以及在無偏壓的情況下將第二電漿引導至經處置的氧化層。
4.根據實例1至3中之任一者的方法，其中初始WER大於4Å/min，且最終WER小於2Å/min。
5.根據實例1至4中之任一者的方法，其中包含氧化矽的氧化層具有初始濕蝕刻速率比(WERR)，且緻密化的氧化層的最終WERR小於初始WERR的一半。
6.根據實例5的方法，其中初始濕蝕刻速率比(WERR)為1，且最終WERR為約0.2至約0.48。
7.根據實例1至6中之任一者的方法，其中在第一電漿處置期間產生第一電漿時，第一RF源具有約0.1 kW至約3 kW的功率。
8.根據實例1至7中之任一者的方法，其中在第一電漿處置期間，DC偏壓具有約0.1 kV至約10 kV的電壓。
9.根據實例1至8中之任一者的方法，其中在第一電漿處置期間，將氧化層暴露於劑量值為約1x10 14離子/cm 2至約1x10 18離子/cm 2的第一電漿。
10.根據實例1至9中之任一者的方法，其中在第二電漿處置期間產生第二電漿時，頂部RF源及側部RF源中之每一者獨立地具有約1 kW至約9 kW的功率。
11.根據實例1至10中之任一者的方法，其中第一溫度及第二溫度中之每一者獨立地為約300℃至約575℃。
12.根據實例1至11中之任一者的方法，相比於用以製備緻密化氧化層的經處置氧化層的孔隙度，緻密化的氧化層具有較小值的孔隙度。
13.根據實例1至12中之任一者的方法，其中形成氧化層進一步包含：在特徵上沉積包含聚矽氮烷的可流動膜；固化聚矽氮烷，以產生含有矽、氮及氫的固化膜；及在氧化製程中將固化膜轉換為包含氧化矽的氧化層。
14.根據實例13的方法，其中氧化製程包含在退火製程中將固化膜暴露於蒸汽。
15.根據實例14的方法，其中在退火製程期間將基板維持於低於600℃的溫度。
16.根據實例13的方法，其中用紫外光固化聚矽氮烷，以產生固化膜。
17.根據實例1至16中之任一者的方法，其進一步包含在緻密化的氧化層上方沉積填充層。
18.根據實例17的方法，其中填充層包含氧化矽且藉由化學氣相沉積來沉積。
19.根據實例1至18中之任一者的方法，其中安置於基板上的特徵是複數個鰭片。
20.根據實例19的方法，其中鰭片中之任一者包含含有交替的層對的膜堆疊。
21.根據實例20的方法，其中層對中之每一者含有安置於彼此之上的一矽鍺層及一矽層。
雖然上文涉及本揭示案的實施例，但可在不脫離基本案的範疇的情況下設計其他及另外的實施例，且本案的範疇由下文的請求項確定。本文描述的文件以引用的方式併入本文，包括與此本文無不一致情況的任何優先權文件及/或測試程序。自上文的一半描述及具體的實施例明顯得出，雖然圖示並描述本揭示案的形式，但可在不偏離本揭示案的精神及範疇的情況下作出各種修改。因此，本揭示案無意具有限制性。類似而言，根據美國法律，將術語「包含」視為與術語「包括」同義。類似而言，當一組成、一要素或一群要素之前有轉折片語「包含」時，應理解吾人考慮到相同的組成或一群要素有轉折片語「基本上由……組成」、「由……組成」、「選自由……組成的群組」或「是」在對組成、要素或多個要素的複述之前。本文使用的術語「約」指與標稱值有+/-10%的變化。應理解本文提供的任何值可包含此變化。
已使用一組數值上限及一組數值下限描述某些實施例及特徵。應瞭解，除非另外指出，否則考慮到範圍包含任何兩個值的組合，例如任何較低值及任何較高值的組合、任兩個較低值的組合及/或任兩個較高值的組合。以下的一或多個請求項中出現某些下限、上限及範圍。
100:方法 110:操作 120:操作 130:操作 140:操作 200:微電子器件 202:特徵 204:間距 210:基板 220:膜堆疊 222:層 224:層 230:第一覆蓋層 240:第二覆蓋層 250:緻密化的氧化層 260:填充層
為了詳細地理解本揭示案的上述特徵的方式，可參考實施例獲得上文簡要概述的本揭示案的更特定描述，其中一些實施例在附圖中圖示。然而，應注意，附圖僅圖示例示性實施例，並且因此不應認為限制其範疇，且本揭示案承認其他等效的實施例。
第1圖是根據本文描述及討論之一或多個實施例之在微電子器件製造期間處理基板的例示性方法的流程圖，該方法包括間隙填充沉積及膜緻密化。
第2A圖至第2B圖描繪根據本文描述及討論之一或多個實施例之藉由第1圖之流程圖所示的方法製備的例示性微電子器件的截面圖。
為便於理解，在可能的情況下已使用相同的元件符號來標明諸圖中共用的相同元件。可以預期，一或多個實施例的元件及特徵可有益地併入於其他實施例中。
國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無
202:特徵
210:基板
220:膜堆疊
222:層
224:層
230:第一覆蓋層
240:第二覆蓋層
250:緻密化的氧化層
260:填充層

Claims (20)

  1. 一種用於處理一基板的方法，包含以下步驟： 在安置於該基板上的特徵上方形成包含氧化矽且具有一初始濕蝕刻速率(WER)的一氧化層； 使該氧化層暴露於一第一電漿處置，以產生一經處置的氧化層，同時將該基板維持於低於600℃的一第一溫度，其中該第一電漿處置包含以下步驟： 藉由一第一RF源產生一第一電漿； 藉由一DC偏壓將該第一電漿引導至該氧化層；及隨後 使該經處置的氧化層暴露於一第二電漿處置，以產生一緻密化的氧化層，同時將該基板維持於低於600℃的一第二溫度，其中該緻密化的氧化層的一最終WER小於該初始WER的一半，且其中該第二電漿處置包含以下步驟： 藉由一頂部RF源及一側部RF源產生一第二電漿；及 在無一偏壓的情況下將該第二電漿引導至該經處置的氧化層。
  2. 如請求項1所述之方法，其中該初始WER大於4Å/min，且該最終WER小於2Å/min。
  3. 如請求項1所述之方法，其中包含氧化矽的該氧化層具有一初始濕蝕刻速率比(WERR)，且該緻密化的氧化層的一最終WERR小於該初始WERR的一半。
  4. 如請求項3所述之方法，其中該初始濕蝕刻速率比(WERR)為1，且該最終WERR為約0.2至約0.48。
  5. 如請求項1所述之方法，其中在該第一電漿處置期間產生該第一電漿時，該第一RF源具有約0.1 kW至約3 kW的一功率。
  6. 如請求項1所述之方法，其中在該第一電漿處置期間，該DC偏壓具有約0.1 kV至約10 kV的一電壓。
  7. 如請求項1所述之方法，其中在該第一電漿處置期間，將該氧化層暴露於一劑量值為約1x10 14離子/cm 2至約1x10 18離子/cm 2的該第一電漿。
  8. 如請求項1所述之方法，其中在該第二電漿處置期間產生該第二電漿時，該頂部RF源及該側部RF源中之每一者獨立地具有約1 kW至約9 kW的一功率。
  9. 如請求項1所述之方法，其中該第一溫度及該第二溫度中之每一者獨立地為約300℃至約575℃。
  10. 如請求項1所述之方法，相比於用以製備該緻密化氧化層的該經處置氧化層的一孔隙度，該緻密化的氧化層具有較小值的該孔隙度。
  11. 如請求項1所述之方法，其中形成該氧化層之步驟進一步包含以下步驟： 在該等特徵上形成包含一聚矽氮烷的一可流動膜； 固化該聚矽氮烷，以產生包含矽、氮及氫的一固化膜；及 在一氧化製程期間將該固化膜轉換為包含氧化矽的該氧化層。
  12. 如請求項11所述之方法，其中該氧化製程包含以下步驟：在一退火製程期間將該固化膜暴露於蒸汽。
  13. 如請求項12所述之方法，其中在該退火製程期間將該基板維持於低於600℃的一溫度。
  14. 如請求項11所述之方法，其中用紫外光固化該聚矽氮烷，以產生該固化膜。
  15. 如請求項11所述之方法，其進一步包含以下步驟：在該緻密化的氧化層上方沉積一填充層。
  16. 如請求項15所述之方法，其中該填充層包含氧化矽且係藉由化學氣相沉積來沉積。
  17. 如請求項1所述之方法，其中安置於該基板上的該等特徵是複數個鰭片。
  18. 如請求項7所述之方法，其中該等鰭片中之每一者包含含有交替的層對的一膜堆疊，其中該等層對中之每一者含有安置於彼此之上的一矽鍺層及一矽層。
  19. 一種用於處理一基板的方法，包含以下步驟： 在安置於該基板上的特徵上方形成包含氧化矽且具有一初始濕蝕刻速率(WER)的一氧化層，其中形成該氧化層之步驟包含以下步驟： 在該等特徵上形成包含一聚矽氮烷的一可流動膜； 固化該聚矽氮烷，以產生包含矽、氮及氫的一固化膜； 在一氧化製程中將該固化膜轉換為包含氧化矽的該氧化層； 使該氧化層暴露於一第一電漿處置，以產生一經處置的氧化層，其中該第一電漿處置包含以下步驟： 藉由一第一RF源產生一第一電漿； 藉由一DC偏壓將該第一電漿引導至該氧化層；及隨後 使該經處置的氧化層暴露於一第二電漿處置，以產生一緻密化的氧化層，其中該緻密化的氧化層的一最終WER小於該初始WER的一半，且其中該第二電漿處置包含以下步驟： 藉由一頂部RF源及一側部RF源產生一第二電漿；及 在無一偏壓的情況下將該第二電漿引導至該經處置的氧化層。
  20. 一種用於處理一基板的方法，包含以下步驟： 在安置於該基板上的複數個鰭片上方形成包含氧化矽且具有一初始濕蝕刻速率(WER)的一氧化層，其中該等鰭片中之每一者包含含有交替的層對的一膜堆疊，其中該等層對中之每一者含有安置於彼此之上的一矽鍺層及一矽層； 使該氧化層暴露於一第一電漿處置，以產生一經處置的氧化層，其中該第一電漿處置包含以下步驟： 藉由一第一RF源產生一第一電漿； 藉由一DC偏壓將該第一電漿引導至該氧化層；及隨後 使該經處置的氧化層暴露於一第二電漿處置，以產生一緻密化的氧化層，其中該緻密化的氧化層的一最終WER小於該初始WER的一半，且其中該第二電漿處置包含以下步驟： 藉由一頂部RF源及一側部RF源產生一第二電漿；及 在無一偏壓的情況下將該第二電漿引導至該經處置的氧化層。
TW111127687A 2021-07-30 2022-07-25 使氧化層緻密化的電漿處置製程 TW202310029A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/390,151 US12094709B2 (en) 2021-07-30 2021-07-30 Plasma treatment process to densify oxide layers
US17/390,151 2021-07-30

Publications (1)

Publication Number Publication Date
TW202310029A true TW202310029A (zh) 2023-03-01

Family

ID=85037933

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111127687A TW202310029A (zh) 2021-07-30 2022-07-25 使氧化層緻密化的電漿處置製程

Country Status (4)

Country Link
US (2) US12094709B2 (zh)
KR (1) KR20240036685A (zh)
TW (1) TW202310029A (zh)
WO (1) WO2023009311A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117542879B (zh) * 2024-01-09 2024-04-02 北京智芯微电子科技有限公司 横向双扩散场效应晶体管、制作方法、芯片及电路

Family Cites Families (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5270267A (en) * 1989-05-31 1993-12-14 Mitel Corporation Curing and passivation of spin on glasses by a plasma process wherein an external polarization field is applied to the substrate
JP3015717B2 (ja) * 1994-09-14 2000-03-06 三洋電機株式会社 半導体装置の製造方法および半導体装置
US5891350A (en) * 1994-12-15 1999-04-06 Applied Materials, Inc. Adjusting DC bias voltage in plasma chambers
US6756085B2 (en) 2001-09-14 2004-06-29 Axcelis Technologies, Inc. Ultraviolet curing processes for advanced low-k materials
US7335609B2 (en) 2004-08-27 2008-02-26 Applied Materials, Inc. Gap-fill depositions introducing hydroxyl-containing precursors in the formation of silicon containing dielectric materials
US7037840B2 (en) 2004-01-26 2006-05-02 Micron Technology, Inc. Methods of forming planarized surfaces over semiconductor substrates
US7524735B1 (en) 2004-03-25 2009-04-28 Novellus Systems, Inc Flowable film dielectric gap fill process
US7521378B2 (en) * 2004-07-01 2009-04-21 Micron Technology, Inc. Low temperature process for polysilazane oxidation/densification
US7148155B1 (en) 2004-10-26 2006-12-12 Novellus Systems, Inc. Sequential deposition/anneal film densification method
US7390757B2 (en) 2005-11-15 2008-06-24 Applied Materials, Inc. Methods for improving low k FSG film gap-fill characteristics
US8232176B2 (en) 2006-06-22 2012-07-31 Applied Materials, Inc. Dielectric deposition and etch back processes for bottom up gapfill
US8492292B2 (en) 2009-06-29 2013-07-23 Applied Materials, Inc. Methods of forming oxide layers on substrates
US7935643B2 (en) 2009-08-06 2011-05-03 Applied Materials, Inc. Stress management for tensile films
US8329587B2 (en) 2009-10-05 2012-12-11 Applied Materials, Inc. Post-planarization densification
KR101837648B1 (ko) 2010-01-07 2018-04-19 어플라이드 머티어리얼스, 인코포레이티드 라디칼-컴포넌트 ｃｖｄ를 위한 인­시츄 오존 경화
DE112011101519B4 (de) 2010-04-30 2015-06-25 Canon Anelva Corp. Epitaxialfilmbildungsverfahren, epitaxialer Dünnfilm und dessen Verwendung zur Herstellung eines halbleitertechnischen Licht emittierenden Elements
US8318584B2 (en) 2010-07-30 2012-11-27 Applied Materials, Inc. Oxide-rich liner layer for flowable CVD gapfill
KR20120029291A (ko) 2010-09-16 2012-03-26 삼성전자주식회사 반도체 소자 및 그 제조 방법
US8101531B1 (en) 2010-09-23 2012-01-24 Novellus Systems, Inc. Plasma-activated deposition of conformal films
US8524612B2 (en) 2010-09-23 2013-09-03 Novellus Systems, Inc. Plasma-activated deposition of conformal films
US9685320B2 (en) 2010-09-23 2017-06-20 Lam Research Corporation Methods for depositing silicon oxide
JP5521981B2 (ja) 2010-11-08 2014-06-18 豊田合成株式会社 半導体発光素子の製造方法
CN102477531B (zh) 2010-11-26 2015-03-25 鸿富锦精密工业（深圳）有限公司 被覆件及其制造方法
US20120149213A1 (en) 2010-12-09 2012-06-14 Lakshminarayana Nittala Bottom up fill in high aspect ratio trenches
US9956743B2 (en) 2010-12-20 2018-05-01 The Regents Of The University Of California Superhydrophobic and superoleophobic nanosurfaces
US8445078B2 (en) 2011-04-20 2013-05-21 Applied Materials, Inc. Low temperature silicon oxide conversion
US9512520B2 (en) 2011-04-25 2016-12-06 Applied Materials, Inc. Semiconductor substrate processing system
CN102758172A (zh) 2011-04-27 2012-10-31 鸿富锦精密工业（深圳）有限公司 铁基合金表面镀膜方法及由该方法制得的镀膜件
US8575819B1 (en) 2011-07-18 2013-11-05 Integrated Device Technology, Inc. Microelectromechanical resonators with passive frequency tuning using built-in piezoelectric-based varactors
CN102896842A (zh) 2011-07-29 2013-01-30 鸿富锦精密工业（深圳）有限公司 镀膜件及其制造方法
US20130217241A1 (en) 2011-09-09 2013-08-22 Applied Materials, Inc. Treatments for decreasing etch rates after flowable deposition of silicon-carbon-and-nitrogen-containing layers
US20130217240A1 (en) 2011-09-09 2013-08-22 Applied Materials, Inc. Flowable silicon-carbon-nitrogen layers for semiconductor processing
US8887407B2 (en) * 2012-03-05 2014-11-18 Maricela Carlota Silva Propeller blade seal positioning gauge
US8846536B2 (en) 2012-03-05 2014-09-30 Novellus Systems, Inc. Flowable oxide film with tunable wet etch rate
US20130288485A1 (en) 2012-04-30 2013-10-31 Applied Materials, Inc. Densification for flowable films
JP6272850B2 (ja) 2012-07-02 2018-01-31 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 物理的気相成長法による窒化アルミニウムの緩衝及び活性層
KR101942092B1 (ko) 2012-07-30 2019-01-25 한국전자통신연구원 유기발광소자 제조방법
KR102052936B1 (ko) 2012-11-13 2019-12-06 삼성전자 주식회사 반도체 소자 제조 방법
US20140302690A1 (en) 2013-04-04 2014-10-09 Applied Materials, Inc. Chemical linkers to impart improved mechanical strength to flowable films
US20140329027A1 (en) 2013-05-02 2014-11-06 Applied Materials, Inc. Low temperature flowable curing for stress accommodation
US9847222B2 (en) * 2013-10-25 2017-12-19 Lam Research Corporation Treatment for flowable dielectric deposition on substrate surfaces
US9406547B2 (en) 2013-12-24 2016-08-02 Intel Corporation Techniques for trench isolation using flowable dielectric materials
FR3022070B1 (fr) 2014-06-04 2016-06-24 Univ Aix Marseille Procede de texturation aleatoire d'un substrat semiconducteur
US9966471B2 (en) * 2014-06-27 2018-05-08 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked Gate-All-Around FinFET and method forming the same
US9875888B2 (en) * 2014-10-03 2018-01-23 Applied Materials, Inc. High temperature silicon oxide atomic layer deposition technology
US9570287B2 (en) 2014-10-29 2017-02-14 Applied Materials, Inc. Flowable film curing penetration depth improvement and stress tuning
US9431268B2 (en) * 2015-01-05 2016-08-30 Lam Research Corporation Isotropic atomic layer etch for silicon and germanium oxides
US9777378B2 (en) 2015-01-07 2017-10-03 Applied Materials, Inc. Advanced process flow for high quality FCVD films
KR102655396B1 (ko) 2015-02-23 2024-04-04 어플라이드 머티어리얼스, 인코포레이티드 고품질 얇은 필름들을 형성하기 위한 사이클식 순차 프로세스들
TWI701357B (zh) * 2015-03-17 2020-08-11 美商應用材料股份有限公司 用於膜沉積的脈衝化電漿
JP6856651B2 (ja) 2016-01-05 2021-04-07 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 半導体アプリケーション用の水平ゲートオールアラウンドデバイスのためのナノワイヤ製造方法
US9552978B1 (en) * 2016-03-02 2017-01-24 United Microelectronics Corp. Method of decreasing fin bending
US20170323785A1 (en) 2016-05-06 2017-11-09 Lam Research Corporation Method to deposit conformal and low wet etch rate encapsulation layer using pecvd
KR102576563B1 (ko) 2017-05-13 2023-09-07 어플라이드 머티어리얼스, 인코포레이티드 고품질 갭 충전 솔루션들을 위한 순환식 유동성 증착 및 고-밀도 플라즈마 처리 프로세스들
CN111524788B (zh) * 2019-02-01 2023-11-24 Asm Ip私人控股有限公司 氧化硅的拓扑选择性膜形成的方法
KR102809999B1 (ko) * 2019-04-01 2025-05-19 에이에스엠 아이피 홀딩 비.브이. 반도체 소자를 제조하는 방법

Also Published As

Publication number Publication date
US20230030436A1 (en) 2023-02-02
US20240404823A1 (en) 2024-12-05
WO2023009311A1 (en) 2023-02-02
KR20240036685A (ko) 2024-03-20
US12094709B2 (en) 2024-09-17

Similar Documents

Publication Publication Date Title
KR102887475B1 (ko) 펄스형 플라즈마 전력을 사용하여 유전체 재료 층을 형성하기 위한 방법, 이 층을 포함한 구조물 및 소자, 그리고 이 층을 형성하기 위한 시스템
TWI692008B (zh) 用於形成高品質薄膜的循環連續製程
CN104517891B (zh) 形成沟槽结构的方法
KR102291889B1 (ko) 유기아미노실란 어닐링을 이용한 SiOCH 막의 형성 방법
TWI676700B (zh) 用於高品質流動式化學氣相沉積膜之先進製程流程
TW497203B (en) Semiconductor device and method of manufacturing the same
TW495882B (en) Semiconductor device, semiconductor wafer, and methods of producing the same device and wafer
US20150118864A1 (en) Method for Treating SiOCH Film With Hydrogen Plasma
TWI698916B (zh) Vnand拉伸厚teos氧化物
KR20090033449A (ko) 보텀-업 방식의 갭필을 위한 유전체 증착 및 에치 백 공정
JP2004165628A (ja) 酸化薄膜の界面構造とその形成方法、及び薄膜トランジスタ
TWI304246B (en) A liner of a shallow trench isolation modification method
CN101473426A (zh) 用于从下向上填充间隙的介电材料沉积与回蚀方法
TWI754799B (zh) 半導體製程方法與半導體裝置
TW202113128A (zh) 以高能量低劑量電漿後處理氮化矽基的介電膜之方法
US20240404823A1 (en) Plasma treatment process to densify oxide layers
JP7635126B2 (ja) ＳｉＯＣフィルムの酸化の低減
CN108352357B (zh) 用于先进cmp及凹槽流的间隙填充膜改性
TW201715566A (zh) 在間隙填補應用中用來消除二氧化矽膜之原子層沉積物中的裂縫之系統及方法
TWI839527B (zh) 微波輻射後處理介電膜的方法
Sun et al. STI gap-fill technology and flowable CVD process application
JP4987898B2 (ja) 半導体装置の製造方法
CN117153675A (zh) 半导体结构的制备方法及半导体结构
JP2000357687A (ja) 半導体装置の製造方法およびプラズマｃｖｄ装置