[go: up one dir, main page]

TW201715566A - 在間隙填補應用中用來消除二氧化矽膜之原子層沉積物中的裂縫之系統及方法 - Google Patents

在間隙填補應用中用來消除二氧化矽膜之原子層沉積物中的裂縫之系統及方法 Download PDF

Info

Publication number
TW201715566A
TW201715566A TW105118321A TW105118321A TW201715566A TW 201715566 A TW201715566 A TW 201715566A TW 105118321 A TW105118321 A TW 105118321A TW 105118321 A TW105118321 A TW 105118321A TW 201715566 A TW201715566 A TW 201715566A
Authority
TW
Taiwan
Prior art keywords
trench
substrate
filling
layer
sio
Prior art date
Application number
TW105118321A
Other languages
English (en)
Inventor
唐衛
朴大□
史貴凡迪 巴頓 凡
凱翰 艾許地安尼
Original Assignee
蘭姆研究公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 蘭姆研究公司 filed Critical 蘭姆研究公司
Publication of TW201715566A publication Critical patent/TW201715566A/zh

Links

Classifications

    • H10W20/076—
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • H10P14/6334—
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • H10D64/01342—
    • H10P14/6304—
    • H10P14/6306—
    • H10P14/6308—
    • H10P14/6309—
    • H10W10/014—
    • H10W10/0142—
    • H10W10/17—
    • H10W20/089—
    • H10P14/6339—
    • H10P14/69215—

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Element Separation (AREA)
  • Crystallography & Structural Chemistry (AREA)

Abstract

一種用於填補基板內之溝槽的方法，包含使用一第一二氧化矽層部分地填補該溝槽。一非晶矽層係在該二氧化矽層上加以沉積。該溝槽係使用一第二二氧化矽層加以填補。一氧化處理係在該基板上加以執行，以氧化該非晶矽層。

Description

在間隙填補應用中用來消除二氧化矽膜之原子層沉積物中的裂縫之系統及方法
本揭示內容關於基板處理系統，且更具體而言，關於在間隙填補應用中用於消除二氧化矽的原子層沉積物之裂縫的系統及方法。
在此提供的背景介紹係為了一般地呈現本揭示內容之背景。目前列名發明者的工作成果，在此先前技術章節中所述之範圍，以及可能未在申請時以其他方式適格作為先前技術之說明的實施態樣，係未明示或暗示承認為對於本揭示內容之先前技術。
淺溝槽絕緣體（STI）在積體電路（IC）中的個別電晶體元件之間提供電隔離。STI通常包含填充高品質二氧化矽（SiO2 ）膜的溝槽。在一些例子中，溝槽的深寬比（AR）可高達8：1，且溝槽的開口窄縮至20 nm。在處理期間無空隙的STI間隙填補是重要的，因為基板可在後續整合步驟期間進行濕化學製程。
傳統上，STI係使用高密度電漿化學氣相沉積（HDPCVD）製程加以填補。對於AR大於約4：1的溝槽而言，HDPCVD氧化物係無法在沒有空隙的情況下填補STI。空隙甚至發生在當使用循環的沉積-蝕刻-沉積製程時。
替代的填埔技術（諸如次大氣CVD（SACVD, sub-atmospheric CVD））已被加以使用。然而，SACVD對填補輪廓係敏感的，因為SACVD係低於100%保形。新興之可流動氧化物製程提供類液體填補行為，但膜的品質係大程度地受限於存在於膜中的高碳含量。
一種用於填補基板內之溝槽的方法包含使用一第一二氧化矽層部分地填補該溝槽。一非晶矽層係在該二氧化矽層上加以沉積。該溝槽係使用一第二二氧化矽層加以填補。一氧化處理係在該基板上加以執行，以氧化該非晶矽層。
在其他特徵中，該溝槽包含一淺溝槽絕緣體（STI）。該第一二氧化矽層及該第二二氧化矽層係使用一原子層沉積（ALD）製程加以沉積。該ALD製程沉積保形膜。該ALD製程使用包含雙（三級丁基胺基）矽烷（BTBAS）、一氧化二氮（N2 O）及氧（O2 ）的處理氣體。
在其他特徵中，該氧化處理包含：將該基板加熱至一製程溫度，及將該基板曝露於水蒸氣。該氧化處理包含：將該基板加熱至一製程溫度，及將該基板曝露於分子氧。該基板係在一爐內加熱。該製程溫度係在600℃和1000℃之間。該製程溫度係在875℃和925℃之間。處理時間係在1小時和5小時之間。該溝槽具有大於4：1的深寬比。該溝槽具有大於8：1的深寬比。
在其他特徵中，該非晶矽層係使用熱化學氣相沉積（CVD）製程加以沉積。該熱CVD製程使用二矽烷作為處理氣體。該非晶矽層具有2 nm至4 nm的厚度。
本揭示內容之進一步的可應用領域將從實施方式、發明申請專利範圍及圖式中變得明顯。詳細說明及具體例子係意圖為僅供說明的目的，而非意欲限制本揭示內容的範圍。
二氧化矽（SiO2 ）的沉積可用以填補基板溝槽的間隙。然而，高濕蝕刻速率的裂縫在對向兩側壁上的膜合併之後殘留在溝槽的中心。相較於SiO2 膜的連續沉積直到溝槽係被完全填補，根據本揭示內容的系統及方法起初沉積SiO2 以部分地填補溝槽，且接著在對向兩側壁上的膜會合之前沉積非晶矽（a-Si）層。之後，繼續SiO2 沉積以完全填補溝槽。膜堆疊係隨後曝露於氧化處理以將a-Si層轉變為SiO2 。在氧化處理期間引起的體積膨脹使裂縫材料緻密化。
現參照圖1及2，顯示基板10的處理，其使用SiO2 膜填補溝槽12。在一些例子中，溝槽12具有高的深寬比（AR）。在一些例子中，AR係大於4：1。在其他例子中，AR係大於8：1。在又其他的例子中，AR係大於10：1。在一些例子中，溝槽12係STI溝槽。
在圖1中，二氧化矽（SiO2 ）層16係在溝槽12中加以沉積，以部分地填補溝槽12。在一些例子中，SiO2 層16係保形地加以沉積。在一些例子中，SiO2 層16係使用ALD製程加以沉積。
在一些例子中，SiO2 的保形ALD沉積係根據在2014年5月20日授證之LaVoie等人發明之共同轉讓的美國專利第8,728,955號中描述的ALD製程加以執行，該美國專利的標題為“METHOD OF PLASMA ACTIVATED DEPOSITION OF A CONFORMAL FILM ON A SUBSTRATE SURFACE”，其全部內容於此藉由參照納入本案揭示內容。在一些例子中，前驅物氣體包含雙（三級丁基胺基）矽烷（BTBAS）、一氧化二氮（N2 O）及氧（O2 ）。
在圖2中，顯示在非晶矽（a-Si）層18係在溝槽12中的SiO2 層16上加以沉積之後的圖1的基板10。在一些例子中，a-Si層18具有2-4 nm的厚度。在其他例子中，a-Si層18具有3 nm的厚度。在一些例子中，a-Si層18係保形的。
在一些例子中，a-Si層18的沉積係使用熱化學氣相沉積（CVD）製程或其他合適的沉積製程加以執行。在一些例子中，用於沉積a-Si層18的沉積製程使用二矽烷（Si2 H6 ）作為前驅物氣體，且製程溫度係400℃-600℃。在其他例子中，製程溫度係450℃-550℃。在又其他例子中，製程溫度係500℃。在其他例子中，a-Si層18係使用ALD加以沉積。僅作為示例，用以沉積保形的氧化物、氮化物或碳化物層的ALD製程可加以使用。
現參照圖3及4，基板10的額外處理係加以顯示。在圖3中，顯示在SiO2 層20的側壁會合填充於溝槽12之中且產生裂縫22之後的基板10。在一些例子中，SiO2 層20係亦使用保形的製程加以沉積。在一些例子中，SiO2 層20係使用ALD製程加以沉積。
在圖4中，氧化處理步驟係用以移除裂縫22。在一些例子中，將a-Si層氧化的製程包含在爐或其他裝置內加熱基板至一製程溫度。在一些例子中，製程溫度係在600℃和1000℃之間。在一些例子中，使用水蒸氣的濕氧化處理係加以使用。在一些例子中，分子氧、臭氧、或二氧化碳（CO2 ）係加以使用。在其他例子中，製程溫度係約900°（例如在875℃和925℃之間）。在一些例子中，處理時間係在1小時和5小時之間，儘管可使用其他的處理時間。在一些例子中，氧擴散通過SiO2 層至a-Si層，以將a-Si層至少部分地轉變為SiO2 。濕氧化的使用可減少處理時間，因為水蒸氣已增加進入SiO2 層的溶解度。
在其他例子中，氧化步驟係在產生含氧化劑電漿的處理腔室中加以執行。電漿系統可在腔室內或遠程地產生電漿。在其他例子中，電漿系統可使用射頻（RF）、微波（MW）及DC電漿電源。在其他例子中，電漿係藉由感應式耦合電漿（ICP）系統、電容式耦合電漿（CCP）系統、或任何其他合適的電漿產生系統加以產生。在一些例子中，氧化步驟可使用紫外（UV）光及臭氧加以執行。在又其他例子中，快速熱氧化系統可用以執行氧化步驟。
現參照圖5，用於執行溝槽的間隙填補之方法100的例子係加以顯示。在110，第一SiO2 層係在基板的溝槽中加以沉積以部分填補溝槽。
在114，非晶矽（a-Si）層係在該第一SiO2 層上加以沉積。該a-Si層部分地填補溝槽。在118，第二SiO2 層係在該a-Si層上加以沉積。該溝槽係被填補且裂縫係由該第二SiO2 層所產生。在122，該裂縫係使用氧化處理步驟加以移除。
以上所述在本質上僅用以說明且係決非意欲限制本揭示內容、其應用、或使用。本揭示內容的廣泛教示可以多種方式加以執行。因此，雖然本揭示內容包含特殊的例子，但本揭示內容的真實範圍應不被如此限制，因為其他的變化將在研讀圖示、說明書及以下申請專利範圍後變為顯而易見。應理解方法中的一個以上步驟可以不同順序（或同時）加以執行而不改變本揭示內容的原理。此外，雖然各個實施例係如上所述為具有某些特徵，但關於本揭示內容之任何實施例描述的這些特徵之其中任何一者以上可結合任何其他實施例的特徵加以執行，即使結合係未明確地描述。換句話說，描述的實施例係非互斥，且一個以上實施例彼此的置換仍在此揭示內容的範圍內。
元件之間（例如：模組、電路元件、半導體層等之間）的空間及功能關係係使用各種術語加以描述，包含：「連接」、「接合」、「耦接」、「毗鄰」、「旁邊」、「在上方」、「上方」、「下方」、及「配置」。當第一和第二元件之間的關係係在上述揭示內容中加以描述時，除非明確地描述為「直接」，該關係可為直接的關係，其中沒有其他中介元件係存在於該第一和第二元件之間，但亦可為間接的關係，其中一個以上中介元件係（空間地或功能地）存在於該第一和第二元件之間。當在此使用時，片語「A、B、及C的其中至少一者」應被理解為表示使用非排他邏輯「或」之邏輯（A或B或C），且不應理解為表示「A的其中至少一者、B的其中至少一者、及C的其中至少一者」。
10‧‧‧基板
12‧‧‧溝槽
16‧‧‧二氧化矽（SiO2 ）層
18‧‧‧非晶矽（a-Si）層
20‧‧‧SiO2層
22‧‧‧裂縫
100‧‧‧方法
本揭示內容從實施方式和隨附圖式可更完全了解，其中：
圖1係包含溝槽之基板的例子之側橫剖面圖，該溝槽根據本揭示內容係藉由二氧化矽（SiO2 ）層部分地加以填補；
圖2係圖1的基板之側橫剖面圖，該基板根據本揭示內容進一步包含在溝槽中的SiO2 上沉積的非晶矽（a-Si）層；
圖3係圖2的基板之側橫剖面圖，該基板根據本揭示內容進一步包含額外的SiO2 層，其填補溝槽且產生裂縫；
圖4係圖3的基板在根據本揭示內容使用氧化步驟移除裂縫之後的側橫剖面圖；以及
圖5係用於執行溝槽的間隙填補之方法的例子，該方法根據本揭示內容使用SiO2 層、非晶矽層的沉積、SiO2 層的沉積、及一氧化步驟。
在圖示中，參考數字可被再次使用以識別相似及/或相同的元件。
10‧‧‧基板
12‧‧‧溝槽
16‧‧‧二氧化矽(SiO2)層
18‧‧‧非晶矽(a-Si)層
20‧‧‧SiO2層
22‧‧‧裂縫

Claims (16)

  1. 一種用於填補基板內之溝槽的方法，包含： 使用一第一二氧化矽層部分地填補該溝槽； 在該第一二氧化矽層上沉積一非晶矽層； 使用一第二二氧化矽層填補該溝槽；以及 在該基板上執行一氧化處理，以氧化該非晶矽層。
  2. 如申請專利範圍第1項之用於填補基板內之溝槽的方法，其中，該溝槽包含一淺溝槽絕緣體（STI）。
  3. 如申請專利範圍第1項之用於填補基板內之溝槽的方法，其中，該第一二氧化矽層及該第二二氧化矽層係使用一原子層沉積（ALD）製程加以沉積。
  4. 如申請專利範圍第3項之用於填補基板內之溝槽的方法，其中，該ALD製程沉積保形膜。
  5. 如申請專利範圍第3項之用於填補基板內之溝槽的方法，其中，該ALD製程使用包含雙（三級丁基胺基）矽烷（BTBAS）、一氧化二氮（N2 O）及氧（O2 ）的處理氣體。
  6. 如申請專利範圍第1項之用於填補基板內之溝槽的方法，其中，該氧化處理包含： 將該基板加熱至一製程溫度；以及 將該基板曝露於水蒸氣。
  7. 如申請專利範圍第1項之用於填補基板內之溝槽的方法，其中，該氧化處理包含： 將該基板加熱至一製程溫度；以及 將該基板曝露於分子氧。
  8. 如申請專利範圍第6項之用於填補基板內之溝槽的方法，其中，該基板係在一爐內加熱。
  9. 如申請專利範圍第6項之用於填補基板內之溝槽的方法，其中，該製程溫度係在600℃和1000℃之間。
  10. 如申請專利範圍第6項之用於填補基板內之溝槽的方法，其中，該製程溫度係在875℃和925℃之間。
  11. 如申請專利範圍第6項之用於填補基板內之溝槽的方法，其中，處理時間係在1小時和5小時之間。
  12. 如申請專利範圍第1項之用於填補基板內之溝槽的方法，其中，該溝槽具有大於4：1的深寬比。
  13. 如申請專利範圍第1項之用於填補基板內之溝槽的方法，其中，該溝槽具有大於8：1的深寬比。
  14. 如申請專利範圍第1項之用於填補基板內之溝槽的方法，其中，該非晶矽層係使用熱化學氣相沉積（CVD）製程加以沉積。
  15. 如申請專利範圍第14項之用於填補基板內之溝槽的方法，其中，該熱CVD製程使用二矽烷作為處理氣體。
  16. 如申請專利範圍第1項之用於填補基板內之溝槽的方法，其中，該非晶矽層具有2 nm至4 nm的厚度。
TW105118321A 2015-06-12 2016-06-13 在間隙填補應用中用來消除二氧化矽膜之原子層沉積物中的裂縫之系統及方法 TW201715566A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/737,760 US9406544B1 (en) 2015-06-12 2015-06-12 Systems and methods for eliminating seams in atomic layer deposition of silicon dioxide film in gap fill applications

Publications (1)

Publication Number Publication Date
TW201715566A true TW201715566A (zh) 2017-05-01

Family

ID=56507285

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105118321A TW201715566A (zh) 2015-06-12 2016-06-13 在間隙填補應用中用來消除二氧化矽膜之原子層沉積物中的裂縫之系統及方法

Country Status (4)

Country Link
US (1) US9406544B1 (zh)
KR (1) KR102616699B1 (zh)
CN (1) CN106245002B (zh)
TW (1) TW201715566A (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102783961B1 (ko) * 2019-03-20 2025-03-18 어플라이드 머티어리얼스, 인코포레이티드 저온의 열 산화물 품질에서 두꺼운 산화물 막들을 성장시키는 방법
CN110223952A (zh) * 2019-06-14 2019-09-10 武汉新芯集成电路制造有限公司 浅沟槽隔离结构的形成方法及半导体器件的形成方法
US11075123B2 (en) * 2019-09-16 2021-07-27 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming isolation structure having improved gap-fill capability
JP2023500828A (ja) * 2019-10-29 2023-01-11 ラム リサーチ コーポレーション 継ぎ目のない高品質のギャップフィルを可能にする方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020071063A (ko) * 2001-03-02 2002-09-12 삼성전자 주식회사 덴트 없는 트렌치 격리 구조 및 그 형성 방법
US7112513B2 (en) * 2004-02-19 2006-09-26 Micron Technology, Inc. Sub-micron space liner and densification process
US7176105B2 (en) * 2004-06-01 2007-02-13 Applied Materials, Inc. Dielectric gap fill with oxide selectively deposited over silicon liner
US7521378B2 (en) * 2004-07-01 2009-04-21 Micron Technology, Inc. Low temperature process for polysilazane oxidation/densification
US7541297B2 (en) * 2007-10-22 2009-06-02 Applied Materials, Inc. Method and system for improving dielectric film quality for void free gap fill
KR100972675B1 (ko) * 2008-01-10 2010-07-27 주식회사 하이닉스반도체 반도체 소자의 소자 분리막 형성 방법
JP5915181B2 (ja) * 2011-04-05 2016-05-11 富士通セミコンダクター株式会社 半導体装置およびその製造方法
JP5977002B2 (ja) * 2011-08-25 2016-08-24 東京エレクトロン株式会社 トレンチの埋め込み方法および半導体集積回路装置の製造方法
KR102084901B1 (ko) * 2011-09-23 2020-03-05 노벨러스 시스템즈, 인코포레이티드 플라즈마 활성화된 컨포멀 유전체 막 증착
US8728955B2 (en) 2012-02-14 2014-05-20 Novellus Systems, Inc. Method of plasma activated deposition of a conformal film on a substrate surface
JP2014086494A (ja) 2012-10-22 2014-05-12 Renesas Electronics Corp 半導体装置の製造方法
US8975155B2 (en) * 2013-07-10 2015-03-10 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming a shallow trench isolation structure
US9209040B2 (en) * 2013-10-11 2015-12-08 Taiwan Semiconductor Manufacturing Co., Ltd. Amorphorus silicon insertion for STI-CMP planarity improvement

Also Published As

Publication number Publication date
KR20160146565A (ko) 2016-12-21
KR102616699B1 (ko) 2023-12-26
US9406544B1 (en) 2016-08-02
CN106245002A (zh) 2016-12-21
CN106245002B (zh) 2019-09-13

Similar Documents

Publication Publication Date Title
TWI400755B (zh) 用於由下而上間隙充填的介電質沈積與回蝕處理
CN104517891B (zh) 形成沟槽结构的方法
CN104282616B (zh) 形成浅沟槽隔离结构的方法
TWI692008B (zh) 用於形成高品質薄膜的循環連續製程
CN105244269B (zh) 一种半导体器件及其制造方法
CN102598228A (zh) 拉伸膜的应力管理
CN101635270A (zh) 集成电路结构的制造方法
JP2014527315A (ja) 半導体集積のための反応しないドライ除去プロセス
WO2014115600A1 (ja) 半導体装置の製造方法
CN102693931A (zh) 一种薄膜填充方法
CN100576490C (zh) 浅沟槽隔离结构的形成方法
JP7580540B2 (ja) Ｐｅｃｖｄによるｓｉギャップ充填の方法
TW201025447A (en) Manufacturing method of semiconductor device
TW201715566A (zh) 在間隙填補應用中用來消除二氧化矽膜之原子層沉積物中的裂縫之系統及方法
CN101473426A (zh) 用于从下向上填充间隙的介电材料沉积与回蚀方法
CN101359596B (zh) 沟槽的填充方法及浅沟槽隔离的制造方法
CN102760660A (zh) 氧化聚硅氮烷层的方法以及形成沟槽隔离结构的方法
CN108352357B (zh) 用于先进cmp及凹槽流的间隙填充膜改性
JP2002075988A (ja) 真空紫外光ｃｖｄによる層間絶縁膜の製造方法
Sun et al. STI gap-fill technology and flowable CVD process application
JP2010171231A (ja) シリコン酸化膜の形成方法
TW202310029A (zh) 使氧化層緻密化的電漿處置製程
CN110211916B (zh) 浅沟槽隔离结构的制造方法
KR100849073B1 (ko) 반도체 소자의 소자분리막 형성방법
KR20100006908A (ko) 반도체 소자의 제조방법