TW202301487A - 覆晶作業及其應用之接合設備 - Google Patents
覆晶作業及其應用之接合設備 Download PDFInfo
- Publication number
- TW202301487A TW202301487A TW110122588A TW110122588A TW202301487A TW 202301487 A TW202301487 A TW 202301487A TW 110122588 A TW110122588 A TW 110122588A TW 110122588 A TW110122588 A TW 110122588A TW 202301487 A TW202301487 A TW 202301487A
- Authority
- TW
- Taiwan
- Prior art keywords
- solder bumps
- chip
- flip
- circuit board
- bonding
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
- H05K13/04—Mounting of components, e.g. of leadless components
- H05K13/046—Surface mounting
- H05K13/0465—Surface mounting by soldering
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
-
- H10P72/0438—
-
- H10P72/0446—
-
- H10W72/072—
-
- H10W72/20—
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/01—Tools for processing; Objects used during processing
- H05K2203/0195—Tool for a process not provided for in H05K3/00, e.g. tool for handling objects using suction, for deforming objects, for applying local pressure
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/08—Treatments involving gases
- H05K2203/082—Suction, e.g. for holding solder balls or components
-
- H10P72/78—
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
Abstract
一種覆晶作業,係提供一具有通道之壓合治具,使該壓合治具藉由該通道以真空吸附之方式吸取晶片模組,以藉由該壓合治具將該晶片模組透過複數銲料凸塊接合於一線路板上,並提供加熱裝置,以加熱該複數銲料凸塊而回銲該複數銲料凸塊,俾藉由該壓合治具真空吸附該晶片模組,以抑制該晶片模組變形,使該銲料凸塊能有效對應連接該線路板之接點。
Description
本發明係有關一種半導體封裝製程,尤指一種覆晶作業及其應用之接合設備。
隨著近年來可攜式電子產品的蓬勃發展,各類相關產品逐漸朝向高密度、高性能以及輕、薄、短、小之趨勢發展,其中,應用於該可攜式電子產品之各態樣的半導體封裝結構也因而配合推陳出新,以期能符合輕薄短小與高密度、高性能的要求。
隨著電子產品之晶片配置密度提高,業界遂廣泛地使用覆晶形式的半導體晶片。該覆晶形式的半導體晶片係藉由複數焊料凸塊接合到封裝基板上。
如圖1A及圖1B係為習知電子裝置於進行覆晶作業之剖視及平面示意圖。
如圖1A及圖1B所示,將一晶片模組1a藉由複數銲料凸塊14設於一線路板13之接點130上,以形成一電子裝置1,其中,該晶片模組1a係包含一線路結構10、複數藉由導電凸塊110覆晶結合於該線路結構10上之半導體晶片11以及一包覆該線路結構10與該些半導體晶片11之封裝層12。
於進行覆晶作業之過程中,如圖1A所示,藉由一石英材壓合治具9將該晶片模組1a下壓,使該線路結構10之電性接觸墊100上之銲料凸塊14進一步結合至該線路板13之接點130,其中,如圖1C所示,一承載結構8係藉由通道80真空吸附該線路板13。之後,藉由雷射光束L由該壓合治具9朝該線路板13之方向(如圖1C所示之向下加熱方向H)照射該半導體晶片11,以將能量傳遞到該些銲料凸塊14而熔化該銲料凸塊14,並於移除該雷射光束L後硬化,使該銲料凸塊14回銲固接於該接點130上,因而得以將該晶片模組1a覆晶接合於該線路板13上。
惟,目前覆晶形式的半導體晶片11,其厚度係薄化至數百微米或更小,因而該半導體晶片11易因自身的內應力而略微彎曲或翹曲,致使該晶片模組1a變形,導致後續覆晶作業之過程中,該壓合治具9於進行下壓動作時,該銲料凸塊14無法有效對應連接該接點130,如圖1C所示。
此外,當提供該雷射光束L時,該晶片模組1a和線路板13的溫度會連同該銲料凸塊14的溫度一起升高,此時,因該半導體晶片11與該線路板13(或該線路結構10及該封裝層12)的熱膨脹係數的差異過大,因而該晶片模組1a或該半導體晶片11會產生彎曲或翹曲,故於回銲該銲料凸塊14後,該銲料凸塊14容易發生未潤濕(non-wetting)之問題。
因此,如何克服上述習知技術的種種問題,實已成目前亟欲解決的課題。
鑑於上述習知技術之種種缺失,本發明係提供一種接合設備,係包括:壓合治具,係具有通道,以藉由該通道透過真空吸附之方式吸取晶片模組;
承載治具,係承載線路板,使該晶片模組藉由複數銲料凸塊接合於該線路板上;以及加熱裝置,係於該壓合治具將該晶片模組下壓接合於該線路板上後,加熱該複數銲料凸塊進行回銲。
本發明復提供一種覆晶作業,係包括:提供一具有通道之壓合治具,使該壓合治具藉由該通道以真空吸附之方式吸取晶片模組;藉由該壓合治具,將該晶片模組以複數銲料凸塊接合於一線路板上;以及藉由加熱裝置加熱該複數銲料凸塊以進行回銲。
前述之接合設備及覆晶作業中,該壓合治具包含石英材。
前述之接合設備及覆晶作業中,該線路板係設於一承載治具上,且該承載治具係配置另一通道,以固定及承載該線路板。
前述之接合設備及覆晶作業中,該加熱裝置係提供雷射光束,以加熱該複數銲料凸塊。
前述之接合設備及覆晶作業中,復包括於該壓合治具上配置複數多功能感測器,以即時監控該複數銲料凸塊之回銲情況。
由上可知,本發明之接合設備及覆晶作業中,主要藉由該壓合治具配置有通道,以於覆晶作業之過程中,真空吸附該晶片模組,藉以抑制該晶片模組變形,因而即使該半導體晶片易因自身的內應力而略微彎曲或翹曲,該晶片模組之外觀仍不會變形,故相較於習知技術,當該壓合治具於進行下壓動作時,該銲料凸塊能有效對應連接該接點。
再者,當加熱該複數銲料凸塊時,該晶片模組和該線路板的溫度會連同該銲料凸塊的溫度一起升高,此時,即使該晶片模組因熱膨脹係數之緣故而產生彎曲或翹曲,藉由該壓合治具真空吸附該晶片模組,即可抑制該晶
片模組變形,故相較於習知技術,於回銲該銲料凸塊後,該銲料凸塊能避免發生未潤濕(non-wetting)之問題。
1:電子裝置
1a:晶片模組
10:線路結構
100:電性接觸墊
11:半導體晶片
110:導電凸塊
12:封裝層
13:線路板
130:接點
14:銲料凸塊
2:接合設備
2a,9:壓合治具
20,21,80:通道
20a:第一埠口
20b:第二埠口
2b:承載治具
30a:力量感測單元
30b:位移感測單元
31a,31b,31c:第一感測器
32a,32b,32c:第二感測器
33a,33b,33c:第三感測器
8:承載結構
F,F1:真空吸附作用力
H:加熱方向
L:雷射光束
S41~S44:步驟
圖1A係為習知電子裝置於進行覆晶作業之剖面示意圖。
圖1B係為習知電子裝置之局部上視平面示意圖。
圖1C係為習知電子裝置於進行覆晶作業發生問題之剖面示意圖。
圖2A係為本發明之接合設備於進行覆晶作業前之局部剖視示意圖。
圖2B係為本發明之接合設備於進行覆晶作業時之局部剖視示意圖。
圖2C係為本發明之接合設備於進行覆晶作業之回銲之局部剖視示意圖。
圖3係為本發明之接合設備之另一實施例於進行覆晶作業前之局部立體示意圖。
圖4係為本發明之接合設備之另一實施例於進行覆晶作業時之流程圖。
圖5A至圖5B係為本發明之接合設備於進行覆晶作業之回銲之電子裝置變化過程之局部剖視示意圖。
以下藉由特定的具體實施例說明本發明之實施方式,熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點及功效。
須知,本說明書所附圖式所繪示之結構、比例、大小等,均僅用以配合說明書所揭示之內容,以供熟悉此技藝之人士之瞭解與閱讀,並非用以限定本發明可實施之限定條件,故不具技術上之實質意義,任何結構之修飾、比例關係之改變或大小之調整,在不影響本發明所能產生之功效及所能達成之目的下,均應仍落在本發明所揭示之技術內容得能涵蓋之範圍內。同時,本說明書中所引用之如「上」、「第一」、「第二」及「一」等之用語,亦僅為便於敘述之明瞭,而非用以限定本發明可實施之範圍,其相對關係之改變或調整,在無實質變更技術內容下,當亦視為本發明可實施之範疇。
圖2A、圖2B及圖2C係為本發明之用於覆晶作業之接合設備2之剖視示意圖。如圖2B所示,所述之接合設備2係包括:一機台(圖略)、設於該機台上之壓合治具2a、設於該機台上之承載治具2b、以及設於該機台上之加熱裝置(圖略)。
於本實施例中,該接合設備2係用於半導體封裝製程中之覆晶作業,以將一晶片模組1a藉由複數銲料凸塊14設於一線路板13之接點130上,以形成一電子裝置1。例如,該晶片模組1a係包含一線路結構10、複數設於該線路結構10上之半導體晶片11以及包覆該線路結構10與該些半導體晶片11之封裝層12。
再者,該線路結構10係例如具有核心層之封裝基板(substrate)或無核心層(coreless)式封裝基板,其具有絕緣基體及至少一配置於該絕緣基體上之線路層,如為扇出(fan out)型重佈線路層(redistribution layer,簡稱RDL),且該線路結構10下側之線路層上具有複數電性接觸墊100,供結合該些銲料凸塊14。例如,形成該線路層之材質係例如為銅,而形成該絕緣基體之材質係例如為
聚對二唑苯(Polybenzoxazole,簡稱PBO)、聚醯亞胺(Polyimide,簡稱PI)、預浸材(Prepreg,簡稱PP)等之介電材。應可理解地,該線路結構亦可為其它可供承載如晶片等電子元件之承載單元,例如導線架(lead frame)或矽中介板(silicon interposer),並不限於上述。
又,該半導體晶片11係藉由複數如銲錫材料之導電凸塊110以覆晶方式設於該線路結構10上並電性連接該線路結構10之線路層;或者,該半導體晶片11可藉由複數銲線(圖略)以打線方式電性連接該線路結構10之線路層;亦或,該半導體晶片可直接電性連接該線路結構10之線路層。然而,有關該半導體晶片電性連接該線路結構10之方式不限於上述。
另外,該封裝層12外露該半導體晶片11之頂面(如晶背),形成於該封裝層12之材質係例如為聚醯亞胺(polyimide,簡稱PI)、乾膜(dry film)、環氧樹脂(epoxy)或封裝材(molding compound)等絕緣材,並可採用壓合(lamination)或模壓(molding)等方式將該封裝層12製成。例如,該封裝層12係填入該半導體晶片11與該線路結構10之間以包覆該些導電凸塊110;或者,可先填充底膠(圖略)於該半導體晶片11與該線路結構10之間以包覆該些導電凸塊110,再使該封裝層12包覆該底膠。
所述之機台係配置半導體封裝製程中之覆晶作業所需之相關機電整合,其為業界所熟知,故不再贅述。
所述之壓合治具2a係為石英板,其內配置有連通外部之通道20,且該通道20係具有相對之第一埠口20a及第二埠口20b,如圖2A所示。
於本實施例中,該壓合治具2a係用以壓抵該晶片模組1a,且該第一埠口20a係用以連通外部,而該第二埠口20b之位置係對應該半導體晶片11之位置。例如,該通道20係為真空吸附形式,其具有複數個第二埠口20b,以令該
第一埠口20a連通真空設備(圖略),且該通道20藉由該第二埠口20b對應吸附各該半導體晶片11,使該壓合治具2a固接該晶片模組1a。
所述之承載治具2b係配置通道21,如真空吸附方式,以藉由吸取方式固定及承載該線路板13。
所述之加熱裝置係用以加熱,以回銲該些銲料凸塊14。於本實施例中,該加熱裝置係採用光熱轉換機制,如提供圖2C所示之雷射光束(laser beam)L,以加熱該些銲料凸塊14。
於本實施例中,該接合設備2可配置複數多功能感測器,如壓電陶瓷(piezoelectric ceramic transducer,簡稱PZT)形式,以即時監控該複數銲料凸塊14之回銲情況。例如,如圖3所示,該多功能感測器係包含力量感測單元30a及位移感測單元30b,且該多功能感測器之配置係包含於該壓合治具2a之X軸向上配置有三組第一感測器31a,31b,31c、於該壓合治具2a之Y軸向上配置有三組第二感測器32a,32b,32c、及於該壓合治具2a之Z軸向上配置有三組第三感測器33a,33b,33c。
因此,藉由該接合設備2可進行半導體封裝製程中之覆晶作業,具體過程如下所述。
如圖2A所示,將一配置有複數銲料凸塊14之晶片模組1a設於該壓合治具2a上,並藉由該通道20吸附(如圖2A所示之真空吸附作用力F1)該晶片模組1a,使該晶片模組1a定位於該壓合治具2a上。
如圖2B所示,藉由該承載治具2b之通道21,將該線路板13以真空吸附之方式(如圖2B所示之真空吸附作用力F)定位於該承載治具2b上。
如圖2C所示,將該壓合治具2a朝該承載治具2b位移(如向下移動),以令該晶片模組1a朝該線路板13移動,使該些銲料凸塊14結合至該線路板13之接點130。之後,藉由該加熱裝置朝該線路板13之方向(如圖2C所示之向下
加熱方向H)發射雷射光束L,以加熱該些銲料凸塊14,使該銲料凸塊14回銲固接於該接點130上,因而得以將該晶片模組1a覆晶接合於該線路板13上。
於本實施例中,可藉由該些多功能感測器,調控該覆晶作業之回銲品質,如圖4所示之步驟,具體如下所述。
於步驟S41中,藉由該些第一感測器31a,31b,31c、第二感測器32a,32b,32c及第三感測器33a,33b,33c之力量感測單元30a進行作用於該壓合治具2a上之力量之量測,以判斷該晶片模組1a(或該些半導體晶片11)是否因作用力不均而偏位。例如,該銲料凸塊14於回銲時之熔融狀態(melting)會因下壓力量不均而呈歪斜形狀,如圖5A所示。
於步驟S42中,若該晶片模組1a已偏位,可藉由該些第一感測器31a,31b,31c、第二感測器32a,32b,32c及第三感測器33a,33b,33c之位移感測單元30b得知該晶片模組1a(或該些半導體晶片11)之偏移量。
於步驟S43中,藉由該銲料凸塊14之自體對位(self-alignment)的變化,即該銲料凸塊14於回銲時之熔融狀態(melting)之歪斜形狀變成如圖5B所示之直立形狀,以即時修正該晶片模組1a(或該些半導體晶片11)及壓合治具2a於六軸方向(X軸向、Y軸向、Z軸向及其旋轉軸向)之位置。
於步驟S44中,完成該些銲料凸塊14之潤濕(wetting)動作,使該些銲料凸塊14之潤濕品質良好,且應力小及介面合金共化物(Inter-Metallic Compound,簡稱IMC)的強度小。
綜上所述,本發明之覆晶作業及其應用之接合設備2中,係藉由該壓合治具2a內配置有連通其外部之通道20,以於覆晶作業之過程中,真空吸附該晶片模組1a,以抑制該晶片模組1a變形,因而即使該半導體晶片11因自身的內應力而略微彎曲或翹曲,該晶片模組1a之仍不會變形,故相較於習知技術,當該壓合治具2a於進行下壓動作時,該銲料凸塊14能有效對應連接該接點130。
再者,當提供該雷射光束L時,該晶片模組1a和該線路板13的溫度會連同該銲料凸塊14的溫度一起升高,此時,即使該晶片模組1a或該半導體晶片11因熱膨脹係數之緣故而產生彎曲或翹曲,藉由該壓合治具2a真空吸附該晶片模組1a,即可抑制該晶片模組1a變形,故相較於習知技術,於回銲該銲料凸塊14後,該銲料凸塊14能避免發生未潤濕(non-wetting)之問題。
又,藉由該些第一感測器31a,31b,31c、第二感測器32a,32b,32c及第三感測器33a,33b,33c之配置,能有效調控該覆晶作業之回銲品質,以提高該電子裝置1之良率。
上述實施例係用以例示性說明本發明之原理及其功效,而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下,對上述實施例進行修改。因此本發明之權利保護範圍,應如後述之申請專利範圍所列。
1a:晶片模組
10:線路結構
100:電性接觸墊
11:半導體晶片
110:導電凸塊
12:封裝層
13:線路板
130:接點
14:銲料凸塊
2a:壓合治具
20:通道
20a:第一埠口
20b:第二埠口
F1:真空吸附作用力
Claims (10)
- 一種接合設備,係包括:壓合治具,係具有通道,以藉由該通道透過真空吸附之方式吸取晶片模組;承載治具,係供承載線路板,使該晶片模組藉由複數銲料凸塊接合於該線路板上;以及加熱裝置,係於該壓合治具將該晶片模組下壓接合於該線路板上後,加熱該複數銲料凸塊進行回銲。
- 如請求項1所述之接合設備,其中,該壓合治具包含石英材。
- 如請求項1所述之接合設備,其中,該承載治具係配置另一通道,以固定及承載該線路板。
- 如請求項1所述之接合設備,其中,該加熱裝置係提供雷射光束,以加熱該複數銲料凸塊。
- 如請求項1所述之接合設備,復包括複數設於該壓合治具上之多功能感測器,以即時監控該複數銲料凸塊之回銲情況。
- 一種覆晶作業,係包括:提供一具有通道之壓合治具,使該壓合治具藉由該通道以真空吸附之方式吸取晶片模組;藉由該壓合治具,將該晶片模組以複數銲料凸塊接合於一線路板上;以及藉由加熱裝置加熱該複數銲料凸塊,以回銲該複數銲料凸塊。
- 如請求項6所述之覆晶作業,其中,該壓合治具包含石英材。
- 如請求項6所述之覆晶作業,其中,該線路板係設於一承載治具上。
- 如請求項6所述之覆晶作業,其中,該加熱裝置係提供雷射光束,以加熱該複數銲料凸塊。
- 如請求項6所述之覆晶作業,復包括於該壓合治具上配置複數多功能感測器,以即時監控該複數銲料凸塊之回銲情況。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW110122588A TWI807348B (zh) | 2021-06-21 | 2021-06-21 | 覆晶作業及其應用之接合設備 |
| CN202110731695.0A CN115579320A (zh) | 2021-06-21 | 2021-06-30 | 覆晶作业及其应用的接合设备 |
| US17/392,462 US11605554B2 (en) | 2021-06-21 | 2021-08-03 | Flip-chip process and bonding equipment |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW110122588A TWI807348B (zh) | 2021-06-21 | 2021-06-21 | 覆晶作業及其應用之接合設備 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW202301487A true TW202301487A (zh) | 2023-01-01 |
| TWI807348B TWI807348B (zh) | 2023-07-01 |
Family
ID=84490659
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW110122588A TWI807348B (zh) | 2021-06-21 | 2021-06-21 | 覆晶作業及其應用之接合設備 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US11605554B2 (zh) |
| CN (1) | CN115579320A (zh) |
| TW (1) | TWI807348B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US12358084B2 (en) | 2023-04-26 | 2025-07-15 | PAC Tech—Packaging Technologies GmbH | Bonding head and bonding apparatus |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11297764A (ja) * | 1998-04-14 | 1999-10-29 | Ricoh Co Ltd | ボンディングツール及びそれを用いた半導体チップのボンディング方法 |
| JP4607390B2 (ja) * | 2001-08-28 | 2011-01-05 | 九州日立マクセル株式会社 | 半田ボール吸着用マスクおよびその製造方法 |
| JP2007134489A (ja) * | 2005-11-10 | 2007-05-31 | Toshiba Corp | 半導体装置の製造方法及び半導体装置 |
| TWI264101B (en) * | 2005-12-20 | 2006-10-11 | Internat Semiconductor Technol | Method of flip-chip packaging including chip thermocompression |
| JP4949281B2 (ja) * | 2007-01-24 | 2012-06-06 | 日本特殊陶業株式会社 | 部品付き配線基板の製造方法 |
| JP2010245412A (ja) * | 2009-04-09 | 2010-10-28 | Renesas Electronics Corp | 半導体集積回路装置の製造方法 |
| US9842817B2 (en) * | 2012-02-27 | 2017-12-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Solder bump stretching method and device for performing the same |
| JP6083041B2 (ja) * | 2012-02-28 | 2017-02-22 | ボンドテック株式会社 | 接合方法、接合システム、および半導体デバイスの製造方法 |
| US8967452B2 (en) * | 2012-04-17 | 2015-03-03 | Asm Technology Singapore Pte Ltd | Thermal compression bonding of semiconductor chips |
| US9165902B2 (en) * | 2013-12-17 | 2015-10-20 | Kulicke And Soffa Industries, Inc. | Methods of operating bonding machines for bonding semiconductor elements, and bonding machines |
| WO2017073630A1 (ja) * | 2015-10-29 | 2017-05-04 | 日立化成株式会社 | 半導体用接着剤、半導体装置及びそれを製造する方法 |
| US20170179069A1 (en) * | 2015-12-18 | 2017-06-22 | Jonathon R. Carstens | Ball grid array solder attachment |
| KR101975103B1 (ko) * | 2017-06-20 | 2019-05-03 | 주식회사 프로텍 | 플립칩 레이저 본딩 장치 및 플립칩 레이저 본딩 방법 |
-
2021
- 2021-06-21 TW TW110122588A patent/TWI807348B/zh active
- 2021-06-30 CN CN202110731695.0A patent/CN115579320A/zh active Pending
- 2021-08-03 US US17/392,462 patent/US11605554B2/en active Active
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US12358084B2 (en) | 2023-04-26 | 2025-07-15 | PAC Tech—Packaging Technologies GmbH | Bonding head and bonding apparatus |
| TWI898430B (zh) * | 2023-04-26 | 2025-09-21 | 德商派克特科包裝科技有限公司 | 焊接頭及焊接裝置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20220406642A1 (en) | 2022-12-22 |
| TWI807348B (zh) | 2023-07-01 |
| US11605554B2 (en) | 2023-03-14 |
| CN115579320A (zh) | 2023-01-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6995469B2 (en) | Semiconductor apparatus and fabricating method for the same | |
| US9040361B2 (en) | Chip scale package with electronic component received in encapsulant, and fabrication method thereof | |
| TWI492349B (zh) | 晶片尺寸封裝件及其製法 | |
| TWI313048B (en) | Multi-chip package | |
| US8651359B2 (en) | Flip chip bonder head for forming a uniform fillet | |
| JP2004335641A (ja) | 半導体素子内蔵基板の製造方法 | |
| JP2004265888A (ja) | 半導体装置及びその製造方法 | |
| CN100576476C (zh) | 芯片埋入半导体封装基板结构及其制法 | |
| TWI826339B (zh) | 2.5d封裝結構及製備方法 | |
| TWI821899B (zh) | 半導體封裝方法、半導體元件以及包含其的電子設備 | |
| CN107123631B (zh) | 电子封装件及其半导体基板与制法 | |
| TWI807348B (zh) | 覆晶作業及其應用之接合設備 | |
| CN102208358A (zh) | 一种在基板上焊接倒装芯片的方法及封装器件 | |
| TWI793933B (zh) | 半導體封裝方法、半導體元件以及包含其的電子設備 | |
| TWI792791B (zh) | 半導體封裝方法、半導體元件以及包含其的電子設備 | |
| JPH11317468A (ja) | 半導体装置及びその実装方法並びに半導体チップ及びその実装方法 | |
| TW202310310A (zh) | 半導體封裝、接合工件的方法及製造半導體封裝的方法 | |
| JPH06163634A (ja) | フリップチップ型半導体装置の実装方法 | |
| TWI565008B (zh) | 半導體元件封裝結構及其形成方法 | |
| US12154884B2 (en) | Semiconductor packaging method, semiconductor assembly and electronic device comprising semiconductor assembly | |
| JPH10154726A (ja) | 半導体装置及びその製造方法 | |
| US20120086119A1 (en) | Chip stacked structure | |
| JP2002231765A (ja) | 半導体装置 | |
| CN113540009B (zh) | 电子封装件及其制法与导电结构 | |
| TW202232611A (zh) | 半導體封裝方法、半導體元件以及包含其的電子設備 |