CN100576476C - 芯片埋入半导体封装基板结构及其制法 - Google Patents

Abstract

本发明是一种芯片埋入半导体封装基板结构及其制法，该芯片埋入半导体封装基板结构包括：一金属层、一设有开口的绝缘层、一设有开口的支承板、至少一具有多个电极垫的半导体芯片、另一绝缘层以及至少一线路层；本发明整合了芯片支承板的制造与半导体封装技术的工序，为客户端提供较大的需求弹性，同时能够简化半导体业工序与界面，本发明能有效逸散半导体芯片在运行时产生的热量，避免了现有芯片与其收纳底材间的封装过程中的填胶工序造成溢胶、无法有效充填等问题，有效提升生产质量及产品可靠性，由绝缘层作为固定半导体芯片及作为图案化线路工序的材料，可节省材料、降低制造成本。

Description

芯片埋入半导体封装基板结构及其制法

技术领域

本发明是关于一种芯片埋入半导体封装基板结构及其制法，特别是关于一种同时整合有散热件、半导体芯片及线路结构的芯片埋入半导体封装基板结构及其制造方法。

背景技术

自从IBM公司在1960年早期引入覆晶封装(Flip Chip Package)技术以来，与打线(Wire Bond)技术相比，覆晶技术的特点是半导体芯片与基板间的电性连接是通过焊锡凸块而非一般的金线。这种覆晶技术的优点在于该技术可提高封装密度以降低封装元件的尺寸，同时，该种覆晶技术不需使用长度较长的金属线，可提高电性性能。有鉴于此，业界在陶瓷基板上使用高温焊锡，即所谓控制崩解的芯片连接技术(Control-Collapse Chip Connection，C4)已有多年。近年来，由于高密度、高速度以及低成本的半导体元件需求的增加，同时因应电子产品的体积逐渐缩小的趋势，将覆晶元件设置在低成本的有机电路板(例如印刷电路板或基板)，并用环氧树脂底胶(Underfill resin)填充在芯片下方，以减少硅芯片与有机电路板的结构间因热膨胀差异产生的热应力，已呈现爆炸性的成长。

在现行覆晶技术中，半导体集成电路(IC)芯片的表面上配置有电性的电极垫(Electrode pads)，有机电路板也具有相对应的接触焊垫，在该芯片以及电路板之间可以适当地设置焊锡凸块或其它导电粘着材料。该芯片是以电性接触面朝下的方式设置在该电路板上，其中，该焊锡凸块或导电粘着材料提供该芯片以及电路板间的电性输入/输出(I/O)以及机械性的连接。

请参阅图1，它是一种现有的覆晶元件。如图中所示，在芯片13的电极垫12上形成有多个金属凸块11，以及在有机电路板16的接触焊垫15上形成有多个由焊料制成的预焊锡凸块14，在足以使该预焊锡凸块14熔融的回焊温度条件下，借由将预焊锡凸块14回焊到相对应的金属凸块11即可形成焊锡接17。此外，在工序中可进一步在该芯片13以及该电路板16间的缝隙中填入底胶材料18，抑制该芯片13以及该电路板16间的热膨胀差并降低该焊锡结的应力。

然而，上述封装件的工序中使用大量的锡铅(Sn-Pb)材料进行电性连接，该Sn-Pb材料成本较高，故使制作成本增加且含Pb材料会产生环保方面的问题；以及上述封装件中的导线电性连接路径长，使得整体电气性能无法有效发挥。

为解决上述问题，业界提出一种新形态的半导体封装技术，称为「无凸块式增层」封装技术，该BBUL封装技术并不使用焊锡凸块(solder bumps)技术，而是改用高速的铜连接(copper connections)方式连接芯片以及封装结构中各层。

该无凸块式增层封装虽然可改善芯片电性导接的问题，然而，在无凸块式增层封装过程中由于半导体材料与收纳底板材料间的热膨胀系数不同，工序中可能引起布线的龟裂，因此须额外进行填胶工序，以在芯片与其收纳底材间的空隙间填充封胶树脂，该填胶工序不仅增加工序步骤，且因工序质量稳定性不易控制，容易产生溢胶等问题而污染芯片，严重影响工序的可靠性，再者该封胶树脂是与后续堆栈线路的绝缘层不同的材质，不仅耗费工序且很容易产生剥离问题，此外，在填胶时受制于芯片与底材间的间隙大小，导使封胶树脂不易有效充填在该微小间隙中而残留有空气，在后续进行堆栈线路的热循环工序及可靠性试验过程中，极易发生爆米花现象(Popcorn)，造成无凸块式增层封装件质量稳定性差，不易控制，因而无法得到广泛应用。

再者，随着电子产业的蓬勃发展，电子产品也逐渐迈入多功能、高性能的研发方向。为满足半导体封装件高集成度(Integration)以及微型化(Miniaturization)的封装需求，半导体芯片在运行时产生的热量将明显增加，如不及时将半导体芯片产生的热量有效逸散，会严重缩短半导体芯片的性能及寿命；此外，一般半导体封装件缺乏有效遮蔽效果(Shielding)，将使其容易受到外界电磁及噪声的干扰，严重影响其运行功能。

发明内容

为克服上述现有技术的缺点，本发明的主要目的在于提供一种芯片埋入半导体封装基板结构及其制法，同时整合芯片支承板的制造与半导体封装技术的工序，为客户端提供较大的需求弹性，同时能够简化半导体业工序与界面整合问题。

本发明的另一目的在于提供一种芯片埋入半导体封装基板结构及其制法，能有效逸散半导体芯片在运行时产生的热量。

本发明的再一目的在于提供一种芯片埋入半导体封装基板结构及其制法，避免现有芯片与其收纳底材间的封装过程中的填胶工序造成溢胶、无法有效充填等问题，有效提升生产质量及产品可靠性。

本发明的再一目的在于提供一种芯片埋入半导体封装基板结构及其制法，由绝缘层作为固定半导体芯片及作为图案化线路工序的材料，可节省材料、降低制造成本。

为达上述及其它目的，本发明提供一种芯片埋入半导体封装基板结构的制法，该芯片埋入半导体封装基板结构的制法包括：在一金属层表面粘着一绝缘层，且该绝缘层形成有至少一开口，外露出覆盖于其下的金属层；将至少一具有多个电极垫的半导体芯片接置在外露出该绝缘层开口中的金属层上；将一支承板接置在该绝缘层上，且该支承板对应该绝缘层开口处形成有贯穿开口，将该半导体芯片收纳其中；在该半导体芯片及该支承板上压合另一绝缘层，并使该另一绝缘层的材料充填在该半导体芯片与支承板间的间隙，从而形成覆盖该半导体芯片的包覆绝缘层；以及进行图案化线路工序，在覆盖住该半导体芯片及支承板的该包覆绝缘层上形成线路层，且在该包覆绝缘层中形成导电结构，使该线路层能够借由该导电结构，电性连接到该半导体芯片的电极垫。

经由上述的工序，本发明的芯片埋入半导体封装基板结构包括：一金属层；一设有开口的绝缘层，形成在该金属层上；一设有开口的支承板，接置在该绝缘层上，且该支承板开口位置是对应于该绝缘层开口位置；至少一具有多个电极垫的半导体芯片，接置在该金属层上且收纳在该绝缘层及支承板开口中；另一绝缘层，压合在该支承板及半导体芯片上，并使该另一绝缘层的材料充填在该半导体芯片与支承板形成的间隙，从而形成覆盖该半导体芯片的包覆绝缘层；以及至少一线路层，形成在该包覆绝缘层表面，且该线路层可借由多条导电结构电性连接到该半导体芯片的电极垫。

本发明可借由整合该金属层、半导体芯片与线路结构，同时结合芯片承载件的制造与半导体封装技术的工序，为客户端提供较大需求弹性以及简化半导体业工序与界面协调问题，且本发明是将半导体芯片接置在金属层上，可为芯片提供良好的散热与电磁遮蔽效果(Shielding)，再者，本发明未大量使用锡铅(Sn-Pb)材料进行电性连接，可节省材料成本及避免环保问题产生，以及本发明中是直接在芯片上形成铜线路提供电性导接与延伸，缩短电性连接路径使得整体电气性能能够有效发挥。同时本发明中是先在该金属层上接置一未完全固化的绝缘层及半导体芯片，再在其上接置一预设开口收纳芯片的支承板及进行另一绝缘层的加热压合，使该先后所使用的绝缘层材料能够充填在该芯片与支承板间的间隙，有效将半导体芯片固着在支承板开口中，同时该绝缘层也可同时作用为后续进行线路工序所需的材料，节省材料、降低制造成本，同时避免现有半导体封装工序中的封胶工序溢胶污染芯片等严重影响工序可靠性的问题，以及避免封胶树脂不易有效充填在芯片与支承板间隙时所导致的在后续进行堆栈线路的热循环工序中发生爆米花现象(Popcorn)等严重影响工序稳定性的问题。

附图说明

图1是现有覆晶球栅阵列(FCBGA)半导体封装件的剖面视图；

图2A至图2J是本发明的芯片埋入半导体封装基板结构制法的剖面示意图。

具体实施方式

实施例

请参阅图2A至图2J图，它是本发明的芯片埋入半导体封装基板结构制法的剖面示意图。

如图2A所示，首先提供一金属层20，并在该金属层的一表面粘着一绝缘层21，且该绝缘层21形成有至少一开口210，外露出覆盖在其下的部分金属层20。该金属层20可例如是由铜箔制成。该绝缘层21的材质可选自PI(Polyimide)、PTFE(polytetrafluoroethylene-聚四氟乙烯)、ABF、双马来酰亚胺三嗪(BT，Bismaleimide triazine)、FR5树脂或有机树脂掺有Filler的混合材料等，且该绝缘层21接置在该金属层20上时尚未烘烤硬化。

如图2B所示，将至少一半导体芯片22的非主动面22b，借由一导热性粘着层23接置在外露出该绝缘层开口210中的金属层20上。该半导体芯片22的主动面22a具有多个电极垫220。其中该半导体芯片22是可借由该导热性粘着层23与该金属层20构成的散热途径(Thermally conductive path)，直接逸散该半导体芯片22运行所产生的热量，并可借由该金属层20提供电磁遮蔽(Shielding)效果。

如图2C所示，在该绝缘层21表面接置一支承板24，且该支承板24对应该绝缘层开口210处形成贯穿其上下表面的开口240，将该半导体芯片22收纳其中，该支承板24的开口240较佳是大于接置于该金属层20上的绝缘层21开口210，将该支承板24接置在该绝缘21层上，以便在后续借由该的绝缘层21部分有效填充在该芯片22与支承板24间的间隙。同时提供另一绝缘层21a，该绝缘层21a的材料是可选自PI(Polyimide)、PTFE(polytetrafluoroethylene-聚四氟乙烯)、ABF、双马来酰亚胺三嗪(B T，Bismaleimide triazine)、FR5树脂或有机树脂掺有Filler的混合材料，其材质可等同或相异于先前接置在该金属层20上的绝缘层21。该支承板24可以是一金属板、绝缘板或电路板。该金属板可以是一金属铜材质；该绝缘板可例如是环氧树脂(Epoxy resin)、聚酰亚胺(Polyimide)、氰酸脂(Cyanate ester)、玻璃纤维(Glass fiber)、双马来酰亚胺三嗪(BT，Bismaleimide triazine)或混合玻璃纤维与环氧树脂等材质所构成；该电路板可以是一完成前处理的具有线路层的电路板。

如图2D所示，接着，进行加热压合工序，将该绝缘层21a压合在该支承板24及该半导体芯片22上表面，使压合在该支承板24及芯片22上的绝缘层21a流动填充在该半导体芯片22与支承板24间的间隙中，借以形成一完整覆盖该芯片的包覆绝缘层21b。

如图2E所示，在该包覆绝缘层21b的表面形成多个开孔211(例如利用激光钻孔或曝光、显影等方式)，显露出该芯片22的电极垫220。

如图2F所示，在该包覆绝缘层21b与及外露出该开孔211表面的电极垫220上形成一导电层25，且在该导电层25上形成一阻层26，并使该阻层26形成有多个开口260，外露出覆盖其下的部分导电层25，且部分该阻层26的开口260是对应于该包覆绝缘层21b的开孔211。该导电层25主要作为后续进行电镀金属层所需的电流传导路径，可由金属或导电高分子材料所构成。

如图2G所示，然后，进行电镀工序，在外露出该阻层开口260中的导电层25上形成有线路层271与导电结构272，使在该绝缘层21b上的该线路层271能够通过形成在该绝缘层21b中的导电结构272，电性连接到该芯片22的电极垫220，也就是提供该半导体芯片22能够借此向外作电性延伸。其中，应注意的是，若该支承板24是金属材质时可作用为一接地件，或该支承板24为预设有线路的电路板时，在进行上述图案化线路工序时，能够同时提供线路层271借由多条导电结构(未标出)电性连接到该支承板24，使半导体装置具有更佳的电性功能。其中该导电结构272可以是导电盲孔或导电凸块等。

如图2H所示，接着移除该阻层26及其所覆盖的部分导电层25。

如图2I所示，然后，还可持续进行线路的增层工序，在该半导体芯片22及支承板24上形成线路增层结构28，并使该线路增层结构28能够电性连接到该芯片22的电极垫220。

如图2J所示，之后可在该电路增层结构28的外缘表面形成防焊层29，并令该防焊层29形成有多个开口，外露出该线路增层结构28外缘表面部分，在该线路增层结构28外缘表面上形成有多个导电组件30，例如焊球或导电柱，供该半导体封装基板结构与外部电子装置电性导接。

通过本发明上述工序制得的芯片埋入半导体封装基板结构主要是括：一金属层20；一设有开口210的绝缘层21，形成在该金属层20上；一设有开口240的支承板24，接置在该绝缘层21上，且该支承板24开口240位置是对应于该绝缘层21开口210位置；至少一具有多条电极垫220的半导体芯片22，接置在该金属层20上且收纳于该绝缘层及支承板开口210、240中；另一绝缘层21a，压合在该支承板24及半导体芯片22上，并使该绝缘层材料21a充填在芯片22与支承板24所形成的间隙电极垫开口；以及至少一线路层271，形成在该绝缘层21a上，且该线路层271可借由多条形成于该包覆绝缘层21a中的导电结构272，电性连接到该半导体芯片22的电极垫220，并可形成线路增层结构28，及借由多个导电组件30，将该芯片22与外部电子装置电性导接。

因此，本发明的芯片埋入半导体封装基板结构及其制法可由整合该金属层、半导体芯片与线路结构，同时结合芯片承载件的制造与半导体封装技术的工序，为客户端提供较大需求弹性以及简化半导体工序与界面协调问题，且本发明是将半导体芯片接置在金属层上，为芯片提供良好的散热与电磁遮蔽效果(Shielding)，再者，本发明并未大量使用锡铅(Sn-Pb)材料进行电性连接，故可节省材料成本及避免环保问题产生，以及本发明中是直接在芯片上形成铜线路提供电性导接与延伸，缩短了电性连接路径使得整体电气性能得以有效发挥。同时本发明是先在该金属层上接置一未固化的第一绝缘层及半导体芯片，再在其上接置一预设开口以收纳芯片的支承板及进行第二绝缘层的加热压合，使该第一及第二绝缘层材料能够有效充填在该芯片与支承板开口间的间隙中，有效将半导体芯片固着在支承板开口中，同时该绝缘层也可同时作用为后续进行线路工序所需的材料，可节省材料降低制造成本，同时避免现有半导体封装工序中的封胶工序中致溢胶而污染芯片等严重影响工序可靠性的问题，以及避免了封胶树脂不易有效充填在芯片与支承板间隙时，所导致的在后续进行堆栈线路的热循环工序中发生爆米花现象(Popcorn)等严重影响工序稳定性的问题。

Claims (19)

1.一种芯片埋入半导体封装基板结构的制法，其特征在于，该芯片埋入半导体封装基板结构的制法包括：

在一金属层表面粘着一绝缘层，且该绝缘层形成有至少一开口，外露出覆盖于其下的金属层；

将至少一具有多个电极垫的半导体芯片接置在外露出该绝缘层开口中的金属层上；

将一支承板接置在该绝缘层上，且该支承板对应该绝缘层开口处形成有贯穿开口，将该半导体芯片收纳其中；

在该半导体芯片及该支承板上加热压合另一绝缘层，并使该另一绝缘层的材料充填在该半导体芯片与支承板间的间隙，从而形成覆盖该半导体芯片的包覆绝缘层；以及

进行图案化线路工序，在覆盖住该半导体芯片及支承板的该包覆绝缘层上形成线路层，且在该包覆绝缘层中形成导电结构，使该线路层能够借由该导电结构，电性连接到该半导体芯片的电极垫。

2.如权利要求1所述的芯片埋入半导体封装基板结构的制法，其特征在于，该芯片埋入半导体封装基板结构的制法还包括进行线路增层工序，在该线路层及包覆绝缘层上形成线路增层结构。

3.如权利要求2所述的芯片埋入半导体封装基板结构的制法，其特征在于，该芯片埋入半导体封装基板结构的制法还包括在该线路增层结构外缘表面设置导电组件，供该芯片与外部电子装置电性导接。

4.如权利要求1所述的芯片埋入半导体封装基板结构的制法，其特征在于，该图案化线路工序包括：

在该包覆绝缘层中形成开孔，外露出该芯片的电极垫；

在该包覆绝缘层及外露出该开口表面的电极垫上形成一导电层；

在该导电层上形成阻层，并使该阻层形成多个开口，外露出覆盖其下的部分导电层；

进行电镀工序，在外露出该阻层开口中的导电层上形成线路层与导电结构，使在该包覆绝缘层上的该线路层能够通过形成在该包覆绝缘层中的导电结构电性连接到该芯片的电极垫；以及

移除该阻层及其所覆盖的导电层。

5.如权利要求4所述的芯片埋入半导体封装基板结构的制法，其特征在于，该导电层是由金属或导电高分子材料构成的。

6.如权利要求1所述的芯片埋入半导体封装基板结构的制法，其特征在于，该导电结构是导电盲孔或导电凸块。

7.如权利要求1所述的芯片埋入半导体封装基板结构的制法，其特征在于，该绝缘层接置在该金属层上时尚未完全烘烤硬化。

8.如权利要求1所述的芯片埋入半导体封装基板结构的制法，其特征在于，该金属层是铜箔。

9.如权利要求1所述的芯片埋入半导体封装基板结构的制法，其特征在于，该半导体芯片是借由一导热粘着层接置在该金属层上。

10.如权利要求1所述的芯片埋入半导体封装基板结构的制法，其特征在于，该支承板是电路板、绝缘板或金属板中的一个。

11.如权利要求1所述的芯片埋入半导体封装基板结构的制法，其特征在于，该线路层借由导电结构电性导接到支承板。

12.一种芯片埋入半导体封装基板结构，其特征在于，该芯片埋入半导体封装基板结构包括：

一金属层；

一设有开口的绝缘层，形成在该金属层上；

一设有开口的支承板，接置在该绝缘层上，且该支承板开口位置是对应于该绝缘层开口位置；

至少一具有多个电极垫的半导体芯片，接置在该金属层上且收纳在该绝缘层及支承板开口中；

另一绝缘层，接置在该支承板及半导体芯片上，并加热压合以使该另一绝缘层的材料充填在该半导体芯片与支承板形成的间隙，从而形成覆盖该半导体芯片的包覆绝缘层；以及

至少一线路层，形成在该包覆绝缘层表面，且该线路层借由多条导电结构电性连接到该半导体芯片的电极垫。

13.如权利要求12所述的芯片埋入半导体封装基板结构，其特征在于，该芯片埋入半导体封装基板结构还包括至少一形成在该包覆绝缘层及线路层上的线路增层结构。

14.如权利要求13所述的芯片埋入半导体封装基板结构，其特征在于，该芯片埋入半导体封装基板结构还包括多个形成在该线路增层结构的外缘表面的导电组件。

15.如权利要求12所述的芯片埋入半导体封装基板结构，其特征在于，该金属层是铜箔。

16.如权利要求12所述的芯片埋入半导体封装基板结构，其特征在于，该半导体芯片是借由一导热性粘着层接置在该金属层上并收纳在该支承板的开口中。

17.如权利要求12所述的芯片埋入半导体封装基板结构，其特征在于，该支承板是电路板、绝缘板或金属板中的一个。

18.如权利要求12所述的芯片埋入半导体封装基板结构，其特征在于，该导电结构是导电盲孔或导电凸块。

19.如权利要求12所述的芯片埋入半导体封装基板结构，其特征在于，该线路层借由导电结构电性导接到支承板。

Images