TW202306065A - 半導體裝置 - Google Patents
半導體裝置 Download PDFInfo
- Publication number
- TW202306065A TW202306065A TW111116941A TW111116941A TW202306065A TW 202306065 A TW202306065 A TW 202306065A TW 111116941 A TW111116941 A TW 111116941A TW 111116941 A TW111116941 A TW 111116941A TW 202306065 A TW202306065 A TW 202306065A
- Authority
- TW
- Taiwan
- Prior art keywords
- semiconductor die
- semiconductor
- thermal interface
- dam
- package
- Prior art date
Links
Images
Classifications
-
- H10W40/22—
-
- H10W76/01—
-
- H10W76/12—
-
- H10W76/60—
-
- H10W90/00—
-
- H10W40/258—
-
- H10W40/77—
-
- H10W70/611—
-
- H10W70/635—
-
- H10W72/20—
-
- H10W74/15—
-
- H10W76/17—
-
- H10W76/63—
-
- H10W90/724—
-
- H10W90/734—
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
所揭露的半導體裝置包括封裝基板、耦接到封裝基板的第一半導體晶粒、附接到封裝基板並覆蓋半導體晶粒的封裝蓋、以及位於半導體晶粒的頂表面與封裝蓋的內表面之間的熱介面材料。半導體裝置還可以包括形成在封裝蓋的內表面上的壩。壩可以在第一半導體晶粒的一或多側上約束熱介面材料,使得在回焊操作期間熱介面材料位於第一半導體晶粒的頂表面與封裝蓋的內表面之間的預定體積內。封裝蓋可以包括金屬材料,壩可以包括環氧樹脂材料並可以形成為單個連續結構或數個斷開的結構。
Description
本發明實施例係關於一種半導體製造技術,特別係有關於一種包括用於約束熱介面材料流動的壩的半導體裝置及其製造方法。
半導體裝置被用於各式電子應用,例如個人電腦、手機、數位相機和其他電子設備。半導體裝置通常通過在半導體基板上依序沉積絕緣或介電層、導電層和半導體層,並使用微影和蝕刻對各個材料層進行圖案化以在其上形成電路部件和元件。通常在單個半導體晶圓上製造數十或數百個積體電路,並且通過沿著劃線在積體電路之間進行鋸切來分割晶圓上的各個晶粒。各個晶粒通常被單獨封裝在例如多晶片模組中,或者採用其他類型的封裝形式。
在半導體封裝中,尤其是具有相對較高功率利用率的半導體封裝中,封裝內產生的過多熱量和較差的散熱特性可能會產生許多不良影響,包括阻礙封裝性能及/或損壞封裝內的部件。對半導體封裝的改進存在持續的需要,尤其是在散熱方面。
本揭露一些實施例提供一種半導體裝置,包括:一封裝基板;一半導體晶粒,耦接到封裝基板;一封裝蓋,附接到封裝基板並覆蓋半導體晶粒;一熱介面材料,位於半導體晶粒的頂表面與封裝蓋的內表面之間;以及一壩,形成在封裝蓋的內表面上,壩配置用於在半導體晶粒的一或多側上約束熱介面材料,使得熱介面材料位於半導體晶粒的頂表面與封裝蓋的內表面之間的一預定體積內。
本揭露一些實施例提供一種半導體裝置,包括:一封裝基板;一系統單晶片(system-on-chip)晶粒;一中介層,其中中介層的第一側耦接到封裝基板且中介層的第二側耦接到系統單晶片晶粒;一封裝蓋,附接到封裝基板並覆蓋中介層和系統單晶片晶粒;一熱介面材料,位於系統單晶片晶粒的頂表面與封裝蓋的內表面之間;以及一壩,形成在封裝蓋的內表面上,其中壩配置用於在系統單晶片晶粒的一第一側和系統單晶片晶粒的一第二側上約束熱介面材料,且其中系統單晶片晶粒的第二側與系統單晶片晶粒的第一側相對。
本揭露一些實施例提供一種製造半導體裝置的方法,包括:將一半導體晶粒耦接到一封裝基板;在半導體晶粒的頂表面上形成一熱介面材料;在一封裝蓋的內表面上形成一壩;將封裝蓋附接到封裝基板,使得封裝蓋覆蓋半導體晶粒,從而將熱介面材料層包圍在半導體晶粒的頂表面與封裝蓋的內表面之間的一預定體積內;以及執行一回焊操作以熔化熱介面材料層,使得熱介面材料層在半導體晶粒的頂表面與封裝蓋的內表面之間形成均勻體積的材料,其中執行回焊操作,使得在回焊操作期間,壩約束熱介面材料以保持在半導體晶粒的頂表面與封裝蓋的內表面之間的預定體積內。
以下的揭露內容提供許多不同的實施例或範例以實施本案的不同特徵。以下描述具體的構件及其排列方式的實施例以闡述本揭露。當然,這些實施例僅作為範例,而不該以此限定本揭露的範圍。例如,在說明書中敘述了一第一特徵形成於一第二特徵之上或上方,其可能包含第一特徵與第二特徵是直接接觸的實施例,亦可能包含了有附加特徵形成於第一特徵與第二特徵之間,而使得第一特徵與第二特徵可能未直接接觸的實施例。另外,在本揭露不同範例中可能使用重複的參考符號及/或標記,此重複係為了簡化與清晰的目的,並非用以限定所討論的各個實施例及/或結構之間有特定的關係。
再者,空間相關用語,例如“在…下方”、“下方”、“較低的”、“在…上方”、“較高的”及類似的用語,是為了便於描述圖式中一個元件或特徵與另一個(些)元件或特徵之間的關係。除了在圖式中繪示的方位外,這些空間相關用語意欲包含使用中或操作中的裝置之不同方位。設備可能被轉向不同方位(旋轉90度或其他方位),則在此使用的空間相關詞也可依此相同解釋。除非另有明確說明,否則假定具有相同參考符號的每個元件具有相同的材料組成並且具有相同厚度範圍內的厚度。
通常,在半導體封裝中,多個半導體積體電路(integrated circuit,IC)晶粒(即,“晶片”)可以安裝在一共同的基板上。半導體封裝通常包括包圍IC晶粒以保護IC晶粒免受損壞的外殼。外殼也可以從半導體封裝提供足夠的散熱。在一些情況下,半導體封裝可以包括封裝蓋,其包括導熱材料(例如,金屬或金屬合金,例如銅)。封裝蓋可以位於IC晶粒之上。來自IC晶粒的熱量可以從IC晶粒的上表面傳遞到封裝蓋中,並最終消散到環境中。可選地,熱量可以通過散熱器來消散,散熱器可以附接到封裝蓋或可以與封裝蓋一體形成。
現有的使用導熱封裝蓋的半導體封裝的一個問題是通過封裝蓋的熱流可能不均勻,這可能導致熱量積聚在具有相對較高電路密度及/或較高功率利用率的封裝區域中。在多數情況下,最高的電路密度和功率利用率可能位於封裝的中心區域。為了解決熱積聚的問題,封裝蓋可以由具有非常高的熱導率(thermal conductivity)的材料(例如,銅)形成,從而改善熱量從封裝的較熱區域擴散。然而,這樣的材料往往更昂貴並可能增加半導體封裝的額外成本。
所揭露的各個實施例可以提供從半導體封裝更均勻的散熱並且降低由於過多的熱積聚而損壞半導體封裝的風險。在這方面,半導體封裝結構可以包括位於半導體晶粒的頂表面與封裝蓋的內表面之間的熱介面材料(thermal interface material)。熱介面材料的存在可以改善半導體晶粒與封裝蓋之間的熱傳導。所揭露的實施例可以包括用於約束熱介面材料的壩(dam),否則熱介面材料可能會從半導體晶粒的頂表面與封裝蓋的內表面之間的區域流走。壩可以由環氧樹脂材料形成。
這樣的壩的存在對於某些類型的熱介面材料可以是有利的。舉例來說,在熱介面材料是液體或凝膠的情況下,壩可以防止熱介面材料從半導體晶粒的頂表面上流走。壩也可以有利於與某些金屬熱介面材料一起使用。舉例來說,焊料材料(solder material)可用做金屬熱介面材料。在這方面,形成熱介面材料包括在第一半導體晶粒的頂部與封裝蓋的內表面之間的一預定體積中形成一層焊料材料。然後可以執行回焊操作以熔化焊料材料,從而使其形成一均勻的層。在回焊操作期間,壩可以防止熔化的焊料材料從半導體晶粒的頂表面上流走。
所揭露的半導體裝置包括封裝基板、耦接到封裝基板的第一半導體晶粒、附接到封裝基板並覆蓋半導體晶粒的封裝蓋、以及位於半導體晶粒的頂表面與封裝蓋的內表面之間的熱介面材料。半導體裝置還可以包括形成在封裝蓋的內表面上的壩。壩可以在第一半導體晶粒的一或多側上約束熱介面材料,使得在回焊操作期間熱介面材料位於第一半導體晶粒的頂表面與封裝蓋的內表面之間的一預定體積內。封裝蓋可以包括金屬材料,壩可以包括環氧樹脂材料並可以形成為單個連續結構或數個斷開的結構。
第1A圖是根據各個實施例之一半導體裝置100的垂直截面圖。第1B圖是沿第1A圖中的線B-B’截取的半導體裝置100的水平截面圖。第1A圖的視圖是沿第1B圖中的線A-A’截取的。半導體裝置100可以包括一或多個積體電路(IC)半導體裝置,例如,半導體裝置100可以包括複數個第一半導體晶粒102和複數個第二半導體晶粒104。在各個實施例中,每個第一半導體晶粒102可以配置為三維裝置,例如三維積體電路(three-dimensional integrated circuit,3DICs)、單晶片系統(system-on-chip,SoC)裝置、或系統積體電路(system-on-integrated-circuit,SoIC)裝置。
每個第一半導體晶粒102可以通過將晶片放置在半導體晶圓級上的晶片之上來形成。由於堆疊晶片之間的互連長度減少,這些三維裝置可以提供改進的整合密度和其他優點,例如更快的速度和更高的帶寬。在一些實施例中,第一半導體晶粒102中的一者也可以稱為“第一晶粒堆疊”。在一些實施例中,每個第一半導體晶粒102可以是晶粒或晶片,例如邏輯晶粒或功率管理晶粒。
在第1A及1B圖的半導體裝置100中,多個第一半導體晶粒102包括四個第一晶粒堆疊,每個第一晶粒堆疊可以配置為SoC裝置。在各個實施例中,第一半導體晶粒102可以彼此相鄰並可以位於半導體裝置100的中央部分中。半導體裝置100還可以包括一或多個額外的第二半導體晶粒104。在一些實施例中,一或多個第二半導體晶粒104可以是三維IC半導體裝置,也可以稱為“第二晶粒堆疊”。在一些實施例中,每個第二半導體晶粒104可以是半導體記憶體裝置,例如高帶寬記憶體(high bandwidth memory,HBM)裝置。
在第1A及1B圖所示的實施例中,多個第二半導體晶粒104包括八個第二晶粒堆疊,每個第二晶粒堆疊可以是HBM裝置。第二半導體晶粒104可以位於第一半導體晶粒102周圍的周邊(periphery),如第1B圖所示。包括環氧樹脂基材料的模制件(molding)106可以位於第一半導體晶粒102和第二半導體晶粒104的周邊周圍。儘管第1A及1B圖中所示的實施例包括四(4)個第一半導體晶粒102和八(8)個第二半導體晶粒104,但封裝中可以包括更多或更少的晶粒堆疊。
再次參照第1A圖,第一半導體晶粒102和第二半導體晶粒104可以安裝在一中介層108上。在一些實施例中,中介層108可以是包括聚合物介電材料(例如,聚酰亞胺材料)的有機中介層,且聚合物介電材料具有延伸穿過其中的複數個金屬互連結構。在其他實施例中,中介層108可以是半導體中介層,例如矽中介層,具有延伸穿過其中的複數個互連結構(例如,矽通孔(through-silicon vias))。用於中介層的其他合適配置在本揭露的預期(contemplated)範圍內。中介層108可以包括在中介層108的上表面和下表面上的複數個導電接合墊(未示出)、以及在中介層108的上接合墊與下接合墊之間延伸穿過中介層108的複數個導電互連件(未示出)。
導電互連件可以在IC半導體裝置(例如,第一半導體晶粒102和第二半導體晶粒104)與一封裝基板110之間分配和路由電信號。因此,中介層108也可以稱為重分佈層(redistribution layers,RDLs)。複數個金屬凸塊112(例如,微凸塊)可以將第一半導體晶粒102和第二半導體晶粒104的底表面上的導電接合墊電連接到中介層108的上表面上的導電接合墊。在一非限制性實施例中,微凸塊形式的金屬凸塊112可以包括位於第一半導體晶粒102和第二半導體晶粒104的底表面上的複數個第一金屬堆疊,例如複數個Cu-Ni-Cu堆疊。對應的複數個第二金屬堆疊(例如,Cu-Ni-Cu堆疊)可以位於中介層108的上表面上。例如錫(Sn)的焊料材料可以位於相應的第一和第二金屬堆疊之間,以將第一半導體晶粒102和第二半導體晶粒104電連接到中介層108。用於金屬凸塊112的其他合適材料在本揭露的預期範圍內。
第一底部填充材料部分114可以設置在圍繞金屬凸塊112以及在第一半導體晶粒102和第二半導體晶粒104的底表面與中介層108的上表面之間的空間中。第一底部填充材料部分114也可以設置橫向分離半導體裝置100的相鄰晶粒堆疊(即,第一半導體晶粒102和第二半導體晶粒104)的空間中。因此,第一底部填充材料部分114可以在第一半導體晶粒102及/或第二半導體晶粒104的側表面之上延伸,如第1A圖所示。在各個實施例中,第一底部填充材料部分114可以包括環氧樹脂基材料,其可以包括樹脂和填充材料的複合物。其他底部填充材料在本揭露的預期範圍內。
中介層108可以位於封裝基板110上,封裝基板110可以為安裝於其上的中介層108和IC半導體裝置(例如,第一半導體晶粒102和第二半導體晶粒104)提供機械支撐。封裝基板110可以包括合適的材料,例如半導體材料(例如,半導體晶圓,例如矽晶圓)、陶瓷材料、有機材料(例如,聚合物及/或熱塑性材料)、玻璃材料、上述的組合等。其他合適的基板材料在本揭露的預期範圍內。在各個實施例中,封裝基板110可以包括在封裝基板110的上表面中的複數個導電接合墊。複數個金屬凸塊116(例如,C4焊料凸塊)可以將中介層108的底表面上的導電接合墊電連接到封裝基板110的上表面上的導電接合墊。在各個實施例中,金屬凸塊116可以包括合適的焊料材料,例如錫(Sn)。
第二底部填充材料部分118可以設置在圍繞金屬凸塊116以及在中介層108的底表面與封裝基板110的上表面之間的空間中。在各個實施例中,第二底部填充材料部分118可以包括環氧樹脂基材料,其可以包括樹脂和填充材料的複合物。第二底部填充材料部分118可以是與第一底部填充材料部分114相同或不同的材料。
封裝蓋120可以設置在IC半導體裝置(例如,第一半導體晶粒102和第二半導體晶粒104)的上表面之上。封裝蓋120也可以橫向圍繞IC半導體裝置(例如,第一半導體晶粒102和第二半導體晶粒104),使得第一半導體晶粒102和第二半導體晶粒104被封裝基板110及封裝蓋120的組合完全包圍。封裝蓋120可以通過黏合劑122附接到封裝基板110的上表面。在各個實施例中,黏合劑122可以是導熱黏合劑,例如來自陶氏(Dow)化學公司的SW4450黏合劑。其他合適的黏合劑材料在本揭露的預期範圍內。在一些實施例中,封裝蓋120可以一體成形或可以包括多個部件。舉例來說,封裝蓋120可以包括一圍繞第一半導體晶粒102和第二半導體晶粒104的環形部分(未示出)、一覆蓋環形部分、第一半導體晶粒102和第二半導體晶粒104的蓋部分、以及將蓋部分連接到環形部分的黏合劑(未示出)。
在一些實施例中,熱介面材料層124可以設置在每個IC半導體裝置(例如,第一半導體晶粒102和第二半導體晶粒104)的上表面與封裝蓋120的下側之間。在各個實施例中,熱介面材料層124可以包括具有相對較高熱導率的凝膠型熱介面材料。用於熱介面材料層124的其他合適材料在本揭露的預期範圍內。在一些實施例中,熱介面材料層124可以包括覆蓋第一半導體晶粒102和第二半導體晶粒104兩者的單個熱介面材料塊(piece)、或者對應於第一半導體晶粒102和第二半導體晶粒104中的每一者的兩個或更多個熱介面材料塊。
在一些實施例中,散熱器126可以設置在封裝蓋120的上表面上。散熱器126可以包括鰭片或其他特徵,其可配置以增加散熱器126與例如環境空氣的冷卻流體之間的表面積。在一些實施例中,散熱器126可以是分開的部件,其可以附接到封裝蓋120的上表面。或者,散熱器126可以與封裝蓋120一體形成。在散熱器126是與封裝蓋120分離的部件的實施例中,第二熱介面材料層128可以位於封裝蓋120的上表面與散熱器126的底表面之間。在各個實施例中,第二熱介面材料層128可以包括具有相對較高熱導率的凝膠型熱介面材料。用於第二熱介面材料層128的其他合適材料在本揭露的預期範圍內。散熱器126可以包括合適的導熱材料,例如金屬或金屬合金。
在各個實施例中,半導體裝置100的中心區域130可以是半導體裝置100的包括相對較高密度的一或多個積體電路(IC)半導體裝置(例如,第1A及1B圖中所示的第一半導體晶粒102和第二半導體晶粒104)的區域。半導體裝置100可以包括多個周邊區域132。每個周邊區域132可以是半導體裝置100的包括相對較低密度的積體電路(IC)半導體裝置的區域,包括不包括任何IC半導體裝置的區域。
在第1A及1B圖的實施例中,與半導體裝置100的周邊區域132相比,在包括最高密度的IC半導體裝置(例如,第一半導體晶粒102和第二半導體晶粒104)的半導體裝置100的中心區域130中可能更容易發生半導體裝置100中的過多熱量積聚。這可能是因為半導體裝置100中的大部分熱量是由半導體裝置100的中心區域130中的IC半導體裝置(例如,第一半導體晶粒102和第二半導體晶粒104)所產生的。這樣一來,通過封裝蓋120的熱傳遞可能主要沿著垂直方向(即,第1A圖中的Z軸方向),而不是水平地傳播通過半導體裝置100(即,沿著第1A及1B圖中的X軸和Y軸方向)。因此,在半導體裝置100的中心區域130中覆蓋IC半導體裝置(例如,102、104)的封裝蓋120的部分可能是封裝蓋120的最熱部分。
發熱元件的集中和封裝蓋120的最熱部分位於中心區域可能導致半導體裝置100過熱和損壞,如果來自半導體裝置100的中心區域130的熱流失率不夠高的話。在實務上,這意味著封裝蓋120可以包括具有非常高的熱導率的材料,例如銅,其具有約398 W/m·K的熱導率。然而,這種高熱導率材料通常相對昂貴,從而可能增加半導體裝置100的成本。
第2A圖是根據各個實施例之一半導體裝置200的垂直截面圖。半導體裝置200可以配置為半導體封裝結構。半導體裝置200可以包括一封裝基板110、耦接到封裝基板110的一半導體晶粒102、附接到封裝基板110(通過黏合劑122)並覆蓋半導體晶粒102的一封裝蓋120、以及位於半導體晶粒102的頂表面與封裝蓋120的內表面之間的一熱介面材料層124。半導體裝置200還可以包括複數個金屬凸塊112(例如,微凸塊),金屬凸塊112可以將半導體晶粒102的底表面上的導電接合墊(未示出)電連接到封裝基板110的上表面上的導電接合墊(未示出)。底部填充材料部分114可以設置在圍繞金屬凸塊112以及在半導體晶粒102的底表面與封裝基板110的頂表面之間的空間中。
半導體裝置200還可以包括形成在封裝蓋120的內表面121上的壩(dam)134。壩134可以配置為在半導體晶粒102的一或多側上約束熱介面材料層124,使得熱介面材料層124可以位於半導體晶粒102的頂表面與封裝蓋120的內表面121之間的一預定體積內。這樣的壩134的存在對於某些類型的熱介面材料層124可以是有利的。舉例來說,如果熱介面材料層124是液體或凝膠,壩134可以防止熱介面材料層124從半導體晶粒102的頂表面上流走。
壩134也可以有利於與某些金屬熱介面材料一起使用。舉例來說,焊料材料可用做熱介面材料層124。在這方面,形成熱介面材料層124可以包括在半導體晶粒102的頂部與封裝蓋120的內表面121之間的一預定體積中形成一層焊料材料。然後可以執行回焊操作以熔化焊料材料,從而使焊料材料形成一均勻的層。在回焊操作期間,壩134可以防止熔化的焊料材料從半導體晶粒102的頂表面上流走。取決於半導體裝置200的幾何形狀,壩134可以形成在半導體晶粒102的兩側上,如第2A圖所示,或者壩134可以形成在半導體晶粒102的更多側或更少側上,如下面更詳細描述的。
第2B圖是根據各個實施例之第2A圖的半導體裝置200的水平截面圖。第2A圖中的線B-B’顯示第2B圖中所示的橫截面。在這方面,第2A圖中的橫截面B-B’穿過封裝蓋120、壩134和熱介面材料層124,熱介面材料層124可以位於半導體晶粒102的頂表面與封裝蓋120的內表面121之間。第2B圖中的線A-A’顯示第2A圖中的垂直截面圖。儘管第2A圖僅示出了一個半導體晶粒(例如,半導體晶粒102)作為示例,但是半導體裝置200還可以包括第二半導體晶粒104a和第三半導體晶粒104b。第二半導體晶粒104a和第三半導體晶粒104b中的每一者也可以包括熱介面材料層124,如第2B圖所示。
第二半導體晶粒104a和第三半導體晶粒104b之上的熱介面材料層124可以與半導體晶粒102之上的熱介面材料層124相同。或者,第二半導體晶粒104a和第三半導體晶粒104b之上的熱介面材料層124可以不同於半導體晶粒102之上的熱介面材料層124。舉例來說,如上面參照第1A及1B圖所描述的,中心區域130的散熱需求可以不同於周邊區域132的散熱需求(例如,參見第1A圖)。這樣一來,可以選擇放置在半導體晶粒102之上的熱介面材料層124以具有與放置在第二半導體晶粒104a和第三半導體晶粒104b之上的熱介面材料層124不同的特性。舉例來說,放置在半導體晶粒102之上的熱介面材料層124可以具有比放置在第二半導體晶粒104a和第三半導體晶粒104b之上的熱介面材料層124更高的熱導率及/或更高的熱容量(heat capacity)。
在第2A及2B圖的實施例中,將壩134配置為靠近半導體晶粒102的兩個邊緣可以是有利的。舉例來說,放置在半導體晶粒102之上的熱介面材料124可能是液體或者是在執行回焊操作時可以流動的焊料材料。如第2A圖所示,壩134可以具有分別放置在半導體晶粒102的右邊緣和左邊緣上的部分。類似地,在第2B圖中,壩134的兩個部分可以位於半導體晶粒102的兩個邊緣上(顯示於第2B圖的頂部和底部)。壩134的這種配置可以防止熱介面材料層124沿著相應的邊緣從半導體晶粒102上流走。
在第2B圖的配置中,第二半導體晶粒104的存在可以防止熱介面材料層124從半導體晶粒102的剩餘邊緣流走。因此,各個半導體晶粒的放置可以決定壩134的幾何形狀。如第5A圖至第8B圖更詳細描述的,壩134可以位於半導體晶粒102的一側、兩側、三側或所有四個側上。此外,壩134可以配置為單個連續的結構(例如,參見第6A圖至第8B圖),或者壩134可以具有數個分開的部件(例如,參見第2A圖至第5B圖)。在一些實施例中,壩134可以具有環繞半導體晶粒102的圓形形狀。
第3A圖是根據一實施例之用於形成一半導體裝置的中間結構300a的水平截面圖,第3B圖是第3A圖的中間結構300a的垂直截面圖。如第3A及3B圖所示,中間結構300a包括封裝蓋120,封裝蓋120具有形成在其內表面121上的壩134。在這方面,第3A圖是朝向封裝蓋120的內表面121向下看的中間結構的頂視圖。在本示例中,壩134可以形成為兩個分開的部分,包括第一部分134a和第二部分134b。舉例來說,如第3A圖所示,壩134的每個部分可以沿著縱向方向(例如,沿著第3A圖中的Y軸)延伸,並可以具有沿著橫向方向(例如,沿著第3A圖中的X軸)的寬度。舉例來說,如第3B圖所示,壩134的每個部分可以具有沿著垂直方向(例如,沿著第3B圖中的Z方向)延伸的高度138和沿著水平方向(例如,沿著第3B圖中的Y方向)延伸的寬度140。因此,在本示例中,壩134的每個部分具有矩形幾何形狀。在進一步實施例中,壩134可以具有其他幾何結構。
在上述示例中,封裝蓋120可以包括金屬材料,壩134可以包括環氧樹脂材料。封裝蓋120包括具有相對高的熱導率的材料可以是有利的。舉例來說,封裝蓋120可以由銅製成。可以選擇壩134以具有小於或約等於3 W/m·K的熱導率。
如第3A及3B圖所示,封裝蓋120可以具有矩形幾何形狀,而壩134包括具有平行於封裝蓋120的第一側120a的第一縱向尺寸的第一部分134a以及具有平行於封裝蓋120的第二側120b的第二縱向尺寸的第二部分134b,其中封裝蓋120的第二側120b與封裝蓋120的第一側120a相對(例如,參見第3A圖)。壩134還可以具有大於約100微米的高度138(例如,參見第3B圖)以及範圍在約300微米至約1500微米的寬度140(例如,參見第3B圖)。一般來說,壩134的高度可以與熱介面材料124的高度相同或基本上相同。在多數實施例中,該高度可以是封裝蓋120與半導體晶粒102之間的距離。在一些實施例中,壩134的高度138可以大於封裝蓋120與半導體晶粒102之間的距離以確保熱介面材料124被完全約束。在其他實施例中,熱介面材料124的黏性可以使得壩134的高度138可以小於封裝蓋120與半導體晶粒102之間的距離。
第3C圖是根據一實施例之用於形成半導體裝置的進一步中間結構300c的垂直截面圖。如圖所示,中間結構300c包括一組件136,組件136包括耦接到封裝基板110的半導體晶粒102。複數個金屬凸塊112(例如,微凸塊)可以將半導體晶粒102上的導電接合電(未示出)電連接到封裝基板110上的導電接合電(未示出)。底部填充材料部分114可以設置在圍繞金屬凸塊112以及在半導體晶粒102的表面與封裝基板110之間的空間中。如第3C圖所示,組件136可以配置為在一覆晶製程(flip-chip process)中使用黏合劑122接合到封裝蓋120。
另外,如第3C圖所示,熱介面材料層124可以放置在半導體晶粒102的表面上。可以選擇熱介面材料124以具有大於壩134的熱導率的熱導率。舉例來說,熱介面材料層124可以具有大於或約等於50 W/m·K的熱導率。此外,熱介面材料層124可以選擇為金屬焊料材料。在這方面,熱介面材料層124可以具有小於或約等於143 °C的熔化溫度。
第3D圖是根據一實施例之半導體裝置300d的垂直截面圖。可以通過將組件136接合到封裝蓋120來形成半導體裝置300d,如第3C圖所示。半導體裝置300d可以形成為使得在半導體晶粒102的邊緣與壩134的邊緣之間存在間隙142。在這方面,壩134的邊緣可以與半導體晶粒102的邊緣隔開一範圍在約0毫米至約500毫米的距離(即,第3D圖中的間隙142)。此外,可以安裝組件136(例如,參見第3C圖),使得半導體晶粒102的表面與封裝蓋120的內表面隔開一大於或約等於壩134的高度138(例如,參見第3B圖)的距離,在本示例中該距離大於或約等於100微米。
半導體裝置300d可以類似於上面參照第2A圖描述的半導體裝置200。為了簡化描述,所示的半導體裝置300d的形成僅包括耦接到封裝基板110的單個半導體裝置(例如,半導體晶粒102),但不限於此。在進一步實施例中,其他半導體晶粒可以包括在半導體裝置中,如上面參照第1A圖至第2B圖所描述的。舉例來說,一半導體裝置100可以包括封裝基板110、單晶片系統晶粒(例如,半導體晶粒102)以及中介層108,中介層108的第一側耦接到封裝基板110且中介層108的第二側耦接到半導體晶粒102,例如如第1A及1B圖中所示。
半導體裝置100還可以包括通過黏合劑122附接到封裝基板110的封裝蓋120。封裝蓋120可以覆蓋中介層108和半導體晶粒102。半導體裝置100還可以包括位於半導體晶粒102的頂表面與封裝蓋120的內表面121之間的熱介面材料層124(例如,參見第2A圖)。舉例來說,如第2A圖至第3D圖中所示,半導體裝置(100、300d)還可以包括形成在封裝蓋120的內表面121上的壩134。壩134可以配置為在半導體晶粒102的第一側和半導體晶粒10的第二側上約束熱介面材料層124,其中單晶片系統晶粒(例如,半導體晶粒102)的第二側與單晶片系統晶粒的第一側相對,例如如第2A及3D圖中所示。
如上所述,壩134可以配置用於約束熱介面材料層124,使得熱介面材料層124可以位於半導體晶粒102的頂表面與封裝蓋120的內表面121之間的預定體積中,如第2A圖中所示。舉例來說,熱介面材料層124可以是在回焊操作中可熔化的焊料材料。在這方面,壩134可以配置用於在回焊操作期間約束熱介面材料層124,使得熱介面材料層124不會從半導體晶粒102的表面上流走。
舉例來說,如第2B圖所示,半導體裝置200可以包括各個其他半導體晶粒。例如,半導體裝置200還可以包括位於半導體晶粒102的第三側上的第一高帶寬記憶體晶粒104a和位於半導體晶粒102的第四側上的第二高帶寬記憶體晶粒104b。在一示例實施例中,第一高帶寬記憶體晶粒104a和第二高帶寬記憶體晶粒104b中的每一者都可以包括動態隨機存取記憶體(dynamic random access memory,DRAM)裝置。在本示例中,第一高帶寬記憶體晶粒104a和第二高帶寬記憶體晶粒104b分別在半導體晶粒102的第三側和半導體晶粒102的第四側上約束熱介面材料層124。
第3E圖是根據各個實施例之一半導體裝置300e的垂直截面圖。半導體裝置300e可以配置為半導體封裝結構並且可以類似於第2A圖的半導體裝置200。在這方面,半導體裝置300e可以包括封裝基板110、與封裝基板110耦接的半導體晶粒102、附接到封裝基板110(例如,通過黏合劑122)並覆蓋半導體晶粒102的封裝蓋120、以及位於半導體晶粒102的頂表面與封裝蓋120的內表面之間的熱介面材料層124。半導體裝置300e還可以包括複數個金屬凸塊112(例如,微凸塊),金屬凸塊112可以將半導體晶粒102的底表面上的導電接合墊(未示出)電連接到封裝基板110的上表面上的導電接合墊(未示出)。底部填充材料部分114可以設置在圍繞金屬凸塊112以及在半導體晶粒102的底表面與封裝基板110的頂表面之間的空間中。
半導體裝置300e還可以包括形成在封裝蓋120的內表面121上的壩134。壩134可以配置為在半導體晶粒102的一或多側上約束熱介面材料層124,使得熱介面材料層124可以位於半導體晶粒102的頂表面與封裝蓋120的內表面121之間的預定體積中。然而,相較於第2A圖的半導體裝置200的壩134,半導體裝置300e的壩134可以具有不同的幾何結構。舉例來說,與第2A圖的壩134的矩形形狀形成對比,半導體裝置300e的壩134可以具有圓形表面形狀。
第3E圖的壩134可以具有寬度144,並可以與半導體晶粒102隔開一定距離146。距離146可以允許熱介面材料層124的某些部分148填充壩134與半導體晶粒102之間的空間。空間146的存在可以是有利的,因為它可以放寬對封裝蓋120與半導體晶粒102的相對對準的約束。以這種方式,空間146的存在可以允許更容易組裝半導體裝置300e。這樣的壩134的存在對於不需要像第2A圖的半導體裝置200中使用的材料那樣嚴格約束的某些類型的熱介面材料層124可以是有利的。舉例來說,這樣的空間146可以用在熱介面材料層124的黏性可以填充空間146而不會流出空間146的實施例中。取決於半導體裝置300e的幾何形狀,壩134可以形成在半導體晶粒102的兩側上,如第2A圖所示,或者壩134可以形成在半導體晶粒102的更多側或更少側上,如下面更詳細描述的。
第4A圖是根據一實施例之一半導體裝置400a的水平截面圖。半導體裝置400a包括在半導體裝置400a的中心部分中的一個半導體晶粒102以及圍繞半導體晶粒102的四個附加半導體晶粒104(例如,DRAM裝置)。每個半導體晶粒(102和104)可以包括熱介面材料層124。附加半導體晶粒104的存在可以起到在半導體晶粒102的頂側和底側上約束熱介面材料層124的作用。然而,半導體晶粒102的左、右邊緣152可以不受約束。這樣一來,熱介面材料124的某些部分150可能在半導體晶粒102的左、右邊緣152上洩漏。這種熱介面材料124的洩漏或溢出可能導致熱介面材料124在半導體晶粒102之上的不均勻覆蓋。在進一步實施例中,可以提供壩134以防止熱介面材料124在半導體晶粒102的左、右邊緣152上洩漏,如下面參照第4B圖更詳細描述的。壩134的使用可以提供熱介面材料124在半導體晶粒102之上的更均勻的覆蓋。
第4B圖是根據一實施例之進一步半導體裝置400b的水平截面圖。半導體裝置400b可以類似於第2B圖的半導體裝置200。在這方面,半導體裝置400包括在半導體晶粒102的第一側和第二側(例如,左側和右側)上約束熱介面材料層124的壩134。半導體裝置400b包括圍繞半導體晶粒102的四個附加半導體晶粒104(例如,DRAM裝置),其在半導體晶粒102的第三側和第四側上約束熱介面材料層124。如上所述,半導體晶粒(102和104)的放置可以決定壩134的幾何形狀,如下面參照第5A圖至第8B圖更詳細描述的。
第5A圖是根據一實施例之一半導體裝置500的水平截面圖。第5A圖的截面圖類似於上面參照第2B、3A和4圖描述的水平截面圖。在這方面,第5A圖的截面圖穿過封裝蓋120並穿過各個半導體晶粒之上的各個熱介面材料層124。在本示例中,半導體裝置500包括一個半導體晶粒102和四個附加半導體晶粒104。在一實施例中,四個附加半導體晶粒104a-104d可以包括DRAM裝置,例如堆疊的DRAM晶粒。半導體裝置500類似於第4圖的半導體裝置400。然而,不同於第4圖的半導體裝置400,半導體裝置500的四個半導體晶粒104可以不被配置為在半導體晶粒102的第三和第四側(顯示在第5A圖中的半導體晶粒102的左側和右側)上約束熱介面材料層124。這樣一來,壩134包括圍繞半導體晶粒102的多個部分。
壩134的第一部分134a和第二部分134b在第5A圖的頂部和底部所示的半導體晶粒102的相應相對的第一側和第二側上約束熱介面材料層124。壩134的第三部分134c和第四部分134d在半導體晶粒102的相應相對的左側和右側上約束熱介面材料層124。在這方面,壩的第三部分134c延伸到半導體晶粒104a和半導體晶粒104b之間的間隙中,並且第四部分134d延伸到半導體晶粒104c和半導體晶粒104d之間的間隙中。
第5B圖是根據一實施例之第5A圖的半導體裝置500的部份的水平截面圖。在這方面,第5B圖的截面圖類似於第3A圖的截面圖,其朝向封裝蓋120的內表面121向下看。如圖所示,壩134可以形成為包括第一部分134a、第二部分134b、第三部分134c和第四部分134d。如上文在其他實施例中所描述的,壩134可以包括環氧樹脂材料。在進一步實施例中,壩134可以包括各個其他材料,並可以具有其他幾何形狀。壩134可以包括具有小於或約等於3 W/m·K的熱導率的材料。此外,壩134可以具有矩形幾何形狀或可以具有各個其他幾何形狀。封裝蓋120可以包括例如銅的金屬材料。各個其他實施例可以包括封裝蓋120,其包括可以具有適用於特定裝置的相應熱導率的其他材料。
第6A圖是根據一實施例之一半導體裝置600的水平截面圖。第6A圖的截面圖類似於上面參照第2B、3A、4和5A圖描述的水平截面圖。在這方面,第6A圖的截面圖穿過封裝蓋120並穿過各個半導體晶粒之上的各個熱介面材料層124。在本示例中,半導體裝置600包括第一半導體晶粒102a、第二半導體晶粒102b、第三半導體晶粒102c和第四半導體晶粒102d。
壩134包括沿著縱向方向(即,沿著第6A圖中的Y軸)延伸的第一均勻部分234a以及圍繞各個半導體裝置的第二均勻部分234b。在這方面,壩134的的第一部分234a可以配置為沿著第一半導體晶粒102a、第二半導體晶粒102b、第三半導體晶粒102c和第四半導體晶粒102d中的每一者的單一側約束熱介面材料層124。如上文關於其他實施例所描述的,其他半導體晶粒(102、104)的放置可以在各個半導體晶粒的其他側上約束熱介面材料層124。如圖所示,第二部分234b可以在各個半導體裝置的剩餘外側上約束熱介面材料層124。
第6B圖是根據一實施例之第6A圖的半導體裝置的部分的水平截面圖。在這方面,第6B圖的截面圖類似於第3A及5B圖的截面圖,其朝向封裝蓋120的內表面121向下看。如圖所示,壩134可以形成為分開的、均勻的環氧樹脂或其他材料的部件。在本示例中,壩134包括第一部分234a和第二部分234b,如上所述。封裝蓋120可由如上所述之具有合適導熱特性的金屬材料或其他材料製成。
第7A圖示出具有壩134的一半導體裝置700的水平截面圖,壩134被配置為在封裝的頂視圖或底視圖中具有U字形狀的單個部分。這樣一來,壩134配置用於在半導體晶粒102的三個相應側上約束熱介面材料層124。第7B圖示出相應的封裝蓋102的水平截面圖,封裝蓋102具有形成在其上的壩134。在這方面,第7B圖的截面圖類似於第3A、5B及6B圖的截面圖,其朝向封裝蓋120的內表面121向下看。用於壩134和封裝蓋120的材料可以類似於上文針對相應結構所描述的材料。
第8A圖示出具有壩134的一半導體裝置800的水平截面圖,壩134被配置為具有矩形框架形狀的單個部分。這樣一來,壩134配置用於在半導體晶粒102的四個相應側上約束熱介面材料層124。第8B圖示出相應的封裝蓋102的水平截面圖,封裝蓋102具有形成在其上的壩134。用於壩134和封裝蓋120的材料可以類似於上文針對相應結構所描述的材料。
第9圖是根據各個實施例之製造一半導體裝置的方法900的流程圖。在操作902中,方法900可以包括將半導體晶粒102耦接到封裝基板110,並且在操作904中,方法900可以包括在半導體晶粒102的頂表面上形成熱介面材料層124。在操作906中,方法900可以包括在封裝蓋120的內表面121上形成壩134。在操作908中,方法900可以包括將封裝蓋120附接到封裝基板110,使得封裝蓋120覆蓋半導體晶粒102,從而將熱介面材料層124包圍在半導體晶粒102的頂表面與封裝蓋120的內表面121之間的一預定體積內。
在操作910中,方法900可以包括執行回焊操作以熔化熱介面材料層124,使得熱介面材料層124在半導體晶粒(102、104)的頂表面與封裝蓋120的內表面121之間形成均勻體積的材料。在這方面,可以執行回焊操作,使得在回焊操作期間,壩134約束熱介面材料層124以保持在半導體晶粒102的頂表面與封裝蓋120的內表面121之間的預定體積內。
方法900還可以包括形成壩134,使得壩134包括大於約100微米的高度138和範圍在約300微米至約1500微米的寬度140(例如,參見第3B圖)。方法900還可以包括形成壩134,使得壩134的邊緣可以與半導體晶粒102的邊緣隔開一範圍在約0毫米至約500毫米(例如,參見第3D圖)的距離(例如,間隙142)。方法900還可以包括形成壩134,使得壩134包括具有平行於封裝蓋120的第一側120a的第一縱向尺寸的第一部分(134a、234a)以及具有平行於封裝蓋120的第二側120b的第二縱向尺寸的第二部分134b,其中封裝蓋120的第二側120b與封裝蓋120的第一側120a相對(例如,參見第3A圖)。
參考所有附圖並根據本揭露的各個實施例,提供一種半導體裝置。半導體裝置(100、200、300d、400、500、600、700、800)可以包括:一封裝基板110;一半導體晶粒102,耦接到封裝基板110;一封裝蓋120,附接到封裝基板110並覆蓋半導體晶粒102;一熱介面材料層124,位於半導體晶粒102的頂表面與封裝蓋120的內表面121之間;以及一壩134,形成在封裝蓋120的內表面121上。壩134可以配置為在半導體晶粒102的一或多側上約束熱介面材料層124,使得熱介面材料124位於半導體晶粒102的頂表面與封裝蓋120的內表面121之間的預定體積內。
在一實施例中,封裝蓋120可以包括金屬材料,而壩134可以包括環氧樹脂材料。在一實施例中,壩134可以包括小於或約等於3 W/m·K的熱導率,而熱介面材料層124可以包括大於或約等於50 W/m·K的熱導率。在一實施例中,熱介面材料層124可以包括金屬焊料材料及/或熱介面材料層124可以包括小於或約等於143 °C的熔化溫度。在一實施例中,壩134可以配置為使得壩134的邊緣與半導體晶粒102的邊緣隔開一範圍在約0毫米至約500毫米的距離(例如,間隙142)。在一實施例中,半導體晶粒102的頂表面可以與封裝蓋120的內表面121隔開一大於或約等於100微米的距離。在一實施例中,壩134可以包括一大於約100微米的高度和一範圍在約300微米至約1500微米的寬度。
在一實施例中,封裝蓋120可以具有矩形幾何形狀,而壩134可以包括具有平行於封裝蓋120的第一側120a的第一縱向尺寸的一第一部分134a以及具有平行於封裝蓋120的第二側120b的第二縱向尺寸的一第二部分134b,其中封裝蓋120的第二側120b與封裝蓋120的第一側120a相對(例如,參見第3A圖)。
在一進一步實施例中,一種半導體裝置(100、200)可以包括:一封裝基板110;一系統單晶片晶粒102;一中介層108,其中中介層108的第一側耦接到封裝基板110且中介層108的第二側耦接到系統單晶片晶粒102。半導體裝置(100、200)可以包括:一封裝蓋120,附接到封裝基板110並覆蓋中介層108和系統單晶片晶粒102;一熱介面材料(層)124,位於系統單晶片晶粒102的頂表面與封裝蓋120的內表面121之間;以及一壩134,形成在封裝蓋120的內表面121上。壩134可以配置為在系統單晶片晶粒102的第一側和系統單晶片晶粒102的第二側上約束熱介面材料124,其中系統單晶片晶粒102的第二側與系統單晶片晶粒102的第一側相對。
在一實施例中,壩134可以配置用於約束熱介面材料124,使得熱介面材料124位於系統單晶片晶粒102的頂表面與封裝蓋120的內表面121之間的一預定體積內。在一實施例中,半導體裝置(100、200、300d、400、500、600、700、800)還可以包括:一第一高帶寬記憶體晶粒104a,位於系統單晶片晶粒102的第三側上;以及一第二高帶寬記憶體晶粒104b,位於系統單晶片晶粒102的第四側上(例如,參見第2B圖),其中第一高帶寬記憶體晶粒104a和第二高帶寬記憶體晶粒104b可以分別在系統單晶片晶粒102的第三側和系統單晶片晶粒102的第四側上約束熱介面材料124(例如,參見第2B圖)。在一實施例中,封裝蓋120可以包括金屬材料,而壩134可以包括環氧樹脂材料。在一實施例中,熱介面材料124可以包括金屬焊料材料。在一實施例中,壩134的邊緣可以與系統單晶片晶粒102的邊緣隔開一範圍在約0毫米至約500毫米的距離。在一實施例中,壩134可以包括一大於約100微米的高度和一範圍在約300微米至約1500微米的寬度。
在一進一步實施例中,提供一種製造半導體裝置的方法。所述方法包括:將一半導體晶粒耦接到一封裝基板;在半導體晶粒的頂表面上形成一熱介面材料;在一封裝蓋的內表面上形成一壩;將封裝蓋附接到封裝基板,使得封裝蓋覆蓋半導體晶粒,從而將熱介面材料層包圍在半導體晶粒的頂表面與封裝蓋的內表面之間的一預定體積內;以及執行一回焊操作以熔化熱介面材料層,使得熱介面材料層在半導體晶粒的頂表面與封裝蓋的內表面之間形成均勻體積的材料,其中執行回焊操作,使得在回焊操作期間,壩約束熱介面材料以保持在半導體晶粒的頂表面與封裝蓋的內表面之間的預定體積內。
在一實施例中,形成壩更包括:形成壩,使得壩包括一大於約100微米的高度和一範圍在約300微米至約1500微米的寬度。在一實施例中,形成壩更包括:形成壩,使得壩的邊緣與半導體晶粒的邊緣隔開一範圍在約0毫米至約500毫米的距離。在一實施例中,形成壩更包括:形成壩,使得壩包括具有平行於封裝蓋的第一側的第一縱向尺寸的一第一部分以及具有平行於封裝蓋的第二側的第二縱向尺寸的一第二部分,其中封裝蓋的第二側與封裝蓋的第一側相對。
所揭露的實施例可以具有優於傳統系統和方法的優點:使用壩134以約束熱介面材料層124,否則熱介面材料層124可能從半導體晶粒102的頂表面與封裝蓋120的內表面之間的區域流走。以這種方式,熱介面材料層124可以被約束在封裝蓋120與半導體晶粒102之間的預定體積內,從而在半導體晶粒102與封裝蓋120之間形成導熱接觸(thermally conducting contact)。
因此,壩134的使用可以允許使用熱介面材料層124,包括在回焊操作期間熔化的焊料材料。回焊操作可用於熔化焊料,使得焊料形成將半導體晶粒102連接到封裝蓋120的均勻分布的材料塊。壩134的使用因此避免了使用焊料材料作為熱介面材料層124時可能遇到的問題。在這方面,壩134可以配置為防止焊料在回焊操作期間從半導體晶粒120的表面上流走。
前述內文概述了許多實施例的特徵,使本技術領域中具有通常知識者可以從各個方面更佳地了解本揭露。本技術領域中具有通常知識者應可理解,且可輕易地以本揭露為基礎來設計或修飾其他製程及結構,並以此達到相同的目的及/或達到與在此介紹的實施例等相同之優點。本技術領域中具有通常知識者也應了解這些相等的結構並未背離本揭露的發明精神與範圍。在不背離本揭露的發明精神與範圍之前提下,可對本揭露進行各個改變、置換或修改。
100:半導體裝置
102:(第一)半導體晶粒/系統單晶片晶粒
102a:第一半導體晶粒
102b:第二半導體晶粒
102c:第三半導體晶粒
102d:第四半導體晶粒
104:(第二)半導體晶粒
104a:第二半導體晶粒/第一高帶寬記憶體晶粒/半導體晶粒
104b:第三半導體晶粒/第二高帶寬記憶體晶粒/半導體晶粒
104c, 104d:半導體晶粒
106:模制件
108:中介層
110:封裝基板
112:金屬凸塊
114:(第一)底部填充材料部分
116:金屬凸塊
118:第二底部填充材料部分
120:封裝蓋
120a:第一側
120b:第二側
121:內表面
122:黏合劑
124:熱介面材料層/熱介面材料
126:散熱器
128:第二熱介面材料層
130:中心區域
132:周邊區域
134:壩
134a:第一部分
134b:第二部分
134c:第三部分
134d:第四部分
136:組件
138:高度
140:寬度
142:間隙
144:寬度
146:距離/空間
148:部分
150:部分
152:邊緣
200:半導體裝置:
234a:第一均勻部分/第一部分
234b:第二均勻部分/第一部分
300a, 300a:中間結構
300d, 300e, 400a, 400b, 500, 600, 700, 800:半導體裝置
900:方法
902, 904, 906, 908, 910:操作
根據以下的詳細說明並配合所附圖式做完整揭露。須注意的是,根據本產業的一般作業,圖示並未按照比例繪製。事實上,可能任意的放大或縮小元件的尺寸,以做清楚的說明。
第1A圖是根據各個實施例之半導體裝置沿第1B圖中的線A-A’的垂直截面圖。
第1B圖是根據各個實施例之半導體裝置沿第1A圖中的線B-B’的水平截面圖。
第2A圖是根據各個實施例之半導體裝置沿第2B圖中的線A-A’的垂直截面圖。
第2B圖是根據各個實施例之半導體裝置沿第2A圖中的線B-B’的水平截面圖。
第3A圖是根據一實施例之用於形成半導體裝置的中間結構沿第3B圖中的線A-A’的水平截面圖。
第3B圖是根據一實施例之中間結構沿第3A圖中的線B-B’的垂直截面圖。
第3C圖是根據一實施例之用於形成半導體裝置的進一步中間結構的垂直截面圖。
第3D圖是根據一實施例之半導體裝置的垂直截面圖。
第3E圖是根據一實施例之進一步半導體裝置的垂直截面圖。
第4A圖是根據一實施例之半導體裝置的水平截面圖。
第4B圖是根據一實施例之進一步半導體裝置的水平截面圖。
第5A圖是根據一實施例之半導體裝置的水平截面圖。
第5B圖是根據一實施例之第5A圖的半導體裝置的部分的水平截面圖。
第6A圖是根據一實施例之半導體裝置的水平截面圖。
第6B圖是根據一實施例之第6A圖的半導體裝置的部分的水平截面圖。
第7A圖是根據一實施例之半導體裝置的水平截面圖。
第7B圖是根據一實施例之第7A圖的半導體裝置的部分的水平截面圖。
第8A圖是根據一實施例之半導體裝置的水平截面圖。
第8B圖是根據一實施例之第8A圖的半導體裝置的部分的水平截面圖。
第9圖是示出根據各個實施例之製造半導體裝置的方法的操作的流程圖。
102:(第一)半導體晶粒
110:封裝基板
112:金屬凸塊
114:(第一)底部填充材料部分
120:封裝蓋
121:內表面
122:黏合劑
124:熱介面材料層/熱介面材料
134:壩
200:半導體裝置
Claims (1)
- 一種半導體裝置,包括: 一封裝基板; 一半導體晶粒,耦接到該封裝基板; 一封裝蓋,附接到該封裝基板並覆蓋該半導體晶粒; 一熱介面材料,位於該半導體晶粒的一頂表面與該封裝蓋的一內表面之間;以及 一壩,形成在該封裝蓋的該內表面上,該壩配置用於在該半導體晶粒的一或多側上約束該熱介面材料,使得該熱介面材料位於該半導體晶粒的該頂表面與該封裝蓋的該內表面之間的一預定體積內。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US202163223034P | 2021-07-18 | 2021-07-18 | |
| US63/223,034 | 2021-07-18 | ||
| US17/693,520 US12374600B2 (en) | 2021-07-18 | 2022-03-14 | Dam structure on lid to constrain a thermal interface material in a semiconductor device package structure and methods for forming the same |
| US17/693,520 | 2022-03-14 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW202306065A true TW202306065A (zh) | 2023-02-01 |
Family
ID=84977367
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW111116941A TW202306065A (zh) | 2021-07-18 | 2022-05-05 | 半導體裝置 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US12374600B2 (zh) |
| TW (1) | TW202306065A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI892307B (zh) * | 2023-09-20 | 2025-08-01 | 台灣積體電路製造股份有限公司 | 包括具有多個鰭的封裝蓋的封裝結構以及其形成方法 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20230057648A (ko) * | 2021-10-22 | 2023-05-02 | 삼성전자주식회사 | 반도체 장치, 반도체 패키지, 및 반도체 패키지의 제조 방법 |
| US20240371719A1 (en) * | 2023-05-03 | 2024-11-07 | STATS ChipPAC Pte. Ltd. | Semiconductor Device and Method of Controlling Distribution of Liquid Metal TIM Using Lid Structure |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100446290B1 (ko) * | 2001-11-03 | 2004-09-01 | 삼성전자주식회사 | 댐을 포함하는 반도체 패키지 및 그 제조방법 |
| US7218000B2 (en) * | 2003-06-27 | 2007-05-15 | Intel Corporation | Liquid solder thermal interface material contained within a cold-formed barrier and methods of making same |
| US11387161B2 (en) * | 2017-09-30 | 2022-07-12 | Intel Corporation | Package with thermal interface material retaining structures on die and heat spreader |
| US11817369B2 (en) * | 2019-06-07 | 2023-11-14 | Intel Corporation | Lids for integrated circuit packages with solder thermal interface materials |
| US11784061B2 (en) * | 2021-02-25 | 2023-10-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Chip package structure and method for forming the same |
| US20220344297A1 (en) * | 2021-04-23 | 2022-10-27 | Inphi Corporation | Semiconductor package inhibiting viscous material spread |
| US11616000B2 (en) * | 2021-06-25 | 2023-03-28 | Intel Corporation | Methods and apparatus to provide electrical shielding for integrated circuit packages using a thermal interface material |
| US12033912B2 (en) * | 2021-08-12 | 2024-07-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Package structure and manufacturing method thereof |
-
2022
- 2022-03-14 US US17/693,520 patent/US12374600B2/en active Active
- 2022-05-05 TW TW111116941A patent/TW202306065A/zh unknown
-
2025
- 2025-06-24 US US19/246,875 patent/US20250316560A1/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI892307B (zh) * | 2023-09-20 | 2025-08-01 | 台灣積體電路製造股份有限公司 | 包括具有多個鰭的封裝蓋的封裝結構以及其形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US12374600B2 (en) | 2025-07-29 |
| US20230022643A1 (en) | 2023-01-26 |
| US20250316560A1 (en) | 2025-10-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20230395463A1 (en) | Methods of manufacturing stacked semiconductor die assemblies with high efficiency thermal paths | |
| US11004771B2 (en) | Cooling devices, packaged semiconductor devices, and methods of packaging semiconductor devices | |
| US11515290B2 (en) | Semiconductor package | |
| TWI685082B (zh) | 半導體封裝 | |
| TWI811383B (zh) | 半導體封裝 | |
| JP6626083B2 (ja) | 高効率熱経路を有する積層半導体ダイアセンブリおよび関連システム | |
| EP2780940B1 (en) | Semiconductor die assemblies with enhanced thermal management, semiconductor devices including same and related methods | |
| US20250316560A1 (en) | Dam structure on lid to constrain a thermal interface material in a semiconductor device package structure and methods for forming the same | |
| JP6625599B2 (ja) | 高効率熱経路を有する積層半導体ダイアセンブリおよび関連システム | |
| US11942439B2 (en) | Semiconductor package structure | |
| TWM623931U (zh) | 晶片封裝組件 | |
| US20230386960A1 (en) | Semiconductor package including lid with integrated heat pipe for thermal management and methods for forming the same | |
| TW202347696A (zh) | 半導體裝置及其製造方法 | |
| TW202312292A (zh) | 電子裝置、半導體封裝模組以及半導體封裝模組的製造方法 | |
| TWI778708B (zh) | 電子封裝件及其製法 | |
| KR20210066387A (ko) | 반도체 패키지 | |
| TWI762841B (zh) | 半導體封裝結構 | |
| TWI695466B (zh) | 電子封裝件及其製法 | |
| CN116266666A (zh) | 天线整合式封装结构 | |
| TWI870913B (zh) | 熱介面材料及其製造方法 | |
| CN118693010A (zh) | 散热结构以及包括该散热结构的半导体封装 | |
| KR20250012346A (ko) | 반도체 패키지 | |
| CN118693018A (zh) | 散热结构 |