[go: up one dir, main page]

TW202306048A - 具有豎直通道電晶體結構的半導體裝置 - Google Patents

具有豎直通道電晶體結構的半導體裝置 Download PDF

Info

Publication number
TW202306048A
TW202306048A TW111118911A TW111118911A TW202306048A TW 202306048 A TW202306048 A TW 202306048A TW 111118911 A TW111118911 A TW 111118911A TW 111118911 A TW111118911 A TW 111118911A TW 202306048 A TW202306048 A TW 202306048A
Authority
TW
Taiwan
Prior art keywords
layer
insulating
trench
channel
semiconductor device
Prior art date
Application number
TW111118911A
Other languages
English (en)
Other versions
TWI824528B (zh
Inventor
趙珉熙
李基碩
李元錫
柳民泰
朴玄睦
宋宇彬
柳成原
Original Assignee
南韓商三星電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商三星電子股份有限公司 filed Critical 南韓商三星電子股份有限公司
Publication of TW202306048A publication Critical patent/TW202306048A/zh
Application granted granted Critical
Publication of TWI824528B publication Critical patent/TWI824528B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/20—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/10—Phase change RAM [PCRAM, PRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H10B63/34—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors of the vertical channel field-effect transistor type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6728—Vertical TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0128—Manufacturing their channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0135—Manufacturing their gate conductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0149—Manufacturing their interconnections or electrodes, e.g. source or drain electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0151—Manufacturing their isolation regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/016—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including vertical IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0195—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices the components including vertical IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一種半導體裝置包括：導電線，在基板上在第一方向上延伸；絕緣圖案層，位於基板上且具有在第二方向上延伸的溝渠，溝渠具有延伸至導電線中的延伸部分；通道層，位於溝渠的相對的側壁上且連接至導電線的藉由溝渠暴露出的區；第一閘極電極及第二閘極電極，位於通道層上且分別沿溝渠的相對的側壁；閘極絕緣層，位於通道層與第一閘極電極及第二閘極電極之間；埋置式絕緣層，在溝渠內位於第一閘極電極與第二閘極電極之間；以及第一接觸件及第二接觸件，分別埋置於絕緣圖案層中且分別連接至通道層的上部區。

Description

具有豎直通道電晶體結構的半導體裝置及其製造方法
[相關申請案的交叉參考]
本申請案主張於2021年5月25日在韓國智慧財產局提出申請的韓國專利申請案第10-2021-0066831號的優先權權益，且以上識別的申請案的全部內容併入本案供參考。
本揭露是有關於半導體裝置及其製造方法。
由於各種原因（包括滿足客戶對更高的效能水準的要求），半導體裝置已變得越來越高度整合。
典型的二維半導體裝置或平面半導體裝置的整合主要由單位記憶體單元所佔據的面積決定。減小單位記憶體單元所佔據的面積要求形成精細圖案的能力（例如，藉由半導體微影），且因此，平面半導體裝置的整合受到用於形成精細圖案的技術水準的顯著影響。然而，由於通常要求非常昂貴的製程設備來產生越來越精細的圖案，因此在增加二維半導體裝置的整合密度方面存在實際限制。因此，已提出包括三維佈置的記憶體單元的三維半導體記憶體裝置。
本揭露的態樣提供具有帶有改善的電性特性的豎直通道電晶體（VCT）結構的半導體裝置。
本揭露的態樣提供製造具有帶有改善的電性特性的VCT結構的半導體裝置的方法。
根據本揭露的一些實施例，一種半導體裝置可包括：基板；導電線，位於基板上且在第一方向上延伸；以及絕緣圖案層，位於基板上且具有在與第一方向相交的第二方向上延伸的溝渠。溝渠具有向導電線內部延伸的延伸部分。半導體裝置可包括：通道層，位於溝渠的相對的側壁上且連接至導電線的藉由溝渠的延伸部分暴露出的區。半導體裝置可包括：第一閘極電極及第二閘極電極，位於通道層上且分別沿溝渠的相對的側壁；閘極絕緣層，位於通道層與第一閘極電極及第二閘極電極之間；埋置式絕緣層，在溝渠內位於第一閘極電極與第二閘極電極之間；以及第一接觸件及第二接觸件，分別在絕緣圖案層中埋置於與溝渠的相對的側壁相鄰的區中，且分別連接至通道層的上部區。
根據一些實例性實施例，一種半導體裝置可包括：基板；多條導電線，在基板上在第一方向上延伸且在與第一方向相交的第二方向上彼此間隔開；絕緣圖案層，在基板上在第二方向上延伸且具有在第一方向上彼此間隔開的多個溝渠，所述多個溝渠中的每一溝渠具有延伸至所述多條導電線中的延伸部分；多個通道層，位於所述多個溝渠中的每一者的相對的側壁上且佈置於第二方向上，通道層連接至所述多條導電線中的藉由所述多個溝渠的延伸部分暴露出的區；多個第一閘極電極及多個第二閘極電極，在所述多個溝渠中的每一者中位於所述多個通道層上且分別在所述多個溝渠中的每一者的相對的側壁上延伸；多個閘極絕緣層，在所述多個溝渠中的每一者中位於所述多個通道層與所述多個第一閘極電極及所述多個第二閘極電極之間；多個埋置式絕緣部分，分別位於所述多個溝渠內，且位於所述多個第一閘極電極與所述多個第二閘極電極之間；以及多個第一接觸件及多個第二接觸件，埋置於絕緣圖案層中且連接至所述多個通道層的與所述多個溝渠中的每一者的相對的側壁相鄰的上部區。
根據實例性實施例，一種半導體裝置包括：基板；導電線，在基板上在第一方向上延伸；絕緣圖案層，位於基板上且具有在與第一方向相交的第二方向上延伸的溝渠；通道層，佈置於溝渠的相對的側壁上且在溝渠的底部處電性連接至導電線，通道層包含氧化物半導體；第一閘極電極及第二閘極電極，分別在通道層上位於溝渠的相對的側壁上；閘極絕緣層，位於通道層與第一閘極電極及第二閘極電極之間且在於第一方向上截取的橫截面中具有U形形狀；埋置式絕緣部分，在溝渠內位於第一閘極電極與第二閘極電極之間且包含與絕緣圖案層的材料不同的材料；以及第一接觸件及第二接觸件，與通道層的相應上部區電性連接。
根據一些實例性實施例，一種製造半導體裝置的方法包括：在基板上形成在第一方向上延伸的導電線；在基板上形成覆蓋導電線的氧化物絕緣層；形成溝渠，溝渠在氧化物絕緣層中在第二方向上延伸且具有暴露出導電線的區的底部，第二方向與第一方向相交；在溝渠的相對的側壁上形成包含氧化物半導體的通道層，且通道層連接至導電線的被暴露出的區；在溝渠的內側壁上形成覆蓋通道層的閘極絕緣層；在溝渠的相對的側壁中的每一者上在通道層上形成第一閘極電極及第二閘極電極；在溝渠內在第一閘極電極與第二閘極電極之間形成埋置式絕緣部分，埋置式絕緣部分包含與氧化物絕緣層的材料不同的材料；形成連接至通道層的相應上部區的第一接觸件及第二接觸件；以及在含氧氣氛中對通道層進行退火。
在下文中，將參照附圖闡述一些實例性實施例。
圖1是根據一些實例性實施例的半導體裝置的平面圖，且圖2A及圖2B分別是沿圖1所示半導體裝置的線I-I'及II-II'截取的剖視圖。
參照圖1、圖2A及圖2B，根據一些實例性實施例的半導體裝置100可包括使用半導體記憶體裝置實施的單元陣列。如圖1中所示，單元陣列可包括在長度上在第一方向D1上延伸的多條位元線BL及在長度上在與第一方向D1相交的第二方向D2上延伸的多條字元線WL。單元陣列可包括多個記憶體單元電晶體MCT，每一記憶體單元電晶體MCT佈置於所述多條字元線WL中的字元線WL與所述多條位元線BL中的位元線BL之間的相應相交點處。在所述多個單元電晶體MCT中的每一者中可佈置有多個資料儲存元件DS中的至少一者。
基板101可為矽基板、鍺基板或矽鍺基板。絕緣層105可位於基板101上。半導體裝置100可具有其中多條位元線BL或110、多個記憶體單元電晶體MCT、多條字元線WL或150、以及多個資料儲存元件DS在與基板101的上表面垂直的第三方向D3上依序堆疊於基板101上的結構。
所述多條位元線BL可包括在基板101上在第二方向D2上並排佈置的多條導電線110。所述多條導電線110中的每一者可在第二方向D2上具有寬度。所述多條導電線110可藉由絕緣層105與基板101電性隔開。所述多條導電線110可藉由第一絕緣圖案層108彼此隔開。第一絕緣圖案層108可具有與所述多條第一導電線110的上表面實質上平齊的上表面。所述多條導電線110中的每一者可包括單個導電層或多個導電層。舉例而言，位元線BL可包含經摻雜的半導體材料（經摻雜的矽、經摻雜的鍺或類似材料）、導電金屬氮化物（氮化鈦、氮化鉭或類似材料）、金屬（鎢、鈦、鉭或類似材料）以及金屬-半導體化合物（矽化鎢、矽化鈷、矽化鈦或類似材料）中的至少一者。在一些實例性實施例中，所述多條導電線110可各自包括第一導電層112（例如鎢（W））及佈置於第一導電層112上的第二導電層115（例如氮化鈦（TiN））。在一些實例性實施例中，第一絕緣圖案層108可包括氧化矽層、氮化矽層及氮氧化矽層中的至少一者。
字元線WL可在基板101上與記憶體單元電晶體MCT的第一閘極電極150A及第二閘極電極150B連接及/或包括第一閘極電極150A及第二閘極電極150B。在單元陣列中（參見圖1），字元線WL可在第一方向D1上彼此間隔開。圖3是圖1所示半導體裝置的區「A」中的記憶體單元電晶體（MCT）陣列的平面圖。參照圖3以及圖1，第一閘極電極150A及第二閘極電極150B中的每一者可在長度上在第二方向D2上延伸且可被提供作為所述多個記憶體單元電晶體MCT的在第二方向D2上佈置的閘極電極。在一些實例性實施例中，字元線WL可被提供作為連接至第一閘極電極150A及第二閘極電極150B的單獨的導電線。舉例而言，此種字元線（未示出）可包含與位元線BL的導電材料類似的導電材料，並且可位於第一絕緣層181上且與第一閘極電極150A的上部端部及第二閘極電極150B的上部端部連接。
如上所述，記憶體單元電晶體MCT的閘極可連接至字元線WL，且記憶體單元電晶體MCT的源極可連接至位元線BL。
根據一些實例性實施例的半導體裝置100的記憶體單元電晶體MCT可包括豎直通道電晶體VCT。此種豎直通道電晶體可包括通道層130，通道層130具有在與基板101的上表面垂直的第三方向D3上延伸的通道長度。
第二絕緣圖案層120可位於第一絕緣圖案層108及所述多條導電線110上。第二絕緣圖案層120可包括對豎直通道電晶體區進行界定的溝渠T。溝渠T可在第二方向D2上延伸，且導電線110的局部區可藉由溝渠T的底表面被暴露出（參見圖12A及圖12B）。在一些實例性實施例中，溝渠T可具有向導電線110內部延伸的延伸部分Te。換言之，溝渠T的延伸或延伸部分Te可延伸至導電線110或導電線110的一部分中。如圖2A中所示，溝渠T的延伸部分Te可佈置於導電線的第二導電層115中。第二絕緣圖案層120可包含與第一絕緣圖案層108的材料類似的材料。舉例而言，第二絕緣圖案層120可包括氧化矽層及氮氧化矽層中的至少一者。
多個通道層130可位於溝渠T的相對的側壁上且可連接至導電線110的藉由溝渠T的延伸部分Te暴露出的區。換言之，所述多個通道層130可位於溝渠T內。所述多個通道層130可在第一方向D1及第二方向D2上以矩陣形式佈置，以分別設置於導電線110的藉由溝渠T暴露出的區上。
在一些實例性實施例中，且如圖2A中所見，通道層130可在第一方向D1上的橫截面中具有U形形狀。具體而言，如圖2A中所示，通道層130可具有沿第二絕緣圖案層120的溝渠T的相應且相對的側壁在第三方向D3上延伸的第一豎直通道元件130A及第二豎直通道元件130B、以及對第一豎直通道元件130A與第二豎直通道元件130B進行連接且沿溝渠T的底部延伸的水平連接部分130C。通道層130可具有在第一方向D1上界定的寬度及在第三方向D3上界定的高度（圖4中的Lc）。通道層130的高度（圖4中的Lc）可大於通道層130的寬度。舉例而言，高度可為第一寬度的約2至約10倍，但本揭露及其實例性實施例並不限於此。
第一豎直通道元件130A及第二豎直通道元件130B中的每一者可具有在水平方向（例如，第一方向D1）上與導電線110（或導電線110的一部分）交疊的下部區。導電線110的上表面（例如，其中未形成溝渠T的區）可高於第一豎直通道元件130A及第二豎直通道元件130B的最下部水平高度。水平連接部分130C可連接至導電線110。水平連接部分130C的上表面可低於導電線110的上表面。在一些實施例中，水平連接部分130C可埋置於導電線110內。
在一些實施例中，第一接觸件170A及第二接觸件170B可在第二絕緣層120中埋置於第二絕緣層120的與溝渠T的相對的側壁相鄰的相應區中。第一接觸件170A及第二接觸件170B可連接至通道層130的上部區。第一接觸件170A可連接至第一豎直通道元件130A，且第二接觸件170B可連接至第二豎直通道元件130B。第一接觸件170A及第二接觸件170B可在水平方向（例如，第一方向D1）上與通道層130局部接觸。
如上所述，通道層130的下部區或底部部分（例如，水平連接部分130C）可連接至導電線110且可提供第一源極/汲極區，且通道層130的上部區可連接至第一接觸件170A及第二接觸件170B且可提供第二源極/汲極區。通道層130的位於第一源極/汲極區與第二源極/汲極區之間的區（例如第一水平通道元件130A及第二水平通道元件130B的局部區）可用作通道區。
在一些實例性實施例中，如圖2A、圖2B及圖3中所示，第二絕緣圖案層120的上表面的一部分可被提供作為位於第一接觸件170A與第二接觸件170B之間的區中的記憶體單元電晶體MCT的上表面。第二絕緣圖案層120的此種敞開的上部區可被提供作為去往通道層130的路徑，此乃因當在氧氣氛中應用退火製程以改善通道層130（例如，氧化物半導體）的特性時，氧可被引入第二絕緣圖案層120中。稍後將參照圖4對此進行詳細闡述。
在一些實例性實施例中，通道層130可具有低的漏電流特性且可包含可堆疊氧化物半導體。舉例而言，通道層130可包含含有銦（In）的氧化物半導體。氧化物半導體可為氧化銦鎵鋅（indium-gallium-zinc oxide，IGZO）、氧化銦錫鋅（indium tin zinc oxide，ITZO）、氧化銦錫鎵（indium tin gallium oxide，ITGO）、氧化銦鎢（indium tungsten oxide，IWO）、氧化銦錫（indium tin oxide，ITO）、ZnO及Cu 2O中的一者。在一些實例性實施例中，通道層130可具有多層結構。舉例而言，通道層130可包含非晶氧化銦鎵鋅（amorphous indium-gallium-zinc oxide，a-IGZO）與c軸對準的結晶氧化銦鎵鋅（c-axis aligned crystalline indium-gallium-zinc oxide，CAAC-IGZO）的組合、a-IGZO與尖晶石IGZO的組合、或者IGZO與其他氧化物半導體的組合。通道層130並不限於此。在一些實施例中，通道層130可具有較矽的帶隙能量大的帶隙能量。舉例而言，通道層130可為具有約1.5電子伏至5.6電子伏或約2.0電子伏至4.0電子伏的帶隙能量的多晶或非晶層。通道層130可包含MoS 2、WS 2、石墨烯或六方氮化硼（hexagonal boron nitride，h-BN）。
閘極絕緣層140可環繞通道層130的側壁。在一些實例性實施例中，閘極絕緣層140可在第一方向D1上延伸，以覆蓋沿單個溝渠T佈置的所述多個通道層130（參見圖3）。閘極絕緣層140可在第一方向D1上的橫截面（參見圖2A）中具有類似於通道層130的U形橫截面的U形形狀。在一些實例性實施例中，如圖2A中所示，閘極絕緣層140可包括位於第一豎直通道元件130A上的第一閘極絕緣元件140A、位於第二豎直通道元件130B上的第二閘極絕緣元件140B以及將第一閘極絕緣元件140A與第二閘極絕緣元件140B連接至彼此的底部絕緣部分140C。閘極絕緣層140可包括氧化矽層、氮氧化矽層、具有較氧化矽層高的介電常數的高k介電層及/或其組合，本揭露並不限於此。高k介電層可包含但不限於HfO 2、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO、ZrO 2、Al 2O 3或其組合。
第一閘極電極150A及第二閘極電極150B可位於通道層130的相應且相對的側壁上，閘極絕緣層140夾置於第一閘極電極150A及第二閘極電極150B與通道層130之間。如圖3中所示，第一閘極電極150A及第二閘極電極150B可被劃分成多個閘極電極，分別被佈置成在單個溝渠T中與通道層130的第一豎直通道元件130A及第二豎直通道元件130B對應。第一閘極電極150A及第二閘極電極150B可包含經摻雜的多晶矽、金屬、導電金屬氮化物、導電金屬矽化物、導電金屬氧化物及/或其組合。舉例而言，第一閘極電極150A及第二閘極電極150B可包含但不限於經摻雜的多晶矽、Al、Cu、Ti、Ta、Ru、W、Mo、Pt、Ni、Co、TiN、TaN、WN、NbN、TiAl、TiAlN、TiSi、TiSiN、TaSi、TaSiN、RuTiN、NiSi、CoSi、IrO x、RuO x及/或其組合。
如圖2A及圖3中所示，單個溝渠T中的每一通道層130以及在通道層130中彼此面對的第一閘極電極150A與第二閘極電極150B可構成雙電晶體結構DT。即，雙電晶體結構TC中的每一者可包括具有兩側對稱結構的兩個單位電晶體單元UC。第一豎直通道元件130A、第一閘極電極150A以及閘極絕緣膜140的位於第一豎直通道元件130A與第一閘極電極150A之間的一部分可構成一個單位電晶體單元UC。類似地，第二豎直通道元件130B、第二閘極電極150B以及閘極絕緣層140的位於第二豎直通道元件130B與第二閘極電極150B之間的一部分可構成另一個單位電晶體單元UC。
埋置式絕緣部分160可在單個溝渠T中沿面對的單位電晶體單元UC處於第一方向D1上。埋置式絕緣部分160可在第一方向D1上延伸，以沿第一閘極電極150A與第二閘極電極150B之間的空間對溝渠T中的其餘空間中的一些或全部空間進行填充（參見圖3）。埋置式絕緣部分160可具有與通道層130的上部端部實質上平齊的上表面。另外，埋置式絕緣部分160的上表面可與閘極絕緣層140的上表面以及第一閘極電極150A的上部端部及第二閘極電極150B的上部端部實質上共面。
多個內連部分190可將第一接觸件170A及第二接觸件170B連接至位於記憶體單元電晶體MCT的上表面上的第一絕緣層181。所述多個內連部分190可延伸以在第三方向D3上與通道層130的局部區交疊。如圖1中所示，所述多個內連部分190可被佈置成矩陣，以在第一方向D1及第二方向D2上彼此間隔開。舉例而言，內連部分190可包含但不限於經摻雜的多晶矽、Al、Cu、Ti、Ta、Ru、W、Mo、Pt、Ni、Co、TiN、TaN、WN、NbN、TiAl、TiAlN、TiSi、TiSiN、TaSi、TaSiN、RuTiN、NiSi、CoSi、IrO x、RuO x或其組合。
第二絕緣層183可位於第一絕緣層181上，且資料儲存元件DS可位於第二絕緣層183中或第二絕緣層183上。資料儲存元件DS可以矩陣形式佈置，以分別與內連部分190對應（參見圖1）。資料儲存元件DS可為可儲存資料的記憶體元件。資料儲存元件DS中的每一者可為使用電容器的記憶體元件、使用磁性隧道接面圖案的記憶體元件或者使用包含相變材料的可變電阻器的記憶體元件。作為實例，資料儲存元件DS中的每一者可為電容器。記憶體單元電晶體MCT中的每一者可被配置成連接至相應的資料儲存元件DS。在一些實施例中，資料儲存元件DS可為電容器且記憶體單元電晶體MCT的汲極可連接至電容器。
具體而言，資料儲存元件DS中的每一者可包括連接至內連件190中的每一者的第一電極EL1、介電層DL及第二電極EL2。在一些實例性實施例中，資料儲存元件DS可共享單個介電層DL及單個第二電極EL2。換言之，可提供多個第一電極EL1，且單個介電層DL可覆蓋第一電極EL1的表面。可在單個介電層DL上設置單個第二電極EL2。第一電極EL1中的每一者可為一個端部敞開的圓柱體的形式。第二電極EL2可對第一電極EL1的圓柱體的內部進行填充。本揭露及其第二電極EL2並不限於此種結構。舉例而言，第二電極可設置於柱狀結構中。
第一電極EL1及第二電極EL2中的每一者可包含金屬（例如，鈦、鉭、鎢、銅或鋁）、導電金屬氮化物（例如，氮化鈦或氮化鉭）及/或經摻雜的半導體材料（例如，經摻雜的矽或經摻雜的鍺）中的至少一者。介電層DL可包含高k介電材料（例如，氧化鉿、氧化鉿矽、氧化鑭、氧化鋯、氧化鋯矽、氧化鉭、氧化鈦、氧化鋇鍶鈦、氧化鋇鈦、氧化鍶鈦、氧化鋰、氧化鋁、氧化鈧鉛鉭、鈮酸鉛鋅及/或其組合）。
在一些實例性實施例中，如上所述，通道層130（且具體而言是通道層130的第一豎直通道元件130A及第二豎直通道元件130B）可接觸導電線110以及第一接觸件170A及第二接觸件170B，同時與導電線110以及第一接觸件170A及第二接觸件170B局部地交疊。因此，通道層130可被形成為具有較通道層130的實體豎直長度Lc低的有效通道長度。因此，可改善通道層130的接通電流特性（即，Ion）。在下文中，將參照圖4對此進行更詳細的闡述。
圖4是沿圖3所示MCT陣列的線Ⅰ1-Ⅰ1'截取的剖視圖。
參照圖4，通道層130的豎直長度Lc（或者換言之，第一豎直通道元件130A的高度及第二豎直通道元件130B的高度）可被定義為溝渠T的深度。在一些實例性實施例中，豎直長度Lc可被表示為第二絕緣圖案層120的高度與溝渠T的形成於導電線110中的延伸部分Te的深度之和。
第一豎直通道元件130A及第二豎直通道元件130B中的每一者的下部區可在水平方向（例如，第一方向D1）上與導電線110交疊達與溝渠的延伸部分Te的深度Da對應的寬度。在導電線110的上表面中，其中未形成溝渠T的區可較第一閘極電極150A及第二閘極電極150B的最下部水平高度高達由Da'表示的高度。第一豎直通道元件130A及第二豎直通道元件130B中的每一者的上部區可在水平方向（例如，D1）上與第一接觸件170A及第二接觸件170B局部地交疊達第一接觸件170A及第二接觸件170B被埋置的深度Db。
通道層130的有效通道長度可被定義為藉由自通道層130的實體豎直長度Lc排除交疊部分Da+Db的總長度而獲得的值Le（例如，Le = Lc–Da–Db）。如上所述，可在結構上對與源極/汲極電極對應的元件的佈置進行調整，以減小通道層130的有效通道長度Le，且因此，可改善通道層130的接通電流特性（即，Ion）。舉例而言，通道層130的有效通道長度Le可介於自10奈米至200奈米的範圍內。交疊部分的寬度Da及Db中的每一者可介於自2奈米至50奈米的範圍內。
例如氧化物半導體（例如，IGZO）等通道層材料在可堆疊且具有低的漏電流特性的同時由於相對低的載子遷移率而可能在電流特性方面存在問題。然而，通道層可被改變為具有與第一接觸件170A及第二接觸件170B及/或導電線110交疊的結構，使得可顯著改善電流特性。舉例而言，當通道層是IGZO時，可藉由採用與圖2A所示結構類似的結構而將接通電流（Ion）特性增大10倍至20倍。在一些實例性實施例中，僅第一接觸件170A及第二接觸件170B以及導電線110的一個側的接觸結構可與通道層130交疊（參見圖8及圖9）。
另外，可將退火製程應用於所述多個通道層130以改善電性特性（例如，當被關斷時的通道漏電流特性）。舉例而言，當所述多個通道層130包含氧化物半導體時，可在氧氣氛中應用退火製程。
在一些實例性實施例中，可形成路徑，在氧氣氛中的退火製程期間，藉由所述路徑，氧被引入經過第二絕緣圖案層120的位於第一接觸件170A與第二接觸件170B之間的區，以滲透至通道層130中，如圖3所示①所指示。第二絕緣圖案層120可為含氧絕緣材料。舉例而言，第二絕緣圖案層120可包含氧化矽（SiO 2）或氮氧化矽（SiON）。
另外，本揭露提供在氧退火製程期間保護特定區免受氧滲透的幾種方法。
為了保護第一閘極電極150A及第二閘極電極150B免受氧滲透（參見②），可將埋置式絕緣部分160提供作為不同於第二絕緣圖案層120的材料。舉例而言，可將埋置式絕緣部分160提供作為氧阻擋層。在一些實例性實施例中，埋置式絕緣部分160可包含絕緣材料，在相同或等同條件（例如，退火條件）下，所述絕緣材料具有較第二絕緣圖案層120的材料中的氧擴散率低的氧擴散率。舉例而言，埋置式絕緣部分160可包含氮化矽（SiN x）、氮氧化矽（SiON）或氧化鋁（AlO x）。
在通道層130中，可藉由第一接觸件170A及第二接觸件170B來保護與源極/汲極對應的區免受氧滲透。第一接觸件170A及第二接觸件170B可包含導電材料，在相同或等同條件（例如，退火條件）下，所述導電材料具有較第二絕緣圖案層120的材料中的氧擴散率低的氧擴散率。舉例而言，第一接觸件170A及第二接觸件170B可包含TiN、W、Cu、Ti、Ta、TaN及Mo中的至少一者。
圖5至圖9是根據一些實例性實施例的半導體裝置的剖視圖。
參照圖5，除了埋置式絕緣部分160'可由與第二絕緣圖案層120相同的材料形成之外，根據一些實例性實施例的半導體裝置100A可被理解為類似於圖1至圖4中所示的半導體裝置100。另外，除非另有規定，否則可參照圖1至圖4中示出的半導體裝置100的相同或類似元件的說明來理解根據圖5的一些實例性實施例的元件。
根據一些實例性實施例的半導體裝置100A可包括埋置式絕緣部分160'，埋置式絕緣部分160'具有與第二絕緣圖案層120相同的絕緣材料。舉例而言，埋置式絕緣部分160'及第二絕緣圖案層120可包括氧化矽層及氮氧化矽層中的至少一者。在一些實例性實施例中，在形成通道層130之後且在形成埋置式絕緣部分160'之前，可在氧氣氛中實行退火製程（例如，參見圖13A及圖13B）。在此種情形中，即使當埋置式絕緣部分160'由例如氧化矽等含氧絕緣材料形成時，亦可防止第一閘極電極150A的特性及第二閘極電極150B的特性受到退火的不利影響。
參照圖6，除了通道層130在水平方向（例如，第一方向D1）上不與導電線110以及第一接觸件170A及第二接觸件170B交疊之外，根據一些實例性實施例的半導體裝置100B可被理解為類似於圖1至圖4中所示的半導體裝置100。另外，除非另有規定，否則可參照圖1至圖4中示出的半導體裝置100的相同或類似元件的說明來理解根據圖6的一些實例性實施例的元件。
根據一些實例性實施例的半導體裝置100B可引入用於藉由如圖2A中所示的退火製程改善通道層130的特性且保護閘極電極150A及150B的配置，而非其中通道層130在水平方向（例如，第一方向D1）上不與導電線110以及第一接觸件170A及第二接觸件170B交疊的配置。具體而言，第二絕緣圖案層120的上表面區的一部分可暴露於相鄰的溝渠之間（具體而言可暴露於第一接觸件170A與第二接觸件170B之間），使得通道層130可在退火製程期間被經過第二絕緣圖案層120的被暴露出的區而引入的氧固化，以顯著改善通道層130的漏電流特性。與第二絕緣圖案層120不同，埋置式絕緣部分160可由不含氧的絕緣材料形成。因此，可保護第一閘極電極150A及第二閘極電極150B免受氧滲透，氧滲透可能在形成記憶體單元電晶體MCT之後的退火製程中出現。
參照圖7，除了可在分隔成第一水平通道元件130A及第二水平通道元件130B之後提供通道層130'之外，根據一些實例性實施例的半導體裝置100C可被理解為類似於圖4中所示的半導體裝置100。另外，除非另有規定，否則可參照圖1至圖4中示出的半導體裝置100的相同或類似元件的說明來理解根據圖7的一些實例性實施例的元件。
根據一些實例性實施例的半導體裝置100C可被配置成使得分別被提供為單位電晶體單元的通道的第一水平通道元件130A與第二水平通道元件130B可彼此隔開。儘管在參照圖2A論述的實例性實施例中，在雙電晶體結構DT中共享單個通道層130，但第一水平通道元件130A與第二水平通道元件130B可不以和第一閘極電極150A與第二閘極電極150B類似的方式在溝渠的底部處連接至彼此。第一水平通道元件130A的下部區及第二水平通道元件130B的下部區可各自連接至導電線110。在一些實例性實施例中，由於第一水平通道元件130A的下部區的底部及側表面以及第二水平通道元件130B的下部區的底部及側表面連接至導電線110，因此可提供足夠的接觸面積。
參照圖8，除了溝渠（或通道層130）不向導電線110內部延伸之外，根據一些實例性實施例的半導體裝置100D可被理解為類似於圖1至圖4中所示的半導體裝置100。另外，除非另有規定，否則可參照圖1至圖4中示出的半導體裝置100的相同或類似元件的說明來理解根據圖8的一些實例性實施例的元件。
在一些實例性實施例中，作為汲極接觸件的第一接觸件170A及第二接觸件170B可在水平方向（例如，第一方向D1）上與通道層130交疊，而作為源極接觸件的導電線110'可不在水平方向（例如，第一方向D1）上與通道層130交疊。因此，可僅藉由對第一接觸件170A及第二接觸件170B進行埋置來減小通道長度。
具體而言，類似於參照圖2A論述的實例性實施例，第一接觸件170A及第二接觸件170B可在第二絕緣圖案層120中埋置於與溝渠的相對的側壁相鄰的區中且可分別連接至通道層130的上部區的側表面以及第一水平通道元件130A的上部區的側表面及第二水平通道元件130B的上部區的側表面。另一方面，溝渠可被形成為僅延伸至導電線110'的上表面且可不向導電線110'內部延伸，且沿溝渠形成的通道層130可位於導電線110'的上表面上。
參照圖9，除了第一接觸件170A及第二接觸件170B未埋置於第二絕緣圖案層120中之外，根據一些實例性實施例的半導體裝置100E可被理解為類似於圖1至圖4中所示的半導體裝置100。另外，除非另有規定，否則可參照圖1至圖4中示出的半導體裝置100的相同或類似元件的說明來理解根據圖9的一些實例性實施例的元件。
在一些實例性實施例中，作為源極接觸件的導電線110可在水平方向（例如，第一方向D1）上與通道層130交疊，而作為汲極接觸件的第一接觸件170A及第二接觸件170B可不在水平方向（例如，第一方向D1）上與通道層130交疊。因此，與圖8中所示的實例性實施例不同，可藉由將通道層的一部分定位於導電線110的內部（凹陷區中）來減小通道長度。
具體而言，類似於圖2中所示的實例性實施例，溝渠可具有向導電線110內部延伸的延伸部分（亦被稱為導電線110的「凹槽」），且沿溝渠形成的通道層130可設置於導電線110的凹槽中。通道層130可在水平方向（例如，第一方向D1）上與導電線110交疊達凹槽的深度。另一方面，第一接觸件170A'及第二接觸件170B'可佈置於第二絕緣圖案層120上（而非第二絕緣圖案層120內），且可連接至第一水平通道元件130A的上部區的上表面及第二水平通道元件130B的上部區的上表面，而在水平方向（例如，第一方向D1）上不具有交疊部分。
圖10A至圖17A是示出根據一些實例性實施例的製造半導體裝置的方法的操作的流程剖視圖，且圖10B至圖17B分別是圖10A至圖17B中示出的橫截面結構的平面圖。
根據一些實例性實施例的製造製程可被理解為製造圖2A中示出的半導體裝置的記憶體單元電晶體的製程，且每一製程剖視圖及每一平面圖示出與圖4及圖3對應的區。
參照圖10A及圖10B，可在基板101上形成具有在第一方向D1延伸的多個溝渠的第一絕緣圖案層108，且可在所述多個溝渠中分別佈置多條導電線110。
所述多條導電線110可在第一方向D1上延伸且可在第二方向D2並排佈置。第一絕緣圖案層108可具有與所述多條第一導電線110的上表面實質上共面的上表面。所述多條導電線110可藉由絕緣層105與基板101電性隔開。所述多條導電線110中的每一者可包括單個導電層或多個導電層。舉例而言，在一些實例性實施例中，導電線可具有包括第一導電層112及第二導電層115的雙層結構。第一導電層112可包含鎢（W），且第二導電層115可包含氮化鈦（TiN）。第一絕緣圖案層108可包括氧化矽層、氮化矽層及氮氧化矽層中的至少一者。
參照圖11A及圖11B，可在所述多條導電線110及第一絕緣圖案層108上依序形成絕緣層120'及接觸層170L。
在本製程中，在形成溝渠之前，接觸層170L可與用於第二絕緣圖案層的絕緣層120'一起形成，以提供其中第一接觸件及第二接觸件與通道層彼此交疊的佈置。絕緣層120'可被提供作為最終結構中的第二絕緣圖案層。絕緣層120'可包含含氧絕緣材料，以在退火製程中平穩地引入用於對通道層（例如，氧化物半導體）進行固化的氧。舉例而言，絕緣層120'可包含氧化矽（SiO 2）或氮氧化矽（SiON）。
接觸層170L可包含導電材料（在相同或等同條件（例如，退火條件）下，所述導電材料具有較絕緣層120'的材料中的氧擴散率低的氧擴散率），以防止氧滲透至欲在後續製程中形成的通道層的接觸區（例如，汲極區）中。舉例而言，接觸層170L可包含TiN、W、Cu、Ti、Ta、TaN及Mo中的至少一者。接觸層170L的厚度可被設定成與其中通道層和源極接觸件（第一接觸件及第二接觸件）在水平方向上交疊的區的厚度對應，或者可被設定成略大於所述區的厚度（慮及圖15A所示研磨製程）。
參照圖12A及圖12B，可在絕緣層120'及接觸層170L中形成多個溝渠T，以在與第一方向相交的第二方向上延伸。
在本製程中，溝渠T可被形成為延伸至導電線110的局部區Te。導電線110中的每一者可具有藉由溝渠T暴露出的區。可在導電線110的被暴露出的區中形成與溝渠T的延伸部分Te對應的凹槽。如圖12A中所示，溝渠T的延伸部分Te可位於導電線110的第二導電層115中。可慮及欲在後續製程中形成的通道層（具體而言，水平通道元件）的高度來確定此種溝渠深度D T。舉例而言，溝渠深度D T可與通道層的高度對應，或者可被設定成略大於通道層的高度（慮及到圖15A所示研磨製程）的高度。溝渠T的延伸部分Te的深度Da可確定導電線110的在水平方向上與通道層（圖13A所示130L）交疊的部分的長度。
參照圖13A及圖13B，可沿溝渠T的相對的側壁形成通道層130L，以將通道層130L連接至導電線110的被暴露出的區。
在一些實例性實施例中，如圖13B中所示，通道層130L可在第一方向上沿相鄰的單元（溝渠）形成且被形成為在第二方向上以單元為單位隔開。通道層130L可位於藉由溝渠T的延伸部分Te暴露出的區中且位於溝渠T的相對的側壁上，且可延伸至接觸層170的上表面。
由於溝渠T的延伸部分Te，因此導電線110與通道層130L的交疊部分可具有預定的長度Db。類似地，藉由在形成溝渠T之前預先形成接觸層170L，導電線110與通道層130L的交疊部分可具有預定的長度Da。在最終結構中，接觸層170L與通道層130L的交疊部分的長度可藉由研磨製程而稍微減小。
在一些實例性實施例中，通道層130L可包含氧化物半導體，氧化物半導體可為可堆疊的且可具有低漏電流特性。舉例而言，通道層130L可包含IGZO、ITZO、ITGO、IWO、ITO、ZnO及Cu 2O中的一者。在一些實例性實施例中，通道層130L可包含MoS 2、WS 2、石墨烯或h-BN。
在一些實例性實施例中，可在形成通道層之後實行退火製程。舉例而言，退火製程可在氧氣氛中實行且可在250℃至400℃（例如，300℃至350℃）的範圍內實行達30分鐘至12小時（例如，1小時至3小時），本揭露並不限於此。
參照圖14A及圖14B，可在溝渠的內側壁上依序形成閘極絕緣層140L及閘極電極層150L，以覆蓋通道層130L。
在本製程中，可依序共形地形成閘極絕緣層140L與閘極電極層150L。在閘極絕緣層140可沿通道層130形成於溝渠中之後，閘極電極層150L亦可沿閘極絕緣層140形成於溝渠中。舉例而言，閘極絕緣層140L可包括氧化矽層、氮氧化矽層、具有較氧化矽層高的介電常數的高k介電層、或其組合。高k膜可包含但不限於HfO 2、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO、ZrO 2、Al 2O 3、或其組合。閘極電極層150L可包含經摻雜的多晶矽、金屬、導電金屬氮化物、導電金屬矽化物、導電金屬氧化物及/或其組合。舉例而言，閘極電極層150L可包含經摻雜的多晶矽、Al、Cu、Ti、Ta、Ru、W、Mo、Pt、Ni、Co、TiN、TaN、WN、NbN、TiAl、TiAlN、TiSi、TiSiN、TaSi、TaSiN、RuTiN、NiSi、CoSi、IrO x、RuO x、及/或其組合，但本揭露及其實例性實施例並不限於此。
參照圖15A及圖15B，可移除閘極電極層150L的一部分以形成第一閘極電極150A及第二閘極電極150B，且可在溝渠T中形成埋置式絕緣層160L。
可藉由對閘極電極層150L實行選擇性非等向性蝕刻製程來形成第一閘極電極150A及第二閘極電極150B。可在容許保留位於溝渠T的內側壁上的一部分的同時非等向性地實行對閘極電極層150L的選擇性蝕刻，以移除其他部分。因此，可形成第一閘極電極150A及第二閘極電極150B。
接下來，可形成埋置式絕緣部分160L以在溝渠T中對第一閘極電極150A與第二閘極電極150B之間的空間進行填充。在一些實例性實施例中，埋置式絕緣層160L可由與被提供作為氧滲透路徑的第二絕緣圖案層120'的材料不同的材料形成，以保護第一閘極電極150A及第二閘極電極150B免受氧滲透。在一些實例性實施例中，埋置式絕緣層160L可包含絕緣材料，在相同或等同條件（例如，退火條件）下，所述絕緣材料具有較第二絕緣圖案層120'的材料中的氧擴散率低的氧擴散率。舉例而言，埋置式絕緣層160L可包含氮化矽（SiN x）、氮氧化矽（SiON）或氧化鋁（AlO x）。
參照圖16A及圖16B，可實行平坦化製程以暴露出接觸層170L的上表面。
藉由平坦化製程，可在溝渠T中形成具有彼此面對的兩個單位電晶體單元的結構。埋置式絕緣部分160可在第一方向D1上延伸，以沿第一閘極電極150A與第二閘極電極150B之間的空間對溝渠T中其餘空間中的全部或一部分空間進行填充（參見圖3）。由於平坦化製程，埋置式絕緣部分160可具有與通道層130的上部端部實質上共面的上表面，且埋置式絕緣部分160的上表面可與閘極絕緣層140的上部端部以及第一閘極電極150A的上部端部及第二閘極電極150B的上部端部實質上共面。
參照圖17A及圖17B，可將接觸層170L圖案化以形成第一接觸件170A及第二接觸件170B，且絕緣部分120F可對其中接觸層170L被移除的區進行填充。
可移除接觸層170L的位於溝渠T1之間的一部分，以形成處於與圖17B中所示相同圖案的第一接觸件170A及第二接觸件170B。在一些實例性實施例中，第一接觸件170A及第二接觸件170B可被圖案化成在寬度方向上具有與通道層130實質上相同的寬度。
在本製程中，第二絕緣圖案層120'的局部區可藉由其中接觸層170L被移除的區（例如，藉由第一接觸件170A與第二接觸件170B之間的空間或者在第一方向上彼此相鄰的接觸件170A與170B之間的空間）被暴露出。另外，其中可使用欲被平坦化的絕緣部分120F來對其中接觸層170L被移除的區進行填充，使得可完成最終的第二絕緣圖案層120。用於進行填充的絕緣部分120F可包含與第二絕緣圖案層120'相同的材料。
如上所述，在形成記憶體單元電晶體MCT之後，可實行針對通道層的退火製程。退火製程可與先前的退火製程結合實行或者代替先前的退火製程實行，且可在類似於上述退火條件的條件下實行。
在此種退火製程中，可將第二絕緣圖案層120的被暴露出的上表面區（例如，用於進行填充的絕緣部分120F）提供作為氧被經過其被引入且然後到達通道層130的路徑，以改善通道層130的特性。如圖2A及圖2B中所示，此種退火製程可在形成資料儲存元件DS之後單獨實行或者另外實行。
圖18是根據一些實例性實施例的半導體裝置的剖視圖，且圖19是示出形成圖18所示半導體裝置的製程的剖視圖。
參照圖18，除了埋置式絕緣層160中具有空隙V之外，根據一些實例性實施例的半導體裝置100F可被理解為類似於圖1至圖4中所示的半導體裝置100。另外，除非另有規定，否則可參照圖1至圖4中示出的半導體裝置100的相同或類似元件的說明來理解根據圖18的一些實例性實施例的元件。
根據一些實例性實施例的半導體裝置100F可包括其中具有空隙的埋置式絕緣部分。埋置式絕緣部分160可包含具有相對低的氧擴散率的絕緣材料，以保護第一閘極電極150A及第二閘極電極150B免受氧滲透。舉例而言，埋置式絕緣部分160可包含氮化矽（SiN x）、氮氧化矽（SiON）或氧化鋁（AlO x）。在一些實例性實施例中，空隙V可形成於埋置式絕緣部分160中，以防止第一閘極電極150A及第二閘極電極150B的氧化且減少第一閘極電極150A與第二閘極電極150B之間的耦合。
空隙V可在形成用於埋置式絕緣部分160的絕緣材料期間形成。如圖19中所示，可藉由在其中第一閘極電極150A與第二閘極電極150B之間的空間未被充分填充的條件下實行絕緣材料的沈積製程（即，快速地對沈積於空間的入口部分中的絕緣材料進行合併）來形成期望的空隙V。
如上所述，一些實例性實施例提供具有例如豎直通道電晶體（VCT）等組件的半導體裝置，即使採用具有相對低遷移率的通道層，半導體裝置亦可確保接通電流特性。
儘管以上已示出及闡述了一些實例性實施例，但對於熟習此項技術者而言顯而易見的是，在不背離由所附申請專利範圍界定的本發明概念的範圍的條件下，可進行修改及變化。
①:氧滲透 ②、③:免受氧滲透 100、100A、100B、100C、100D、100F:半導體裝置 101:基板 105:絕緣層 108:第一絕緣圖案層 110:第一導電線/導電線 110':導電線 112:第一導電層 115:第二導電層 120:第二絕緣圖案層/第二絕緣層 120':絕緣層/第二絕緣圖案層 120F:絕緣部分 130、130'、130L:通道層 130A:第一豎直通道元件/第一水平通道元件 130B:第二豎直通道元件/第二水平通道元件 140:閘極絕緣層/閘極絕緣膜 140L:閘極絕緣層 140A:第一閘極絕緣元件 140B:第二閘極絕緣元件 140C:底部絕緣部分 150A:第一閘極電極/閘極電極 150B:第二閘極電極/閘極電極 150L:閘極電極層 160、160'、160'':埋置式絕緣部分 160L、160L'':埋置式絕緣層 170A:第一接觸件/接觸件 170A':第一接觸件 170B:第二接觸件/接觸件 170B':第二接觸件 170L:接觸層 181:第一絕緣層 183:第二絕緣層 190:內連部分/內連件 A:區 BL:位元線 D1:第一方向 D2:第二方向 D3:第三方向 Da、Db:深度/寬度/長度 Da':高度 DL:介電層 DS:資料儲存元件 D T:溝渠深度 EL1:第一電極 EL2:第二電極 I-I'、I1-I1'、II-II':線 Lc:豎直長度/實體豎直長度/高度 Le:有效通道長度 MCT:記憶體單元電晶體 PL:線 T:溝渠 TC:雙電晶體結構 Te:延伸部分 UC:單位電晶體單元 V:空隙 WL:字元線
結合附圖閱讀以下詳細說明，將更清楚地理解本揭露的以上及其他態樣、特徵及優點。 圖1是根據一些實例性實施例的半導體裝置的平面圖。 圖2A及圖2B分別是沿圖1所示半導體裝置的線I-I'及II-II'截取的剖視圖。 圖3是圖1所示半導體裝置的區「A」中的記憶體單元電晶體（MCT）陣列的平面圖。 圖4是沿圖3所示MCT陣列的線Ⅰ1-Ⅰ1'截取的剖視圖。 圖5至圖9是根據一些實例性實施例的半導體裝置的剖視圖。 圖10A至圖17A是示出根據一些實例性實施例的製造半導體裝置的方法的操作的流程剖視圖，且圖10B至圖17B分別是圖10A至圖17B中示出的橫截面結構的平面圖。 圖18是根據一些實例性實施例的半導體裝置的剖視圖。 圖19是示出形成圖18所示半導體裝置的製程的剖視圖。
100:半導體裝置
101:基板
105:絕緣層
110:第一導電線/導電線
112:第一導電層
115:第二導電層
120:第二絕緣圖案層/第二絕緣層
130:通道層
130A:第一豎直通道元件/第一水平通道元件
130B:第二豎直通道元件/第二水平通道元件
130C:水平連接部分
140:閘極絕緣層/閘極絕緣膜
140A:第一閘極絕緣元件
140B:第二閘極絕緣元件
140C:底部絕緣部分
150A:第一閘極電極/閘極電極
150B:第二閘極電極/閘極電極
160:埋置式絕緣部分
170A:第一接觸件/接觸件
170B:第二接觸件/接觸件
181:第一絕緣層
183:第二絕緣層
190:內連部分/內連件
D1:第一方向
D2:第二方向
D3:第三方向
DL:介電層
DS:資料儲存元件
EL1:第一電極
EL2:第二電極
I-I':線
MCT:記憶體單元電晶體
T:溝渠
TC:雙電晶體結構
Te:延伸部分
UC:單位電晶體單元

Claims (20)

  1. 一種半導體裝置，包括： 基板； 導電線，在所述基板上在第一方向上延伸； 絕緣圖案層，位於所述基板上，所述絕緣圖案層覆蓋所述導電線，所述絕緣圖案層具有在與所述第一方向交叉的第二方向上延伸的溝渠，所述溝渠具有延伸至所述導電線中的延伸部分； 通道層，位於所述溝渠的相對的側壁上且連接至所述導電線的藉由所述溝渠的所述延伸部分暴露出的區； 第一閘極電極及第二閘極電極，位於所述通道層上且分別沿所述溝渠的所述相對的側壁佈置； 閘極絕緣層，位於所述通道層與所述第一閘極電極及所述第二閘極電極之間； 埋置式絕緣層，在所述溝渠內位於所述第一閘極電極與所述第二閘極電極之間；以及 第一接觸件及第二接觸件，分別在所述絕緣圖案層中埋置於與所述溝渠的所述相對的側壁相鄰的區中，且分別連接至所述通道層的上部區。
  2. 如請求項1所述的半導體裝置，其中所述導電線包括第一導電線及位於所述第一導電線上的第二導電線，且所述溝渠的所述延伸部分位於所述第二導電層中。
  3. 如請求項1所述的半導體裝置，其中所述溝渠的所述延伸部分具有50奈米或小於50奈米的深度。
  4. 如請求項1所述的半導體裝置，其中所述通道層包括分別沿所述溝渠的所述相對的側壁佈置的第一豎直通道元件及第二豎直通道元件，且其中所述通道層包括在所述溝渠的底部處將所述第一豎直通道元件與所述第二豎直通道元件連接至彼此的水平連接部分，所述水平連接部分連接至所述導電線。
  5. 如請求項4所述的半導體裝置，其中所述第一豎直通道元件及所述第二豎直通道元件中的每一者具有與所述導電線接觸且在水平方向上與所述導電線交疊的下部區。
  6. 如請求項4所述的半導體裝置，其中相較於所述第一閘極電極及所述第二閘極電極距所述基板的最下部水平高度，所述導電線的上表面具有距所述基板更遠的水平高度。
  7. 如請求項4所述的半導體裝置，其中所述閘極絕緣層包括位於所述第一豎直通道元件與所述第一閘極電極之間的第一閘極絕緣元件、位於所述第二豎直通道元件與所述第二閘極電極之間的第二閘極絕緣元件、以及將所述第一閘極絕緣元件與所述第二閘極絕緣元件連接至彼此的底部絕緣層。
  8. 如請求項4所述的半導體裝置，其中所述第一豎直通道元件及所述第二豎直通道元件分別具有與所述第一接觸件及所述第二接觸件接觸且與所述第一接觸件及所述第二接觸件交疊的上部區。
  9. 如請求項1所述的半導體裝置，其中所述埋置式絕緣層具有與所述第一閘極電極的上部端部及所述第二閘極電極的上部端部、所述閘極絕緣層的上部端部、以及所述通道層的上部端部實質上共面的上表面。
  10. 如請求項1所述的半導體裝置，其中所述埋置式絕緣層包含與所述絕緣圖案層的材料不同的材料。
  11. 如請求項10所述的半導體裝置，其中所述埋置式絕緣層包含絕緣材料，在等同條件下，所述絕緣材料具有較所述絕緣圖案層的所述材料中的氧擴散率低的氧擴散率。
  12. 如請求項1所述的半導體裝置，其中所述埋置式絕緣層中具有空隙。
  13. 一種半導體裝置，包括： 基板； 多條導電線，在所述基板上在第一方向上延伸且在與所述第一方向相交的第二方向上彼此間隔開； 絕緣圖案層，在所述基板上在所述第二方向上延伸，所述絕緣圖案層具有在所述第一方向上彼此間隔開的多個溝渠，所述多個溝渠中的每一溝渠具有延伸至所述多條導電線中的相應延伸部分； 多個通道層，位於所述多個溝渠中的每一者的相對的側壁上且佈置於所述第二方向上，所述通道層連接至所述多條導電線中的藉由所述多個溝渠的所述延伸部分暴露出的區； 多個第一閘極電極及多個第二閘極電極，在所述多個溝渠中的每一者中位於所述多個通道層上且分別在所述多個溝渠中的每一者的所述相對的側壁上延伸； 多個閘極絕緣層，在所述多個溝渠中的每一者中位於所述多個通道層與所述多個第一閘極電極及所述多個第二閘極電極之間； 多個埋置式絕緣部分，分別位於所述多個溝渠內，且位於所述多個第一閘極電極與所述多個第二閘極電極之間；以及 多個第一接觸件及多個第二接觸件，埋置於所述絕緣圖案層中且連接至所述多個通道層的與所述多個溝渠中的每一者的所述相對的側壁相鄰的上部區。
  14. 如請求項13所述的半導體裝置，其中所述多個通道層包含氧化物半導體，且 其中所述埋置式絕緣部分包含絕緣材料，在等同條件下，所述絕緣材料具有較所述絕緣圖案層的材料中的氧擴散率低的氧擴散率。
  15. 如請求項13所述的半導體裝置，更包括： 多個資料儲存元件，位於所述絕緣圖案層上且電性連接至所述多個第一接觸件及所述多個第二接觸件；以及 多個內連部分，將所述多個資料儲存元件中的相應者與所述多個第一接觸件及所述多個第二接觸件中的相應者連接。
  16. 如請求項15所述的半導體裝置，其中所述多個內連部分分別佈置於所述多個第一接觸件及所述多個第二接觸件上且延伸至所述多個通道層之中的相鄰通道層的上部端部。
  17. 一種半導體裝置，包括： 基板； 導電線，在所述基板上在第一方向上延伸； 絕緣圖案層，位於所述基板上且具有在與所述第一方向相交的第二方向上延伸的溝渠； 通道層，佈置於所述溝渠的相對的側壁上且在所述溝渠的底部處電性連接至所述導電線，所述通道層包含氧化物半導體； 第一閘極電極及第二閘極電極，分別在所述通道層上位於所述溝渠的所述相對的側壁上； 閘極絕緣層，位於所述通道層與所述第一閘極電極及所述第二閘極電極之間且在於所述第一方向上截取的橫截面中具有U形形狀； 埋置式絕緣部分，在所述溝渠內位於所述第一閘極電極與所述第二閘極電極之間且包含與所述絕緣圖案層的材料不同的材料；以及 第一接觸件及第二接觸件，與所述通道層的相應上部區電性連接。
  18. 如請求項17所述的半導體裝置，其中所述埋置式絕緣部分包含絕緣材料，在等同條件下，所述絕緣材料具有較所述絕緣圖案層的材料中的氧擴散率低的氧擴散率。
  19. 如請求項17所述的半導體裝置，其中所述溝渠具有延伸至所述導電線中的延伸部分，且 其中所述通道層具有與所述導電線接觸且在水平方向上與所述導電線交疊的下部區。
  20. 如請求項19所述的半導體裝置，其中所述第一接觸件及所述第二接觸件分別在所述絕緣圖案層中埋置於與所述溝渠的所述相對的側壁相鄰的區中且分別與所述通道層的上部區接觸。
TW111118911A 2021-05-25 2022-05-20 具有豎直通道電晶體結構的半導體裝置 TWI824528B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2021-0066831 2021-05-25
KR1020210066831A KR102884919B1 (ko) 2021-05-25 2021-05-25 반도체 장치 및 그 제조 방법

Publications (2)

Publication Number Publication Date
TW202306048A true TW202306048A (zh) 2023-02-01
TWI824528B TWI824528B (zh) 2023-12-01

Family

ID=84115334

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111118911A TWI824528B (zh) 2021-05-25 2022-05-20 具有豎直通道電晶體結構的半導體裝置

Country Status (4)

Country Link
US (2) US12464770B2 (zh)
KR (1) KR102884919B1 (zh)
CN (1) CN115394774A (zh)
TW (1) TWI824528B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI898423B (zh) * 2023-03-28 2025-09-21 南韓商三星電子股份有限公司 半導體記憶體元件
TWI899691B (zh) * 2023-02-15 2025-10-01 南韓商三星電子股份有限公司 半導體元件
TWI902167B (zh) * 2023-03-17 2025-10-21 美商應用材料股份有限公司 最佳化單元佈局的記憶體結構

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230292488A1 (en) * 2022-03-14 2023-09-14 Changxin Memory Technologies, Inc. Semiconductor structure, array structure, multi-layer stack structure, and method for fabricating array structure
US20240055496A1 (en) * 2022-08-14 2024-02-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and method manufacturing the same
CN115799173B (zh) * 2023-02-13 2023-04-11 长鑫存储技术有限公司 一种半导体结构及其制造方法
CN118571931A (zh) * 2023-02-28 2024-08-30 华为技术有限公司 晶体管和存储阵列
CN116367537B (zh) * 2023-03-28 2024-04-26 北京超弦存储器研究院 一种3d堆叠的半导体器件及其制造方法、电子设备
CN118969614B (zh) * 2023-05-08 2025-10-17 长鑫存储技术有限公司 半导体结构及其制备方法
KR20250076217A (ko) * 2023-11-22 2025-05-29 삼성전자주식회사 반도체 장치
WO2025172809A1 (ja) * 2024-02-16 2025-08-21 株式会社半導体エネルギー研究所 半導体装置
CN118434156B (zh) * 2024-05-20 2025-09-26 福州大学 一种基于垂直沟道晶体管的高密度存储器及其制备方法
CN119545870B (zh) * 2024-11-27 2025-09-12 湖北九峰山实验室 一种半导体器件

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101774511B1 (ko) * 2010-12-17 2017-09-05 삼성전자주식회사 수직 채널 트랜지스터를 구비하는 반도체 장치
KR20130065264A (ko) 2011-12-09 2013-06-19 에스케이하이닉스 주식회사 매립비트라인 형성 방법, 매립비트라인를 구비한 반도체장치 및 제조 방법
US8557646B2 (en) * 2012-03-01 2013-10-15 Rexchip Electronics Corporation Method for fabricating a vertical transistor
KR101910500B1 (ko) 2012-07-04 2018-10-22 에스케이하이닉스 주식회사 수직채널트랜지스터를 구비한 반도체장치 및 그 제조 방법
KR102056582B1 (ko) 2013-06-05 2020-01-22 삼성전자 주식회사 반도체 장치 및 그 제조 방법
US9773888B2 (en) * 2014-02-26 2017-09-26 Micron Technology, Inc. Vertical access devices, semiconductor device structures, and related methods
US10186519B2 (en) 2015-03-31 2019-01-22 Samsung Electronics Co., Ltd. Semiconductor memory devices
US10734513B2 (en) 2015-11-16 2020-08-04 Intel Corporation Heterojunction TFETs employing an oxide semiconductor
KR102524614B1 (ko) 2017-11-24 2023-04-24 삼성전자주식회사 반도체 메모리 소자
US10854612B2 (en) 2018-03-21 2020-12-01 Samsung Electronics Co., Ltd. Semiconductor device including active region with variable atomic concentration of oxide semiconductor material and method of forming the same
TWI720645B (zh) * 2018-10-09 2021-03-01 美商美光科技公司 包含異構通道之電晶體及相關裝置、電子系統及方法
KR102174333B1 (ko) 2019-01-25 2020-11-04 삼성전자주식회사 Dram 셀렉터 소자 및 그 제조 방법
KR20200132367A (ko) 2019-05-17 2020-11-25 에스케이하이닉스 주식회사 반도체 장치의 제조 방법
KR102690949B1 (ko) 2019-06-14 2024-08-02 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
TWI727761B (zh) 2020-04-23 2021-05-11 旺宏電子股份有限公司 記憶元件及其製造方法
US11600535B2 (en) * 2020-05-06 2023-03-07 Micron Technology, Inc. Integrated assemblies having conductive material along three of four sides around active regions, and methods of forming integrated assemblies
KR102847546B1 (ko) 2021-04-05 2025-08-21 삼성전자주식회사 메모리 장치

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI899691B (zh) * 2023-02-15 2025-10-01 南韓商三星電子股份有限公司 半導體元件
TWI902167B (zh) * 2023-03-17 2025-10-21 美商應用材料股份有限公司 最佳化單元佈局的記憶體結構
TWI898423B (zh) * 2023-03-28 2025-09-21 南韓商三星電子股份有限公司 半導體記憶體元件

Also Published As

Publication number Publication date
CN115394774A (zh) 2022-11-25
TWI824528B (zh) 2023-12-01
KR20220159526A (ko) 2022-12-05
US20260047132A1 (en) 2026-02-12
KR102884919B1 (ko) 2025-11-13
US12464770B2 (en) 2025-11-04
US20220384661A1 (en) 2022-12-01

Similar Documents

Publication Publication Date Title
TWI824528B (zh) 具有豎直通道電晶體結構的半導體裝置
US11107832B2 (en) Apparatuses including memory cells and related methods
US11521977B2 (en) Semiconductor memory device
CN110896077B (zh) 半导体器件及其制备方法
KR20220033587A (ko) 반도체 소자
US12218250B2 (en) Oxide semiconductor transistor structure in 3-d device and methods for forming the same
CN113889480A (zh) 三维存储器器件及其制造方法
US20190148391A1 (en) Embedded Flash Memory Device with Floating Gate Embedded in a Substrate
TW201013902A (en) Semiconductor device and a method of manufacturing the same
TWI690058B (zh) 積體電路、其包含記憶體裝置及其製造方法
JP2022533461A (ja) ３次元メモリデバイスおよびその製造方法
WO2023226179A1 (zh) 晶体管及其制备方法、以及存储器
TW202240851A (zh) 製作半導體裝置的方法
TWI810838B (zh) 電晶體及其形成方法
US12520512B2 (en) Manufacturing method of pillar-shaped semiconductor device
TWI820562B (zh) 半導體器件及其形成方法
US7195973B2 (en) Method for fabricating a trench capacitor with an insulation collar and corresponding trench capacitor
US20240276710A1 (en) Semiconductor device and method for manufacturing the same
US20250218943A1 (en) Semiconductor devices
US20250169058A1 (en) Semiconductor device
US20260025977A1 (en) Semiconductor devices having active patterns
US20260032923A1 (en) Semiconductor device and method for fabricating the same
US20250248084A1 (en) Semiconductor device and method of fabricating the same
US20250016981A1 (en) Integrated circuit memory devices having highly integrated memory cells therein with enhanced landing pad structures
US20250098215A1 (en) Semiconductor device with gate contact over an active region