[go: up one dir, main page]

TW202242927A - 陶瓷電子零件及其製造方法 - Google Patents

陶瓷電子零件及其製造方法 Download PDF

Info

Publication number
TW202242927A
TW202242927A TW111109614A TW111109614A TW202242927A TW 202242927 A TW202242927 A TW 202242927A TW 111109614 A TW111109614 A TW 111109614A TW 111109614 A TW111109614 A TW 111109614A TW 202242927 A TW202242927 A TW 202242927A
Authority
TW
Taiwan
Prior art keywords
main component
mentioned
ceramic
side edge
laminated
Prior art date
Application number
TW111109614A
Other languages
English (en)
Inventor
加藤洋一
Original Assignee
日商太陽誘電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商太陽誘電股份有限公司 filed Critical 日商太陽誘電股份有限公司
Publication of TW202242927A publication Critical patent/TW202242927A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H01G4/0085—Fried electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325—Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

本發明之課題在於提供一種能夠同時實現高絕緣電阻及高靜電電容之陶瓷電子零件及其製造方法。 本發明之陶瓷電子零件之特徵在於具備：積層結構，其交替地積層有以陶瓷為主成分之介電體層、與內部電極層，具有大致長方體形狀，且所積層之複數個上述內部電極層形成為交替地露出於對向之2個端面；覆蓋層，其設置於上述積層結構之積層方向之上表面及下表面並以陶瓷為主成分，上述覆蓋層中相對於主成分陶瓷之Sn濃度、及以上述積層結構中所積層之複數個上述內部電極層覆蓋沿除上述2個端面以外之2個側面延伸之端部之方式設置的側邊緣區域中相對於主成分陶瓷之Sn濃度中的至少任一個，高於露出於不同端面之內部電極層彼此對向之電容區域中相對於主成分陶瓷之Sn濃度。

Description

陶瓷電子零件及其製造方法
本發明係關於一種陶瓷電子零件及其製造方法。
積層陶瓷電容器等積層陶瓷電子零件具有內部電極層隔著介電體層積層之結構。藉由夾在內部電極層間之介電體層區域之鐵電特性，陶瓷電子零件可獲得較大之靜電電容密度(例如，參照專利文獻1)。 [先前技術文獻] [專利文獻]
[專利文獻1]國際公開第2014/024538號
[發明所欲解決之問題]
內部電極層中所包含之金屬有時會於燒成過程中擴散並固溶於介電體層之主成分陶瓷中。當內部電極層中所包含之金屬固溶於介電體層之主成分陶瓷時，有介電體層之主成分陶瓷形成氧缺陷，從而介電體層之絕緣性降低，陶瓷電子零件之壽命降低之虞。
因此，藉由使Sn固溶於介電體層之主成分陶瓷，可抑制內部電極層之主成分金屬固溶於介電體層之主成分陶瓷，從而提高介電體層之絕緣性，可延長壽命。
然而，Sn會促進介電體層之燒結，並對於內部電極層具有促進球狀化之作用。因此，一方面，可藉由添加Sn來提高介電體層之絕緣性，另一方面，存在積層結構因內部電極層之球狀化而散亂，而導致靜電電容降低之問題。
本發明係鑒於上述課題而完成者，其目的在於提供一種能夠同時實現高絕緣電阻及高靜電電容之陶瓷電子零件及其製造方法。 [解決問題之技術手段]
本發明之陶瓷電子零件之特徵在於，具備：積層結構，其交替地積層有以陶瓷為主成分之介電體層、與內部電極層，具有大致長方體形狀，且所積層之複數個上述內部電極層形成為交替地露出於對向之2個端面；覆蓋層，其設置於上述積層結構之積層方向之上表面及下表面並以陶瓷為主成分，上述覆蓋層中相對於主成分陶瓷之Sn濃度、及以上述積層結構中積層之複數個上述內部電極層覆蓋沿除上述2個端面以外之2個側面延伸之端部之方式設置的側邊緣區域中相對於主成分陶瓷之Sn濃度中的至少任一個，高於露出於不同端面之內部電極層彼此對向之電容區域中相對於主成分陶瓷之Sn濃度。
於上述陶瓷電子零件中，上述電容區域、上述覆蓋層、及上述側邊緣之主成分陶瓷具有鈣鈦礦結構，上述覆蓋層中之Sn/B位點元素之原子濃度比率及上述側邊緣中之Sn/B位點元素之原子濃度比率中的至少任一個較上述電容區域中之Sn/B位點元素之原子濃度比率高0.001以上。
於上述陶瓷電子零件中，上述電容區域、上述覆蓋層、及上述側邊緣之主成分陶瓷具有鈣鈦礦結構，上述覆蓋層中之Sn/B位點元素之原子濃度比率、及上述側邊緣中之Sn/B位點元素之原子濃度比率中的至少任一個為0.005以上。
於上述陶瓷電子零件中，上述側邊緣之主成分陶瓷具有鈣鈦礦結構，上述側邊緣中之Sn/B位點元素之原子濃度比率為0.01以上。
於上述陶瓷電子零件中，上述電容區域之主成分陶瓷具有鈣鈦礦結構，上述電容區域中之Sn/B位點元素之原子濃度比率為0.005以下。
上述陶瓷電子零件之上述積層結構中露出於相同端面之內部電極層彼此不介隔露出於不同端面之內部電極層而對向的端邊緣區域中相對於主成分陶瓷之Sn濃度可高於上述電容區域中相對於主成分陶瓷之Sn濃度。
於上述陶瓷電子零件中，上述介電體層之主成分陶瓷為鈦酸鋇，上述內部電極層之主成分金屬可為鎳。
本發明之陶瓷電子零件之製造方法之特徵在於包括：準備陶瓷積層體之步驟，其中該陶瓷積層體包括包含陶瓷粒子之介電體坯片與包含金屬粒子之圖案以上述圖案交替地露出於對向之2個端面之方式積層之積層部分、配置於上述積層部分之側面且包含陶瓷粒子之側邊緣片、及設置於上述積層部分之上表面及下表面且包含陶瓷粒子之覆蓋片；及燒成上述陶瓷積層體之步驟，燒成前之上述覆蓋片中相對於主成分陶瓷之Sn濃度、及燒成前之上述側邊緣片中相對於主成分陶瓷之Sn濃度中的至少任一個，高於燒成前之上述介電體坯片中相對於主成分陶瓷之Sn濃度。
本發明之其他陶瓷電子零件之製造方法之特徵在於包括：於包含陶瓷粒子之介電體坯片上配置包含金屬粒子之第1圖案，並於上述第1圖案之周邊配置包含陶瓷粒子之第2圖案的步驟；獲得陶瓷積層體之步驟，其中該陶瓷積層體係於由上述步驟所獲得之積層單元以上述第1圖案之配置位置交替地錯位之方式積層複數層而成之積層部分的上表面及下表面積層有包含陶瓷粒子之覆蓋片，燒成前之上述覆蓋片中相對於主成分陶瓷之Sn濃度、及燒成前之上述第2圖案中相對於主成分陶瓷之Sn濃度中的至少任一個高於燒成前之上述介電體坯片中相對於主成分陶瓷之Sn濃度。 [發明之效果]
根據本發明，可提供一種能夠同時實現高絕緣電阻及高靜電電容之陶瓷電子零件及其製造方法。
以下，參照圖式對實施方式進行說明。
(實施方式) 圖1係實施方式之積層陶瓷電容器100之局部剖面立體圖。圖2係圖1之A-A線剖視圖。圖3係圖1之B-B線剖視圖。如圖1～圖3所例示，積層陶瓷電容器100具備具有大致長方體形狀之積層晶片10、及設置於積層晶片10之任意對向之2個端面之外部電極20a、20b。再者，積層晶片10之除上述2個端面以外之4個面中，將除積層方向之上表面及下表面以外之2個面稱為側面。外部電極20a、20b係於積層晶片10之積層方向之上表面、下表面及2個側面延伸。但，外部電極20a、20b彼此分離。
積層晶片10具有作為介電體發揮功能之包含陶瓷材料之介電體層11與包含賤金屬材料之3層以上之內部電極層12交替地積層之構成。各內部電極層12之端緣交替地露出於積層晶片10之設置有外部電極20a之端面、及設置有外部電極20b之端面。藉此，各內部電極層12與外部電極20a及外部電極20b交替地導通。其結果，積層陶瓷電容器100具有複數個介電體層11介隔內部電極層12積層之構成。又，於介電體層11與內部電極層12之積層體中，於積層方向之最外層配置有內部電極層12，該積層體之上表面及下表面由覆蓋層13覆蓋。覆蓋層13以陶瓷材料為主成分。例如，覆蓋層13之材料具有與介電體層11相同之陶瓷材料之主成分。
積層陶瓷電容器100之尺寸例如為長度0.25 mm、寬度0.125 mm、高度0.125 mm，或長度0.4 mm、寬度0.2 mm、高度0.2 mm，或長度0.6 mm、寬度0.3 mm、高度0.3 mm，或長度1.0 mm、寬度0.5 mm、高度0.5 mm，或長度3.2 mm、寬度1.6 mm、高度1.6 mm，或長度4.5 mm、寬度3.2 mm、高度2.5 mm，但不限於該等尺寸。
內部電極層12以Ni(鎳)、Cu(銅)、Sn(錫)等賤金屬為主成分。內部電極層12亦可使用Pt(鉑)、Pd(鈀)、Ag(銀)、Au(金)等貴金屬或包含該等貴金屬之合金。
介電體層11例如以具有通式ABO 3所表示之鈣鈦礦結構之陶瓷材料為主成分。再者，該鈣鈦礦結構包含偏離化學計量組成之ABO 3-α。例如，該陶瓷材料可使用BaTiO 3(鈦酸鋇)、CaZrO 3(鋯酸鈣)、CaTiO 3(鈦酸鈣)、SrTiO 3(鈦酸鍶)、形成鈣鈦礦結構之Ba 1-x-yCa xSr yTi 1-zZr zO 3(0≤x≤1，0≤y≤1，0≤z≤1)等。每1層之介電體層11之平均厚度例如為0.05 μm以上5 μm以下，或為0.1 μm以上3 μm以下，或為0.2 μm以上1 μm以下。
如圖2所例示，連接於外部電極20a之內部電極層12與連接於外部電極20b之內部電極層12對向之區域係積層陶瓷電容器100中產生電容之區域。因此，將該產生電容之區域稱為電容區域14。即，電容區域14係連接於不同外部電極之相鄰內部電極層12彼此對向之區域。
將連接於外部電極20a之內部電極層12彼此不介隔連接於外部電極20b之內部電極層12而對向之區域稱為端邊緣15。又，連接於外部電極20b之內部電極層12彼此不介隔連接於外部電極20a之內部電極層12而對向之區域亦為端邊緣15。即，端邊緣15係連接於相同外部電極之內部電極層12不介隔連接於不同外部電極之內部電極層12而對向之區域。端邊緣15為不產生電容之區域。
如圖3所例示，於積層晶片10中，將自積層晶片10之2個側面至內部電極層12為止之區域稱為側邊緣16。即，側邊緣16係以上述積層結構中所積層之複數個內部電極層12覆蓋沿2個側面側延伸之端部的方式所設置之區域。側邊緣16亦為不產生電容之區域。於圖3之剖面中，電容區域14之外周部分由覆蓋層13及側邊緣16覆蓋，故而於以下之說明中，有時將覆蓋層13及側邊緣16稱為外周區域50。
圖4(a)係側邊緣16之剖面之放大圖。側邊緣16具有介電體層11與反圖案層17於電容區域14中之介電體層11與內部電極層12之積層方向上交替地積層之結構。電容區域14之各介電體層11與側邊緣16之各介電體層11為彼此連續之層。根據該構成，電容區域14與側邊緣16之階差受到抑制。
圖4(b)係端邊緣15之剖面之放大圖。相較於側邊緣16，於端邊緣15中，所積層之複數個內部電極層12中之內部電極層12係交替地延伸至端邊緣15之端面。又，於內部電極層12延伸至端邊緣15之端面之層中，未積層有反圖案層17。電容區域14之各介電體層11與端邊緣15之各介電體層11為彼此連續之層。根據該構成，電容區域14與端邊緣15之階差受到抑制。
積層晶片10可藉由積層由粉末狀材料形成之各層並進行燒成而獲得。然而，內部電極層12之主成分金屬有時於燒成過程中固溶於介電體層11之主成分陶瓷。例如，若內部電極層12中包含Ni，則於燒成過程中Ni之一部分氧化，而離子化之Ni固溶於介電體層11之主成分陶瓷。當內部電極層12之主成分金屬固溶於介電體層11之主成分陶瓷時，有介電體層11之主成分陶瓷中形成氧缺陷，而介電體層11之絕緣性降低，積層陶瓷電容器100之壽命降低之虞。
因此，藉由使Sn固溶於介電體層11之主成分陶瓷，可抑制內部電極層12之主成分金屬固溶於介電體層11之主成分陶瓷，而提高介電體層11之絕緣性，可延長積層陶瓷電容器100之壽命。
然而，Sn會促進介電體層11之燒結，且對於內部電極層12具有促進球狀化之作用。因此，一方面，可藉由添加Sn來提高介電體層11之絕緣性，另一方面，存在積層結構因內部電極層12之球狀化而散亂，而導致積層陶瓷電容器100之靜電電容降低之問題。因此，本實施方式之積層陶瓷電容器100具有能夠同時實現高絕緣電阻及高靜電電容之構成。
於本實施方式之積層陶瓷電容器100中，各介電體層11包含Sn。例如，Sn固溶於各介電體層11之主成分陶瓷。藉此，抑制於燒成過程中內部電極層12之主成分金屬固溶於介電體層11之主成分陶瓷。其結果，可提高介電體層11之絕緣性，可延長積層陶瓷電容器100之壽命。其次，覆蓋層13中相對於主成分陶瓷之Sn濃度及側邊緣16中相對於主成分陶瓷之Sn濃度中的至少任一個高於電容區域14中之各介電體層11中相對於主成分陶瓷之Sn濃度。
根據該構成，Sn自覆蓋層13及側邊緣16中之至少任一個向電容區域14擴散，電容區域14之外周附近之Sn濃度變高。藉此，電容區域14之外周附近之絕緣性提高。電容區域14之外周附近由於接近外部環境易於發生IR(Insulated Resistance,絕緣電阻)劣化或壽命劣化，故而可有效地獲得絕緣性提高之效果。另一方面，由於電容區域14之中央區域之Sn濃度變低，故而電容區域14之中央區域之內部電極層12之連續率降低受到抑制，故而可抑制靜電電容降低。藉此，能夠同時實現高絕緣性及高靜電電容。
若電容區域14中之Sn濃度與外周區域50中之Sn濃度之間之濃度差不夠大，則有Sn向電容區域14之擴散變得不充分，電容區域14之外周附近之Sn濃度未能變得足夠高之虞。因此，較佳為對電容區域14中之Sn濃度與外周區域50中之Sn濃度之間之濃度差設置下限。例如，覆蓋層13中之Sn/B位點元素之原子濃度比率及側邊緣16中之Sn/B位點元素之原子濃度比率中的至少任一個較佳為較電容區域14中之Sn/B位點元素之原子濃度比率高0.001以上，更佳為高0.005以上，再佳為高0.01以上。再者，B位點元素係指位於通式ABO 3所表示之鈣鈦礦結構中之B位點之元素。
若電容區域14中之Sn濃度與外周區域50中之Sn濃度之間之濃度差過大，則有因Sn之燒結促進效果而產生燒結不均，靜電電容與介電損失之平衡變差之虞。因此，較佳為對電容區域14中之Sn濃度與外周區域50中之Sn濃度之間之濃度差設置上限。例如，覆蓋層13中之Sn/B位點元素之原子濃度比率及側邊緣16中之Sn/B位點元素之原子濃度比率之各者與電容區域14中之Sn/B位點元素之原子濃度比率的差較佳為0.1以下，更佳為0.05以下，再佳為0.03以下。
又，若外周區域50中之Sn濃度不充分夠大，則有Sn向電容區域14之擴散變得不充分，電容區域14之外周附近之Sn濃度未能變得足夠高之虞。因此，較佳為對外周區域50中之Sn濃度設置下限。例如，覆蓋層13中之Sn/B位點元素之原子濃度比率及側邊緣16中之Sn/B位點元素之原子濃度比率中的至少任一個較佳為0.005以上，更佳為0.01以上，再佳為0.015以上。
基於若側邊緣16中Sn濃度較高，則會有效地增加Sn向易於發生電場集中之電極末端區域擴散之量此一理由，可有效地提高積層陶瓷電容器100之絕緣性。因此，較佳為對側邊緣16中之Sn濃度設置下限。例如，側邊緣16中之Sn/B位點元素之原子濃度比率較佳為0.01以上，更佳為0.015以上，再佳為0.02以上。
另一方面，若於外周區域50中之Sn濃度過大，則有過度促進外周部附近之介電體之燒結，而因電極破損導致電容降低之虞。因此，較佳為對外周區域50中之Sn濃度設置上限。例如，覆蓋層13中之Sn/B位點元素之原子濃度比率及側邊緣16中之Sn/B位點元素之原子濃度比率之各者較佳為0.1以下，更佳為0.05以下，再佳為0.03以下。
若於電容區域14中Sn濃度較高，則有內部電極層12之球狀化未得到充分抑制，靜電電容降低之虞。因此，較佳為對電容區域14中之Sn濃度設置上限。例如，電容區域14中之Sn/B位點元素之原子濃度比率較佳為0.01以下，更佳為0.0075以下，再佳為0.005以下。
另一方面，若於電容區域14中Sn濃度過低，則有無法充分抑制內部電極層12之主成分金屬固溶於介電體層11之虞。因此，較佳為對電容區域14中之Sn濃度設置下限。例如，電容區域14中之Sn/B位點元素之原子濃度比率較佳為0.001以上，更佳為0.002以上，再佳為0.003以上。
再者，端邊緣15中之Sn濃度亦較佳為高於電容區域14中之Sn濃度。於此情形時，Sn自端邊緣15向電容區域14擴散，電容區域14之端邊緣15附近之Sn濃度變高。藉此，電容區域14之端邊緣15附近之絕緣性提高。
各內部電極層12之平均厚度例如為0.01 μm以上5 μm以下，或為0.05 μm以上3 μm以下，或為0.1 μm以上1 μm以下。例如，當內部電極層12之平均厚度為1 μm以下時，連續率因燒成時之斷裂而易降低，故而使得本實施方式之構成之效果顯著發揮。於積層陶瓷電容器100中，內部電極層12之積層數例如為10～5000、50～4000、100～3000。
繼而，對積層陶瓷電容器100之製造方法進行說明。圖5係例示積層陶瓷電容器100之製造方法之流程之圖。
(原料粉末製作步驟) 介電體層11中所包含之A位點元素及B位點元素通常以ABO 3之粒子之燒結體之形式包含於介電體層11中。例如鈦酸鋇為具有鈣鈦礦結構之正方晶化合物，顯示較高之介電常數。鈦酸鋇例如可由碳酸鋇等微粒子狀之鋇化合物原料與二氧化鈦等微粒子狀之鈦化合物原料合成。已知有例如固相法、溶膠-凝膠法、水熱法等。於本實施方式中，可採用該等方法中之任一者。於合成除鈦酸鋇以外之陶瓷粒子之情形時，只要由A位點元素之化合物原料與B位點元素之化合物原料合成粒子狀且具有鈣鈦礦結構之陶瓷材料即可。再者，藉由於陶瓷材料之合成過程中添加Mo源，可預先使Mo取代固溶於陶瓷材料。
根據目的向所獲得之陶瓷粉末中添加特定之添加化合物。作為添加化合物，可例舉：錫(Sn)、鎂(Mg)、錳(Mn)、釩(V)、鉻(Cr)、稀土類元素(釔(Y)、釤(Sm)、銪(Eu)、釓(Gd)、鋱(Tb)、鏑(Dy)、鈥(Ho)、鉺(Er)、銩(Tm)及鐿(Yb))之氧化物，或包含鈷(Co)、鎳(Ni)、鋰(Li)、硼(B)、鈉(Na)、鉀(K)或矽(Si)之氧化物，或包含鈷、鎳、鋰、硼、鈉、鉀或矽之玻璃。
例如，將包含添加化合物之化合物濕式混合於陶瓷材料中，並進行乾燥及粉碎。可根據需要對所獲得之材料進行粉碎處理而調節粒徑，或藉由與分級處理組合來調整粒徑。藉由以上步驟，可獲得作為介電體層之主成分之陶瓷原料粉末。
(積層步驟) 其次，於所獲得之陶瓷原料粉末中加入聚乙烯醇縮丁醛(PVB，Polyvinyl Butyral)樹脂等黏合劑；乙醇、甲苯等有機溶劑；及塑化劑並進行濕式混合。使用所獲得之漿料，藉由例如模塗法或刮刀法，而於基材上塗覆介電體坯片51並使其乾燥。
其次，如圖6(a)所例示，於介電體坯片51之表面，利用網版印刷、凹版印刷等印刷包含有機黏合劑及內部電極形成用金屬粒子之金屬導電膏，藉此配置內部電極層用之第1圖案52。於金屬導電膏中添加陶瓷粒子作為共同材料。陶瓷粒子之主成分並未特別限定，但較佳為與介電體層11之主成分陶瓷相同。
其次，如圖6(a)所例示，於介電體坯片51上，藉由於未印刷有第1圖案52之周邊區域印刷反圖案膏而配置第2圖案53，以填充與第1圖案52之階差。反圖案膏例如包含與介電體坯片51相同之成分，且相對於主成分陶瓷之Sn濃度較高。
其後，如圖6(b)所例示，以如下方式積層介電體坯片51、第1圖案52及第2圖案53，即，內部電極層12與介電體層11相互交錯，且內部電極層12於介電體層11之長度方向之兩端面交替地露出端緣並交替地引出至不同極性之一對外部電極20a、20b。例如，將介電體坯片51之積層數設為100～500層。
其次，如圖7所例示，於所積層之介電體坯片51之上下積層特定數(例如2～10層)之覆蓋片54並進行熱壓接，切割為特定晶片尺寸(例如1.0 mm×0.5 mm)。覆蓋片54例如包含與介電體坯片51相同之成分，且相對於主成分陶瓷之Sn濃度較高。其後，利用浸漬法等將會成為外部電極20a、20b之金屬導電膏塗佈於切割後之積層體之兩側面，並使其乾燥。藉此，獲得陶瓷積層體。再者，可在積層特定數之覆蓋片54並進行壓接後，貼附於所積層之介電體坯片51之上下。
第2圖案53之積層部分可於積層後貼附。具體而言，如圖8所例示，藉由交替地積層介電體坯片51及寬度與該介電體坯片51相同之第1圖案52，而獲得積層部分。其次，將側邊緣片55貼附於積層部分之側面。用於側邊緣片55之側邊緣膏例如包含與介電體坯片51相同之成分，且Sn濃度較高。
(燒成步驟) 將如此獲得之陶瓷積層體於氮氣(N 2)氛圍下進行脫黏合劑處理後，利用浸漬法塗佈會成為外部電極20a、20b之基底層之金屬膏，於氧氣分壓10 -5～10 -8atm之還原氛圍中以1100～1300℃燒成10分鐘～2小時。如此可獲得積層陶瓷電容器100。
(再氧化處理步驟) 其後，亦可於氮氣(N 2)氛圍下以600℃～1000℃進行再氧化處理。
(鍍覆處理步驟) 其後，藉由鍍覆處理，可將Cu、Ni、Sn等金屬塗佈於外部電極20a、20b。
再者，外部電極20a、20b之基底層亦可於燒成步驟後藉由燒接而形成。
根據本實施方式之製造方法，由於第2圖案53中之Sn濃度高於介電體坯片51中之Sn濃度，故而於燒成後，側邊緣16及端邊緣15中之Sn濃度高於電容區域14中之Sn濃度。又，由於覆蓋片54中之Sn濃度高於介電體坯片51中之Sn濃度，故而於燒成後，覆蓋層13中之Sn濃度高於電容區域14中之Sn濃度。藉此，Sn向電容區域14擴散，電容區域14之外周附近之Sn濃度變高，電容區域14之外周附近之絕緣性提高。電容區域14之外周附近接近外部環境而易於發生IR劣化或壽命劣化，因此可有效地獲得絕緣性提高之效果。另一方面，由於電容區域14之中央區域之Sn濃度變低，故而電容區域14之中央區域之內部電極層12之連續率降低受到抑制，因此可抑制靜電電容降低。藉此，能夠同時實現高絕緣性及高靜電電容。
於上述示例中，對作為陶瓷電子零件之一例之積層陶瓷電容器進行了說明，但不限於此。例如，亦可使用變阻器、熱敏電阻等其他電子零件。 [實施例]
以下，製作實施方式之積層陶瓷電容器，並調查其特性。
(實施例1) 對鈦酸鋇粉末添加添加物，利用球磨機充分地進行濕式混合粉碎，而獲得介電材料。於介電材料中加入作為有機黏合劑之丁醛系、作為溶劑之甲苯及乙醇，利用刮刀法於PET(Polyethylene Terephthalate，聚對苯二甲酸乙二酯)之基材上塗覆介電體坯片。
製作包含Ni金屬粉末、黏合劑、溶劑、及根據需要之其他助劑之金屬導電膏。金屬導電膏之有機黏合劑及溶劑使用與介電體坯片51不同者。於介電體坯片51上網版印刷金屬導電膏之第1圖案52。
重疊500片印刷有第1圖案52之介電體坯片51，將覆蓋片54分別積層於其上下。其後，藉由熱壓接而獲得陶瓷積層體，切割成特定形狀(1005形狀)。於所獲得之陶瓷積層體之兩側面分別貼附側邊緣片55。其後，於氮氣(N 2)氛圍下進行脫黏合劑處理後利用浸漬法塗佈會成為外部電極之基底層之金屬膏，並於還原氛圍下進行燒成。
再者，於燒成前之側邊緣片55中，將相對於Ti之Sn添加量設為1.0 at%。於覆蓋片54中，將相對於Ti之Sn添加量設為0.0 at%。於介電體坯片51中，將相對於Ti之Sn添加量設為0.0 at%。
於燒成後，於側邊緣16中，Sn相對於Ti之原子濃度比率為0.007。於覆蓋層13中，Sn相對於Ti之原子濃度比率為0.000。於電容區域14中，Sn相對於Ti之原子濃度比率為0.000。關於各區域之Sn相對於Ti之元素濃度比率，係用切片機切割晶片之中央附近，並使用離子研磨裝置進行研磨直至其剖面成為潔淨之剖面。對於該晶片之剖面進行關注區域之雷射剝蝕ICP(Inductively Coupled Plasma，感應耦合電漿)質譜分析，以實施元素之定量。加熱雷射之點徑為5 μm。
(實施例2) 於實施例2中，於燒成前之側邊緣片55中，將相對於Ti之Sn添加量設為2.0 at%。於覆蓋片54中，將相對於Ti之Sn添加量設為0.0 at%。於介電體坯片51中，將相對於Ti之Sn添加量設為0.0 at%。
於燒成後，於側邊緣16中，Sn相對於Ti之原子濃度比率為0.017。於覆蓋層13中，Sn相對於Ti之原子濃度比率為0.000。於電容區域14中，Sn相對於Ti之原子濃度比率為0.001。
(實施例3) 於實施例3中，於燒成前之側邊緣片55中，將相對於Ti之Sn添加量設為3.0 at%。於覆蓋片54中，將相對於Ti之Sn添加量設為0.0 at%。於介電體坯片51中，將相對於Ti之Sn添加量設為0.0 at%。
於燒成後，於側邊緣16中，Sn相對於Ti之原子濃度比率為0.026。於覆蓋層13中，Sn相對於Ti之原子濃度比率為0.000。於電容區域14中，Sn相對於Ti之原子濃度比率為0.001。
(實施例4) 於實施例4中，於燒成前之側邊緣片55中，將相對於Ti之Sn添加量設為0.0 at%。於覆蓋片54中，將相對於Ti之Sn添加量設為1.0 at%。於介電體坯片51中，將相對於Ti之Sn添加量設為0.0 at%。
於燒成後，於側邊緣16中，Sn相對於Ti之原子濃度比率為0.000。於覆蓋層13中，Sn相對於Ti之原子濃度比率為0.009。於電容區域14中，Sn相對於Ti之原子濃度比率為0.000。
(實施例5) 於實施例5中，於燒成前之側邊緣片55中，將相對於Ti之Sn添加量設為1.0 at%。於覆蓋片54中，將相對於Ti之Sn添加量設為1.0 at%。於介電體坯片51中，將相對於Ti之Sn添加量設為0.0 at%。
於燒成後，於側邊緣16中，Sn相對於Ti之原子濃度比率為0.008。於覆蓋層13中，Sn相對於Ti之原子濃度比率為0.009。於電容區域14中，Sn相對於Ti之原子濃度比率為0.001。
(實施例6) 於實施例6中，於燒成前之側邊緣片55中，將相對於Ti之Sn添加量設為2.0 at%。於覆蓋片54中，將相對於Ti之Sn添加量設為1.0 at%。於介電體坯片51中，將相對於Ti之Sn添加量設為0.0 at%。
於燒成後，於側邊緣16中，Sn相對於Ti之原子濃度比率為0.017。於覆蓋層13中，Sn相對於Ti之原子濃度比率為0.009。於電容區域14中，Sn相對於Ti之原子濃度比率為0.001。
(實施例7) 於實施例7中，於燒成前之側邊緣片55中，將相對於Ti之Sn添加量設為3.0 at%。於覆蓋片54中，將相對於Ti之Sn添加量設為1.0 at%。於介電體坯片51中，將相對於Ti之Sn添加量設為0.0 at%。
於燒成後，於側邊緣16中，Sn相對於Ti之原子濃度比率為0.027。於覆蓋層13中，Sn相對於Ti之原子濃度比率為0.009。於電容區域14中，Sn相對於Ti之原子濃度比率為0.002。
(實施例8) 於實施例8中，於燒成前之側邊緣片55中，將相對於Ti之Sn添加量設為0.0 at%。於覆蓋片54中，將相對於Ti之Sn添加量設為2.0 at%。於介電體坯片51中，將相對於Ti之Sn添加量設為0.0 at%。
於燒成後，於側邊緣16中，Sn相對於Ti之原子濃度比率為0.000。於覆蓋層13中，Sn相對於Ti之原子濃度比率為0.018。於電容區域14中，Sn相對於Ti之原子濃度比率為0.001。
(實施例9) 於實施例9中，於燒成前之側邊緣片55中，將相對於Ti之Sn添加量設為1.0 at%。於覆蓋片54中，將相對於Ti之Sn添加量設為2.0 at%。於介電體坯片51中，將相對於Ti之Sn添加量設為0.0 at%。
於燒成後，於側邊緣16中，Sn相對於Ti之原子濃度比率為0.007。於覆蓋層13中，Sn相對於Ti之原子濃度比率為0.018。於電容區域14中，Sn相對於Ti之原子濃度比率為0.001。
(實施例10) 於實施例10中，於燒成前之側邊緣片55中，將Sn相對於Ti之添加量設為2.0 at%。於覆蓋片54中，將Sn相對於Ti之添加量設為2.0 at%。於介電體坯片51中，將Sn相對於Ti之添加量設為0.0 at%。
於燒成後，於側邊緣16中，Sn相對於Ti之原子濃度比率為0.018。於覆蓋層13中，Sn相對於Ti之原子濃度比率為0.018。於電容區域14中，Sn相對於Ti之原子濃度比率為0.002。
(實施例11) 於實施例11中，於燒成前之側邊緣片55中，將相對於Ti之Sn添加量設為3.0 at%。於覆蓋片54中，將相對於Ti之Sn添加量設為2.0 at%。於介電體坯片51中，將相對於Ti之Sn添加量設為0.0 at%。
於燒成後，於側邊緣16中，Sn相對於Ti之原子濃度比率為0.026。於覆蓋層13中，Sn相對於Ti之原子濃度比率為0.018。於電容區域14中，Sn相對於Ti之原子濃度比率為0.002。
(實施例12) 於實施例12中，於燒成前之側邊緣片55中，將相對於Ti之Sn添加量設為0.0 at%。於覆蓋片54中，將相對於Ti之Sn添加量設為3.0 at%。於介電體坯片51中，將相對於Ti之Sn添加量設為0.0 at%。
於燒成後，於側邊緣16中，Sn相對於Ti之原子濃度比率為0.000。於覆蓋層13中，Sn相對於Ti之原子濃度比率為0.027。於電容區域14中，Sn相對於Ti之原子濃度比率為0.001。
(實施例13) 於實施例13中，於燒成前之側邊緣片55中，將相對於Ti之Sn添加量設為1.0 at%。於覆蓋片54中，將相對於Ti之Sn添加量設為3.0 at%。於介電體坯片51中，將相對於Ti之Sn添加量設為0.0 at%。
於燒成後，於側邊緣16中，Sn相對於Ti之原子濃度比率為0.008。於覆蓋層13中，Sn相對於Ti之原子濃度比率為0.027。於電容區域14中，Sn相對於Ti之原子濃度比率為0.002。
(實施例14) 於實施例14中，於燒成前之側邊緣片55中，將相對於Ti之Sn添加量設為2.0 at%。於覆蓋片54中，將相對於Ti之Sn添加量設為3.0 at%。於介電體坯片51中，將相對於Ti之Sn添加量設為0.0 at%。
於燒成後，於側邊緣16中，Sn相對於Ti之原子濃度比率為0.018。於覆蓋層13中，Sn相對於Ti之原子濃度比率為0.027。於電容區域14中，Sn相對於Ti之原子濃度比率為0.002。
(實施例15) 於實施例15中，於燒成前之側邊緣片55中，將相對於Ti之Sn添加量設為3.0 at%。於覆蓋片54中，將相對於Ti之Sn添加量設為3.0 at%。於介電體坯片51中，將相對於Ti之Sn添加量設為0.0 at%。
於燒成後，於側邊緣16中，Sn相對於Ti之原子濃度比率為0.027。於覆蓋層13中，Sn相對於Ti之原子濃度比率為0.027。於電容區域14中，Sn相對於Ti之原子濃度比率為0.003。
(實施例16) 於實施例16中，於燒成前之側邊緣片55中，將相對於Ti之Sn添加量設為2.0 at%。於覆蓋片54中，將相對於Ti之Sn添加量設為2.0 at%。於介電體坯片51中，將相對於Ti之Sn添加量設為1.0 at%。
於燒成後，於側邊緣16中，Sn相對於Ti之原子濃度比率為0.020。於覆蓋層13中，Sn相對於Ti之原子濃度比率為0.019。於電容區域14中，Sn相對於Ti之原子濃度比率為0.011。
(實施例17) 於實施例17中，於燒成前之側邊緣片55中，將相對於Ti之Sn添加量設為2.0 at%。於覆蓋片54中，將相對於Ti之Sn添加量設為2.0 at%。於介電體坯片51中，將相對於Ti之Sn添加量設為2.0 at%。
於燒成後，於側邊緣16中，Sn相對於Ti之原子濃度比率為0.021。於覆蓋層13中，Sn相對於Ti之原子濃度比率為0.019。於電容區域14中，Sn相對於Ti之原子濃度比率為0.020。
(比較例) 於比較例中，於燒成前之側邊緣片55中，將相對於Ti之Sn添加量設為0.0 at%。於覆蓋片54中，將相對於Ti之Sn添加量設為0.0 at%。於介電體坯片51中，將相對於Ti之Sn添加量設為0.0 at%。即，未添加Sn。
於燒成後，於側邊緣16中，Sn相對於Ti之原子濃度比率為0.000。於覆蓋層13中，Sn相對於Ti之原子濃度比率為0.000。於電容區域14中，Sn相對於Ti之原子濃度比率為0.000。
對實施例1～17及比較例之各者測定壽命(50%值)。於120℃之恆溫槽中施加DC(Direct Current，直流)12 V，測量電流值超過10 mA之時間點作為各晶片之壽命。測量各100個。
對實施例1～17及比較例之各100個樣本分別測定IR不良率。將使用測試機於室溫下直流電阻值低於1 MΩ者設為不良。
對實施例1～17及比較例之各者測定靜電電容。於測定靜電電容時，於150℃(超過介電體之居里點之溫度)下保持1小時後，恢復至室溫並於24小時後測量靜電電容。使用LCR(Inductance Capacitance Resistance，電感電容電阻)計於120 Hz下以0.5 Vrms實施測定。
將各測定結果示於表1。如表1所示，於比較例中，IR不良率高達14%。可認為其原因在於，由於在側邊緣16及覆蓋層13中均未添加Sn，故而Sn未擴散至電容區域14之外周區域，作為內部電極層12之主成分金屬之Ni固溶於介電體層11而使得絕緣性降低。
與此相對，於實施例1～3中，IR不良率均得到改善。可認為其原因在於，側邊緣16之Sn濃度高於電容區域14之Sn濃度，Sn擴散至電容區域14之外周區域。再者，於實施例1～3中，靜電電容幾乎未降低。可認為其原因在於，電容區域14之Sn濃度較低。
其次，於實施例4中，IR不良率相較於比較例得到改善。可認為其原因在於，覆蓋層13之Sn濃度高於電容區域14之Sn濃度，Sn擴散至電容區域14之外周區域。再者，於實施例4中，與比較例相比靜電電容未降低。可認為其原因在於，電容區域14之Sn濃度較低。
其次，於實施例5～7中，相對於實施例1～3，IR不良率降低。可認為其原因在於，側邊緣16之Sn濃度及覆蓋層13之Sn濃度均高於電容區域14之Sn濃度，Sn擴散至電容區域14之外周區域。再者，於實施例5～7中，靜電電容幾乎未降低。可認為其原因在於，電容區域14之Sn濃度較低。
其次，於實施例8～11中，相對於實施例4～7，IR不良率降低。可認為其原因在於，於實施例8～11中，相對於實施例4～7，側邊緣16之Sn濃度進一步變高。再者，於實施例8～11中，靜電電容幾乎未降低。可認為其原因在於，電容區域14之Sn濃度較低。
其次，於實施例12～15中，相對於實施例8～11，IR不良率降低。可認為其原因在於，於實施例12～15中，相對於實施例8～11，側邊緣16之Sn濃度進一步變高。再者，於實施例12～15中，靜電電容幾乎未降低。可認為其原因在於，電容區域14之Sn濃度較低。
其次，於實施例16中，與實施例10相比IR不良率進一步降低。可認為其原因在於，由於在電容區域14中亦添加有Sn，故而絕緣性進一步提高。但是，實施例16相較於實施例10，其靜電電容降低。可認為其原因在於，電容區域14之Sn濃度高於實施例10。 [表1]
   側邊緣Sn添加量 覆蓋Sn添加量 電容區域Sn添加量 壽命50%值 IR不良率n=100 靜電電容 側邊緣Sn/Ti 覆蓋Sn/Ti 中央Sn/Ti
比較例 0.0 at% 0.0 at% 0.0 at% 280 min 14% 20.6 uF 0.000 0.000 0.000
實施例1 1.0 at% 0.0 at% 0.0 at% 325 min 7% 20.6 uF 0.007 0.000 0.000
實施例2 2.0 at% 0.0 at% 0.0 at% 338 min 4% 20.4 uF 0.017 0.000 0.001
實施例3 3.0 at% 0.0 at% 0.0 at% 335 min 3% 20.3 uF 0.026 0.000 0.001
實施例4 0.0 at% 1.0 at% 0.0 at% 303 min 12% 20.6 uF 0.000 0.009 0.000
實施例5 1.0 at% 1.0 at% 0.0 at% 333 min 5% 20.5 uF 0.008 0.009 0.001
實施例6 2.0 at% 1.0 at% 0.0 at% 341 min 3% 20.4 uF 0.017 0.009 0.001
實施例7 3.0 at% 1.0 at% 0.0 at% 338 min 3% 20.3 uF 0.027 0.009 0.002
實施例8 0.0 at% 2.0 at% 0.0 at% 305 min 11% 20.5 uF 0.000 0.018 0.001
實施例9 1.0 at% 2.0 at% 0.0 at% 335 min 4% 20.4 uF 0.007 0.018 0.001
實施例10 2.0 at% 2.0 at% 0.0 at% 344 min 3% 20.3 uF 0.018 0.018 0.002
實施例11 3.0 at% 2.0 at% 0.0 at% 337 min 2% 20.3 uF 0.026 0.018 0.002
實施例12 0.0 at% 3.0 at% 0.0 at% 307 min 9% 20.4 uF 0.000 0.027 0.001
實施例13 1.0 at% 3.0 at% 0.0 at% 332 min 4% 20.4 uF 0.008 0.027 0.002
實施例14 2.0 at% 3.0 at% 0.0 at% 336 min 2% 20.3 uF 0.018 0.027 0.002
實施例15 3.0 at% 3.0 at% 0.0 at% 328 min 2% 20.1 uF 0.027 0.027 0.003
實施例16 2.0 at% 2.0 at% 1.0 at% 338 min 2% 19.9 uF 0.020 0.019 0.011
以上，對本發明之實施例進行了詳細說明，但本發明不限定於該等特定之實施例，可於申請專利範圍中所記載之本發明之主旨範圍內進行各種變化、變更。
10:積層晶片 11:介電體層 12:內部電極層 13:覆蓋層 14:電容區域 15:端邊緣 16:側邊緣 17:反圖案層 20a,20b:外部電極 50:外周區域 51:介電體坯片 52:第1圖案 53:第2圖案 54:覆蓋片 55:側邊緣片 100:積層陶瓷電容器
圖1係積層陶瓷電容器之局部剖面立體圖。 圖2係圖1之A-A線剖視圖。 圖3係圖1之B-B線剖視圖。 圖4(a)係側邊緣之剖面之放大圖，圖4(b)係端邊緣之剖面之放大圖。 圖5係例示積層陶瓷電容器之製造方法之流程之圖。 圖6(a)及(b)係例示積層步驟之圖。 圖7係例示積層步驟之圖。 圖8係例示積層步驟之圖。
10:積層晶片
11:介電體層
12:內部電極層
13:覆蓋層
20a,20b:外部電極
100:積層陶瓷電容器

Claims (9)

  1. 一種陶瓷電子零件，其特徵在於，具備：積層結構，其交替地積層有以陶瓷為主成分之介電體層、與內部電極層，具有大致長方體形狀，且積層之複數個上述內部電極層形成為交替地露出於對向之2個端面； 覆蓋層，其設置於上述積層結構之積層方向之上表面及下表面，且以陶瓷為主成分， 上述覆蓋層中相對於主成分陶瓷之Sn濃度、及以上述積層結構中所積層之複數個上述內部電極層覆蓋沿除上述2個端面以外之2個側面延伸之端部之方式設置的側邊緣區域中相對於主成分陶瓷之Sn濃度中的至少任一個，高於露出於不同端面之內部電極層彼此對向之電容區域中相對於主成分陶瓷之Sn濃度。
  2. 如請求項1之陶瓷電子零件，其中上述電容區域、上述覆蓋層、及上述側邊緣之主成分陶瓷具有鈣鈦礦結構， 上述覆蓋層中之Sn/B位點元素之原子濃度比率及上述側邊緣中之Sn/B位點元素之原子濃度比率中的至少任一個，較上述電容區域中之Sn/B位點元素之原子濃度比率高0.001以上。
  3. 如請求項1之陶瓷電子零件，其中上述電容區域、上述覆蓋層、及上述側邊緣之主成分陶瓷具有鈣鈦礦結構， 上述覆蓋層中之Sn/B位點元素之原子濃度比率、及上述側邊緣中之Sn/B位點元素之原子濃度比率中的至少任一個為0.005以上。
  4. 如請求項1之陶瓷電子零件，其中上述側邊緣之主成分陶瓷具有鈣鈦礦結構， 上述側邊緣中之Sn/B位點元素之原子濃度比率為0.01以上。
  5. 如請求項1之陶瓷電子零件，其中上述電容區域之主成分陶瓷具有鈣鈦礦結構， 上述電容區域中之Sn/B位點元素之原子濃度比率為0.005以下。
  6. 如請求項1至5中任一項之陶瓷電子零件，其中於上述積層結構中，露出於相同端面之內部電極層彼此不介隔露出於不同端面之內部電極層而對向的端邊緣區域中相對於主成分陶瓷之Sn濃度，高於上述電容區域中相對於主成分陶瓷之Sn濃度。
  7. 如請求項1至5中任一項之陶瓷電子零件，其中上述介電體層之主成分陶瓷為鈦酸鋇， 上述內部電極層之主成分金屬為鎳。
  8. 一種陶瓷電子零件之製造方法，其特徵在於包括：準備陶瓷積層體之步驟，其中該陶瓷積層體包括包含陶瓷粒子之介電體坯片與包含金屬粒子之圖案以上述圖案交替露出於對向之2個端面之方式積層之積層部分、配置於上述積層部分之側面且包含陶瓷粒子之側邊緣片、及設置於上述積層部分之上表面及下表面且包含陶瓷粒子之覆蓋片； 燒成上述陶瓷積層體之步驟， 燒成前之上述覆蓋片中相對於主成分陶瓷之Sn濃度、及燒成前之上述側邊緣片中相對於主成分陶瓷之Sn濃度中的至少任一個，高於燒成前之上述介電體坯片中相對於主成分陶瓷之Sn濃度。
  9. 一種陶瓷電子零件之製造方法，其特徵在於包括：於包含陶瓷粒子之介電體坯片上配置包含金屬粒子之第1圖案，並於上述第1圖案之周邊配置包含陶瓷粒子之第2圖案的步驟；及 獲得陶瓷積層體之步驟，其中該陶瓷積層體係於由上述步驟所獲得之積層單元以上述第1圖案之配置位置交替地錯位之方式積層有複數層而成之積層部分之上表面及下表面積層有包含陶瓷粒子之覆蓋片， 燒成前之上述覆蓋片中相對於主成分陶瓷之Sn濃度、及燒成前之上述第2圖案中相對於主成分陶瓷之Sn濃度中的至少任一個，高於燒成前之上述介電體坯片中相對於主成分陶瓷之Sn濃度。
TW111109614A 2021-03-30 2022-03-16 陶瓷電子零件及其製造方法 TW202242927A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021058238A JP7759731B2 (ja) 2021-03-30 2021-03-30 セラミック電子部品およびその製造方法
JP2021-058238 2021-03-30

Publications (1)

Publication Number Publication Date
TW202242927A true TW202242927A (zh) 2022-11-01

Family

ID=83406947

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111109614A TW202242927A (zh) 2021-03-30 2022-03-16 陶瓷電子零件及其製造方法

Country Status (5)

Country Link
US (2) US12211651B2 (zh)
JP (2) JP7759731B2 (zh)
KR (1) KR20220136140A (zh)
CN (1) CN115148499A (zh)
TW (1) TW202242927A (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230057174A (ko) * 2021-10-21 2023-04-28 삼성전기주식회사 세라믹 전자부품
JP7805750B2 (ja) * 2021-10-25 2026-01-26 太陽誘電株式会社 セラミック電子部品
KR20240091624A (ko) * 2022-12-14 2024-06-21 삼성전기주식회사 적층형 전자 부품
KR20240098437A (ko) * 2022-12-21 2024-06-28 삼성전기주식회사 적층형 전자 부품
KR20240106097A (ko) * 2022-12-29 2024-07-08 삼성전기주식회사 적층형 전자 부품
KR20240139480A (ko) 2023-03-14 2024-09-23 삼성전기주식회사 적층형 전자 부품
WO2025018007A1 (ja) * 2023-07-19 2025-01-23 株式会社村田製作所 積層セラミック電子部品
WO2025088878A1 (ja) * 2023-10-27 2025-05-01 株式会社村田製作所 積層セラミック電子部品

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2359347A1 (en) 2001-10-18 2003-04-18 Cesur Celik Laminated ceramic capacitor internal electrode material
JP5180753B2 (ja) * 2008-09-26 2013-04-10 Ｔｄｋ株式会社 セラミック積層電子部品およびその製造方法
JP4798231B2 (ja) * 2009-01-30 2011-10-19 株式会社村田製作所 誘電体セラミックおよび積層セラミックコンデンサ
JP2013021010A (ja) * 2011-07-07 2013-01-31 Taiyo Yuden Co Ltd 積層セラミックコンデンサ
KR101607536B1 (ko) 2012-08-07 2016-03-30 가부시키가이샤 무라타 세이사쿠쇼 적층 세라믹 콘덴서 및 적층 세라믹 콘덴서의 제조방법
JP6416744B2 (ja) * 2015-12-15 2018-10-31 太陽誘電株式会社 積層セラミックコンデンサ及びその製造方法
KR102325821B1 (ko) * 2017-03-31 2021-11-11 삼성전자주식회사 2차원 페로브스카이트 소재, 이를 포함하는 유전체 및 적층형 커패시터
KR102603410B1 (ko) * 2019-06-28 2023-11-17 가부시키가이샤 무라타 세이사쿠쇼 적층형 전자부품 및 적층형 전자부품의 제조 방법
KR102283078B1 (ko) * 2019-09-10 2021-07-30 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법

Also Published As

Publication number Publication date
CN115148499A (zh) 2022-10-04
US12211651B2 (en) 2025-01-28
US20220319775A1 (en) 2022-10-06
JP7759731B2 (ja) 2025-10-24
KR20220136140A (ko) 2022-10-07
US20250111994A1 (en) 2025-04-03
JP2025183412A (ja) 2025-12-16
JP2022154959A (ja) 2022-10-13

Similar Documents

Publication Publication Date Title
CN108735508B (zh) 多层陶瓷电容器及其制造方法
TW202242927A (zh) 陶瓷電子零件及其製造方法
JP7348890B2 (ja) セラミック電子部品およびその製造方法
TWI814730B (zh) 積層陶瓷電容器及其製造方法
KR102442888B1 (ko) 적층 세라믹 콘덴서 및 그 제조 방법
JP7424740B2 (ja) 積層セラミックコンデンサおよびその製造方法
CN113327768B (zh) 陶瓷电子元件及其制造方法
JP7338963B2 (ja) 積層セラミックコンデンサおよびセラミック原料粉末
KR102417726B1 (ko) 적층 세라믹 콘덴서 및 그 제조 방법
KR102412983B1 (ko) 적층 세라믹 콘덴서 및 그 제조 방법
TW202305845A (zh) 陶瓷電子零件及其製造方法
US10879008B2 (en) Ceramic capacitor, circuit substrate and manufacturing method of the same
JP2018139253A (ja) 積層セラミックコンデンサおよびその製造方法
JP7441110B2 (ja) 誘電体、電子部品、および積層セラミックコンデンサ
US20240266113A1 (en) Dielectric material and multilayer ceramic electronic device
JP7169069B2 (ja) 積層セラミックコンデンサおよびその製造方法
KR20250048256A (ko) 적층 세라믹 전자 부품 및 적층 세라믹 전자 부품의 제조 방법
JP2022188286A (ja) 積層セラミックコンデンサおよびその製造方法
JP2023135336A (ja) 積層セラミック電子部品、および積層セラミック電子部品の製造方法
JP2023143031A (ja) セラミック電子部品およびその製造方法
US12417879B2 (en) Multilayer ceramic electronic device and manufacturing method of the same
JP2023136777A (ja) セラミック電子部品およびその製造方法