[go: up one dir, main page]

JP2018139253A - 積層セラミックコンデンサおよびその製造方法 - Google Patents

積層セラミックコンデンサおよびその製造方法 Download PDF

Info

Publication number
JP2018139253A
JP2018139253A JP2017033390A JP2017033390A JP2018139253A JP 2018139253 A JP2018139253 A JP 2018139253A JP 2017033390 A JP2017033390 A JP 2017033390A JP 2017033390 A JP2017033390 A JP 2017033390A JP 2018139253 A JP2018139253 A JP 2018139253A
Authority
JP
Japan
Prior art keywords
concentration
main component
atm
internal electrode
ceramic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017033390A
Other languages
English (en)
Inventor
紀之 千輝
Noriyuki Chigira
紀之 千輝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP2017033390A priority Critical patent/JP2018139253A/ja
Publication of JP2018139253A publication Critical patent/JP2018139253A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

【課題】容量領域とサイドマージン領域との焼結収縮挙動の差を十分に小さくすることができる積層セラミックコンデンサおよびその製造方法を提供する。【解決手段】積層セラミックコンデンサは、セラミックを主成分とする誘電体層11と、内部電極層12と、が交互に積層され、略直方体形状を有し、積層された複数の内部電極層が交互に対向する2端面に露出するように形成された積層構造と、積層構造において積層された複数の内部電極層が2端面以外の2側面に延びた端部を覆うように設けられ、セラミックを主成分とするサイドマージン領域16と、を備える。サイドマージン領域における主成分セラミックに対するMn,Si,Bのそれぞれの濃度は、積層構造の誘電体層における主成分セラミックに対するMn,Si,Bのそれぞれの濃度よりも高い。【選択図】図3

Description

本発明は、積層セラミックコンデンサおよびその製造方法に関する。
近年、スマートフォンや携帯電話などの電子機器の小型化に伴い、搭載される電子部品の小型化が急速に進んでいる。例えば、積層セラミックコンデンサにおいては、所定の特性を確保しつつ、チップサイズを小さくするために、誘電体層及び内部電極層の薄層化が進んでいる。
誘電体層の薄層化に伴い、誘電体層の積層枚数も増加する傾向にある。例えば、積層セラミックコンデンサは、誘電体層と内部電極層とが交互に積層された構造を有している。しかしながら、内部電極層がチップの側面から露出しないように、内部電極層は誘電体層全部を覆わず、誘電体層の周縁部より内側の位置までしか形成されていないため、誘電体層と内部電極層とが積層された容量領域と、内部電極層を介さずに誘電体層が積層されたサイドマージン領域との間に、段差が生じる。そして、誘電体層の積層枚数が増加すると、当該段差を原因とするデラミネーションなどの構造欠陥が生じやすくなる。
このような問題を解決する方策として、例えば、セラミックグリーンシート上に内部電極パターンを印刷した後、内部電極パターンが印刷されていない部分にセラミックペーストの逆パターンを印刷することで、段差を吸収する方法が提案されている。
しかしながら、上記の方法の場合、焼成時において、容量領域とサイドマージン領域との焼結収縮挙動の違いにより、内部電極層の端部とサイドマージン領域との間に微細な隙間が生じる。この場合、湿気などの水分がこの隙間に浸入し、耐湿不良を引き起こすという問題が生じる。
そこで、段差吸収用セラミックグリーンシートに用いるセラミック粉末の表面をガラス膜で覆うことで、焼結収縮挙動の差を小さくする方法が開示されている(例えば、特許文献1参照)。または、側面側ギャップ部のMg濃度を容量形成に寄与する有効層部のMg濃度より高くすることで、耐湿性を向上する方法が開示されている(例えば、特許文献2参照)。
特開2004−96010号公報 特開2010−103566号公報
しかしながら、上記技術では、容量領域とサイドマージン領域との焼結収縮挙動の差を十分に小さくできないおそれがある。
本発明は、上記課題に鑑みなされたものであり、容量領域とサイドマージン領域との焼結収縮挙動の差を十分に小さくすることができる積層セラミックコンデンサおよびその製造方法を提供することを目的とする。
本発明に係る積層セラミックコンデンサは、セラミックを主成分とする誘電体層と、内部電極層と、が交互に積層され、略直方体形状を有し、積層された複数の前記内部電極層が交互に対向する2端面に露出するように形成された積層構造と、前記積層構造において積層された複数の前記内部電極層が前記2端面以外の2側面に延びた端部を覆うように設けられ、セラミックを主成分とするサイドマージン領域と、を備え、前記サイドマージン領域における主成分セラミックに対するMn,Si,Bのそれぞれの濃度は、前記積層構造の前記誘電体層における主成分セラミックに対するMn,Si,Bのそれぞれの濃度よりも高いことを特徴とする。
上記積層セラミックコンデンサにおいて、前記サイドマージン領域および前記誘電体層の主成分セラミックをチタン酸バリウムとしてもよい。
上記積層セラミックコンデンサにおいて、前記内部電極層の主成分をニッケルとしてもよい。
本発明に係る積層セラミックコンデンサの製造方法は、主成分セラミック粒子を含むグリーンシート上に、金属導電ペーストの第1パターンを配置する第1工程と、前記グリーンシート上において前記金属導電ペーストの周辺領域に、主成分セラミック粒子を含む第2パターンを配置する第2工程と、前記第2工程によって得られた積層単位を複数積層して得られたセラミック積層体を焼成する第3工程と、を含み、前記第2パターンにおける主成分セラミックに対するMn,Si,Bのそれぞれの濃度を、前記グリーンシートにおける主成分セラミックに対するMn,Si,Bのそれぞれの濃度よりも高くすることを特徴とする。
上記積層セラミックコンデンサの製造方法において、前記第2パターンにおける主成分セラミックに対するMn濃度を、0.5atm%以上、2.5atm%以下としてもよい。
上記積層セラミックコンデンサの製造方法において、前記第2パターンにおける主成分セラミックに対するSi濃度を、1.5atm%以上、2.5atm%以下としてもよい。
上記積層セラミックコンデンサの製造方法において、前記第2パターンにおける主成分セラミックに対するB濃度を、0.2atm%以上、0.3atm%以下としてもよい。
上記積層セラミックコンデンサの製造方法において、前記グリーンシートおよび前記第2パターンの主成分セラミックをチタン酸バリウムとしてもよい。
上記積層セラミックコンデンサの製造方法において、前記第1パターンの主成分金属をニッケルとしてもよい。
本発明によれば、容量領域とサイドマージン領域との焼結収縮挙動の差を十分に小さくすることができる。
積層セラミックコンデンサの部分断面斜視図である。 図1のA−A線断面図である。 図1のB−B線断面図である。 サイドマージン領域の断面を拡大したものである。 積層セラミックコンデンサの製造方法のフローを例示する図である。 測定結果を示す図である。
以下、図面を参照しつつ、実施形態について説明する。
(実施形態)
図1は、実施形態に係る積層セラミックコンデンサ100の部分断面斜視図である。図2は、図1のA−A線断面図である。図3は、図1のB−B線断面図である。図1〜図3で例示するように、積層セラミックコンデンサ100は、直方体形状を有する積層チップ10と、積層チップ10のいずれかの対向する2端面に設けられた外部電極20a,20bとを備える。なお、積層チップ10の当該2端面以外の4面のうち、積層方向の上面および下面以外の2面を側面と称する。外部電極20a,20bは、積層チップ10の積層方向の上面、下面および2側面に延在している。ただし、外部電極20a,20bは、互いに離間している。
積層チップ10は、誘電体として機能するセラミック材料を含む誘電体層11と、卑金属材料を含む内部電極層12とが、交互に積層された構成を有する。各内部電極層12の端縁は、積層チップ10の外部電極20aが設けられた端面と、外部電極20bが設けられた端面とに、交互に露出している。それにより、各内部電極層12は、外部電極20aと外部電極20bとに、交互に導通している。その結果、積層セラミックコンデンサ100は、複数の誘電体層11が内部電極層12を介して積層された構成を有する。また、誘電体層11と内部電極層12との積層体において、積層方向の最外層には内部電極層12が配置され、当該積層体の上面および下面は、カバー層13によって覆われている。カバー層13は、セラミック材料を主成分とする。例えば、カバー層13の材料は、誘電体層11とセラミック材料の主成分が同じである。
積層セラミックコンデンサ100のサイズは、例えば、長さ0.2mm、幅0.125mm、高さ0.125mmであり、または長さ0.4mm、幅0.2mm、高さ0.2mm、または長さ0.6mm、幅0.3mm、高さ0.3mmであり、または長さ1.0mm、幅0.5mm、高さ0.5mmであり、または長さ3.2mm、幅1.6mm、高さ1.6mmであり、または長さ4.5mm、幅3.2mm、高さ2.5mmであるが、これらのサイズに限定されるものではない。
内部電極層12は、Ni(ニッケル),Cu(銅),Sn(スズ)等の卑金属を主成分とする。内部電極層12として、Pt(白金),Pd(パラジウム),Ag(銀),Au(金)などの貴金属やこれらを含む合金を用いてもよい。誘電体層11は、例えば、一般式ABOで表されるペロブスカイト構造を有するセラミック材料を主成分とする。なお、当該ペロブスカイト構造は、化学量論組成から外れたABO3−αを含む。例えば、当該セラミック材料として、BaTiO(チタン酸バリウム),CaZrO(ジルコン酸カルシウム),CaTiO(チタン酸カルシウム),SrTiO(チタン酸ストロンチウム),ペロブスカイト構造を形成するBa1-x−yCaSrTi1−zZr(0≦x≦1,0≦y≦1,0≦z≦1)等を用いることができる。
図2で例示するように、外部電極20aに接続された内部電極層12と外部電極20bに接続された内部電極層12とが対向する領域は、積層セラミックコンデンサ100において電気容量を生じる領域である。そこで、当該領域を、容量領域14と称する。すなわち、容量領域14は、異なる外部電極に接続された2つの隣接する内部電極層12が対向する領域である。
外部電極20aに接続された内部電極層12同士が、外部電極20bに接続された内部電極層12を介さずに対向する領域を、エンドマージン領域15と称する。また、外部電極20bに接続された内部電極層12同士が、外部電極20aに接続された内部電極層12を介さずに対向する領域も、エンドマージン領域15である。すなわち、エンドマージン領域15は、同じ外部電極に接続された内部電極層12が異なる外部電極に接続された内部電極層12を介さずに対向する領域である。エンドマージン領域15は、容量を生じない領域である。
図3で例示するように、積層チップ10において、積層チップ10の2側面から内部電極層12に至るまでの領域をサイドマージン領域16と称する。すなわち、サイドマージン領域16は、上記積層構造において積層された複数の内部電極層12が2側面側に延びた端部を覆うように設けられた領域である。
図4は、サイドマージン領域16の断面を拡大したものである。サイドマージン領域16は、誘電体層11と逆パターン層17とが、容量領域14における誘電体層11と内部電極層12との積層方向において交互に積層された構造を有する。容量領域14の各誘電体層11とサイドマージン領域16の各誘電体層11とは、互いに連続する層である。この構成によれば、容量領域14とサイドマージン領域16との段差が抑制される。
容量領域14およびサイドマージン領域16は、セラミックの原材料粉末を焼成することによって得られる。しかしながら、焼成の際に、金属とセラミック材料の焼結性の違いに起因して、内部電極層12と逆パターン層17との間で焼結収縮挙動に差が生じる。具体的には、内部電極層12の焼結性が逆パターン層17の焼結性よりも高くなる。それにより、内部電極層12の端部と逆パターン層17との間に微細な隙間が生じることがある。湿気などの水分がこの隙間に浸入すると、耐湿不良を引き起こすという問題が生じ得る。ここで、焼結性が高いことは、収縮(緻密化)完了温度が低いことと定義することができる。
そこで、本実施形態においては、逆パターン層17の焼結助剤濃度が、誘電体層11の焼結助剤濃度よりも高くなっている。具体的には、逆パターン層17におけるMn(マンガン),Si(シリコン)およびB(ホウ素)のそれぞれの濃度が、誘電体層11におけるMn,SiおよびBのそれぞれの濃度よりも高くなっている。この構成においては、逆パターン層17の焼結性が高くなり、逆パターン層17と内部電極層12との焼結収縮挙動の差が小さくなる。それにより、内部電極層12の端部と逆パターン層17との間の隙間の発生を抑制することができる。この場合、水分の侵入が抑制されて耐湿性が向上する。その結果、誘電体層11の寿命特性が向上し、積層セラミックコンデンサ100の信頼性が向上する。
なお、焼成時に逆パターン層17からMn,Si,Bが拡散する場合には、サイドマージン領域16全体におけるMn,SiおよびBのそれぞれの濃度が、容量領域14の誘電体層11におけるMn,SiおよびBのそれぞれの濃度よりも高くなる。この場合、サイドマージン領域16と容量領域14との焼結収縮挙動の差が小さくなる。
なお、逆パターン層17においてMnが多すぎると、Mnが容量領域14の誘電体層11に拡散することに起因して容量領域14の容量が低下するおそれがある。そこで、逆パターン層17におけるMnの濃度に上限を設けることが好ましい。本実施形態においては、一例として、逆パターン層17におけるMn濃度を、2.5atm%以下とすることが好ましい。なお、濃度(atm%)は、一般式ABOで表されるペロブスカイト構造を有する主成分セラミックのBサイトを100atm%とした場合の濃度のことである。以下、同様とする。一方、逆パターン層17においてMnが少なすぎると、逆パターン層17に高い焼結性が得られずに、粒成長に伴って内部電極層12の端部と逆パターン層17との間に隙間が生じ、誘電体層11の寿命特性が低下するおそれがある。そこで、逆パターン層17におけるMn濃度に下限を設けることが好ましい。本実施形態においては、一例として、逆パターン層17におけるMn濃度を、0.5atm%以上とすることが好ましい。
逆パターン層17においてSiが多すぎると、逆パターン層17の粒成長領域が内部電極層12の端部付近まで到達し、内部電極層12に応力が生じて内部電極層12に構造欠陥が生成し、寿命特性が低下するおそれがある。そこで、逆パターン層17におけるSi濃度に上限を設けることが好ましい。本実施形態においては、一例として、逆パターン層17におけるSi濃度を、2.5atm%以下とすることが好ましい。一方、逆パターン層17においてSiが少なすぎると、逆パターン層17に高い焼結性が得られずに、内部電極層12の端部と逆パターン層17との間に隙間が生じ、誘電体層11の寿命特性が低下するおそれがある。そこで、逆パターン層17におけるSi濃度に下限を設けることが好ましい。本実施形態においては、一例として、逆パターン層17におけるSi濃度を、1.2atm%以上とすることが好ましい。
逆パターン層17においてBが多すぎると、逆パターン層17の粒成長領域が内部電極層12の端部付近まで到達し、内部電極層12に応力が生じて内部電極層12に構造欠陥が生成し、寿命特性が低下するおそれがある。そこで、逆パターン層17におけるB濃度に上限を設けることが好ましい。本実施形態においては、一例として、逆パターン層17におけるB濃度を、0.3atm%以下とすることが好ましい。一方、逆パターン層17においてBが少なすぎると、逆パターン層17に高い焼結性が得られずに、内部電極層12の端部と逆パターン層17との間に隙間が生じ、誘電体層11の寿命特性が低下するおそれがある。そこで、逆パターン層17におけるB濃度に下限を設けることが好ましい。本実施形態においては、一例として、逆パターン層17におけるB濃度を、0.15atm%以上とすることが好ましい。
続いて、積層セラミックコンデンサ100の製造方法について説明する。図5は、積層セラミックコンデンサ100の製造方法のフローを例示する図である。
(原料粉末作製工程)
まず、図5で例示するように、誘電体層11を形成するための誘電体材料を用意する。誘電体層11に含まれるAサイト元素およびBサイト元素は、通常はABOの粒子の焼結体の形で誘電体層11に含まれる。例えば、BaTiOは、ペロブスカイト構造を有する正方晶化合物であって、高い誘電率を示す。このBaTiOは、一般的に、二酸化チタンなどのチタン原料と炭酸バリウムなどのバリウム原料とを反応させてチタン酸バリウムを合成することで得ることができる。誘電体層11を構成するセラミックの合成方法としては、従来種々の方法が知られており、例えば固相法、ゾル−ゲル法、水熱法等が知られている。本実施形態においては、これらのいずれも採用することができる。
得られたセラミック粉末に、目的に応じて所定の添加化合物を添加する。添加化合物としては、Mn,V(バナジウム),Cr(クロム),希土類元素(Y(イットリウム),Dy(ジスプロシウム),Tm(ツリウム),Ho(ホロミウム),Tb(テルピウム),Yb(イッテルビウム),Sm(サマリウム),Eu(ユウロビウム),Gd(ガドリニウム),およびEr(エルビウム))の酸化物、並びに、Co(コバルト),Ni,Li(リチウム),B,Na(ナトリウム),K(カリウム)およびSiの酸化物もしくはガラスが挙げられる。本実施形態においては、得られたセラミック粉末に、少なくとも、Mn源,Si源およびB源を添加する。
本実施形態においては、好ましくは、まず誘電体層11を構成するセラミックの粒子に添加化合物を含む化合物を混合して820〜1150℃で仮焼を行う。続いて、得られたセラミック粒子を添加化合物とともに湿式混合し、乾燥および粉砕してセラミック粉末を調製する。例えば、セラミック粉末の平均粒子径は、誘電体層11の薄層化の観点から、好ましくは50〜300nmである。例えば、上記のようにして得られたセラミック粉末について、必要に応じて粉砕処理して粒径を調節し、あるいは分級処理と組み合わせることで粒径を整えてもよい。
次に、サイドマージン領域16を形成するための逆パターン材料を用意する。上記の誘電体材料の作製工程と同様の工程により得られたチタン酸バリウムのセラミック粉末に、目的に応じて所定の添加化合物を添加する。添加化合物としては、Mn,V,Cr,希土類元素(Y,Dy,Tm,Ho,Tb,Yb,Sm,Eu,Gd,およびEr)の酸化物、並びに、Co,Ni,Li,B,Na,KおよびSiの酸化物もしくはガラスが挙げられる。本実施形態においては、得られたセラミック粉末に、少なくとも、Mn源,Si源およびB源を添加する。また、誘電体材料と比較して、Mn,SiおよびBのそれぞれの添加量を多くする。
本実施形態においては、好ましくは、まずサイドマージン領域16を構成するセラミックの粒子に添加化合物を含む化合物を混合して820〜1150℃で仮焼を行う。続いて、得られたセラミック粒子を添加化合物とともに湿式混合し、乾燥および粉砕してセラミック粉末を調製する。例えば、セラミック粉末の平均粒子径は、材料に合わせて、好ましくは50〜300nmである。例えば、上記のようにして得られたセラミック粉末について、必要に応じて粉砕処理して粒径を調節し、あるいは分級処理と組み合わせることで粒径を整えてもよい。
(積層工程)
次に、得られた誘電体材料に、ポリビニルブチラール(PVB)樹脂等のバインダと、エタノール、トルエン等の有機溶剤と、フタル酸ジオクチル(DOP)等の可塑剤とを加えて湿式混合する。得られたスラリーを使用して、例えばダイコータ法やドクターブレード法により、基材上に例えば厚み0.8μm以下の帯状の誘電体グリーンシートを塗工して乾燥させる。
次に、誘電体グリーンシートの表面に、有機バインダを含む内部電極形成用の金属導電ペーストをスクリーン印刷、グラビア印刷等により印刷することで、極性の異なる一対の外部電極に交互に引き出される内部電極層パターン(第1パターン)を配置する。金属導電ペーストには、共材としてセラミック粒子を添加する。セラミック粒子の主成分は、特に限定するものではないが、誘電体層11の主成分セラミックと同じであることが好ましい。例えば、平均粒子径が50nm以下のBaTiOを均一に分散させてもよい。
次に、逆パターン材料に、エチルセルロース系等のバインダと、ターピネオール系等の有機溶剤とを加え、ロールミルにて混練して逆パターンペーストを得た。誘電体グリーンシート上において、内部電極層パターンが印刷されていない周辺領域に逆パターンペーストを印刷することで逆パターン(第2パターン)を配置し、内部電極層パターンとの段差を埋める。
その後、内部電極層パターンおよび逆パターンが印刷された誘電体グリーンシートを所定の大きさに打ち抜いて、打ち抜かれた誘電体グリーンシートを、基材を剥離した状態で、内部電極層12と誘電体層11とが互い違いになるように、かつ内部電極層12が誘電体層11の長さ方向両端面に端縁が交互に露出して極性の異なる一対の外部電極20a,20bに交互に引き出されるように、所定層数(例えば100〜500層)だけ積層する。積層した誘電体グリーンシートの上下にカバー層13となるカバーシートを圧着させ、所定チップ寸法(例えば1.0mm×0.5mm)にカットし、その後に外部電極20a,20bとなる金属導電ペーストを、カットした積層体の両側面にディップ法等で塗布して乾燥させる。これにより、積層セラミックコンデンサ100の成型体が得られる。
(焼成工程)
このようにして得られた成型体を、250〜500℃のN雰囲気中で脱バインダ処理した後に、酸素分圧10−5〜10−8atmの還元雰囲気中で1100〜1300℃で10分〜2時間焼成することで、各化合物が焼結して粒成長する。このようにして、積層セラミックコンデンサ100が得られる。
(再酸化処理工程)
その後、Nガス雰囲気中で600℃〜1000℃で再酸化処理を行ってもよい。
(めっき処理工程)
その後、めっき処理により、外部電極20a,20bに、Cu,Ni,Sn等の金属コーティングを行ってもよい。
本実施形態に係る製造方法によれば、逆パターン材料における主成分セラミックに対するMn,SiおよびBのそれぞれの濃度が、誘電体材料における主成分セラミックに対するMn,SiおよびBのそれぞれの濃度よりも高くなる。この場合、逆パターン層17の焼結性が高くなり、逆パターン層17と内部電極層12との焼結収縮挙動の差が小さくなる。すなわち、サイドマージン領域16と容量領域14との焼結収縮挙動の差が小さくなる。それにより、内部電極層12の端部と逆パターン層17との間の隙間の発生を抑制することができる。この場合、水分の侵入が抑制されて耐湿性が向上する。その結果、誘電体層11の寿命特性が向上し、積層セラミックコンデンサ100の信頼性が向上する。
なお、逆パターン材料における主成分セラミックに対するMnが多すぎると、Mnが容量領域14の誘電体層11に拡散することに起因して容量領域14の容量が低下するおそれがある。そこで、逆パターン材料における主成分セラミックに対するMnの濃度に上限を設けることが好ましい。本実施形態においては、一例として、逆パターン材料におけるMn濃度が2.5atm%以下となるように調整することが好ましい。一方、逆パターン材料における主成分セラミックに対するMnが少なすぎると、逆パターン層17に高い焼結性が得られずに、粒成長に伴って内部電極層12の端部と逆パターン層17との間に隙間が生じ、誘電体層11の寿命特性が低下するおそれがある。そこで、逆パターン材料における主成分セラミックに対するMn濃度に下限を設けることが好ましい。本実施形態においては、一例として、逆パターン材料におけるMn濃度が0.5atm%以上となるように調整することが好ましい。誘電体層11に良好な容量および良好な寿命特性を両立させる観点から、逆パターン材料におけるMn濃度が2.25atm%±0.25atm%となるように調整することがより好ましい。
逆パターン材料における主成分セラミックに対するSiが多すぎると、逆パターン層17の粒成長領域が内部電極層12の端部付近まで到達し、内部電極層12に応力が生じて内部電極層12に構造欠陥が生成し、寿命特性が低下するおそれがある。そこで、逆パターン材料における主成分セラミックに対するSi濃度に上限を設けることが好ましい。本実施形態においては、一例として、逆パターン材料におけるSi濃度が2.5atm%以下となるように調整することが好ましい。一方、逆パターン材料における主成分セラミックに対するSiが少なすぎると、逆パターン層17に高い焼結性が得られずに、内部電極層12の端部と逆パターン層17との間に隙間が生じ、誘電体層11の寿命特性が低下するおそれがある。そこで、逆パターン材料における主成分セラミックに対するSi濃度に下限を設けることが好ましい。本実施形態においては、一例として、逆パターン材料におけるSi濃度が1.5atm%以上となるように調整することが好ましい。逆パターン層17における粒成長の抑制および良好な焼結性を両立させる観点から、逆パターン材料におけるSi濃度が2.25atm%±0.25atm%となるように調整することがより好ましい。
逆パターン材料における主成分セラミックに対するBが多すぎると、逆パターン層17の粒成長領域が内部電極層12の端部付近まで到達し、内部電極層12に応力が生じて内部電極層12に構造欠陥が生成し、寿命特性が低下するおそれがある。そこで、逆パターン材料における主成分セラミックに対するB濃度に上限を設けることが好ましい。本実施形態においては、一例として、逆パターン材料におけるB濃度が0.3atm%以下となるように調整することが好ましい。一方、逆パターン材料における主成分セラミックに対するBが少なすぎると、逆パターン層17に高い焼結性が得られずに、内部電極層12の端部と逆パターン層17との間に隙間が生じ、誘電体層11の寿命特性が低下するおそれがある。そこで、逆パターン材料における主成分セラミックに対するB濃度に下限を設けることが好ましい。本実施形態においては、一例として、逆パターン材料におけるB濃度が0.2atm%以上となるように調整することが好ましい。逆パターン層17における粒成長の抑制および良好な焼結性を両立させる観点から、逆パターン材料におけるB濃度が0.25atm%±0.05atm%となるように調整することがより好ましい。
以下、実施形態に係る積層セラミックコンデンサを作製し、特性について調べた。
(実施例1〜12)
(誘電体材料の作製)
チタン酸バリウム粉末(平均粒子径0.1μm)100atm%に対して、Ho濃度が0.75atm%、Mn濃度が0.08atm%、V濃度が0.09atm%、Si濃度が1.15atm%、B濃度が0.13atm%となるようにHo、MnCO、V、SiO、およびBを秤量し、ボールミルで十分に湿式混合粉砕して誘電体材料を得た。
(逆パターン材料の作製)
実施例1〜12において、チタン酸バリウム粉末(平均粒子径0.1μm)100atm%に対し、Ho濃度が0.75atm%、V濃度が0.09atm%となるようにHoおよびVを秤量した。逆パターン材料におけるMn濃度が、実施例1では2.00atm%、実施例2では2.25atm%、実施例3では2.50atm%、実施例4では3.00atm%となるようにMnCOを秤量した。実施例1〜4では、逆パターン材料におけるSi濃度が2.00atm%、B濃度が0.25atm%となるように、SiOおよびBを秤量した。逆パターン材料におけるSi濃度が、実施例5では1.50atm%、実施例6では2.00atm%、実施例7では2.50atm%、実施例8では3.00atm%となるように、SiOを秤量した。実施例5〜8では、逆パターン材料におけるMn濃度が2.25atm%、B濃度が0.25atm%となるように、MnCOおよびBを秤量した。逆パターン材料におけるB濃度が、実施例9では0.20atm%、実施例10では0.25atm%、実施例11では0.30atm%、実施例12では0.50atm%となるように、Bを秤量した。実施例9〜12では、逆パターン材料におけるMn濃度が2.25atm%、Si濃度が2.00atm%となるように、MnCOおよびSiOを秤量した。その後、ボールミルで十分に湿式混合粉砕して逆パターン材料を得た。
(逆パターンペーストの作製)
逆パターン材料に有機バインダとしてエチルセルロース系、溶剤としてターピネオール系を加えてロールミルにて混練して逆パターンペーストを得た。
(積層セラミックコンデンサの作製)
誘電体材料に有機バインダとしてブチラール系、溶剤としてトルエン、エチルアルコールを加えてドクターブレード法にて1.2μmのグリーンシートを作製した。得られたシートに内電用ペーストをスクリーン印刷して内部電極を形成、逆パターンペーストを内部電極が無い部分にスクリーン印刷して内部電極の段差を埋めた。印刷したシートを250枚重ね、その上下にカバーシートをそれぞれ30μmずつ積層した。その後、熱圧着により積層体を得て、所定の形状に切断した。得られた積層体にNi外部電極をディップ法で形成し、N雰囲気で脱バインダ処理の後、還元雰囲気下(O分圧:10−5〜10−8atm)、1250℃で焼成して焼結体を得た。形状寸法は、長さ0.6mm、幅0.3mm、高さ0.3mmであった。焼結体をN雰囲気下800℃の条件で再酸化処理を行った後、めっき処理して外部電極端子の表面にCu,Ni,Snの金属コーティングを行い、積層セラミックコンデンサを得た。なお焼成後においてNi内部電極の厚みは1.0μmであった。
(比較例1)
比較例1においては、逆パターン材料を作製する工程において、チタン酸バリウム粉末(平均粒子径0.1μm)100atm%に対し、Ho濃度が0.75atm%、Mn濃度が2.25atm%、V濃度が0.09atm%、Si濃度が1.00atm%、B濃度が0.25atm%となるように、Ho、MnCO、V、SiO、およびBを秤量した。その他の条件は実施例1〜12と同様とした。
(比較例2)
比較例2においては、逆パターン材料を作製する工程において、チタン酸バリウム粉末(平均粒子径0.1μm)100atm%に対し、焼成後の逆パターン層17におけるHo濃度が0.75atm%、Mn濃度が2.25atm%、V濃度が0.09atm%、Si濃度が2.00atm%、B濃度が0.10atm%となるように、Ho、MnCO、V、SiO、およびBを秤量した。その他の条件は実施例1〜12と同様とした。
(分析)
実施例1〜12および比較例1,2に対してHALT(高温加速寿命試験:Highly Accelerated Limit Test)不良率および容量取得率を測定した。HALT不良率の測定においては、125℃−12Vdc−120min−100個のHALT試験を実施し、ショート不良率10%未満を合格(○)とし、10%以上20%未満を(△)とし、20%以上を不合格(×)とした。容量取得率の測定においては、容量をLCRメーターにて測定した。この測定値と、誘電体材料の誘電率(予め誘電体材料のみでφ=10mm×T=1mmの円板状焼結体を作製して容量を測定し、誘電率を算出)、内部電極の交差面積、誘電体セラミック層厚み、積層枚数から計算される設計値を比較し、容量取得率(測定値/設計値×100)が90%〜105%のものを合格(○)とし、90%未満のものを(△)とした。
図6は、測定結果を示す図である。実施例1〜12のいずれにおいても、HALT不良率が20%未満となった。これは、逆パターン材料におけるMn,SiおよびBのそれぞれの濃度が誘電体材料におけるMn,SiおよびBのそれぞれの濃度よりも高くなったことで逆パターン層17の焼結性が高くなり、逆パターン層17と内部電極層12との焼結収縮挙動の差が小さくなったからであると考えられる。一方、比較例1,2では、HALT不良率が20%を上回った。比較例1では、逆パターン材料におけるSi濃度が誘電体材料におけるSi濃度よりも低くなったことで逆パターン層17の焼結性が低くなり、逆パターン層17と内部電極層12との焼結収縮挙動の差を十分に小さくできなかったからであると考えられる。比較例2では、逆パターン材料におけるB濃度が誘電体材料におけるB濃度よりも低くなったことで逆パターン層17の焼結性が低くなり、逆パターン層17と内部電極層12との焼結収縮挙動の差を十分に小さくできなかったからであると考えられる。
また、実施例4に対して実施例1〜3の容量取得率が高くなった。この結果により、逆パターン材料におけるMn濃度を、2.5atm%以下とすることで誘電体層11へのMnの拡散を抑制できたものと考えられる。
また、実施例8に対して実施例5〜7のHALT不良率が低くなった。この結果により、逆パターン材料におけるSi濃度を2.5atm%以下とすることで逆パターン層17の粒成長を抑制できたものと考えられる。また、実施例5〜7のHALT不良率が低くなった結果から、逆パターン材料におけるSi濃度を1.5atm%以上とすることで逆パターン層17に高い焼結性が得られものと考えられる。
また、実施例12に対して実施例9〜11のHALT不良率が低くなった。この結果により、逆パターン材料におけるB濃度を、0.3atm%以下とすることで逆パターン層17の粒成長を抑制できたものと考えられる。また、実施例9〜11のHALT不良率が低くなった結果から、逆パターン材料におけるB濃度を0.2atm%以上とすることで逆パターン層17に高い焼結性が得られたものと考えられる。
以上、本発明の実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
10 積層チップ
11 誘電体層
12 内部電極層
13 カバー層
14 容量領域
15 エンドマージン領域
16 サイドマージン領域
17 逆パターン層
20a,20b 外部電極
100 積層セラミックコンデンサ

Claims (9)

  1. セラミックを主成分とする誘電体層と、内部電極層と、が交互に積層され、略直方体形状を有し、積層された複数の前記内部電極層が交互に対向する2端面に露出するように形成された積層構造と、
    前記積層構造において積層された複数の前記内部電極層が前記2端面以外の2側面に延びた端部を覆うように設けられ、セラミックを主成分とするサイドマージン領域と、を備え、
    前記サイドマージン領域における主成分セラミックに対するMn,Si,Bのそれぞれの濃度は、前記積層構造の前記誘電体層における主成分セラミックに対するMn,Si,Bのそれぞれの濃度よりも高いことを特徴とする積層セラミックコンデンサ。
  2. 前記サイドマージン領域および前記誘電体層の主成分セラミックは、チタン酸バリウムであることを特徴とする請求項1記載の積層セラミックコンデンサ。
  3. 前記内部電極層は、ニッケルを主成分とする請求項1または2に記載の積層セラミックコンデンサ。
  4. 主成分セラミック粒子を含むグリーンシート上に、金属導電ペーストの第1パターンを配置する第1工程と、
    前記グリーンシート上において前記金属導電ペーストの周辺領域に、主成分セラミック粒子を含む第2パターンを配置する第2工程と、
    前記第2工程によって得られた積層単位を複数積層して得られたセラミック積層体を焼成する第3工程と、を含み、
    前記第2パターンにおける主成分セラミックに対するMn,Si,Bのそれぞれの濃度を、前記グリーンシートにおける主成分セラミックに対するMn,Si,Bのそれぞれの濃度よりも高くすることを特徴とする積層セラミックコンデンサの製造方法。
  5. 前記第2パターンにおける主成分セラミックに対するMn濃度は、0.5atm%以上、2.5atm%以下であることを特徴とする請求項4記載の積層セラミックコンデンサの製造方法。
  6. 前記第2パターンにおける主成分セラミックに対するSi濃度は、1.5atm%以上、2.5atm%以下であることを特徴とする請求項4または5に記載の積層セラミックコンデンサの製造方法。
  7. 前記第2パターンにおける主成分セラミックに対するB濃度は、0.2atm%以上、0.3atm%以下であることを特徴とする請求項4〜6のいずれか一項に記載の積層セラミックコンデンサの製造方法。
  8. 前記グリーンシートおよび前記第2パターンの主成分セラミックは、チタン酸バリウムであることを特徴とする請求項4〜7のいずれか一項に記載の積層セラミックコンデンサの製造方法。
  9. 前記第1パターンの主成分金属は、ニッケルであることを特徴とする請求項4〜8のいずれか一項に記載の積層セラミックコンデンサの製造方法。
JP2017033390A 2017-02-24 2017-02-24 積層セラミックコンデンサおよびその製造方法 Pending JP2018139253A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017033390A JP2018139253A (ja) 2017-02-24 2017-02-24 積層セラミックコンデンサおよびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017033390A JP2018139253A (ja) 2017-02-24 2017-02-24 積層セラミックコンデンサおよびその製造方法

Publications (1)

Publication Number Publication Date
JP2018139253A true JP2018139253A (ja) 2018-09-06

Family

ID=63451541

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017033390A Pending JP2018139253A (ja) 2017-02-24 2017-02-24 積層セラミックコンデンサおよびその製造方法

Country Status (1)

Country Link
JP (1) JP2018139253A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190116128A (ko) 2019-07-05 2019-10-14 삼성전기주식회사 커패시터 부품
CN112216510A (zh) * 2019-07-11 2021-01-12 太阳诱电株式会社 陶瓷电子器件及其制造方法
US20220216008A1 (en) * 2021-01-04 2022-07-07 Samsung Electro-Mechanics Co., Ltd. Multilayer electronic component
KR20230032931A (ko) 2021-08-31 2023-03-07 다이요 유덴 가부시키가이샤 세라믹 전자 부품 및 세라믹 전자 부품의 제조 방법

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190116128A (ko) 2019-07-05 2019-10-14 삼성전기주식회사 커패시터 부품
US11657976B2 (en) 2019-07-05 2023-05-23 Samsung Electro-Mechanics Co., Ltd. Capacitor component including reinforcing pattern in a margin/cover portion
US11784007B2 (en) 2019-07-05 2023-10-10 Samsung Electro-Mechanics Co., Ltd. Capacitor component including reinforcing pattern in a margin/cover portion
CN112216510A (zh) * 2019-07-11 2021-01-12 太阳诱电株式会社 陶瓷电子器件及其制造方法
CN112216510B (zh) * 2019-07-11 2024-01-30 太阳诱电株式会社 陶瓷电子器件及其制造方法
US12014877B2 (en) 2019-07-11 2024-06-18 Taiyo Yuden Co., Ltd. Ceramic electronic device and manufacturing method of the same
US20220216008A1 (en) * 2021-01-04 2022-07-07 Samsung Electro-Mechanics Co., Ltd. Multilayer electronic component
US11894193B2 (en) * 2021-01-04 2024-02-06 Samsung Electro-Mechanics Co., Ltd. Multilayer electronic component
KR20230032931A (ko) 2021-08-31 2023-03-07 다이요 유덴 가부시키가이샤 세라믹 전자 부품 및 세라믹 전자 부품의 제조 방법
US12002625B2 (en) 2021-08-31 2024-06-04 Taiyo Yuden Co., Ltd. Ceramic electronic device and manufacturing method of the same

Similar Documents

Publication Publication Date Title
JP6955363B2 (ja) 積層セラミックコンデンサおよびその製造方法
TWI814730B (zh) 積層陶瓷電容器及其製造方法
JP7424740B2 (ja) 積層セラミックコンデンサおよびその製造方法
JP6823976B2 (ja) 積層セラミックコンデンサおよびその製造方法
JP6823975B2 (ja) 積層セラミックコンデンサおよびその製造方法
CN113327768B (zh) 陶瓷电子元件及其制造方法
US10242801B2 (en) Multilayer ceramic capacitor and manufacturing method of multilayer ceramic capacitor
JP6986360B2 (ja) 積層セラミックコンデンサおよびその製造方法
JP2022154959A (ja) セラミック電子部品およびその製造方法
JP2019149392A (ja) 積層セラミックコンデンサおよびその製造方法
JP2018181941A (ja) 積層セラミックコンデンサおよびその製造方法
JP2018195672A (ja) 積層セラミックコンデンサおよびその製造方法
US20190259537A1 (en) Multilayer ceramic capacitor and manufacturing method of the same
JP7545200B2 (ja) セラミック電子部品およびその製造方法
JP2018139253A (ja) 積層セラミックコンデンサおよびその製造方法
KR20240104031A (ko) 적층 세라믹 전자 부품, 및 적층 세라믹 전자 부품의 제조 방법
JP2021082644A (ja) セラミック電子部品の製造方法
JP7015121B2 (ja) 積層セラミックコンデンサおよびその製造方法
JP2020035878A (ja) 積層セラミックコンデンサおよびその製造方法
JP7524269B2 (ja) 積層セラミックコンデンサおよびその製造方法
JP7169069B2 (ja) 積層セラミックコンデンサおよびその製造方法
WO2024038727A1 (ja) 積層セラミック電子部品、および積層セラミック電子部品の製造方法
WO2024180936A1 (ja) 積層セラミック電子部品及びその製造方法