[go: up one dir, main page]

TW202238870A - 具有包括層疊焊盤互連的基板的封裝 - Google Patents

具有包括層疊焊盤互連的基板的封裝 Download PDF

Info

Publication number
TW202238870A
TW202238870A TW111106764A TW111106764A TW202238870A TW 202238870 A TW202238870 A TW 202238870A TW 111106764 A TW111106764 A TW 111106764A TW 111106764 A TW111106764 A TW 111106764A TW 202238870 A TW202238870 A TW 202238870A
Authority
TW
Taiwan
Prior art keywords
pad
substrate
interconnects
package
dielectric layer
Prior art date
Application number
TW111106764A
Other languages
English (en)
Inventor
方崑
延宰賢
黃秀亨
弘博 魏
Original Assignee
美商高通公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商高通公司 filed Critical 美商高通公司
Publication of TW202238870A publication Critical patent/TW202238870A/zh

Links

Images

Classifications

    • H10W90/701
    • H10W20/40
    • H10W20/42
    • H10W20/43
    • H10W70/093
    • H10W70/65
    • H10W70/6565
    • H10W72/07253
    • H10W72/234
    • H10W90/724

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Wire Bonding (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

一種封裝,其包括基板和耦合到該基板的整合裝置。該基板包括至少一個介電層;及包括複數個層疊焊盤互連的複數個互連,其中該複數個層疊焊盤互連穿過該基板的第一表面地嵌入。該複數個層疊焊盤互連包括第一層疊焊盤互連,該第一層疊焊盤互連包括第一焊盤和耦合到第一焊盤的第二焊盤。該封裝進一步包括位於基板的第一表面之上的阻焊層。該阻焊層包括具有第一厚度的第一阻焊層部分;及具有小於第一厚度的第二厚度的第二阻焊層部分。第二阻焊層部分位於該至少一個介電層和該整合裝置之間。

Description

具有包括層疊焊盤互連的基板的封裝
相關申請的交叉引用
本專利申請案請求於2021年3月23日在美國專利局提交的非臨時申請案第17/210,314號的優先權和權益,該申請的全部內容經由援引如同整體在下文全面闡述那樣且出於所有適用目的而被納入於此。
各種特徵涉及包括整合裝置的封裝,尤其涉及包括整合裝置和基板的封裝。
封裝可以包括基板和整合裝置。基板可以包括複數個互連。整合裝置可被耦合到基板的互連。一直存在提供在基板和整合裝置之間具有更精細互連的更小封裝的需求。
各種特徵涉及包括整合裝置的封裝,尤其涉及包括整合裝置和基板的封裝。
一個示例提供了一種包括基板和耦合到該基板的整合裝置的封裝。該基板包括至少一個介電層;及包括複數個層疊焊盤互連的複數個互連,其中該複數個層疊焊盤互連穿過該基板的第一表面地嵌入。
另一示例提供了一種包括基板的裝置。該基板包括至少一個介電層;及包括複數個層疊焊盤互連的複數個互連,其中該複數個層疊焊盤互連穿過該基板的第一表面地嵌入。
另一示例提供了一種用於製造封裝的方法。該方法提供基板,該基板包括至少一個介電層;及包括複數個層疊焊盤互連的複數個互連,其中該複數個層疊焊盤互連穿過該基板的第一表面地嵌入。該方法將整合裝置耦合到該基板。
在以下描述中,提供了具體細節以提供對本案的各個態樣的透徹理解。然而,本領域一般技藝人士將理解,沒有這些具體細節也可以實踐這些態樣。例如,電路可能用方塊圖示出以避免使這些態樣湮沒在不必要的細節中。在其他情況中,公知的電路、結構和技術可能不被詳細示出以免湮沒本案的這些態樣。
本案描述了一種包括基板和耦合到該基板的整合裝置的封裝。該基板包括至少一個介電層;和包括複數個層疊焊盤互連的複數個互連。該複數個層疊焊盤互連穿過基板的第一表面(例如,頂表面)地嵌入。該複數個層疊焊盤互連包括第一層疊焊盤互連,該第一層疊焊盤互連包括第一焊盤和耦合到第一焊盤的第二焊盤。該封裝進一步包括位於基板的第一表面之上的阻焊層。該阻焊層包括具有第一厚度的第一阻焊層部分;及具有小於第一厚度的第二厚度的第二阻焊層部分。第二阻焊層部分可以位於該至少一個介電層和該整合裝置之間。 包括含有層疊焊盤互連的基板的示例性封裝
圖1解說了包括具有層疊焊盤互連的基板的封裝100的平面視圖。封裝100包括基板102、整合裝置103。基板102包括至少一個介電層120、複數個互連122、阻焊層140和阻焊層142。該複數個互連122包括複數個層疊焊盤互連(例如,122a、122b)。
如下文將進一步描述的,該複數個層疊焊盤互連包括第一層疊焊盤互連,該第一層疊焊盤互連包括第一焊盤和耦合到第一焊盤的第二焊盤。在一些實現中,第一焊盤和第二焊盤可被認為是同一焊盤的一部分。在一些實現中,在第一焊盤和第二焊盤之間可以存在或可以不存在介面。
整合裝置103耦合到基板102的第一表面(例如,頂表面)。例如,整合裝置103經由複數個焊柱互連130和複數個焊料互連132耦合到基板102。整合裝置103經由該複數個焊柱互連130和該複數個焊料互連132耦合到複數個層疊焊盤互連(例如,122a)。
如圖1中所示,阻焊層140位於基板102的第一表面(例如,頂表面)之上,並且阻焊層142位於基板102的第二表面(例如,底表面)之上。該複數個互連122可位於該至少一個介電層120之中。該複數個互連122包括複數個層疊焊盤互連(例如,122a、122c)、互連122c和互連122d。互連122d可以是表面互連。互連122d可位於基板102的第二表面(例如,底表面)之上。例如,互連122d可以位於該至少一個介電層120的第二表面(例如,底表面)之上。互連122c被嵌入在基板202的第一表面中。互連122c可以包括嵌入在該至少一個介電層120的第一表面中的跡線。互連122c可以包括位於基板102的該至少一個介電層120中的跡線。
圖2解說了基板102的特寫剖面視圖。如圖2中所示,該複數個層疊焊盤互連可以包括第一層疊焊盤互連122a和第二層疊焊盤互連122b。第一層疊焊盤互連122a穿過基板102的第一表面(例如,頂表面)地嵌入。第一層疊焊盤互連122a包括第一部分222a和第二部分223a。第一部分222a可以包括第一焊盤並且第二部分223a可以包括第二焊盤。第一焊盤可被耦合到第二焊盤。在一些實現中,第一部分222a和第二部分223a可以是同一焊盤(例如,焊盤互連)的一部分。在一些實現中,在第一部分222a(例如,第一焊盤)和第二部分223a(例如,第二焊盤)之間可以存在或可以不存在介面。第一部分222a位於(例如,嵌入)該至少一個介電層120中。第二部分223a位於該至少一個介電層120之上。第一部分222a可以包括第一寬度,並且第二部分223a可以包括第二寬度。寬度可以包括直徑。第一部分222a的第一寬度可以不同於第二部分223a的第二寬度。在圖2中,第一部分222a的第一寬度大於第二部分223a的第二寬度。然而,第二寬度可以大於第一寬度。在一些實現中,第一寬度可以與第二寬度相同。第二部分223a可以具有約15微米或更小(例如,12-15微米)的厚度。第一層疊焊盤互連122a耦合到互連122h。互連122h耦合到第一部分222a。互連122h可以是位於該至少一個介電層120中的跡線。
同樣如圖2中所示,第二層疊焊盤互連122b穿過基板102的第一表面地嵌入。第二層疊焊盤互連122b包括第一部分222b和第二部分223b。第一部分222b可以包括第一焊盤並且第二部分223b可以包括第二焊盤。第一焊盤可被耦合到第二焊盤。在一些實現中,第一部分222b和第二部分223b可以是同一焊盤(例如,焊盤互連)的一部分。在一些實現中,在第一部分222b(例如,第一焊盤)和第二部分223b(例如,第二焊盤)之間可以存在或可以不存在介面。第一部分222b位於(例如,嵌入)該至少一個介電層120中。第二部分223b位於該至少一個介電層120之上。第一部分222b可以包括第一寬度,並且第二部分223b可以包括第二寬度。寬度可以包括直徑。第一寬度可不同於第二寬度。在一些實現中,第一寬度可以與第二寬度相同。在圖2中,第一部分222b的第一寬度小於第二部分223b的第二寬度。然而,第二寬度可以小於第一寬度。第二部分223a可以具有約15微米或更小(例如,12-15微米)的厚度。第二層疊焊盤互連122b耦合到互連122i。互連122i耦合到第一部分222b。互連122i可以是位於該至少一個介電層120中的通孔。
第二部分223a及/或223b可以是互連的突出部分。即,第二部分223a及/或223b可以從該至少一個介電層120突出。第二部分223a和223b(例如,第二焊盤)可以包括晶種層。層疊焊盤互連(例如,122a)的最小線寬(L)可以是約10微米。各層疊焊盤互連之間的最小間隔(S)可以是約10微米。層疊焊盤互連和互連之間的最小間隔(S)可以是約10微米。在一些實現中,被配置成耦合到焊柱互連的兩個相鄰層疊焊盤互連(在這兩個相鄰層疊焊盤互連之間具有兩條跡線)之間的最小節距約為60微米。例如,層疊焊盤互連122f和122g(如圖3中所示)之間的最小節距可以是約60微米。
對至少圖2中所示的配置有若干技術優勢。第一,層疊焊盤互連有助於減小各互連之間的節距以獲得簡單的信號路由而不減少信號跡線,因此可以在給定區域中提供更多互連。第二,層疊焊盤互連(例如,122a)的突出部分可以有助於限制焊料互連擴展到毗鄰跡線中,從而降低短路的風險。如下文將進一步描述的,使用具有經減薄部分的阻焊層可以進一步降低由於焊料互連擴展而導致的短路的可能性。類似的技術優勢也在本案中所描述的其他基板中得到。
圖3解說了基板302。基板302與圖1和圖2的基板102相似,由此包括與基板102相似的組件。如圖3中所示,基板302包括位於基板302的第一表面之上(例如,位於至少一個介電層120的第一表面之上)的阻焊層140。阻焊層140可以包括第一阻焊層部分340a和第二阻焊層部分340b。第一阻焊層部分340a具有第一厚度,並且第二阻焊層部分340b具有小於第一厚度的第二厚度。第二阻焊層部分340b可以具有大於層疊焊盤互連(例如,122a、122b)的第二部分(例如,223a)的厚度的第二厚度。第二阻焊層部分340b可以位於該至少一個介電層120和該整合裝置103之間。第二阻焊層部分340b可以位於互連122c和層疊焊盤互連122a的第一部分222a之上。
如圖3中所示,封裝300包括整合裝置103和基板302。整合裝置103耦合到基板302的第一表面(例如,頂表面)。例如,整合裝置103經由複數個焊柱互連130和複數個焊料互連132耦合到基板302。整合裝置103經由該複數個焊柱互連130和該複數個焊料互連132耦合到複數個層疊焊盤互連(例如,122a)。
圖4解說了基板402。基板402與圖1-2的基板102和基板302相似,由此包括與基板102和302相似的組件。如圖4中所示,基板402包括位於基板402的第一表面之上(例如,位於至少一個介電層120的第一表面之上)的阻焊層140。阻焊層140可以包括第一阻焊層部分440a和第二阻焊層部分440b。第一阻焊層部分440a具有第一厚度,並且第二阻焊層部分440b具有小於第一厚度的第二厚度。第二阻焊層部分440b可以具有與層疊焊盤互連(例如,122a、122b)的第二部分(例如,223a)的厚度大致相同的第二厚度。第二阻焊層部分440b可以位於該至少一個介電層120和該整合裝置103之間。第二阻焊層部分440b可以位於互連122c之上。
如圖4中所示,封裝400包括整合裝置103和基板402。整合裝置103耦合到基板402的第一表面(例如,頂表面)。例如,整合裝置103經由複數個焊柱互連130和複數個焊料互連132耦合到基板402。整合裝置103經由該複數個焊柱互連130和該複數個焊料互連132耦合到複數個層疊焊盤互連(例如,122a)。
圖5解說了基板502。基板502與圖1-2的基板102和基板302相似,並且由此包括與基板102和302相似的組件。如圖5中所示,基板502包括位於基板502的第一表面之上(例如,位於至少一個介電層120的第一表面之上)的阻焊層140。阻焊層140可以包括第一阻焊層部分540a和第二阻焊層部分540b。第一阻焊層部分540a具有第一厚度,並且第二阻焊層部分540b具有小於第一厚度的第二厚度。第二阻焊層部分540b可以具有小於層疊焊盤互連(例如,122a、122b)的第二部分(例如,223a)的厚度的第二厚度。第二阻焊層部分540b可以位於該至少一個介電層120和該整合裝置103之間。第二阻焊層部分540b可以位於互連122c和層疊焊盤互連122a的第一部分222a之上。
可以經由在特定阻焊層部分上使用噴砂製程來實現較薄的阻焊層部分。圖1-5解說了具有倒T形垂直橫截面的層疊焊盤互連。在一些實現中,層疊焊盤互連可以具有T形垂直橫截面。圖6-9解說了包括具有T形橫截面的層疊焊盤互連的基板。
如圖5中所示,封裝500包括整合裝置103和基板502。整合裝置103耦合到基板502的第一表面(例如,頂表面)。例如,整合裝置103經由複數個焊柱互連130和複數個焊料互連132耦合到基板502。整合裝置103經由該複數個焊柱互連130和該複數個焊料互連132耦合到複數個層疊焊盤互連(例如,122a)。
圖6解說了基板602。基板602與圖1和圖2的基板102相似,由此包括與基板102相似的組件。如圖6中所示,基板602包括該複數個層疊焊盤互連122b和122e。層疊焊盤互連122e類似於圖1-2中所描述的層疊焊盤互連。
層疊焊盤互連122e穿過基板102的第一表面地嵌入。層疊焊盤互連122e包括第一部分222e和第二部分223e。第一部分222e可以包括第一焊盤並且第二部分223e可以包括第二焊盤。第一焊盤可被耦合到第二焊盤。在一些實現中,第一部分222e(例如,第一焊盤)和第二部分223e(例如,第二焊盤)可以是同一焊盤(例如,焊盤互連)的一部分。在一些實現中,在第一部分222e和第二部分223e之間可以存在或可以不存在介面。第一部分222e位於(例如,嵌入)至少一個介電層120中。第二部分223e位於該至少一個介電層120之上。第一部分222e可以包括第一寬度,並且第二部分223a可以包括第二寬度。寬度可以包括直徑。第一寬度可不同於第二寬度。在圖6中,第一部分222e的第一寬度小於第二部分223e的第二寬度。然而,第二寬度可以小於第一寬度。第二部分223e可以具有約15微米或更小(例如,12-15微米)的厚度。第一層疊焊盤互連122e耦合到互連122j。互連122j耦合到第一部分222e。互連122j可以是位於該至少一個介電層120中的跡線。
阻焊層140位於基板302的第一表面之上(例如,位於至少一個介電層120的第一表面之上)。阻焊層140可以包括第一阻焊層部分340a和第二阻焊層部分340b。第一阻焊層部分340a具有第一厚度,並且第二阻焊層部分340b具有小於第一厚度的第二厚度。第二阻焊層部分340b可以具有大於層疊焊盤互連(例如,122a、122b)的第二部分(例如,223a)的厚度的第二厚度。第二阻焊層部分340b可以位於該至少一個介電層120和該整合裝置103之間。第二阻焊層部分340b可以位於互連122c和層疊焊盤互連122a的第一部分222a之上。
如圖6中所示,封裝600包括整合裝置103和基板602。整合裝置103耦合到基板602的第一表面(例如,頂表面)。例如,整合裝置103經由複數個焊柱互連130和複數個焊料互連132耦合到基板602。整合裝置103經由該複數個焊柱互連130和該複數個焊料互連132耦合到複數個層疊焊盤互連(例如,122e)。
圖7解說了基板702。基板702與圖1和圖2的基板102和基板602相似,由此包括與基板102和602相似的組件。如圖7中所示,基板702包括位於基板702的第一表面之上(例如,位於至少一個介電層120的第一表面之上)的阻焊層140。阻焊層140可以包括第一阻焊層部分740a和第二阻焊層部分740b。第一阻焊層部分740a具有第一厚度,並且第二阻焊層部分740b具有小於第一厚度的第二厚度。第二阻焊層部分740b可以具有大於層疊焊盤互連(例如,122a、122b)的第二部分(例如,223e)的厚度的第二厚度。第二阻焊層部分740b可以位於該至少一個介電層120和該整合裝置103之間。第二阻焊層部分740b可以位於互連122c和層疊焊盤互連122a的第一部分222a之上。
如圖7中所示,封裝700包括整合裝置103和基板702。整合裝置103耦合到基板702的第一表面(例如,頂表面)。例如,整合裝置103經由複數個焊柱互連130和複數個焊料互連132耦合到基板702。整合裝置103經由該複數個焊柱互連130和該複數個焊料互連132耦合到複數個層疊焊盤互連(例如,122e)。
圖8解說了基板802。基板802與圖1-2的基板102和基板602相似,由此包括與基板102和602相似的組件。如圖8中所示,基板802包括位於基板802的第一表面之上(例如,位於至少一個介電層120的第一表面之上)的阻焊層140。阻焊層140可以包括第一阻焊層部分840a和第二阻焊層部分840b。第一阻焊層部分840a具有第一厚度,並且第二阻焊層部分840b具有小於第一厚度的第二厚度。第二阻焊層部分840b可以具有與層疊焊盤互連(例如,122e、122b)的第二部分(例如,223e)的厚度大致相同的第二厚度。第二阻焊層部分840b可以位於該至少一個介電層120和該整合裝置103之間。第二阻焊層部分840b可以位於互連122c之上。
如圖8中所示,封裝800包括整合裝置103和基板802。整合裝置103耦合到基板802的第一表面(例如,頂表面)。例如,整合裝置103經由複數個焊柱互連130和複數個焊料互連132耦合到基板802。整合裝置103經由該複數個焊柱互連130和該複數個焊料互連132耦合到複數個層疊焊盤互連(例如,122e)。
圖9解說了基板902。基板902與圖1-2的基板102和基板602相似,由此包括與基板102和602相似的組件。如圖9中所示,基板902包括位於基板902的第一表面之上(例如,位於至少一個介電層120的第一表面之上)的阻焊層140。阻焊層140可以包括第一阻焊層部分940a和第二阻焊層部分940b。第一阻焊層部分940a具有第一厚度,並且第二阻焊層部分940b具有小於第一厚度的第二厚度。第二阻焊層部分940b可以具有小於層疊焊盤互連(例如,122e、122b)的第二部分(例如,223e)的厚度的第二厚度。第二阻焊層部分940b可以位於該至少一個介電層120和該整合裝置103之間。第二阻焊層部分940b可以位於互連122c和層疊焊盤互連122a的第一部分222a之上。
可以經由在特定阻焊層部分上使用噴砂製程來實現較薄的阻焊層部分。
如圖9中所示,封裝900包括整合裝置103和基板902。整合裝置103耦合到基板902的第一表面(例如,頂表面)。例如,整合裝置103經由複數個焊柱互連130和複數個焊料互連132耦合到基板902。整合裝置103經由該複數個焊柱互連130和該複數個焊料互連132耦合到複數個層疊焊盤互連(例如,122e)。
該整合裝置(例如,103)可包括晶粒(例如,半導體裸晶粒)。整合裝置可以包括功率管理積體電路(PMIC)。該整合裝置可以包括應用處理器。整合裝置可以包括射頻(RF)裝置、被動裝置、濾波器、電容器、電感器、天線、發射器、接收器、基於砷化鎵(GaAs)的整合裝置、表面聲波(SAW)濾波器、體聲波(BAW)濾波器、發光二極體(LED)整合裝置、基於矽(Si)的整合裝置、基於碳化矽(SiC)的整合裝置、記憶體、功率管理處理器、及/或其組合。整合裝置(例如,103)可包括至少一個電子電路(例如,第一電子電路、第二電子電路等)。
該複數個層疊焊盤互連(例如,122a、122e)可以具有第一最小節距和第一最小線寬(L)和間隔(S)(例如,L/S)。在一些實現中,該複數個層疊焊盤互連的第一最小線和間隔(L/S)為約10/10微米(µm)(例如,約10微米(µm)的最小線寬、約10微米(µm)的最小間隔)。
不同實現可以使用不同基板。基板(例如,102、302、402、502、602、702、802、902)可以包括嵌入式跡線基板(ETS)。該基板可以具有不同數目的金屬層(例如,10個金屬層)。該至少一個介電層120可包括預浸料。以下在圖10A-10C中進一步描述製造基板的示例。如將在以下進一步描述的,在一些實現中,基板202可以使用改良型半加成製程(mSAP)或半加成製程(SAP)來製造。 用於製造包括層疊焊盤互連的基板的示例性工序
在一些實現中,製造基板包括若干製程。圖10A-10D解說了用於提供或製造基板的示例性工序。在一些實現中,圖10A-10D的工序可用來提供或製造圖3的基板302。然而,圖10A-10D的製程可用來製造本案中所描述的任何基板(例如,102、402、502、602、702、802、902)。
應當注意,圖10A-10D的工序可以組合一或多個階段以簡化及/或闡明用於提供或製造基板的工序。在一些實現中,可改變或修改各製程的次序。在一些實現中,可以替代或置換一或多個製程,而不會脫離本案的範圍。
如圖10A中所示,階段1解說了提供芯層1000之後的狀態。芯層1000包括金屬層1001。該金屬層1001可包括晶種層(例如,銅晶種層)。另一金屬層可位於芯層的另一側。注意,以下製程將經由在芯層的一側上形成互連和介電層的製造製程來描述。然而,在一些實現中,互連和介電層可以形成在芯層1000的兩側。芯層1000是用作基底的載體的示例。在一些實現中,可以使用其他載體,諸如玻璃或石英。
階段2解說了在芯層1000和金屬層1001之上形成互連1002之後的狀態。互連1002可以從金屬層圖案化。可以使用鍍敷製程和蝕刻製程來形成該金屬層和互連。
階段3解說了在芯層1000和互連1002之上形成介電層1020之後的狀態。介電層1020可包括聚醯亞胺。然而,不同實現可以將不同材料用於介電層。
階段4解說了在介電層1020中形成複數個腔1010之後的狀態。可以使用蝕刻製程(例如,光刻製程)或雷射製程來形成該複數個腔1010。
階段5解說了在介電層1020之中和之上形成互連1012之後的狀態。例如,可以形成通孔、焊盤及/或跡線。可以使用鍍敷製程來形成這些互連。
階段6解說了在介電層1020之上形成另一介電層1022之後的狀態。介電層1022可以是與介電層1020相同的材料。然而,不同實現可以將不同材料用於介電層。
如圖10B中示出的,階段7解說了在介電層1022中形成複數個腔1030之後的狀態。可以使用蝕刻製程或雷射製程來形成腔1030。
階段8解說了在介電層1022之中和之上形成互連1014之後的狀態。例如,可以形成通孔、焊盤及/或跡線。可以使用鍍敷製程來形成這些互連。
階段9解說了在介電層1022之上形成另一介電層1024之後的狀態。介電層1024可以是與介電層1020相同的材料。然而,不同實現可以將不同材料用於介電層。
階段10解說了在介電層1024中形成複數個腔1040之後的狀態。可以使用蝕刻製程或雷射製程來形成腔1040。
如圖10C中示出的,階段11解說了在介電層1024之中和之上形成互連1016之後的狀態。例如,可以形成通孔、焊盤及/或跡線。可以使用鍍敷製程來形成這些互連。
互連1002、1012、1014及/或1016中的一些或全部可以定義基板102的複數個互連122。介電層1020、1022、1024可以由至少一個介電層120表示。
階段12解說了芯層1000與介電層120解耦(例如,移除、研磨)之後從而留下具有金屬層1001的基板102的狀態。金屬層1001可包括晶種層。
階段13解說了金屬層1001已被圖案化以形成層疊焊盤之後的狀態。例如,金屬層1001可以被圖案化以形成部分223a和部分223b,如圖3中所描述的。部分223a和部分223b可以從該至少一個介電層120突出。可以使用蝕刻製程來形成部分223a和部分223b。部分223a和部分223b可以是該複數個層疊焊盤互連的一部分。
如圖10D中所示,階段14解說了在基板102之上形成阻焊層140和阻焊層142之後的狀態。阻焊層140形成於介電層120的第一表面(例如,基板的第一表面)之上。阻焊層142形成於介電層120的第二表面(例如,基板的第二表面)之上。(諸)沉積製程可用來形成阻焊層140和阻焊層142。阻焊層140和阻焊層142可以是基板102的一部分。
階段15解說了在阻焊層140的部分已被減薄之後的狀態。在減薄之後,阻焊層140包括阻焊層部分340a和阻焊層部分340b。阻焊層部分340具有第一厚度並且阻焊層部分340b具有不同於第一厚度的第二厚度。可以使用噴砂製程來形成經減薄阻焊層部分。例如,應被減薄的阻焊層部分可被暴露於噴砂製程。不同的實現針對阻焊層部分340b可以具有不同的厚度。階段15解說了包括層疊焊盤互連(例如,122a、122b)和具有可變厚度的阻焊層140的基板302。
不同實現可使用不同製程來形成(諸)金屬層。在一些實現中,化學氣相沉積(CVD)製程及/或物理氣相沉積(PVD)製程用於形成(諸)金屬層。例如,可使用濺鍍製程、噴塗製程、及/或鍍敷製程來形成(諸)金屬層。 用於製造包括層疊焊盤互連的基板的方法的示例性流程圖
在一些實現中,製造基板包括若干製程。圖11解說了用於提供或製造基板的方法1100的示例性流程圖。在一些實現中,圖11的方法1100可用來提供或製造圖1的基板。例如,圖11的方法可用來製造基板102。圖11的方法1100將用於描述製造基板302。
應當注意,圖11的方法可以組合一或多個製程以便簡化及/或闡明用於提供或製造基板的方法。在一些實現中,可改變或修改各製程的次序。
該方法(在1105)提供包括金屬層1001的芯層1000。不同實現可將不同材料用於芯層。注意,芯層是可使用的載體的示例。然而,可以使用其他載體。例如,載體可包括基板、玻璃、石英及/或載體帶。圖10A的階段1解說和描述了在提供具有金屬層的芯層之後的狀態的示例。
該方法(在1110)在芯層1000和金屬層1001之上形成金屬層。該金屬層可被圖案化以形成互連1002。可以使用鍍敷製程來形成金屬層和互連。圖10A的階段2解說和描述了在形成金屬層和互連1002之後的狀態的示例。
該方法(在1115)在芯層1000、金屬層1001和互連1002之上形成介電層1020。介電層1020可包括聚醯亞胺。形成介電層還可包括在介電層1020中形成複數個腔(例如,1010)。可以使用蝕刻製程(例如,光刻)或雷射製程來形成該複數個腔。圖10A的階段3-4解說和描述了形成介電層並且在該介電層中形成腔的示例。
該方法(在1120)在該介電層之中和之上形成互連。例如,可在介電層1020之中和之上形成互連1012。可以使用鍍敷製程來形成這些互連。形成互連可以包括在介電層之上及/或之中提供圖案化金屬層。圖10A的階段5解說和描述了在介電層之中和之上形成互連的示例。
該方法(在1125)在介電層1020和這些互連之上形成介電層1022。介電層1022可包括聚醯亞胺。形成介電層還可包括在介電層1022中形成複數個腔(例如,1030)。可以使用蝕刻製程或雷射製程來形成該複數個腔。圖10A-10B的階段6-7解說了形成介電層並且在該介電層中形成腔。
該方法(在1130)在該介電層之中及/或之上形成互連。例如,可以形成互連1014。可以使用鍍敷製程來形成這些互連。形成互連可以包括在介電層之上和之中提供圖案化金屬層。圖10B的階段8解說和描述了在介電層之中和之上形成互連的示例。
該方法可以形成附加介電層和附加互連,如在1125和1130處所描述的。圖10B-11C的階段9-10解說和描述了在介電層之中和之上形成附加互連的示例。
一旦形成所有介電層和附加互連,該方法就可(在1135)從介電層1020解耦(例如,移除、研磨)該芯層(例如,1000),從而留下具有金屬層1001的基板。該方法還可以(在1135)經由將金屬層1001圖案化成焊盤來形成層疊焊盤互連。蝕刻製程可用於圖案化金屬層1001。圖10C的階段12解說並描述了在解耦芯層之後的狀態的示例。圖10C的階段13解說並描述了圖案化金屬層以形成層疊焊盤的示例。
該方法可(在1140)在該基板之上形成阻焊層(例如,140、142)。可使用沉積製程來形成阻焊層。圖10D的階段14解說並描述了在形成阻焊層之後的狀態的示例。
該方法可(在1140)減薄阻焊層的各部分。例如,阻焊層140可以在所選擇的位置被減薄,以使得阻焊層140包括第一阻焊層部分340a和第二阻焊層部分340b。第一阻焊層部分340a可以具有第一厚度並且第二阻焊層部分340b可以具有小於第一厚度的第二厚度。阻焊層被減薄的程度可隨不同的實現而變化。在一些實現中,噴砂製程可用於減薄阻焊層的各部分。圖10D的階段15解說並描述了在對阻焊層減薄之後的狀態的示例。
不同實現可使用不同製程來形成(諸)金屬層。在一些實現中,化學氣相沉積(CVD)製程及/或物理氣相沉積(PVD)製程用於形成(諸)金屬層。例如,可使用濺鍍製程、噴塗製程、及/或鍍敷製程來形成(諸)金屬層。 用於製造包括含有層疊焊盤互連的基板的封裝的示例性工序
圖12解說了用於提供或製造包括含有層疊焊盤互連的基板的封裝的示例性工序。在一些實現中,圖12的工序可用於提供或製造圖1的包括含有層疊焊盤互連的基板的封裝100、或本案中所描述的任何封裝(例如,300、400、500、600、700、800、900)。
應當注意,圖12的工序可以組合一或多個階段以簡化及/或闡明用於提供或製造封裝的工序。在一些實現中,可以改變或修改各製程的次序。在一些實現中,可以替代或置換一或多個製程,而不會脫離本案的範圍。圖12的工序可用來一次製造一個封裝或若干封裝(作為晶圓的一部分)。
如圖12中所示,階段1解說了在提供基板102之後的狀態。基板102可以由供應商提供或被製造。可以使用與圖10A-10D中所示的製程類似的製程來製造基板102。然而,不同實現可以使用不同的製程來製造基板102。可用來製造基板102的製程的示例包括半加成製程(SAP)和改良型半加成製程(mSAP)。基板102包括至少一個介電層120和複數個互連122。該複數個互連122可以包括層疊焊盤互連(例如,122a、122b)。基板102可以包括嵌入式跡線基板(ETS)。在一些實現中,該至少一個介電層120可包括預浸層。
階段2解說了在將整合裝置103耦合到基板102的第一表面(例如,頂表面)之後的狀態。整合裝置103可經由複數個焊柱互連130和複數個焊料互連132耦合到基板102。該複數個焊柱互連130和該複數個焊料互連132耦合到該複數個層疊焊盤互連(例如,122a)。焊料回流製程可用於經由該複數個焊柱互連130和該複數個焊料互連132將整合裝置103耦合到該複數個層疊焊盤互連。
階段3解說了在將複數個焊料互連150耦合到基板102之後的狀態。該複數個焊料互連150可以耦合到位於該至少一個介電層120的第二表面之上的互連(例如,122d)。可使用回流焊接製程來將該複數個焊料互連150耦合到基板102。階段3可以解說封裝100。本案中所描述的封裝(例如,100)可以一次製造一個,或者可以一起製造(作為一或多個晶圓的一部分)並且隨後切單成個體封裝。 用於製造包括含有層疊焊盤互連的基板的封裝的方法的示例性流程圖
在一些實現中,製造包括含有層疊焊盤互連的基板的封裝包括若干製程。圖13解說了用於提供或製造包括含有層疊焊盤互連的基板的封裝的方法1300的示例性流程圖。在一些實現中,圖13的方法1300可用於提供或製造本案中所描述的圖1的封裝100。然而,方法1300可用於提供或製造本案中所描述的任何封裝(例如,300、400、500、600、700、800、900)。
應注意,圖13的方法可以組合一或多個製程以便簡化及/或闡明用於提供或製造包括含有層疊焊盤互連的基板的封裝的方法。在一些實現中,可改變或修改各製程的次序。
該方法(在1305)提供具有層疊焊盤互連的基板(例如,202)。基板102可以由供應商提供或被製造。基板102包括至少一個介電層120和複數個互連122。該複數個互連122可以包括層疊焊盤互連。基板102可以包括嵌入式跡線基板(ETS)。在一些實現中,該至少一個介電層120可包括預浸層。不同實現可提供不同的基板。可以使用與圖10A-10D中所示的製程類似的製程來製造基板102。然而,不同實現可以使用不同的製程來製造基板102。圖12的階段1解說和描述了提供具有層疊焊盤互連的基板的示例。
該方法(在1310)將至少一個整合裝置(例如,103)耦合到基板(例如,102)的第一表面。例如,整合裝置103可經由該複數個焊柱互連130和該複數個焊料互連132耦合到基板102。該複數個焊柱互連130和該複數個焊料互連132耦合到該複數個層疊焊盤互連(例如,122a)。焊料回流製程可用於經由該複數個焊柱互連130和該複數個焊料互連132將整合裝置103耦合到該複數個層疊焊盤互連。圖12的階段2解說並描述了耦合到基板的整合裝置的示例。
該方法(在1315)將複數個焊料互連(例如,150)耦合到基板(例如,102)的第二表面。焊接回流製程可用於將複數個焊料互連耦合到基板。階段3解說並描述了將焊料互連耦合到基板的示例。 示例性電子設備
圖14解說了可整合有前述裝置、整合裝置、積體電路(IC)封裝、積體電路(IC)裝置、半導體裝置、積體電路、晶粒、仲介體、封裝、層疊封裝(PoP)、系統級封裝(SiP)、或片上系統(SoC)中的任一者的各種電子設備。例如,行動電話設備1402、膝上型電腦設備1404、固定位置終端設備1406、可穿戴設備1408、或機動交通工具1410可包括如本文所描述的裝置1400。裝置1400可以是例如本文所描述的裝置及/或積體電路(IC)封裝中的任一者。圖14中所解說的設備1402、1404、1406和1408、以及交通工具1410僅僅是示例性的。其他電子設備也能具有裝置1400,此類電子設備包括但不限於包括以下各項的設備(例如,電子設備)組:行動設備、掌上型個人通訊系統(PCS)單元、可攜式資料單元(諸如個人數位助理)、啟用全球定位系統(GPS)的設備、導航設備、機上盒、音樂播放機、視訊播放機、娛樂單元、固定位置資料單元(諸如儀錶讀取裝備)、通訊設備、智慧型電話、平板電腦、電腦、可穿戴設備(例如,手錶、眼鏡)、物聯網路(IoT)設備、伺服器、路由器、機動交通工具(例如,自主交通工具)中實現的電子設備、或者儲存或擷取資料或電腦指令的任何其他設備,或者其任何組合。
圖1-9、圖10A-10D及/或圖11-14中所解說的各元件、程序、特徵、及/或功能中的一者或多者可以被重新安排及/或組合成單個元件、程序、特徵或功能,或者在若干組件、程序或功能中實施。也可添加附加元件、組件、程序、及/或功能而不會脫離本案。還應當注意,圖1-9、圖10A-10D及/或圖11-14及其在本案中的對應描述不限於晶粒及/或IC。在一些實現中,圖1-9、圖10A-10D及/或圖11-14及其對應描述可用來製造、建立、提供、及/或生產裝置及/或整合裝置。在一些實現中,裝置可包括晶粒、整合裝置、整合被動裝置(IPD)、晶粒封裝、積體電路(IC)裝置、裝置封裝、積體電路(IC)封裝、晶圓、半導體裝置、層疊封裝(PoP)裝置、散熱裝置及/或仲介體。
注意,本案中的附圖可以表示各種部件、元件、物件、裝置、封裝、整合裝置、積體電路、及/或電晶體的實際表示及/或概念表示。在一些情況中,附圖可以不是按比例的。在一些情況中,為了清楚起見,並未示出所有元件及/或部件。在一些情況中,附圖中的各個部件及/或元件的定位、位置、大小、及/或形狀可以是示例性的。在一些實現中,附圖中的各個元件及/或部件可以是可任選的。
措辭「示例性」在本文中用於表示「用作示例、實例、或解說」。本文中描述為「示例性」的任何實現或態樣不一定被解釋為優於或勝過本案的其他態樣。同樣,術語「態樣」不要求本案的所有態樣都包括所討論的特徵、優點或操作模式。術語「耦合」在本文中用於指兩個物件之間的直接或間接耦合(例如,機械耦合)。例如,如果物件A實體地接觸物件B,且物件B接觸物件C,則物件A和C仍可被認為是彼此耦合的——即便它們並非彼此直接實體接觸。術語「電耦合」可表示兩個物件直接或間接耦合在一起,以使得電流(例如,信號、功率、接地)可以在兩個物件之間傳遞。電耦合的兩個物件在這兩個物件之間可以有或者可以沒有電流傳遞。術語「第一」、「第二」、「第三」和「第四」(及/或高於第四的任何事物)的使用是任意的。所描述的任何元件可以是第一元件、第二元件、第三元件或第四元件。例如,被稱為第二元件的元件可以是第一元件、第二元件、第三元件或第四元件。術語「包封」意指物件可以部分地包封或完全包封另一物件。術語「頂部」和「底部」是任意的。位於頂部的元件可以處在位於底部的元件之上。頂部元件可被視為底部元件,反之亦然。如本案所描述的,位於第二元件「之上」的第一元件可意味著第一元件位於第二元件上方或下方,這取決於底部或頂部被如何任意定義。在另一示例中,第一元件可位於第二元件的第一表面之上(例如,上方),而第三元件可位於第二元件的第二表面之上(例如,下方),其中第二表面與第一表面相對。進一步注意,如在本案中在一個元件位於另一元件之上的上下文中所使用的術語「之上」可用來表示元件在另一元件上及/或在另一元件中(例如,在元件的表面上或被嵌入在元件中)。由此,例如,第一元件在第二元件之上可表示:(1)第一元件在第二元件之上,但是不直接接觸第二元件;(2)第一元件在第二元件上(例如,在第二元件的表面上);及/或(3)第一元件在第二元件中(例如,嵌入在第二元件中)。位於第二元件「中/之中」的第一元件可以部分地位於第二元件中或者完全位於第二元件中。如本案中所使用的術語「約‘值X’」或「大致為值X」意味著在‘值X’的百分之十以內。例如,約1或大致為1的值將意味著在0.9−1.1範圍中的值。
在一些實現中,互連是裝置或封裝中允許或促成兩個點、元件及/或元件之間的電連接的元件或元件。在一些實現中,互連可包括跡線、通孔、焊盤、柱、金屬化層、重分佈層、及/或凸塊下金屬化(UBM)層/互連。在一些實現中,互連可包括可被配置成為信號(例如,資料信號)、接地及/或功率提供電路徑的導電材料。互連可包括不止一個元件或元件。互連可以由一或複數個互連來定義。互連可包括一或多個金屬層。互連可以是電路的一部分。不同實現可使用不同製程及/或工序來形成互連。在一些實現中,化學氣相沉積(CVD)製程、物理氣相沉積(PVD)製程、濺鍍製程、噴塗、及/或鍍敷製程可用於形成互連。
還注意,本文中所包含的各種揭露內容可以作為被圖示為流程圖、流程圖、結構圖或方塊圖的程序來描述。儘管流程圖可以將操作描述為順序程序,但很多操作可以並行地或併發地執行。另外,可以重新排列操作的次序。程序在其操作完成時終止。
下文中描述了進一步示例以促進對本發明的理解。
態樣1:一種封裝,其包括基板和耦合到該基板的整合裝置。該基板包括至少一個介電層;及包括複數個層疊焊盤互連的複數個互連。該複數個層疊焊盤互連經由基板的第一表面地嵌入。
態樣2:如態樣1的封裝,其中該複數個層疊焊盤互連包括第一層疊焊盤互連,該第一層疊焊盤互連包括第一焊盤和耦合到第一焊盤的第二焊盤。
態樣3:如態樣2的封裝,其中第一焊盤具有第一寬度並且第二焊盤具有第二寬度。
態樣4:如態樣3的封裝,其中第一寬度不同於第二寬度。
態樣5:如態樣2至4的封裝,其中第二焊盤位於該至少一個介電層之中,並且其中第一焊盤位於該至少一個介電層的表面之上。
態樣6:如態樣2至5的封裝,其中第一焊盤和第二焊盤是同一焊盤的一部分。
態樣7:如態樣2至6的封裝,其中第二焊盤具有15微米或更小的厚度。
態樣8:如態樣2至7的封裝,其中第二焊盤包括晶種層。
態樣9:如態樣1至8的封裝,其中該複數個互連包括位於該基板的第二表面之上的複數個表面互連。
態樣10:如態樣1至9的封裝,其中該整合裝置耦合到該基板的該複數個層疊焊盤互連。
態樣11:如態樣1至10的封裝,其中該複數個層疊焊盤互連包括10微米的最小寬度和10微米的最小間隔。
態樣12:如態樣1至11的封裝,其中層疊焊盤互連與互連之間的最小間隔為10微米。
態樣13:如態樣1至12的封裝,進一步包括位於基板的第一表面之上的阻焊層。
態樣14:如態樣13的封裝,其中該阻焊層包括具有第一厚度的第一阻焊層部分;及具有小於第一厚度的第二厚度的第二阻焊層部分。
態樣15:如態樣14的封裝,其中第二阻焊層部分位於該至少一個介電層和該整合裝置之間。
態樣16:一種裝置,其包括基板,該基板包括至少一個介電層;及包括複數個層疊焊盤互連的複數個互連,其中該複數個層疊焊盤互連穿過該基板的第一表面地嵌入。
態樣17:如態樣16的裝置,其中該複數個層疊焊盤互連包括第一層疊焊盤互連,該第一層疊焊盤互連包括第一焊盤和耦合到第一焊盤的第二焊盤。
態樣18:如態樣17的裝置,其中第一焊盤具有第一寬度並且第二焊盤具有第二寬度。
態樣19:如態樣18的裝置,其中第一寬度不同於第二寬度。
態樣20:如態樣17至19的裝置,其中第二焊盤位於該至少一個介電層之中,並且其中第一焊盤位於該至少一個介電層的表面之上。
態樣21:如態樣17至20的裝置,其中第一焊盤和第二焊盤是同一焊盤的一部分。
態樣22:如態樣16至21的裝置,其中該複數個互連包括位於該基板的第二表面之上的複數個表面互連。
態樣23:如態樣16至22的裝置,其中該裝置包括從包括以下各項的群中選擇的設備:音樂播放機、視訊播放機、娛樂單元、導航設備、通訊設備、行動設備、行動電話、智慧型電話、個人數位助理、固定位置終端、平板電腦、電腦、可穿戴設備、膝上型電腦、伺服器、物聯網路(IoT)設備、以及機動交通工具中的設備。
態樣24:一種用於製造封裝的方法。該方法提供基板,該基板包括至少一個介電層;及包括複數個層疊焊盤互連的複數個互連,其中該複數個層疊焊盤互連穿過該基板的第一表面地嵌入。該方法將整合裝置耦合到該基板。
態樣25:如態樣24的方法,其中該複數個層疊焊盤互連包括第一層疊焊盤互連,該第一層疊焊盤互連包括第一焊盤和耦合到第一焊盤的第二焊盤。
態樣26:如態樣25的方法,其中第一焊盤具有第一寬度並且第二焊盤具有第二寬度。
態樣27:如態樣26的方法,其中第一寬度不同於第二寬度。
態樣28:如態樣25至27的方法,其中第二焊盤位於該至少一個介電層之中,並且其中第一焊盤位於該至少一個介電層的表面之上。
態樣29:如態樣25至28的方法,其中第一焊盤和第二焊盤是同一焊盤的一部分。
態樣30:如態樣24至29的方法,其中該複數個互連包括位於該基板的第二表面之上的複數個表面互連。
本文中所描述的本案的各種特徵可實現於不同系統中而不會脫離本案。應當注意,本案的以上各態樣僅是示例,且不應被解釋成限定本案。對本案的各態樣的描述旨在是解說性的,而非限定所附請求項的範圍。由此,本案的教導可以現成地應用於其他類型的裝置,並且許多替換、修改和變形對於本領域技藝人士將是顯而易見的。
100:封裝 102:基板 103:整合裝置 120:至少一個介電層 122:互連 122a:互連 122b:互連 122c:互連 122d:互連 122e:互連 122f:互連 122h:互連 122i:互連 122j:互連 130:焊柱互連 132:焊料互連 140:阻焊層 142:阻焊層 150:焊料互連 222a:第一部分 222b:第一部分 222e:第一部分 223a:第二部分 223b:部分 223e:第二部分 300:封裝 302:基板 340a:第一阻焊層部分 340b:第二阻焊層部分 400:封裝 402:基板 440a:第一阻焊層部分 440b:第二阻焊層部分 500:封裝 502:基板 540a:第一阻焊層部分 540b:第二阻焊層部分 600:封裝 602:基板 700:封裝 702:基板 740a:第一阻焊層部分 740b:第二阻焊層部分 800:封裝 802:基板 840a:第一阻焊層部分 840b:第二阻焊層部分 900:封裝 902:基板 940a:第一阻焊層部分 940b:第二阻焊層部分 1000:芯層 1001:金屬層 1002:互連 1010:腔 1012:互連 1014:互連 1016:互連 1020:介電層 1022:介電層 1024:介電層 1030:腔 1040:腔 1100:方法 1105:步驟 1110:步驟 1115:步驟 1120:步驟 1125:步驟 1130:步驟 1135:步驟 1140:步驟 1300:方法 1305:步驟 1310:步驟 1315:步驟 1400:裝置 1402:設備 1404:設備 1406:設備 1408:設備 1410:交通工具 Y:軸 Z:軸
在結合附圖理解下面闡述的詳細描述時,各種特徵、本質和優點會變得明顯,在附圖中,相像的元件符號貫穿始終作相應標識。
圖1解說了包括整合裝置和具有層疊焊盤互連的基板的封裝的剖面視圖。
圖2解說了包括整合裝置和具有層疊焊盤互連的基板的封裝的剖面特寫視圖。
圖3解說了包括整合裝置和具有層疊焊盤互連的基板的封裝的剖面特寫視圖。
圖4解說了包括整合裝置和具有層疊焊盤互連的基板的封裝的剖面特寫視圖。
圖5解說了包括整合裝置和具有層疊焊盤互連的基板的封裝的剖面特寫視圖。
圖6解說了包括整合裝置和具有層疊焊盤互連的基板的封裝的剖面特寫視圖。
圖7解說了包括具有層疊焊盤互連的基板的封裝的剖面視圖。
圖8解說了包括具有層疊焊盤互連的基板的封裝的剖面視圖。
圖9解說了包括具有層疊焊盤互連的基板的封裝的剖面視圖。
圖10A-10D解說了用於製造基板的示例性工序。
圖11解說了用於製造基板的方法的示例性流程圖。
圖12解說了用於製造包括含有層疊焊盤互連的基板的封裝的示例性工序。
圖13解說了用於製造包括含有層疊焊盤互連的基板的封裝的方法的示例性流程圖。
圖14解說了可以整合本文中所描述的晶粒、電子電路、整合裝置、整合被動裝置(IPD)、被動元件、封裝、及/或裝置封裝的各種電子設備。
國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無
100:封裝
102:基板
103:整合裝置
120:至少一個介電層
122:互連
122a:互連
122b:互連
122c:互連
122h:互連
122i:互連
130:焊柱互連
132:焊料互連
140:阻焊層
222a:第一部分
222b:第一部分
222e:第一部分
223a:第二部分
223b:部分

Claims (30)

  1. 一種封裝,包括: 一基板,該基板包括: 至少一個介電層;及 包括複數個層疊焊盤互連的複數個互連,其中該複數個層疊焊盤互連穿過該基板的第一表面地嵌入;及 耦合到該基板的一整合裝置。
  2. 如請求項1之封裝,其中該複數個層疊焊盤互連包括一第一層疊焊盤互連,該第一層疊焊盤互連包括一第一焊盤和耦合到該第一焊盤的一第二焊盤。
  3. 如請求項2之封裝,其中該第一焊盤具有一第一寬度並且該第二焊盤具有一第二寬度。
  4. 如請求項3之封裝,其中該第一寬度不同於該第二寬度。
  5. 如請求項2之封裝, 其中該第二焊盤位於該至少一個介電層之中,並且 其中該第一焊盤位於該至少一個介電層的一表面之上。
  6. 如請求項2之封裝,其中該第一焊盤和該第二焊盤是同一焊盤的一部分。
  7. 如請求項2之封裝,其中該第二焊盤具有15微米或更小的一厚度。
  8. 如請求項2之封裝,其中該第二焊盤包括一晶種層。
  9. 如請求項1之封裝,其中該複數個互連包括位於該基板的一第二表面之上的複數個表面互連。
  10. 如請求項1之封裝,其中該整合裝置耦合到該基板的該複數個層疊焊盤互連。
  11. 如請求項1之封裝,其中該複數個層疊焊盤互連包括10微米的一最小寬度和10微米的一最小間隔。
  12. 如請求項1之封裝,其中一層疊焊盤互連與一互連之間的一最小間隔為10微米。
  13. 如請求項1之封裝,進一步包括位於該基板的該第一表面之上的一阻焊層。
  14. 如請求項13之封裝,其中該阻焊層包括: 具有一第一厚度的一第一阻焊層部分;及 具有小於該第一厚度的一第二厚度的一第二阻焊層部分。
  15. 如請求項14之封裝,其中該第二阻焊層部分位於該至少一個介電層和該整合裝置之間。
  16. 一種裝置,包括: 一基板,該基板包括: 至少一個介電層;及 包括複數個層疊焊盤互連的複數個互連,其中該複數個層疊焊盤互連穿過該基板的一第一表面地嵌入。
  17. 如請求項16之裝置,其中該複數個層疊焊盤互連包括一第一層疊焊盤互連,該第一層疊焊盤互連包括一第一焊盤和耦合到該第一焊盤的一第二焊盤。
  18. 如請求項17之裝置,其中該第一焊盤具有一第一寬度並且該第二焊盤具有一第二寬度。
  19. 如請求項18之裝置,其中該第一寬度不同於該第二寬度。
  20. 如請求項17之裝置, 其中該第二焊盤位於該至少一個介電層之中,並且 其中該第一焊盤位於該至少一個介電層的一表面之上。
  21. 如請求項17之裝置,其中該第一焊盤和該第二焊盤是同一焊盤的一部分。
  22. 如請求項16之裝置,其中該複數個互連包括位於該基板的一第二表面之上的複數個表面互連。
  23. 如請求項16之裝置,其中該裝置包括從包括以下各項的群中選擇的一設備:一音樂播放機、一視訊播放機、一娛樂單元、一導航設備、一通訊設備、一行動設備、一行動電話、一智慧型電話、一個人數位助理、一固定位置終端、一平板電腦、一電腦、一可穿戴設備、一膝上型電腦、一伺服器、一物聯網路(IoT)設備、以及一機動交通工具中的一設備。
  24. 一種用於製造一封裝的方法,包括: 提供一基板,該基板包括: 至少一個介電層;及 包括複數個層疊焊盤互連的複數個互連,其中該複數個層疊焊盤互連穿過該基板的一第一表面地嵌入;及 將一整合裝置耦合到該基板。
  25. 如請求項24之方法,其中該複數個層疊焊盤互連包括一第一層疊焊盤互連,該第一層疊焊盤互連包括一第一焊盤和耦合到該第一焊盤的一第二焊盤。
  26. 如請求項25之方法,其中該第一焊盤具有一第一寬度並且該第二焊盤具有一第二寬度。
  27. 如請求項26之方法,其中該第一寬度不同於該第二寬度。
  28. 如請求項25之方法, 其中該第二焊盤位於該至少一個介電層之中,並且 其中該第一焊盤位於該至少一個介電層的一表面之上。
  29. 如請求項25之方法,其中該第一焊盤和該第二焊盤是同一焊盤的一部分。
  30. 如請求項24之方法,其中該複數個互連包括位於該基板的一第二表面之上的複數個表面互連。
TW111106764A 2021-03-23 2022-02-24 具有包括層疊焊盤互連的基板的封裝 TW202238870A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/210,314 2021-03-23
US17/210,314 US11823983B2 (en) 2021-03-23 2021-03-23 Package with a substrate comprising pad-on-pad interconnects

Publications (1)

Publication Number Publication Date
TW202238870A true TW202238870A (zh) 2022-10-01

Family

ID=80736156

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111106764A TW202238870A (zh) 2021-03-23 2022-02-24 具有包括層疊焊盤互連的基板的封裝

Country Status (8)

Country Link
US (1) US11823983B2 (zh)
EP (1) EP4315419A1 (zh)
JP (1) JP2024510941A (zh)
KR (1) KR20230159429A (zh)
CN (1) CN116868336A (zh)
BR (1) BR112023018620A2 (zh)
TW (1) TW202238870A (zh)
WO (1) WO2022203804A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11682607B2 (en) * 2021-02-01 2023-06-20 Qualcomm Incorporated Package having a substrate comprising surface interconnects aligned with a surface of the substrate
US20240250009A1 (en) * 2023-01-23 2024-07-25 Qualcomm Incorporated EMBEDDED TRACE SUBSTRATES (ETSs) WITH T-SHAPED INTERCONNECTS WITH REDUCED-WIDTH EMBEDDED METAL TRACES, AND RELATED INTEGRATED CIRCUIT (IC) PACKAGES AND FABRICATION METHODS
KR20250014840A (ko) * 2023-07-21 2025-02-03 엘지이노텍 주식회사 회로 기판 및 이를 포함하는 반도체 패키지

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3066963B1 (ja) * 1999-03-31 2000-07-17 インターナショナル・ビジネス・マシーンズ・コーポレ−ション はんだバンプの成形方法及び成形装置
US20040197541A1 (en) * 2001-08-02 2004-10-07 Joseph Zahka Selective electroless deposition and interconnects made therefrom
JP4534062B2 (ja) 2005-04-19 2010-09-01 ルネサスエレクトロニクス株式会社 半導体装置
JP2011119567A (ja) 2009-12-07 2011-06-16 Panasonic Corp プリント配線板の製造方法
US8528200B2 (en) 2009-12-18 2013-09-10 Ibiden Co., Ltd. Printed wiring board and method for manufacturing printed wiring board
JP2012009586A (ja) 2010-06-24 2012-01-12 Shinko Electric Ind Co Ltd 配線基板、半導体装置及び配線基板の製造方法
JP5547594B2 (ja) 2010-09-28 2014-07-16 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
EP2632237B1 (en) 2011-07-25 2019-07-10 NGK Sparkplug Co., Ltd. Wiring substrate
US8901959B2 (en) * 2012-03-09 2014-12-02 International Business Machines Corporation Hybrid IO cell for wirebond and C4 applications
JP5475077B2 (ja) 2012-09-07 2014-04-16 日本特殊陶業株式会社 配線基板およびその製造方法
KR102050476B1 (ko) * 2012-09-28 2019-11-29 삼성전자주식회사 반도체 패키지 장치
US9653419B2 (en) 2015-04-08 2017-05-16 Intel Corporation Microelectronic substrate having embedded trace layers with integral attachment structures
JP2017011215A (ja) 2015-06-25 2017-01-12 京セラ株式会社 インターポーザ及びそれを用いた電子装置
JP6816964B2 (ja) 2016-03-10 2021-01-20 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
KR102164794B1 (ko) 2018-08-27 2020-10-13 삼성전자주식회사 팬-아웃 반도체 패키지
US11545425B2 (en) 2020-10-08 2023-01-03 Qualcomm Incorporated Substrate comprising interconnects embedded in a solder resist layer

Also Published As

Publication number Publication date
BR112023018620A2 (pt) 2023-10-24
US11823983B2 (en) 2023-11-21
KR20230159429A (ko) 2023-11-21
CN116868336A (zh) 2023-10-10
JP2024510941A (ja) 2024-03-12
EP4315419A1 (en) 2024-02-07
US20220310488A1 (en) 2022-09-29
WO2022203804A1 (en) 2022-09-29

Similar Documents

Publication Publication Date Title
TWI893068B (zh) 包含基板與耦接至基板的高密度互連結構之封裝
US12400966B2 (en) Package comprising integrated devices and bridge coupling top sides of integrated devices
TW202238870A (zh) 具有包括層疊焊盤互連的基板的封裝
TW202240831A (zh) 用於功率分配網路(pdn)效能提升的在基板之間包括被動元件的封裝
TW202243179A (zh) 包括基板和配置成用於對角佈線的互連裝置的封裝
TW202303873A (zh) 具有包括帶側壁耦合的嵌入式電容器的基板的封裝
TW202230677A (zh) 包括嵌入阻焊層中的互連的基板
TW202203376A (zh) 包括嵌入在核心層中的高密度互連部分的基板
TW202329366A (zh) 包括具有高密度互連的基板的封裝
TW202308081A (zh) 具有包括突出焊盤互連的基板的封裝
TW202316618A (zh) 包括基板和多電容整合被動裝置的封裝
TWI911361B (zh) 具有包括與基板的表面對準的表面互連的基板的封裝
US20240105568A1 (en) Package comprising a substrate with interconnects
TW202234633A (zh) 具有包括周邊互連的基板的封裝
TW202312401A (zh) 包括具有包含凸部的焊盤互連的基板的封裝
TW202318583A (zh) 包括具有高密度互連的基板的封裝
TW202232694A (zh) 具有包括與基板的表面對準的表面互連的基板的封裝
TW202341376A (zh) 包括具有懸垂的堆疊式整合元件的封裝
TW202315032A (zh) 包括具有耦接到跡線互連的通孔互連的基板的封裝
TW202407908A (zh) 包括整合裝置和耦合至第二金屬化部分的第一金屬化部分的封裝
WO2024226337A1 (en) Package comprising a package substrate that includes an encapsulated portion with interconnection portion blocks
WO2024226968A1 (en) Package comprising a package substrate that includes an encapsulated portion with interconnection portion blocks
TW202203407A (zh) 包括具有在阻焊層之上的互連佈線的基板的封裝