JP2012009586A - 配線基板、半導体装置及び配線基板の製造方法 - Google Patents

Abstract

【課題】半導体装置の歩留まりを向上させることのできる配線基板、半導体装置及び配線基板の製造方法を提供する。
【解決手段】配線基板１は、パッド２１を有する最上層の配線パターン２０と、その配線パターン２０を覆うソルダレジスト層３０とを含む。ソルダレジスト層３０には、配線パターン２０の一部をパッド２１として露出させるための凹部３０ａが形成されている。また、ソルダレジスト層３０は、凹部３０ａに対応する領域に形成されたソルダレジスト層３１と、凹部３０ａよりも外側領域に形成されたソルダレジスト層３２と、凹部３０ａよりも内側領域に形成されたソルダレジスト層３３とを含む。そして、ソルダレジスト層３１は、その上面がパッド２１の上面よりも高く、且つソルダレジスト層３２，３３の上面よりも低く形成されている。
【選択図】図１

Description

本発明は、配線基板、半導体装置及び配線基板の製造方法に関するものである。

近年、電子機器の小型化及び高機能化に伴い、その電子機器に組み込まれる半導体装置の小型化、高密度化、多端子化が進んでおり、その半導体装置に要求される信頼性も益々増大する傾向にある。この半導体装置は、一般に半導体チップを配線基板に実装した構造を有しているため、半導体チップの小型化及び高密度化に伴って、それを実装する配線基板もその接続端子が小型化及び高密度化している。このため、半導体チップの実装方法としてはフリップチップ実装が多く用いられている。

このフリップチップ実装は、半導体チップに突起状の電極端子（バンプ）を形成しておき、配線基板のチップ実装面側の保護膜（ソルダレジスト層）から露出させたパッドに、はんだ等の導電性材料を用いて上記バンプを直接電気的に接合させる方法である。さらに、このフリップチップ実装では、その接合部位を外部から絶縁し、且つ接合強度を高めるために、半導体チップと配線基板との間にアンダーフィルと呼ばれる樹脂を充填する場合がある。但し、このアンダーフィル樹脂の流動性が高いと、アンダーフィル樹脂が必要以上の面積に広がり、他の実装用パッドなどが汚染されてしまうため、半導体装置の歩留まりが低下するという問題があった。そこで、配線基板のチップ実装領域周辺のソルダレジスト層上に、アンダーフィル樹脂をせき止めるダム状の部材を備える配線基板が提案されている（例えば、特許文献１，２参照）。

ここで、図１４（ａ）は、従来の半導体装置の概略平面図であり、図１４（ｂ）は、図１４（ａ）に示す半導体装置のＡ−Ａ概略断面図であり、図１４（ｃ）は、図１４（ａ）に示す半導体装置のＢ−Ｂ概略断面図である。

図１４（ｂ）に示すように、従来の半導体装置は、配線基板５と、半導体チップ５０と、アンダーフィル樹脂５２とを有する。
配線基板５は、基板本体１０と、最上層の配線パターン２０と、外部接続用パッド４０と、ソルダレジスト層９０，９１と、ダム１００とを有する。なお、この配線基板５に実装される半導体チップ５０は、その回路形成面に、ペリフェラル状に配設された複数のバンプ５１を備えている（図１４（ｂ），（ｃ）の破線参照）。

基板本体１０は、コア基板１１と、複数の絶縁層１２，１３と、複数の絶縁層１２，１３に形成された配線１４，１５及びビア１６，１７等から構成されている。基板本体１０に設けられた配線１４，１５及びビア１６，１７は、配線パターン２０及び外部接続用パッド４０を電気的に接続している。

配線パターン２０は、基板本体１０の上面側に設けられている。この配線パターン２０は、半導体チップ５０のバンプ５１が接続されるパッド２１を有する。
ソルダレジスト層９０は、基板本体１０の上面側に設けられている。このソルダレジスト層９０には、上記パッド２１を露出させるために、パッド形成領域に開口部９０ａが形成されている。具体的には、半導体チップ５０のバンプ５１の配設形態に応じてパッド２１が配線基板５の外周に沿って環状に配列されているため（図１４（ａ）参照）、上記開口部９０ａも環状に形成され、且つ帯状に形成されている。そして、この開口部９０ａは、パッド形成領域に対応する部分のソルダレジスト層９０を貫通することで形成されている。これにより、開口部９０ａは、パッド形成領域に配置された配線パターン２０をパッド２１として露出するとともに、パッド２０以外の部分では、配線パターン２０の下層に形成された絶縁層１２を露出する。

図１４（ａ）に示すように、ダム１００は、半導体チップ５０の実装されるチップ実装領域ＣＡを囲むように、ソルダレジスト層９０上に設けられている。このダム１００は、その内側のエッジがチップ実装領域ＣＡの外周に沿ってその外側に位置するように形成されている。なお、ダム１００は、配線基板５と半導体チップ５０との間にアンダーフィル樹脂５２を充填する際に、アンダーフィル樹脂５２が必要以上に流れ出ないように、アンダーフィル樹脂５２をせき止めるための部材である。

半導体チップ５０は、配線基板５にフリップチップ接続されている。すなわち、半導体チップ５０は、回路形成面に配設されたバンプ５１を介して、配線基板５のパッド２１と電気的に接続されている。

アンダーフィル樹脂５２は、配線基板５と半導体チップ５０との隙間に配設されている。このアンダーフィル樹脂５２は、バンプ５１とパッド２１との接続部分の接続強度を向上させると共に、配線パターン２０の腐食やエレクトロマイグレーションの発生を抑制し、配線パターン２０の信頼性の低下を防ぐための樹脂である。

次に、このように構成された半導体装置の製造方法を図１５及び図１６に従って説明する。
図１５及び図１６に示す半導体装置の製造方法では、図１５（ａ）に示すコア基板１１を用いる。なお、このコア基板１１は、銅張積層板（Copper Clad Laminated：ＣＣＬ）にスルーホール１０ａを形成し、スルーホール１０ａの側面にめっきを施すことで両面を導通させた後、例えばサブトラクティブ法により配線１４，１５を形成することによって製造される。

このコア基板１１の両面側に、図１５（ｂ）に示すように絶縁層１２，１３を形成する。次に、図１５（ｃ）に示すように、配線１４，１５の端部が露出されるように、絶縁層１２，１３の所定箇所にそれぞれ開口部１２ａ，１３ａを、例えばレーザによって形成する。

続いて、デスミア処理後、図１５（ｄ）に示すように、絶縁層１２及び配線１４を覆うようにシード層Ｓ１を形成するとともに、絶縁層１３及び配線１５を覆うようにシード層Ｓ２を形成する。これらシード層Ｓ１，Ｓ２は、無電解銅めっき又はスパッタリングによって形成される。

次に、例えばセミアディティブ法により配線パターン２０及びコア基板１１の下面側の配線パターンを形成するとともに、絶縁層１２，１３をそれぞれ貫通するビア１６，１７を形成する。すなわち、図１６（ａ）に示すように、シード層Ｓ１上に配線パターン２０の形状に対応した開口パターンを有するレジストを形成し、上記シード層Ｓ１を給電層とする電解銅めっきによってビア１６及び配線パターン２０を形成する。なお、コア基板１１の下面側の配線パターンやビア１７も同様に形成される。このように、ビア１６，１７及び配線パターン２０等が形成されると、レジスト及び不要なシード層Ｓ１，Ｓ２が除去される。

次に、配線パターン２０を覆うようにソルダレジスト層９０を形成した後、フォトリソグラフィによりソルダレジスト層９０を露光・現像して図１６（ｂ）に示す上記開口部９０ａを形成し、配線パターン２０の一部をパッド２１として露出する。また、コア基板１１の下面側に形成された配線パターンを覆うようにソルダレジスト層９１を形成した後、フォトリソグラフィにより図１６（ｂ）に示す開口部９１ａを形成し、上記配線パターンの一部を外部接続用パッド４０として露出する。

続いて、図１６（ｃ）に示すように、ソルダレジスト層９０上に所定パターンのダム１００を形成する。このダム１００は、例えばソルダレジスト層９０を形成する樹脂と同一組成の樹脂によって形成される。なお、このダム１００は、フォトリソグラフィ法、印刷法や所定形状の薄板を貼り付ける方法などにより形成される。なお、フォトリソグラフィ法では、感光性ソルダレジストを使用し、露光・現像によって所定パターンに形成される。また、印刷法では、印刷マスクを使用し、必要な部分のみに樹脂材料が印刷される。

そして、図１６（ｄ）に示すように、このように形成された配線基板５に対し、半導体チップ５０がフリップチップ接合される。具体的には、半導体チップ５０のバンプ５１が配線基板５のパッド２１に接合される。その後、フリップチップ接合された配線基板５と半導体チップ５０との間には、アンダーフィル樹脂５２が充填される。このようなアンダーフィル樹脂５２を配線基板５と半導体チップ５０の間に流し込み、その後に加熱処理により硬化させて固めることにより、パッド２１とバンプ５１との接合部位を外部から保護し、実装信頼性を向上させることができる。このとき、アンダーフィル樹脂５２がパッド形成領域よりも外側に流れ出たとしても、ダム１００によってそのアンダーフィル樹脂をせき止めることができる。このため、アンダーフィル樹脂５２が他の実装用パッド等を汚染することを抑制することができる。

特開２００４−１８６２１３号公報 特開平５−２８３４７８号公報

ところが、上記ダム１００を形成するには、ダム部分の材料（樹脂材料）を追加する必要があり、製造プロセスも追加する必要があるため、製造コスト及び工程数が増大するという問題がある。

これに対し、アンダーフィル樹脂５２の粘度を上げることによって、そのアンダーフィル樹脂５２の過剰な流れ出しを抑え、ダム１００の形成を省略することができる。但し、この場合には、アンダーフィル樹脂５２の粘度を上げた分だけそのアンダーフィル樹脂５２の充填性が低下するため、例えば半導体チップ５０と配線基板５との間隔を広げることによって、アンダーフィル樹脂５２の充填性を向上させる必要がある。この間隔を広げる方法としては、半導体チップ５０のバンプ５１と接続し易くするためにパッド２１上に形成されるはんだを大きくする方法などが考えられる。しかし、近年の小型化及び高精度化された半導体装置の場合には、バンプピッチの狭小化に伴ってパッドピッチが狭くなるため、はんだを大きくすることができない。すなわち、はんだを大きくすると、例えばはんだを介して隣接パッドの側面同士がショートする、いわゆるはんだブリッジなどの問題が発生するため、はんだを大きくすることができない。このため、このような場合には、半導体チップ５０と配線基板５との間隔を広げることができない。すると、アンダーフィル樹脂５２の充填性を向上させることができないため、アンダーフィル樹脂５２の粘度が高い場合には、そのアンダーフィル樹脂５２の充填不良等の問題が新たに発生する。これに起因して、半導体チップ５０と配線基板５との間の電気的接続信頼性が低下するため、半導体装置の歩留まりが低下するという問題も発生する。

なお、上述のような問題は、パッド２１がペリフェラル状に配設された配線基板に限らず、例えばパッド２１がマトリクス状に配設された配線基板でも同様に発生しうる。
本発明は上記問題点を解決するためになされたものであって、その目的は、半導体装置の歩留まりを向上させることのできる配線基板、半導体装置及び配線基板の製造方法を提供することにある。

本発明の一観点によれば、最上層配線と、前記最上層配線を覆う絶縁層とを有し、前記最上層配線の一部が前記絶縁層からパッドとして露出された配線基板であって、前記絶縁層は、少なくとも隣接する前記パッド間に形成され、上面が前記各パッドの上面よりも高くなるように形成された第１の絶縁層を含む。

この構成によれば、隣接するパッド間に絶縁層が形成されるため、隣接パッド間におけるはんだブリッジの発生を好適に抑制することができる。また、第１の絶縁層の上面がパッドの上面よりも高くなるように形成されているため、これら第１の絶縁層とパッドとによって段差が形成されることになる。この段差によって、パッド上に形成されるはんだの高さを高く保つことができる。これにより、配線基板と被実装体との間隔を広げることができるため、アンダーフィル樹脂の流動性を向上させることができる。したがって、仮にダムを省略してアンダーフィル樹脂の粘度を上げたとしても、アンダーフィル樹脂の充填性が低下することを抑制でき、アンダーフィル樹脂の充填不良等の問題の発生も抑制することができる。ひいては半導体装置の歩留まりを向上させることができる。

本発明の一観点によれば、最上層配線を覆う絶縁層から前記最上層配線の一部がパッドとして露出された配線基板の製造方法であって、少なくとも前記パッドの形成される領域に対応する部分の前記絶縁層を薄化することにより、前記絶縁層に凹部を形成するとともに、前記パッドを露出する薄化工程と、前記パッドの上面が薄化された第１の絶縁層の上面よりも低くなるまで前記パッドをエッチングするエッチング工程と、を含み、前記薄化工程では、隣接する前記パッド間に前記第１の絶縁層が形成されるとともに、前記第１の絶縁層と前記凹部よりも外側領域に形成された第２の絶縁層とによって第１の段差部が形成される。

この方法によれば、隣接するパッド間に形成される第１の絶縁層の上面よりもパッドの上面が低く形成されるため、これら第１の絶縁層とパッドとによって段差が形成されることになる。この段差によって、パッド上に形成されるはんだの高さを高く保つことができる。これにより、配線基板と被実装体との間隔を広げることができるため、アンダーフィル樹脂の流動性を向上させることができる。したがって、アンダーフィル樹脂の充填不良等の問題の発生も抑制することができ、ひいては半導体装置の歩留まりを向上させることができる。

また、薄化後の第１の絶縁層と凹部よりも外側領域に形成された第２の絶縁層とによって、アンダーフィル樹脂をせき止めるための第１の段差部（ダム構造）を形成することができる。さらに、絶縁層の一部を薄化（除去）することによって、第１の段差部（ダム構造）を形成することができるため、従来のダムを形成する場合のように特別にダム部分の材料を追加する必要がない。したがって、製造コストの増大を抑制することができる。

本発明の一観点によれば、半導体装置の歩留まりを向上させることのできる配線基板、半導体装置及び配線基板の製造方法を提供することができる。

（ａ）は第１実施形態の半導体装置を示す概略平面図、（ｂ），（ｃ）は第１実施形態の半導体装置を示す概略断面図。 第１実施形態の配線基板を示す概略斜視図。 （ａ）〜（ｄ）は、第１実施形態の配線基板の製造方法を説明するための概略断面図。 （ａ）〜（ｃ）は、第１実施形態の配線基板の製造方法を説明するための概略断面図。 （ａ）〜（ｃ）は、第１実施形態の半導体装置の製造方法を説明するための概略断面図。 （ａ）は第２実施形態の半導体装置を示す概略平面図、（ｂ），（ｃ）は第２実施形態の半導体装置を示す概略断面図。 （ａ）〜（ｄ）は、第２実施形態の配線基板の製造方法を説明するための概略断面図。 （ａ）〜（ｄ）は、第２実施形態の配線基板の製造方法を説明するための概略断面図。 （ａ）、（ｂ）は、第２実施形態の半導体装置の製造方法を説明するための概略断面図。 （ａ）は第３実施形態の半導体装置を示す概略平面図、（ｂ），（ｃ）は第３実施形態の半導体装置を示す概略断面図。 変形例の半導体装置を示す概略平面図。 変形例の配線基板を示す概略断面図。 変形例の配線基板を示す概略斜視図。 （ａ）は従来の半導体装置を示す概略平面図、（ｂ），（ｃ）は従来の半導体装置を示す概略断面図。 （ａ）〜（ｄ）は、従来の半導体装置の製造方法を説明するための概略断面図。 （ａ）〜（ｄ）は、従来の半導体装置の製造方法を説明するための概略断面図。

以下、添付図面を参照して各実施形態を説明する。尚、添付図面は、構造の概略を説明するためのものであり、実際の大きさを表していない。
（第１実施形態）
以下、第１実施形態を図１〜図５に従って説明する。なお、本実施形態において、先の図１２〜図１４で示した従来と同様な構成部分については同一符号を付して説明する。

図１（ａ）は、本実施形態の半導体装置の概略平面図であり、図１（ｂ）は、図１（ａ）に示す半導体装置のＡ−Ａ概略断面図であり、図１（ｃ）は、図１（ａ）に示す半導体装置のＢ−Ｂ概略断面図である。また、図２は、本実施形態の配線基板１の一部を示す概略斜視図であり、配線基板１の構造が分かりやすいように一部を切り欠いて図示している。

図１（ａ）〜（ｃ）に示すように、本実施形態の半導体装置は、配線基板１と、半導体チップ５０と、アンダーフィル樹脂５２とを有する。
図１（ｂ）に示すように、配線基板１は、基板本体１０と、最上層の配線パターン２０（最上層配線）と、ソルダレジスト層３０，３４と、外部接続用パッド４０とを有する。なお、この配線基板１に実装される半導体チップ５０は、その回路形成面（図１（ｂ）において下面）に、ペリフェラル状（チップ外周に沿った環状の形態）に配設された複数のバンプ５１を備えている（破線参照）。

基板本体１０は、コア基板１１と、複数の絶縁層１２，１３と、複数の絶縁層１２，１３に形成された配線１４，１５及びビア１６，１７等から構成されている。基板本体１０に設けられた配線１４，１５及びビア１６，１７は、配線パターン２０及び外部接続用パッド４０を電気的に接続している。なお、配線１４，１５やビア１６，１７の材料としては、例えば銅（Ｃｕ）を用いることができる。また、絶縁層１２，１３の材料としては、例えばエポキシ系の絶縁性樹脂を用いることができる。

配線パターン２０は、基板本体１０のチップ実装面側（図１（ｂ）において上面側）に設けられている。この配線パターン２０は、半導体チップ５０のバンプ５１が接続されるパッド２１を有する。なお、配線パターン２０（パッド２１）の材料としては、例えば銅を用いることができる。

ソルダレジスト層３０は、配線パターン２０を覆うように基板本体１０のチップ実装面側に設けられている。ソルダレジスト層３０の材料としては、例えばエポキシ系の絶縁性樹脂を用いることができる。このソルダレジスト層３０には、上記パッド２１となる配線パターン２０を露出させるために、パッド形成領域を含む領域に凹部３０ａが形成されている。また、このソルダレジスト層３０は、凹部３０ａに対応する領域に形成されたソルダレジスト層３１と、凹部３０ａよりも外側領域に形成されたソルダレジスト層３２と、凹部３０ａよりも内側領域に形成されたソルダレジスト層３３とを含む。なお、ソルダレジスト層３１とソルダレジスト層３２とソルダレジスト層３３とは一体に形成されている。

ここで、上記凹部３０ａの形状について以下に詳述する。まず、ここでは半導体チップ５０のバンプ５１がペリフェラル状に配設されているため、その配設形態に応じて配線基板１に形成されるパッド２１も配線基板１の外周に沿って環状に配列されている（図１（ａ）参照）。すなわち、上記パッド形成領域がチップ実装領域ＣＡ（図１（ａ）の太線枠参照）に沿って環状に形成されている。このため、上記凹部３０ａもチップ実装領域ＣＡに沿って環状に形成され、且つ帯状に形成されている。さらに詳述すると、この凹部３０ａは、その外側のエッジがチップ実装領域ＣＡの外周に沿ってその外周の外側に位置するように形成されている。すなわち、凹部３０ａは、その外枠がチップ実装領域ＣＡよりも大きく形成されている。

このような形状の凹部３０ａでは、配線パターン２０の一部がパッド２１として露出されるとともに（図１（ｂ）参照）、パッド２１以外の部分にはソルダレジスト層３１が形成されている（図１（ｃ）参照）。このため、図１（ｃ）に示すように、隣接するパッド２１間にはソルダレジスト層３１が形成されている。さらに、ソルダレジスト層３１は、図１（ｃ）及び図２に示すように、その上面がパッド２１の上面よりも高く形成されている。このようにパッド２１側面がソルダレジスト層３１（絶縁層）により覆われており、その絶縁層に段差が形成されていることにより、はんだの流れ出しを防止すると共にはんだ６２（図５（ａ）参照）の高さを高く保つことが可能となる。さらに、はんだの高さを高く保つことにより、配線基板１と半導体チップ５０との間隔を広げることができ、アンダーフィル樹脂５２の流動性を向上させることができる。

さらに詳述すると、隣接パッド間に形成されたソルダレジスト層３１には、湾曲状に凹む湾曲部３１ａ（図４（ｂ）参照）が形成されている。このような湾曲部３１ａによってアンダーフィル樹脂５２の流動性を向上させることができ、ひいてはアンダーフィル樹脂５２の充填性を向上させることができる。

また、図２に示すように、上記ソルダレジスト層３１は、その上面がソルダレジスト層３２，３３の上面よりも低く形成されている。このため、ソルダレジスト層３１とソルダレジスト層３２との境界部分に段差部Ｄ２が形成されるとともに、ソルダレジスト層３１とソルダレジスト層３３との境界部分に段差部Ｄ３が形成されている。ここで、ソルダレジスト層３１，３２の境界部分に形成される段差部Ｄ２は、従来のダム１００と同様の機能を有する。すなわち、段差部Ｄ２は、配線基板１と半導体チップ５０との間にアンダーフィル樹脂５２を充填する際に、アンダーフィル樹脂５２が必要以上に流れ出ないように、そのアンダーフィル樹脂５２をせき止める機能を有する。なお、この段差部Ｄ２は、図１（ａ）に示すように、平面視において、半導体チップ５０の外形枠よりも外側に位置するように形成されている。

図１（ｂ）、（ｃ）に示すように、外部接続用パッド４０は、基板本体１０のチップ実装面と反対側（図１（ｂ）において下面側）に形成されたソルダレジスト層３４から露出するように設けられている。この外部接続用パッド４０は、マザーボード等の実装基板と接続される外部接続端子を配設するためのパッドである。

半導体チップ５０は、このように構成された配線基板１にフリップチップ接合される。すなわち、半導体チップ５０は、回路形成面に配設されたバンプ５１を介して、配線基板１のパッド２１と電気的に接続される。

アンダーフィル樹脂５２は、配線基板１と半導体チップ５０との隙間を充填するように設けられている。このアンダーフィル樹脂５２は、バンプ５１とパッド２１との接続部分の接続強度を向上させると共に、配線パターン２０の腐食やエレクトロマイグレーションの発生を抑制し、配線パターン２０の信頼性の低下を防ぐための樹脂である。なお、アンダーフィル樹脂５２の材料としては、例えばエポキシ樹脂を用いることができる。

次に、このように構成された半導体装置の製造方法を図３〜図５に従って説明する。なお、配線パターン２０を形成するまでの工程及び配線基板１の下面側の外部接続用パッド４０を形成する工程は、先の図１５及び図１６で説明した方法等の公知の方法により製造することができるため、ここでは詳細な説明を省略する。

まず、配線基板１の製造方法を図３及び図４に従って説明する。
図３（ａ）に示すように、基板本体１０の上面側に形成された配線パターン２０を覆うように絶縁層（例えばソルダレジスト層）３０を形成する。このソルダレジスト層３０は、液状レジストを用いる場合には、スクリーン印刷法、スプレーコート法やロールコート法などの方法により形成することができる。また、フィルム状のソルダレジストを基板本体１０の上面にラミネートすることで、上記ソルダレジスト層３０を形成することもできる。なお、このときのソルダレジスト層３０の厚さは、例えば２５μｍとすることができる。また、配線パターン２０（パッド２１）の材料として銅を用いた場合には、パッド２１の厚さは、例えば１５μｍとすることができる。

次に、図３（ｂ）及び図４（ａ）に示すように、ソルダレジスト層３０上に貼り付けたドライフィルムレジストを露光・現像によりパターニングして、パッド形成領域に対応する所定パターンの開口部６０ａを持つサンドブラスト保護用のマスク６０を形成する。すなわち、ソルダレジスト層３０に形成される凹部３０ａと同様の形状（環状及び帯状）の開口部６０ａを持つマスク６０を形成する（Ａ−Ａ断面については図３（ｂ）、Ｂ−Ｂ断面については図４（ａ）参照）。

続いて、図３（ｃ）及び図４（ｂ）に示すように、マスク６０の開口部６０ａを通じてソルダレジスト層３０にサンドブラスト法を施す（サンドブラスト工程）。すなわち、マスク６０の開口部６０ａに砥粒６１を吹き付けてソルダレジスト層３０（ソルダレジスト層３１）を所定の厚さまで薄化する。具体的には、図４（ｂ）に示すように、薄化されるソルダレジスト層３１の上面がパッド２１の上面よりも低くなるように、マスク６０の開口部６０ａを通じてソルダレジスト層３１を削る。このソルダレジスト層３１の薄化が進み、配線パターン２０がパッド２１として露出されると、このパッド２１にも砥粒６１が吹き付けられる。このとき、パッド２１は金属であり、ソルダレジスト層３１よりも硬いため、ソルダレジスト層３１よりも削られにくい。但し、パッド２１は、砥粒６１の噴射によってその表面がダメージを受けて広がる（破線枠参照）。このため、パッド２１付近のソルダレジスト層３１は、パッド２１から離れたソルダレジスト層３１よりも削られにくくなる。これにより、パッド２１間のソルダレジスト層３１には、一方のパッド２１端部から他方のパッド２１端部の間で湾曲状に凹む湾曲部３１ａが形成される。換言すると、このサンドブラスト処理では、パッド２１間のソルダレジスト層３１に上記湾曲部３１ａが形成されるまでソルダレジスト層３１が薄化される。

そして、このようなサンドブラスト処理（薄化工程）によって、ソルダレジスト層３０に上記凹部３０ａが形成され、配線パターン２０の一部がパッド２１として露出されるとともに、パッド２１間に薄化されたソルダレジスト層３１が形成される。さらに、凹部３０ａの形成に伴って、薄化されたソルダレジスト層３１と凹部３０ａよりも外側領域のソルダレジスト層３２との境界部分に段差部Ｄ２が形成される。

その後、図３（ｄ）及び図４（ｃ）に示すように、マスク６０を除去し、パッド２１の表面を、ソフトエッチング（例えばＣｕソフトエッチング）することにより清浄にする（エッチング工程）。このとき、図４（ｃ）に示すように、パッド２１の上面がそのパッド２１の側壁に接するソルダレジスト層３１の上面よりも低くなるまでパッド２１をエッチングする。これにより、パッド２１とソルダレジスト層３１との境界部分にも段差部Ｄ１が形成されることになる。なお、本実施形態では、この段差部Ｄ１の高さがパッド２１の厚みよりも低くなるように上記パッド２１のエッチングが実施される。以上の製造工程により、本実施形態の配線基板１を製造することができる。

次に、上述のように製造された配線基板１に半導体チップ５０を実装する方法を説明する。図５（ａ）に示すように、パッド２１にプリソルダ等を施すことにより、パッド２１の上面にはんだ６２を被着する。このとき、パッド２１とソルダレジスト層３１との境界部分に形成された段差部Ｄ１によって、はんだ６２が隣接パッドに流れ出ることが抑制されるため、はんだ６２の高さを高く保つことができる。なお、このはんだ６２には、例えば共晶はんだや鉛フリーはんだ（Ｓｎ（錫）−Ａｇ（銀）系、Ｓｎ−Ｃｕ（銅）系、Ｓｎ−Ａｇ−Ｃｕ系など）を用いることができる。

次に、図５（ｂ）に示すように、はんだ６２の形成されたパッド２１上に、半導体チップ５０のバンプ５１をフリップチップ接合する。ここで、本実施形態における凹部３０ａは、その外枠の長さＷ１が半導体チップ５０の外形の長さＷ２よりも長くなるように形成されている。続いて、図５（ｃ）に示すように、フリップチップ接合された半導体チップ５０と配線基板１との間に、アンダーフィル樹脂５２を充填し、そのアンダーフィル樹脂５２を硬化する。以上の製造工程により、本実施形態の半導体装置を製造することができる。

以上説明した本実施形態によれば、以下の効果を奏することができる。
（１）隣接パッド間に、上面がパッド２１の上面よりも高いソルダレジスト層３１を形成するようにした。また、パッド２１とソルダレジスト層３１との境界部分に段差部Ｄ１を形成するようにした。このようにパッド２１側面がソルダレジスト層３１（絶縁層）により覆われており、その絶縁層に段差が形成されていることにより、はんだの流れ出しを防止すると共にはんだ６２（図５（ａ）参照）の高さを高く保つことが可能となる。すなわち、バンプピッチ及びパッドピッチが狭小化された近年の半導体装置であっても、はんだ６２の高さを高く保つことができる。これにより、配線基板１と半導体チップ５０との間隔を広げることができるため、アンダーフィル樹脂５２の流動性を向上させることができ、アンダーフィル樹脂５２の充填性を向上させることができる。したがって、アンダーフィル樹脂５２の充填不良等の問題の発生を抑制でき、ひいては半導体装置の歩留まりを向上させることができる。

（２）さらに、上記段差部Ｄ１の形成によって、パッド２１上が溝状になるため、アンダーフィル樹脂５２にボイドが発生することを抑制することができる。通常、配線基板１と半導体チップ５０との間にアンダーフィル樹脂５２を充填すると、内側よりも外周側の方がアンダーフィル樹脂５２の濡れ広がりが早いため、アンダーフィル樹脂５２は外周側から先に充填され、これよりも遅れて凹部３０ａの内側に充填される。このようなアンダーフィル樹脂５２の流れ速度の違いによってボイドが発生する場合がある。ここで、本実施形態のようにパッド２１上が溝状になっている場合には、その溝に沿ってアンダーフィル樹脂５２が凹部３０ａの内側に流れやすくなり、凹部３０ａの内側におけるアンダーフィル樹脂５２の流れ速度が早くなる。その一方で、凹部３０ａの外周を流れるアンダーフィル樹脂５２は、上記溝に対して直交する方向に流れることになるため、凹部３０ａの外周におけるアンダーフィル樹脂５２の流れ速度が遅くなる。このため、凹部３０ａの内側と外周とにおけるアンダーフィル樹脂５２の流れ速度の違いが小さくなるため、ボイドの発生を抑制することができる。これにより、そのボイドに起因する配線基板１と半導体チップ５０との電気的接続信頼性の低下といった問題の発生を抑制でき、ひいては半導体装置の歩留まりを向上させることができる。

（３）ソルダレジスト層３０の一部を薄化（除去）することによって、アンダーフィル樹脂５２をせき止める機能を有する段差部Ｄ２を形成するようにした。これにより、従来でも形成されているソルダレジスト層を薄化することでダム構造を形成することができるため、従来のダム１００を形成する場合のように特別にダム部分の材料を追加する必要がない。したがって、製造コストの増大を抑制することができる。さらに、ソルダレジスト層３０に対して従来のような開口部９０ａを形成する代わりに凹部３０ａを形成するようにしているため、ダム構造を形成するための製造工程の増大も抑制することができる。

（４）隣接パッド間に形成されたソルダレジスト層３１に湾曲部３１ａを形成するようにした。このような滑らかな湾曲状の湾曲部３１ａ上をアンダーフィル樹脂５２が流れることになるため、アンダーフィル樹脂５２の流動性を向上させることができる。また、上記湾曲部３１ａの形成によって、アンダーフィル樹脂５２が流れる領域における断面直角状の角部を少なくすることができる。これにより、アンダーフィル樹脂５２に含まれるシリカ等が角部にトラップされることに起因するボイドの発生を好適に抑制することができる。

（５）ソルダレジスト層３１，３２の境界部分の段差部Ｄ２を、半導体チップ５０の外形よりも外側に位置するよう形成した。このような段差部Ｄ２によってアンダーフィル樹脂５２を効果的にせき止めることができる。すなわち、上記段差部Ｄ２によるダムとしての機能を効果的に発揮させることができる。

（第２実施形態）
以下、第２実施形態について、図６〜図９に従って説明する。この実施形態のソルダレジスト層７０の形状及び配線基板の製造方法が上記第１実施形態と異なっている。以下、第１実施形態との相違点を中心に説明する。

図６（ａ）は、本実施形態の半導体装置の概略平面図であり、図６（ｂ）は、図６（ａ）に示す半導体装置のＡ−Ａ概略断面図であり、図６（ｃ）は、図６（ａ）に示す半導体装置のＢ−Ｂ概略断面図である。

図６（ａ）〜（ｃ）に示すように、本実施形態の半導体装置は、配線基板２と、配線基板２にフリップチップ実装された半導体チップ５０と、配線基板２と半導体チップ５０との隙間を充填するように配設されたアンダーフィル樹脂５２とを有する。

配線基板２は、基板本体１０と、最上層の配線パターン２０，２２（最上層配線）と、ソルダレジスト層７０と、外部接続用パッド４０とを有する。
図６（ｂ）に示すように、配線パターン２０のパッドとして露出される部分の上面には、配線パターン２２が形成されている。すなわち、パッドとして露出される部分の配線パターン２０，２２（第１の最上層配線）は、配線パターン２２の分だけ他の配線パターン２０よりも厚く形成されている。そして、この配線パターン２２は、ソルダレジスト層７０からパッドとして露出されている。なお、以下の説明では、配線パターン２２をパッド２２とも言う。

ソルダレジスト層７０には、パッド２２を露出させるために、パッド形成領域及びそのパッド形成領域の内側領域を含む領域に凹部７０ａが形成されている。また、このソルダレジスト層７０は、凹部７０ａに対応する領域に形成されたソルダレジスト層７１と、凹部７０ａよりも外側領域に形成されたソルダレジスト層７２とを含む。

ここで、上記凹部７０ａの形状は、図６（ａ）に示すように、チップ実装領域ＣＡの外周に沿って四角形状に形成されている。さらに詳述すると、この凹部７０ａは、そのエッジがチップ実装領域ＣＡの外周に沿ってその外周の外側に位置するように形成されている。

このような形状の凹部７０ａでは、図６（ｂ）に示すように、パッド形成領域よりも内側領域に対応する部分に形成された配線パターン２０は露出されずに、配線パターン２２のみがパッドとして露出される。また、図６（ｃ）に示すように、凹部７０ａでは、パッド２２以外の部分にはソルダレジスト層７１が形成されている。このため、隣接するパッド２２間にはソルダレジスト層７１が形成されている。さらに、ソルダレジスト層７１は、その上面がパッド２２の上面よりも高く形成されている。なお、図６（ｃ）では図示を省略しているが、図４（ｃ）と同様に、隣接パッド間に形成されたソルダレジスト層７１には、湾曲状に凹む湾曲部が形成されている。

また、上記ソルダレジスト層７１は、その上面がソルダレジスト層７２の上面よりも低く形成されている。このため、ソルダレジスト層７１とソルダレジスト層７２との境界部分に段差部Ｄ４が形成されている。この段差部Ｄ４は、従来のダム１００と同様の機能を有する。

次に、このように構成された半導体装置の製造方法を図７〜図９に従って説明する。なお、配線パターン２０を形成するまでの工程及び配線基板２の下面側の外部接続用パッド４０を形成する工程は、先の図１５及び図１６で説明した方法等の公知の方法により製造することができるため、ここでは詳細な説明を省略する。

まず、配線基板２の製造方法を図７及び図８に従って説明する。
図７（ａ）に示すように、配線パターン２０を形成した後に、シード層Ｓ１を除去せず、配線パターン２０の形成の際に使用したレジストを除去する。次に、図７（ｂ）に示すように、配線パターン２０上に貼り付けたドライフィルムレジスト８０を露光・現像によりパターニングして、配線パターン２０上のパッド２２として露出される部分に開口部８０ａを形成する。なお、配線基板２の下面側については特に限定されないが、ここでは下面全面を覆うようにドライフィルムレジスト８１を形成している。続いて、図７（ｃ）に示すように、上記シード層Ｓ１を給電層とする電解銅めっきによって配線パターン２２を形成する。これにより、パッドとして露出される部分の配線パターン２０，２２を他の配線パターン２０よりも厚く形成することができる。その後、図７（ｄ）に示すように、ドライフィルムレジスト８０，８１及び不要なシード層Ｓ１，Ｓ２を除去する。

次に、図８（ａ）に示すように、配線パターン２０，２２を覆うようにソルダレジスト層７０を形成する。なお、このソルダレジスト層７０の形成方法は、上記第１実施形態と同様である。

次に、図８（ｂ）に示すように、ソルダレジスト層７０上に貼り付けたドライフィルムレジストを露光・現像によりパターニングして、上記凹部７０ａに対応する所定パターンの開口部８２ａを持つサンドブラスト保護用のマスク８２を形成する。

続いて、図８（ｃ）に示すように、マスク８２の開口部８２ａを通じてソルダレジスト層７０にサンドブラスト法を施す。すなわち、マスク８２の開口部８２ａに砥粒８３を吹き付けてソルダレジスト層７０を、配線パターン２２が露出するまで薄化する。このようなサンドブラスト処理によって、ソルダレジスト層７０に上記凹部７０ａが形成され、配線パターン２２がパッドとして露出されるとともに、隣接パッド間に薄化されたソルダレジスト層７１が形成される。さらに、この凹部７０ａの形成に伴って、薄化されたソルダレジスト層７１と凹部７０ａよりも外側領域のソルダレジスト層７２との境界部分に段差部Ｄ４が形成される。

その後、図８（ｄ）に示すように、マスク８２を除去し、パッド２２の表面を、ソフトエッチングすることにより清浄にする。このとき、パッド２２の上面がそのパッド２２の側壁に接するソルダレジスト層７１の上面よりも低くなるまでパッド２２をエッチングする。これにより、パッド２２とソルダレジスト層７１との境界部分にも段差部Ｄ５が形成されることになる。以上の製造工程により、本実施形態の配線基板２を製造することができる。

次に、上述のように製造された配線基板２に半導体チップ５０を実装する方法を説明する。図９（ａ）に示すように、上述のように製造された配線基板２のパッド２１上に、上記第１実施形態で説明した方法と同様に、半導体チップ５０のバンプ５１をフリップチップ接合する。ここで、本実施形態における凹部７０ａは、その外枠の長さＷ１が半導体チップ５０の外形の長さＷ２よりも長くなるように形成されている。続いて、図９（ｂ）に示すように、フリップチップ接合された配線基板２と半導体チップ５０との間に、アンダーフィル樹脂５２を充填し、そのアンダーフィル樹脂５２を硬化する。これにより、半導体装置が製造される。

以上説明した実施形態によれば、第１実施形態の（１）〜（５）の効果に加えて以下の効果を奏する。
（６）ソルダレジスト層７０に、パッド形成領域及びそのパッド形成領域の内側領域を含む四角形状の凹部７０ａを形成するようにした。これにより、アンダーフィル樹脂５２が流れるソルダレジスト層７１を平坦に形成することができる。このため、アンダーフィル樹脂５２の流動性をより向上させることができる。

（第３実施形態）
以下、第３実施形態について、図１０に従って説明する。この実施形態のソルダレジスト層３１〜３３によって形成される段差部Ｄ２ａ，Ｄ３ａの形状が上記第１実施形態と異なっている。以下、第１実施形態との相違点を中心に説明する。

図１０（ａ）は、本実施形態の半導体装置の概略平面図であり、図１０（ｂ）は、図１０（ａ）に示す半導体装置のＡ−Ａ概略断面図であり、図１０（ｃ）は、図１０（ａ）に示す半導体装置のＢ−Ｂ概略断面図である。

図１０（ａ）〜（ｃ）に示すように、本実施形態の半導体装置は、配線基板３と、配線基板３にフリップチップ実装された半導体チップ５０と、配線基板３と半導体チップ５０との隙間を充填するように配設されたアンダーフィル樹脂５２とを有する。

配線基板３は、基板本体１０と、最上層の配線パターン２０と、ソルダレジスト層３０と、外部接続用パッド４０とを有する。
ソルダレジスト層３０には、パッド２１となる配線パターン２０を露出させるために、パッド形成領域を含む領域に凹部３０ｂが形成されている。このソルダレジスト層３０は、凹部３０ｂに対応する領域に形成されたソルダレジスト層３１と、凹部３０ｂよりも外側領域に形成されたソルダレジスト層３２と、凹部３０ｂよりも内側領域に形成されたソルダレジスト層３３とを含む。なお、ソルダレジスト層３１とソルダレジスト層３２とソルダレジスト層３３とは一体に形成されている。

上記ソルダレジスト層３１は、その上面がソルダレジスト層３２，３３の上面よりも低く形成されている。このため、図１０（ｂ），（ｃ）に示すように、ソルダレジスト層３１とソルダレジスト層３２との境界部分に段差部Ｄ２ａが形成されるとともに、ソルダレジスト層３１とソルダレジスト層３３との境界部分に段差部Ｄ３ａが形成されている。さらに、これら段差部Ｄ２ａ，Ｄ３ａには、傾斜部Ｋ１，Ｋ２がそれぞれ形成されている。具体的には、段差部Ｄ２ａには、ソルダレジスト層３２のエッジＥ１から配線基板３の中央側に向けて下方に傾斜される傾斜部Ｋ１が形成されている。また、段差部Ｄ３ａには、ソルダレジスト層３３のエッジから配線基板３の周辺側に向けて下方に傾斜される傾斜部Ｋ２が形成されている。このような傾斜部Ｋ１，Ｋ２により、段差部Ｄ２ａ，Ｄ３ａ（の傾斜部Ｋ１，Ｋ２）と被実装体の実装面（ソルダレジスト層３１の上面やパッド２１の上面）とがなす角度が鈍角となる。このため、アンダーフィル樹脂５２の流動性が向上し、ボイドの発生を好適に抑制することができる。なお、上記段差部Ｄ２ａは、従来のダム１００としての機能も有する。

次に、ソルダレジスト層３０の凹部３０ｂの形状について説明する。凹部３０ｂの形状は、図１０（ａ）に示すように、チップ実装領域ＣＡの外周に沿って環状及び帯状に形成されている。さらに詳述すると、この凹部３０ｂは、段差部Ｄ２ａのソルダレジスト層３２側（上面側）のエッジＥ１がチップ実装領域ＣＡの外周に沿ってその外周の外側に位置するように形成されている。すなわち、凹部３０ｂは、平面視において段差部Ｄ２ａの上面側のエッジＥ１がチップ実装領域ＣＡよりも大きく形成され、その外枠がチップ実装領域ＣＡよりも広く開口されている。また、この凹部３０ｂは、図１（ｂ），（ｃ）に示すように、段差部Ｄ２ａのソルダレジスト層３１側（下面側）のエッジＥ２がチップ実装領域ＣＡの外周に沿ってその外周の外側に位置するように形成されている。なお、このエッジＥ２がチップ実装領域ＣＡの外周の内側に位置するように形成されてもよく、エッジＥ２がチップ実装領域ＣＡの外周と重なるように形成されてもよい。

以上説明した実施形態によれば、第１実施形態の（１）〜（５）の効果に加えて以下の効果を奏する。
（７）ソルダレジスト層３１〜３３によって形成される段差部Ｄ２ａ，Ｄ３ａに傾斜部Ｋ１，Ｋ２をそれぞれ形成するようにした。このような傾斜部Ｋ１，Ｋ２上をアンダーフィル樹脂５２が流れることになるため、アンダーフィル樹脂５２の流動性を向上させることができる。また、上記傾斜部Ｋ１，Ｋ２の形成によって、アンダーフィル樹脂５２が流れる領域における断面直角状の角部を少なくすることができる。これにより、アンダーフィル樹脂５２中のボイドが角部にトラップされることを好適に抑制することができる。

（他の実施形態）
なお、上記実施形態は、これを適宜変更した以下の態様にて実施することもできる。
・上記各実施形態におけるソルダレジスト層３０，７０の凹部３０ａ，７０ａの形状は特に制限されない。例えば図１１に示されるように、凹部３０ｃを、平面視において角部のない形状となるように形成してもよい。すなわち、平面視において凹部３０ｃの四隅等が曲線状になるように形成してもよい。

・上記第２実施形態の凹部７０ａのように四角形状の凹部をソルダレジスト層に形成するとともに、第１実施形態の製造方法によって配線基板を製造するようにしてもよい。この場合、図１２に示すように、最上層の配線パターン２０上に形成されたソルダレジスト層７５には、パッド形成領域及びそのパッド形成領域よりも内側領域を含む四角形状の凹部７５ａが形成される。さらに、凹部７５ａは、その凹部７５ａに対応する位置に形成された配線パターン２０（パッド２１以外の配線パターン２０も含む）を露出するように、その凹部７５ａに対応するソルダレジスト層７６が薄化されることで形成される。なお、薄化されたソルダレジスト層７６の上面が配線パターン２０の上面よりも高くなるように、ソルダレジスト層７６及び配線パターン２０が形成される。

・上記第３実施形態における傾斜部Ｋ１が曲面を有するように段差部Ｄ２ａを形成するようにしてもよい。また、傾斜部Ｋ２が曲面を有するように段差部Ｄ３ａを形成するようにしてもよい。

・上記第２実施形態における段差部Ｄ４を、上記第３実施形態の段差部Ｄ２ａと同様に、傾斜部を有するように形成するようにしてもよい。
・上記各実施形態では、ペリフェラル状に配設されたパッド２１，２２を有する配線基板１〜３に具体化した。これに限らず、例えば図１３に示すように、マトリクス状に配設されたパッド２３を有する配線基板４に具体化してもよい。この場合には、例えばパッド２３の形成される領域を含む領域に対応する部分のソルダレジスト層７７を、それよりも外側に形成されたソルダレジスト層７８よりも薄化することで、凹部７７ａを形成するとともに、パッド２３を露出する。さらに、ソルダレジスト層７７，７８の境界部分に段差部Ｄ６を形成する。また、薄化されたソルダレジスト層７７の上面がパッド２３の上面よりも高くなるように、ソルダレジスト層７７及びパッド２３を形成する。

・上記各実施形態では、サンドブラスト処理によりソルダレジスト層３０，７０の薄化（除去）を行ったが、これに限定されない。例えば樹脂エッチングやレーザ加工などによりソルダレジスト層３０，７０の薄化を行うようにしてもよい。

・上記各実施形態において、パッド２１，２２以外で露出の必要な配線パターン２０がある場合には、その露出の必要な領域のソルダレジスト層３０，７０をフォトリソグラフィ法により除去すればよい。また、印刷マスク等を利用して上記露出の必要な領域に予めソルダレジスト層３０，７０を形成しないようにしてもよい。

・上記各実施形態のパッド２１，２２間に形成されたソルダレジスト層３１，７１における湾曲部３１ａの形成を省略してもよい。
・上記各実施形態では、配線基板１〜３に半導体チップ５０を実装する場合について説明したが、被実装体としては半導体チップ５０に制限されない。例えば配線基板１〜３の上に別の配線基板を積み重ねる構造を有するフリップチップ実装タイプのパッケージ（パッケージ・オン・パッケージ）にも、本発明を適用することが可能である。

・上記各実施形態において、配線パターン２０の下層の構造については特に限定されない。例えばコア基板１１の構造及び材質は特に限定されない。また、コア基板１１上に形成される下層配線（上記各実施形態では配線１４，１５）とそれを覆う絶縁層（上記各実施形態では絶縁層１２，１３）の層数についても特に限定されない。すなわち、コア基板１１上に所定数の下層配線とそれを覆う絶縁層を形成してもよい。なお、配線パターン２０のパターン形状についても特に限定されない。

・上記各実施形態において、配線パターン２０を形成するまでの工程及び配線基板１，２の下面側の外部接続用パッド４０を形成する工程は、図１５及び図１６の製造方法に特に限定されない。

・上記各実施形態における配線パターン２０上に形成されるのは、ソルダレジスト層３０，７０に限定されず、絶縁層であれば良い。

１，２，３，４ 配線基板
２０ 配線パターン（最上層配線）
２１，２２，２３ パッド
３０，７０，７５ ソルダレジスト層（絶縁層）
３０ａ，３０ｂ，３０ｃ，７０ａ，７５ａ，７７ａ 凹部
３１，７１，７６，７７ ソルダレジスト層（第１の絶縁層）
３２，７２，７８ ソルダレジスト層（第２の絶縁層）
３１ａ 湾曲部
５０ 半導体チップ（被実装体、半導体素子）
６０，８２ マスク
６０ａ，８２ａ 開口部
Ｄ２，Ｄ２ａ，Ｄ４，Ｄ６ 段差部（第１の段差部）
Ｄ１，Ｄ５ 段差部（第２の段差部）
Ｋ１ 傾斜部
Ｅ１ エッジ

Claims (13)

1. 最上層配線と、前記最上層配線を覆う絶縁層とを有し、前記最上層配線の一部が前記絶縁層からパッドとして露出された配線基板であって、
   前記絶縁層は、少なくとも隣接する前記パッド間に形成され、上面が前記各パッドの上面よりも高くなるように形成された第１の絶縁層を含むことを特徴とする配線基板。
2. 前記第１の絶縁層には、前記隣接するパッド間で湾曲状に凹む湾曲部が形成されていることを特徴とする請求項１に記載の配線基板。
3. 前記絶縁層は、前記第１の絶縁層よりも外側領域に形成され、前記第１の絶縁層よりも厚く形成された第２の絶縁層を含み、
   前記第１の絶縁層と前記第２の絶縁層とによって段差部が形成されていることを特徴とする請求項１又は２に記載の配線基板。
4. 前記第１の絶縁層と前記第２の絶縁層とは一体に形成されていることを特徴とする請求項３に記載の配線基板。
5. 前記段差部には、傾斜部が形成されていることを特徴とする請求項３又は４に記載の配線基板。
6. 前記段差部が、平面視において、当該配線基板に実装される被実装体の外形枠よりも外側に位置するように形成されていることを特徴とする請求項３〜５のいずれか１項に記載の配線基板。
7. 前記段差部の前記第２の絶縁層側のエッジが、平面視において、当該配線基板に実装される被実装体の外形枠よりも外側に位置するように形成されていることを特徴とする請求項５に記載の配線基板。
8. 請求項１〜７のいずれか１項の配線基板と、
   前記パッドにフリップチップ接続された半導体素子と、
   を含むことを特徴とする半導体装置。
9. 最上層配線を覆う絶縁層から前記最上層配線の一部がパッドとして露出された配線基板の製造方法であって、
   少なくとも前記パッドの形成される領域に対応する部分の前記絶縁層を薄化することにより、前記絶縁層に凹部を形成するとともに、前記パッドを露出する薄化工程と、
   前記パッドの上面が薄化された第１の絶縁層の上面よりも低くなるまで前記パッドをエッチングするエッチング工程と、を含み、
   前記薄化工程では、隣接する前記パッド間に前記第１の絶縁層が形成されるとともに、前記第１の絶縁層と前記凹部よりも外側領域に形成された第２の絶縁層とによって第１の段差部が形成されることを特徴とする配線基板の製造方法。
10. 前記薄化工程は、
    前記絶縁層の上に、前記凹部に対応する領域を開口する開口部を有するマスクを形成する工程と、
    前記マスクの開口部を通じて前記絶縁層にサンドブラスト処理を施すサンドブラスト工程と、を含むことを特徴とする請求項９に記載の配線基板の製造方法。
11. 前記サンドブラスト工程では、
    前記パッド間に形成される前記第１の絶縁層に、湾曲状に凹む湾曲部が形成されるように、前記絶縁層の薄化が行われることを特徴とする請求項１０に記載の配線基板の製造方法。
12. 前記薄化工程の前に、
    前記最上層配線のうち前記パッドとして露出される部分の第１の最上層配線を、他の最上層配線よりも厚く形成する工程と、
    前記最上層配線を覆う前記絶縁層を形成する工程と、を含み、
    前記薄化工程では、前記凹部に対応する前記絶縁層を、前記第１の最上層配線が露出するまで薄化することを特徴とする請求項９〜１１のいずれか１項に記載の配線基板の製造方法。
13. 前記パッドがペリフェラル状に形成され、
    前記凹部は、前記パッドの形成される領域およびその領域よりも内側の領域を含む四角形状の領域に形成されることを特徴とする請求項９〜１２のいずれか１項に記載の配線基板の製造方法。

Images