TW202145441A - 三維記憶體元件及其製造方法 - Google Patents
三維記憶體元件及其製造方法 Download PDFInfo
- Publication number
- TW202145441A TW202145441A TW110118388A TW110118388A TW202145441A TW 202145441 A TW202145441 A TW 202145441A TW 110118388 A TW110118388 A TW 110118388A TW 110118388 A TW110118388 A TW 110118388A TW 202145441 A TW202145441 A TW 202145441A
- Authority
- TW
- Taiwan
- Prior art keywords
- conductive
- pillars
- layer
- isolation
- stack structure
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title abstract description 11
- 238000002955 isolation Methods 0.000 claims abstract description 149
- 239000000758 substrate Substances 0.000 claims description 70
- 210000004027 cell Anatomy 0.000 description 120
- 238000000034 method Methods 0.000 description 84
- 239000004065 semiconductor Substances 0.000 description 26
- 239000000463 material Substances 0.000 description 22
- 238000005530 etching Methods 0.000 description 21
- 239000011810 insulating material Substances 0.000 description 18
- 239000004020 conductor Substances 0.000 description 10
- 238000005229 chemical vapour deposition Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 8
- 238000001459 lithography Methods 0.000 description 8
- 238000005137 deposition process Methods 0.000 description 7
- 125000006850 spacer group Chemical group 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 238000000059 patterning Methods 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 238000000231 atomic layer deposition Methods 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 229910000449 hafnium oxide Inorganic materials 0.000 description 3
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 239000011295 pitch Substances 0.000 description 2
- 238000007517 polishing process Methods 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- -1 tungsten nitride Chemical class 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910013641 LiNbO 3 Inorganic materials 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- ZLMJMSJWJFRBEC-UHFFFAOYSA-N Potassium Chemical compound [K] ZLMJMSJWJFRBEC-UHFFFAOYSA-N 0.000 description 1
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- DBOSVWZVMLOAEU-UHFFFAOYSA-N [O-2].[Hf+4].[La+3] Chemical compound [O-2].[Hf+4].[La+3] DBOSVWZVMLOAEU-UHFFFAOYSA-N 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- MIQVEZFSDIJTMW-UHFFFAOYSA-N aluminum hafnium(4+) oxygen(2-) Chemical compound [O-2].[Al+3].[Hf+4] MIQVEZFSDIJTMW-UHFFFAOYSA-N 0.000 description 1
- LUKDNTKUBVKBMZ-UHFFFAOYSA-N aluminum scandium Chemical compound [Al].[Sc] LUKDNTKUBVKBMZ-UHFFFAOYSA-N 0.000 description 1
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 1
- 229910002113 barium titanate Inorganic materials 0.000 description 1
- 229910052797 bismuth Inorganic materials 0.000 description 1
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 description 1
- 229910000416 bismuth oxide Inorganic materials 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- TYIXMATWDRGMPF-UHFFFAOYSA-N dibismuth;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Bi+3].[Bi+3] TYIXMATWDRGMPF-UHFFFAOYSA-N 0.000 description 1
- NKZSPGSOXYXWQA-UHFFFAOYSA-N dioxido(oxo)titanium;lead(2+) Chemical compound [Pb+2].[O-][Ti]([O-])=O NKZSPGSOXYXWQA-UHFFFAOYSA-N 0.000 description 1
- QUVYPGVXCJMWEV-UHFFFAOYSA-N erbium(3+) hafnium(4+) oxygen(2-) Chemical compound [Hf+4].[O-2].[Er+3] QUVYPGVXCJMWEV-UHFFFAOYSA-N 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- ZQXQADNTSSMHJI-UHFFFAOYSA-N hafnium(4+) oxygen(2-) tantalum(5+) Chemical compound [O-2].[Ta+5].[Hf+4] ZQXQADNTSSMHJI-UHFFFAOYSA-N 0.000 description 1
- UPGIACGFGCRCEH-UHFFFAOYSA-N hafnium(4+) oxygen(2-) yttrium(3+) Chemical compound [O-2].[Y+3].[Hf+4] UPGIACGFGCRCEH-UHFFFAOYSA-N 0.000 description 1
- KQHQLIAOAVMAOW-UHFFFAOYSA-N hafnium(4+) oxygen(2-) zirconium(4+) Chemical compound [O--].[O--].[O--].[O--].[Zr+4].[Hf+4] KQHQLIAOAVMAOW-UHFFFAOYSA-N 0.000 description 1
- KUVFGOLWQIXGBP-UHFFFAOYSA-N hafnium(4+);oxygen(2-);titanium(4+) Chemical compound [O-2].[O-2].[O-2].[O-2].[Ti+4].[Hf+4] KUVFGOLWQIXGBP-UHFFFAOYSA-N 0.000 description 1
- GQYHUHYESMUTHG-UHFFFAOYSA-N lithium niobate Chemical compound [Li+].[O-][Nb](=O)=O GQYHUHYESMUTHG-UHFFFAOYSA-N 0.000 description 1
- 238000004242 micellar liquid chromatography Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910000480 nickel oxide Inorganic materials 0.000 description 1
- JMANVNJQNLATNU-UHFFFAOYSA-N oxalonitrile Chemical compound N#CC#N JMANVNJQNLATNU-UHFFFAOYSA-N 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- GNRSAWUEBMWBQH-UHFFFAOYSA-N oxonickel Chemical compound [Ni]=O GNRSAWUEBMWBQH-UHFFFAOYSA-N 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910052700 potassium Inorganic materials 0.000 description 1
- 239000011591 potassium Substances 0.000 description 1
- UKDIAJWKFXFVFG-UHFFFAOYSA-N potassium;oxido(dioxo)niobium Chemical compound [K+].[O-][Nb](=O)=O UKDIAJWKFXFVFG-UHFFFAOYSA-N 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- UYLYBEXRJGPQSH-UHFFFAOYSA-N sodium;oxido(dioxo)niobium Chemical compound [Na+].[O-][Nb](=O)=O UYLYBEXRJGPQSH-UHFFFAOYSA-N 0.000 description 1
- 210000000352 storage cell Anatomy 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- 229910001936 tantalum oxide Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
- 229910001928 zirconium oxide Inorganic materials 0.000 description 1
- 229910000859 α-Fe Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
- H10B51/10—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the top-view layout
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
- H10B51/20—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the three-dimensional arrangements, e.g. with cells on different height levels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
- H10B51/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the memory core region
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
本揭露提供一種三維記憶體元件及一種三維記憶體元件的製造方法。所述三維記憶體元件包括第一堆疊結構及第二堆疊結構、隔離柱、閘極介電層、通道層及導電柱。堆疊結構在側向上彼此間隔開。堆疊結構分別包括交替堆疊的絕緣層與導電層。隔離柱在堆疊結構之間在側向上延伸。隔離柱進一步突出到堆疊結構中，且堆疊結構之間的空間被劃分成單元區。閘極介電層分別形成在單元區中的一者中，且覆蓋堆疊結構的相對側壁及隔離柱的側壁。通道層分別覆蓋閘極介電層中的一者的內表面。導電柱各別地位於單元區內，且在側向上被通道層環繞。
Description
本公開有關於一種三維記憶體元件及其製造方法。
在過去數十年中，對數據儲存不斷增長的需求帶來非揮發性記憶體的不斷發展，以及非揮發性記憶體中的單元從單級單元（single-level cells，SLCs）發展到多級單元（multi-level cells，MLCs）。然而，這些解決方案受到二維設計的限制。非揮發性記憶體中的所有單元在一串列（string）中彼此相鄰排列成行，但是只有一層單元。這最終限制了非揮發性記憶體所能提供的容量。
三維記憶體是一種解決非揮發性記憶體的儲存容量的一些問題的新進展。通過垂直地堆疊單元，可顯著增加儲存容量，而不會明顯增加非揮發性記憶體的占用面積。然而，從二維設計到三維設計的進展過程中可能伴隨著一些問題（例如包括單元間的干擾）。
在本公開的方面中，提供一種三維記憶體元件。所述三維記憶體元件包括：第一堆疊結構及第二堆疊結構，形成在基底上且沿著第一方向在側向上彼此間隔開，其中所述第一堆疊結構包括交替堆疊在所述基底上的多個第一絕緣層與多個第一導電層，且所述第二堆疊結構包括交替堆疊在所述基底上的多個第二絕緣層與多個第二導電層；多個隔離柱，在所述基底上沿著垂直方向延伸，且沿著所述第一方向在所述第一堆疊結構與所述第二堆疊結構之間延伸，其中所述多個隔離柱進一步突出到所述第一堆疊結構及所述第二堆疊結構中，且所述第一堆疊結構與所述第二堆疊結構之間的空間被所述多個隔離柱劃分成多個單元區；多個閘極介電層，分別形成在所述多個單元區中的一者中，且覆蓋所述第一堆疊結構與所述第二堆疊結構的相對側壁以及所述多個隔離柱的側壁；多個通道層，分別覆蓋所述多個閘極介電層中的一者的內表面；以及多個導電柱，在所述基底上沿著所述垂直方向延伸且位於所述單元區內，其中所述多個導電柱中的至少兩個導電柱位於所述多個單元區中的一者中且在側向上被所述多個單元區中的所述一者中的所述通道層環繞，且位於所述多個單元區中的所述一者中的所述至少兩個導電柱在側向上彼此隔開。
在本公開的另一方面中，提供一種三維記憶體元件。所述三維記憶體元件包括：第一導電層及第二導電層，在基底之上沿著第一方向在側向上延伸，且沿著與所述第一方向相交的第二方向彼此間隔開；第一隔離柱及第二隔離柱，在所述基底上沿著垂直方向延伸，且沿著所述第二方向在所述第一導電層與所述第二導電層之間延伸，其中所述第一隔離柱的端部部分及所述第二隔離柱的端部部分與所述第一導電層及所述第二導電層接觸，所述第一導電層及所述第二導電層對應於所述第一隔離柱的所述端部部分及所述第二隔離柱的所述端部部分而在側向上內凹，所述第一隔離柱及所述第二隔離柱沿著所述第一方向在側向上彼此間隔開，以界定在側向上被所述第一導電層及所述第二導電層以及所述第一隔離柱及所述第二隔離柱環繞的單元區，且所述第一隔離柱及所述第二隔離柱沿著所述第二方向的長度大於所述單元區沿著所述第二方向的長度；閘極介電層，形成在所述單元區中且覆蓋所述第一導電層的側壁及所述第二導電層的側壁以及所述第一隔離柱的側壁及所述第二隔離柱的側壁；通道層，形成在所述單元區中且覆蓋所述閘極介電層的內表面；以及第一導電柱及第二導電柱，在所述基底上沿著所述垂直方向延伸，且在側向上被所述通道層環繞，其中所述第一導電柱及所述第二導電柱沿著所述第一方向在側向上彼此間隔開且與所述通道層接觸。
在本公開的又一方面中，提供一種三維記憶體元件的製造方法。所述方法包括：在基底上形成初始堆疊結構，其中所述初始堆疊結構包括沿著垂直方向交替堆疊在所述基底上的多個絕緣層與多個犧牲層；形成多個隔離柱，所述多個隔離柱在垂直方向上穿透過所述初始堆疊結構，其中所述隔離柱沿著第一方向隔開布置；形成溝槽，所述溝槽在垂直方向上穿透過所述初始堆疊結構且沿著所述第一方向在側向上延伸穿過所述初始堆疊結構，其中所述初始堆疊結構的剩餘部分沿著與所述第一方向相交的第二方向在側向上間隔開，且形成第一堆疊結構及第二堆疊結構，所述多個隔離柱沿著所述第二方向在所述第一堆疊結構與所述第二堆疊結構之間延伸，所述多個隔離柱中的每一隔離柱的端部部分嵌入在所述第一堆疊結構及所述第二堆疊結構中，且在所述多個隔離柱之間界定單元區；由多個導電層替換所述第一堆疊結構及所述第二堆疊結構中的所述多個犧牲層；在所述溝槽中共形地形成閘極介電層及通道層；使用絕緣材料填滿所述溝槽；以及在所述絕緣材料中形成多個導電柱，其中所述多個導電柱在垂直方向上穿透過所述絕緣材料，且所述多個導電柱中的至少兩個導電柱位於所述多個單元區中的一者內。
以下公開提供用於實施所提供主題的不同特徵的許多不同實施例或實例。以下闡述組件及布置的具體實例以簡化本公開。當然，這些僅為實例且不旨在進行限制。舉例來說，以下說明中將第一特徵形成在第二特徵“之上”或第二特徵“上”可包括其中第一特徵與第二特徵被形成為直接接觸的實施例，且還可包括其中第一特徵與第二特徵之間可形成有附加特徵進而使得所述第一特徵與所述第二特徵可不直接接觸的實施例。另外，本公開可能在各種實例中重複使用參考編號和/或字母。此種重複使用是出於簡潔及清晰的目的，而不是自身表示所論述的各種實施例和/或配置之間的關係。
此外，為易於說明，本文中可能使用例如“位於…之下（beneath）”、“位於…下方（below）”、“下部的（lower）”、“位於…上方（above）”、“上部的（upper）”等空間相對性用語來闡述圖中所示的一個元件或特徵與另一（其他）元件或特徵的關係。所述空間相對性用語旨在除圖中所繪示的取向外還囊括元件在使用或操作中的不同取向。設備可具有其他取向（旋轉90度或處於其他取向），且本文中所使用的空間相對性闡述語可同樣相應地進行解釋。
可通過任何合適的方法將閘極全環繞（gate all around，GAA）電晶體結構圖案化。舉例來說，可使用一個或多個微影製程（包括雙重圖案化製程或多重圖案化製程）將所述結構圖案化。一般來說，雙重圖案化製程或多重圖案化製程結合微影與自對準製程，從而能夠形成例如節距小於可使用單一直接微影製程以其他方式獲得的節距的圖案。舉例來說，在一個實施例中，在基底之上形成犧牲層並使用微影製程將犧牲層圖案化。使用自對準製程在圖案化的犧牲層旁邊形成間隔件。然後移除犧牲層，且然後可使用保留的間隔件來將GAA結構圖案化。
圖1是示出根據本公開一些實施例的形成三維記憶體元件10的製造方法的流程圖。圖2A至圖9A是示出在如圖1中所示的三維記憶體元件10的製造製程期間處於各個階段的結構的三維示意圖。圖2B至圖9B分別是沿著圖2A至圖9A中所示的線A-A’的示意性剖視圖。圖4C至圖9C分別是示出在參照圖4A至圖9A闡述的製程步驟中隔離柱108與相關組件的示意性平面圖。
參照圖1、圖2A及圖2B，執行步驟S100，且在基底100上形成初始堆疊結構102。初始堆疊結構102包括絕緣層104及犧牲層106，且絕緣層104與犧牲層106交替堆疊在基底100上。每一犧牲層106可夾置在下伏的絕緣層104與上覆的絕緣層104之間。此外，將參照圖5A至圖5C及圖6A至圖6C闡述在隨後的步驟中將由導電層110替換犧牲層106，且絕緣層104將犧牲層106彼此間隔開。儘管圖2A中繪示了五個絕緣層104及四個犧牲層106，但所屬領域中具有通常知識者根據設計要求調整絕緣層104及犧牲層106的數量，本公開並不受限制。絕緣層104的材料相對於犧牲層106的材料具有足夠的蝕刻選擇性，使得絕緣層104可在後續步驟中在移除犧牲層106期間保持實質上完整，如參照圖5A至圖5C所述。在一些實施例中，絕緣層104由氧化矽製成，而犧牲層106由氮化矽製成。然而，所屬領域中具有通常知識者根據製程要求為絕緣層104及犧牲層106選擇其他合適的材料，本公開不限於此。此外，在一些實施例中，用於形成絕緣層104及犧牲層106中的每一者的方法包括沉積製程、例如化學氣相沉積（chemical vapor deposition，CVD）製程。另一方面，在一些實施例中，基底100是形成在互補金屬氧化物半導體（complementary metal-oxide-semiconductor，CMOS）積體電路之上的蝕刻停止層。在這些實施例中，基底100的材料相對於初始堆疊結構102中的材料具有足夠的蝕刻選擇性。在其中絕緣層104及犧牲層106由氧化矽及氮化矽製成的那些實施例中，基底100的材料可包括碳化矽、碳氧化矽（SiOC）、氮碳氧化矽（SiOCN）、碳氮化矽（SiCN）、類似材料或其組合。在替代實施例中，基底100是半導體晶圓或絕緣體上半導體（semiconductor-on-insulator，SOI）晶圓。
參照圖1、圖3A及圖3B，執行步驟S102，且在初始堆疊結構102中形成隔離柱108。隔離柱108沿著絕緣層104與犧牲層106的堆疊方向穿透過初始堆疊結構102，且可到達基底100。另外，隔離柱108被各別地布置為具有沿著方向Y延伸的多個欄，且隔離柱108的相鄰欄沿著與方向Y相交的方向X彼此間隔開。在一些實施例中，隔離柱108的多個欄相對於其他欄沿著相同方向（例如，方向Y）交替地偏移開實質上相同的偏移量。舉例來說，隔離柱108的偶數欄CL1沿著方向Y相對於隔離柱108的奇數欄CL2偏移開。在這些實施例中，隔離柱108以交錯配置布置。隔離柱108中的每一者可為垂直片材，所述垂直片材具有長軸與隔離柱108的欄方向（例如，方向Y）垂直的俯視圖形狀。舉例來說，每一隔離柱108可被形成為具有實質上矩形或橢圓形的俯視圖形狀。隔離柱108由絕緣材料製成。在一些實施例中，隔離柱108的材料相對於絕緣層104及犧牲層106的材料具有足夠的蝕刻選擇性，使得隔離柱108可在用於在初始堆疊結構102中形成溝槽TR的後續步驟期間保持實質上完整，如參照圖4A至圖4C所述。在其中絕緣層104及犧牲層106由氧化矽及氮化矽製成的那些實施例中，隔離柱108的材料可包含氧化鋁、氧化鉿、氧化鉭、氧化鋯、氧化鎳、類似材料或其組合。另外，在一些實施例中，用於形成隔離柱108的方法包括：通過微影製程及蝕刻製程（例如，各向異性蝕刻製程）在初始堆疊結構102中形成穿孔；以及通過沉積製程（例如，CVD製程）將絕緣材料填充到這些穿孔中。隨後，可執行平坦化製程以移除絕緣材料的位於初始堆疊結構102上方的部分，且絕緣材料的剩餘部分形成隔離柱108。舉例來說，平坦化製程可包括化學機械拋光（chemical mechanical polishing，CMP）製程、蝕刻製程或其組合。
參照圖1、圖4A至圖4C，執行步驟S104，且在初始堆疊結構102中形成溝槽TR。溝槽TR穿透過初始堆疊結構102，且分別沿著隔離柱108的欄中的一者延伸。因此，在溝槽TR中暴露出隔離柱108，且初始堆疊結構102被溝槽TR切割成多個線性部分。另外，一欄的隔離柱108與溝槽TR中的一者相交，且每一溝槽TR可被視為被隔離柱108的欄劃分成多個區段。溝槽TR的在相鄰的隔離柱108之間界定的每一區段可被稱為單元區CR，在單元區CR中將形成一對單元的主動區。此外，隔離柱108在側向上突出到初始堆疊結構102的剩餘部分中。因此，隔離柱108的端部部分EP嵌入在初始堆疊結構102的剩餘部分中，而端部部分EP以外的其他部分在溝槽TR中暴露出。換句話說，隔離柱108的每一端部部分EP的多於一側可在側向上與初始堆疊結構102的剩餘部分中的一者接觸。舉例來說，如圖4A及圖4C中所示，每一隔離柱108的每一端部部分EP的三個側在側向上與初始堆疊結構102的剩餘部分中的一者接觸。另外，每一隔離柱108沿著方向X的長度L108
大於每一溝槽TR沿著相同方向（即，方向X）的寬度WTR
。在一些實施例中，隔離柱108在側向上突出到初始堆疊結構102的剩餘部分中介於1 nm至20 nm的範圍內的距離D108
。如將要闡述的，通過使隔離柱108的端部部分突出到初始堆疊結構102的剩餘部分中，可有效地減少相鄰單元之間的干擾。所屬領域中具有通常知識者根據製程及設計要求調整溝槽TR及隔離柱108的尺寸以修改距離D108
，本公開不限於此。此外，在其中隔離柱108的多個欄交替地偏移開的那些實施例中，由隔離柱108界定的單元區CR的多個欄交替地偏移開。舉例來說，如圖4A中所示，單元區CR的偶數欄沿著方向Y相對於單元區CR的奇數欄偏移開。在一些實施例中，用於形成溝槽TR的方法包括微影製程及蝕刻製程（例如，各向異性蝕刻製程）。由於基底100及隔離柱108可相對於初始堆疊結構102中的材料具有足夠的蝕刻選擇性，因此基底100及隔離柱108可在蝕刻製程期間保持實質上完整。
參照圖1、圖5A至圖5C，執行步驟S106，且選擇性地移除犧牲層106。通過移除犧牲層106，先前與犧牲層106接觸的絕緣層104的表面及隔離柱108的表面現在被暴露出。另外，由於隔離柱108連接到絕緣層104，因此隔離柱108可為絕緣層104提供支撐，且防止絕緣層104在移除犧牲層106之後塌陷。在一些實施例中，隔離柱108的端部部分EP在移除犧牲層106期間可能被輕微消耗，但是仍然嵌入在絕緣層104中。如圖5C中所示，在移除犧牲層106期間，每一隔離柱108的端部部分EP的邊緣相對於端部部分EP的原始邊界（由虛線表示）在側向上內凹，但是仍保持相對於溝槽TR的側壁突出。在一些實施例中，用於移除犧牲層106的方法包括各向同性蝕刻製程。由於基底100、絕緣層104及隔離柱108可相對於犧牲層106具有足夠的蝕刻選擇性，因此可在這種各向同性蝕刻製程期間選擇性地移除犧牲層106。
參照圖1、圖6A至圖6C，執行步驟S108，且在先前由犧牲層106占據的空間中形成導電層110。換句話說，先前存在的犧牲層106當前被導電層110替換。絕緣層104及導電層110現在堆疊在基底100上，並形成堆疊結構112。堆疊結構112通過溝槽TR在側向上彼此間隔開，且通過隔離柱108彼此連接。隔離柱108延伸跨越溝槽TR並進一步突出到堆疊結構112中（如圖6A及圖6C中所示）。因此，隔離柱108沿著方向X的長度大於相鄰的堆疊結構112之間沿著方向X的間距，所述間距也是單元區CR沿著方向X的長度。在一些實施例中，在當前步驟中，導電層110的側壁與絕緣層104的側壁實質上共面。導電層110由導電材料形成。舉例來說，導電材料可包括鎢、氮化鈦、釕、氮化鉭、鉬、氮化鎢、類似材料或其組合。在一些實施例中，用於形成導電層110的方法包括通過沉積製程（例如CVD製程或原子層沉積（atomic layer deposition，ALD）製程使用導電材料填滿溝槽TR及絕緣層104（如圖5A中所示）之間的空間。此後，導電材料的未被絕緣層104覆蓋的部分通過蝕刻製程（例如各向異性蝕刻製程）移除。導電材料的剩餘部分形成導電層110。換句話說，絕緣層104可在這種蝕刻製程期間用作遮罩（shadow mask），且導電材料的這種圖案化可被認為是自對準製程。另外，由於隔離柱108相對於導電材料具有足夠的蝕刻選擇性，因此在這種蝕刻製程期間幾乎不被蝕刻。
參照圖1、圖7A至圖7C，執行步驟S110，且使導電層110相對於絕緣層104在側向上內凹。如圖7A及圖7B中所示，導電層110的被暴露出的側壁110a可不再與絕緣層104的被暴露出的側壁104a共面，而是相對於絕緣層104的被暴露出的側壁104a在側向上內凹。此外，由於隔離柱108可突出到導電層110中足夠的深度（如圖6C中所示），因此即使在堆疊結構112的導電層110在側向上凹陷之後，隔離柱108也不會相對於堆疊結構112完全釋放（如圖7C中所示）。相反，隔離柱108的端部部分EP仍然埋在在側向上凹陷的導電層110及絕緣層104中，且與在側向上凹陷的導電層110及絕緣層104實體接觸。應注意，圖7C中繪示的虛線表示導電層110的移除部分。所屬領域中具有通常知識者根據製程要求調整導電層110的側向凹陷量及隔離柱108突出到導電層110中的深度，只要即使在導電層110在側向上凹陷之後，隔離柱108的端部部分EP仍可保持埋在導電層110中並在實體上連接到導電層110。通過確保隔離柱108的端部部分EP被埋在在側向上凹陷的導電層110中並在實體上連接到在側向上凹陷的導電層110，可防止在隔離柱108的端部部分EP與在側向上凹陷的導電層110之間形成空氣隙（air gap）。因此，可防止每一溝槽TR中的單元區CR之間通過上述的空氣隙連通，且各單元區CR可包圍隨後形成的閘極介電層及通道層（例如，將參照圖8A至圖8C闡述的閘極介電層114及通道層116）。因此，可有效地減少單元之間的干擾。另一方面，如圖7B中所示，在當前步驟中，每一堆疊結構112中的與隔離柱108接觸的導電層110的側壁110b及絕緣層104的側壁104b保持實質上彼此共面。在一些實施例中，用於在側向上使導電層110凹陷的方法包括蝕刻製程，例如各向同性蝕刻製程。在這些實施例中，絕緣層104及隔離柱108由於相對於導電層110具有足夠的蝕刻選擇性，因此在這種蝕刻製程期間幾乎不被蝕刻。
參照圖1、圖8A至圖8C，執行步驟S112，且在基底100的被暴露出的頂表面以及堆疊結構112的被暴露出的側壁（即，側壁104a、110a）及隔離柱108的被暴露出的側壁上形成閘極介電層114。閘極介電層114分別形成在單元區CR中的一者中。如上所述，由於隔離柱108的端部部分EP突出到導電層110及絕緣層104中且與導電層110及絕緣層104在實體上接觸，可防止單元區CR彼此連通。因此，可將分別形成在單元區CR中的一者中的閘極介電層114彼此隔開。此外，如圖8A中所示，閘極介電層114可分別被形成為具有環形俯視圖形狀。舉例來說，每一閘極介電層114的俯視圖可表現為實質上矩形的環。在一些實施例中，如圖8B中所示，閘極介電層114共形地覆蓋堆疊結構112的側壁及隔離柱108的側壁。在其中導電層110的側壁110a相對於絕緣層104的側壁104a在側向上凹陷的那些實施例中，閘極介電層114可與導電層110的凹槽對應地局部凹陷。此外，如圖8C中所示，隔離柱108的端部部分EP至少部分地埋在導電層110及絕緣層104（未示出）中，且隔離柱108的端部部分EP的這種埋置部可不與閘極介電層114直接接觸。在一些實施例中，閘極介電層114由鐵電材料（例如氧化鉿系材料（例如，氧化鉿鋯（Hf1-x
Zrx
O）、氧化鉿鉺（Hf1-x
Erx
O）、氧化鉿鑭（Hf1-x
Lax
O）、氧化鉿釔（Hf1-x
Yx
O）、氧化鉿釓（Hf1-x
Gdx
O）、氧化鉿鋁（Hf1-x
Alx
O）、氧化鉿鈦（Hf1-x
Tix
O）、氧化鉿鉭（Hf1-x
Tax
O）等）、鈦酸鋇（例如，BaTiO3
）、鈦酸鉛（例如，PbTiO3
）、鋯酸鉛（例如，PbZrO3
）、鈮酸鋰（LiNbO3
）、鈮酸鈉（NaNbO3
）、鈮酸鉀（例如，KNbO3
）、鉭酸鉀（KTaO3
）、氧化鉍（BiScO3
）、鐵酸鉍（例如，BiFeO3
）、氮化鋁鈧（AlScN）、類似材料或其組合）形成。作為另外一種選擇，閘極介電層114是電荷陷阱層（charge trap layer）。舉例來說，電荷陷阱層可包括氧化物-氮化物-氧化物（oxide-nitride-oxide，ONO）層。在一些實施例中，用於形成閘極介電層114的方法包括通過沉積製程（例如，CVD製程或ALD製程）或磊晶製程形成全面披覆的介電層以共形地覆蓋如圖7A中所示的結構。隨後，可通過例如拋光製程（例如，CMP製程）、蝕刻製程或其組合移除介電層的位於堆疊結構112的頂表面及隔離柱108的頂表面上方的部分。介電層的剩餘部分形成閘極介電層114。
隨後，執行步驟S114，且在閘極介電層114的內表面上形成通道層116。與閘極介電層114相似，通道層116分別形成在單元區CR中的一者中，並確保彼此隔開。此外，通道層116可分別具有環形俯視圖形狀。舉例來說，每一通道層116的俯視圖可表現為實質上矩形的環。此外，在一些實施例中，通道層116共形地覆蓋堆疊結構112的側壁及隔離柱108的側壁（如圖8B中所示）。換句話說，通道層116也可與導電層110的凹槽及閘極介電層114的凹槽對應地局部凹陷。此外，在一些實施例中，通道層116延伸於堆疊結構112的側壁及隔離柱108的側壁，但是可不在側向上延伸於基底100的頂表面（如圖8A及圖8B中所示）。在這些實施例中，閘極介電層114的位於基底100的頂表面上的一些部分可能未被通道層116覆蓋。另外，每一通道層116可被描述為在其最底部區是不連續的，且可防止隨後在每一單元區CR中形成的導電柱（例如，將參照圖9A至圖9C闡述的導電柱120）彼此通過下伏路徑而電連接，所述下伏路徑可能幾乎不受施加到導電層110的閘極電壓的控制。通道層116由半導體材料形成。在一些實施例中，半導體材料是金屬氧化物材料，例如銦系氧化物材料（例如，銦鎵鋅氧化物（IGZO））。另外，在一些實施例中，用於形成通道層116的方法包括通過沉積製程（例如，物理氣相沉積（physical vapor deposition，PVD）製程、CVD製程或ALD製程）形成全面披覆的半導體層以共形地覆蓋閘極介電層114、基底100及堆疊結構112。隨後，可通過例如蝕刻製程（例如，各向異性蝕刻製程）來移除半導體層的位於堆疊結構112的頂表面及隔離柱的頂表面上方的部分以及半導體層的位於基底100上的部分。半導體層的剩餘部分形成通道層116。
此後，執行步驟S116，且形成絕緣結構118以填滿單元區CR。如圖8A及圖8B中所示，絕緣結構118分別豎立在單元區CR中的一者中，且被通道層116及閘極介電層114在側向上環繞。在其中通道層116不在側向上延伸於基底100的頂表面的那些實施例中，絕緣結構118可豎立在閘極介電層114的最底部部分上。此外，在其中閘極介電層114及通道層116與堆疊結構112的側壁處的凹槽對應地局部凹陷的那些實施例中，通道層116的表面處的凹槽被絕緣結構118填滿，且絕緣結構118具有在側向上與通道層116的表面處的凹槽對應的突出部分。絕緣結構118由絕緣材料形成。舉例來說，絕緣材料可包括氧化矽、氮化矽、氮氧化矽等。在一些實施例中，用於形成絕緣結構118的方法包括通過沉積製程（例如，CVD製程）使用絕緣材料填滿單元區CR。隨後，可執行平坦化製程以移除絕緣材料的位於堆疊結構112的頂表面及隔離柱108的頂表面上方的部分，且平坦化製程可包括CMP製程、蝕刻製程或其組合。絕緣材料的剩餘部分形成絕緣結構118。
參照圖1、圖9A至圖9C，執行步驟S118，且在單元區CR內形成導電柱120。導電柱120穿透過絕緣結構118，且可到達閘極介電層114的最底部部分。一對導電柱120設置在單元區CR中的每一者中，且彼此隔開。以這種方式，成對的導電柱120（每一對作為單個單位）被布置成沿著方向Y延伸且通過方向X彼此隔開的欄。在一些實施例中，每一絕緣結構118的最靠近最鄰近的隔離柱108的區段可被視為被一對導電柱120替換，且每一絕緣結構118的剩餘區段位於所述一對導電柱120之間。與絕緣結構118相似，導電柱120可與通道層116的凹槽對應地在側向上突出（如圖9B中所示）。此外，在其中單元區CR交替地偏移開的那些實施例中，成對的導電柱120的多個欄交替地偏移開。舉例來說，成對的導電柱120的偶數欄沿著方向Y相對於成對的導電柱120的奇數欄偏移開。此外，如參照圖9A及圖9B所述，由於通道層116可不側向上延伸於基底100的頂表面，因此可防止單元區CR中的一者中的每一對導電柱120彼此通過下伏路徑電連接，所述下伏路徑可幾乎不受施加到導電層110的閘極電壓的控制。用於形成導電柱120的方法可包括：通過使用微影製程及蝕刻製程（例如，各向異性蝕刻製程）在絕緣結構118中形成穿孔；以及通過沉積製程（例如，CVD製程或PVD製程）、鍍覆製程或其組合將導電材料填充到這些穿孔中。隨後，通過平坦化製程移除導電材料的位於堆疊結構112及隔離柱108上方的部分，且導電材料的剩餘部分形成導電柱120。舉例來說，平坦化製程可包括CMP製程、蝕刻製程或其組合。
至此，已形成根據本公開一些實施例的三維記憶體元件10。參照圖9A及圖9B，三維記憶體元件10包括通過溝槽在側向上彼此間隔開的堆疊結構112（如參照圖6A所述），且包括與溝槽相交並將溝槽中的每一者劃分成多個單元區CR的隔離柱108。此外，三維記憶體元件10也包括對單元區CR的內側壁進行襯覆的閘極介電層114及通道層116，且包括成對的導電柱120，所述成對的導電柱120各自各別地位於單元區CR中的每一者內，且在側向上被同一單元區CR中的閘極介電層114及通道層116環繞。如圖9C中所示，每一堆疊結構112中的導電層110的一部分及在側向上與所述導電層110的所述部分相鄰的閘極介電層114、通道層116及一對導電柱120的最靠近部分構成場效應電晶體（field effect transistor，FET），所述場效應電晶體用作儲存單元MC。在其中閘極介電層114由鐵電材料形成的那些實施例中，相反方向的偶極矩（dipole moment）可儲存在閘極介電層114中。因此，FET具有與偶極矩對應的不同閾值電壓（threshold voltage），因此FET可被識別為具有不同的邏輯狀態。在這些實施例中，儲存單元MC是鐵電FET。另一方面，在其中閘極介電層114是電荷陷阱層的那些實施例中，電荷可存儲在閘極介電層114中，因此FET可根據儲存在閘極介電層114中的電荷量而定具有不同的閾值電壓。因此，FET也可被識別為具有不同的邏輯狀態。在這些實施例中，儲存單元MC可被稱為電荷陷阱閃存（charge trap flash，CTF）電晶體。
此外，如圖9A及圖9C中所示，在每一堆疊結構112中沿著垂直方向堆疊的導電層110以及單元區CR中的位於這些導電層110旁邊的閘極介電層114、通道層116及所述一對導電柱120的部分形成儲存單元MC堆疊。另外，多個儲存單元MC堆疊可沿著溝槽方向（例如，方向Y）布置。在一些實施例中，同一單元區CR中的閘極介電層114、通道層116及一對導電柱120由包括位於此單元區CR的相對側處的導電層110的相鄰儲存單元MC堆疊共享，且這些儲存單元MC的導電通道形成在通道層116的不同區段中。
關於將溝槽劃分成多個單元區CR的隔離柱108，隔離柱108進一步突出到堆疊結構112中，使得即使在導電層110在側向上凹陷之後，堆疊結構112中的導電層110及絕緣層104也可保持與隔離柱108實體接觸。因此，在隔離柱108與堆疊結構112之間不存在間隙，因此可防止相鄰的單元區CR通過這些間隙彼此連通。如此一來，可防止相鄰的單元區CR內的閘極介電層114彼此接觸。相似地，也可防止相鄰的單元區CR內的通道層116彼此接觸。因此，可有效地防止由在其間延伸的隔離柱108隔開的相鄰的儲存單元MC的干擾。
圖10是圖9A中所示的三維記憶體元件10的一部分的等效電路圖。
參照圖9A及圖10，圖9A中所示的每一堆疊結構112中的導電層110可用作字元線WL，如圖10中所示。字元線WL沿著垂直方向Z布置。每一字元線WL連接在側向上相鄰的兩個儲存單元MC的欄的閘極端子G。另外，在圖9A中所示的單元區CR中的一者中每一對導電柱120各別地連接到沿著垂直方向Z堆疊的儲存單元MC的源極端子S及汲極端子D，如圖10中所示。如圖10中所示，每一儲存單元MC堆疊的閘極端子G分別連接到字元線WL中的一者。另外，每一儲存單元MC堆疊的源極端子S通過導電柱120中的一者連接在一起，且每一儲存單元MC堆疊的汲極端子D通過導電柱120中的另一者連接在一起。換句話說，每一儲存單元MC堆疊的源極端子S與汲極端子D之間的通道CH被並聯連接。
圖11是示出根據本公開一些實施例的半導體結構20的示意性剖視圖。
參照圖9A至圖9C及圖11，圖11中所示的半導體結構20包括如參照圖9A至圖9C闡述的三維記憶體元件10。在其中三維記憶體元件10的基底100是蝕刻停止層的那些實施例中，CMOS積體電路LC可位於基底100之下，且CMOS積體電路LC也可被稱為陣列下CMOS（CMOS-under-array，CUA）。雖未示出，但是導電層110及導電柱120可被布線到CMOS積體電路LC，且可由CMOS積體電路LC控制三維記憶體元件10。
在一些實施例中，CMOS積體電路LC被構建在半導體基底200上。半導體基底200可為半導體晶圓或絕緣體上半導體（SOI）晶圓。CMOS積體電路LC可包括形成在半導體基底200的表面區上的主動元件。在一些實施例中，主動元件包括金屬氧化物半導體（metal-oxide-semiconductor，MOS）電晶體202。MOS電晶體202可分別包括形成在半導體基底200之上的閘極結構204。在一些實施例中，閘極結構204包括閘極電極206、閘極介電層208及閘極間隔件210。閘極介電層208可在閘極電極206與半導體基底200之間延伸，且可或可不進一步覆蓋閘極電極206的側壁。閘極間隔件210可在側向上環繞閘極電極206及閘極介電層208。此外，MOS電晶體202還可包括源極/汲極區212。源極/汲極區212可形成在半導體基底200中，且位於閘極結構204的相對側處。在一些實施例中，源極/汲極區212可為磊晶結構，且可從半導體基底200的表面突出。應注意，儘管MOS電晶體202被繪示為沿著半導體基底200的表面形成導電通道（未示出）的平面型MOS電晶體，但是作為另外一種選擇MOS電晶體202可為鰭型MOS電晶體（或被稱為finFET）、全環繞閘極（gate-all-around，GAA）FET等。
在一些實施例中，CMOS積體電路LC還包括堆疊在半導體基底200上的介電層214，且包括形成在介電層214堆疊中的接觸插塞216及內連線218。最底部的介電層214可在側向上環繞閘極結構204，且覆蓋源極/汲極區212。為了建立與源極/汲極區212的電連接，接觸插塞216中的一些接觸插塞216可穿透過介電層214中的最底部一者，而接觸插塞216中的其他接觸插塞216可豎立在閘極結構204上並電連接到閘極結構204的閘極電極206。內連線218可在接觸插塞216上延伸且電連接到接觸插塞216。內連線218可包括導電跡線及導通孔。導電跡線分別位於介電層214中的一者上，而導通孔分別穿透過介電層214中的一者或多者並電連接到導電跡線中的一者或多者。
在一些實施例中，三維記憶體元件10設置在介電層214堆疊上。在這些實施例中，三維記憶體元件10的導電層110及導電柱120可通過延伸穿過基底100及介電層214中的最頂部一者的導電路徑（未示出）被布線到介電層214堆疊中的內連線218。舉例來說，導電層110（或被稱為字元線）可被布線到由通過內連線218的一部分內連的主動元件中的一些主動元件形成的字元線驅動器，且導電柱120可被布線到由通過內連線218的另一部分內連的主動元件中的其他主動元件形成的讀出放大器。
圖12A是示出根據本公開一些實施例的三維記憶體元件10a的示意性三維視圖。圖12B是沿著圖12A中所示的源極線SL2的延伸方向的示意性剖視圖。圖12A及圖12B中所示的三維記憶體元件10a與參照圖9A至圖9C闡述的三維記憶體元件10相似。將僅闡述三維記憶體元件10a與三維記憶體元件10之間的差異，相同或類似部分將不再重複。另外，在圖12A中省略將參照圖12B闡述的介電層122。
參照圖12A，在一些實施例中，三維記憶體元件10a還包括位元線BL及源極線SL。位元線BL及源極線SL通過例如導通孔CV電連接到導電柱120。單元區CR中的每一個單元區CR中的導電柱120分別連接到位元線BL中的一者及源極線SL中的一者。在一些實施例中，位元線BL及源極線SL沿著與欄方向（例如，方向Y）相交的列方向（例如，方向X）延伸，相鄰的堆疊結構112之間的單元區CR沿著所述欄方向布置。在其中單元區CR的欄交替地偏移開的那些實施例中，單元區CR的相鄰欄中的導電柱120可連接到不同的位元線BL及不同的源極線SL。舉例來說，單元區CR的奇數欄中的導電柱120可連接到位元線BL1及源極線SL1，而單元區CR的偶數欄中的導電柱120可連接到位元線BL2及源極線SL2。因此，單元區CR的相鄰欄中的儲存單元MC可由不同的位元線BL（例如，位元線BL1及位元線BL2）及不同的源極線SL（例如，源極線SL1及源極線SL2）控制，因此可減少相鄰欄的單元區CR中的儲存單元MC之間的干擾。
參照圖12A及圖12B，在一些實施例中，位元線BL及源極線SL在堆疊結構112上方延伸。位元線BL、源極線SL及導通孔CV可形成在形成於堆疊結構112上的介電層122堆疊中。導通孔CV可穿透過介電層122的最底部一者（多者），以建立從導電柱120到位於導通孔CV上方的位元線BL及源極線SL的電連接。在其中基底100是形成在CMOS積體電路（例如，參照圖11闡述的CMOS積體電路LC）之上的蝕刻停止層的那些實施例中，位元線BL及源極線SL可通過形成在堆疊結構112旁邊並穿透過基底100的導電路徑（未示出）進一步布線到下伏的CMOS積體電路。
圖13A是示出根據本公開一些實施例的三維記憶體元件10b的三維示意圖。圖13B是沿著圖13A中所示源極線SL中的一者的延伸方向的示意性剖視圖。圖13A及圖13B中所示的三維記憶體元件10b與參照圖12A及圖12B闡述的三維記憶體元件10a相似。將僅闡述三維記憶體元件10b與三維記憶體元件10a之間的差異，相同或類似的部分將不再重複。
參照圖13A及圖13B，在一些實施例中，源極線SL在基底100下方延伸，而位元線BL在堆疊結構112上方延伸。在這些實施例中，如圖13B中所示，源極線SL可形成在基底100下方的介電層214堆疊（如參照圖11所述）中。源極線SL可位於介電層214中的一者上。另外，可進一步形成導通孔CV’，以將導電柱120中的一些導電柱120電連接到下伏的源極線SL。導通孔CV’可從一些導電柱120的底表面延伸，並穿透過下伏閘極介電層114、基底100及介電層214的最頂部一者（多者）到達源極線SL。
在替代實施例中，對調源極線SL與位元線BL的位置。換句話說，源極線SL可在堆疊結構112上方延伸，且可電連接到一些導電柱120，如參照圖12A及圖12B所述。另一方面，位元線BL可在堆疊結構112下方的介電層214中延伸，且可通過導通孔CV’電連接到其他導電柱120。
圖14是示出根據本公開一些實施例的三維記憶體元件中的在側向上相鄰的儲存單元MC1、MC2的示意性平面圖。這種三維記憶體元件與參照圖9A至圖9C闡述的三維記憶體元件10相似。僅闡述這種三維記憶體元件與三維記憶體元件10的不同之處，相同或相似的部分不再重複。
參照圖14，在一些實施例中，在每一單元區CR中設置兩對導電柱120。在單元區CR的相對側處使用兩導電層110的在側向上相鄰的儲存單元MC1、MC2分別包括所述兩對導電柱120中的一對。舉例來說，在單元區CR的一側處使用導電層110-1的儲存單元MC1包括在此單元區CR內的導電柱120a、120b。另一方面，在單元區CR的另一側處使用導電層110-2的儲存單元MC2包括在此單元區CR內的導電柱120c、120d。導電柱120a、120b各別地與通道層116的沿著導電層110-1進行襯覆的區段接觸，而導電柱120c、120d可各別地與通道層116的沿著導電層110-2進行襯覆的另一區段接觸。舉例來說，單元區CR可具有實質上矩形的俯視圖形狀，且導電柱120a、120b、120c、120d各別地位於單元區CR的四個隅角處。導電柱120a、120b用作儲存單元MC1的源極端子及汲極端子。相似地，導電柱120c、120d用作儲存單元MC2的源極端子及汲極端子。由於在側向上相鄰的儲存單元（例如，儲存單元MC1、MC2）分別具有它們自己的一對源極端子及汲極端子，因此可進一步減少在側向上相鄰的儲存單元（例如，儲存單元MC1、MC2）之間的干擾。為了在單元區CR中的每一者內放置兩對導電柱120，所屬領域中具有通常知識者調整單元區CR的尺寸和/或導電柱120的尺寸，使得如圖14中所示的單元區CR可各自大於圖9A中所示的每一單元區CR，和/或圖14中所示的導電柱120的尺寸可小於圖9A中所示的導電柱120的尺寸。
圖15是示出根據本公開一些實施例的三維記憶體元件10c的示意性三維視圖。三維記憶體元件10c與參照圖9A至圖9C闡述的三維記憶體元件10相似。將僅闡述三維記憶體元件10c與三維記憶體元件10之間的差異，相同或類似的部分將不再重複。
參照圖15，在一些實施例中，三維記憶體元件10c還包括絕緣壁IW。絕緣壁IW穿透過堆疊結構112，且分別沿著單元區CR的欄方向（例如，Y方向）在單元區CR的相鄰欄之間延伸。每一堆疊結構112可被視為被絕緣壁IW中的一者切割成兩個半部分。堆疊結構112的每一半部分包括交替堆疊在基底100上的導電層110與絕緣層104，且堆疊結構112的所述兩個半部分通過絕緣壁IW中的一者在側向上彼此間隔開。因此，在一絕緣壁IW的相對側處且在側向上相鄰的儲存單元MC分別包括導電層110的單獨堆疊，且可進一步減少這些儲存單元MC之間的干擾。在一些實施例中，用於形成絕緣壁IW的方法包括：通過微影製程及蝕刻製程在初始堆疊結構102（如圖2A中所示）中形成溝槽；以及將絕緣材料填充到這些溝槽中。隨後，可通過平坦化製程（例如，拋光製程、蝕刻製程或其組合）移除絕緣材料的位於初始堆疊結構102上方的部分，且絕緣材料的剩餘部分形成絕緣壁IW。在一些實施例中，同時執行如參照圖3A及圖3B闡述的用於形成絕緣壁IW的步驟及用於形成隔離柱108的步驟。在替代實施例中，用於形成絕緣壁IW的步驟可在用於形成隔離柱108的步驟之前或之後進行。
如上所述，根據本公開實施例的三維記憶體元件包括彼此在側向上間隔開的堆疊結構，且包括在堆疊結構之間延伸且在堆疊結構之間界定單元區的隔離柱。此外，三維記憶體元件還包括對單元區的內側壁進行襯覆的閘極介電層及通道層，且包括成對的導電柱，所述成對的導電柱各自各別地位於單元區中的一者內，且在側向上被同一單元區中的通道層環繞。儲存單元可分別由堆疊結構中的導電層中的一者及在側向上與此導電層相鄰的閘極介電層、通道層及一對導電柱的最靠近部分界定，且可為鐵電FET電晶體或電荷陷阱閃存（charge trap flash，CTF）電晶體。此外，隔離柱沿著側向方向進一步突出到堆疊結構中，使得即使導電層在側向上內凹，堆疊結構中的導電層及絕緣層仍可與隔離柱保持實體接觸。因此，在隔離柱與堆疊結構之間不存在間隙，因此可防止相鄰的單元區通過這些間隙彼此連通。因此，可防止相鄰的單元區內的閘極介電層彼此接觸。相似地，也可防止相鄰的單元區內的通道層彼此接觸。因此，可有效地防止由在其間延伸的隔離柱隔開的相鄰的儲存單元的干擾。
在本公開的方面中，提供一種三維記憶體元件。所述三維記憶體元件包括：第一堆疊結構及第二堆疊結構，形成在基底上且沿著第一方向在側向上彼此間隔開，其中所述第一堆疊結構包括交替堆疊在所述基底上的多個第一絕緣層與多個第一導電層，且所述第二堆疊結構包括交替堆疊在所述基底上的多個第二絕緣層與多個第二導電層；多個隔離柱，在所述基底上沿著垂直方向延伸，且沿著所述第一方向在所述第一堆疊結構與所述第二堆疊結構之間延伸，其中所述多個隔離柱進一步突出到所述第一堆疊結構及所述第二堆疊結構中，且所述第一堆疊結構與所述第二堆疊結構之間的空間被所述多個隔離柱劃分成多個單元區；多個閘極介電層，分別形成在所述多個單元區中的一者中，且覆蓋所述第一堆疊結構與所述第二堆疊結構的相對側壁以及所述多個隔離柱的側壁；多個通道層，分別覆蓋所述多個閘極介電層中的一者的內表面；以及多個導電柱，在所述基底上沿著所述垂直方向延伸且位於所述單元區內，其中所述多個導電柱中的至少兩個導電柱位於所述多個單元區中的一者中且在側向上被所述多個單元區中的所述一者中的所述通道層環繞，且位於所述多個單元區中的所述一者中的所述至少兩個導電柱在側向上彼此隔開。
在一些實施例中，所述多個隔離柱中的每一隔離柱沿著所述第一方向的長度大於所述第一堆疊結構及所述第二堆疊結構之間沿著所述第一方向的間距。
在一些實施例中，所述多個第一導電層的與所述多個閘極介電層接觸的側壁在側向上相對於所述多個第一絕緣層的與所述多個閘極介電層接觸的側壁內凹，且所述多個第二導電層的與所述多個閘極介電層接觸的側壁在側向上相對於所述多個第二絕緣層的與所述多個閘極介電層接觸的側壁內凹。
在一些實施例中，所述多個第一導電層的與所述多個隔離柱接觸的側壁與所述多個第一絕緣層的與所述多個隔離柱接觸的側壁實質上共面，且所述多個第二導電層的與所述多個隔離柱接觸的側壁與所述多個第二絕緣層的與所述多個隔離柱接觸的側壁實質上共面。
在一些實施例中，位於所述多個單元區中的一者中的所述閘極介電層的底部部分在側向上延伸於所述基底上且位於所述多個單元區中的所述一者中的所述通道層的在側向上間隔開的部分之間。
在一些實施例中，所述多個單元區中的所述一者中的所述至少兩個導電柱從所述閘極介電層的所述底部部分沿著所述垂直方向延伸。
在一些實施例中，所述多個通道層由鐵電材料形成。
在一些實施例中，所述多個通道層是電荷捕獲層。
在一些實施例中，三維記憶體元件還包括多個絕緣結構，所述多個絕緣結構分別位於所述多個單元區中的一者內的所述至少兩個導電柱之間。
在一些實施例中，所述多個隔離柱相對於所述多個第一絕緣層及所述多個第二絕緣層具有蝕刻選擇性。
在一些實施例中，所述基底是形成在半導體基底之上的蝕刻停止層，且所述蝕刻停止層相對於所述多個第一絕緣層及所述多個第二絕緣層具有蝕刻選擇性。
在本公開的另一方面中，提供一種三維記憶體元件。所述三維記憶體元件包括：第一導電層及第二導電層，在基底之上沿著第一方向在側向上延伸，且沿著與所述第一方向相交的第二方向彼此間隔開；第一隔離柱及第二隔離柱，在所述基底上沿著垂直方向延伸，且沿著所述第二方向在所述第一導電層與所述第二導電層之間延伸，其中所述第一隔離柱的端部部分及所述第二隔離柱的端部部分與所述第一導電層及所述第二導電層接觸，所述第一導電層及所述第二導電層對應於所述第一隔離柱的所述端部部分及所述第二隔離柱的所述端部部分而在側向上內凹，所述第一隔離柱及所述第二隔離柱沿著所述第一方向在側向上彼此間隔開，以界定在側向上被所述第一導電層及所述第二導電層以及所述第一隔離柱及所述第二隔離柱環繞的單元區，且所述第一隔離柱及所述第二隔離柱沿著所述第二方向的長度大於所述單元區沿著所述第二方向的長度；閘極介電層，形成在所述單元區中且覆蓋所述第一導電層的側壁及所述第二導電層的側壁以及所述第一隔離柱的側壁及所述第二隔離柱的側壁；通道層，形成在所述單元區中且覆蓋所述閘極介電層的內表面；以及第一導電柱及第二導電柱，在所述基底上沿著所述垂直方向延伸，且在側向上被所述通道層環繞，其中所述第一導電柱及所述第二導電柱沿著所述第一方向在側向上彼此間隔開且與所述通道層接觸。
在一些實施例中，所述第一隔離柱的所述端部部分及所述第二隔離柱的所述端部部分相對於所述閘極介電層的外側壁在側向上突出。
在一些實施例中，所述閘極介電層與所述通道層分別形成為環形形狀。
在一些實施例中，三維記憶體元件還包括絕緣結構，所述絕緣結構在所述基底上沿著所述垂直方向延伸且位於所述第一導電柱與所述第二導電柱之間。
在本公開的又一方面中，提供一種三維記憶體元件的製造方法。所述方法包括：在基底上形成初始堆疊結構，其中所述初始堆疊結構包括沿著垂直方向交替堆疊在所述基底上的多個絕緣層與多個犧牲層；形成多個隔離柱，所述多個隔離柱在垂直方向上穿透過所述初始堆疊結構，其中所述隔離柱沿著第一方向隔開布置；形成溝槽，所述溝槽在垂直方向上穿透過所述初始堆疊結構且沿著所述第一方向在側向上延伸穿過所述初始堆疊結構，其中所述初始堆疊結構的剩餘部分沿著與所述第一方向相交的第二方向在側向上間隔開，且形成第一堆疊結構及第二堆疊結構，所述多個隔離柱沿著所述第二方向在所述第一堆疊結構與所述第二堆疊結構之間延伸，所述多個隔離柱中的每一隔離柱的端部部分嵌入在所述第一堆疊結構及所述第二堆疊結構中，且在所述多個隔離柱之間界定單元區；由多個導電層替換所述第一堆疊結構及所述第二堆疊結構中的所述多個犧牲層；在所述溝槽中共形地形成閘極介電層及通道層；使用絕緣材料填滿所述溝槽；以及在所述絕緣材料中形成多個導電柱，其中所述多個導電柱在垂直方向上穿透過所述絕緣材料，且所述多個導電柱中的至少兩個導電柱位於所述多個單元區中的一者內。
在一些實施例中，所述多個絕緣層、所述多個隔離柱及所述基底相對於所述多個犧牲層具有蝕刻選擇性，且所述多個絕緣層及所述多個隔離柱相對於所述多個導電層具有蝕刻選擇性。
在一些實施例中，三維記憶體元件的製造方法還包括：在由所述多個導電層替換所述多個犧牲層之後，使所述多個導電層相對於所述多個絕緣層在側向上內凹。
在一些實施例中，在使所述多個導電層在側向上內凹之後所述多個隔離柱的所述端部部分保持嵌入在所述多個導電層中。
在一些實施例中，三維記憶體元件的製造方法還包括：在形成所述閘極介電層及所述通道層之後，移除所述通道層的在側向上延伸於所述基底上的底部部分。
以上概述了若干實施例的特徵，以使所屬領域中具有通常知識者可更好地理解本公開的各個方面。所屬領域中具有通常知識者應理解，他們可容易地使用本公開作為設計或修改其他製程及結構的基礎來施行與本文中所介紹的實施例相同的目的和/或實現與本文中所介紹的實施例相同的優點。所屬領域中具有通常知識者還應認識到，這些等效構造並不背離本公開的精神及範圍，而且他們可在不背離本公開的精神及範圍的條件下在本文中作出各種改變、代替及變更。
10、10a、10b、10c:三維記憶體元件
20:半導體結構
100:基底
102:初始堆疊結構
104:絕緣層
104a、104b:側壁
106:犧牲層
108:隔離柱
110、110-1、110-2:導電層
110a、110b:側壁
112:堆疊結構
114:閘極介電層
116:通道層
118:絕緣結構
120、120a、120b、120c、120d:導電柱
122、214:介電層
200:半導體基底
202:金屬氧化物半導體（MOS）電晶體
204:閘極結構
206:閘極電極
208:閘極介電層
210:閘極間隔件
212:源極/汲極區
216:接觸插塞
218:內連線
A-A’:線
BL、BL1、BL2:位元線
CH:通道
CL1:偶數欄
CL2:奇數欄
CR:單元區
CV、CV’:導通孔
D:汲極端子
D108
:距離
EP:端部部分
G:閘極端子
IW:絕緣壁
L108
:長度
LC:CMOS積體電路
MC、MC1、MC2:儲存單元
S:源極端子
S100、S102、S104、S106、S108、S110、S112、S114、S116、S118:步驟
SL、SL1、SL2:源極線
TR:溝槽
WTR
:寬度
WL:字元線
X、Y:方向
Z:垂直方向
圖1是示出根據本公開一些實施例的形成三維記憶體元件的製造方法的流程圖。
圖2A至圖9A是示出在如圖1中所示的三維記憶體元件的製造製程期間處於各個階段的結構的三維示意圖。
圖2B至圖9B分別是沿著圖2A至圖9A中所示的線A-A’的示意性剖視圖。
圖4C至圖9C分別是示出在參照圖4A至圖9A闡述的製程步驟中隔離柱與相關組件的放大平面圖。
圖10是圖9A中所示三維記憶體元件的一部分的等效電路圖。
圖11是示出根據本公開一些實施例的半導體結構的示意性剖視圖。
圖12A是示出根據本公開一些實施例的三維記憶體元件的三維示意圖。
圖12B是沿著圖12A中所示的源極線及位元線中的一者的延伸方向的示意性剖視圖。
圖13A是示出根據本公開一些實施例的三維記憶體元件的三維示意圖。
圖13B是沿著圖13A中所示源極線中的一者的示意性剖視圖。
圖14是示出根據本公開一些實施例的三維記憶體元件中的在側向上相鄰的儲存單元的示意性平面圖。
圖15是示出根據本公開一些實施例的三維記憶體元件的三維示意圖。
10:三維記憶體元件
100:基底
104:絕緣層
108:隔離柱
110:導電層
112:堆疊結構
114:閘極介電層
116:通道層
118:絕緣結構
120:導電柱
A-A’:線
CR:單元區
EP:端部部分
X、Y:方向
Claims (1)
- 一種三維記憶體元件，包括： 第一堆疊結構及第二堆疊結構，形成在基底上且沿著第一方向在側向上彼此間隔開，其中所述第一堆疊結構包括交替堆疊在所述基底上的多個第一絕緣層與多個第一導電層，且所述第二堆疊結構包括交替堆疊在所述基底上的多個第二絕緣層與多個第二導電層； 多個隔離柱，在所述基底上沿著垂直方向延伸，且沿著所述第一方向在所述第一堆疊結構與所述第二堆疊結構之間延伸，其中所述多個隔離柱進一步突出到所述第一堆疊結構及所述第二堆疊結構中，且所述第一堆疊結構與所述第二堆疊結構之間的空間被所述多個隔離柱劃分成多個單元區； 多個閘極介電層，分別形成在所述多個單元區中的一者中，且覆蓋所述第一堆疊結構與所述第二堆疊結構的相對側壁以及所述多個隔離柱的側壁； 多個通道層，分別覆蓋所述多個閘極介電層中的一者的內表面；以及 多個導電柱，在所述基底上沿著所述垂直方向延伸且位於所述多個單元區內，其中所述多個導電柱中的至少兩個導電柱位於所述多個單元區中的一者中且在側向上被所述多個單元區中的所述一者中的所述通道層環繞，且位於所述多個單元區中的所述一者中的所述至少兩個導電柱在側向上彼此隔開。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US202063031577P | 2020-05-29 | 2020-05-29 | |
| US63/031,577 | 2020-05-29 | ||
| US17/159,120 US11723209B2 (en) | 2020-05-29 | 2021-01-26 | Three-dimensional memory device and manufacturing method thereof |
| US17/159,120 | 2021-01-26 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW202145441A true TW202145441A (zh) | 2021-12-01 |
Family
ID=77324098
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW110118388A TW202145441A (zh) | 2020-05-29 | 2021-05-21 | 三維記憶體元件及其製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US12250822B2 (zh) |
| CN (1) | CN113299660A (zh) |
| TW (1) | TW202145441A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI861685B (zh) * | 2023-01-18 | 2024-11-11 | 力晶積成電子製造股份有限公司 | 半導體裝置及形成半導體裝置的方法 |
| TWI891377B (zh) * | 2024-01-16 | 2025-07-21 | 旺宏電子股份有限公司 | 記憶體裝置及其製造方法 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114613838A (zh) * | 2022-02-24 | 2022-06-10 | 长江存储科技有限责任公司 | 三维存储器件及其制造方法、存储系统 |
| US12302588B2 (en) * | 2022-03-09 | 2025-05-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | Memory device |
| CN117651421B (zh) * | 2022-08-19 | 2026-01-13 | 华为技术有限公司 | 存储阵列及其制备方法、存储器、电子设备 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101623546B1 (ko) * | 2010-05-28 | 2016-05-23 | 삼성전자주식회사 | 3차원 반도체 메모리 장치 및 그 제조 방법 |
| EP3891780A4 (en) * | 2018-12-07 | 2022-12-21 | Sunrise Memory Corporation | METHOD OF FABRICATION OF MULTILAYER VERTICAL NOR STORAGE STRING ARRAYS |
-
2021
- 2021-05-21 TW TW110118388A patent/TW202145441A/zh unknown
- 2021-05-24 CN CN202110564211.8A patent/CN113299660A/zh active Pending
-
2023
- 2023-06-21 US US18/338,344 patent/US12250822B2/en active Active
-
2024
- 2024-07-29 US US18/786,630 patent/US20240389338A1/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI861685B (zh) * | 2023-01-18 | 2024-11-11 | 力晶積成電子製造股份有限公司 | 半導體裝置及形成半導體裝置的方法 |
| TWI891377B (zh) * | 2024-01-16 | 2025-07-21 | 旺宏電子股份有限公司 | 記憶體裝置及其製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113299660A (zh) | 2021-08-24 |
| US12250822B2 (en) | 2025-03-11 |
| US20230337436A1 (en) | 2023-10-19 |
| US20240389338A1 (en) | 2024-11-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11723209B2 (en) | Three-dimensional memory device and manufacturing method thereof | |
| US11101283B2 (en) | Semiconductor memory device | |
| US9905664B2 (en) | Semiconductor devices and methods of manufacturing the same | |
| US9806093B2 (en) | Through-memory-level via structures for a three-dimensional memory device | |
| CN113488484B (zh) | 三维存储器器件及其制造方法 | |
| US9230973B2 (en) | Methods of fabricating a three-dimensional non-volatile memory device | |
| KR100855990B1 (ko) | 비휘발성 메모리 소자 및 그 제조 방법 | |
| TW202145441A (zh) | 三維記憶體元件及其製造方法 | |
| TW202205642A (zh) | 記憶體元件、半導體元件及其製造方法 | |
| US20170352678A1 (en) | Through-memory-level via structures between staircase regions in a three-dimensional memory device and method of making thereof | |
| US20060192266A1 (en) | Semiconductor memory having charge trapping memory cells and fabrication method thereof | |
| KR101160185B1 (ko) | 차폐전극을 갖는 3차원 수직형 메모리 셀 스트링, 이를 이용한 메모리 어레이 및 그 제조 방법 | |
| JP2022022201A (ja) | メモリデバイスおよびその製造方法 | |
| CN113437079A (zh) | 存储器器件及其制造方法 | |
| TW202029474A (zh) | 具有鰭式場效電晶體結構及高k值介電質與金屬閘極記憶體及邏輯閘之分離閘非揮發性記憶體單元以及其製造方法 | |
| KR20200127101A (ko) | 반도체 메모리 소자 및 이의 제조 방법 | |
| KR20180090932A (ko) | 3차원 반도체 메모리 소자 | |
| KR102763644B1 (ko) | 워드 라인 게이트 위에 배치된 소거 게이트를 갖는 스플릿 게이트, 2-비트 비휘발성 메모리 셀, 및 그 제조 방법 | |
| KR101002293B1 (ko) | 플로팅 바디를 갖는 적층형 비휘발성 메모리 셀 소자, 상기셀 소자를 이용한 비휘발성 메모리 셀 스택, 비휘발성 메모리 셀 스트링, 비휘발성 메모리 셀 어레이 및 그 제조 방법 | |
| KR20070091833A (ko) | 비휘발성 기억 소자 및 그 형성 방법 | |
| US20230422479A1 (en) | Semiconductor device | |
| KR101002297B1 (ko) | 적층형 비휘발성 메모리 셀 소자, 상기 셀 소자를 이용한 비휘발성 메모리 셀 스택, 비휘발성 메모리 셀 스트링, 비휘발성 메모리 셀 어레이 및 그 제조 방법 |