[go: up one dir, main page]

TW202118066A - 半導體元件 - Google Patents

半導體元件 Download PDF

Info

Publication number
TW202118066A
TW202118066A TW109114832A TW109114832A TW202118066A TW 202118066 A TW202118066 A TW 202118066A TW 109114832 A TW109114832 A TW 109114832A TW 109114832 A TW109114832 A TW 109114832A TW 202118066 A TW202118066 A TW 202118066A
Authority
TW
Taiwan
Prior art keywords
dimensional material
material layer
layer
source
drain
Prior art date
Application number
TW109114832A
Other languages
English (en)
Inventor
蘇聖凱
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202118066A publication Critical patent/TW202118066A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D48/00—Individual devices not covered by groups H10D1/00 - H10D44/00
    • H10D48/30—Devices controlled by electric currents or voltages
    • H10D48/32—Devices controlled by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H10D48/36—Unipolar devices
    • H10D48/362—Unipolar transistors having ohmic electrodes on emitter-like, base-like, and collector-like regions, e.g. hot electron transistors [HET], metal base transistors [MBT], resonant tunnelling transistors [RTT], bulk barrier transistors [BBT], planar doped barrier transistors [PDBT] or charge injection transistors [CHINT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/472—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having lower bandgap active layer formed on top of wider bandgap layer, e.g. inverted HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H10D30/6211—Fin field-effect transistors [FinFET] having fin-shaped semiconductor bodies integral with the bulk semiconductor substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/017—Manufacture or treatment using dummy gates in processes wherein at least parts of the final gates are self-aligned to the dummy gates, i.e. replacement gate processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

一種半導體元件包括基板、閘極結構、半金屬源/汲極結構，以及源/汲極接觸。閘極結構位於基板上方。半金屬源/汲極結構位於閘極結構的相對兩側，其中半金屬源/汲極結構的能帶結構具有位在不對稱K點上的價帶和傳導帶。源/汲極接觸分別位在半金屬源/汲極結構的上表面上方。

Description

半導體元件
本揭露是關於一種半導體元件。
半導體積體電路工業已歷經了快速的成長。積體電路材料和設計的技術成長已經造就了數個世代的積體電路。每個世代相較於前一世代都具有更小的尺寸及更複雜的電路。然而，這樣的進步也增加了製造體積體電路複雜度。
在體積體電路演化的課題中，功能性密度(例如單位晶片面積中的內連接元件的數量)逐漸增加，但其幾何尺寸(例如在製程中所能製造出的最小元件或線)卻逐漸縮小。這個尺寸縮小的過程的優點為增加了製造的效率以及降低相關的成本。
然而，由於特徵尺寸逐漸縮小，製造過程變得更困難。因此，在尺寸越來越小的時代，形成可靠的半導體元件是一個挑戰。
根據本揭露的部分實施例，一種半導體元件包括基板、閘極結構、半金屬源/汲極結構，以及源/汲極接觸。閘極結構位於基板上方。半金屬源/汲極結構位於閘極結構的相對兩側，其中半金屬源/汲極結構的能帶結構具有位在不對稱K點上的價帶和傳導帶。源/汲極接觸分別位在半金屬源/汲極結構的上表面上方。
以下揭露提供眾多不同的實施例或範例，用於實施本案提供的主要內容之不同特徵。下文描述一特定範例之組件及配置以簡化本揭露。當然，此範例僅為示意性，且並不擬定限制。舉例而言，以下描述「第一特徵形成在第二特徵之上方或之上」，於實施例中可包括第一特徵與第二特徵直接接觸，且亦可包括在第一特徵與第二特徵之間形成額外特徵使得第一特徵及第二特徵無直接接觸。此外，本揭露可在各範例中重複使用元件符號及/或字母。此重複之目的在於簡化及釐清，且其自身並不規定所討論的各實施例及/或配置之間的關係。
此外，空間相對術語，諸如「下方(beneath)」、「以下(below)」、「下部(lower)」、「上方(above)」、「上部(upper)」等等在本文中用於簡化描述，以描述如附圖中所圖示的一個元件或特徵結構與另一元件或特徵結構的關係。除了描繪圖示之方位外，空間相對術語也包含元件在使用中或操作下之不同方位。此設備可以其他方式定向(旋轉90度或處於其他方位上)，而本案中使用之空間相對描述詞可相應地進行解釋。
半導體基板上的鰭可用任意的方法圖案化而成。例如，鰭可藉由一個或多個光微影製程圖案化而成，包括雙圖案化或多圖案化製程。一般而言，雙圖案化或多圖案化製程結合了光微影和自對準製程，其允許圖案具有，例如，比使用其他現行的單一且直接的光微影製程所產生的鰭具有更小的截距(pitch)。例如，在一實施例中，犧牲層形成在基板上且使用光微影製程圖案化。間隔物以自對準的方式沿著圖案化的犧牲層的兩側生長。犧牲層接著被移除，殘留的間隔物可接著用於圖案化鰭。
第1A圖至第11B圖為本揭露之部分實施例之製造半導體元件的方法在不同步驟的示意圖。
參照第1A圖和第1B圖，其中第1B圖為沿著第1A圖的線B-B的剖面圖。半導體鰭102形成在基板100上方，且複數個隔離結構105形成在基板100上方並鄰接半導體鰭102。在部分實施例中，基板100可為半導體基板且可包括分層或埋覆氧化物。在部分實施例中，基板100包括塊狀矽，其可為未摻雜或是摻雜(例如，P型、N型，或其組合)。亦可使用其他適用於半導體元件的材料。其他材料例如鍺、石英、藍寶石，或玻璃亦可替代為基板100的材料。或者，矽基板100可為絕緣體上半導體基板的一主動層，或是形成在塊狀矽層上方的多層結構，例如矽鍺層。在部分實施例中，基板100包括矽、鍺；化合物半導體，包括碳化矽，砷化鎵，磷化鎵，磷化銦，砷化銦和/或銻化銦，且包括SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP和/或GaInAsP的合金半導體。
半導體鰭102可藉由下列方法形成，例如，使用光微影技術圖案化並蝕刻基板100。在部分實施例中，沉積光阻層在基板100上方。光阻層根據所欲的圖案(此除為半導體鰭102的圖案)經輻射(曝光)，並顯影以移除光阻層的一部分。剩餘的光阻材料保護下方的材料不受到後續如蝕刻的破壞。應了解其他遮罩，例如氧化物或氮化矽遮罩亦可用於蝕刻製程。
隔離結構105作為半導體鰭102周圍的淺溝槽絕緣結構(STI)。在部分實施例中，隔離結構105由氧化矽，氮化矽、氮氧化矽、氟化物摻雜的矽酸鹽玻璃(FSG)或其他低K介電材料形成。在部分實施例中，隔離結構105可藉由高密度等離子體(HDP)化學氣相沉積(CVD)製程，使用矽烷(SiH4 )和氧氣(O2 )作為反應前驅物。在一些其他實施例中，隔離結構105可以使用次大氣壓化學氣相沉積(SACVD)製程或高深寬比製程(HARP)形成，其中製程氣體可以包括原矽酸四乙酯(TEOS)和臭氧(O3)。在又其他實施例中，隔離結構105可由下列方法形成，例如，旋塗電介質製程，例如氫倍半矽氧烷(HSQ)或甲基倍半矽氧烷(MSQ)。亦可使用其他製程或材料。在部分實施例中，隔離結構105可具有多層結構，例如，熱氧化襯層以及襯層上的氮化矽。接著，可選擇性對隔離結構105執行熱退火製程。
參照第2A圖和第2B圖，其中第2B圖為沿著第2A圖的線B-B的剖面圖。依序形成第一二維材料層110、閘極介電層122，及虛設閘極層124在基板100上方。在部分實施例中，第一二維材料層110沿著半導體鰭102和隔離結構105的表面延伸。根據固態材料學中所被廣泛接受的定義中，「二維材料」是指由單層原子所構成的晶格材料。在本領域廣泛接受的定義中，「二維材料」亦可稱為「單層(monolayer)」材料。在本揭露中，，除非特別說明，否則「二維材料」和「單層」可交替使用且具有相同的意義。
第一二維材料層110可為二維材料且具有適當的厚度。在部分實施例中，二維材料的每一個單層結構中包括單層原子，因此二維材料層的厚度也代表了二維材料的單層的數量，其可為一個單層或多個單層。二維材料的兩個鄰近的單層的耦接是藉由凡得瓦力(van der Waals force)，其相較於單一單層中的原子之間的化學鍵結是來得弱的。
形成第一二維材料層110可根據第一二維材料層110和基板100的材料而有適合的方法。在部分實施例中，第一二維材料層110包括過渡金屬二硫屬化物(transition metal dichacogenide；TMD)單層材料。在部分實施例中，過渡金屬二硫屬化物單層包括夾在兩層硫屬元素原子之間的一層過渡金屬原子。基板100的半導體鰭102可包括適合在上方形成過渡金屬二硫屬化物單層的材料。例如，基板100的半導體鰭102可具有承受成長過渡金屬二硫屬化物過程中的潛在高溫能力的材料，例如矽。
在部分實施例中若第一二維材料層110為過渡金屬二硫屬化物單層，過渡金屬二硫屬化物單層包括二硒化鉑(PtSe2 )，其晶格的每一層包括在1T結構中夾在硒原子之間的鉑原子所緊密排列而成的二維陣列。第一二維材料層110的電性，例如二硒化鉑，可根據層的厚度(即第一二維材料層110的單層的樹木)而具有半金屬(semimetal)和半導體的不同狀態。
在部分實施例中，若二硒化鉑為單層結構或是雙層結構，二硒化鉑具有半導體特性(例如，具有能隙(band gap))。例如，單層的二硒化鉑單層的厚度為約5.7Å至約6.3Å(例如6.0Å)，且其能隙為約1.2eV至約1.4eV(例如1.3eV)。另一方面，雙層的二硒化鉑單層的厚度為約1.4nm至約1.6nm(例如1.5nm)，且其能隙為約0.2eV至約0.4eV(例如0.3eV)。一些實驗結果顯示若二硒化鉑的厚度小於約2.5nm，則二硒化鉑層具有半導體特性。此處所討論的，材料的半導體特性或是材料的半導體態是指此材料或此材料的狀態為，其費米能階(Fermi level (EF ))是位於填滿的價帶(valence band)和空的傳導帶(conduction band)之間的間隙(即能隙)，其中能隙大於0且小於約4電子福特(eV)。
然而，若二硒化鉑逐漸變厚，例如三層或更多層，則二硒化鉑將會失去能隙且變成半金屬。例如，三層二硒化鉑單層的厚度為約2nm至約3nm(例如2.5nm)，且不具有能隙。因此，若二硒化鉑的厚度大於約2.5nm或具有三層結構(或更多)，則二硒化鉑具有半金屬特性。此處所討論的，半金屬電性(半金屬特性)是指不具有能隙且其費米能階(Fermi level (EF ))具有可忽略的狀態密度(density of states)。半金屬材料或是材料的半金屬狀態皆具有構成電傳導的電洞和電子，故其具有導電性。
在部分實施例中，由於二硒化鉑的第一二維材料層110將會作為半導體元件中的半導體通道層，第一二維材料層110的厚度將會小於約2nm至約3nm(例如2.5nm)，即等於或少於兩層單層的二硒化鉑。在部分實施例中，形成第一二維材料層110也包括對第一二維材料層110進行處理以得到預期電性(如此處的半導體電性)。處理製程包括變薄(即減少第一二維材料層110的厚度)、摻雜，或施加應力，以讓第一二維材料層110展現特定的半導體特性，例如具有能隙。例如，若初始二硒化鉑第一二維材料層110的厚度大於約2nm至約3nm(例如2.5nm)，即等於或超過三層的二硒化鉑單層，則初始二硒化鉑第一二維材料層110會舉有半金屬特性，則將不適用於作為電晶體通道區域。因此，可變薄第一二維材料層110，使得二硒化鉑第一二維材料層110的厚度提供半導體特性，使其厚度小於約2.5nm(或少於三層單層的二硒化鉑)。在部分實施例中，電漿乾蝕刻，例如反應式離子蝕刻，可用於減少第一二維材料層110的單層的數量。
在部分實施例中，形成第一二維材料層110具有半導體特性的步驟可以稱為「能階開啟(bandgap opening)」。由於二維材料可能歷經半導體態或半金屬態之間的轉換，此處所用的詞彙「能階開啟」是指二維材料的狀態中，直接或間接能隙存在於二維材料的電性狀態中，使得二維材料具有半導體特性。如此處所討論，第一二維材料層110的半導體態可藉由一個或多個選擇性生長，變薄/變少單層的數量，或使用其他能階開啟技術如摻雜或施加應力而得。
二硒化鉑的第一二維材料層110可藉由適合的方法形成在基板100的半導體鰭102上。例如，二硒化鉑可藉由沉積技術形成在基板100上或藉由微機械剝離法(micromechanical exfoliation)並耦接到基板100的半導體鰭102上。
在部分實施例中，第一二維材料層110可藉由分子束磊晶(MBE)，化學氣相傳輸(CVT)，化學氣相沉積(CVD)或其他合適的製程。在化學氣相沉積中，PtCl2 (或PtO)和硒化物可以被蒸發以產生Pt離子和Se離子，而Pt離子與Se離子反應以形成沉積在基板100的半導體鰭102上的PtSe2 。
在其他實施例中，若二硒化鉑是藉由微機械剝離法形成，第一二維材料層110形成在另一基板上並轉移至基板100。例如，二維材料薄膜藉由CVD、濺鍍、ALD，形成在第一基板上。高分子薄膜，例如聚甲基丙烯酸甲酯(PMMA)，接著形成在二維材料薄膜上。在形成高分子薄膜之後，加熱樣本，例如把樣本放置在高溫盤上。在加熱後，從二維材料薄膜的角落自第一基板100剝離，例如使用鑷子，且樣本可以浸泡在溶液中以促進二維材料薄膜和第一基板的分離。將二維材料薄膜和高分子薄膜轉移至基板100。接著使用適當的溶劑將高分子薄膜自二維材料薄膜上移除。
閘極介電層122可為，例如氧化矽，氮化矽，其組合等，並且可以藉由適當的技術如沉積或熱成長。可以通過諸如化學氣相沉積(CVD)、物理氣相沉積(PVD)、原子層沉積(ALD)之類的合適的製程或任何合適的製程來形成閘極電介層122。
虛設閘極層124可以沉積在閘極介電層122上方，然後例如通過CMP被平坦化。虛設閘極層124可以包括多晶矽(poly-Si)或多晶矽鍺(poly-SiGe)。此外，虛設閘極層124可以是摻雜有均勻或不均勻摻雜的多晶矽。虛設閘極層124可以通過適當的製程形成，例如化學氣相沉積(CVD)、物理氣相沉積(PVD)、原子層沉積(ALD)或任何適當的製程。
參照第3A圖和第3B圖，其中第3B圖為沿著第3A圖的線B-B的剖面圖。第一二維材料層110、閘極介電層122，和虛設閘極層124經圖案化以形成圖案化第一二維材料層110、閘極介電質123，和虛設閘極125，使得半導體鰭102和隔離結構105的部分被曝露。閘極介電層122和虛設閘極層124可合併稱為虛設閘極結構120或虛設閘極堆疊。在圖案化後，半導體鰭102和隔離結構105的部分經由虛設閘極結構120曝露。在部分實施例中，經圖案化的第一二維材料層110的相對側壁曝露。
在部分實施例中，第一二維材料層110、閘極介電層122，和虛設閘極層124可藉由光微影技術圖案化。在部分實施例中，光阻層可沉積在虛設閘極層124上方。光阻層可根據所欲的圖案(此處為虛設閘極結構120)經輻射(曝光)，並顯影以移除光阻材料的一部分。剩餘的光阻材料保護下方的材料不受到後續製程如蝕刻的破壞。
參照第4A圖和第4B圖，其中第4B圖為沿著第4A圖的線B-B的剖面圖。第二二維材料層130形成在半導體鰭102和隔離結構105的曝露部分上。在部分實施例中，第二二維材料層130是從第一二維材料層110開始沿著半導體鰭102和隔離結構105的曝露表面成長。因此，第一二維材料層110和第二二維材料層130的底表面為共線。在部分實施例中，第一二維材料層110和第二二維材料層130具有相同材料，例如二硒化鉑。由於第一二維材料層110是沿著半導體鰭102和隔離結構105的表面形成，在第一二維材料層110中的單層內原子之間的化學鍵結實質上是平行於半導體鰭102和隔離結構105的表面。此外，由於第一二維材料層110的側壁是曝露於虛設閘極結構120，第二二維材料層130的原子傾向於和第一二維材料層110的側壁上的化學鍵結產生鍵結，使得第二二維材料層130可從第一二維材料層110的側壁開始側向的生長。換言之，第二二維材料層130是把第一二維材料層110的曝露側壁作為基層，並從第一二維材料層110的曝露側壁開始水平成長。在部分實施例中，第二二維材料層130可藉由分子束磊晶、化學氣相傳輸、化學氣相沉積，或適合的方法形成。
如前述所提及，由於第二二維材料層130是以第一二維材料層110作為基層，第二二維材料層130和第一二維材料層110實質上具有相同厚度。例如，若第一二維材料層110為單一單層，則第二二維材料層130亦為單一單層，且可具有厚度自約5.7Å至約6.3Å(例如6.0Å)。另一方面，若第一二維材料層110為雙層單層，則第二二維材料層130亦為雙層單層，且可具有厚度自約1.4nm至約1.6nm(例如1.5nm)。一般而言，第二二維材料層130的厚度小於約2.5nm。使得第二二維材料層130(例如二硒化鉑)具有半導體特性。在部分實施例中若第一二維材料層110和第二二維材料層130為相同材料(例如二硒化鉑)，則兩者之間可能不具有可辨識的交界面。在部分實施例中若第二二維材料層130為不同於第一二維材料層110的材料，則兩者之間可能具有可辨識的交界面。
參照第5A圖和第5B圖，其中第5B圖為沿著第5A圖的線B-B的剖面圖。在虛設閘極結構120的相對側壁上形成閘極間隔物135。在部分實施例中，閘極間隔物135覆蓋第二二維材料層130的第一部分130A，而曝露第二二維材料層130的第二部分130B。閘極間隔物135可藉由下列方法形成，例如，在虛設閘極結構120和第二二維材料層130上方毯覆沉積間隔物層，接著執行蝕刻製程以移除間隔物層的水平部分，使得間隔物層的垂直部分遺留在虛設閘極結構120的側壁上以及第二二維材料層130上。在部分實施例中，閘極間隔物135可以包括SiO2 、Si3 N4 、SiOx Ny 、SiC、SiCN、SiOC、SiOCN和/或其組合。在一些實施例中，每個閘極間隔物135可包括多層，例如主間隔物，襯層等。在一些實施例中，可以通過CVD、SACVD、FCVD、ALD、PVD或其他合適的製程來形成閘極間隔物135。
參照第6A圖和第6B圖，其中第6B圖為沿著第6A圖的線B-B的剖面圖。在閘極間隔物135旁形成層間介電層140。層間介電層140沿著第二二維材料層130的第二部分130B上方延伸。在部分實施例中，毯覆地沉積介電層於基板100上方並填補閘極間隔物135旁的空間，接著執行CMP製程以移除多餘的介電層直到虛設閘極結構120的上表面曝露。在部分實施例中，包括氧化矽、氮化矽、氮氧化矽、四乙氧基矽烷(TEOS)、磷矽酸鹽玻璃(PSG)、硼磷矽酸鹽玻璃(BPSG)、低k介電材料和/或其他合適的介電材料。低k電介質材料的例子包括但不限於氟化石英玻璃(FSG)、碳摻雜的氧化矽，非晶氟化碳、聚對二甲苯、雙苯並環丁烯(BCB)或聚酰亞胺。可以使用例如CVD、ALD、旋塗玻璃(SOG)或其他合適的技術來形成層間介電層140。
參照第7A圖和第7B圖，其中第7B圖為沿著第7A圖的線B-B的剖面圖。圖案化層間介電層140以形成多個第一開口O1並曝露第二二維材料層130。詳細而言，第一開口O1曝露第二二維材料層130的第二部分。在部分實施例中，形成光阻層於基板100上方，光阻層根據所欲的圖案經輻射(曝光)，並顯影以移除光阻層的一部分。剩餘的光阻材料保護下方的材料不受到後續如蝕刻的破壞。應了解其他遮罩，例如氧化物或氮化矽遮罩亦可用於蝕刻製程。
參照第8A圖和第8B圖，其中第8B圖為沿著第8A圖的線B-B的剖面圖。複數個第三二維材料層150分別形成在第一開口O1中。在部分實施例中，第三二維材料層150可藉由分子束磊晶、化學氣相傳輸、化學氣相沉積，或適合的方法形成。在部分實施例中，相較於三維結晶表面，二維材料層更傾向於形成在二維材料表面。因此，相較於例如層間介電層140、閘極間隔物135以及虛設閘極結構120這類具有三維結晶的結構，第三二維材料層150更傾向於形成在第二二維材料層130的第二部分130B的曝露表面上。換言之，相較於例如層間介電層140、閘極間隔物135以及虛設閘極結構120這類具有三維結晶的結構，第二二維材料層130在第二二維材料層130的第二部分130B的曝露表面上具有更高的成長速率(例如沉積速率)。此處，「三維結晶結構」是指原子在以三維的方式規律的排列，且可由重複的三維單元(unit cell)排列表示，其中單元是指可以呈現三維結構完整的對稱性的最小重複單元。在部分實施例中，第一二維材料層110、第二二維材料層130和第三二維材料層150為相同材料，例如二硒化鉑。
在第8B圖中，在部分實施例中若第一二維材料層110、第二二維材料層130和第三二維材料層150為二硒化鉑，則第一二維材料層110具有厚度T1，第二二維材料層130具有厚度T2，第三二維材料層150具有厚度T3。如前述所提及，第一二維材料層110的厚度T1小於約2.5nm，即等於或小於兩層單層的二硒化鉑，使得第一二維材料層110具有半導體特性。相同的，第二二維材料層130的厚度T2小於約2.5nm。然而，具有厚度T3的第三二維材料層150因為形成在第二二維材料層130的第二部分130B上，使得第二二維材料層130和第三二維材料層150的總厚度T4大於約2.5nm，這使得第三二維材料層150和第二二維材料層130的第二部分130B的組合具有半金屬特性。因此，第三二維材料層150和第二二維材料層130的第二部分130B的組合可以做為電晶體的源/汲極結構。如此一來，未摻雜的半金屬源/汲極結構可以用於取代傳統的N摻雜或P摻雜的半導體源/汲極結構。換言之，在閘極間隔物135下方的第二二維材料層130的第一部分130A仍然維持半導體特性，因為第二二維材料層130的第一部分130A依然維持著小於約2.5nm的厚度T2。
在部分實施例中，第三二維材料層150應形成具有足夠的厚度T3，使得第三二維材料層150和第二二維材料層130的第二部分130B的組合具有半金屬特性。換言之，第三二維材料層150應形成具有厚度T3，使得厚度T2和厚度T3的總和大於約2.5nm。由於第二二維材料層130和第三二維材料層150是由相同材料(二硒化鉑)構成，因此兩者之間可能不會有可辨識的交界面。
參照第9A圖和第9B圖，其中第9B圖為沿著第9A圖的線B-B的剖面圖。形成層間介電層160在第一開口O1中。層間介電層160沿著第三二維材料層150上方延伸。在部分實施例中，毯覆地沉積介電層於基板100上方並填補第一開口O1，接著執行CMP製程以移除多餘的介電層直到虛設閘極結構120的上表面曝露。在部分實施例中，包括氧化矽、氮化矽、氮氧化矽、四乙氧基矽烷(TEOS)、磷矽酸鹽玻璃(PSG)、硼磷矽酸鹽玻璃(BPSG)、低k介電材料和/或其他合適的介電材料。低k電介質材料的例子包括但不限於氟化石英玻璃(FSG)、碳摻雜的氧化矽，非晶氟化碳、聚對二甲苯、雙苯並環丁烯(BCB)或聚酰亞胺。可以使用例如CVD、ALD、旋塗玻璃(SOG)或其他合適的技術來形成層間介電層160。
參照第10A圖和第10B圖，其中第10B圖為沿著第10A圖的線B-B的剖面圖。將虛設閘極結構120取代為金屬閘極結構170。在部分實施例中，金屬閘極結構170包括閘極介電層172、位於閘極介電層172上方的功函數金屬層174，以及位於功函數金屬層174上方的閘極電極176。在部分實施例中，金屬閘極結構170可由下列方法形成，例如，移除虛設閘極結構120以在閘極間隔物135之間形成閘極溝槽，依序沉積閘極介電質材料、功函數金屬材料、閘極電極材料於閘極溝槽中，接著執行CMP製程以移除多餘的閘極介電質材料、功函數金屬材料、閘極電極材料直到層間介電層160的上表面曝露以形成金屬閘極結構170。
在部分實施例中，閘極介電層172可以包括高k電介質，例如TiO2 、HfZrO、Ta2 O3 、HfSiO4 、ZrO2 ，ZrSiO2 、LaO、AlO、ZrO、TiO、Ta2 O5 、Y2 O3 、SrTiO3 (STO)、BaTiO3 (BTO)、BaZrO、 HfZrO、HfLaO、HfSiO、LaSiO、AlSiO、HfTaO、HfTiO、(Ba，Sr)TiO3 (BST)、Al2 O3 、Si3 N4 、氧氮化物(SiON)，它們的組合或其他合適的材料。在一些實施例中，功函數金屬層174可以是n型或p型功函數層。示例性的p型功函數金屬包括TiN、TaN、Ru、Mo、Al、WN、ZrSi2 、MoSi2 、TaSi2 、NiSi2 、WN，其他合適的p型功函數材料或其組合。示例性的n型功函數金屬包括Ti、Ag、TaAl、TaAlC、TiAlN、TaC、TaCN、TaSiN、Mn、Zr、其他合適的n型功函數材料或其組合。功函數層可以包括多個層。在一些實施例中，閘極電極176可以包括鎢(W)。在一些其他實施例中，閘極電極176包括鋁(Al)，銅(Cu)或其他合適的導電材料。
參照第11A圖和第11B圖，其中第11B圖為沿著第11A圖的線B-B的剖面圖。形成複數個源/汲極接觸180於層間介電層160中。在部分實施例中，源/汲極接觸180包括襯層(liner)和栓塞(plug)。襯層位於栓塞和下方的源/汲極結構(例如第三二維材料層150和第二二維材料層130的第二部分130B)之間。在部分實施例中，襯層有助於栓塞的沉積，並有助於減少栓塞的金屬材料向外擴散。在一些實施例中，襯裡包括鈦(Ti)，氮化鈦(TiN)，鉭(Ta)，氮化鉭(TaN)或另一種合適的材料。栓塞包括導電材料，例如鎢(W)，銅(Cu)，鋁(Al)，釕(Ru)，鈷(Co)，鉬(Mo)，鎳(Ni)或其他合適的導電材料。源/汲極接觸180可由下列方法形成，例如，圖案化層間介電層160以形成複數個定義源/汲極接觸180位置的開口，在開口內填補導電材料，接著執行CMP製程以移除多餘的導電材料。在部分實施例中，源/汲極接觸180可由PVD、CVD、ALD或其他適合的製程形成。
第12A圖和第12B圖為本揭露之部分實施例之第11A圖和第11B圖的半導體元件的能帶圖。在部分實施例中，第11A圖和第11B圖的半導體元件操作為開關，具有關閉狀態(Off State)，其元件之間並不具傳導性(或低傳導性)，且具有開啟狀態(On State)，其元件具有高於關閉狀態的傳導性。第12A圖的能帶圖為開啟狀態，第12B圖的能帶圖為關閉狀態。
第12A圖和第12B圖為沿著半導體鰭102(參照第11A圖和第11B圖)的長度方向中，傳導帶以及價帶的相對位置的示意圖，其中傳導帶以及價帶具有帶偏移(band offset)。能帶圖繪製了傳導帶的下緣以及價帶的上緣。傳導帶包括源極S、汲極D，以及位於源極S和汲極D之間的通道CH。在部分實施例中，源極S和汲極D對應至第11A圖和第11B圖的源/汲極結構(例如，第三二維材料層150及其下方的第二二維材料層130的第二部分130B的組合)，而通道CH對應至第11A圖和第11B圖的通道區域(例如，第一二維材料層110)。
如前述所提及，源極S和汲極D並非半導體，而是具有半金屬特性，因此源極價帶VS 的上緣和源極傳導帶CS 的下緣重合或是重疊，而汲極價帶VD 的上緣和汲極傳導帶CD 的下緣重合或是重疊。電子佔據價帶，如陰影處所表示。在此狀況下，源極S和汲極D的費米能階分別相同於源極傳導帶CS 和汲極傳導帶CD 。另一方面，對於具有半導體特性的通道區域CH而言，在通道價帶VCH 和通道傳導帶CCH 之間則有能隙(bandgap)。
參照第11A圖、第11B圖和第12A圖，在開啟狀態中，在金屬閘極結構170上施加第一電壓，並偏移通道傳導帶CCH 的下緣使其等高或略高於源極S的佔據能階(例如，費米能階)。在第12A圖的開啟狀態中，電流傳輸機制是熱注入電流TIC(thermal injection current或稱thermionic current)以及源極至汲極穿隧SDT(source-to-drain tunneling)的組合。熱注入電流TIC為電流自源極傳導帶CS ，傳輸跨越通道傳導帶CCH ，而至汲極傳導帶CD 的電流。源極至汲極穿隧SDT為電流自源極傳導帶CS ，穿隧過通道CH內能隙所形成的阻障，而至汲極傳導帶CD 的電流。流經傳導帶CS 、CCH 和CD 的熱注入電流TIC明顯的大於源極至汲極穿隧SDT，因此在開啟狀態中是主要的傳輸機制。因此，在開啟狀態中，源極至汲極穿隧SDT是可以被忽略的。第一電壓可以等於或高於第11A圖和第11B圖的半導體元件的閾值電壓，以將其轉換至開啟狀態。閾值電壓為流經傳導帶CS 、CCH 和CD 的熱注入電流TIC開始發生的最小電壓。此處，詞彙「熱注入電流」是指載子藉由熱動能而流經傳導帶CS 、CCH 和CD 的電流。
參照第11A圖、第11B圖和第12Ｂ圖，在關閉狀態中，在金屬閘極結構170上施加第二電壓。在第12B圖的關閉狀態中，通道傳導帶CCH 的被偏移使超過源極S(例如源極S的傳導帶CS )的佔據能階(例如，費米能階)。由於通道CH的能隙是不變的，因此通道價帶VCH 也向上偏移。在關閉狀態中，由於源極S和通道CH之間較大的價偏移，使得熱注入電流TIC被抑制，因此源極至汲極穿隧SDT成為造成關閉狀態中電流產生的主要傳輸機制。在本揭露的實施例中，由於源/汲極結構具有半金屬特性，因此源極至汲極穿隧SDT可以被抑制，細節將在後方討論。
參照第13圖，第13圖為塊狀二硒化鉑的能帶結構，其中「塊狀二硒化鉑」是指二硒化鉑具有三層或更多層的單層(例如前述所說的大於約2.5nm)，其具有半金屬特性。如能帶結構所示，塊狀二硒化鉑的傳導帶和價帶是位於不同對稱的K點上(different symmetry k-points)。舉例來說，塊狀二硒化鉑的傳導帶是在K谷(Valley)，而塊狀二硒化鉑的價帶則是位於Γ谷。在這種傳導帶和價帶是位於不同對稱的K點上的情況來說，傳導帶和價帶之間的穿隧需要透過聲子輔助(phonon’s assistance)。而由於需要這樣額外的機制(聲子輔助)來驅動穿隧，使得穿隧穿隧效應發生的機率降低。由於本揭露的實施例中，傳導帶和價帶是位於不同對稱的K點上，這使得源極S和汲極D之間的穿隧機率降低了，也因此抑制了源極至汲極穿隧SDT，也導致了亞閾值斜率(subthreshold slope；SS)表現的提升，下方將有更詳細的討論。若源/汲極結構是由位在相同K點上的傳導帶和價帶所構成的半金屬，則源極S和汲極D之間的穿隧機率將不會有顯著的減少，因為這樣的穿隧便不需要透過聲子輔助，也因此會增加穿隧效應發生的機率。
參照第11A、11B、12A、12B和14圖。第14圖繪製了在固定源/汲極電壓下、以semi-log尺標，以及室溫的情況下，從源極S流經通道CH至汲極S的電流(IDS )對閘極電壓(VGS )的圖。I-V曲線是根據第11A圖和第11B圖所繪製的半導體元件計算而得。理想上，源/汲極電流在關閉狀態下會比較低，而在開啟狀態下會比較高，而在閾值電壓處所產生的階差則代表元件從關閉轉換為開啟。在實際元件中並不會有明顯的階梯狀改變，亞閾值斜率(SS)是用來評斷一個元件有多接近理想元件。此處，「亞閾值斜率」是第14圖中曲線的斜率。隨著亞閾值斜率SS的增加，元件則是越遠離理想的方向。
第14圖中，條件C1為本揭露之部分實施例之半導體元件具有N摻雜或P摻雜的磊晶源/汲極結構的模擬結果。另一方面，條件C2為本揭露之部分實施例之半導體元件具有未摻雜半金屬源/汲極結構的模擬結果，例如第11A圖和第11B圖的半導體元件。比較條件C1和條件C2，條件C2的亞閾值斜率低於條件C1的亞閾值斜率，這是因為使用了傳導帶和價帶是位於不同對稱的K點上的半金屬源/汲極結構可以抑制不希望發生的源極至汲極穿隧SDT(如第12B圖)，如第13圖所討論的。因此，基於這樣的配置，具有半金屬源/汲極結構的半導體元件的條件C2的亞閾值斜率相較於條件C1是有進步的。
另一方面，由於源/汲極結構具有半金屬特性，源/汲極結構的電阻值可以降低。因此，半金屬源/汲極結構和源/汲極接觸之間的接觸電阻亦可以降低，也可以促進元件的表現。
第15圖為本揭露之部分實施例之製造半導體元件的方法。雖然方法M1是由一系列操作或步驟來描述，然應了解此方法並沒有限制操作或其順序。因此，在部分實施例中，這些操作或步驟可以不同的順序被執行，及/或同時地執行。此外，在部分實施例中，描述的操作或步驟可被切割為多個操作或步驟，其可在不同時間點或是相同時間點與其他操作或是子操作一起進行。在部分實施例中，描述的操作或步驟可被省略，或包括其他沒有被描述的操作或步驟。
在方塊S101中，在基板上方形成半導體鰭，以及在形成隔離結構在基板上方並鄰近半導體鰭。第1A圖和第1B圖繪製了方塊S101的部分實施例。
在方塊S102中，依序形成第一二維材料層、閘極介電質、虛設閘極層在基板上方。第2A圖和第2B圖繪製了方塊S102的部分實施例。
在方塊S103中，圖案化第一二維材料層、閘極介電質、虛設閘極層以形成圖案化第一二維材料層和虛設閘極結構。第3A圖和第3B圖繪製了方塊S103的部分實施例。
在方塊S104中，從第一二維材料層的側壁開始，沿著半導體鰭和隔離結構的曝露部分側向生長第二二維材料層。第4A圖和第4B圖繪製了方塊S104的部分實施例。
在方塊S105中，在虛設閘極結構的相對側壁上形成閘極間隔物。第5A圖和第5B圖繪製了方塊S105的部分實施例。
在方塊S106中，在閘極間隔物旁形成第一層間介電層。第6A圖和第6B圖繪製了方塊S106的部分實施例。
在方塊S107中，在第一層間介電層中形成複數個開口以曝露第二二維材料層。第7A圖和第7B圖繪製了方塊S107的部分實施例。
在方塊S108中，分別在開口中形成複數個第三二維材料層。第8A圖和第8B圖繪製了方塊S108的部分實施例。
在方塊S109中，在開口中形成第二層間介電層。第9A圖和第9B圖繪製了方塊S109的部分實施例。
在方塊S110中，將虛設閘極結構替換為金屬閘極結構。第10A圖和第10B圖繪製了方塊S110的部分實施例。
在方塊S111中，在第二層間介電層中形成複數個源/汲極接觸。第11A圖和第11B圖繪製了方塊S111的部分實施例。
第16A圖至第27B圖為本揭露之部分實施例之製造半導體元件的方法在不同步驟的示意圖。第16A圖至第27B圖的部分元件相同於或類似於第1A圖至第11B圖所討論的，因此相關的細節將不再贅述。
參照第16A圖和第16B圖，其中第16B圖為沿著第16A圖的線B-B的剖面圖。半導體鰭102形成在基板100上方，且複數個隔離結構105形成在基板100上方並鄰接半導體鰭102。基板100、半導體鰭102，和隔離結構105類似於第1A圖和第1B圖所討論的，因此形成方法和材料將不再贅述。
參照第17A圖和第17B圖，其中第17B圖為沿著第17A圖的線B-B的剖面圖。依序形成閘極介電層122及虛設閘極層124在基板100上方。閘極介電層122及虛設閘極層124類似於第2A圖和第2B圖所討論的，因此形成方法和材料將不再贅述。
參照第18A圖和第18B圖，其中第18B圖為沿著第18A圖的線B-B的剖面圖。閘極介電層122和虛設閘極層124經圖案化以形成閘極介電質123和虛設閘極125，使得半導體鰭102和隔離結構105的部分被曝露。圖案化閘極介電層122和虛設閘極層124類似於第3A圖和第3B圖所討論的，因此相關細節將不再贅述。
參照第19A圖和第19B圖，其中第19B圖為沿著第19A圖的線B-B的剖面圖。在虛設閘極結構120的相對側壁上形成閘極間隔物135。閘極間隔物135類似於第5A圖和第5B圖所討論的，因此形成方法和材料將不再贅述。
參照第20A圖和第20B圖，其中第20B圖為沿著第20A圖的線B-B的剖面圖。在閘極間隔物135旁形成層間介電層140。層間介電層140類似於第6A圖和第6B圖所討論的，因此形成方法和材料將不再贅述。
參照第21A圖和第21B圖，其中第21B圖為沿著第21A圖的線B-B的剖面圖。圖案化層間介電層140以形成多個第一開口O2並曝露半導體鰭102和隔離結構。圖案化層間介電層140類似於第7A圖和第7B圖所討論的，因此相關細節將不再贅述。
參照第22A圖和第22B圖，其中第22B圖為沿著第22A圖的線B-B的剖面圖。蝕刻半導體鰭102以在隔離結構105中形成複數個凹陷R1。詳細而言，蝕刻製程移除了半導體鰭102曝露在虛設閘極結構120和閘極間隔物135以外的部分。在部分實施例中，蝕刻製程包括乾蝕刻、濕蝕刻，或上述之組合。
參照第23A圖和第23B圖，其中第23B圖為沿著第23A圖的線B-B的剖面圖。在第一開口O2和凹陷R1內形成複數個二維材料層190。在部分實施例中，二維材料層190可藉由下列方法形成，例如，第一開口O2和凹陷R1內沉積二維材料，接著執行CMP製程以移除多餘的二維材料直到虛設閘極結構120的上表面曝露。在部分實施例中，二維材料層190的厚度大於約2.5nm，即等於或多於三層單層的二硒化鉑，使得二硒化鉑具有半金屬特性，如上述於第1A圖至第15圖所討論的，相關細節將不再贅述。
參照第24A圖和第24B圖，其中第24B圖為沿著第24A圖的線B-B的剖面圖。回蝕刻二維材料層190以在層間介電層140中形成第二開口O3。回蝕刻二維材料層190包括乾蝕刻、濕蝕刻，或上述之組合。在部分實施例中，相較於層間介電層140、閘極間隔物135和虛設閘極結構120，蝕刻劑對於二維材料層190具有較快的蝕刻速率。在部分實施例中，額外的遮罩(如光阻)可在回蝕刻二維材料層190期間用於保護層間介電層140、閘極間隔物135和虛設閘極結構120，而在蝕刻後可藉由例如電漿灰化的方式移除。
在第24B圖中，每個殘留的二維材料層190具有厚度T5。如同上述在第1A圖至第15圖所討論的，二維材料層190是由未摻雜的二硒化鉑所構成，其中二維材料層190的厚度T5大於約2.5nm，即等於或多於三層單層的二硒化鉑，使得二維材料層190具有半金屬特性。因此，殘留的二維材料層190可以稱為源/汲極結構190。若回蝕刻二維材料層190使得其厚度小於約2.5nm，則殘留的二維材料層190會變為半導體特性，在最終產品中將無法作為源/汲極結構使用。換言之，回蝕刻製程的執行使二維材料層190變薄，但在二維材料層190的厚度T5小於約2.5nm(例如，二維材料層190少於三層單層)之前停止。回蝕刻的停止點可以藉由例如時間模組來決定。
在第24A圖中，每個殘留的二維材料層190具有部分190A嵌入在隔離結構105中，其中部分190A沿著隔離結構105的側壁延伸。在部分實施例中，部分190A的底表面，即二維材料層190的最底表面，低於虛設閘極結構120、閘極間隔物135，和層間介電層140的底表面。另一方面，在第24B圖中，半導體鰭102的一部分遺留在虛設閘極結構120和閘極間隔物135下方，且將作為最終產品的通道區域，而二維材料層190(或源/汲極結構190)沿著半導體鰭102的側壁延伸。
參照第25A圖和第25B圖，其中第25B圖為沿著第25A圖的線B-B的剖面圖。在第二開口O3內形成層間介電層160。層間介電層160類似於第9A圖和第9B圖所討論的，因此形成方法和材料將不再贅述。
參照第26A圖和第26B圖，其中第26B圖為沿著第26A圖的線B-B的剖面圖。將虛設閘極結構120取代為金屬閘極結構170。在部分實施例中，金屬閘極結構170包括閘極介電層172、位於閘極介電層172上方的功函數金屬層174，以及位於功函數金屬層174上方的閘極電極176。金屬閘極結構170類似於第10A圖和第10B圖所討論的，因此形成方法和材料將不再贅述。
參照第27A圖和第27B圖，其中第27B圖為沿著第27A圖的線B-B的剖面圖。形成複數個源/汲極接觸180於層間介電層160中。源/汲極接觸180類似於第11A圖和第11B圖所討論的，因此形成方法和材料將不再贅述。
第28圖為本揭露之部分實施例之製造半導體元件的方法M2。雖然方法M2是由一系列操作或步驟來描述，然應了解此方法並沒有限制操作或其順序。因此，在部分實施例中，這些操作或步驟可以不同的順序被執行，及/或同時地執行。此外，在部分實施例中，描述的操作或步驟可被切割為多個操作或步驟，其可在不同時間點或是相同時間點與其他操作或是子操作一起進行。在部分實施例中，描述的操作或步驟可被省略，或包括其他沒有被描述的操作或步驟。
在方塊S201中，在基板上方形成半導體鰭，以及在形成隔離結構在基板上方並鄰近半導體鰭。第16A圖和第16B圖繪製了方塊S201的部分實施例。
在方塊S202中，依序形成閘極介電質和虛設閘極層在基板上方。第17A圖和第17B圖繪製了方塊S202的部分實施例。
在方塊S203中，圖案化閘極介電質和虛設閘極層以形成虛設閘極結構。第18A圖和第18B圖繪製了方塊S103的部分實施例。
在方塊S204中，在虛設閘極結構的相對側壁上形成閘極間隔物。第19A圖和第19B圖繪製了方塊S204的部分實施例。
在方塊S205中，在閘極間隔物旁形成第一層間介電層。第20A圖和第20B圖繪製了方塊S206的部分實施例。
在方塊S206中，在第一層間介電層中形成複數個開口以曝露半導體鰭和隔離結構。第21A圖和第21B圖繪製了方塊S206的部分實施例。
在方塊S207中，蝕刻半導體鰭以在隔離結構中形成複數個凹陷。第22A圖和第22B圖繪製了方塊S207的部分實施例。
在方塊S208中，分別在開口和凹陷中形成複數個二維材料層。第23A圖和第23B圖繪製了方塊S208的部分實施例。
在方塊S209中，回蝕刻二維材料層以在第一層間介電層中形成複數個第二開口。第24A圖和第24B圖繪製了方塊S209的部分實施例。
在方塊S210中，在第二開口中形成第二層間介電層。第25A圖和第25B圖繪製了方塊S210的部分實施例。
在方塊S211中，將虛設閘極結構替換為金屬閘極結構。第26A圖和第26B圖繪製了方塊S211的部分實施例。
在方塊S212中，在第二層間介電層中形成複數個源/汲極接觸。第27A圖和第27B圖繪製了方塊S212的部分實施例。
根據上述討論，可看出本揭露的部分實施例提供了優點。然應了解，這些實施例可提供其他優點，且不是所有優點皆需要在此討論，且不是所有實施例都具有特定的優點。其中一個優點為，半導體元件的源/汲極結構是由具有半金屬特性，且傳導帶和價帶位於不對稱K點的二維材料所構成。由於半金屬源/汲極結構之間的穿隧效應發生的機率低於磊晶源/汲極結構，本揭露的半導體元件的短通道效應可被抑制，也因此可以降低亞閾值斜率。另一優點為半金屬源/汲極結構的電阻低於磊晶源/汲極結構，且半金屬源/汲極結構和源/汲極接觸之間的接觸電阻亦可降低，因此元件表現將可以提升。
根據本揭露的部分實施例，一種半導體元件包括基板、閘極結構、半金屬源/汲極結構，以及源/汲極接觸。閘極結構位於基板上方。半金屬源/汲極結構位於閘極結構的相對兩側，其中半金屬源/汲極結構的能帶結構具有位在不對稱K點上的價帶和傳導帶。源/汲極接觸分別位在半金屬源/汲極結構的上表面上方。
根據部分實施例，半導體元件還包含位於閘極結構和基板之間的半金屬二維材料層。
根據部分實施例，其中半金屬源/汲極結構和半金屬二維材料層是由相同材料組成。
根據部分實施例，其中半金屬二維材料層的厚度小於其中一個半金屬源/汲極結構的厚度。
根據部分實施例，其中半金屬源/汲極結構的底表面和半金屬二維材料層的底表面共線。
根據部分實施例，其中金屬二維材料層包括少於三層單層的二硒化鉑。
根據部分實施例，其中各半金屬源/汲極結構包括不少於三層單層的二硒化鉑。
根據本揭露的部分實施例，一種半導體元件包括基板、閘極結構、閘極間隔物、第一二維材料層、第二二維材料層、第三二維材料層，和金屬接觸。閘極結構位於基板上方。閘極間隔物位於閘極結構的相對兩側壁上。第一二維材料層延伸在閘極結構和基板之間。第二二維材料層具有第一部分和第二部分，第一部分自第一二維材料層開始側向延伸至閘極間隔物下方，第二部分自第一部份開始側向延伸至超過閘極間隔物。第三二維材料層位於第二二維材料層的第二部分上方，其中第三二維材料層和第二二維材料層的第二部分的總厚度大於第一二維材料層的厚度。金屬接觸位在第三二維材料層上方。
根據部分實施例，其中第二二維材料層的厚度和第一二維材料層的厚度相同。
根據部分實施例，其中第三二維材料層的厚度大於第一二維材料層的厚度。
根據部分實施例，其中第一、第二、第三二維材料層是由二硒化鉑組成。
根據部分實施例，其中第一二維材料層相較於第三二維材料層和第二二維材料層的第二部分的組合具有更大能隙。
根據部分實施例，其中第三二維材料層和第二二維材料層的第二部分的總厚度等於或大於約2.5nm。
根據部分實施例，其中第三二維材料層沿著閘極間隔物的側壁延伸。
根據部分實施例，其中閘極間隔物的最頂表面高於第三二維材料層的頂表面。
根據本揭露的部分實施例，一種方法包括形成突出於基板上方的半導體鰭。形成第一二維材料層跨越半導體鰭。沉積閘極材料層於第一二維材料層上方。蝕刻閘極材料層和第一二維材料層以形成閘極結構和位於閘極結構下方的圖案化第一二維材料層。從圖案化的第一二維材料層開始側向生長第二二維材料層。在側向生長第二二維材料層後，在閘極結構的相對側壁上形成閘極間隔物。在形成閘極間隔物後，在第二二維材料層上方形成第三二維材料層至少直到第三二維材料層和第二二維材料層的組合包含超過三層或更多單層的二硒化鉑。
根據部分實施例，其中執行側向生長第二二維材料層使得第二二維材料包圍半導體鰭曝露於閘極結構外的區域。
根據部分實施例，其中執行側向生長第二二維材料使得第二二維材料沿著圍繞半導體鰭的淺溝槽絕緣結構的頂表面延伸。
根據部分實施例，還包含自圖案化第一二維材料層上方移除閘極結構。在移除閘極結構後，在圖案化第一二維材料層上方形成金屬閘極結構。
根據部分實施例，還包含在第三二維材料層上方形成源/汲極接觸。
上文概述了若干實施例的特徵，以便本領域熟習此項技藝者可更好地理解本揭示案的態樣。本領域熟習此項技藝者應當瞭解到他們可容易地使用本揭示案作為基礎來設計或者修改其他製程及結構，以實行相同目的及/或實現相同優勢的。本領域熟習此項技藝者亦應當瞭解到，此類等效構造不脫離本揭示案的精神及範疇，以及在不脫離本揭示案的精神及範疇的情況下，其可對本文進行各種改變、取代及變更。
100:基板 102:半導體鰭 105:隔離結構 110:二維材料層 120:虛設閘極結構 122:閘極介電層 123:閘極介電質 124:虛設閘極層 125:虛設閘極 130:二維材料層 130A:第一部分 130B:第二部分 135:閘極間隔物 140:層間介電層 150:二維材料層 160:層間介電層 170:金屬閘極結構 172:閘極介電層 174:功函數金屬層 176:閘極電極 180:源/汲極接觸 190:二維材料層/源/汲極結構 S:源極 D:汲極 CH:通道 CS 、CCH 、CD :傳導帶 VS 、VCH 、VD :價帶 TIC:熱注入電流 SDT:源極至汲極穿隧 O1、O2、O3:開口 T1、T2、T3、T4、T5:厚度 C1、C2:條件 S101-S111、S201-212:方塊 B-B:線
閱讀以下詳細敘述並搭配對應之圖式，可了解本揭露之多個態樣。應注意，根據業界中的標準做法，多個特徵並非按比例繪製。事實上，多個特徵之尺寸可任意增加或減少以利於討論的清晰性。 第1A圖至第11B圖為本揭露之部分實施例之製造半導體元件的方法在不同步驟的示意圖。 第12A圖和第12B圖為本揭露之部分實施例之半導體元件的能帶圖。 第13圖為本揭露之部分實施例之PtSe2 的能帶結構。 第14圖為本揭露之部分實施例之藉由引入半金屬源/汲極結構的半導體元件的亞閾值斜率的模擬結果。 第15圖為本揭露之部分實施例之製造半導體元件的方法。 第16A圖至第27B圖為本揭露之部分實施例之製造半導體元件的方法在不同步驟的示意圖。 第28圖為本揭露之部分實施例之製造半導體元件的方法。
100:基板
102:半導體鰭
110:二維材料層
130:二維材料層
130A:第一部分
130B:第二部分
135:閘極間隔物
150:二維材料層
160:層間介電層
170:金屬閘極結構
172:閘極介電層
174:功函數金屬層
176:閘極電極
180:源/汲極接觸

Claims (1)

  1. 一種半導體元件，包含： 一閘極結構，位於一基板上； 複數個半金屬源/汲極結構，位於該閘極結構的相對兩側，其中該些半金屬源/汲極結構的一能帶結構具有位在不對稱K點上的一價帶和一傳導帶；以及 複數個源/汲極接觸，分別位在該些半金屬源/汲極結構的上表面上方。
TW109114832A 2019-10-17 2020-05-04 半導體元件 TW202118066A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/656,210 US11380785B2 (en) 2019-10-17 2019-10-17 Semiconductor device and manufacturing method thereof
US16/656,210 2019-10-17

Publications (1)

Publication Number Publication Date
TW202118066A true TW202118066A (zh) 2021-05-01

Family

ID=75445563

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109114832A TW202118066A (zh) 2019-10-17 2020-05-04 半導體元件

Country Status (3)

Country Link
US (3) US11380785B2 (zh)
CN (1) CN112687741A (zh)
TW (1) TW202118066A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220141651A (ko) * 2021-04-13 2022-10-20 삼성전자주식회사 전계 효과 트랜지스터 구조체

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8614435B2 (en) * 2009-11-03 2013-12-24 International Business Machines Corporation Utilization of organic buffer layer to fabricate high performance carbon nanoelectronic devices
KR101813181B1 (ko) * 2011-08-26 2017-12-29 삼성전자주식회사 튜너블 배리어를 포함하는 그래핀 전계효과 트랜지스터를 구비한 인버터 논리소자
KR102100415B1 (ko) * 2013-07-15 2020-04-14 삼성전자주식회사 터널링 소자 및 그 제조방법
US9240478B2 (en) * 2014-04-16 2016-01-19 Taiwan Semiconductor Manufacturing Company, Ltd. 3D UTB transistor using 2D material channels
US9711647B2 (en) * 2014-06-13 2017-07-18 Taiwan Semiconductor Manufacturing Company, Ltd. Thin-sheet FinFET device
US9553199B2 (en) * 2014-12-30 2017-01-24 Taiwan Semiconductor Manufacturing Company, Ltd. FET device having a vertical channel in a 2D material layer
US10217819B2 (en) * 2015-05-20 2019-02-26 Samsung Electronics Co., Ltd. Semiconductor device including metal-2 dimensional material-semiconductor contact
US10608085B2 (en) * 2016-12-23 2020-03-31 Imec Vzw Two dimensional field effect transistors
KR102418493B1 (ko) * 2017-10-24 2022-07-06 엘지디스플레이 주식회사 이차원 반도체를 포함하는 박막 트랜지스터 및 이를 포함하는 표시장치

Also Published As

Publication number Publication date
US20210119027A1 (en) 2021-04-22
US11380785B2 (en) 2022-07-05
US20240371988A1 (en) 2024-11-07
US12068405B2 (en) 2024-08-20
US20220336647A1 (en) 2022-10-20
CN112687741A (zh) 2021-04-20

Similar Documents

Publication Publication Date Title
US11830922B2 (en) Semiconductor device with air-spacer
US12453161B2 (en) Semiconductor device with air-spacer
CN103811550B (zh) 半导体器件的接触结构
TWI607544B (zh) 半導體元件及場效電晶體形成方法
KR102018427B1 (ko) 반도체 디바이스 및 그 형성 방법
US20250241010A1 (en) Finfet and gate-all-around fet with selective high-k oxide deposition
TW202209555A (zh) 半導體元件的製造方法及半導體元件
TW202205679A (zh) 半導體元件
CN103972097A (zh) 制造FinFET器件的方法
US20230369333A1 (en) Semiconductor device and manufacturing method thereof for selectively etching dummy fins
US12062693B2 (en) Semiconductor device structure and methods of forming the same
CN113113296A (zh) 半导体装置的制造方法
CN113764343A (zh) 半导体装置的制造方法
CN113948464A (zh) 具有栅极间隔件结构的场效应晶体管器件
TWI866181B (zh) 半導體結構及其形成方法
US11855155B2 (en) Semiconductor device having contact feature and method of fabricating the same
TWI873504B (zh) 半導體裝置及其製造方法
US20240371988A1 (en) Semiconductor device and manufacturing method thereof
TWI789761B (zh) 半導體元件與其製造方法