[go: up one dir, main page]

TW202118039A - 積體晶片、電阻式隨機存取記憶胞及其形成方法 - Google Patents

積體晶片、電阻式隨機存取記憶胞及其形成方法 Download PDF

Info

Publication number
TW202118039A
TW202118039A TW109113691A TW109113691A TW202118039A TW 202118039 A TW202118039 A TW 202118039A TW 109113691 A TW109113691 A TW 109113691A TW 109113691 A TW109113691 A TW 109113691A TW 202118039 A TW202118039 A TW 202118039A
Authority
TW
Taiwan
Prior art keywords
layer
top electrode
barrier layer
metal
memory cell
Prior art date
Application number
TW109113691A
Other languages
English (en)
Other versions
TWI758715B (zh
Inventor
林杏蓮
吳啟明
江法伸
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202118039A publication Critical patent/TW202118039A/zh
Application granted granted Critical
Publication of TWI758715B publication Critical patent/TWI758715B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/066—Shaping switching materials by filling of openings, e.g. damascene method
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

本發明提供一種電阻式隨機存取記憶（RRAM）胞，包含頂部電極阻障層，所述頂部電極阻障層經組態以阻擋氮或某一其他合適的非金屬元素自RRAM胞的頂部電極移動至RRAM胞的主動金屬層。阻擋非金屬元素移動可防止在主動金屬層與頂部電極之間形成不合需要的切換層。不合需要的切換層將增大RRAM胞的寄生電阻，因此頂部電極阻障層可藉由防止形成不合需要的切換層來減小寄生電阻。

Description

用於RRAM的頂部電極阻障層
許多現代電子元件均包含非揮發性記憶體。非揮發性記憶體為能夠在沒有電力的情況下儲存資料的電子記憶體。新一代非揮發性記憶體的一些有前景的候選項包含電阻式隨機存取記憶體（resistive random-access memory；RRAM）。RRAM具有相對簡單的結構且與互補金屬氧化物半導體（complementary metal-oxide-semiconductor；CMOS）邏輯製造製程相容。
本揭露內容提供用於實施本揭露內容的不同特徵的許多不同實施例或實例。下文描述組件及配置的具體實例以簡化本揭露內容。當然，此等具體實例僅為實例且並不意欲為限制性的。舉例而言，在以下描述中，第一特徵在第二特徵上方或第二特徵上形成可包含第一特徵與第二特徵直接接觸地形成的實施例，且亦可包含額外特徵可在第一特徵與第二特徵之間形成以使得第一特徵與第二特徵可能不直接接觸的實施例。此外，本揭露內容可在各種實例中重複附圖標號及/或字母。此重複是出於簡單及清楚的目的，且本身並不規定所論述的各種實施例及/或組態之間的關係。
另外，為易於描述，本文中可使用諸如「在......之下」、「在......下方」、「下部」、「在......之上」、「上部」以及類似者的空間相對術語來描述如圖式中所示出的一個部件或特徵與另一部件或特徵的關係。除圖式中所描繪的定向之外，空間相對術語意欲涵蓋元件在使用或操作中的不同定向。設備可以其他方式定向（旋轉90度或處於其他定向）且本文中所使用的空間相對描述詞可同樣相應地進行解譯。
在一些實施例中，一種電阻式隨機存取記憶（RRAM）胞包括底部電極、上覆於底部電極的切換層、上覆於切換層的主動金屬層，以及上覆於主動金屬層的頂部電極層。在RRAM胞的操作期間，將RRAM胞交替地設定成低電阻狀態（low resistance state；LRS）與重置成高電阻狀態（high resistance state；HRS）。為設定RRAM胞，自頂部電極向底部電極施加具有正極性的設定電壓。設定電壓誘發主動金屬層的氧化且形成金屬陽離子。另外，來自設定電壓的電場使得金屬陽離子朝向底部電極遷移且在切換層中還原成金屬絲（metal filament）。形成金屬絲改變切換層且因此將RRAM胞改變成LRS。為重置RRAM胞，自頂部電極向底部電極施加具有負極性的重置電壓。重置電壓使形成金屬絲的製程反轉且因此溶解金屬絲。溶解金屬絲改變切換層且因此將RRAM胞改變成HRS。
在一些實施例中，頂部電極為或包括金屬氮化物。使用金屬氮化物（用於頂部電極）比鉑、釕或某一其他貴金屬更便宜。然而，在形成頂部電極期間使用的氮氣及/或頂部電極中的氮可擴散至主動金屬層中且在頂部電極與主動金屬層之間形成不合需要的切換層。不合需要的切換層以與上文針對切換層所描述的相同方式在HRS與LRS之間改變，除了不合需要的切換層的金屬絲自頂部電極延伸至主動金屬層且金屬絲反轉用於在HRS與LRS之間切換的極性之外。由於極性反轉，故當切換層處於LRS時不合需要的切換層處於HRS，且反之亦然。此具有增大RRAM胞（尤其在LRS中時）的總體電阻的效應。由於增大的電阻，故RRAM胞的操作參數可能變動超出規範及/或RRAM胞的切換窗（亦即，LRS及HRS中的RRAM胞的電阻之間的差）可能減小。此可繼而降低RRAM胞的製造產率及/或可靠性。
本申請案的各種實施例是關於一種包括頂部電極阻障層的RRAM胞。在一些實施例中，所述RRAM胞包括底部電極、底部電極上方的切換層、切換層上方的主動金屬層、主動金屬層上方的頂部電極阻障層，以及頂部電極阻障層上方的頂部電極。頂部電極及底部電極各自具有低於主動金屬層的對氧的反應性且各自包括金屬元素。另外，頂部電極包括氮或某一其他合適的非金屬元素。頂部電極阻障層為導電的且經組態以阻擋或以其他方式減少非金屬元素自頂部電極擴散至主動金屬層。
在至少頂部電極為或包括金屬氮化物且非金屬元素為氮的實施例中，在頂部電極與主動金屬層之間配置頂部電極阻障層減小頂部電極處的寄生電阻。舉例而言，在不具有頂部電極阻障層的情況下，氮可擴散至主動金屬層中且產生不合需要的切換層。此不合需要的切換層可能在切換層改變成LRS時改變成HRS，且反之亦然，由此不合需要的切換層可能導致寄生電阻。藉由減小頂部電極處的寄生電阻，可放大RRAM胞的切換窗，可改良RRAM胞的可靠性，且製造產率可更高。在一些實施例中，頂部電極阻障層在LRS中時將RRAM胞的寄生電阻自約15千歐減小至約30歐。然而，其他合適的電阻值亦可適用。
參看圖1，提供包括頂部電極阻障層104的RRAM胞102的一些實施例的橫截面視圖100。如上所述，頂部電極阻障層104阻擋或以其他方式減少頂部電極106中的氮或某一其他合適的非金屬元素的擴散，以減小頂部電極106處的寄生電阻。RRAM胞102可例如與積體電路（integrated circuit；IC）晶片中的其他元件整合及/或可例如為陽離子型RRAM胞或某一其他合適的類型的RRAM胞。注意，陽離子型RRAM胞有時稱為可程式化金屬化胞（programmable metallization cell；PMC）或導電橋接隨機存取記憶（conductive-bridging random-access memory；CBRAM）胞。
底部電極108、切換層110以及主動金屬層112與頂部電極阻障層104及頂部電極106堆疊以界定RRAM胞102。切換層110上覆於底部電極108，主動金屬層112上覆於切換層110，頂部電極阻障層104上覆於主動金屬層112，且頂部電極106上覆於頂部電極阻障層104。在RRAM胞102的操作期間，金屬絲114反覆地形成及溶解於切換層110中以使RRAM胞102在LRS與HRS之間改變。在形成金屬絲114時，自頂部電極106向底部電極108施加具有正極性的設定電壓。設定電壓誘發主動金屬層112的氧化且形成金屬陽離子。另外，來自設定電壓的電場使得金屬陽離子遷移至切換層110且還原成金屬絲114。在溶解金屬絲114時，自頂部電極106向底部電極108施加具有負極性的重置電壓。重置電壓誘發金屬絲114的氧化且形成金屬陽離子。另外，來自重置電壓的電場使得金屬陽離子遷移至主動金屬層112且還原成主動金屬層112。
頂部電極106及底部電極108以及主動金屬層112為導電的。然而，主動金屬層112相較於頂部電極106及底部電極108而為電化學主動的。因此，頂部電極106及底部電極108具有低於主動金屬層112的與氧的反應性，且取決於大於主動金屬層112的能量來進行氧化。舉例而言，頂部電極106及底部電極108可在5電子伏特（electron volt；eV）或更大電子伏特來進行氧化，而主動金屬層112可在3電子伏特或更小電子伏特來進行氧化。然而，其他電子伏特值亦可適用。頂部電極106及/或底部電極108可例如為或包括氮化鈦、氮化鉭、氮化鎢、某一其他合適的金屬氮化物、某一其他合適的材料，或前述的任何組合。主動金屬層112可例如為或包括鋁、銅、銀、鎳、某一其他合適的金屬，或前述的任何組合。
頂部電極106包括金屬元素及非金屬元素。在一些實施例但非所有實施例中，頂部電極106由金屬元素及非金屬元素組成或基本上由金屬元素及非金屬元素組成。非金屬元素減少氧可鍵結至金屬元素的位置且因此降低氧反應性。因此，可在不使用鉑、釕以及其他昂貴的貴金屬的情況下形成頂部電極106。在一些實施例中，金屬元素的原子與非金屬元素的原子的比在約1：1與1：1.1之間，以使氧可鍵結至金屬元素的位置飽和或實質上飽和。在一些實施例中，金屬元素的原子百分比為約50%及/或非金屬元素的原子百分比為約50%。金屬元素可例如為鈦、鎢、鉭或某一其他合適的元素，及/或非金屬元素可例如為氮或某一其他合適的元素。
儘管非金屬元素降低氧反應性且允許以更少費用形成頂部電極106，但若無頂部電極阻障層104，則非金屬元素可能導致寄生電阻。頂部電極阻障層104阻擋或以其他方式減緩非金屬元素擴散至主動金屬層112中，且可例如藉由用於形成頂部電極106的氣體及/或藉由頂部電極106暴露於非金屬元素。在至少非金屬元素為氮且主動金屬層112為鋁的實施例中，若允許氮擴散至主動金屬層112中，則氮將在主動金屬層112與頂部電極106之間產生不合需要的切換層。不合需要的切換層將在切換層110改變成LRS時改變成HRS，且反之亦然，由此不合需要的切換層將導致寄生電阻。由於不合需要的切換層將在切換層110處於LRS時處於HRS，故寄生電阻將在切換層110處更為明顯且因此RRAM胞102處於LRS。因此，頂部電極阻障層104可藉由阻擋或以其他方式減緩非金屬元素擴散至主動金屬層112中來減小寄生電阻。藉由減小寄生電阻，可放大RRAM胞102的切換窗，可改良RRAM胞102的可靠性，且RRAM胞102的製造產率可更高。
在一些實施例中，底部電極108為或包括釕、鉑、某一其他合適的貴金屬，或前述的任何組合。在一些實施例中，底部電極108包括金屬元素及非金屬元素。在一些實施例但非所有實施例中，底部電極108由金屬元素及非金屬元素組成或基本上由金屬元素及非金屬元素組成。底部電極108的非金屬元素可減少氧可鍵結至金屬元素的位置以降低氧反應性及底部電極108的製造費用。在一些實施例中，底部電極108具有與頂部電極106相同的材料組成物。在一些實施例中，底部電極108的金屬元素與頂部電極106的金屬元素相同，及/或底部電極108的非金屬元素與頂部電極106的非金屬元素相同。
頂部電極106的金屬元素及/或底部電極108的金屬元素可例如為或包括鈦、鉭、鎢，或某一其他合適的金屬。頂部電極106的非金屬元素及/或底部電極108的非金屬元素可例如為氮或某一其他合適的元素。在一些實施例中，頂部電極106的金屬元素具有大於主動金屬層112的與氧的反應性，但頂部電極106的非金屬元素使頂部電極106的氧反應性降低至小於主動金屬層112的氧反應性。
在一些實施例中，頂部電極106及底部電極108具有個別電極厚度Te ，所述電極厚度Te 為約150埃至250埃、約150埃至200埃、約200埃至250埃，或約200埃。然而，其他厚度亦可適用。在一些實施例中，主動金屬層112具有主動金屬厚度Tam ，所述主動金屬厚度Tam 為約10埃至500埃、約10埃至255埃、約255埃至500埃，或約400埃。然而，其他厚度亦可適用。若主動金屬層112過薄（例如，小於約10埃或某一其他合適的值），則主動金屬層112可能無法使足夠金屬流出（source）至切換層110。若主動金屬層112過厚（例如，大於約500埃或某一其他合適的值），則主動金屬層112兩端的電壓降可能較高且因此可靠性可能為不良的。另外或替代地，若主動金屬層112過厚（例如，大於約500埃或某一其他合適的值），則主動金屬層112可能使得更難以與現有製程整合。
切換層110為由主動金屬層112的氧化產生的金屬陽離子的固體電解質。舉例而言，在主動金屬層112為或包括鋁的情況下，切換層110可為鋁陽離子的固體電解質。在一些實施例中，切換層110為或包括氧化矽（例如，SiO2 ）、氧化鉿（例如，HfO2 ）、氮化矽（例如，SiNx）、氧化鋁（例如，Al2 O3 ）、氧化鋯（例如，ZrO2 ）、某一其他合適的介電質，或前述的任何組合。另外，在一些實施例中，切換層110為或包括鍺硫（例如，GeS）、鍺硒（例如，GeSe）、鍺碲（例如，GeTe）、金屬氧化物、非晶形矽、某一其他合適的電解質，或前述的任何組合。
頂部電極阻障層104為導電的，且如上文所描述經組態以阻擋或以其他方式減緩頂部電極106的非金屬元素擴散至主動金屬層112。在一些實施例中，頂部電極阻障層104為或包括鈦、鉭、鎢、某一其他合適的阻障材料，或前述的任何組合。在一些實施例中，頂部電極阻障層104具有非晶形結構，以便消除晶粒界且增大頂部電極106的非金屬元素的擴散路徑複雜度。或者，在一些實施例中，頂部電極阻障層104具有奈米晶（nanocrystalline）結構且頂部電極阻障層104的金屬晶粒為等軸晶粒而非柱狀晶粒，以便增大頂部電極106的非金屬元素的擴散路徑複雜度。藉由增大頂部電極106的非金屬元素的擴散路徑複雜度，減緩或以其他方式終止了非金屬元素穿過頂部電極阻障層104擴散。
在一些實施例中，頂部電極阻障層104為或包括頂部電極106的金屬元素及/或底部電極108的金屬元素。在一些實施例但非所有實施例中，頂部電極阻障層104由單一金屬元素組成或基本上由單一金屬元素組成，諸如（例如）頂部電極106的金屬元素、底部電極108的金屬元素，或某一其他合適的金屬元素。在一些實施例中，頂部電極阻障層104與頂部電極106（自頂部電極106的頂部表面至頂部電極阻障層104的底部表面）的經組合電阻為約30歐、小於約1000歐、約10歐至100歐，或某一其他合適的值。
在一些實施例中，頂部電極阻障層104具有阻障厚度Tb ，所述阻障厚度Tb 為約50埃至100埃、約50埃至75埃、約75埃至100埃，或約50埃。然而，其他厚度亦可適用。若頂部電極阻障層104過薄（例如，小於約50埃或某一其他合適的值），則頂部電極阻障層104可能無法阻擋或以其他方式減緩頂部電極106的非金屬元素穿過頂部電極阻障層104遷移，且因此可能無法減小頂部電極106處的寄生電阻。另一方面，若頂部電極阻障層104過厚（例如，大於約100埃或某一其他合適的值），則頂部電極阻障層104可能將過大電阻引入至RRAM胞102中且使RRAM胞102的操作參數變動超出規範。另外或替代地，若頂部電極阻障層104過厚（例如，大於約100埃或某一其他合適的值），則頂部電極阻障層104可能使得更難以與現有製造製程整合。在一些實施例中，阻障厚度Tb 與頂部電極106的電極厚度Te 的比為約1：2至4，或某一其他合適的比。在一些實施例中，阻障厚度Tb 與頂部電極106的電極厚度Te 的總和為小於約250埃、約200埃至300埃，或某一其他合適的值。
參看圖2，提供描述隨圖1的RRAM胞102的一些實施例中的各種材料的位置而變化的原子百分比的曲線圖200。位置對應於與頂部電極106的頂部表面的豎直距離且可例如沿著圖1中的線A截取。如所見，頂部電極106主要由鈦及氮製成，主動金屬層112主要由鋁製成，且頂部電極阻障層104主要由鈦製成。另外，在自頂部電極106轉變至頂部電極阻障層104時，氮的原子百分比降至約零。因此，頂部電極阻障層104在沿著頂部電極阻障層104的底部無氮或實質上無氮。儘管由曲線圖200示出具體元素及原子百分比的比，但應理解，在替代性實施例中其他元素及/或原子百分比的比亦可適用。
參看圖3，提供圖1的RRAM胞102的一些替代性實施例的橫截面視圖300，其中頂部電極阻障層104為多層膜。頂部電極阻障層104包括第一頂部電極阻障層104a，且更包括上覆於第一頂部電極阻障層104a的第二頂部電極阻障層104b。第一頂部電極阻障層104a及第二頂部電極阻障層104b各自作為關於圖1所描述的頂部電極阻障層104，但各自為或包括不同材料。舉例而言，第一頂部電極阻障層104a可為或包括鉭，且第二頂部電極阻障層104b可為或包括鈦，或反之亦然。然而，其他材料亦可適用。
在一些實施例中，第一頂部電極阻障層104a及第二頂部電極阻障層104b具有奈米晶結構。在此類實施例中，由於第一頂部電極阻障層104a與第二頂部電極阻障層104b為不同材料，故第一頂部電極阻障層104a的金屬晶粒未與第二頂部電極阻障層104b的金屬晶粒對準。因此，增大了頂部電極106的非金屬元素的擴散路徑複雜度。藉由增大擴散路徑複雜度，減緩或以其他方式終止了非金屬元素穿過頂部電極阻障層104擴散。
儘管圖3將RRAM胞102示出為具有兩個個別頂部電極阻障層104a、頂部電極阻障層104b，但在替代性實施例中更多個別頂部電極阻障層亦可適用。舉例而言，第三頂部電極阻障層可豎直地位於第二頂部電極阻障層104b與頂部電極106之間且直接接觸第二頂部電極阻障層104b及頂部電極106。在此實例中，第三頂部電極阻障層可為與第一頂部電極阻障層104a及第二頂部電極阻障層104b不同的材料，或可為或包括例如與第一頂部電極阻障層104a相同的材料。作為另一實例，第一頂部電極阻障層104a與第二頂部電極阻障層104b可交替地重複，使得RRAM胞102自頂部電極106至主動金屬層112在第一頂部電極阻障層104a的材料與第二頂部電極阻障層104b的材料之間多次交替。在此實例中，第一頂部電極阻障層104a可與第二頂部電極阻障層104b重複2次、3次、4次或更多次。
參看圖4A，提供圖1的RRAM胞102的一些實施例的橫截面視圖400A，其中RRAM胞102位於積體電路晶片的內連線結構402中且RRAM胞102的底部電極108具有T形輪廓。RRAM胞102位於頂部電極電線404t及頂部電極通孔406t之下且進一步上覆於底部電極電線404b。
頂部電極通孔406t自頂部電極電線404t向下延伸至頂部電極106。在一些實施例（如所示出）中，頂部電極通孔406t延伸穿過頂部電極106頂上的硬罩幕408。在替代性實施例中，省略硬罩幕408。硬罩幕408可為或包括例如氮化矽及/或某一其他合適的介電質。頂部電極電線404t、底部電極電線404b以及頂部電極通孔406t可為或包括例如銅、鋁、銅、某一其他合適的金屬，或前述的任何組合。
底部電極108向下突出至底部電極電線404b，藉此界定將底部電極108電耦接至底部電極電線404b的底部電極通孔410。底部電極108包括底部電極體108b及對底部電極體108b的下側進行杯托（cupping）的底部電極襯層（liner）108l。在一些實施例中，底部電極襯層108l為黏著層以增強形成底部電極體108b的層的沉積。另外，在一些實施例中，底部電極襯層108l為擴散阻障以防止底部電極電線404b的材料擴散至底部電極體108b。底部電極襯層108l可為或包括例如氮化鉭及/或某一其他合適的導電阻障材料。底部電極體108b可為或包括例如氮化鈦及/或某一其他合適的導電材料。
在替代性實施例中，省略底部電極襯層108l。在此類替代性實施例中，底部電極108可為整個底部電極108整體中的單一導電材料。舉例而言，底部電極108可為或包括氮化鉭、氮化鈦、某一其他合適的導電材料，或前述的任何組合。由於底部電極108始終具有單一硬度且因此始終具有單一移除速率，故當使用化學機械研磨（chemical mechanical polish；CMP）或某一其他合適的平坦化來形成底部電極108時，形成單一導電材料的底部電極108改良沿著底部電極108的頂部表面的平度。此繼而改良RRAM胞102兩端的電場均一性。
介電結構包圍RRAM胞102，以及頂部電極電線404t、頂部電極通孔406t以及底部電極電線404b。介電結構包括沿著頂部電極106的頂部表面的硬罩幕408，且更包括RRAM胞102的側壁上的側壁間隔件結構412。側壁間隔件結構412包括分別位於RRAM胞102的相對側上的一對區段，且可為或包括例如氮化矽及/或某一其他合適的介電質。另外，介電結構包括多個金屬間介電（intermetal dielectric；IMD）層414、通孔介電層416、蝕刻終止層418以及IMD襯層420。
IMD層414分別包圍底部電極電線404b及頂部電極電線404t。IMD層414可為或包括例如極低k介電質及/或某一其他合適的介電質。通孔介電層416、蝕刻終止層418以及IMD襯層420堆疊於IMD層414之間。
通孔介電層416包圍底部電極通孔410，位於RRAM胞102與底部電極電線404b之間。在一些實施例中，通孔介電層416為多層膜，所述多層膜包括下部通孔介電層416a及上覆於下部通孔介電層416a的上部通孔介電層416b。下部通孔介電層416a與上部通孔介電層416b為不同材料，且可例如分別為或包括碳化矽及富矽氧化物。然而，其他材料亦可適用。在替代性實施例中，通孔介電層416為單一層。
蝕刻終止層418覆蓋通孔介電層416且環繞RRAM胞102的頂部。另外，IMD襯層420覆蓋及加襯（line）蝕刻終止層418以便將蝕刻終止層418與IMD層414中的相鄰一者分隔開。IMD襯層420可為或包括例如正矽酸四乙酯（tetraethyl orthosilicate；TEOS）氧化物及/或某一其他合適的介電質。蝕刻終止層418可為或包括例如碳化矽及/或某一其他合適的介電質。
參看圖4B，提供圖4A的RRAM胞102的一些替代性實施例的橫截面視圖400B，其中側壁間隔件結構412的頂部邊緣與頂部電極阻障層104齊平。因此，蝕刻終止層418接觸頂部電極阻障層104的側壁。在替代性實施例中，側壁間隔件結構412的頂部邊緣與頂部電極106齊平。
參看圖4C，提供圖4A的RRAM胞102的一些替代性實施例的橫截面視圖400C，其中側壁間隔件結構412上覆於切換層110。另外，側壁間隔件結構412加襯主動金屬層112、頂部電極阻障層104以及頂部電極106的各別側壁，但不加襯切換層110及底部電極108的各別側壁。
參看圖4D，提供圖4A的RRAM胞102的一些替代性實施例的橫截面視圖400D，其中用第一側壁間隔件結構412a及第二側壁間隔件結構412b替換側壁間隔件結構412。第一側壁間隔件結構412a上覆於頂部電極阻障層104且加襯於頂部電極106及硬罩幕408的各別側壁。因此，頂部電極106及硬罩幕408的的各別側壁自頂部電極阻障層104的側壁偏移。第二側壁間隔件結構412b加襯於第一側壁間隔件結構412a、頂部電極阻障層104、主動金屬層112、切換層110以及底部電極108的各別側壁。在替代性實施例中，第二側壁間隔件結構412b以與圖4C的側壁間隔件結構412相同的方式上覆於切換層110。第一側壁間隔件結構412a及/或第二側壁間隔件結構412b可為或包括例如氮化矽及/或某一其他合適的介電質。
參看圖4E，提供圖4A的RRAM胞102的一些替代性實施例的橫截面視圖400E，其中RRAM胞102的頂部在底部電極通孔410處凹入。另外，RRAM胞102不具有底部電極襯層108l（參見圖4A）且通孔介電層416在底部電極通孔410處的頂部轉角為圓形或以其他方式為曲狀的。在替代性實施例中，RRAM胞102更包含如在圖4A中的底部電極襯層108l及/或如在圖4A中的通孔介電層416的頂部轉角。
參看圖4F，提供圖4A的RRAM胞102的一些替代性實施例的橫截面視圖400F，其中省略底部電極通孔410。另外，頂部電極106及底部電極108、頂部電極阻障層104、切換層110以及主動金屬層112具有U形輪廓，且省略圖4A中的若干特徵。此等省略特徵中的一些為側壁間隔件結構412、硬罩幕408、蝕刻終止層418以及IMD襯層420。如下文所見，RRAM胞102可藉由單一微影/蝕刻製程來形成，藉此降低成本。
參看圖4G，提供圖4A的RRAM胞102的一些替代性實施例的橫截面視圖400G，其中頂部電極106、頂部電極阻障層104以及主動金屬層112具有U形輪廓且省略圖4A中的若干特徵。此等省略特徵中的一些為側壁間隔件結構412、硬罩幕408、蝕刻終止層418以及IMD襯層420。
儘管使用圖1中的RRAM胞102的實施例來示出圖4A至圖4G，但可替代性地使用圖3中的RRAM胞102的實施例。亦即，圖4A至圖4G的頂部電極阻障層104可為如關於圖3所示出及/或描述的多層膜。儘管示出圖4B、圖4D以及圖4E中的側壁間隔件結構412沿著底部電極108及切換層110的側壁，但側壁間隔件結構412可替代性地上覆於底部電極108及切換層112（如在圖4C中）。儘管示出圖4F及圖4G不具有蝕刻終止層418及IMD襯層420，但可替代性地存在蝕刻終止層418及/或IMD襯層420。儘管圖4F及圖4G將組成RRAM胞102的各種層示出為具有U形輪廓，但各種層可替代性地具有V形輪廓或某一其他合適的輪廓。
參看圖5A，提供RRAM胞102的一些實施例的橫截面視圖500A，其中RRAM胞102包括個別頂部電極阻障層104且與積體電路晶片中的個別單電晶體單電阻器（1T1R）胞502整合。圖5A的RRAM胞102各自為所示出及描述的圖4A的RRAM胞102。1T1R胞502包括個別汲極區504及個別汲極側導電路徑506。
汲極區504為基底508的摻雜區且各自具有與基底508的鄰接區相反的摻雜類型。另外，汲極區504藉由溝渠隔離結構510彼此電分隔且部分地界定用於個別地選擇RRAM胞102的存取電晶體512（部分地繪示）。溝渠隔離結構510延伸至基底508的頂部中且包括氧化矽及/或某一其他合適的介電材料。溝渠隔離結構510可例如為淺溝渠隔離（shallow trench isolation；STI）結構或某一其他合適的溝渠隔離結構。基底508可例如為塊狀矽基底、絕緣層上矽（silicon-on-insulator；SOI）基底或某一其他合適的半導體基底。
汲極側導電路徑506將汲極區504電耦接至RRAM胞102。另外，汲極側導電路徑506由內連線結構402界定，所述內連線結構402包括多個電線404及多個通孔406。多個電線404包括頂部電極電線404t及底部電極電線404b。在一些實施例中，頂部電極電線404t對應於由其他RRAM胞（未繪示）共用的位元線BL。多個通孔406包括頂部電極通孔406t。最接近基底508的通孔406的水平面位於層間介電（interlayer dielectric；ILD）層514中，而通孔406及電線404的其餘水平面位於IMD層414中。電線404及通孔406可為或包括例如銅、鋁、鋁銅、某一其他合適的導電材料，或前述的任何組合。
1T1R胞502的一側的外圍區516容納外圍元件518（僅部分地繪示）。外圍元件518可例如為金屬氧化物半導體場效電晶體（metal-oxide-semiconductor field-effect transistor；MOSFET）或某一其他合適的半導體元件。外圍元件518包括基底508中的一對源極/汲極區520（僅繪示其中的一者），且更包括源極/汲極區520之間的閘極結構（未繪示）。源極/汲極區520為基底508的摻雜區且各自具有與基底508的鄰接區相反的摻雜類型。
參看圖5B，提供沿著與一軸線（沿著其截取圖5A的橫截面視圖500A）正交的軸線的圖5A的積體電路晶片的一些實施例的橫截面視圖500B。1T1R胞502包括個別RRAM胞102、個別汲極側導電路徑506、個別存取電晶體512以及個別源極側導電路徑522。圖5B的RRAM胞102各自為所示出及描述的圖4A的RRAM胞102。
存取電晶體512位於基底508上，位於基底508與內連線結構402之間。另外，存取電晶體512藉由溝渠隔離結構510彼此電分隔。存取電晶體512包括個別汲極區504、個別源極區524、個別閘極介電層526以及個別閘極電極528。閘極電極528分別上覆於閘極介電層526且在一些實施例中界定字元線WL。汲極區504及源極區524為基底508的摻雜區且各自具有與基底508的鄰接區相反的摻雜類型。汲極區504分別毗鄰閘極電極528的汲極側，且源極區524分別毗鄰閘極電極528的源極側。存取電晶體512可例如為MOSFET或某一其他合適的半導體元件。
汲極側導電路徑506將汲極區504電耦接至RRAM胞102，且源極側導電路徑522將源極區524電耦接至源極線SL。汲極側導電路徑506及源極側導電路徑522由內連線結構402中的多個電線404及多個通孔406界定。
儘管使用圖4A中的RRAM胞實施例來示出圖5A及圖5B，但可替代性地使用圖1、圖3以及圖4B至圖4G中的任一者中的RRAM胞實施例。舉例而言，圖5A及圖5B的RRAM胞102可各自如圖4F中所示出。
參看圖6，提供圖5A及圖5B的積體電路晶片的一些實施例的頂部佈局600。圖5A及圖5B的橫截面視圖500A、橫截面視圖500B可例如分別沿著線B及線C或其他合適的位置截取。積體電路晶片包括呈多個列及多個行的多個RRAM胞102，藉此界定RRAM陣列602。RRAM胞102可例如如圖1、圖3、圖4A至圖4G、圖5A以及圖5B中的任一者中所示出及描述。外圍元件518在積體電路晶片的外圍區516處包圍RRAM 陣列602。外圍元件518可例如為或包括電晶體及/或其他合適的半導體元件。另外，外圍元件518可例如實施讀取/寫入電路及/或其他合適的電路以用於操作RRAM胞102。
參看圖7至圖15，提供用於形成RRAM胞的方法的一些實施例的一系列橫截面視圖700至橫截面視圖1500，其中RRAM胞包括個別頂部電極阻障層且與積體電路晶片中的1T1R胞整合。橫截面視圖700至橫截面視圖1500可例如沿著圖6中的線B或某一其他合適的位置截取。另外，橫截面視圖700至橫截面視圖1500可例如對應於圖5A，且因此可例如作為所示出及描述的圖5A及圖5B的積體電路晶片。
如藉由圖7的橫截面視圖700所示出，形成延伸至基底508的頂部中的溝渠隔離結構510。溝渠隔離結構510個別地包圍及劃分基底508的形成1T1R胞502的區。另外，溝渠隔離結構510包圍及劃分積體電路晶片的外圍區516。
亦藉由圖7的橫截面視圖700所示出，多個半導體元件形成於基底508上。多個半導體元件包括存取電晶體512獨立於所形成的1T1R胞502且分別位於所述1T1R胞502處。另外，多個半導體元件包括積體電路晶片的外圍區516處的外圍元件518。存取電晶體512包括基底508中的個別汲極區504及個別源極區（未繪示）。另外，存取電晶體512包括個別閘極結構（未繪示）。閘極結構具有分別毗鄰汲極區504的個別汲極側且進一步具有分別毗鄰源極區的個別源極側。外圍元件518包括基底508中的一對源極/汲極區520（僅繪示其中的一者），且更包括位於源極/汲極區520之間且毗鄰所述源極/汲極區520的閘極結構（未繪示）。
亦藉由圖7的橫截面視圖700所示出，內連線結構402部分地形成於半導體元件（例如，存取電晶體512及外圍元件518）上方且電耦接至所述半導體元件。內連線結構402包括介電結構，且更包括堆疊於介電結構中的多個電線404及多個通孔406。介電結構包括ILD層514及ILD層514上方的多個IMD層414。多個電線404包括沿著內連線結構402的頂部表面的多個底部電極電線404b。底部電極電線404b獨立於所形成的1T1R胞502且分別位於所述1T1R胞502處。另外，底部電極電線404b藉由之下的電線及通孔分別電耦接至存取電晶體512的汲極區504。
如藉由圖8的橫截面視圖800所示出，通孔介電層416沉積或以其他方式形成於內連線結構402上。注意，為圖式緊湊性起見，在本文中及後續圖式中省略內連線結構402的下部部分。在一些實施例中，通孔介電層416為多層膜，所述多層膜包括下部通孔介電層416a及上覆於下部通孔介電層416a的上部通孔介電層416b。下部通孔介電層416a與上部通孔介電層416b為不同材料，且可例如分別為或包括碳化矽及富矽氧化物。然而，其他材料亦可適用。在替代性實施例中，通孔介電層416為單一層。
亦藉由圖8的橫截面視圖800所示出，使通孔介電層416圖案化以形成獨立於所形成的1T1R胞502且分別位於所述1T1R胞502處的通孔開口802。通孔開口802延伸穿過通孔介電層416且分別暴露底部電極電線404b。圖案化可例如藉由微影/蝕刻製程或某一其他合適的圖案化製程來進行。
如藉由圖9的橫截面視圖900所示出，形成底部電極層902及底部電極襯層108l。在替代性實施例中，省略底部電極襯層108l。底部電極層902及底部電極襯層108l填充通孔開口802（參見圖8）且界定獨立於通孔開口802且分別位於通孔開口802中的底部電極通孔410。底部電極層902覆蓋內連線結構402，且底部電極襯層108l將底部電極層902與通孔介電層416及底部電極電線404b分隔開。底部電極層902具有對氧的低反應性，且為或包括氮化鈦及/或某一其他合適的材料。此低反應性材料可例如為在5電子伏特或大於5電子伏特以與氧反應的材料。底部電極襯層108l可例如為或包括氮化鉭及/或某一其他合適的材料。
亦藉由圖9的橫截面視圖900所示出，切換層904沉積於底部電極層902上方。切換層904為由下文形成的主動金屬層（未繪示；參見圖10）的氧化產生的金屬陽離子的固體電解質。在一些實施例中，切換層904為或包括氮化矽及/或某一其他合適的電解質。
如藉由圖10的橫截面視圖1000所示出，主動金屬層1002、頂部電極阻障層1004以及頂部電極層1006沉積於切換層904上方。頂部電極阻障層1004上覆於主動金屬層1002，且頂部電極層1006上覆於頂部電極阻障層1004。主動金屬層1002、頂部電極阻障層1004以及頂部電極層1006可例如藉由物理氣相沉積法（physical vapor deposition；PVD）、化學氣相沉積法（chemical vapor deposition；CVD）、某一其他合適的沉積製程或前述的任何組合來沉積。
主動金屬層1002為電化學主動的且具有相對於頂部電極層1006的對氧的高反應性。在一些實施例中，主動金屬層1002亦具有相對於頂部電極阻障層1004的對氧的高反應性。舉例而言，當主動金屬層1002為或包括鋁且頂部電極阻障層1004為或包括鎢時，主動金屬層1002可具有相對於頂部電極阻障層1004的對氧的高反應性。在替代性實施例中，主動金屬層1002具有相對於頂部電極阻障層1004的對氧的低反應性。舉例而言，當主動金屬層1002為或包括鋁且頂部電極阻障層1004為或包括鈦時，主動金屬層1002可具有相對於頂部電極阻障層1004的對氧的更低反應性。另外，主動金屬層1002是這樣：主動金屬層1002可電化學地溶解至切換層904中且經由所述切換層904進行傳導。在一些實施例中，主動金屬層1002為或包括鋁及/或某一其他合適的材料。
頂部電極層1006具有相對於主動金屬層1002及頂部電極阻障層1004的對氧的低反應性。另外，頂部電極層1006在後續處理期間阻擋氧到達主動金屬層1002及頂部電極阻障層1004。若氧將到達此類層，則氧化物可能形成於主動金屬層1002及/或頂部電極阻障層1004上，由此增大所形成的RRAM胞的電阻。此增大繼而可能使RRAM胞的操作參數變動超出規範及/或可能降低製造產率。在一些實施例中，頂部電極層1006為或包括氮化鈦、氮化鉭、氮化鎢、某一其他合適的材料，或前述的任何組合。
頂部電極層1006包括金屬元素及非金屬元素。在一些實施例但非所有實施例中，頂部電極層1006由金屬元素及非金屬元素組成或基本上由金屬元素及非金屬元素組成。非金屬元素減少氧可鍵結至金屬元素的位置且因此降低氧反應性。因此，可在不使用鉑、釕以及其他昂貴的貴金屬的情況下形成頂部電極層1006。在一些實施例中，金屬元素的原子與非金屬元素的原子的比在約1：1與1：1.1之間，以使氧可鍵結至金屬元素的位置實質上飽和。在一些實施例中，金屬元素的原子百分比為約50%及/或非金屬元素的原子百分比為約50%。金屬元素可例如為鈦、鎢、鉭或某一其他合適的元素，及/或非金屬元素可例如為氮或某一其他合適的元素。
儘管非金屬元素降低氧反應性且允許以更少費用形成頂部電極層1006，但若無頂部電極阻障層1004，則非金屬元素可能導致寄生電阻。舉例而言，在至少非金屬元素為氮且主動金屬層1002為鋁的實施例中，若無頂部電極阻障層1004，則氮將擴散至主動金屬層1002中。氮可例如源自用於形成頂部電極層1006的氮氣及/或源自頂部電極層1006自身。擴散至主動金屬層1002中的氮將繼而在主動金屬層1002與頂部電極層1006之間產生不合需要的切換層，且因此將增大寄生電阻。頂部電極阻障層1004阻擋或以其他方式減緩非金屬元素擴散至主動金屬層1002中，以防止不合需要的切換層形成且因此減小寄生電阻。藉由減小寄生電阻，可放大所形成的RRAM胞的切換窗，可改良可靠性，且製造產率可更高。
在一些實施例中，頂部電極層1006具有電極厚度Te ，所述電極厚度Te 為約150埃至250埃、約150埃至200埃、約200埃至250埃，或約200埃。在一些實施例中，主動金屬層1002具有主動金屬厚度Tam ，所述主動金屬厚度Tam 為約10埃至500埃、約10埃至255埃、約255埃至500埃，或約400埃。然而，其他厚度亦可適用。
頂部電極阻障層1004為導電的，且如上文所描述經組態以阻擋或以其他方式減緩頂部電極層1006的非金屬元素擴散至主動金屬層1002。在一些實施例中，頂部電極阻障層1004為或包括頂部電極層1006的金屬元素。在一些實施例但非所有實施例中，頂部電極阻障層1004由單一金屬元素組成或基本上由單一金屬元素組成。在一些實施例中，頂部電極阻障層1004具有非晶形結構，以便消除晶粒界且增大頂部電極層1006的非金屬元素的擴散路徑複雜度。或者，在一些實施例中，頂部電極阻障層1004具有奈米晶結構且頂部電極阻障層1004的金屬晶粒為等軸晶粒而非柱狀晶粒，以便增大頂部電極層1006的非金屬元素的擴散路徑複雜度。藉由增大擴散路徑複雜度，減緩或以其他方式終止了非金屬元素穿過頂部電極阻障層1004擴散。在一些實施例中，頂部電極阻障層1004為或包括鈦、鉭、鎢、某一其他合適的材料，或前述的任何組合。在一些實施例中，自頂部電極層1006的頂部表面至頂部電極阻障層1004的底部表面的電阻為約30歐、小於約1000歐、約10歐至100歐，或某一其他合適的值。
在一些實施例中，頂部電極阻障層1004具有阻障厚度Tb ，所述阻障厚度Tb 為約50埃至100埃、約50埃至75埃、約75埃至100埃，或約50埃。然而，其他厚度亦可適用。若頂部電極阻障層1004過薄（例如，小於約50埃或某一其他合適的值），則頂部電極阻障層1004可能無法阻擋或以其他方式減緩頂部電極層1006的非金屬元素穿過頂部電極阻障層1004遷移。另一方面，若頂部電極阻障層1004過厚（例如，大於約100埃或某一其他合適的值），則頂部電極阻障層1004可能將過大電阻引入至RRAM胞中且因此可能使RRAM胞的操作參數變動超出規範。另外或替代地，若頂部電極阻障層1004過厚（例如，大於約100埃或某一其他合適的值），則頂部電極阻障層1004可能使得更難以與現有製造製程整合。在一些實施例中，阻障厚度Tb 與頂部電極層1006的電極厚度Te的比為約1：2至4，或某一其他合適的比。在一些實施例中，阻障厚度Tb 與頂部電極層1006的電極厚度Te 的總和為小於約250埃、約200埃至300埃，或某一其他合適的值。
如上文所提及，主動金屬層1002、頂部電極阻障層1004以及頂部電極層1006可例如藉由PVD、CVD、某一其他合適的沉積製程或前述的任何組合來沉積。在頂部電極層1006為或包括金屬氮化物的實施例中，可採用氮氣來形成頂部電極層1006。在不具有覆蓋主動金屬層1002的頂部電極阻障層1004的情況下，氮氣可直接衝擊於主動金屬層1002上且擴散至主動金屬層1002中。如上文所提及，此將產生將寄生電阻引入至所形成的RRAM胞的不合需要的切換層。因此，頂部電極阻障層1004保護主動金屬層112不受周圍氣體（例如，氮氣）影響，所述周圍氣體可擴散至主動金屬層112中且產生不合需要的切換層。
在一些實施例中，頂部電極阻障層1004及頂部電極層1006藉由同一PVD製程腔室1008內的PVD製程形成在一起。因此，在其上形成頂部電極阻障層1004及頂部電極層1006的半導體結構保持於PVD製程腔室1008內，且在一些實施例中自PVD製程的開始至PVD製程的結束保持靜止。此防止氧化物在形成頂部電極阻障層1004與頂部電極層1006之間形成於頂部電極阻障層1004上。PVD製程包括用以形成頂部電極阻障層1004的第一PVD步驟，且更包括用以形成上覆於頂部電極阻障層1004的頂部電極層1006的第二PVD步驟。
第一PVD步驟可例如包括在氬氣（而非氮氣）流動至PVD製程腔室1008中時使用PVD靶材約1秒至10秒（例如，約3秒或某一其他合適的值）的PVD沉積。第二PVD步驟可例如包括在氬氣及氮氣兩者流動至PVD製程腔室1008中時使用PVD靶材約5秒至15秒（例如，約10秒或某一其他合適的值）的PVD沉積。因此，氮氣在形成頂部電極阻障層1004時未流動至PVD製程腔室1008中，且接著在形成頂部電極層1006時添加至PVD製程腔室1008。第一PVD步驟期間氬氣的流動速率可例如為約300標準立方公分每分鐘（standard cubic centimeters per minute；SCCM）、約250標準立方公分每分鐘至350標準立方公分每分鐘，或某一其他合適的流動速率。第二PVD步驟期間氬氣的流動速率小於第一PVD步驟期間，且可例如為約200標準立方公分每分鐘、約150標準立方公分每分鐘至250標準立方公分每分鐘，或某一其他合適的流動速率。第二PVD步驟期間氮氣的流動速率可例如為約80標準立方公分每分鐘、約50標準立方公分每分鐘至150標準立方公分每分鐘，或某一其他合適的流動速率。第一PVD步驟及/或第二PVD步驟期間PVD製程腔室1008內的溫度可例如為約25攝氏度、約20攝氏度至30攝氏度，或某一其他合適的溫度。 PVD靶材可例如為或包括鈦、鎢、鉭，或某一其他合適的材料。
在一些實施例中，主動金屬層1002與頂部電極阻障層1004及頂部電極層1006一起原位形成。此防止氧化物在形成主動金屬層1002與頂部電極層1006之間形成於主動金屬層1002及頂部電極阻障層1004上。原位形成可例如侷限於PVD製程腔室1008及/或多腔室製程工具。
在原位形成侷限於多腔室製程工具的一些實施例中，將圖9的結構裝載至多腔室製程工具中，且接著使主動金屬層1002、頂部電極阻障層1004以及頂部電極層1006沉積於多腔室製程工具內。在此等實施例中，直至頂部電極層1006的沉積完成之後才自多腔室製程移除所述結構。多腔室製程工具可例如具有用於沉積頂部電極阻障層1004及頂部電極層1006的PVD製程腔室1008，且可進一步具有用於沉積主動金屬層1002的另一PVD製程腔室。在原位形成侷限於PVD製程腔室1008的一些實施例中，將圖9的結構裝載至PVD製程腔室1008中，且接著使主動金屬層1002、頂部電極阻障層1004以及頂部電極層1006沉積於PVD製程腔室1008內。在此等實施例中，直至頂部電極層1006的沉積完成之後才自PVD製程腔室1008移除所述結構。在此等實施例中的至少一些中，PVD製程腔室1008可容納多個PVD靶材及/或允許在不破壞PVD製程腔室1008內的大氣的情況下改變PVD靶材。
如藉由圖11的橫截面視圖1100所示出，形成獨立於所形成的1T1R胞502且分別位於所述1T1R胞502處的硬罩幕408。如下文所見，硬罩幕408具有用於1T1R胞502的RRAM胞的圖案。硬罩幕408可例如藉由在頂部電極層1006上方沉積硬罩幕層且隨後使所述硬罩幕層圖案化成硬罩幕408來形成。圖案化可例如藉由微影/蝕刻製程或某一其他合適的圖案化製程來進行。
如藉由圖12的橫截面視圖1200所示出，藉由硬罩幕408在適當位置在頂部電極層1006（參見圖11）、頂部電極阻障層1004（參見圖11）、主動金屬層1002（參見圖11）、切換層904（參見圖11）以及底部電極層902（參見圖11）中進行蝕刻。蝕刻將硬罩幕408的圖案轉印至之下的層以形成獨立於1T1R胞502且分別位於所述1T1R胞502處的RRAM胞102。RRAM胞102包括個別頂部電極106、個別頂部電極阻障層104、個別主動金屬層112、個別切換層110以及個別底部電極108。個別底部電極108包括底部電極襯層108l及底部電極體108b。
藉由在個別頂部電極106與個別主動金屬層112之間配置個別頂部電極阻障層104，可減小寄生電阻。舉例而言，假設RRAM胞102的主動金屬層112為或包括鋁，且RRAM胞102的頂部電極106為或包括金屬氮化物。在此實例中，RRAM胞102的頂部電極阻障層104阻擋頂部電極106的氮及/或在形成頂部電極106期間所使用的氮氣擴散至主動金屬層112且在主動金屬層112與頂部電極106之間形成不合需要的切換層。此不合需要的切換層將引入增大RRAM胞102的總體電阻的寄生電阻。此繼而可能使RRAM胞102的操作參數變動超出規範且可能降低製造產率。因此，由於頂部電極阻障層104終止不合需要的切換層的形成，故寄生電阻減小且製造產率可較高。
如藉由圖13的橫截面視圖1300所示出，側壁間隔件結構412形成於RRAM胞102的側壁上。另外，蝕刻終止層418、IMD襯層420以及額外IMD層414沉積於RRAM胞102及側壁間隔件結構412上方。IMD襯層420上覆於蝕刻終止層418，且額外IMD層414上覆於IMD襯層420。
如藉由圖14的橫截面視圖1400所示出，多個額外電線404及多個額外通孔406形成於RRAM胞102上方，在RRAM胞102之上凹陷至額外IMD層414中。多個額外電線404包括分別上覆於RRAM胞102的頂部電極電線404t，且多個額外通孔406包括自頂部電極電線404t延伸至RRAM胞102的頂部電極通孔406t。
如藉由圖15的橫截面視圖1500所示出，金屬絲114獨立於所形成的切換層110且分別位於所述切換層110中。所述形成可例如包括在RRAM胞102中的每一者兩端施加形成電壓。舉例而言，在頂部電極106經偏壓時，RRAM胞102的底部電極108可為接地的。然而，用於形成金屬絲114的其他製程亦可適用。
儘管參看一方法來描述圖7至圖15，但應瞭解，圖7至圖15中所繪示的結構不限於所述方法而是可與所述方法獨立分開。儘管將圖7至圖15描述為一系列動作，但應瞭解，在其他實施例中，可更改動作的次序。儘管將圖7至圖15示出及描述為具體動作集合，但在其他實施例中，可省略所示出及/或描述的一些動作。另外，未示出及/或未描述的動作可包含於其他實施例中。儘管圖7至圖15藉由圖5A中的RRAM胞102的實施例來示出所述方法，但可藉由圖1、圖3以及圖4A至圖4E中的任一者或組合中的RRAM胞102的實施例來進行所述方法的替代性實施例。
在一些實施例中，為藉由圖4C中的RRAM胞102的實施例來進行所述方法，圖12處的蝕刻在切換層904處終止。此形成個別頂部電極106、個別頂部電極阻障層104以及個別主動金屬層112，各自的實例繪示於圖4C中。接著如圖13處所描述而形成側壁間隔件結構412。另外，使用硬罩幕408及側壁間隔件結構412作為罩幕來在切換層904及底部電極層902中選擇性地進行額外蝕刻。在形成圖13處的側壁間隔件結構412與沉積圖13處的蝕刻終止層418之間進行額外蝕刻。額外蝕刻形成個別切換層110及個別底部電極108，各自的實例繪示於圖4C中。在額外蝕刻之後，方法自沉積圖13處的蝕刻終止層418如上文所描述而繼續進行。
在一些實施例中，為藉由圖4D中的RRAM胞102的實施例來進行所述方法，圖12處的蝕刻在頂部電極阻障層1004處終止。此形成個別頂部電極106，各自的實例繪示於圖4D中。第一側壁間隔件結構412a接著形成於硬罩幕408及頂部電極106的側壁上，所述第一側壁間隔件結構412a的實例繪示於圖4D處。另外，使用硬罩幕408及第一側壁間隔件結構412a作為罩幕來在頂部電極阻障層1004、主動金屬層1002、切換層904以及底部電極層902中選擇性地進行額外蝕刻。在形成第一側壁間隔件結構412a與形成圖13處的側壁間隔件結構412之間進行額外蝕刻。額外蝕刻形成個別頂部電極阻障層104、個別主動金屬層112、個別切換層110以及個別底部電極108，各自的實例繪示於圖4D中。在額外蝕刻之後，方法自形成圖13處的側壁間隔件結構412如上文所描述而繼續進行。在此等實施例中，在圖13處形成的側壁間隔件結構412可更適合稱為第二側壁間隔件結構412b，其實例繪示於圖4D處。
參看圖16，提供圖7至圖15的方法的一些實施例的方塊圖1600。
在動作1602處，內連線結構部分地形成於基底上方，其中所述內連線結構包括底部電極電線。參見例如圖7。
在動作1604處，通孔介電層形成於內連線結構上方。參見例如圖8。
在動作1606處，形成穿過通孔介電層延伸至底部電極電線的底部電極通孔。參見例如圖8及圖9。
在動作1608處，記憶體膜形成於通孔介電層及底部電極通孔上，其中所述記憶體膜包括切換層、切換層上方的主動金屬層、主動金屬層上方的頂部電極阻障層以及頂部電極阻障層上方的頂部電極層，且其中頂部電極阻障層阻擋頂部電極層的材料擴散至主動金屬層。參見例如圖9及圖10。
在動作1610處，使記憶體膜圖案化以形成上覆於底部電極通孔且電耦接至所述底部電極通孔的記憶胞。參見例如圖11及圖12。
在動作1612處，完成圍繞記憶胞的內連線結構。參見例如圖13及圖14。
在動作1614處，在記憶胞兩端施加形成電壓以在切換層中形成金屬絲。參見例如圖15。
儘管在本文中將圖16的方塊圖1600示出及描述為一系列動作或事件，但應瞭解，不應以限制性意義來解譯此類動作或事件的所示出排序。舉例而言，除本文中所示出及/或描述的動作或事件之外，一些動作可與其他動作或事件以不同次序發生及/或同時發生。另外，並非可要求所有所示出的動作以實施本文中描述的一或多個態樣或實施例，且本文中所描繪的動作中的一或多者可在一或多個分開的動作及/或階段中實行。
參看圖17至圖21，提供圖7至圖15的方法的一些替代性實施例的一系列橫截面視圖1700至橫截面視圖2100，其中藉由圖4F中的RRAM胞102的實施例來進行所述方法。如同圖7至圖15的橫截面視圖700至橫截面視圖1500一樣，橫截面視圖1700至橫截面視圖2100可例如沿著圖6中的線B或某一其他合適的位置截取。
如藉由圖17的橫截面視圖1700所示出，內連線結構402部分地形成。內連線結構402包括介電結構、多個電線404以及多個通孔（未繪示）。介電結構包括多個IMD層414，且更包括IMD層414之間的通孔介電層416。在一些實施例中，通孔介電層416為多層膜，所述多層膜包括下部通孔介電層416a及上覆於下部通孔介電層416a的上部通孔介電層416b。在替代性實施例中，通孔介電層416為單一層。另外，電線404與通孔交替地堆疊於介電結構中以界定導電路徑。內連線結構402可例如如關於圖7所示出及描述而部分地形成。注意，為圖式緊湊性起見，僅示出內連線結構402的上部部分。內連線結構402的其餘部分可例如如圖7中所示出。另外注意，儘管未繪示，但內連線結構402上覆於基底及半導體元件且電耦接至所述基底及半導體元件。基底及/或半導體元件可例如如圖7處所示出及/或可例如如關於圖7所描述而形成。
如藉由圖18的橫截面視圖1800所示出，使通孔介電層416及通孔介電層416頂上的IMD層414圖案化以形成獨立於所形成的1T1R胞502且分別位於所述1T1R胞502處的記憶胞開口1802。圖案化可例如藉由微影/蝕刻製程或某一其他合適的圖案化製程來進行。
如藉由圖19的橫截面視圖1900所示出，沉積底部電極層902、切換層904、主動金屬層1002、頂部電極阻障層1004以及頂部電極層1006，從而加襯記憶胞開口1802（參見圖18）。底部電極層902、切換層904、主動金屬層1002、頂部電極阻障層1004以及頂部電極層1006可例如如關於圖9及圖10所描述，且可例如如關於圖9及圖10所描述而形成。舉例而言，頂部電極阻障層1004及頂部電極層1006可藉由PVD製程沉積在一起，關於圖10描述其實例。作為另一實例，主動金屬層1002、頂部電極阻障層1004以及頂部電極層1006可原位沉積於共同製程腔室（例如，圖10的PVD製程腔室1008）內及/或共同多腔室製程工具內。
如藉由圖20的橫截面視圖2000所示出，在底部電極層902（參見圖19）、切換層904（參見圖19）、主動金屬層1002（參見圖19）、頂部電極阻障層1004（參見圖19）以及頂部電極層1006（參見圖19）中進行平坦化，以形成獨立於1T1R胞502且分別位於所述1T1R胞502處的RRAM胞102。RRAM胞102包括個別頂部電極106、個別頂部電極阻障層104、個別主動金屬層112、個別切換層110以及個別底部電極108。平坦化可例如為或包括CMP或某一其他合適的平坦化。
由於平坦化將來自圖18處的圖案化的圖案轉印至RRAM胞102的各種層，故RRAM胞102可藉由單一微影/蝕刻製程形成。此與可用以形成圖7至圖15處的RRAM胞102的（例如，分別位於圖8及圖11處的）多個微影/蝕刻製程形成對比。藉由減小微影/蝕刻製程的數目，降低了成本。
如藉由圖21的橫截面視圖2100所示出，額外IMD層414沉積於RRAM胞102上方。另外，多個額外電線404及多個額外通孔406形成於RRAM胞102上方，在RRAM胞102之上凹陷至額外IMD層414中。多個額外電線404及多個額外通孔406可例如如關於圖13及圖14所描述而形成。
亦藉由圖21的橫截面視圖2100所示出，金屬絲114獨立於所形成的切換層110且分別位於所述切換層110中。所述形成可例如如關於圖15所描述而進行。
儘管參看一方法來描述圖17至圖21，但應瞭解，圖17至圖21中所繪示的結構不限於所述方法而是可與所述方法獨立分開。儘管將圖17至圖21描述為一系列動作，但應瞭解，在其他實施例中，可更改動作的次序。儘管將圖17至圖21示出及描述為具體動作集合，但在其他實施例中，可省略所示出及/或描述的一些動作。另外，未示出及/或未描述的動作可包含於其他實施例中。儘管圖17至圖21藉由圖4F中的RRAM胞102的實施例來示出所述方法，但可藉由圖1、圖3以及圖4G中的RRAM胞102的實施例來進行所述方法的替代性實施例。
在一些實施例中，為藉由圖4G中的RRAM胞102的實施例來進行所述方法，在沉積通孔介電層416與沉積圖17處的通孔介電層416頂上的IMD層414之間進行圖8及圖9處的動作。另外，使所得底部電極層902及所得切換層904在沉積通孔介電層416與沉積圖17處的通孔介電層416頂上的IMD層414之間圖案化。所述圖案化形成個別底部電極108及個別切換層110，其實例見於圖12處，且可例如藉由微影/蝕刻製程或某一其他合適的圖案化製程來進行。在沉積圖17處的通孔介電層416頂上的IMD層414之後，在IMD層414的頂部中進行平坦化。另外，方法自使圖18處的IMD層414圖案化如上文所描述而繼續進行。然而，圖案化暴露個別切換層110，而非暴露底部電極電線404b的圖18處的圖案化。
參看圖22，提供圖17至圖21的方法的一些實施例的方塊圖2200。
在動作2202處，內連線結構部分地形成於基底上方，其中所述內連線結構包括底部電極電線。參見例如圖17。
在動作2204處，形成堆疊於內連線結構上方的通孔介電層及IMD層。參見例如圖17。
在動作2206處，使通孔介電層及IMD層圖案化以形成上覆於底部電極電線且暴露所述底部電極電線的記憶胞開口。參見例如圖18。
在動作2208處，記憶體膜沉積於IMD層上且填充記憶胞開口，其中所述記憶體膜包括切換層、切換層上方的主動金屬層、主動金屬層上方的頂部電極阻障層，以及頂部電極阻障層上方的頂部電極層，且其中頂部電極阻障層阻擋頂部電極層的材料擴散至主動金屬層。參見例如圖19。
在動作2210處，在記憶體膜中進行平坦化直至記憶體膜的頂部表面與IMD層的頂部表面大約齊平為止。參見例如圖20。
在動作2212處，完成圍繞記憶胞的內連線結構。參見例如圖21。
在動作2214處，在記憶胞兩端施加形成電壓以在切換層中形成金屬絲。參見例如圖21。
儘管在本文中將圖22的方塊圖2200示出及描述為一系列動作或事件，但應瞭解，不應以限制性意義來解譯此類動作或事件的所示出排序。舉例而言，除本文中所示出及/或描述的動作或事件之外，一些動作可與其他動作或事件以不同次序發生及/或同時發生。另外，並非可要求所有所示出的動作以實施本文中描述的一或多個態樣或實施例，且本文中所描繪的動作中的一或多者可在一或多個分開的動作及/或階段中實行。
在一些實施例中，本揭露內容提供一種RRAM胞，包含：底部電極；切換層，位於所述底部電極上方；主動金屬層，位於所述切換層上方；頂部電極，位於所述主動金屬層上方，其中所述頂部電極包含金屬元素及非金屬元素，且其中所述頂部電極具有低於所述主動金屬層的對氧的反應性；以及阻障層，位於所述頂部電極與所述主動金屬層之間，其中所述阻障層為導電的且經組態以阻擋所述非金屬元素自所述頂部電極擴散至所述主動金屬層。在一些實施例中，所述阻障層基本上由所述金屬元素組成。在一些實施例中，所述非金屬元素為氮。在一些實施例中，所述頂部電極包含氮化鈦、氮化鉭或氮化鎢，所述主動金屬層包含鋁，且所述阻障層基本上由鈦、鉭或鎢組成。在一些實施例中，所述阻障層的厚度在約50埃與100埃之間。在一些實施例中，所述頂部電極中的所述金屬元素的原子與所述頂部電極中的所述非金屬元素的原子的比為約1：1至約1：1.1。在一些實施例中，所述阻障層具有高於所述主動金屬層的與氧的反應性。在一些實施例中，所述阻障層具有低於所述主動金屬層的與氧的反應性。在一些實施例中，所述主動金屬層包含主要元素（majority element），其中所述RRAM胞更包含：導電絲，位於所述切換層中，且其中所述導電絲基本上由所述主要元素組成。
在一些實施例中，本揭露內容提供一種積體晶片，包含：基底；以及記憶胞，位於所述基底上方且包含：底部電極；固體電解質層，位於所述底部電極上方；金屬層，位於所述固體電解質層上方且經組態以電化學地溶解於所述固體電解質層中；頂部電極，位於所述金屬層上方且包含金屬氮化物；以及阻障層，位於所述頂部電極與所述金屬層之間且直接接觸所述頂部電極及所述金屬層，其中所述阻障層包含鈦、鉭或鎢，且其中所述阻障層在沿著所述阻障層的底部實質上無氮（substantailly devoid of nitrogen）。在一些實施例中，所述阻障層具有U形輪廓。在一些實施例中，所述阻障層的寬度小於所述金屬層的寬度。在一些實施例中，所述積體晶片更包含：電線，位於所述底部電極之下；以及通孔介電層，位於所述電線與所述記憶胞之間，其中所述底部電極具有T形輪廓，所述T形輪廓上覆於所述通孔介電層且穿過所述通孔介電層突出至所述電線。在一些實施例中，所述頂部電極中的金屬元素的原子百分比為約50%，其中所述頂部電極中的氮的原子百分比為約50%。
在一些實施例中，本揭露內容提供一種方法，包含：在導電線上方沉積底部電極層且所述底部電極層電耦接至所述導電線；在所述底部電極層上方沉積介電層；在所述介電層上方沉積金屬層；在所述金屬層上方沉積導電阻障層；在所述導電阻障層上方沉積頂部電極層，其中所述頂部電極層包含金屬元素及非金屬元素，其中所述沉積所述頂部電極層使所述導電阻障層暴露於包含所述非金屬元素的氣體，且其中所述導電阻障層阻擋所述非金屬元素自所述氣體擴散至所述金屬層；以及使所述底部電極層、所述頂部電極層、所述介電層、所述導電阻障層以及所述金屬層圖案化以形成記憶胞。在一些實施例中，所述頂部電極層、所述導電阻障層以及所述金屬層原位沉積於同一多腔室製程工具中。在一些實施例中，所述導電阻障層及所述頂部電極層藉由使用共同金屬靶材及共同製程腔室的PVD來沉積在一起。在一些實施例中，所述氣體在所述沉積所述導電阻障層期間不存在於所述共同製程腔室中，且隨後在所述沉積所述頂部電極層期間添加至所述共同製程腔室。在一些實施例中，所述方法更包含：在所述記憶胞兩端施加形成電壓，其中所述施加導致金屬陽離子自所述金屬層遷移至所述介電層且進一步導致在所述介電層中由所述金屬陽離子形成金屬絲。在一些實施例中，所述方法更包含：沉積覆蓋所述導電線的第二介電層；以及使所述第二介電層圖案化以形成上覆於所述導電線且暴露所述導電線的開口，其中沉積覆蓋所述第二介電層且加襯所述開口的所述底部電極層、所述頂部電極層、所述介電層、所述導電阻障層以及所述金屬層，且其中使所述底部電極層、所述頂部電極層、所述介電層、所述導電阻障層以及所述金屬層圖案化包含所述底部電極層、所述頂部電極層以及所述導電阻障層中的平坦化。
前文概述若干實施例的特徵，使得所屬技術領域中具有通常知識者可更好地理解本揭露內容的態樣。所屬技術領域中具有通常知識者應理解，其可易於使用本揭露內容作為設計或修改用於實行本文中所引入的實施例的相同目的及/或達成相同優點的其他製程及結構的基礎。所屬技術領域中具有通常知識者亦應認識到，此類等效構造並不脫離本揭露內容的精神及範圍，且所屬技術領域中具有通常知識者可在不脫離本揭露內容的精神及範圍的情況下在本文中作出各種改變、替代以及更改。
100、300、400A、400B、400C、400D、400E、400F、400G、500A、500B、700、800、900、1000、1100、1200、1300、1400、1500、1700、1800、1900、2000、2100:橫截面視圖 102:RRAM胞 104、1004:頂部電極阻障層 104a:第一頂部電極阻障層 104b:第二頂部電極阻障層 106:頂部電極 108:底部電極 108b:底部電極體 108l:底部電極襯層 110、904:切換層 112、1002:主動金屬層 114:金屬絲 200:曲線圖 402:內連線結構 404:電線 404b:底部電極電線 404t:頂部電極電線 406:通孔 406t:頂部電極通孔 408:硬罩幕 410:底部電極通孔 412:側壁間隔件結構 412a:第一側壁間隔件結構 412b:第二側壁間隔件結構 414:金屬間介電層 416:通孔介電層 416a:下部通孔介電層 416b:上部通孔介電層 418:蝕刻終止層 420:IMD襯層 502:單電晶體單電阻器胞 504:汲極區 506:汲極側導電路徑 508:基底 510:溝渠隔離結構 512:存取電晶體 514:層間介電層 516:外圍區 518:外圍元件 520:源極/汲極區 522:源極側導電路徑 524:源極區 526:閘極介電層 528:閘極電極 600:頂部佈局 602:RRAM陣列 802:通孔開口 902:底部電極層 1006:頂部電極層 1008:PVD製程腔室 1600、2200:方塊圖 1602、1604、1606、1608、1610、1612、1614、2202、2204、2206、2208、2210、2212、2214:動作 1802:記憶胞開口 A、B、C:線 BL:位元線 SL:源極線 Tam :主動金屬厚度 Tb :阻障厚度 Te :電極厚度 WL:字元線
結合隨附圖式閱讀以下實施方式時會最佳地理解本揭露內容的態樣。應注意，根據業界中的標準慣例，各種特徵未按比例繪製。事實上，為論述清楚起見，可任意增大或減小各種特徵的尺寸。 圖1示出包括頂部電極阻障層的電阻式隨機存取記憶（RRAM）胞的一些實施例的橫截面視圖。 圖2示出描述隨圖1的RRAM胞的一些實施例中的各種材料的位置而變化的原子百分比的曲線圖。 圖3示出圖1的RRAM胞的一些替代性實施例的橫截面視圖，其中頂部電極阻障層為多層膜。 圖4A至圖4G示出圖1的RRAM胞的各種實施例的橫截面視圖，其中RRAM胞位於積體電路晶片的內連線結構中。 圖5A及圖5B示出積體電路晶片的一些實施例的橫截面視圖，其中RRAM胞與個別單電晶體單電阻器（one-transistor one-resistor；1T1R）胞整合且包括個別頂部電極阻障層。 圖6示出圖5A及圖5B的積體電路晶片的一些實施例的頂部佈局。 圖7至圖15示出用於形成RRAM胞的方法的一些實施例的一系列橫截面視圖，其中RRAM胞與1T1R胞整合且包括頂部電極阻障層。 圖16示出圖7至圖15的方法的一些實施例的方塊圖。 圖17至圖21示出圖7至圖15的方法的一些替代性實施例的一系列橫截面視圖，其中頂部電極阻障層具有U形輪廓。 圖22示出圖17至圖21的方法的一些實施例的方塊圖。
100:橫截面視圖
102:RRAM胞
104:頂部電極阻障層
106:頂部電極
108:底部電極
110:切換層
112:主動金屬層
114:金屬絲
A:線
Tam:主動金屬厚度
Tb:阻障厚度
Te:電極厚度

Claims (20)

  1. 一種電阻式隨機存取記憶胞，包括： 底部電極； 切換層，位於所述底部電極上方； 主動金屬層，位於所述切換層上方； 頂部電極，位於所述主動金屬層上方，其中所述頂部電極包括金屬元素及非金屬元素，且其中所述頂部電極具有低於所述主動金屬層的對氧的反應性；以及 阻障層，位於所述頂部電極與所述主動金屬層之間，其中所述阻障層為導電的且經組態以阻擋所述非金屬元素自所述頂部電極擴散至所述主動金屬層。
  2. 如請求項1所述的電阻式隨機存取記憶胞，其中所述阻障層基本上由所述金屬元素組成。
  3. 如請求項1所述的電阻式隨機存取記憶胞，其中所述非金屬元素為氮。
  4. 如請求項1所述的電阻式隨機存取記憶胞，其中所述頂部電極包括氮化鈦、氮化鉭或氮化鎢，所述主動金屬層包括鋁，且所述阻障層基本上由鈦、鉭或鎢組成。
  5. 如請求項1所述的電阻式隨機存取記憶胞，其中所述阻障層的厚度在約50埃與100埃之間。
  6. 如請求項1所述的電阻式隨機存取記憶胞，其中所述頂部電極中的所述金屬元素的原子與所述頂部電極中的所述非金屬元素的原子的比為約1：1至約1：1.1。
  7. 如請求項1所述的電阻式隨機存取記憶胞，其中所述阻障層具有高於所述主動金屬層的與氧的反應性。
  8. 如請求項1所述的電阻式隨機存取記憶胞，其中所述阻障層具有低於所述主動金屬層的與氧的反應性。
  9. 如請求項1所述的電阻式隨機存取記憶胞，其中所述主動金屬層包括主要元素，且其中所述電阻式隨機存取記憶胞更包括： 導電絲，位於所述切換層中，其中所述導電絲基本上由所述主要元素組成。
  10. 一種積體晶片，包括： 基底；以及 記憶胞，位於所述基底上方且包括： 底部電極； 固體電解質層，位於所述底部電極上方； 金屬層，位於所述固體電解質層上方且經組態以電化學地溶解於所述固體電解質層中； 頂部電極，位於所述金屬層上方且包括金屬氮化物；以及 阻障層，位於所述頂部電極與所述金屬層之間且直接接觸所述頂部電極及所述金屬層，其中所述阻障層包括鈦、鉭或鎢，且其中所述阻障層在沿著所述阻障層的底部實質上無氮。
  11. 如請求項10所述的積體晶片，其中所述阻障層具有U形輪廓。
  12. 如請求項10所述的積體晶片，其中所述阻障層的寬度小於所述金屬層的寬度。
  13. 如請求項10所述的積體晶片，更包括： 電線，位於所述底部電極之下；以及 通孔介電層，位於所述電線與所述記憶胞之間，其中所述底部電極具有T形輪廓，所述T形輪廓上覆於所述通孔介電層且穿過所述通孔介電層突出至所述電線。
  14. 如請求項10所述的積體晶片，其中所述頂部電極中的金屬元素的原子百分比為約50%，且其中所述頂部電極中的氮的原子百分比為約50%。
  15. 一種電阻式隨機存取記憶胞的形成方法，包括： 在導電線上方沉積底部電極層且所述底部電極層電耦接至所述導電線； 在所述底部電極層上方沉積介電層； 在所述介電層上方沉積金屬層； 在所述金屬層上方沉積導電阻障層； 在所述導電阻障層上方沉積頂部電極層，其中所述頂部電極層包括金屬元素及非金屬元素，其中所述沉積所述頂部電極層使所述導電阻障層暴露於包括所述非金屬元素的氣體，且其中所述導電阻障層阻擋所述非金屬元素自所述氣體擴散至所述金屬層；以及 使所述底部電極層、所述頂部電極層、所述介電層、所述導電阻障層以及所述金屬層圖案化以形成記憶胞。
  16. 如請求項15所述的電阻式隨機存取記憶胞的形成方法，其中所述頂部電極層、所述導電阻障層以及所述金屬層原位沉積於同一多腔室製程工具中。
  17. 如請求項15所述的電阻式隨機存取記憶胞的形成方法，其中所述導電阻障層及所述頂部電極層藉由使用共同金屬靶材及共同製程腔室的物理氣相沉積法來沉積在一起。
  18. 如請求項17所述的電阻式隨機存取記憶胞的形成方法，其中所述氣體在所述沉積所述導電阻障層期間不存在於所述共同製程腔室中，且隨後在所述沉積所述頂部電極層期間添加至所述共同製程腔室。
  19. 如請求項15所述的電阻式隨機存取記憶胞的形成方法，更包括： 在所述記憶胞兩端施加形成電壓，其中所述施加導致金屬陽離子自所述金屬層遷移至所述介電層且進一步導致在所述介電層中由所述金屬陽離子形成金屬絲。
  20. 如請求項15所述的電阻式隨機存取記憶胞的形成方法，更包括： 沉積覆蓋所述導電線的第二介電層；以及 使所述第二介電層圖案化以形成上覆於所述導電線且暴露所述導電線的開口，其中沉積覆蓋所述第二介電層且加襯所述開口的所述底部電極層、所述頂部電極層、所述介電層、所述導電阻障層以及所述金屬層，且其中使所述底部電極層、所述頂部電極層、所述介電層、所述導電阻障層以及所述金屬層圖案化包括所述底部電極層、所述頂部電極層以及所述導電阻障層中的平坦化。
TW109113691A 2019-06-27 2020-04-23 積體晶片、電阻式隨機存取記憶胞及其形成方法 TWI758715B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201962867408P 2019-06-27 2019-06-27
US62/867,408 2019-06-27
US16/724,673 US11152568B2 (en) 2019-06-27 2019-12-23 Top-electrode barrier layer for RRAM
US16/724,673 2019-12-23

Publications (2)

Publication Number Publication Date
TW202118039A true TW202118039A (zh) 2021-05-01
TWI758715B TWI758715B (zh) 2022-03-21

Family

ID=73747776

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109113691A TWI758715B (zh) 2019-06-27 2020-04-23 積體晶片、電阻式隨機存取記憶胞及其形成方法

Country Status (5)

Country Link
US (4) US11152568B2 (zh)
KR (1) KR102330562B1 (zh)
CN (1) CN112151673B (zh)
DE (1) DE102020101212A1 (zh)
TW (1) TWI758715B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11152568B2 (en) * 2019-06-27 2021-10-19 Taiwan Semiconductor Manufacturing Company, Ltd. Top-electrode barrier layer for RRAM
US11276732B2 (en) * 2019-09-20 2022-03-15 International Business Machines Corporation Semiconductor memory devices formed using selective barrier metal removal
KR102748882B1 (ko) * 2019-10-21 2025-01-03 삼성전자주식회사 반도체 소자
US12359316B2 (en) * 2020-07-10 2025-07-15 Uchicago Argonne, Llc Hydrogen permeation barrier coatings and methods of making the same
US12364173B2 (en) 2021-01-08 2025-07-15 Taiwan Semiconductor Manufacturing Company Limited Resistive memory cell using an interfacial transition metal compound layer and method of forming the same
CN114975772B (zh) * 2021-02-25 2025-10-17 联华电子股份有限公司 可变电阻式存储器装置及其形成方法
CN115117230B (zh) * 2021-03-18 2025-11-04 联华电子股份有限公司 磁阻式随机存取存储器结构及其制作方法
US12453298B2 (en) * 2021-06-18 2025-10-21 Taiwan Semiconductor Manufacturing Company, Ltd. Resistive random access memory device
US12484232B2 (en) * 2022-02-25 2025-11-25 Taiwan Semiconductor Manufacturing Company, Ltd. Ferroelectric memory device and method of fabricating the same
CN115295576A (zh) * 2022-06-15 2022-11-04 昕原半导体(杭州)有限公司 1TnR阻变随机存储器的结构及其制备方法
TWI880107B (zh) * 2022-08-09 2025-04-11 聯華電子股份有限公司 電阻式隨機存取記憶體結構及其製作方法
GB2627225A (en) * 2023-02-15 2024-08-21 Adrian Hilary Olphin Richard Roof vent blind

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100562499B1 (ko) * 2003-02-21 2006-03-21 삼성전자주식회사 강유전체 기억 소자 및 그 제조 방법
US7064409B2 (en) * 2003-11-04 2006-06-20 International Business Machines Corporation Structure and programming of laser fuse
US7129133B1 (en) * 2004-09-13 2006-10-31 Spansion Llc Method and structure of memory element plug with conductive Ta removed from sidewall at region of memory element film
US20070123042A1 (en) * 2005-11-28 2007-05-31 International Business Machines Corporation Methods to form heterogeneous silicides/germanides in cmos technology
JP3940758B2 (ja) * 2006-12-14 2007-07-04 株式会社東芝 不揮発性半導体記憶装置
US8884341B2 (en) * 2011-08-16 2014-11-11 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuits
US9685608B2 (en) * 2012-04-13 2017-06-20 Crossbar, Inc. Reduced diffusion in metal electrode for two-terminal memory
JP5783961B2 (ja) * 2012-07-09 2015-09-24 株式会社東芝 不揮発性記憶装置
US20140175360A1 (en) * 2012-12-20 2014-06-26 Intermolecular Inc. Bilayered Oxide Structures for ReRAM Cells
US9172036B2 (en) * 2013-11-22 2015-10-27 Taiwan Semiconductor Manufacturing Co., Ltd. Top electrode blocking layer for RRAM device
US9577191B2 (en) * 2014-04-02 2017-02-21 Taiwan Semiconductor Manufacturing Co., Ltd. RRAM cell bottom electrode formation
US9257642B1 (en) * 2014-07-16 2016-02-09 Taiwan Semiconductor Manufacturing Co., Ltd. Protective sidewall techniques for RRAM
US9595670B1 (en) * 2014-07-21 2017-03-14 Crossbar, Inc. Resistive random access memory (RRAM) cell and method for forming the RRAM cell
US9543511B2 (en) * 2015-03-12 2017-01-10 Taiwan Semiconductor Manufacturing Co., Ltd. RRAM device
US9431603B1 (en) * 2015-05-15 2016-08-30 Taiwan Semiconductor Manufacturing Co., Ltd. RRAM device
US9876169B2 (en) * 2015-06-12 2018-01-23 Taiwan Semiconductor Manufacturing Co., Ltd. RRAM devices and methods
JP6433860B2 (ja) * 2015-08-06 2018-12-05 東芝メモリ株式会社 記憶装置
US10164182B1 (en) 2017-06-26 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Switching layer scheme to enhance RRAM performance
US10658581B2 (en) * 2017-11-17 2020-05-19 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device structure with multiple resistance variable layers
US10804464B2 (en) 2017-11-24 2020-10-13 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming memory device with diffusion barrier and capping layer
US10361367B1 (en) * 2018-07-17 2019-07-23 International Business Machines Corporation Resistive memory crossbar array with top electrode inner spacers
US11152568B2 (en) * 2019-06-27 2021-10-19 Taiwan Semiconductor Manufacturing Company, Ltd. Top-electrode barrier layer for RRAM

Also Published As

Publication number Publication date
US11716915B2 (en) 2023-08-01
US11152568B2 (en) 2021-10-19
US20240373763A1 (en) 2024-11-07
US20220069215A1 (en) 2022-03-03
KR102330562B1 (ko) 2021-11-26
CN112151673A (zh) 2020-12-29
US20200411758A1 (en) 2020-12-31
TWI758715B (zh) 2022-03-21
US20230320241A1 (en) 2023-10-05
DE102020101212A1 (de) 2020-12-31
US12114582B2 (en) 2024-10-08
CN112151673B (zh) 2024-10-18
KR20210002327A (ko) 2021-01-07

Similar Documents

Publication Publication Date Title
TWI758715B (zh) 積體晶片、電阻式隨機存取記憶胞及其形成方法
US20230217842A1 (en) Rram with a barrier layer
TWI695498B (zh) 積體晶片及其形成方法
KR102700877B1 (ko) 사이클링을 향상시키기 위한 높은 전자 친화도 유전체 층
US20060110878A1 (en) Side wall active pin memory and manufacturing method
TW202008514A (zh) 相變記憶體結構、記憶體器件與其形成方法
CN113782564A (zh) Rram的顶部电极上的金属接合
CN113540255B (zh) 晶体管和形成氧化物半导体晶体管的方法
TW202010158A (zh) 記憶體裝置及其形成方法
US12250891B2 (en) Method of forming an integrated circuit structure including a resistive random access memory (RRAM) cell
US12161057B2 (en) Method for forming semiconductor structure
TW202135063A (zh) 記憶體裝置、積體晶片及其形成方法
TW202137489A (zh) 積體晶片及用於形成其的方法
TWI836425B (zh) 積體晶片結構及其形成方法
CN120568747A (zh) 半导体存储器装置
CN121442706A (zh) 集成电路器件以及制造方法
CN116848968A (zh) 电阻随机存取存储器（rram）单元和构造方法
KR20070011887A (ko) 상변화 메모리 장치 및 그 제조 방법