TW202102084A - 電路板及其製造方法 - Google Patents
電路板及其製造方法 Download PDFInfo
- Publication number
- TW202102084A TW202102084A TW108122035A TW108122035A TW202102084A TW 202102084 A TW202102084 A TW 202102084A TW 108122035 A TW108122035 A TW 108122035A TW 108122035 A TW108122035 A TW 108122035A TW 202102084 A TW202102084 A TW 202102084A
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- circuit
- circuit board
- circuit layer
- opening
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 238000000034 method Methods 0.000 claims abstract description 8
- 239000010410 layer Substances 0.000 claims description 226
- 239000012790 adhesive layer Substances 0.000 claims description 31
- 229910000679 solder Inorganic materials 0.000 claims description 20
- 239000002184 metal Substances 0.000 claims description 18
- 229910052751 metal Inorganic materials 0.000 claims description 18
- 239000003292 glue Substances 0.000 claims description 12
- 238000005530 etching Methods 0.000 claims description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 11
- 229910052802 copper Inorganic materials 0.000 description 10
- 239000010949 copper Substances 0.000 description 10
- 239000002335 surface treatment layer Substances 0.000 description 8
- 239000000463 material Substances 0.000 description 6
- 239000000853 adhesive Substances 0.000 description 4
- 230000001070 adhesive effect Effects 0.000 description 4
- 238000000197 pyrolysis Methods 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 3
- 238000007731 hot pressing Methods 0.000 description 3
- 239000011325 microbead Substances 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- KXGFMDJXCMQABM-UHFFFAOYSA-N 2-methoxy-6-methylphenol Chemical compound [CH]OC1=CC=CC([CH])=C1O KXGFMDJXCMQABM-UHFFFAOYSA-N 0.000 description 2
- 229920000877 Melamine resin Polymers 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- OFBQJSOFQDEBGM-UHFFFAOYSA-N Pentane Chemical compound CCCCC OFBQJSOFQDEBGM-UHFFFAOYSA-N 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- 239000004743 Polypropylene Substances 0.000 description 2
- ATUOYWHBWRKTHZ-UHFFFAOYSA-N Propane Chemical compound CCC ATUOYWHBWRKTHZ-UHFFFAOYSA-N 0.000 description 2
- 229920001807 Urea-formaldehyde Polymers 0.000 description 2
- GZCGUPFRVQAUEE-SLPGGIOYSA-N aldehydo-D-glucose Chemical compound OC[C@@H](O)[C@@H](O)[C@H](O)[C@@H](O)C=O GZCGUPFRVQAUEE-SLPGGIOYSA-N 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- NNPPMTNAJDCUHE-UHFFFAOYSA-N isobutane Chemical compound CC(C)C NNPPMTNAJDCUHE-UHFFFAOYSA-N 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 229920001568 phenolic resin Polymers 0.000 description 2
- 239000005011 phenolic resin Substances 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- -1 polypropylene Polymers 0.000 description 2
- 229920001155 polypropylene Polymers 0.000 description 2
- 229920002635 polyurethane Polymers 0.000 description 2
- 239000004814 polyurethane Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 239000011889 copper foil Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 239000001282 iso-butane Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 239000001294 propane Substances 0.000 description 1
- 238000005979 thermal decomposition reaction Methods 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
- H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/03—Metal processing
- H05K2203/0376—Etching temporary metallic carrier substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
- H05K2203/0703—Plating
- H05K2203/072—Electroless plating, e.g. finish plating or initial plating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
- H05K2203/0703—Plating
- H05K2203/073—Displacement plating, substitution plating or immersion plating, e.g. for finish plating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
- H05K2203/1105—Heating or thermal processing not related to soldering, firing, curing or laminating, e.g. for shaping the substrate or during finish plating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/15—Position of the PCB during processing
- H05K2203/1536—Temporarily stacked PCBs
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/30—Details of processes not otherwise provided for in H05K2203/01 - H05K2203/17
- H05K2203/308—Sacrificial means, e.g. for temporarily filling a space for making a via or a cavity or for making rigid-flexible PCBs
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
- H05K3/243—Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
一種電路板，包括第一線路層及佈線層，所述佈線層包括交替佈設的至少一介質層及至少一第二線路層，最外側的所述介質層包括第一表面及與所述第一表面相對的第二表面，所述第二線路層位於所述第二表面，所述第一線路層部分從所述第一表面嵌入所述最外側的介質層且餘下部分從所述第一表面凸伸出。本發明還有必要提供一種電路板的製造方法。
Description
本發明涉及一種電路板及其製造方法, 尤其涉及一種用於封裝的電路板及其製作方法。
習知的電路板中，為了縮減電路板的體積，通常會將一些線路層內埋於介質層中。然，具有內埋線路的電路板在後續封裝或者內埋線路需與其他電子組件進行焊接時，由於內埋線路完全嵌入介質層中，對焊接精准度的要求往往更高，且容易出現接觸不良的現象。
故，有必要提供一種便於與其他電子組件電連接且可靠性高的電路板及其製造方法。
一種電路板的製造方法，其包括以下步驟：提供一承載板，並在所述承載板的表面形成第一線路層；在所述承載板的表面從所述第一線路層露出的區域設置膠層，且所述膠層的厚度小於所述第一線路層的厚度；在所述第一線路層及所述膠層的表面設置佈線層，所述佈線層包括交替設置的至少一介質層及至少一第二線路層，最外側的所述介質層覆蓋所述第一線路層並填充所述第一線路層高於所述膠層的空隙，使得所述第一線路層部分嵌入所述最外側的介質層；及移除所述承載板並去除所述膠層，使得部分所述第一線路層從所述最外側的介質層表面凸伸出。
進一步地，在步驟“移除所述承載板並去除所述膠層，使得部分所述第一線路層從所述最外側的介質層表面凸伸出”之後還包括如下步驟：在所述電路板的表面設置防焊層並形成第一開口及第二開口，所述第一開口與第二開口位於電路板相背表面。
進一步地，所述第一線路層還包括一第一連接墊，所述第一開口將所述第一連接墊的從所述介質層的表面凸伸出的部分完全曝露出來。
進一步地，所述第二線路層還包括一第二連接墊，所述第二開口將部分所述第二連接墊的表面曝露出來。
進一步地，所述承載板包括基底結構及形成於所述基底結構的相對二側的金屬層，所述第一線路層設置於所述金屬層背離所述基底結構的表面。
進一步地，步驟“移除所述承載板並去除所述膠層，從而獲得電路板”具體包括如下步驟：分離所述基底結構與所述金屬層，獲得所述基底結構及結合有所述金屬層及所述膠層的所述電路板；快速蝕刻去除所述金屬層；及去除所述膠層，從而獲得所述電路板。
一種電路板，包括第一線路層及佈線層，所述佈線層包括交替佈設的至少一介質層及至少一第二線路層，最外側的所述介質層包括第一表面及與所述第一表面相對的第二表面，所述第二線路層位於所述第二表面，所述第一線路層部分從所述第一表面嵌入所述最外側的介質層且餘下部分從所述第一表面凸伸出。
進一步地，所述電路板還包括防焊層，所述防焊層設置於所述第一線路層背離所述佈線層的一側及所述佈線層背離所述第一線路層的一側，並分別包括第一開口及第二開口。
進一步地，所述第一線路層包括第一連接墊，所述第一連接墊從所述第一表面凸伸出的部分完全曝露於所述第一開口。
進一步地，最外側的所述第二線路層包括第二連接墊，所述第二連接墊部分表面曝露於所述第二開口。
本發明的電路板，其用於電連接的所述第一線路層部分從所述第一表面嵌入所述介質層且餘下部分從所述第一表面凸伸出，使得所述第一線路層在後續製作工藝中不易發生位置偏移的現象的同時，還能便於所述第一線路層後續與其他電子組件的電連接，且避免因所述第一線路層完全內埋於介質層中導致的接觸不良的問題。
下面將結合本發明實施例中的圖式，對本發明實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例僅僅係本發明一部分實施例，而不係全部的實施例。基於本發明中的實施例，本領域普通技術人員在沒有做出創造性勞動前提下所獲得的所有其他實施例，均屬於本發明保護的範圍。
除非另有定義，本文所使用的所有的技術及科學術語與屬於本發明的技術領域的技術人員通常理解的含義相同。本文中在本發明的說明書中所使用的術語只係為了描述具體的實施例的目的，不係旨在於限制本發明。
下面結合圖式，對本發明的一些實施方式作詳細說明。在不衝突的情況下，下述的實施例及實施例中的特徵可相互組合。
請結合參閱圖1~圖11，本發明一較佳實施方式的電路板的製造方法，其包括以下步驟：
步驟S1，請參閱圖1，提供一承載板10，並在所述承載板10上形成第一線路層20。
本實施方式中，所述承載板10的相對二側分別形成一第一線路層20。在其他實施方式中，所述第一線路層20可僅形成於所述承載板10的一側。
步驟S2，請參閱圖2，在所述承載板10從所述第一線路層20露出的區域上設置膠層30。其中，所述膠層30的厚度小於所述第一線路層20的厚度。
本實施方式中，所述膠層30的材料可為一熱解膠。所述熱解膠可由母材料及可熱膨脹微珠所組成，其中，可熱膨脹微珠使用藉由加熱可氣化及膨脹的物質，例如內部包有異丁烷、丙烷或戊烷等的微珠。熱解膠遇熱發泡膨脹擠壓進而破壞內部結構，使其失去黏結性，這樣，高溫熱解膠分解時不會講膠殘留在銅箔表面，造成異物。本實施方式中，所述熱解膠的材料結構變化溫度為220~300℃。
在其他實施方式中，所述膠層30還可為其他材質。
步驟S3，請參閱圖3~圖6，在所述第一線路層20及所述膠層30背離所述承載板10的表面形成一佈線層40’。所述佈線層40’包括交替佈設的至少一介質層41及至少一第二線路層45。
本實施例中，所述佈線層包括二層交替佈設的介質層41及第二線路層45。在所述第一線路層20及所述膠層30背離所述承載板10的表面形成第一層交替佈設的一介質層41及一第二線路層45，所述介質層41覆蓋所述第一線路層20並填滿所述第一線路層20的空隙，使得所述第一線路層20及所述膠層30夾設於所述介質層41與所述承載板10之間。本實施方式中，提供一第一層壓板40，藉由熱壓的方式將所述第一層壓板40至所述第一線路層20。
本實施方式中，熱壓溫度小於熱解膠的材料結構變化溫度，優選為200~220℃。
本實施方式中，所述第一層壓板40可包括介質層41及設置於所述介質層41一側的第一銅層43。所述介質層41背離所述第一銅層43的一側與所述承載板10結合覆蓋所述第一線路層20及所述膠層30，且在熱壓合時受熱流動性增加並填充所述第一線路層20的高於膠層30的空隙，從而使得所述第一線路層20部分嵌入所述介質層41中。所述介質層41可選自但不僅限於聚丙烯、環氧樹脂、聚氨酯、酚醛樹脂、脲醛樹脂、三聚氰胺-甲醛樹脂、不飽及樹脂、聚醯亞胺等中的至少一種。
本實施方式中，所述第一層壓板40的數量為二個，分別壓合至所述承載板10設有所述第一線路層20的二側。
在所述介質層41背離所述承載板10的一側進行線路製作形成第二線路層45，且所述第二線路層45與所述第一線路層20電連接。
本實施方式中，藉由在所述第一銅層43表面覆蓋一感光膜，對所述感光膜曝光顯影以將部分所述第一銅層43裸露出來，在裸露出的所述第一銅層43表面電鍍金屬以形成線路圖案，去除曝光顯影後剩餘的所述感光膜以裸露出部分所述第一銅層43，蝕刻去除裸露的所述第一銅層43，形成所述第二線路層45。優選地，所述電鍍金屬材質為銅。
本實施例中，第二層交替佈設的介質層41與第二線路層45可採用與第一層相同的方式製作。
步驟S4，請參閱圖7，移除所述承載板10以露出所述第一線路層20及所述膠層30，去除所述膠層30，使得所述第一線路層20嵌入所述膠層30的部分裸露出來，從而獲得一電路板100。所述電路板100的所述第一線路層20部分嵌埋於介質層41，餘下部分凸伸出介質層41表面。
本實施例中，藉由對該熱解膠層30進行乾式加熱，就可移除該熱解膠層30，優選地，加熱溫度為260~300℃。
本實施方式中，所述電路板的製造方法還可繼續包括步驟S6及步驟S7，具體如下：
步驟S5，請參閱圖8，上述電路板100還包括一設置於其表面的防焊層60，且部分所述第一線路層20從所述防焊層60露出以用於連接其他電子組件。本實施方式中，具體的，在所述第一線路層20背離所述佈線層40’的一側及所述佈線層40’背離所述第一線路層20的一側形成防焊層60，且部分所述第一線路層20及部分所述最外側的第二線路層45從所述防焊層60露出以用於連接其他電子組件。
本實施方式中，所述防焊層60包括第一開口601及第二開口602，所述第二開口602與所述第一開口601相背於所述電路板100設置。
本實施方式中，所述第一線路層20還包括第一連接墊201，所述第一開口601將所述第一連接墊201的從所述介質層的表面凸伸出的部分完全曝露出來，以用於連接電子組件。所述電路板100的最外側第二線路層45還包括一第二連接墊451，所述第二開口602將所述第二連接墊451的部分表面曝露出來，以用於連接其他電子組件。
本實施方式中，所述第二連接墊451橫截面積大於所述第一連接墊201的橫截面積。
步驟S6，請參閱圖9，在從所述防焊層60露出的部分第一線路層20的表面設置表面處理層70。
本實施方式中，藉由化鎳金的方式在從所述防焊層60露出的部分第一線路層20及最外側的第二線路層45表面形成表面處理層70。
本實施方式中，所述表面處理層70覆蓋所述第一連接墊201凸伸出所述介質層41的表面，及所述第二連接墊451從所述防焊層60裸露的表面。
本實施方式中，請參閱圖1，步驟S1中所述承載板10可包括基底結構11及形成於所述基底結構11相對二側的金屬層13，所述第一線路層20設置於所述金屬層13背離所述基底結構11的表面。
本實施方式中，步驟4中“移除所述承載板10並去除所述膠層30，從而獲得一電路板100”具體包括：
請參閱圖10，分離所述基底結構11與所述金屬層露出所述金屬層13，獲得所述基底結構11及結合有所述金屬層13及所述膠層30的所述電路板100；請參閱圖11，快速蝕刻去除所述金屬層13以裸露出所述第一線路層20；及
請參閱圖7，去除所述膠層30使得所述第一線路層20嵌入所述膠層30的部分裸露出來，從而獲得所述電路板100。所述電路板100的所述第一線路層20部分嵌埋於介質層41，餘下部分凸伸出介質層41表面。
本實施方式中，所述第一線路層20的形成方法可包括如下步驟：
第一步，在所述承載板10的相對二側分別壓合一感光膜（圖未示）。
第二步，對所述感光膜進行曝光顯影形成感光膜圖案（圖未示）。
第三步，對應所述感光膜圖案的空隙進行鍍銅形成所述第一線路層20。
第四步，去除曝光顯影後的感光膜。
請參閱圖12，本發明還提供一實施方式的電路板100，其包括第一線路層20及佈線層40’。所述佈線層40’包括交替佈設的至少一介質層41及至少一第二線路層45，所述佈線層40’的最外側的介質層41包括第一表面411及與所述第一表面411相對的第二表面413。所述第一線路層20部分從所述第一表面411嵌入所述最外側的介質層41且餘下部分從所述第一表面411凸伸出。所述第二線路層45設置於所述第二表面413。所述第一線路層20與所述第二線路層45電連接。
所述介質層41可選自但不僅限於聚丙烯、環氧樹脂、聚氨酯、酚醛樹脂、脲醛樹脂、三聚氰胺-甲醛樹脂、不飽及樹脂、聚醯亞胺等中的至少一種。
所述電路板100還可包括防焊層60。本實施方式中，所述防焊層60設置於所述第一線路層20背離所述佈線層40’的一側及所述佈線層40’背離所述第一線路層20的一側。其中，部分所述第一線路層20及部分最外側的所述第二線路層45從所述防焊層60露出。
具體地，所述防焊層60還包括第一開口601及第二開口602，所述第一線路層20還包括第一連接墊201，所述最外側的第二線路層45還包括第二連接墊451。所述第一連接墊201從所述第一表面411凸伸出的部分完全曝露於所述第一開口601，所述第二連接墊451部分表面曝露於所述第二開口602。
本實施方式中，所述第二連接墊451橫截面積大於所述第一連接墊201的橫截面積。
本實施方式中，所述電路板100還可包括表面處理層70。所述表面處理層70設置於從所述防焊層60露出的部分所述第一線路層20及部分所述最外側的第二線路層45。具體地，所述表面處理層70覆蓋所述第一連接墊201凸伸出所述最外側的介質層41的表面，及所述第二連接墊451從所述防焊層60裸露的部分表面。本發明的電路板的製造方法，其製得的電路板中所述第一線路層20部分從所述第一表面411嵌入所述介質層41且餘下部分從所述第一表面411凸伸出，使得所述第一線路層20在後續製作工藝中不易發生位置偏移的現象的同時，還能便於所述第一線路層20後續與電子組件的電連接，避免因所述第一線路層20完全內埋於介質層41中導致的接觸不良的問題；進一步地，利用熱解膠熱分解特性，減少去除膠層30時膠材殘留；還提供第二連接墊451，用以連接其他組件或電路板。
以上所述，僅係本發明的較佳實施方式而已，並非對本發明任何形式上的限制，雖然本發明已係較佳實施方式揭露如上，並非用以限定本發明，任何熟悉本專業的技術人員，在不脫離本發明技術方案範圍內，當可利用上述揭示的技術內容做出些許更動或修飾為等同變化的等效實施方式，但凡係未脫離本發明技術方案內容，依據本發明的技術實質對以上實施方式所做的任何簡單修改、等同變化與修飾，均仍屬於本發明技術方案的範圍內。
100:電路板
10:承載板
20:第一線路層
201:第一連接墊
30:膠層
40’:佈線層
40:第一層壓板
41:介質層
43:第一銅層
45:第二線路層
451:第二連接墊
60:防焊層
601:第一開口
602:第二開口
70:表面處理層
11:基底結構
13:金屬層
411:第一表面
413:第二表面
圖1-圖11係本發明提供的一實施方式的電路板的製造方法示意圖。
圖12係本發明提供的一實施方式的電路板的截面示意圖。
無
100:電路板
20:第一線路層
201:第一連接墊
40’:佈線層
41:介質層
45:第二線路層
451:第二連接墊
60:防焊層
601:第一開口
602:第二開口
70:表面處理層
411:第一表面
413:第二表面
Claims (10)
- 一種電路板的製造方法，其包括以下步驟： 提供一承載板，並在所述承載板的表面形成第一線路層； 在所述承載板的表面從所述第一線路層露出的區域設置膠層，且所述膠層的厚度小於所述第一線路層的厚度； 在所述第一線路層及所述膠層的表面設置佈線層，所述佈線層包括交替設置的至少一介質層及至少一第二線路層，最外側的所述介質層覆蓋所述第一線路層並填充所述第一線路層高於所述膠層的空隙，使得所述第一線路層部分嵌入所述最外側的介質層；及 移除所述承載板並去除所述膠層，使得部分所述第一線路層從所述最外側的介質層的表面凸伸出。
- 如申請專利範圍第1項所述的電路板的製造方法，其中，在步驟“移除所述承載板並去除所述膠層，使得部分所述第一線路層從所述最外側的介質層表面凸伸出”之後還包括如下步驟： 在所述電路板的表面設置防焊層並形成第一開口及第二開口，所述第一開口與第二開口位於電路板相背表面。
- 如申請專利範圍第2項所述的電路板的製造方法，其中，所述第一線路層還包括一第一連接墊，所述第一開口將所述第一連接墊的從所述介質層的表面凸伸出的部分完全曝露出來。
- 如申請專利範圍第2項所述的電路板的製造方法，其中，所述第二線路層還包括一第二連接墊，所述第二開口將部分所述第二連接墊的表面曝露出來。
- 如申請專利範圍第1項所述的電路板的製造方法，其中，所述承載板包括基底結構及形成於所述基底結構的相對二側的金屬層，所述第一線路層設置於所述金屬層背離所述基底結構的表面。
- 如申請專利範圍第5項所述的電路板的製造方法，其中，步驟“移除所述承載板並去除所述膠層，從而獲得電路板”具體包括如下步驟： 分離所述基底結構與所述金屬層，獲得所述基底結構及結合有所述金屬層及所述膠層的所述電路板； 快速蝕刻去除所述金屬層；及 去除所述膠層，從而獲得所述電路板。
- 一種電路板，包括第一線路層及佈線層，所述佈線層包括交替佈設的至少一介質層及至少一第二線路層，最外側的所述介質層包括第一表面及與所述第一表面相對的第二表面，所述第二線路層位於所述第二表面，其改良在於，所述第一線路層部分從所述第一表面嵌入所述最外側的介質層且餘下部分從所述第一表面凸伸出。
- 如申請專利範圍第8項所述的電路板，其中，所述電路板還包括防焊層，所述防焊層設置於所述第一線路層背離所述佈線層的一側及所述佈線層背離所述第一線路層的一側，並分別包括第一開口及第二開口。
- 如申請專利範圍第8項所述的電路板，其中，所述第一線路層包括第一連接墊，所述第一連接墊從所述第一表面凸伸出的部分完全曝露於所述第一開口。
- 如申請專利範圍第8項所述的電路板，其中，最外側的所述第二線路層包括第二連接墊，所述第二連接墊部分表面曝露於所述第二開口。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910526637.7 | 2019-06-18 | ||
| CN201910526637.7A CN112105174B (zh) | 2019-06-18 | 2019-06-18 | 电路板及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW202102084A true TW202102084A (zh) | 2021-01-01 |
| TWI736918B TWI736918B (zh) | 2021-08-21 |
Family
ID=69410842
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW108122035A TWI736918B (zh) | 2019-06-18 | 2019-06-24 | 電路板及其製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US10561017B1 (zh) |
| CN (1) | CN112105174B (zh) |
| TW (1) | TWI736918B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112105174B (zh) * | 2019-06-18 | 2022-02-22 | 宏启胜精密电子(秦皇岛)有限公司 | 电路板及其制造方法 |
| CN112770495B (zh) * | 2019-10-21 | 2022-05-27 | 宏启胜精密电子(秦皇岛)有限公司 | 全向内埋模组及制作方法、封装结构及制作方法 |
| CN113286439A (zh) * | 2021-07-22 | 2021-08-20 | 深圳市志金电子有限公司 | 一种内置引线电镀线路板制作方法 |
| CN115915604A (zh) * | 2021-08-18 | 2023-04-04 | 宏启胜精密电子(秦皇岛)有限公司 | 电路板及其制造方法 |
| US20220338344A1 (en) * | 2022-06-30 | 2022-10-20 | Intel Corporation | Phase heterogeneous interconnects for crosstalk reduction |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4108643B2 (ja) * | 2004-05-12 | 2008-06-25 | 日本電気株式会社 | 配線基板及びそれを用いた半導体パッケージ |
| JP2006203114A (ja) * | 2005-01-24 | 2006-08-03 | Mitsubishi Plastics Ind Ltd | 多層プリント配線基板 |
| US8555494B2 (en) * | 2007-10-01 | 2013-10-15 | Intel Corporation | Method of manufacturing coreless substrate |
| KR101025520B1 (ko) * | 2008-11-26 | 2011-04-04 | 삼성전기주식회사 | 다층 인쇄회로기판 제조방법 |
| CN104219867A (zh) * | 2013-05-31 | 2014-12-17 | 宏启胜精密电子(秦皇岛)有限公司 | 电路板及其制作方法 |
| CN104576402B (zh) * | 2013-10-18 | 2017-10-13 | 旭德科技股份有限公司 | 封装载板及其制作方法 |
| KR20150083278A (ko) * | 2014-01-09 | 2015-07-17 | 삼성전기주식회사 | 다층기판 및 다층기판의 제조방법 |
| TWI576025B (zh) * | 2014-10-29 | 2017-03-21 | 矽品精密工業股份有限公司 | 基板結構及其製法 |
| CN109429427B (zh) * | 2017-08-24 | 2020-12-15 | 鹏鼎控股(深圳)股份有限公司 | 电路板及其制作方法 |
| CN112105174B (zh) * | 2019-06-18 | 2022-02-22 | 宏启胜精密电子(秦皇岛)有限公司 | 电路板及其制造方法 |
-
2019
- 2019-06-18 CN CN201910526637.7A patent/CN112105174B/zh active Active
- 2019-06-24 TW TW108122035A patent/TWI736918B/zh active
- 2019-07-25 US US16/521,673 patent/US10561017B1/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN112105174A (zh) | 2020-12-18 |
| TWI736918B (zh) | 2021-08-21 |
| CN112105174B (zh) | 2022-02-22 |
| US10561017B1 (en) | 2020-02-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI736918B (zh) | 電路板及其製造方法 | |
| JP4558776B2 (ja) | 回路基板の製造方法 | |
| US9899235B2 (en) | Fabrication method of packaging substrate | |
| JPH04212494A (ja) | 剛性／可撓性プリント回路構造体の製作方法とこの方法により製作された多層可撓性回路基板 | |
| TWI658761B (zh) | 電路板及其製作方法 | |
| US9458540B2 (en) | Package substrate and manufacturing method thereof | |
| TWI692846B (zh) | 散熱基板及其製作方法 | |
| CN108257875A (zh) | 芯片封装基板、芯片封装结构及二者的制作方法 | |
| TW201914382A (zh) | 電路板及其製作方法 | |
| JPH04162589A (ja) | ポリイミド多層配線基板の製造方法 | |
| JP3339422B2 (ja) | 配線基板及びその製造方法 | |
| CN102577642A (zh) | 印刷电路板及其制造方法 | |
| US10897823B2 (en) | Circuit board, package structure and method of manufacturing the same | |
| JP2004104045A (ja) | 多層回路配線基板 | |
| TWI527164B (zh) | 封裝基板之製造方法 | |
| JP2000165042A (ja) | 薄膜多層配線基板 | |
| US20100193232A1 (en) | Printed circuit board and method of manufacturing the same | |
| TW201448690A (zh) | 電路板結構及其製作方法 | |
| US10477678B1 (en) | Substrate structure and manufacturing method thereof | |
| KR100693146B1 (ko) | 다층 인쇄회로기판의 제조방법 | |
| TW201836444A (zh) | 線路板堆疊結構及其製作方法 | |
| US20150173185A1 (en) | Circuit board and circuit board manufacturing method | |
| JP2002009440A (ja) | 複合配線基板 | |
| KR20150136653A (ko) | 회로기판 및 제조방법 | |
| JP7555206B2 (ja) | 印刷配線板の製造方法 |