[go: up one dir, main page]

TW202105528A - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TW202105528A
TW202105528A TW108141917A TW108141917A TW202105528A TW 202105528 A TW202105528 A TW 202105528A TW 108141917 A TW108141917 A TW 108141917A TW 108141917 A TW108141917 A TW 108141917A TW 202105528 A TW202105528 A TW 202105528A
Authority
TW
Taiwan
Prior art keywords
layer
hafnium oxide
tetragonal
seed
stack
Prior art date
Application number
TW108141917A
Other languages
English (en)
Other versions
TWI844582B (zh
Inventor
姜世勳
金有珍
吉德信
Original Assignee
南韓商愛思開海力士有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商愛思開海力士有限公司 filed Critical 南韓商愛思開海力士有限公司
Publication of TW202105528A publication Critical patent/TW202105528A/zh
Application granted granted Critical
Publication of TWI844582B publication Critical patent/TWI844582B/zh

Links

Images

Classifications

    • H10W44/601—
    • H10W20/035—
    • H10P14/6544—
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/405—Oxides of refractory metals or yttrium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45529—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations specially adapted for making a layer stack of alternating different compositions or gradient compositions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10P14/6339—
    • H10P14/6506—
    • H10P14/6548—
    • H10P14/662—
    • H10P14/69391—
    • H10P14/69392—
    • H10P14/69393—
    • H10P14/69394—
    • H10P14/69395—
    • H10P14/69397—
    • H10W20/038—

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

半導體裝置至少包括基於氧化鉿的介電層，其中，基於氧化鉿的介電層包括四方氧化鉿層、四方晶種層和摻雜層。

Description

半導體裝置及其製造方法
本發明的各種實施例總體上涉及一種半導體裝置，並且更具體地，涉及一種包括介電層堆疊（dielectric layer stack）的半導體裝置及其製造方法。 相關申請的交叉引用
本申請案主張於2019年4月17日在韓國智慧財產權局提交的申請案第10-2019-0045102號的韓國專利申請的優先權，其全部內容通過引用合併於此。
近年來，對改進的、更高整合度的半導體記憶體裝置的需求加速了，需要不斷減小記憶體單元面積和操作電壓。為了滿足這些需求，廣泛的研究集中在開發具有高電容和低洩漏電流的高k材料。
氧化鋯（ZrO2 ）是廣泛用作電容器的介電層的高k材料的示例。然而，氧化鋯在增大電容方面具有局限性。因此，需要新的改進的解決方案。
本發明的各個實施例針對具有高介電常數和低洩漏電流的介電層堆疊，以及用於形成介電層堆疊的方法。
本發明的各個實施例針對包括具有高介電常數和低洩漏電流的介電層堆疊的半導體裝置，以及用於製造該半導體裝置的方法。
根據一個實施例，半導體裝置可以至少包括基於氧化鉿的介電層，其中，基於氧化鉿的介電層包括：四方氧化鉿層（tetragonal hafnium oxide layer）；四方晶種層；以及摻雜層。半導體裝置還可以包括形成在基於氧化鉿的介電層上的洩漏阻擋層。洩漏阻擋層可以包括比四方氧化鉿層和四方晶種層具有更低的介電常數和更高的帶隙的材料。洩漏阻擋層的厚度可以小於四方氧化鉿層和四方晶種層。該半導體裝置還可以包括：形成在洩漏阻擋層之上的熱源層；以及形成在熱源層與洩漏阻擋層之間的介面控制層。介面控制層可以包括比基於氧化鉿的介電層具有更高的負電性的材料。四方氧化鉿層和四方晶種層可以彼此直接接觸。摻雜層可以設置在四方晶種層內或嵌入四方晶種層中。摻雜層可以設置在四方氧化鉿內或嵌入四方氧化鉿中。基於氧化鉿的介電層可以包括多個四方氧化鉿層、多個四方晶種層以及至少一個直接接觸介面，在該直接接觸介面處四方氧化鉿層和四方晶種層直接接觸，以及摻雜層可以設置在一個或更多個四方晶種層或者一個或更多個四方氧化鉿層中或嵌入其中。
根據一個實施例，一種用於製造電容器的方法可以包括：形成第一電極；在第一電極上形成介電層堆疊，該介電層堆疊包括初始氧化鉿層和具有嵌入其中的摻雜層的晶種層；在介電層堆疊上形成熱源層，以將初始氧化鉿結晶化為四方氧化鉿；在熱源層上形成第二電極。
根據一個實施例，一種用於形成氧化鉿的方法可以包括：在基板之上形成摻雜層、晶種層和初始氧化鉿的堆疊；在堆疊上形成熱源層，以將初始氧化鉿結晶化為四方氧化鉿。
根據以下結合附圖的詳細描述，本發明的這些特徵和其他特徵以及優點對於本發明所屬領域的技術人員而言將變得顯而易見。
可以參考作為本發明的理想示意圖的截面圖、平面圖和方塊圖來描述本文中所述的各種實施例。因此，可以通過製造技術和/或公差來修改附圖的結構。本發明的實施例不限於附圖中所示的特定結構，而是包括可以根據製造工藝而產生的結構的任何改變。因此，在附圖中示出的區域具有示意屬性，並且在附圖中示出的區域的形狀旨在示出元件的區域的特定結構，而不是旨在限制本發明的範圍。
通常，具有四方晶體結構的氧化鉿（在下文中，簡稱為“四方氧化鉿”）具有約60或更高的高介電常數和約6eV的高帶隙。四方氧化鉿比四方氧化鋯具有更高的介電常數。
根據傳統工藝，為了形成四方氧化鉿，可以沉積初始氧化鉿，然後可以執行在約900℃或更高的高溫下的高溫結晶化退火工藝。然而，相鄰的結構可能會通過高溫結晶化退火工藝而被劣化。
在下文中，本發明的各個實施例針對在不執行高溫結晶化退火工藝的情況下形成四方氧化鉿的方法。
已經認識到，通常使用單層的氧化鉿難以形成純四方氧化鉿。為此，根據本發明的實施例的本文中所述的方法包括使用晶種層作為結晶化促進層來在低溫下形成純四方氧化鉿。
已經發現，可以根據採用晶種層、摻雜層和熱源層的方法而容易地形成四方氧化鉿。可以在低溫下形成四方氧化鉿。例如，低溫可以是500℃或更低。
圖1是示出根據本發明實施例的半導體裝置100的截面圖。
參考圖1，半導體裝置100可以包括介電層堆疊DE和熱源層TS。熱源層TS可以形成在介電層堆疊DE上。
介電層堆疊DE可以包括當其經受低溫熱處理時結晶化為四方晶體結構的材料。可以在500℃或更低的低溫下提供低溫熱處理。低溫熱處理不涉及高溫結晶化退火工藝。
介電層堆疊DE可以包括多層材料、層壓材料、互混材料或其組合。介電層堆疊DE可以包括至少一種高k材料。在一個實施例中，高k材料可以指具有比氧化矽高的介電常數（比約3.6大）的材料。在一個實施例中，高k材料可以指具有比氮化矽高的介電常數（比約7.0大）的材料。介電層堆疊DE可以包括高k材料和超高k材料。超高k材料可以具有比高k材料高的介電常數。
在本實施例中，介電層堆疊DE可以包括其中層疊有晶種層HK和超高k層UHK的至少一個堆疊。晶種層HK可以包括高k材料，並且超高k層UHK可以包括具有比晶種層HK高的介電常數的材料。在一個實施例中，晶種層HK可以具有大約40或更高的介電常數，並且超高k層UHK可以具有大約60或更高的介電常數，其中超高k層UHK的介電常數高於晶種層HK的介電常數。晶種層HK和超高k層UHK中的每個可以具有四方晶體結構。晶種層HK可以用作用於超高k層UHK的四方結晶化的晶種材料。在特定實施例中，晶種層HK可以由四方氧化鋯（ZrO2 ）形成，並且超高k層UHK可以由四方氧化鉿（HfO2 ）形成。晶種層HK和超高k層UHK可以通過原子層沉積（ALD）形成。
介電層堆疊DE還可以包括至少一個洩漏阻擋層LBK。洩漏阻擋層LBK可以用於抑制介電層堆疊DE的洩漏電流。洩漏阻擋層LBK可以包括高帶隙材料。洩漏阻擋層LBK可以包括其帶隙比晶種層HK和超高k層UHK的帶隙高的材料。洩漏阻擋層LBK、晶種層HK和超高k層UHK可以是不同的材料。洩漏阻擋層LBK可以包括高k材料，並且具有比晶種層HK低的介電常數。洩漏阻擋層LBK可以具有比氧化矽和氮化矽高的介電常數。例如，洩漏阻擋層LBK可以包括含鋁材料或含鈹材料。在一個實施例中，洩漏阻擋層LBK可以包括氧化鋁（Al2 O3 ）或氧化鈹（BeO）。氧化鈹可以是非晶的。氧化鈹可以具有纖鋅礦晶體結構或岩鹽結構。例如，洩漏阻擋層LBK可以通過ALD形成。洩漏阻擋層LBK可以被形成為具有比晶種層HK和超高k層UHK小得多的厚度，以便使介電層堆疊DE的電容的減小最小化。在一些實施例中，洩漏阻擋層LBK可以包括摻雜鋁的氧化鋯、摻雜鋁的氧化鉿、摻雜鈹的氧化鋯或摻雜鈹的氧化鉿。
熱源層TS可以為晶種層HK和超高k層UHK的結晶化提供低溫熱。換句話說，熱源層TS可以用作用於使超高k層UHK結晶化為四方晶體結構的熱源。熱源層TS可以提供300℃至500℃的低溫熱。
熱源層TS可以具有高拉伸應力。例如，熱源層TS可以具有0.5GPa至2.0GPa的拉伸應力。高拉伸應力可以促進超高k層UHK的結晶化。
熱源層TS可以是導電材料。熱源層TS可以是基於金屬的材料。熱源層TS可以包括金屬、金屬氮化物或金屬氮化矽。例如，熱源層TS可以包括氮化鈦（TiN）、氮化矽鈦（TiSiN）、鎢（W）、氮化鎢（WN）、氮化鉬（MoN）或氮化鈮（NbN）。
熱源層TS和晶種層HK有助於超高k層UHK的四方結晶化，而無需由以前的工藝所採用的高溫結晶化退火工藝。例如，即使在熱源層TS的低溫熱沉積下，晶種層HK的存在也允許結晶化成四方晶體結構。熱源層TS可以通過ALD形成，並且可以在300℃至500℃的溫度下沉積。在熱源層TS的沉積期間，晶種層HK可以被結晶化為四方晶體結構。結果，通過熱源層TS的低溫熱沉積和晶種層HK的結晶化，超高k層UHK可以容易地被結晶化成四方晶體結構。
圖2A是示出根據本發明實施例的半導體裝置110的截面圖。
參考圖2A，半導體裝置110可以包括電容器111。電容器111可以包括第一電極101、第二電極102以及設置在第一電極101與第二電極102之間的介電層堆疊DE11。電容器111還可以包括設置在介電層堆疊DE11與第二電極102之間的熱源層103。熱源層103可以對應於圖1的熱源層TS。
第一電極101可以包括含金屬材料。第一電極101可以包括金屬、金屬氮化物、金屬碳化物、導電金屬氮化物、導電金屬氧化物或其組合。第一電極101可以包括鈦（Ti）、氮化鈦（TiN）、氮化鉭（TaN）、鎢（W）、氮化鎢（WN）、釕（Ru）、銥（Ir）、氧化釕（RuO2 ）、氧化銥（IrO2 ）或其組合。在一些實施例中，第一電極101可以包括含矽材料。第一電極101可以包括矽、矽鍺或其組合。在一些實施例中，第一電極101可以包括含金屬材料和含矽材料的堆疊。第一電極101可以被稱為“底部電極”或“儲存節點”。 第二電極102可以包括含矽材料、含鍺材料、含金屬材料或其組合。第二電極102可以包括金屬、金屬氮化物、金屬碳化物、導電金屬氮化物、導電金屬氧化物或其組合。第二電極102可以包括鈦（Ti）、氮化鈦（TiN）、氮化鉭（TaN）、氮化碳鈦（TiCN）、氮化鉭碳（TaCN）、鎢（W）、氮化鎢（WN）、釕（Ru）、銥（Ir）、氧化釕（RuO2 ）、氧化銥（IrO2 ）、矽（Si）、鍺（Ge）、矽鍺（SiGe）或其組合。第二電極102可以包括其中矽鍺被層疊在矽上的Si/SiGe堆疊。第二電極102可以包括其中矽鍺（SiGe）被層疊在鍺（Ge）上的Ge/SiGe堆疊。可以通過在金屬氮化物上層疊矽鍺（SiGe）來形成第二電極102。例如，可以通過在氮化鈦（TiN）上層疊矽鍺（SiGe）來形成第二電極102。在一些實施例中，第二電極102可以具有其中依序地層疊有氮化鈦（TiN）、矽鍺（SiGe）和鎢（W）的結構。
介電層堆疊DE11可以包括通過低溫熱暴露而被結晶化為四方晶體結構的材料。可以在300℃至500℃的溫度下提供低溫熱暴露。可以在形成熱源層103時提供低溫熱暴露。低溫熱不同於由以前的傳統工藝所採用的高溫結晶化退火工藝。
介電層堆疊DE11可以包括晶種層106、超高k層105和洩漏阻擋層107。晶種層106可以對應於圖1的晶種層HK，並且超高k層105可以對應於圖1的超高k層UHK。洩漏阻擋層107可以對應於圖1的洩漏阻擋層LBK。晶種層106和超高k層105中的每個可以具有四方晶體結構。晶種層106可以用作促進超高k層105的結晶化的晶種。在一個實施例中，晶種層106可以由四方氧化鋯製成或包括四方氧化鋯，並且超高k層105可以包括具有四方晶體結構的超高k氧化鉿。在下文中，將超高k層105簡稱為“氧化鉿層105”，將晶種層106和氧化鉿層105的堆疊簡稱為“基於氧化鉿的介電層HBL1”。因此，介電層堆疊DE11可以包括基於氧化鉿的介電層HBL1和洩漏阻擋層107。洩漏阻擋層107可以位於基於氧化鉿的介電層HBL1與熱源層103之間。
基於氧化鉿的介電層HBL1可以具有四方晶體結構。氧化鉿層105和晶種層106中的每個可以具有四方晶體結構。洩漏阻擋層107可以減小介電層堆疊DE11的洩漏電流。
熱源層103的形成可以提供介電層堆疊DE11的結晶化所需的低溫熱能。換句話說，熱源層103可以用作用於將基於氧化鉿的介電層HBL1結晶化為四方晶體結構的熱源。熱源層103可以在300℃至500℃的低溫下提供熱能。熱源層103可以具有高拉伸應力。例如，熱源層103可以具有0.5GPa至2.0GPa的拉伸應力。高拉伸應力還可以促進氧化鉿層105的四方結晶化。
熱源層103可以是導電材料。熱源層103可以與第二電極102直接接觸。熱源層103可以與洩漏阻擋層107直接接觸。熱源層103可以是基於金屬的材料。例如，熱源層103可以包括金屬、金屬氮化物或金屬氮化矽。根據一個實施例，熱源層103可以包括氮化鈦（TiN）、氮化矽鈦（TiSiN）、鎢（W）、氮化鎢（WN）、氮化鉬（MoN）或氮化鈮（NbN）。
由於熱源層103和晶種層106，不需要先前用於氧化鉿層105的四方結晶化所採用的高溫結晶化退火工藝。例如，由於存在晶種層106，因此即使在沉積熱源層103時的低溫熱暴露下，氧化鉿層105也可以被結晶化為四方晶體結構。熱源層103可以通過原子層沉積（ALD）形成，並且可以在300℃至500℃的溫度下沉積。在熱源層103的沉積期間，晶種層106也可以被結晶化為四方晶體結構。結果，基於氧化鉿的介電層HBL1可以通過熱源層103的低溫熱而被結晶化成四方晶體結構。
在一個實施例中，熱源層103可以對應於第二電極102的一部分。例如，當氮化鈦（TiN）和矽鍺（SiGe）被層疊為第二電極102時，氮化鈦（TiN）可以用作熱源層103。
氧化鉿層105可以與第一電極101直接接觸，並且晶種層106可以與洩漏阻擋層107直接接觸。晶種層106可以形成在氧化鉿層105上，並且晶種層106和氧化鉿層105可以彼此直接接觸。可以在氧化鉿層105和洩漏阻擋層107之間形成晶種層106。可以通過ALD沉積氧化鉿層105、晶種層106和洩漏阻擋層107。
晶種層106可以用作在形成熱源層103時促進氧化鉿層105的四方結晶化的結晶化晶種。換句話說，晶種層106可以幫助氧化鉿層105結晶化成四方晶體結構。由於晶種層106具有40或更高的高介電常數，所以可以增大電容器111的電容，並且由於氧化鉿層105具有60或更高的高介電常數，因此可以進一步增大電容器111的電容。晶種層106可以用於抑制介電層堆疊DE11的洩漏電流。
晶種層106可以包括具有四方晶體結構的高k材料。晶種層106可以包括基於氧化鋯的材料。晶種層106可以由四方氧化鋯製成或包括四方氧化鋯。在一些實施例中，晶種層106可以包括具有四方晶體結構而不是四方氧化鋯的材料。例如，晶種層106可以包括氧化鈮、氧化鍺、氧化錫、氧化鉬、氧化鉭或氧化鈦中的至少一種。
氧化鉿層105可以具有比晶種層106高的介電常數。氧化鉿層105可以具有比晶種層106高大約25％至大約55％的介電常數。例如，晶種層106可以具有大約40的介電常數，並且氧化鉿層105可以具有大約60或更高的介電常數。作為晶種層106的四方氧化鋯可以具有大約40的介電常數。包括氧化鉿層105的電容器111可以具有高電容。包括氧化鉿層105的電容器111可以具有比僅包括晶種層106的電容器高的電容。因此，具有四方晶體結構的氧化鉿層105（該氧化鉿層105的介電常數比晶種層高25％至55％）可以被應用以將電容器111的電容增大25％至55％。
氧化鉿層105可以具有比晶種層106高的帶隙。因此，包括氧化鉿層105的介電層堆疊DE11可以在抑制洩漏電流方面是有利的。氧化鉿層105可以改善第二電極102與介電層堆疊DE11之間的有效功函數（eWF）。例如，當應用氮化鈦（TiN）作為第二電極102時，可以通過氧化鉿層105獲得大約4.7eV的有效功函數。同時，四方氧化鋯（ZrO2 ）可以獲得約4.5eV的有效功函數。因此，由於可以通過氧化鉿層105獲得比四方氧化鋯高的有效功函數，因此可以抑制介電層堆疊DE11的洩漏電流。
氧化鉿層105可以具有比晶種層106小的厚度。氧化鉿層105可以具有比晶種層106高的介電常數。氧化鉿層105可以具有大約60或更高的高介電常數。
氧化鉿層105和晶種層106可以彼此直接接觸，因此，在將氧化鉿層105結晶化為四方晶體結構方面，晶種層106可以是有利的。
介電層堆疊DE11可以包括其中氧化鉿層105和晶種層106彼此直接接觸的多層結構。介電層堆疊DE11可以包括一個或更多個直接接觸的介面。
介電層堆疊DE11可以具有包括直接接觸介面I1的多層結構，其中氧化鉿層105和晶種層106彼此直接接觸。當晶種層106包括四方氧化鋯時，其中依序地層疊有氧化鉿層105和晶種層106的堆疊可以被稱為“H-Z堆疊”。直接接觸介面I1可以位於H-Z堆疊中。在氧化鉿層105與晶種層106之間的直接接觸介面I1可以是在四方晶體結構之間的直接接觸介面。由於在氧化鉿層105與晶種層106之間沒有材料，因此氧化鉿層105的結晶顆粒與晶種層106的結晶顆粒可以不被分離。
氧化鉿層105可以具有純四方晶體結構。換句話說，氧化鉿層105的晶體結構可以不是非晶結構、單斜晶體結構和四方晶體結構的混合物，而可以僅具有四方晶體結構。具有純四方晶體結構的氧化鉿層105可以具有比其中晶體結構被混合的氧化鉿層高的介電常數。具有純四方晶體結構的氧化鉿層105可以具有比具有單斜晶體結構的氧化鉿層高的介電常數。具有單斜晶體結構的氧化鉿層可以具有大約40的介電常數，而具有四方晶體結構的氧化鉿層105可以具有大約60的介電常數。
氧化鉿層105可以進一步包括能夠促進結晶化的摻雜劑。促進結晶化的摻雜劑可以包括鍶（Sr）、鑭（La）、釓（Gd）、鋁（Al）、矽（Si）、釔（Y）、鋯（Zr）、鈮（Nb）、鉍（Bi）、鍺（Ge）、鏑（Dy）、鈦（Ti）、鈰（Ce）、鎂（Mg）、氮（N）或其組合。氧化鉿層105可以具有摻雜有摻雜劑的四方晶體結構。例如，氧化鉿層105可以是摻雜鑭的四方氧化鉿層（摻雜La的四方HfO2 ）。結晶化促進摻雜劑不僅可以促進氧化鉿層105的結晶化，而且可以增大氧化鉿層105的介電常數。
如上所述，氧化鉿層105可以提供超高介電常數、低洩漏電流和高有效功函數。
介電層堆疊DE11還可以包括摻雜層104。摻雜層104可以不斷增長地促進氧化鉿層105的結晶化，並不斷增長地抑制介電層堆疊DE11的洩漏電流。
摻雜層104可以是超薄的並且可以設置在晶種層106內或嵌入在晶種層106內。摻雜層104可以不分離晶種層106的結晶顆粒。換句話說，即使摻雜層104設置或嵌入在晶種層106中，晶種層106的四方晶體結構也可以不分離。摻雜層104可以被摻雜並形成在晶種層106中。摻雜層104可以與直接接觸介面I1間隔開以嵌入在晶種層106中。
當晶種層106包括四方氧化鋯時，摻雜層104可以包括摻雜有摻雜劑的四方氧化鋯。在一個實施例中，摻雜層104的摻雜劑可以包括鋁（Al）或鈹（Be）。例如，摻雜層104可以包括摻雜鋁的四方氧化鋯或摻雜鈹的四方氧化鋯。摻雜鋁的四方氧化鋯層的鋁濃度可以為1~10 at％（原子百分比）。
氧化鉿層105的厚度和晶種層106的厚度可以通過摻雜層104來調節。由於包括摻雜層104，因此可以形成具有不小於預定厚度的基於氧化鉿的介電層HBL1。可以調節被摻雜層104充分結晶化的氧化鉿層105的厚度。例如，可以將結晶化的氧化鉿層105的厚度調整為20Å到80Å。晶種層106可以具有比氧化鉿層105大的厚度。由於在沉積期間的大厚度，用作晶種層106的氧化鋯可以容易地獲得四方晶體結構。由於沉積期間的厚度，晶種層106可以具有四方晶體結構，並且可以通過隨後的低溫熱暴露來不斷增長地促進四方晶體結構。氧化鉿層105可以被薄薄地沉積以具有非四方晶體結構，並且可以通過晶種層106和隨後的低溫熱暴露而被結晶化為四方晶體結構。
摻雜層104可以具有比晶種層106和氧化鉿層105高的帶隙。氧化鉿層105可以具有大約6eV的帶隙，並且晶種層106可以具有大約5.8eV的帶隙。摻雜層104可以具有約8.8eV至約10.6eV的帶隙。
如上所述，摻雜層104可以不斷增長地促進氧化鉿層105的結晶化，並且摻雜層104的高帶隙可以抑制電容器111的洩漏電流。
洩漏阻擋層107可以包括高帶隙材料。洩漏阻擋層107可以包括具有比晶種層106和氧化鉿層105高的帶隙的材料。洩漏阻擋層107、晶種層106和氧化鉿層105可以是不同的材料。洩漏阻擋層107可以包括高介電常數的材料，但是具有比氧化鉿層105和晶種層106低的介電常數。洩漏阻擋層107可以具有比氧化矽和氮化矽高的介電常數。在一個實施例中，洩漏阻擋層107可以包括氧化鋁或氧化鈹。氧化鈹可以是非晶的。氧化鈹可以具有纖鋅礦晶體結構或岩鹽結構。洩漏阻擋層107可以由ALD形成。洩漏阻擋層107可以具有比晶種層106和氧化鉿層105小得多的厚度。洩漏阻擋層107和摻雜層104可以具有相同的厚度。由於洩漏阻擋層107具有比晶種層106和氧化鉿層105低的介電常數，因此洩漏阻擋層107和摻雜層104可以以超薄厚度形成，以增大電容器111的電容。洩漏阻擋層107可以具有比摻雜層104大的厚度。
在一些實施例中，洩漏阻擋層107可以由與摻雜層104相同的材料形成。例如，在一個實施例中，洩漏阻擋層107可以由摻雜鋁的氧化鋯或摻雜鈹的氧化鋯製成，或者可以包括摻雜鋁的氧化鋯或摻雜鈹的氧化鋯。在這種情況下，洩漏阻擋層107可以具有四方晶體結構。
圖2B是示出晶種層106的詳細示圖。
參考圖2B，摻雜層104可以設置在晶種層106內或嵌入在晶種層106中。可以將其中設置或嵌入有摻雜層104的晶種層106定義為未摻雜的下部晶種層106L、摻雜層104和未摻雜的上部晶種層106U。未摻雜的下部晶種層106L、摻雜層104和未摻雜的上部晶種層106U中的每個可以具有四方晶體結構。未摻雜的下部晶種層106L、摻雜層104和未摻雜的上部晶種層106U可以包括不分離而是連續的結晶顆粒106G。摻雜層104可以不使未摻雜的下部晶種層106L的結晶顆粒106G和未摻雜的上部晶種層106U的結晶顆粒106G分離。未摻雜的上部晶種層106U可以具有比未摻雜的下部晶種層106L大的厚度（T2＞T1），並且摻雜層104可以具有比未摻雜的上部晶種層106U和未摻雜的下部晶種層106L小得多的厚度。摻雜層104可以位於未摻雜的下部晶種層106L與未摻雜的上部晶種層106U之間，並且具有不使未摻雜的下部晶種層106L的結晶顆粒106G和未摻雜的上部晶種層106U的結晶顆粒106G分離的超薄厚度。
未摻雜的下部晶種層106L和未摻雜的上部晶種層106U中的每個可以是未摻雜的四方氧化鋯，並且摻雜層104可以是摻雜的四方氧化鋯。摻雜層104可以包括作為摻雜劑的鋁或鈹。
如上所述，摻雜層104包括摻雜劑，但是可以不是摻雜劑的氧化物層。例如，摻雜層104可以是摻雜鋁的四方氧化鋯而不是氧化鋁（Al2 O3 ）層。另外，摻雜層104可以是摻雜鈹的四方氧化鋯而不是氧化鈹層。
未摻雜的下部晶種層106L、摻雜層104和未摻雜的上部晶種層106U可以分別是第一氧化鋯層、摻雜鋁的氧化鋯層和第二氧化鋯層。其中設置或嵌入摻雜層104的晶種層106可以包括“Z-AZ-Z堆疊”，其中第一氧化鋯層、摻雜鋁的氧化鋯層和第二氧化鋯層被順序地層疊。
在一些實施例中，摻雜層104可以包括具有超薄且不連續厚度的氧化鋁層。超薄且不連續的厚度可以表示不分離未摻雜的下部晶種層106L的結晶顆粒106G和未摻雜的上部晶種層106U的結晶顆粒106G的厚度。
圖2C是示出根據變型示例的晶種層106′的詳細示圖。
參考圖2C，晶種層106′可以包括形成在未摻雜的下部晶種層106L與未摻雜的上部晶種層106U之間的氧化鋁（Al2 O3 ）層104′。氧化鋁層104′可以具有連續的厚度，因此未摻雜的下部晶種層106L的結晶顆粒106G和未摻雜的上部晶種層106U的結晶顆粒106G可以被氧化鋁層104′分離（參考附圖標記‘106S’）。晶種層106′的結晶顆粒106G被氧化鋁層104′垂直地分離。氧化鋁層104′可以具有比摻雜層104大的厚度，並且可以是連續層。晶種層106′可以被稱為“Z-A-Z堆疊”。
當晶種層106′的結晶顆粒106G被氧化鋁層104′分離時，晶種層106′的介電常數減小。當晶種層106′的介電常數減小時，等效氧化物層厚度Tox 不能減小。
如上所述，具有嵌入其中的摻雜層104的晶種層106和熱源層103可以促進氧化鉿層105結晶化為四方晶體結構。另外，即使在低溫熱下，晶種層106也可以使氧化鉿層105結晶化為四方晶體結構。此外，具有嵌入其中的摻雜層104的晶種層106和氧化鉿層105可以減小等效氧化物層厚度Tox ，而增大介電層堆疊DE11的介電常數。摻雜層104和洩漏阻擋層107可以抑制介電層堆疊DE11的洩漏電流。摻雜層104可以具有不連續的厚度，使得未摻雜的下部晶種層106L的結晶顆粒106G和未摻雜的上部晶種層106U的結晶顆粒106G可以不被摻雜層104分離。
圖3是示出根據圖2A的變型的電容器111′的截面圖。
參考圖3，電容器111′可以類似於圖2A的電容器111。電容器111′可以包括第一電極101、介電層堆疊DE11′和第二電極102。電容器111′還可以包括在介電層堆疊DE11′與第二電極102之間的熱源層103。介電層堆疊DE11′可以包括基於氧化鉿的介電層HBL1和洩漏阻擋層107，並且還可以包括設置在洩漏阻擋層107與熱源層103之間的介面控制層108。介面控制層108可以是由與基於氧化鉿的介電層HBL1和洩漏阻擋層107不同的材料製成。
當形成第二電極102和熱源層103時，介面控制層108可以用於保護基於氧化鉿的介電層HBL1。另外，介面控制層108可以減小介電層堆疊DE11′的洩漏電流。
當沉積熱源層103和第二電極102時，介面控制層108可以由比基於氧化鉿的介電層HBL1更容易被還原的材料製成。介面控制層108可以用作具有高有效功函數（eWF）和大導帶偏移（conduction band offset，CBO）的洩漏電流阻擋層。另外，介面控制層108可以不增大介電層堆疊DE11′的等效氧化物層厚度Tox 。
介面控制層108可以由具有高負電性的材料製成。介面控制層108可以具有比基於氧化鉿的介電層HBL1高的鮑林負電性（Pauling electronegativity）。介面控制層108可以包括具有比氧化鉿層105和晶種層106高的鮑林負電性（在下文中，簡稱為“負電性”）的材料。當材料具有高負電性時，該材料難以氧化並且易於還原。因此，可以除去介面控制層108的氧而不是基於氧化鉿的介電層HBL1。結果，介面控制層108可以防止基於氧化鉿的介電層HBL1的氧損失。
介面控制層108可以包括具有高負電性的原子，例如，金屬原子、矽原子或鍺原子。介面控制層108可以包括鈦（Ti）、鉭（Ta）、鋁（Al）、錫（Sn）、鉬（Mo）、釕（Ru）、銥（Ir）、鈮（Nb）、鍺（Ge）、矽（Si）、鎳（Ni）或其組合。
介面控制層108可以包括氧化鈦、氧化鉭、氧化鈮、氧化鋁、氧化矽（SiO2 ）、氧化錫、氧化鍺、二氧化鉬、三氧化鉬、氧化銥、氧化釕、氧化鎳或其組合。
圖4A至圖13B是示出根據各種變型的電容器的截面圖。
參考圖4A，電容器112A可以類似於圖2A的電容器111。電容器112A可以包括第一電極101、介電層堆疊DE12和第二電極102。電容器112A還可以包括在介電層堆疊DE12與第二電極102之間的熱源層103。
介電層堆疊DE12可以包括基於氧化鉿的介電層HBL2和洩漏阻擋層107。基於氧化鉿的介電層HBL2可以包括多個氧化鉿層105A和105B以及晶種層106。多個氧化鉿層105A和105B可以包括第一氧化鉿層105A和第二氧化鉿層105B。介電層堆疊DE12可以具有其中第一氧化鉿層105A、晶種層106、第二氧化鉿層105B和洩漏阻擋層107被依序地層疊的結構。
第一氧化鉿層105A可以與第一電極101直接接觸，並且第二氧化鉿層105B可以與洩漏阻擋層107直接接觸。晶種層106可以被形成在第一氧化鉿層105A與第二氧化鉿層105B之間。第一氧化鉿層105A可以與晶種層106直接接觸，並且晶種層106可以與第二氧化鉿層105B直接接觸。第二氧化鉿層105B可以被形成在晶種層106與洩漏阻擋層107之間。
第一氧化鉿層105A可以具有第一厚度T11，並且第二氧化鉿層105B可以具有第二厚度T12。第一氧化鉿層105A可以具有比第二氧化鉿層105B大的厚度（T11＞T12）。因此，在介電層堆疊DE12中的第一氧化鉿層105A的佔有率可以大於第二氧化鉿層105B的佔有率。
第一氧化鉿層105A和第二氧化鉿層105B中的每個可以具有純四方晶體結構，因此第一氧化鉿層105A和第二氧化鉿層105B可以具有相同的介電常數。第一氧化鉿層105A和第二氧化鉿層105B可以具有比晶種層106高的介電常數。
在一些實施例中，第一氧化鉿層105A可以具有純四方晶體結構，並且第二氧化鉿層105B可以具有四方晶體結構和單斜晶體結構。第一氧化鉿層105A可以具有比第二氧化鉿層105B高的介電常數。儘管第二氧化鉿層105B具有比第一氧化鉿層105A低的介電常數，但是第二氧化鉿層105B可以具有比晶種層106高的介電常數。即使第二氧化鉿層105B具有其中四方晶體結構和單斜晶體結構被混合的結構，四方晶體結構也可以主導第二氧化鉿層105B，而不是單斜晶體結構。此外，由於第一氧化鉿層105A比第二氧化鉿層105B厚，因此四方晶體結構可以在介電層堆疊DE12中佔優勢。
介電層堆疊DE12還可以包括摻雜層104。介電層堆疊DE12的摻雜層104可以與介電層堆疊DE11的摻雜層104相同。摻雜層104可以是超薄的，並且可以設置在晶種層106內或嵌入在晶種層106內。摻雜層104可以不斷增長地促進第一氧化鉿層105A和第二氧化鉿層105B的結晶化，並不斷增長地抑制介電層堆疊DE12的洩漏電流。
第一氧化鉿層105A和第二氧化鉿層105B的厚度以及晶種層106的厚度可以通過摻雜層104來調節。被充分結晶化的第一氧化鉿層105A和第二氧化鉿層105B的厚度可以通過摻雜層104來調節。例如，可以將結晶化的第一氧化鉿層105A和第二氧化鉿層105B的厚度調節為20Å至80Å。可以通過摻雜層104抑制電容器112A的洩漏電流。
摻雜層104可以具有比晶種層106、第一氧化鉿層105A和第二氧化鉿層105B大的帶隙。第一氧化鉿層105A和第二氧化鉿層105B可以具有大約6eV的帶隙，並且晶種層106可以具有大約5.8eV的帶隙。摻雜層104可以具有約8.8eV至約10.6eV的帶隙。摻雜層104可以是不連續的。
介電層堆疊DE12可以具有包括多個直接接觸介面I1和I2的多層結構。多個直接接觸介面I1和I2可以包括在第一氧化鉿層105A與晶種層106之間的直接接觸介面I1和在晶種層106與第二氧化鉿層105B之間的直接接觸介面I2。當晶種層106包括四方氧化鋯時，第一氧化鉿層105A和晶種層106的堆疊可以被稱為“H-Z堆疊”，並且晶種層106和第二氧化鉿層105B的堆疊可以被稱為“Z-H堆疊”。直接接觸介面I1可以位於H-Z堆疊中，並且直接接觸介面I2可以位於Z-H堆疊中。介電層堆疊DE12還可以包括第二氧化鉿層105B和洩漏阻擋層107的直接接觸介面（未示出）。第一氧化鉿層105A和第二氧化鉿層105B的結晶化可以通過與晶種層106直接接觸的直接接觸介面I1和I2來不斷增長地促進。
參考圖4A，第一氧化鉿層105A（H）、由氧化鋯（Z）製成的晶種層106、由摻雜鋁的氧化鋯層（ZA）製成的摻雜層104以及第二氧化鉿層105B（H）的堆疊可以被稱為“H-Z-AZ-Z-H堆疊”。
參考圖4B，電容器112B可以類似於圖4A的電容器112A。在下文中，可以省略重複元件的詳細描述。
電容器112B可以包括第一電極101、介電層堆疊DE13、第二電極以及設置在介電層堆疊與第二電極102之間的熱源層103。介電層堆疊DE13可以包括基於氧化鉿的介電層HBL2和洩漏阻擋層107。基於氧化鉿的介電層HBL2可以包括第一氧化鉿層105A、第二氧化鉿層105B和晶種層106。介電層堆疊DE13還可以包括設置在洩漏阻擋層107與熱源層103之間的介面控制層108。介面控制層108可以與圖3的介面控制層108相同。
參考圖4C，電容器112C可以類似於圖4A的電容器112A。電容器112C可以包括第一電極101、介電層堆疊DE14、第二電極以及設置在介電層堆疊與第二電極102之間的熱源層103。在下文中，可以省略重複元件的詳細描述。
介電層堆疊DE14可以包括基於氧化鉿的介電層HBL3和洩漏阻擋層107。基於氧化鉿的介電層HBL3可以包括第一氧化鉿層105A、第二氧化鉿層105B和第一晶種層106A。基於氧化鉿的介電層HBL3還可以包括在第二氧化鉿層105B與洩漏阻擋層107之間的第二晶種層106B。第一晶種層106A和第二晶種層106B可以由相同的材料製成。第一晶種層106A和第二晶種層106B中的每個可以具有四方晶體結構。第一晶種層106A和第二晶種層106B中的每個可以由四方氧化鋯製成或包括四方氧化鋯。第一晶種層106A可以是其中佈置或嵌入有摻雜層104的四方氧化鋯，並且第二晶種層106B可以由未摻雜的四方氧化鋯製成或包括未摻雜的四方氧化鋯。未摻雜的四方氧化鋯不包括摻雜層104。第一晶種層106A可以具有比第二晶種層106B大的厚度，因此，相比於第二晶種層106B，第一晶種層106A可以佔有介電層堆疊DE14的更大部分。
如上所述，摻雜層104可以設置在第一晶種層106A內或嵌入在第一晶種層106A內，但是可以不形成在第二晶種層106B內。第一晶種層106A和第二晶種層106B可以不斷增長地促進第二氧化鉿層105B的結晶化。
在一些實施例中，洩漏阻擋層107可以設置在第二晶種層106B內或嵌入在第二晶種層106B內。
當晶種層106包括四方氧化鋯時，第一氧化鉿層105A和第一晶種層106A的堆疊以及第二氧化鉿層105B和第二晶種層106B的堆疊可以被稱為“H-Z堆疊”，並且第一晶種層106A和第二氧化鉿層105B的堆疊可以被稱為“Z-H堆疊”。直接接觸介面I1可以位於H-Z堆疊中，並且直接接觸介面I2可以位於Z-H堆疊中。第一氧化鉿層105A和第二氧化鉿層105B的結晶化可以通過直接接觸介面I1和I2而被不斷增長地促進。
參考圖4D，電容器112D可以類似於圖4C的電容器112C。電容器112D可以包括第一電極101、介電層堆疊DE15、第二電極以及設置在介電層堆疊DE15與第二電極102之間的熱源層103。在下文中，可以省略重複元件的詳細描述。
介電層堆疊DE15可以包括基於氧化鉿的介電層HBL3和洩漏阻擋層107。基於氧化鉿的介電層HBL3可以包括第一氧化鉿層105A、第一晶種層106A、第二氧化鉿層105B和第二晶種層106B。介電層堆疊DE15還可包括設置在洩漏阻擋層107與熱源層103之間的介面控制層108。
在圖4C和圖4D中，第一晶種層106A、第二晶種層106B和熱源層103可以促進第一氧化鉿層105A和第二氧化鉿層105B的四方結晶化。熱源層103的形成可以提供低溫熱能，以將第一氧化鉿層105A和第二氧化鉿層105B結晶化為四方晶體結構。第一氧化鉿層105A和第二氧化鉿層105B可以通過第一晶種層106A更容易地結晶化成四方晶體結構。第二氧化鉿層105B可以通過第二晶種層106B結晶化為四方晶體結構。第二氧化鉿層105B可以通過第一晶種層106A和第二晶種層106B結晶化為四方晶體結構。
第一氧化鉿層105A和第二氧化鉿層105B兩者都可以具有純四方晶體結構。
在一些實施例中，第一氧化鉿層105A可以具有純四方晶體結構，並且第二氧化鉿層105B可以具有四方晶體結構和單斜晶體結構。第一氧化鉿層105A可以具有比第二氧化鉿層105B高的介電常數。儘管第二氧化鉿層105B具有比第一氧化鉿層105A低的介電常數，但是第二氧化鉿層105B可以具有比第一晶種層106A和第二晶種層106B高的介電常數。即使第二氧化鉿層105B具有其中四方晶體結構和單斜晶體結構被混合的結構，四方晶體結構也可以主導第二氧化鉿層105B，而不是單斜晶體結構。由於第一氧化鉿層105A具有比第二氧化鉿層105B大的厚度，因此四方晶體結構可以在介電層堆疊DE14和DE15中佔優勢。
在一些實施例中，在圖4A至圖4D中，圖4A至圖4D的第一氧化鉿層105A和第二氧化鉿層105B中的每個都可以包括摻雜劑。摻雜劑可以與摻雜層104的摻雜劑相同或不同。摻雜劑可以包括鍶（Sr）、鑭（La）、釓（Gd）、鋁（Al）、矽（Si）、釔（Y）、鋯（Zr）、鈮（Nb）、鉍（Bi）、鍺（Ge）、鏑（Dy）、鈦（Ti）、鈰（Ce）、鎂（Mg）或氮（N）中的至少一種。第一氧化鉿層105A和第二氧化鉿層105B中的每個可以具有摻雜的四方晶體結構。
參考圖5A，電容器113A可以包括第一電極101、介電層堆疊DE16、第二電極以及設置在介電層堆疊與第二電極102之間的熱源層103。
介電層堆疊DE16可以包括基於氧化鉿的介電層HBL4和洩漏阻擋層107。
基於氧化鉿的介電層HBL4可以包括第一氧化鉿層115A、第一晶種層116A、第二氧化鉿層115B、第二晶種層116B和第三氧化鉿層115C的堆疊。第一氧化鉿層115A和第一晶種層116A可以彼此直接接觸。第一氧化鉿層115A可以與第一電極101直接接觸，並且第一晶種層116A可以與第一氧化鉿層115A直接接觸。第二氧化鉿層115B可以與第一晶種層116A直接接觸。第二晶種層116B可以與第二氧化鉿層115B和第三氧化鉿層115C直接接觸。直接接觸介面I1可以位於第一氧化鉿層115A與第一晶種層116A之間的堆疊中。直接接觸介面I2可以位於第一晶種層116A與第二氧化鉿層115B之間的堆疊中。直接接觸介面I1可以位於第二氧化鉿層115B與第二晶種層116B之間的堆疊中。直接接觸介面I2可以位於第二晶種層116B與第三氧化鉿層115C之間的堆疊中。
摻雜層104可以不被形成在第一晶種層116A中，而是嵌入在第二晶種層116B中。
第一晶種層116A可以具有比第二晶種層116B小的厚度。
第一氧化鉿層115A可以具有比第二氧化鉿層115B和第三氧化鉿層115C大的厚度。在圖5A的所描述的實施例的變化中，第一氧化鉿層115A、第二氧化鉿層115B和第三氧化鉿層115C可以具有相同的厚度。
參考圖5B，電容器113B可以類似於圖5A的電容器113A。在下文中，可以省略重複元件的詳細描述。
電容器113B可以包括第一電極101、介電層堆疊DE17、第二電極以及設置在介電層堆疊DE17與第二電極102之間的熱源層103。介電層堆疊DE17可以包括基於氧化鉿的介電層HBL4和洩漏阻擋層107。基於氧化鉿的介電層HBL4可以包括第一氧化鉿層115A、第一晶種層116A、第二氧化鉿層115B、第二晶種層116B和第三氧化鉿層115C的堆疊。介電層堆疊DE17還可以包括設置在洩漏阻擋層107與熱源層103之間的介面控制層108。
在圖5A和圖5B中，第一晶種層116A、第二晶種層116B和熱源層103可以促進第一氧化鉿層115A、第二氧化鉿層115B和第三氧化鉿層115C的四方結晶化。熱源層103的形成可以提供低溫熱能，以將第一氧化鉿層115A至第三氧化鉿層115C結晶化為四方晶體結構。第一氧化鉿層115A和第二氧化鉿層115B可以通過第一晶種層116A更容易地結晶化成四方晶體結構。第二和第三氧化鉿層115B和115C可以通過第二晶種層116B更容易地結晶化為四方晶體結構。
第一氧化鉿層105A和第二氧化鉿層105B的結晶化可以通過直接接觸介面I1和I2不斷增長地促進。
第一氧化鉿層115A至第三氧化鉿層115C中的全部可以具有純四方晶體結構。在一些實施例中，第一氧化鉿層115A和第二氧化鉿層115B可以具有純四方晶體結構，並且第三氧化鉿層115C可以具有其中單斜晶體結構和四方晶體結構被混合的結構，其中四方晶體結構是第三氧化鉿層115C的主導結構。在本文中所使用的術語“四方晶體結構是主導結構”意指：在第三氧化鉿層115C中，當其由單斜晶體結構和四方晶體結構兩者組成時，四方晶體結構可以至少為第三氧化鉿層115C的全部材料的60%。
參考圖5C，除了第三晶種層116C之外，電容器113C可以類似於圖5A的電容器113A。在下文中，可以省略重複元件的詳細描述。
電容器113C可以包括第一電極101、介電層堆疊DE18、第二電極以及設置在介電層堆疊DE18與第二電極102之間的熱源層103。介電層堆疊DE18可以包括基於氧化鉿的介電層HBL5和形成在基於氧化鉿的介電層HBL5上的洩漏阻擋層107。
基於氧化鉿的介電層HBL5可以包括第一氧化鉿層115A、第一晶種層116A、第二氧化鉿層115B、第二晶種層116B、第三氧化鉿層115C和第三晶種層116C的堆疊。
第三晶種層116C可以位於第三氧化鉿層115C與洩漏阻擋層107之間。第一晶種層116A至第三晶種層116C可以由相同的材料製成。第一晶種層116A至第三晶種層116C可以具有四方晶體結構。第一晶種層116A至第三晶種層116C可以由四方氧化鋯製成或包括四方氧化鋯。第二晶種層116B可以是其中設置或嵌入摻雜層104的四方氧化鋯，並且第一晶種層116A和第三晶種層116C可以由未摻雜的四方氧化鋯製成或包括未摻雜的四方氧化鋯。在此，未摻雜的四方氧化鋯不包括摻雜層104。
如上所述，摻雜層104可以設置在第二晶種層116B內或嵌入在第二晶種層116B內，但是可以不形成在第一晶種層116A和第三晶種層116C中。可以通過第三晶種層116C和第二晶種層116B不斷增長地促進第三氧化鉿層115C的結晶化。
在一些實施例中，洩漏阻擋層107可以設置在第三晶種層116C內或嵌入在第三晶種層116C內。
直接接觸介面I1可以位於第一氧化鉿層115A與第一晶種層116A之間的堆疊中。直接接觸介面I2可以位於第一晶種層116A與第二氧化鉿層115B之間的堆疊中。直接接觸介面I1可以位於第二氧化鉿層115B與第二晶種層116B之間的堆疊中。直接接觸介面I2可以位於第二晶種層116B與第三氧化鉿層115C之間的堆疊中。直接接觸介面I1可以位於第三氧化鉿層115C與第三晶種層116C之間的堆疊中。第一氧化鉿層115A、第二氧化鉿層115B和第三氧化鉿層115C的結晶化可以通過直接接觸介面I1和I2不斷增長地促進。
參考圖5D，除了附加介面控制層108之外，電容器113D可以類似於圖5C的電容器113C。在下文中，可以省略重複元件的詳細描述。
電容器113D可以包括第一電極101、介電層堆疊DE19、第二電極102以及設置在介電層堆疊DE19與第二電極102之間的熱源層103。介電層堆疊DE19可以包括基於氧化鉿的介電層HBL5和形成在基於氧化鉿的介電層HBL5上的洩漏阻擋層107。基於氧化鉿的介電層HBL5可以包括第一氧化鉿層115A、第一晶種層116A、第二氧化鉿層115B、第二晶種層116B、第三氧化鉿層115C和第三晶種層116C的堆疊。介電層堆疊DE19還可以包括設置在洩漏阻擋層107與熱源層103之間的介面控制層108。
在一些實施例中，圖5A至圖5D的結構還可以包括在第一氧化鉿層至第三氧化鉿層105A、105B和105C的至少一個中的摻雜劑。在一些實施例中，圖5A至圖5D的結構還可以包括在第一氧化鉿層至第三氧化鉿層105A、105B和105C的每個中的摻雜劑。摻雜劑可以包括鍶（Sr）、鑭（La）、釓（Gd）、鋁（Al）、矽（Si）、釔（Y）、鋯（Zr）、鈮（Nb）、鉍（Bi）、鍺（Ge）、鏑（Dy）、鈦（Ti）、鈰（Ce）、鎂（Mg）、氮（N）中的至少一種。因此，在一些實施例中，第一氧化鉿層至第三氧化鉿層105A、105B和105C中的每個可以具有摻雜劑摻雜的四方晶體結構。
參考圖6A，電容器114A可以包括第一電極101、介電層堆疊DE20、第二電極102以及設置在介電層堆疊DE20與第二電極102之間的熱源層103。
介電層堆疊DE20可以包括基於氧化鉿的介電層HBL6和形成在基於氧化鉿的介電層HBL6上的洩漏阻擋層107。基於氧化鉿的介電層HBL6可以包括第一晶種層116A、第一氧化鉿層115A、第二晶種層116B和第二氧化鉿層115B。第一晶種層116A可以與第一電極101直接接觸。
第一晶種層116A和第二晶種層116B可以由相同的材料製成。第一晶種層116A和第二晶種層116B可以具有四方晶體結構。第一晶種層116A和第二晶種層116B可以由四方氧化鋯製成或包括四方氧化鋯。第一晶種層116A可以由未摻雜的四方氧化鋯製成或包括未摻雜的四方氧化鋯，並且第二晶種層116B可以包括其中設置或嵌入摻雜層104的四方氧化鋯或由其製成。未摻雜的四方氧化鋯不包括摻雜層104。
如上所述，摻雜層104可以設置在第二晶種層116B內或嵌入在第二晶種層116B內，但是可以不形成在第一晶種層116A內。第二氧化鉿層115B的結晶化可以通過第二晶種層116B來促進。第一晶種層116A和第二晶種層116B可以不斷增長地促進第一氧化鉿層115A的結晶化。
在第一晶種層116A與第一氧化鉿層115A之間，直接接觸介面I2可以位於第一晶種層116A和第一氧化鉿層115A的堆疊中。在第一氧化鉿層115A與第二晶種層116B之間，直接接觸介面I1可以位於第一氧化鉿層115A和第二晶種層116B的堆疊中。在第二晶種層116B與第二氧化鉿層115B之間，直接接觸介面I2可以位於第二晶種層116B和第二氧化鉿層115B的堆疊中。
參考圖6B，除了第三晶種層116C之外，電容器114B可以具有與圖5A的結構相似的結構。具體地，電容器114B可以包括第一電極101、介電層堆疊DE21、第二電極102以及設置在介電層堆疊DE21與第二電極102之間的熱源層103。
介電層堆疊DE21可以包括基於氧化鉿的介電層HBL7和形成在基於氧化鉿的介電層HBL7上的洩漏阻擋層107。基於氧化鉿的介電層HBL7可以包括第一晶種層116A、第一氧化鉿層115A、第二晶種層116B、第二氧化鉿層115B和第三晶種層116C。
第一晶種層116A、第二晶種層116B和第三晶種層116C可以由相同的材料形成。第一晶種層至第三晶種層161A、116B和116C可以具有四方晶體結構。
第一晶種層至第三晶種層116A、116B和116C可以由四方氧化鋯製成或包括四方氧化鋯。第二晶種層116B可以包括其中設置或嵌入摻雜層104的四方氧化鋯或由其製成，並且第一晶種層116A和第三晶種層116C可以由未摻雜的四方氧化鋯製成或包括未摻雜的四方氧化鋯。未摻雜的四方氧化鋯不包括摻雜層104。
如上所述，摻雜層104可以設置在第二晶種層116B內或嵌入在第二晶種層116B內，但是可以不形成在第一晶種層116A和第三晶種層116C中。可以通過第一晶種層116A和第二晶種層116B促進第一氧化鉿層115A的結晶化。可以通過第二晶種層116B和第三晶種層116C可以不斷增長地促進第二氧化鉿層115B的結晶化。
在一些實施例中，洩漏阻擋層107可以設置在第三晶種層116C內或嵌入在第三晶種層116C內。
直接接觸介面I2可以位於第一晶種層116A與第一氧化鉿層115A之間的堆疊中。直接接觸介面I1可以位於第一氧化鉿層115A與第二晶種層116B之間的堆疊中。直接接觸介面I2可以位於第二晶種層116B與第二氧化鉿層115B之間的堆疊中。直接接觸介面I1可以位於第二氧化鉿層115B與第三晶種層116C之間的堆疊中。
在一些實施例中，圖6A和圖6B的介電層堆疊DE20和DE21中的每個都還可以包括在洩漏阻擋層107與熱源層103之間的介面控制層（未示出）。介面控制層可以對應於在上述實施例中的介面控制層108。
參考圖7A，電容器115可以包括第一電極101、介電層堆疊DE22′、第二電極102以及設置在介電層堆疊DE22′與第二電極102之間的熱源層103。參考上述實施例，提供了第一電極101、洩漏阻擋層107、熱源層103和第二電極102的說明。
介電層堆疊DE22′可以包括基於氧化鉿的介電層HBL8′和洩漏阻擋層107。基於氧化鉿的介電層HBL8可以包括晶種層206、氧化鉿層205和摻雜層204。
晶種層206可以與第一電極101和氧化鉿層205直接接觸，並且因此有效地將氧化鉿層205結晶化為四方晶體結構。
直接接觸介面I2可以位於晶種層206與氧化鉿層205之間的堆疊中。
介電層堆疊DE22′可以包括其中氧化鉿層205和晶種層206彼此直接接觸的多層結構。介電層堆疊DE22可以包括一個或更多個直接接觸介面。
介電層堆疊DE22′可以具有包括直接接觸介面I2的多層結構，在該直接接觸介面I2處氧化鉿層205和晶種層206彼此直接接觸。當晶種層206包括四方氧化鋯時，晶種層206和氧化鉿層205的堆疊可以被稱為“Z-H堆疊”。直接接觸介面I2可以位於Z-H堆疊中。晶種層206和氧化鉿層205之間的直接接觸介面I2可以是四方晶體結構之間的直接接觸介面。
氧化鉿層205可以具有純四方晶體結構。
介電層堆疊DE22′還可以包括摻雜層204。摻雜層204可以不斷增長地促進氧化鉿層205的結晶化，並且不斷增長地抑制介電層堆疊DE22′的洩漏電流。摻雜層204可以是超薄的，並且可以設置在氧化鉿層205之內或嵌入在其中。摻雜層204可以不分離氧化鉿層205的結晶顆粒。換句話說，摻雜層204可以不分離氧化鉿層205的四方晶體結構。可以通過用摻雜劑摻雜氧化鉿層205來形成摻雜層204。摻雜層204可以與直接接觸介面I2間隔開以嵌入氧化鉿層205中。
當氧化鉿層205包括四方氧化鉿時，摻雜層204可以包括摻雜有摻雜劑的四方氧化鉿。在一個實施例中，摻雜層204的摻雜劑可以包括鋁（Al）或鈹（Be）。例如，摻雜層204可以包括摻雜鋁的四方氧化鉿或摻雜鈹的四方氧化鉿。
氧化鉿層205可以通過晶種層206和熱源層103結晶化為四方晶體結構。
摻雜層204可以具有比晶種層206和氧化鉿層205高的帶隙。
以這種方式，不僅摻雜層204可以進一步促進氧化鉿層205的結晶化，而且摻雜層204的高帶隙可以抑制電容器115的洩漏電流。
洩漏阻擋層107可以形成在氧化鉿層205與熱源層103之間。在一個實施例中，洩漏阻擋層107可以包括氧化鋁或氧化鈹。
在一些實施例中，洩漏阻擋層107可以被設置在氧化鉿層205的上表面內或嵌入其中。洩漏阻擋層107可以包括摻雜鋁的氧化鉿或摻雜鈹的氧化鉿。
圖7B是氧化鉿層205的詳細示圖。
參考圖7B，摻雜層204可以被設置在氧化鉿層205內或嵌入其中。可以將其中設置或嵌入摻雜層204的氧化鉿層205定義為未摻雜的下部氧化鉿層205L、摻雜層204和未摻雜的上部氧化鉿層205U。未摻雜的下部氧化鉿層205L、摻雜層204和未摻雜的上部氧化鉿層205U中的每個可以具有四方晶體結構。未摻雜的下部氧化鉿層205L、摻雜層204和未摻雜的上部氧化鉿層205U可以包括不分離而是連續的結晶顆粒205G。摻雜層204可以不分離未摻雜的下部氧化鉿層205L的結晶顆粒205G和未摻雜的上部氧化鉿層205U的結晶顆粒205G。未摻雜的下部氧化鉿層205L可以具有比未摻雜的上部氧化鉿層205U大的厚度（T21＞T22），並且摻雜層204的厚度可以比未摻雜的上部氧化鉿層205U和未摻雜的下部氧化鉿層205L小得多。摻雜層204可以位於未摻雜的下部氧化鉿層205L與未摻雜的上部氧化鉿層205U之間，並且具有不使未摻雜的下部氧化鉿層205L的結晶顆粒205G和未摻雜的上部氧化鉿層205U的結晶顆粒205G分離的超薄厚度。在一些實施例中，未摻雜的下部氧化鉿層205L和未摻雜的上部氧化鉿層205U可以具有相同的厚度。在一些實施例中，未摻雜的下部氧化鉿層205L的厚度可以小於未摻雜的上部氧化鉿層205U。
在一些實施例中，摻雜層204可以包括具有超小且不連續厚度的氧化鋁層。超小且不連續的厚度可以表示不使未摻雜的下部氧化鉿層205L的結晶顆粒205G和未摻雜的上部氧化鉿層205U的結晶顆粒205G分離的厚度。
未摻雜的下部氧化鉿層205L和未摻雜的上部氧化鉿層205U中的每個可以是未摻雜的四方氧化鉿，並且摻雜層204可以是摻雜的四方氧化鉿。摻雜層204可以包括作為摻雜劑的鋁或鈹。
如上所述，儘管摻雜層204包括摻雜劑，但是摻雜層204可以不是摻雜劑的氧化物層。例如，摻雜層204可以是摻雜鋁的四方氧化鉿而不是氧化鋁（Al2 O3 ）層。另外，摻雜層204可以是摻雜鈹的四方氧化鉿而不是氧化鈹層。
未摻雜的下部氧化鉿層205L、摻雜層204和未摻雜的上部氧化鉿層205U可以分別被稱為第一氧化鉿層、摻雜鋁的氧化鉿層和第二氧化鉿層。其中設置或嵌入摻雜層204的氧化鉿層205可以包括“H-AH-H堆疊”，其中第一氧化鉿層、摻雜鋁的氧化鉿層和第二氧化鉿層被順序地層疊。
參考圖8A，電容器115A可以包括第一電極101、介電層堆疊DE22、第二電極102以及設置在介電層堆疊DE22與第二電極102之間的熱源層103。可以參考上述實施例提供第一電極101、洩漏阻擋層107、熱源層103和第二電極102的說明。
介電層堆疊DE22可以包括基於氧化鉿的介電層HBL8和洩漏阻擋層107。基於氧化鉿的介電層HBL8可以包括第一晶種層206A、氧化鉿層205、摻雜層204和第二晶種層206B。摻雜層204可以設置在氧化鉿層205內或嵌入在氧化鉿層205內。
第一晶種層206A和第二晶種層206B可以與氧化鉿層205直接接觸，並因此有效地將氧化鉿層205結晶化為四方晶體結構。
直接接觸介面I2可以位於第一晶種層206A與氧化鉿層205之間的堆疊中。直接接觸介面I1可以位於氧化鉿層205與第二晶種層206B之間的堆疊中。
介電層堆疊DE22可以包括多層結構，其中氧化鉿層205與第一晶種層206A和第二晶種層206B彼此直接接觸。介電層堆疊DE22可以包括一個或更多個直接接觸介面。
介電層堆疊DE22可以具有包括直接接觸介面I1和I2的多層結構，在直接接觸介面I1和I2處氧化鉿層205與第一晶種層206A和第二晶種層206B分別彼此直接接觸。當第一晶種層206A包括四方氧化鋯時，第一晶種層206A和氧化鉿層205的堆疊可以被稱為“Z-H堆疊”，並且氧化鉿層205和第二晶種層206B的堆疊可以被稱為“H-Z堆疊”。直接接觸介面I2可以位於Z-H堆疊中，並且直接接觸介面I1可以位於H-Z堆疊中。直接接觸介面I1和I2的每個可以是四方晶體結構之間的直接接觸介面。
氧化鉿層205可以具有純四方晶體結構。
介電層堆疊DE22還可以包括摻雜層204。摻雜層204可以不斷增長地促進氧化鉿層205的結晶化，並不斷增長地抑制介電層堆疊DE22的洩漏電流。摻雜層204可以是超薄的並且可以被嵌入氧化鉿層205中。摻雜層204可以不分離氧化鉿層205的結晶顆粒。換句話說，摻雜層204可以不分離氧化鉿層205的四方晶體結構。可以通過用摻雜劑摻雜氧化鉿層205來形成摻雜層204。
當氧化鉿層205包括四方氧化鉿時，摻雜層204可以包括摻雜有摻雜劑的四方氧化鉿。在一個實施例中，摻雜層204的摻雜劑可以包括鋁（Al）或鈹（Be）。例如，摻雜層204可以包括摻雜鋁的四方氧化鉿或摻雜鈹的四方氧化鉿。
氧化鉿層205可以通過第一和第二晶種層206A和206B以及熱源層103結晶化為四方晶體結構。
摻雜層204可以具有比第一晶種層206A和第二晶種層206B以及氧化鉿層205高的帶隙。
以這種方式，不僅摻雜層204可以不斷增長地促進氧化鉿層205的結晶化，而且摻雜層204的高帶隙可以抑制電容器115A的洩漏電流。
洩漏阻擋層107可以被形成在第二晶種層206B與熱源層103之間。在一個實施例中，洩漏阻擋層107可以包括氧化鋁或氧化鈹。
在一些實施例中，洩漏阻擋層107可以設置在第二晶種層206B的上表面內或嵌入在其中。在一個實施例中，洩漏阻擋層107可以由摻雜鋁的氧化鋯或摻雜鈹的氧化鋯製成或包括摻雜鋁的氧化鋯或摻雜鈹的氧化鋯。
參考圖8B，電容器115B可以類似於圖8A的電容器115A。在下文中，可以省略重複元件的詳細描述。
電容器115B可以包括第一電極101、介電層堆疊DE23、第二電極102以及設置在介電層堆疊DE23與第二電極102之間的熱源層103。介電層堆疊DE23可以包括基於氧化鉿的介電層HBL8和形成在基於氧化鉿的介電層上的洩漏阻擋層107。介電層堆疊DE23還可以包括設置在洩漏阻擋層107與熱源層103之間的介面控制層108。
參考圖8C，電容器115C可以類似於圖8A的電容器115A。在下文中，可以省略重複部件的詳細描述。
電容器115C可以包括第一電極101、介電層堆疊DE24、第二電極以及設置在介電層堆疊與第二電極102之間的熱源層103。介電層堆疊DE24可以包括基於氧化鉿的介電層HBL9和形成在基於氧化鉿的介電層上的洩漏阻擋層107。
基於氧化鉿的介電層HBL9可以包括第一晶種層206A、第一氧化鉿層205A、摻雜層204、第二晶種層206B和第二氧化鉿層205B。第二氧化鉿層205B可以位於第二晶種層206B與洩漏阻擋層107之間。直接接觸介面I2可以位於第一晶種層206A與第一氧化鉿層205A之間的堆疊中。直接接觸介面I1可以位於第一氧化鉿層205A與第二晶種層206B之間的堆疊中。直接接觸介面I2可以位於第二晶種層206B與第二氧化鉿層205B之間的堆疊中。
第一氧化鉿層205A和第二氧化鉿層205B可以由相同的材料形成。第一氧化鉿層205A和第二氧化鉿層205B可以具有四方晶體結構。第一氧化鉿層205A和第二氧化鉿層205B可以包括四方氧化鉿。第一氧化鉿層205A可以包括其中設置或嵌入摻雜層204的四方氧化鉿，而第二氧化鉿層205B可以包括未摻雜的四方氧化鉿。在未摻雜的四方氧化鉿中不存在摻雜層204。
如上所述，摻雜層204可以設置在第一氧化鉿層205A內或嵌入在其中，但可以不形成在第二氧化鉿層205B中。第二氧化鉿層205B可以極大地增大介電層堆疊DE24的電容。
參考圖8D，除了介面控制層108之外，電容器115D可以類似於圖8C的電容器115C。在下文中，可以省略重複元件的詳細描述。
電容器115D可以包括第一電極101、介電層堆疊DE25、第二電極102以及設置在介電層堆疊DE25與第二電極102之間的熱源層103。介電層堆疊DE25可以包括基於氧化鉿的介電層HBL9和形成在基於氧化鉿的介電層HBL9上的洩漏阻擋層107。
基於氧化鉿的介電層HBL9可以包括第一晶種層206A、具有嵌入其中的摻雜層204的第一氧化鉿層205A、第二晶種層206B和第二氧化鉿層205B。介電層堆疊DE25還可以包括設置在洩漏阻擋層107與熱源層103之間的介面控制層108。
參考圖9A，電容器116A可以包括第一電極101、介電層堆疊DE26、第二電極102以及設置在介電層堆疊DE26與第二電極102之間的熱源層103。
介電層堆疊DE26可以包括基於氧化鉿的介電層HBL10和形成在基於氧化鉿的介電層HBL10上的洩漏阻擋層107。
基於氧化鉿的介電層HBL10可以包括第一晶種層216A、第一氧化鉿層215A、第二晶種層216B、具有摻雜層204嵌入其中的第二氧化鉿層215B和第三晶種層216C的堆疊。
第一氧化鉿層215A可以包括未摻雜的四方氧化鉿。第一氧化鉿層215A可以具有比第二氧化鉿層215B小的厚度。
第一晶種層216A和第一氧化鉿層215A可以彼此直接接觸。第一晶種層216A可以與第一電極101和第一氧化鉿層215A直接接觸。第二氧化鉿層215B可以與第二晶種層216B和第三晶種層216C直接接觸。第二氧化鉿層215B可以與第二晶種層216B直接接觸。直接接觸介面I2可以位於第一晶種層216A與第一氧化鉿層215A之間的堆疊中。直接接觸介面I1可以位於第一氧化鉿層215A與第二晶種層216B之間的堆疊中。直接接觸介面I2可以位於第二晶種層216B與第二氧化鉿層215B之間的堆疊中。直接接觸介面I1可以位於第二氧化鉿層215B與第三晶種層216C之間的堆疊中。
參考圖9B，除了附加的介面控制層108之外，電容器116B可以類似於圖9A的電容器116A。在下文中，可以省略重複元件的詳細描述。
電容器116B可以包括第一電極101、介電層堆疊DE27、第二電極以及設置在介電層堆疊DE27與第二電極102之間的熱源層103。介電層堆疊DE27可以包括基於氧化鉿的介電層HBL10和形成在基於氧化鉿的介電層HBL10上的洩漏阻擋層107。基於氧化鉿的介電層HBL10可以包括第一晶種層216A、第一氧化鉿層215A、第二晶種層216B、第二氧化鉿層215B、摻雜層204和第三晶種層216C的堆疊。介電層堆疊DE27還可以包括設置在洩漏阻擋層107與熱源層103之間的介面控制層108。
參考圖9C，除了附加的第三氧化鉿層215C之外，電容器116C可以類似於圖9A的電容器116A。在下文中，可以省略重複元件的詳細描述。
電容器116C可以包括第一電極101、介電層堆疊DE28、第二電極102以及設置在介電層堆疊DE28與第二電極102之間的熱源層103。介電層堆疊DE28可以包括基於氧化鉿的介電層HBL11和形成在基於氧化鉿的介電層HBL11上的洩漏阻擋層107。基於氧化鉿的介電層HBL11可以包括第一晶種層216A、第一氧化鉿層215A、第二晶種層216B、具有嵌入其中的摻雜層204的第二氧化鉿層215B、第三晶種層216C和第三氧化鉿層215C的堆疊。第三氧化鉿層215C可以位於第三晶種層216C與洩漏阻擋層107之間。
直接接觸介面I2可以位於第一晶種層216A與第一氧化鉿層215A之間的堆疊中。直接接觸介面I1可以位於第一氧化鉿層215A與第二晶種層216B之間的堆疊中。直接接觸介面I2可以位於第二晶種層216B與第二氧化鉿層215B之間的堆疊中。直接接觸介面I1可以位於第二氧化鉿層215B與第三晶種層216C之間的堆疊中。直接接觸介面I2可以位於第三晶種層216C與第三氧化鉿層215C之間的堆疊中。
第一氧化鉿層215A、第二氧化鉿層215B和第三氧化鉿層215C可以由相同的材料形成。第一氧化鉿層215A、第二氧化鉿層215B和第三氧化鉿層215C可以具有四方晶體結構。第一氧化鉿層215A、第二氧化鉿層215B和第三氧化鉿層215C可以包括四方氧化鉿。第一氧化鉿層215A和第三氧化鉿層215C可以包括未摻雜的四方氧化鉿。在未摻雜的四方氧化鉿中不存在摻雜層204。
如上所述，摻雜層204可以設置在第二氧化鉿層215B內或嵌入其中，但可以不形成在第一氧化鉿層215A和第三氧化鉿層215C中。第三氧化鉿層215C可以極大地增大介電層堆疊DE28的電容。
參考圖9D，除了附加的介面控制層108之外，電容器116D可以類似於圖9C的電容器116C。在下文中，可以省略重複元件的詳細描述。
電容器116D可以包括第一電極101、介電層堆疊DE29、第二電極102以及設置在介電層堆疊DE29與第二電極102之間的熱源層103。介電層堆疊DE29可以包括基於氧化鉿的介電層HBL11和形成在基於氧化鉿的介電層上的洩漏阻擋層107。基於氧化鉿的介電層HBL11可以包括第一晶種層216A、第一氧化鉿層215A、第二晶種層216B、具有嵌入其中的摻雜層204的第二氧化鉿層215B、第三晶種層216C和第三氧化鉿層215C的堆疊。第三氧化鉿層215C可以位於第三晶種層216C與洩漏阻擋層107之間。
介電層堆疊DE29還可以包括設置在洩漏阻擋層107與熱源層103之間的介面控制層108。
參考圖10A，電容器117A可以包括第一電極101、介電層堆疊DE30、第二電極102以及設置在介電層堆疊DE30與第二電極102之間的熱源層103。介電層堆疊DE30可以包括基於氧化鉿的介電層HBL12和形成在基於氧化鉿的介電層HBL12上的洩漏阻擋層107。基於氧化鉿的介電層HBL12可以包括第一氧化鉿層225A、第一晶種層226A、第二氧化鉿層225B和第二晶種層226B。第一氧化鉿層225A可以位於第一電極101與第一晶種層226A之間。
直接接觸介面I1可以位於第一氧化鉿層225A與第一晶種層226A之間的堆疊中。直接接觸介面I2可以位於第一晶種層226A與第二氧化鉿層225B之間的堆疊中。直接接觸介面I1可以位於第二氧化鉿層225B與第二晶種層226B之間的堆疊中。
第一氧化鉿層225A和第二氧化鉿層225B可以由相同的材料形成。第一氧化鉿層225A和第二氧化鉿層225B可以具有四方晶體結構。第一氧化鉿層225A和第二氧化鉿層225B可以包括四方氧化鉿。第一氧化鉿層225A可以包括未摻雜的四方氧化鉿。在未摻雜的四方氧化鉿中不存在摻雜層204。
摻雜層204可以設置在第二氧化鉿層225B內或嵌入其中，但是可以不形成在第一氧化鉿層225A中。第二氧化鉿層225B可以具有比第一氧化鉿層225A大的厚度。
參考圖10B，除了第三氧化鉿層225C之外，電容器117B可以類似於圖10A的電容器117A。在下文中，可以省略重複元件的詳細描述。
電容器117B可以包括第一電極101、介電層堆疊DE31、第二電極以及設置在介電層堆疊DE31與第二電極102之間的熱源層103。介電層堆疊DE31可以包括基於氧化鉿的介電層HBL13和形成在基於氧化鉿的介電層上的洩漏阻擋層107。基於氧化鉿的介電層HBL13可以包括第一氧化鉿層225A、第一晶種層226A、第二氧化鉿層225B、第二晶種層226B和第三氧化鉿層225C。第三氧化鉿層225C可以位於第二晶種層226B與洩漏阻擋層107之間。
直接接觸介面I1可以位於第一氧化鉿層225A與第一晶種層226A之間的堆疊中。直接接觸介面I2可以位於第一晶種層226A與第二氧化鉿層225B之間的堆疊中。直接接觸介面I1可以位於第二氧化鉿層225B與第二晶種層226B之間的堆疊中。直接接觸介面I2可以位於第二晶種層226B與第三氧化鉿層225C之間的堆疊中。
第一氧化鉿層225A、第二氧化鉿層225B和第三氧化鉿層225C可以由相同的材料形成。第一氧化鉿層225A、第二氧化鉿層225B和第三氧化鉿層225C可以具有四方晶體結構。第一氧化鉿層225A、第二氧化鉿層225B和第三氧化鉿層225C可以包括四方氧化鉿。第一和第三氧化鉿層225A和225C可以包括未摻雜的四方氧化鉿。在未摻雜的四方氧化鉿中不存在摻雜層204。
摻雜層204可以設置在第二氧化鉿層225B內或嵌入在其中，但是可以不形成在第一氧化鉿層225A和第三氧化鉿層225C中。
在一些實施例中，圖10A和圖10B的結構還可以包括在洩漏阻擋層107與熱源層103之間的介面控制層（未示出）。
參考圖11A，電容器118A可以包括第一電極101、介電層堆疊DE32、第二電極102以及設置在介電層堆疊DE32與第二電極102之間的熱源層103。
介電層堆疊DE32可以包括基於氧化鉿的介電層HBL14和形成在基於氧化鉿的介電層HBL14上的洩漏阻擋層107。基於氧化鉿的介電層HBL14可以包括第一晶種層236A、第一氧化鉿層235A、摻雜層234、第二晶種層236B和第二氧化鉿層235B。當第一晶種層236A和第二晶種層236B包括四方氧化鋯時，第一晶種層236A和第一氧化鉿層235A可以是第一Z-H堆疊，並且第二晶種層236B和第二氧化鉿層235B可以是第二Z-H堆疊。因此，基於氧化鉿的介電層HBL14可以包括第一Z-H堆疊、第二Z-H堆疊以及在第一Z-H堆疊與第二Z-H堆疊之間的摻雜層234。
直接接觸介面I2可以位於第一晶種層236A與第一氧化鉿層235A之間的堆疊中。直接接觸介面I2可以位於第二晶種層236B與第二氧化鉿層235B之間的堆疊中。直接接觸介面I1可以位於第一氧化鉿層235A與第二晶種層236B之間的堆疊中。
摻雜層234可以位於第一氧化鉿層235A與第二晶種層236B之間。換句話說，摻雜層234可以不使第一氧化鉿層235A的結晶顆粒和第二晶種層236B的結晶顆粒分離。第一氧化鉿層235A和第二晶種層236B可以具有相同的厚度，並且摻雜層234可以具有比第一氧化鉿層235A和第二晶種層236B小得多的厚度。
摻雜層234可以設置在第二晶種層236B內或嵌入在其中。換句話說，摻雜層234可以設置在第二晶種層236B的與第一氧化鉿層235A接觸的最下表面內或嵌入在其中。摻雜層234可以與直接接觸介面I1接觸以被嵌入第二晶種層236B中。摻雜層234可以是摻雜鋁的四方氧化鋯或摻雜鈹的四方氧化鋯。
在一些實施例中，摻雜層234可以設置在第一氧化鉿層235A的最上表面內或嵌入在其中。因此，摻雜層234可以是摻雜鋁的四方氧化鉿或摻雜鈹的四方氧化鉿。摻雜層234可以與直接接觸介面I1接觸以被嵌入第一氧化鉿層235A中。
參考圖11B，電容器118B可以包括第一電極101、介電層堆疊DE33、第二電極以及設置在介電層堆疊DE33與第二電極102之間的熱源層103。
介電層堆疊DE33可以包括基於氧化鉿的介電層HBL15和形成在基於氧化鉿的介電層HBL15上的洩漏阻擋層107。基於氧化鉿的介電層HBL15可以包括第一氧化鉿層245A、第一晶種層246A、第二氧化鉿層245B、摻雜層234、第二晶種層246B和第三氧化鉿層245C。當第一晶種層246A和第二晶種層246B包括四方氧化鋯時，第一晶種層246A和第二氧化鉿層245B可以是第一Z-H堆疊，並且第二晶種層246B和第三氧化鉿層245C可以是第二Z-H堆疊。因此，基於氧化鉿的介電層HBL15可以包括第一氧化鉿層245A、第一Z-H堆疊、第二Z-H堆疊以及在第一Z-H堆疊與第二Z-H堆疊之間的摻雜層234。
直接接觸介面I1可以位於第一氧化鉿層245A與第一晶種層246A之間的堆疊中。直接接觸介面I2可以位於第一晶種層246A與第二氧化鉿層245B之間的堆疊中。直接接觸介面I2可以位於第二晶種層246B與第三氧化鉿層245C之間的堆疊中。直接接觸介面I1可以位於第二氧化鉿層245B與第二晶種層246B之間的堆疊中。
第一氧化鉿層245A可以位於第一電極101與第一晶種層246A之間。
摻雜層234可以位於第二氧化鉿層245B與第二晶種層246B之間。換句話說，摻雜層234可以不使第二氧化鉿層245B的結晶顆粒和第二晶種層246B的結晶顆粒分離。
摻雜層234可以設置在第二晶種層246B內或嵌入在其中。換句話說，摻雜層234可以設置在第二晶種層246B的與第二氧化鉿層245B接觸的最下表面內或嵌入在其中。因此，摻雜層234可以是摻雜鋁的四方氧化鋯或摻雜鈹的四方氧化鋯。
在一些實施例中，摻雜層234可以設置在第二氧化鉿層245B的最上表面內或嵌入在其中。因此，摻雜層234可以是摻雜鋁的四方氧化鉿或摻雜鈹的四方氧化鉿。
參考圖11C，電容器118C可以包括第一電極101、介電層堆疊DE34、第二電極102以及設置在介電層堆疊DE34與第二電極102之間的熱源層103。
介電層堆疊DE34可以包括基於氧化鉿的介電層HBL16和形成在基於氧化鉿的介電層HBL16上的洩漏阻擋層107。基於氧化鉿的介電層HBL16可以包括第一氧化鉿層245A、第一晶種層246A、第二氧化鉿層245B、摻雜層234、第二晶種層246B、第三氧化鉿層245C、第三氧化鉿層245C和第三晶種層246C。當第一晶種層至第三晶種層246A、246B和246C包括四方氧化鋯時，第一晶種層246A和第二氧化鉿層245B可以是第一Z-H堆疊，並且第二晶種層246B和第三氧化鉿層245C可以是第二Z-H堆疊。因此，基於氧化鉿的介電層HBL16可以包括第一氧化鉿層245A、第一Z-H堆疊、摻雜層234、第二Z-H堆疊和第三晶種層246C的堆疊。
直接接觸介面I1可以位於第一氧化鉿層245A與第一晶種層246A之間的堆疊中。直接接觸介面I2可以位於第一晶種層246A與第二氧化鉿層245B之間的堆疊中。直接接觸介面I2可以位於第二晶種層246B與第三氧化鉿層245C之間的堆疊中。直接接觸介面I1可以位於第三氧化鉿層245C與第三晶種層246C之間的堆疊中。直接接觸介面I1可以位於第二氧化鉿層245B與第二晶種層246B之間的堆疊中。
第三晶種層246C可以位於第三氧化鉿層245C與洩漏阻擋層107之間。
摻雜層234可以位於第二氧化鉿層245B與第二晶種層246B之間。換句話說，摻雜層234可以不使第二氧化鉿層245B的結晶顆粒和第二晶種層246B的結晶顆粒分離。
摻雜層234可以設置在第二晶種層246B內或嵌入在其中。換句話說，摻雜層234可以設置在第二晶種層246B的與第二氧化鉿層245A接觸的最下表面內或嵌入在其中。因此，摻雜層234可以是摻雜鋁的四方氧化鋯或摻雜鈹的四方氧化鋯。
在一些實施例中，摻雜層234可以設置在第二氧化鉿層245B的最上表面內或嵌入在其中。因此，摻雜層234可以是摻雜鋁的四方氧化鉿或摻雜鈹的四方氧化鉿。
在一些實施例中，圖11A至圖11D的結構還可以包括形成在洩漏阻擋層107與熱源層103之間的介面控制層（未示出）。
參考圖12A，電容器119A可以包括第一電極101、介電層堆疊DE35、第二電極102以及設置在介電層堆疊DE35與第二電極102之間的熱源層103。
介電層堆疊DE35可以包括基於氧化鉿的介電層HBL17和形成在基於氧化鉿的介電層HBL17上的洩漏阻擋層107。基於氧化鉿的介電層HBL17可以包括第一氧化鉿層255A、第一晶種層256A、摻雜層254、第二氧化鉿層255B和第二晶種層256B。當第一晶種層256A和第二晶種層256B包括四方氧化鋯時，第一氧化鉿層255A和第一晶種層256A可以是第一H-Z堆疊，並且第二氧化鉿層255B和第二晶種層256B可以是第二H-Z堆疊。因此，基於氧化鉿的介電層HBL17可以包括第一H-Z堆疊、第二H-Z堆疊以及在第一H-Z堆疊與第二H-Z堆疊之間的摻雜層254。
直接接觸介面I1可以位於第一氧化鉿層255A與第一晶種層256A之間的堆疊中。直接接觸介面I1可以位於第二氧化鉿層255B與第二晶種層256B之間的堆疊中。直接接觸介面I2可以位於第一晶種層256A與第二氧化鉿層255B之間的堆疊中。
摻雜層254可以位於第一晶種層256A與第二氧化鉿層255B之間。換句話說，摻雜層254可以不使第一晶種層256A的結晶顆粒和第二氧化鉿層255B的結晶顆粒分離。第一晶種層256A和第二氧化鉿層255B可以具有相同的厚度，並且摻雜層254可以具有比第一晶種層256A和第二氧化鉿層255B小得多的厚度。
摻雜層254可以設置在第一晶種層256A內或嵌入在其中。換句話說，摻雜層254可以設置在第一晶種層256A的與第二氧化鉿層255B接觸的最上表面內或嵌入在其中。因此，摻雜層254可以是摻雜鋁的四方氧化鋯或摻雜鈹的四方氧化鋯。
在一些實施例中，摻雜層254可以設置在第二氧化鉿層255B的最下表面內或嵌入在其中。因此，摻雜層254可以是摻雜鋁的四方氧化鉿或摻雜鈹的四方氧化鉿。
參考圖12B，電容器119B可以包括第一電極101、介電層堆疊DE36、第二電極102以及設置在介電層堆疊DE36與第二電極102之間的熱源層103。
介電層堆疊DE36可以包括基於氧化鉿的介電層HBL18和形成在基於氧化鉿的介電層HBL18上的洩漏阻擋層107。基於氧化鉿的介電層HBL18可以包括第一晶種層266A、第一氧化鉿層265A、第二晶種層266B、摻雜層254、第二氧化鉿層265B、第二晶種層266B和第三氧化鉿層265C。當第一晶種層266A、第二晶種層266B和第三晶種層266C包括四方氧化鋯時，第一氧化鉿層265A和第二晶種層266B可以是第一H-Z堆疊，並且第二氧化鉿層265B和第三晶種層266C可以是第二H-Z堆疊。因此，基於氧化鉿的介電層HBL18可以包括第一晶種層266A、第一H-Z堆疊、摻雜層254、第二H-Z堆疊和第三氧化鉿層265C。
直接接觸介面I2可以位於第一晶種層266A與第一氧化鉿層265A之間的堆疊中。直接接觸介面I1可以位於第一氧化鉿層265A與第二晶種層266B之間的堆疊中。直接接觸介面I1可以位於第二氧化鉿層265B與第三晶種層266C之間的堆疊中。直接接觸介面I2可以位於第二晶種層266B與第三氧化鉿層265C之間的堆疊中。直接接觸介面I2可以位於第二晶種層266B與第二氧化鉿層265B之間的堆疊中。
摻雜層254可以位於第一晶種層256A與第二氧化鉿層255B之間。換句話說，摻雜層254可以不使第一晶種層256A的結晶顆粒和第二氧化鉿層255B的結晶顆粒分離。
摻雜層254可以設置在第二晶種層266B內或嵌入在其中。換句話說，摻雜層254可以設置在第二晶種層266B的與第二氧化鉿層265B接觸的頂表面內或嵌入在其中。因此，摻雜層254可以是摻雜鋁的四方氧化鋯或摻雜鈹的四方氧化鋯。
在一些實施例中，摻雜層254可以設置在第二氧化鉿層265B的底表面內或嵌入在其中。因此，摻雜層254可以是摻雜鋁的四方氧化鉿或摻雜鈹的四方氧化鉿。
在一些實施例中，圖12A和圖12B的結構還可以包括形成在洩漏阻擋層107與熱源層103之間的介面控制層（未示出）。
參考圖13A，電容器120A可以包括第一電極101、介電層堆疊DE37、第二電極102以及設置在介電層堆疊DE37與第二電極102之間的熱源層103。
介電層堆疊DE37可以包括互混材料IMH和形成在互混材料IMH上的洩漏阻擋層107。互混材料IMH可以是其中互混有四方氧化鉿層和晶種層的化合物，作為基於氧化鉿的介電層。例如，互混材料IMH可以包括其中互混有四方氧化鉿和四方氧化鋯的鋯鉿氧化物（Hfx Zr1-x O，x＝0.1至0.9）。互混材料IMH可以具有純四方晶體結構。
在一個實施例中，圖13A的介電層堆疊DE37還可以包括形成在洩漏阻擋層107與熱源層103之間的介面控制層（未示出）。介面控制層可以對應於上述實施例中所示的介面控制層108。
參考圖13B，電容器120B可以包括第一電極101、介電層堆疊DE38、第二電極102以及設置在介電層堆疊DE38與第二電極102之間的熱源層103。
介電層堆疊DE38可以包括第一互混材料IMH1和第二互混材料IMH2。第一互混材料IMH1和第二互混材料IMH2中的每個可以是其中互混有四方氧化鉿層和晶種層的化合物。例如，第一互混材料IMH1和第二互混材料IMH2中的每個可以包括其中互混有四方氧化鉿層和四方氧化鋯的鋯鉿氧化物（Hfx Zr1-x O，x＝0.1至0.9）。第一互混材料IMH1和第二互混材料IMH2可以具有純四方晶體結構。
介電層堆疊DE38還可以包括在第一互混材料IMH1與第二互混材料IMH2之間的第一洩漏阻擋層107A。介電層堆疊DE38還可以包括在第二互混材料IMH2與熱源層103之間的第二洩漏阻擋層107B。第一洩漏阻擋層107A和第二洩漏阻擋層107B可以由相同的材料形成。第一洩漏阻擋層107A和第二洩漏阻擋層107B的厚度可以比第一互混材料IMH1和第二互混材料IMH2的厚度小得多。第一洩漏阻擋層107A和第二洩漏阻擋層107B中的每個可以包括含鋁材料或含鈹材料。
在一個實施例中，圖13B的介電層堆疊DE38還可以包括在第二洩漏阻擋層107B與熱源層103之間的介面控制層（未示出）。介面控制層可以對應於上述實施例中的介面控制層108。
圖14A和圖14B是示出用於形成電容器的方法的示例的截面圖。
參考圖14A，可以在基板10上形成第一電極11，並且可以在第一電極11上形成初始氧化鉿層12′。可以通過第一原子層沉積（ALD）工藝來沉積初始氧化鉿層12′。例如，在其上形成有第一電極11的基板10被裝載到原子層沉積室中之後，可以在初始氧化鉿層12′上執行沉積工藝。
初始氧化鉿層12′可以包括非晶結構、單斜晶體結構或混合晶體結構，其中，非晶結構和單斜晶體結構被均勻或不均勻地混合。
如上所述，初始氧化鉿層12′可以被形成為具有非四方晶體結構。
隨後，可以在初始氧化鉿層12′上形成晶種層13。晶種層13可以包括氧化鋯。晶種層13可以通過第二ALD工藝形成。晶種層13可以具有比初始氧化鉿層12′大的厚度。如以上實施例中所述，可以在晶種層13中嵌入或不嵌入摻雜層。
在形成晶種層13之後，初始氧化鉿層12′可以維持初始晶體結構而沒有相變。取決於晶種層13的沉積溫度，初始氧化鉿層12′可以不被結晶化為四方晶體結構。
如圖14B所示，可以在晶種層13上形成熱源層14。熱源層14可以在初始氧化鉿層12′可以被結晶化為四方晶體結構的溫度下形成。熱源層14可以攜帶足以提供初始氧化鉿層12′的相變的熱能。熱源層14可以在大約500℃或更低的低溫下通過第三ALD工藝來形成。例如，當沉積熱源層14時，可以向基板10提供低溫熱能，並且由於存在晶種層13以及提供給基板10的低溫熱能，初始氧化鉿層12′可以被結晶化為四方晶體結構。晶種層13也可以通過提供給基板10的低溫熱能而被結晶化為四方晶體結構。
儘管未示出，但是可以在形成熱源層14之後在熱源層14上形成第二電極。
圖15A和圖15B是示出用於形成電容器的方法的另一示例的截面圖。
參考圖15A，可以在基板10上形成第一電極11，可以在第一電極11上形成晶種層13，並且可以通過第一原子層沉積（ALD）來沉積晶種層13。例如，在其上形成有第一電極11的基板10被裝載到原子層沉積室中之後，可以在晶種層13上執行沉積工藝。晶種層13可以由四方氧化鋯製成或包括四方氧化鋯。
初始氧化鉿層12′可以形成在晶種層13上。可以通過第二ALD工藝來沉積初始氧化鉿層12′。初始氧化鉿層12′可以包括非晶結構、單斜晶體結構或混合晶體結構，其中非晶結構和單斜晶體結構被均勻或不均勻地混合。
如上所述，初始氧化鉿層12′可以被形成為具有非四方晶體結構。
儘管初始氧化鉿層12′被沉積在晶種層13上，但是初始氧化鉿層12′可以維持初始晶體結構而沒有相變。晶種層13可以具有比初始氧化鉿層12′大的厚度。如以上實施例中所述，摻雜層可以設置在晶種層13內或嵌入在其中，或不設置或嵌入在其中。
如圖15B所示，可以在初始氧化鉿層12′上形成熱源層14。熱源層14可以在初始氧化鉿層12′可以被結晶化為四方晶體結構的溫度下形成。熱源層14可以將熱能攜帶到初始氧化鉿層12′，以引起初始氧化鉿層12′的相變。可以在大約500℃或更低的低溫下通過第二ALD工藝形成熱源層14。例如，當沉積熱源層14時，可以向基板10提供低溫熱能，並且由於存在晶種層13以及提供給基板10的低溫熱能，初始氧化鉿層12′可以被結晶化為四方晶體結構。晶種層13也可以通過提供給基板10的低溫熱能而被結晶化為四方晶體結構。
儘管未示出，但是可以在形成熱源層14之後在熱源層14上形成第二電極。
如圖14A至圖15B所示，當形成熱源層14時，可以在通過晶種層13促進初始氧化鉿層12′的結晶化（參考附圖標記“13S”）的同時，將初始氧化鉿層12′結晶化為四方氧化鉿層12。
氧化鉿層12的結晶化程度可以取決於熱源層14的厚度。熱源層14的厚度可以例如在20Å至60Å的範圍內。
如上所述，當沉積熱源層14時，初始氧化鉿層12′可以通過晶種層13被充分結晶化為四方晶體結構。
晶種層13和初始氧化鉿層12′的堆疊可以通過各種方法獲得。例如，可以在兩個初始氧化鉿層12′之間形成單個晶種層13。可以在兩個晶種層13之間形成單個初始氧化鉿層12′。可以交替地層疊多個晶種層13和多個初始氧化鉿層12′。
圖16A和圖16B是示出用於形成電容器的方法的另一示例的截面圖。
參考圖16A，可以在基板10上形成第一電極11，並且可以在第一電極11上依序地形成第一初始氧化鉿層12A、晶種層13和第二初始氧化鉿層12B。可以通過原子層沉積（ALD）來沉積第一初始氧化鉿層12A、晶種層13和第二初始氧化鉿層12B。例如，在其上形成有第一電極11的基板10被裝載到原子層沉積室中之後，可以依序地執行第一初始氧化鉿層12A、晶種層13和第二初始氧化鉿層12B的原子層沉積。晶種層13可以具有比第一和第二初始氧化鉿層12A和12B大的厚度。如以上實施例中所述，可以在晶種層13中嵌入或不嵌入摻雜層。
第一初始氧化鉿層12A和第二初始氧化鉿層12B可以包括非晶結構、單斜晶體結構或混合晶體結構，其中非晶結構和單斜晶體結構被均勻或不均勻地混合。
如上所述，第一初始氧化鉿層12A和第二初始氧化鉿層12B可以被形成為具有非四方晶體結構。晶種層13可以具有四方晶體結構。
如圖16B所示，可以在第二初始氧化鉿層12B上形成熱源層14。熱源層14可以在第一初始氧化鉿層12A和第二初始氧化鉿層12B可以被結晶化為四方晶體結構的溫度下形成。熱源層14可以攜帶足以引起第一初始氧化鉿層12A和第二初始氧化鉿層12B的相變的熱能。熱源層14可以通過大約500℃或更低的低溫ALD形成。因此，當沉積熱源層14時，可以向基板10提供低溫熱能，並且可以通過提供給基板10的的低溫熱能和晶種層13來將第一初始氧化鉿層12A和第二初始氧化鉿層12B結晶化為四方晶體結構。晶種層13也可以通過提供給基板10的低溫熱能而被結晶化為四方晶體結構。
儘管未示出，但是可以在形成熱源層14之後在熱源層14上形成第二電極。
如圖16A和圖16B所示，當形成熱源層14時，可以在通過晶種層13促進第一初始氧化鉿層12A和第二初始氧化鉿層12B的結晶化（參考附圖標記“13S”）的同時，將第一初始氧化鉿層12A和第二初始氧化鉿層12B結晶化為四方氧化鉿層12。
在圖14A至圖16B中，熱源層14可以具有高拉伸應力。例如，熱源層14可以具有0.5GPa至2.0GPa的拉伸應力。高拉伸應力可以促進四方氧化鉿層12的結晶化。
圖17A和圖17B是示出圖14A至圖16B中的用於形成晶種層13的方法的示例的流程圖。晶種層13可以是氧化鋯層，並且氧化鋯層可以通過原子層沉積（ALD）形成。晶種層13可以對應於圖2B的晶種層106。換句話說，摻雜層可以設置在晶種層13內或嵌入在其中。晶種層13可以包括“Z-AZ-Z堆疊”，其中第一氧化鋯層、摻雜鋁的氧化鋯層和第二氧化鋯層被依序地層疊。Z-AZ-Z堆疊不同於其中第一氧化鋯層、氧化鋁層和第二氧化鋯層被順序地層疊的Z-A-Z堆疊。在Z-AZ-Z堆疊中，第一氧化鋯層的結晶顆粒和第二氧化鋯層的結晶顆粒不被摻雜鋁的氧化鋯層分離。然而，在Z-A-Z堆疊中，第一氧化鋯層的結晶顆粒和第二氧化鋯層的結晶顆粒被氧化鋁層分離。
可以參考圖17A描述用於在Z-AZ-Z堆疊中執行原子層沉積的方法。
可以通過在250℃至380℃下重複多個迴圈來執行Z-AZ-Z堆疊中的原子層沉積。多個迴圈可以包括用於沉積第一氧化鋯層的第一迴圈Z1、用於沉積摻雜鋁的氧化鋯層的第二迴圈Z2以及用於沉積第二氧化鋯層的第三迴圈Z3。可以通過重複第一迴圈Z1“A”次來沉積第一氧化鋯層，可以通過重複第二迴圈Z2“B”次來沉積摻雜鋁的氧化鋯層，並且可以通過重複第三迴圈Z3“C”次來沉積第二氧化鋯層。在此，A、B和C可以是不同的自然數，並且B可以小於A和C。例如，B可以在1至10的範圍內，而A和C可以大於10。為了將第一氧化鋯層和第二氧化鋯層沉積為相同的厚度，可以將A和C設置為相同的值。在一些實施例中，為了將第二氧化鋯層沉積到比第一氧化鋯層大的厚度，可以將C設置為比A高的值。
第一迴圈Z1、第二迴圈Z2和第三迴圈Z3可以在250℃至380℃下執行，由此可以容易地沉積具有四方晶體結構的晶種層13。
第一迴圈Z1可以包括Zr源吸附步驟S1、淨化步驟（purge step）S2、反應氣體供應步驟S3和未反應氣體淨化步驟S4。第一迴圈Z1可以重複“A”次。可以通過第一迴圈Z1來沉積未摻雜的第一氧化鋯層。
第二迴圈Z2可以包括Zr源吸附步驟S21、淨化步驟S22、Al源吸附步驟S23、淨化步驟S24、反應氣體供應步驟S25和未反應氣體淨化步驟S26。第二迴圈Z2可以重複“B”次。可以通過第二迴圈Z2來沉積摻雜鋁的氧化鋯層。
第三迴圈Z3可以包括Zr源吸附步驟S31、淨化步驟S32、反應氣體供應步驟S33和未反應氣體淨化步驟S34。第三迴圈Z3可以重複“C”次。可以通過第三迴圈Z3來沉積未摻雜的第二氧化鋯層。
在第一迴圈Zl至第三迴圈Z3中，Zr源可以包括四乙基甲基氨基鋯（TEMAZ）和四二甲基氨基鋯（TDMAZ），Al源可以包括三甲基鋁（TMA），並且反應氣體可以包括氧化劑。氧化劑可以包括O3 、O2 、H2 O、H2 O2 和O2 等離子體或其組合。當將臭氧（O3 ）用作氧化劑時，可以以最佳濃度和流速供應臭氧。例如，可以以50g/m3 至310g/m3 範圍的濃度以及100sccm至5000sccm範圍的流速使用臭氧。淨化步驟可以設置為1秒至100秒的足夠大範圍。
通過第一迴圈Zl至第三迴圈Z3，可以獲得其中鋁（Al）被摻雜在氧化鋯層中的結構。
參考圖17B，作為另一個實施例，第二迴圈Z2′可以僅包括Al源吸附步驟S23′和淨化步驟S24′。例如，在通過第一迴圈Z1沉積第一氧化鋯層之後，可以將Al源吸附步驟S23′和淨化步驟S24′重複預定次數以在第一氧化鋯層的表面上沉積鋁，然後可以執行第三迴圈Z3以沉積第二氧化鋯層。即使當以這種方式吸附鋁時，第一氧化鋯層的結晶顆粒和第二氧化鋯層的結晶顆粒也可以不分離。
第一迴圈Z1或第三迴圈Z3可以用於沉積其中未嵌入摻雜層的晶種層。
圖18A是示出了用於形成圖14A至圖16B中所示的初始氧化鉿層12′的方法的示例的流程圖。
參考圖18A，初始氧化鉿層12′可以是其中嵌入有摻雜層的氧化鉿層。初始氧化鉿層12′可以通過原子層沉積（ALD）形成。初始氧化鉿層12′可以包括“H-AH-H堆疊”，其中第一氧化鉿層、摻雜層和第二氧化鉿層被依序地層疊。H-AH-H堆疊與其中第一氧化鉿層、氧化鋁層和第二氧化鉿層被依序地層疊的H-A-H堆疊不同。在H-AH-H堆疊中，第一氧化鉿層的結晶顆粒和第二氧化物層的結晶顆粒不被摻雜鋁的氧化鉿層分離。然而，在H-A-H堆疊中，第一氧化鉿層的結晶顆粒和第二氧化鉿層的結晶顆粒被氧化鋁層分離。
可以參考圖18A描述用於在作為其中嵌入有摻雜層的氧化鉿層的H-AH-H堆疊中執行原子層沉積的方法。
H-AH-H堆疊中的原子層沉積可以通過在250℃至380℃下重複多個迴圈來執行。多個迴圈可以包括用於沉積第一氧化鉿層的第一迴圈H1、用於沉積摻雜鋁的氧化鉿層的第二迴圈H2和用於沉積第二氧化鉿層的第三迴圈H3。可以通過重複第一迴圈H1“A”次來沉積第一氧化鉿層，可以通過重複第二迴圈H2“B”次來沉積摻雜鋁的氧化鉿層，並且可以通過重複第三迴圈H3“C”次來沉積第二氧化鉿層。在此，A、B和C可以是不同的自然數，並且B可以小於A和C。例如，B可以在1至10的範圍內，而A和C可以大於10。這時，為了將第一氧化鉿層和第二氧化鉿層沉積為相同的厚度，可以將A和C設置為相同的值。在一些實施例中，為了將第一氧化鉿層沉積到比第二氧化鉿層大的厚度，可以將A設置為比C高的值。
第一迴圈H1、第二迴圈H2和第三迴圈H3可以在250℃至380℃下執行，由此可以容易地沉積氧化鉿層106。
第一迴圈H1可以包括Hf源吸附步驟S41、淨化步驟S42、反應氣體供應步驟S43和未反應氣體淨化步驟S44。第一迴圈H1可以重複“A”次。可以通過第一迴圈H1來沉積未摻雜的第一氧化鉿層。
第二迴圈H2可以包括Hf源吸附步驟S51、淨化步驟S52、Al源吸附步驟S53、淨化步驟S54、反應氣體供應步驟S55和未反應氣體淨化步驟S56。第二迴圈H2可以重複“B”次。可以通過第二迴圈H2來沉積摻雜鋁的氧化鉿層。
第三迴圈H3可以包括Hf源吸附步驟S61、淨化步驟S62、反應氣體供應步驟S63和未反應氣體淨化步驟S64。第三迴圈H3可以重複“C”次。可以通過第三迴圈H3來沉積未摻雜的第二氧化鉿層。
在第一迴圈H1至第三迴圈H3中，Hf源可以包括四乙基甲基氨基鉿（TEMAH）、四二乙基氨基鉿（TEDEAH）和四二甲基氨基鉿（TDMAH），Al源可包括三甲基鋁（TMA），並且反應氣體可以包括氧化劑。氧化劑可以包括O3 、O2 、H2 O、H2 O2 和O2 等離子體或其組合。當將臭氧（O3 ）用作氧化劑時，可以以最佳濃度和流速供應臭氧。例如，可以以50g/m3 至310g/m3 範圍的濃度以及100sccm至5000sccm範圍的流速使用臭氧。淨化步驟可以設置為1秒至100秒的足夠大範圍。
通過第一迴圈H1至第三迴圈H3，可以獲得其中鋁（Al）被摻雜在氧化鉿層中的結構。
第一迴圈H1或第三迴圈H3可以用於沉積未嵌入摻雜層的初始氧化鉿層。
在一些實施例中，第二迴圈H2可以僅包括Al源吸附步驟S53和淨化步驟S54。例如，在通過第一迴圈H1沉積第一氧化鉿層之後，可以僅將Al源吸附步驟S53和淨化步驟S54重複預定次數，以將鋁吸附在第一氧化鉿層的表面上，然後執行第三迴圈H3以沉積第二氧化鉿層。即使當以這種方式吸附鋁時，第一氧化鉿層的結晶顆粒和第二氧化鉿層的結晶顆粒也可以不分離。
圖18B是示出用於形成圖14A至圖16B中所示的晶種層和初始氧化鉿層的堆疊的方法的示例的流程圖。圖18B示出了在作為晶種層和初始氧化鉿層的堆疊的Z-H堆疊中的原子層沉積。
在Z-H堆疊中的原子層沉積可以通過在250℃至380℃下重複多個迴圈來進行。多個迴圈可以包括用於沉積作為晶種層13的氧化鋯層的第一迴圈Z11和用於沉積初始氧化鉿層12′的第二迴圈H11。可以通過重複第一迴圈Z11“A”次來沉積氧化鋯層，並且可以通過重複第二迴圈H11“B”次來沉積初始氧化鉿層12′。
第一迴圈Z11可以包括Zr源吸附步驟S1、淨化步驟S2、反應氣體供應步驟S3和未反應氣體淨化步驟S4。第一迴圈Z11可以被重複“A”次。可以通過第一迴圈Z11來沉積未摻雜的氧化鋯層。在一些實施例中，在執行第一迴圈Z11之後，可以執行圖17A的第二迴圈Z2或圖17B的第二迴圈Z2′。因此，可以沉積摻雜鋁的氧化鋯層。
第二迴圈H11可以包括Hf源吸附步驟S41、淨化步驟S42、反應氣體供應步驟S43和未反應氣體淨化步驟S44。第二迴圈H11可以被重複“B”次。可以通過第二迴圈H11來沉積未摻雜的氧化鉿層。
在一些實施例中，在執行第一迴圈Z11之後，可以執行圖17A的第二迴圈Z2或圖17B的第二迴圈Z2′以沉積摻雜鋁的氧化鋯層。
在一些實施例中，在執行第二迴圈H11之前，可以執行圖18A的第二迴圈H2。因此，可以沉積摻雜鋁的氧化鉿層。
可以組合圖17A至圖18B所示的迴圈以形成根據上述實施例的介電層堆疊。例如，可以形成圖4A中所示的基於氧化鉿的介電層HBL2，即，第一氧化鉿層105A、晶種層106和第二氧化鉿層105B的堆疊。可以通過執行圖18A的第一迴圈H1來沉積第一氧化鉿層105A和第二氧化鉿層105B的初始氧化鉿層，並且可以通過執行圖17A的第一迴圈Z1至第三迴圈Z3來沉積晶種層106。
圖19A和19B是示出根據比較實施例的用於使初始氧化鉿層結晶化的方法的截面圖。可以通過原子層沉積（ALD）來沉積根據比較實施例的初始氧化鉿層12′，並且初始氧化鉿層12′可以是沒有晶種層13的單個氧化鉿（HfO2 ）層。
參考圖19A，其中未提供晶種層13和熱源層14的比較實施例1另外需要在900℃或更高的溫度下的高溫退火工藝12H，以將初始氧化鉿層12′結晶化為四方氧化鉿。即使執行高溫退火工藝12H，初始氧化鉿層12′也難以結晶化為純四方氧化鉿。換句話說，在執行高溫退火工藝12H之後，可以將初始氧化鉿層12′結晶化為混合結構，在該混合結構中混合有四方晶體結構和單斜晶體結構，而不是純四方晶體結構。即使執行高溫退火工藝12H，初始氧化鉿層12′也可以穩定到介電常數比四方晶體結構低的單斜晶體結構。另外，在高溫退火工藝12H之後，需要高速且短時間（約1ms或以下）的淬火。
參考圖19B，在沒有提供晶種層13的比較實施例2的情況下，難以通過熱源層14的沉積來將初始氧化鉿層12′充分結晶化為四方氧化鉿。因此，比較實施例2另外需要在900℃或更高的溫度下的高溫退火工藝12H，以在沉積熱源層14之後將初始氧化鉿層12′結晶化為四方氧化鉿。與比較實施例1不同，在比較實施例2中，可以通過熱源層14和高溫退火工藝12H將初始氧化鉿層12′結晶化為具有純四方晶體結構的氧化鉿。然而在比較實施例2中，電容器和週邊結構的特性可以通過高溫退火工藝12H而被劣化。
如上所述，難以使用單一的氧化鉿形成純四方氧化鉿。
根據實施例，應用晶種層13和熱源層14，並且晶種層13和初始氧化鉿層12′被形成為彼此直接接觸。因此，在熱源層14的沉積期間，初始氧化鉿層12′可以被充分地結晶化為氧化鉿層12。
根據實施例，可以在不執行單獨的高溫退火工藝的情況下在低溫下形成具有純四方晶體結構的氧化鉿層12。具有純四方晶體結構的氧化鉿層12可以具有大約60或更高的高介電常數。
具有純四方晶體結構的氧化鉿層12的介電常數可以高於四方氧化鋯的介電常數（大約40）。因此，可以增大電容器的電容。
另外，由於氧化鉿層12是在低溫下形成的，因此可以防止電容器和週邊結構的特性劣化。
圖20A至圖20C是示出記憶體單元500的示圖。圖20B是沿圖20A的A-A′線截取的截面圖。圖20C是沿圖20A的B-B′線截取的截面圖。
記憶體單元500可以包括單元電晶體，該單元電晶體包括掩埋字線508、位元線514和電容器600。電容器600可以包括介電層堆疊，並且該介電層堆疊可以包括在以上實施例中描述的介電層堆疊的任意一個。
下面詳細描述記憶體單元500。
隔離層503可以被形成在基板501上並且可以限定多個作用區域504。基板501可以由適合於半導體處理的任何材料製成。基板501可以包括半導體基板。基板501可以由含矽材料形成。基板501可以包括矽、單晶矽、多晶矽、非晶矽、矽鍺、單晶矽鍺、多晶矽鍺、碳摻雜矽、其任何組合或它們的多層。基板501可以包括另一種半導體材料，諸如鍺。基板501可以包括III/V族半導體基板，例如，諸如砷化鎵（GaAs）的化合物半導體基板。基板501可以包括絕緣體上矽（SOI）基板。可以通過淺溝槽隔離（STI）工藝而在隔離溝槽502中形成隔離層503。
字線溝槽506可以形成在基板501中。字線溝槽506也可以被稱為閘極溝槽。可以在字線溝槽506的表面上形成閘極介電層507。可以在閘極介電層507上形成填充字線溝槽506的一部分的掩埋字線508。掩埋字線508還可以被稱為掩埋閘電極。字線覆蓋層509可以形成在掩埋字線508上。掩埋字線508的頂表面可以低於基板501的頂表面。掩埋字線508可以是低電阻率的金屬材料。可以通過依序地層疊氮化鈦和鎢來形成掩埋字線508。在一些實施例中，掩埋字線508可以僅由氮化鈦（TiN）形成。
第一雜質區510和第二雜質區511可以形成在基板501中。第一雜質區510和第二雜質區511可以通過字線溝槽506彼此間隔開。第一雜質區510和第二雜質區511也可以分別稱為第一源極/汲極區和第二源極/汲極區。第一雜質區510和第二雜質區511可以包括諸如砷（As）和磷（P）的N型雜質。因此，掩埋字線508以及第一雜質區510和第二雜質區511可以變成單元電晶體。由於掩埋字線508的存在，單元電晶體可以改善短通道效應。
位元線接觸插塞513可以形成在基板501上。位元線接觸插塞513可以耦合到第一雜質區510。位元線接觸插塞513可以位於位元線接觸孔512內。位元線接觸孔512可以形成在硬遮罩層505中。硬遮罩層505可以形成在基板501上。位元線接觸孔512可以暴露第一雜質區510。位元線接觸插塞513的底表面可以低於基板501的頂表面。位元線接觸插塞513可以由多晶矽或金屬材料形成。位元線接觸插塞513的一部分的線寬可以小於位元線接觸孔512的直徑。位元線514可以形成在位元線接觸插塞513上。位元線硬遮罩515可以形成在位元線514上。位元線514和位元線硬遮罩515的層疊結構也可以稱為位元線結構BL。位元線514可以具有在與掩埋字線508交叉的方向上延伸的線性形狀。位元線514的一部分可以耦合到位元線接觸插塞513。位元線514可以包括金屬材料。位元線硬遮罩515可以包括介電材料。
位元線間隔物516可以形成在位元線結構BL的側壁上。位元線間隔物516的底部可以延伸以形成在位元線接觸插塞513的兩個側壁上。位元線間隔物516可以包括氧化矽、氮化矽或其組合。在一些實施例中，位元線間隔物516可以包括氣隙。例如，位元線間隔物516可以具有其中氣隙位於氮化矽之間的氮化物-氣隙-氮化物（NAN）結構。
儲存節點接觸插塞SNC可以形成在相鄰的位元線結構BL之間。儲存節點接觸插塞SNC可以形成在儲存節點接觸孔518中。儲存節點接觸插塞SNC可以耦合到第二雜質區511。儲存節點接觸插塞SNC可以包括底部插塞519和頂部插塞521。儲存節點接觸插塞SNC還可以包括在底部插塞519與頂部插塞521之間的歐姆接觸層520。在一個實施例中，歐姆接觸層520可以包括金屬矽化物。在一個實施例中，頂部插塞521可以包括金屬材料，而底部插塞519可以包括含矽材料。
從與位元線結構BL平行的立體圖來看，可以在相鄰的儲存節點接觸插塞SNC之間形成插塞隔離層517。插塞隔離層517可以形成在相鄰的位元線結構BL之間，並且可以與硬遮罩層505一起提供儲存節點接觸孔518。
圖21A至圖21F是示出圖20A至圖20C所示的電容器600的應用實施例的示圖。
參考圖21A，電容器611可以包括底部電極601、介電層600D、熱源層603和頂部電極602。底部電極601可以被形成為圓筒狀。介電層600D可以形成在底部電極601上，並且熱源層603可以形成在介電層600D上。頂部電極602可以形成在熱源層603上。介電層600D可以對應於上述實施例中的介電層堆疊的任意一個。因此，介電層600D可以包括基於氧化鉿的介電層和洩漏阻擋層。
在下文中，將省略對與圖21A所示的電容器611相同或相似的電容器612至616的元件和結構的詳細描述。
參考圖21B，電容器612可以包括圓筒狀的底部電極601、介電層600D和頂部電極602。電容器612還可以包括支撐件600S。支撐件600S是支撐底部電極601的外壁的結構。支撐件600S可以包括氮化矽。
參考圖21C和圖21D，電容器613和614中的每個可以包括柱狀的底部電極601P、介電層600D、熱源層603和頂部電極602。在圖21D所示的電容器614還可以包括支撐件600S。
參考圖21E和圖21F，電容器615和616中的每個可以包括柱筒形狀（pylinder-shaped）的底部電極601L、介電層600D、熱源層603和頂部電極602。在圖21F所示的電容器616還可以包括支撐件600S。底部電極601L可以具有其中柱狀和圓筒狀合併的混合結構。柱狀和圓筒狀的混合結構可以稱為柱筒形狀。
如上所述，介電層600D可以被形成為包括基於氧化鉿的介電層和洩漏阻擋層，並且熱源層603可以形成在介電層600D上，這使得獲得具有高介電常數和低洩漏電流的介電層600D成為可能。因此，製造其刷新特性和可靠性得到改善的高整合動態隨機存取記憶體（DRAM）成為可能。
根據實施例，可以將介電層堆疊應用於DRAM的週邊電路。例如，DRAM可以包括具有記憶體單元的記憶體單元區（圖20A的附圖標記“500”）以及包括週邊電晶體的週邊電路區，並且記憶體單元500的週邊電晶體和電容器600中的至少一個可以包括上述實施例中的介電層堆疊中的任意一個。例如，可以包括基於氧化鉿的介電層和洩漏阻擋層，其中基於氧化鉿的介電層可以包括四方氧化鉿層、四方晶種層和摻雜層。
根據實施例，介電層堆疊可以被應用於金屬-絕緣體-金屬（MIM）電容器。例如，MIM電容器可以包括第一金屬電極、第二金屬電極和基於氧化鉿的介電層以及形成在第一金屬電極與第二金屬電極之間的洩漏阻擋層，其中，基於氧化鉿的介電層可以包括四方氧化鉿層、四方晶種層和摻雜層。
根據實施例，介電層堆疊可以被應用於嵌入式DRAM。例如，嵌入式DRAM可以包括邏輯電路和電容器，並且嵌入式DRAM的電容器可以包括基於氧化鉿的介電層和洩漏阻擋層，其中基於氧化鉿的介電層可以包括四方氧化鉿層、四方晶種層和摻雜層。
根據實施例，介電層堆疊可以被應用於三維（3D）NAND。例如，3D NAND可以包括柱狀溝道層、包圍柱狀溝道層的字線以及在柱狀溝道層與字線之間的洩漏阻擋層和基於氧化鉿的介電層，其中基於氧化鉿的介電層可以包括四方氧化鉿層、四方晶種層和摻雜層。
根據上述實施例的半導體裝置使用晶種層和熱源層，所述晶種層和熱源層允許在低溫下形成四方氧化鉿。
根據上述實施例的半導體裝置包括具有高介電常數和低洩漏電流的四方氧化鉿。根據上述實施例的半導體裝置包括具有增大的電容的電容器。
儘管已經關於特定實施例描述了本發明，但是應當注意，實施例不限制本發明。此外，應當注意，本領域技術人員可以通過替代、改變和修改以各種方式實現本發明，而不脫離由所附請求項所限定的本發明的範圍。
10:基板 11:電極 12:氧化鉿層 12′:初始氧化鉿層 12A:初始氧化鉿層 12B:初始氧化鉿層 12H:高溫退火工藝 13:晶種層 13S:結晶化 14:熱源層 100:半導體裝置 101:電極 102:電極 103:熱源層 104:摻雜層 104′:氧化鋁層 105:氧化鉿層 105A:氧化鉿層 105B:氧化鉿層 106:晶種層 106′:晶種層 106A:晶種層 106B:晶種層 106G:結晶顆粒 106L:未摻雜的下部晶種層 106S:分離 106U:未摻雜的上部晶種層 107:洩漏阻擋層 107A:洩漏阻擋層 107B:洩漏阻擋層 108:介面控制層 110:半導體裝置 111:電容器 111′:電容器 112A:電容器 112B:電容器 112C:電容器 112D:電容器 113A:電容器 113B:電容器 113C:電容器 113D:電容器 114A:電容器 114B:電容器 115:電容器 115A:氧化鉿層 115B:氧化鉿層 115C:氧化鉿層 115D:電容器 116A:電容器 116B:電容器 116C:電容器 116D:電容器 117A:電容器 117B:電容器 118A:電容器 118B:電容器 118C:電容器 119A:電容器 119B:電容器 120A:電容器 120B:電容器 204:摻雜層 205:氧化鉿層 205A:氧化鉿層 205B:氧化鉿層 205G:結晶顆粒 205L:未摻雜的下部氧化鉿層 205U:未摻雜的上部氧化鉿層 206:晶種層 206A:晶種層 206B:晶種層 215A:氧化鉿層 215B:氧化鉿層 215C:氧化鉿層 216A:晶種層 216B:晶種層 216C:晶種層 225A:氧化鉿層 225B:氧化鉿層 225C:氧化鉿層 226A:晶種層 226B:晶種層 234:摻雜層 235A:氧化鉿層 235B:氧化鉿層 236A:晶種層 236B:晶種層 245A:氧化鉿層 245B:氧化鉿層 245C:氧化鉿層 246A:晶種層 246B:晶種層 246C:晶種層 254:摻雜層 255A:氧化鉿層 255B:氧化鉿層 256A:晶種層 256B:晶種層 265A:氧化鉿層 265B:氧化鉿層 265C:氧化鉿層 266A:晶種層 266B:晶種層 266C:晶種層 500:記憶體單元 501:基板 502:隔離溝槽 503:隔離層 504:作用區域 505:硬遮罩層 506:字線溝槽 507:閘極介電層 508:掩埋字線 509:字線覆蓋層 510:雜質區 511:雜質區 512:位元線接觸孔 513:位元線接觸插塞 514:位元線 515:位元線硬遮罩 516:位元線間隔物 517:插塞隔離層 518:儲存節點接觸孔 519:底部插塞 520:歐姆接觸層 521:頂部插塞 600:電容器 600D:介電層 600S:支撐件 601:底部電極 601L:底部電極 601P:底部電極 602:頂部電極 603:熱源層 611:電容器 612:電容器 613:電容器 614:電容器 615:電容器 616:電容器 A:重複次數 A-A’:截取圖的截取線 B:重複次數 BL:位元線結構 B-B’:截取圖的截取線 C:重複次數 C-C’:截取圖的截取線 DE:介電層堆疊 DE11:介電層堆疊 DE11′:介電層堆疊 DE12:介電層堆疊 DE13:介電層堆疊 DE14:介電層堆疊 DE15:介電層堆疊 DE16:介電層堆疊 DE17:介電層堆疊 DE18:介電層堆疊 DE19:介電層堆疊 DE20:介電層堆疊 DE21:介電層堆疊 DE22′:介電層堆疊 DE23:介電層堆疊 DE24:介電層堆疊 DE25:介電層堆疊 DE26:介電層堆疊 DE27:介電層堆疊 DE28:介電層堆疊 DE29:介電層堆疊 DE30:介電層堆疊 DE31:介電層堆疊 DE32:介電層堆疊 DE33:介電層堆疊 DE34:介電層堆疊 DE35:介電層堆疊 DE36:介電層堆疊 DE37:介電層堆疊 DE38:介電層堆疊 H1:迴圈 H11:迴圈 H2:迴圈 H3:迴圈 HBL1:基於氧化鉿的介電層 HBL2:基於氧化鉿的介電層 HBL3:基於氧化鉿的介電層 HBL4:基於氧化鉿的介電層 HBL5:基於氧化鉿的介電層 HBL6:基於氧化鉿的介電層 HBL7:基於氧化鉿的介電層 HBL8:基於氧化鉿的介電層 HBL8′:基於氧化鉿的介電層 HBL9:基於氧化鉿的介電層 HBL10:基於氧化鉿的介電層 HBL11:基於氧化鉿的介電層 HBL12:基於氧化鉿的介電層 HBL13:基於氧化鉿的介電層 HBL14:基於氧化鉿的介電層 HBL15:基於氧化鉿的介電層 HBL16:基於氧化鉿的介電層 HBL17:基於氧化鉿的介電層 HBL18:基於氧化鉿的介電層 HK:晶種層 I1:直接接觸介面 I2:直接接觸介面 IMH:互混材料 IMH1:互混材料 IMH2:互混材料 LBK:洩漏阻擋層 SNC:儲存節點接觸插塞 S1:步驟 S2:步驟 S3:步驟 S4:步驟 S21:步驟 S22:步驟 S23:步驟 S23′:步驟 S24:步驟 S24′:步驟 S25:步驟 S26:步驟 S31:步驟 S32:步驟 S33:步驟 S34:步驟 S41:步驟 S42:步驟 S43:步驟 S44:步驟 S51:步驟 S52:步驟 S53:步驟 S54:步驟 S55:步驟 S56:步驟 S61:步驟 S62:步驟 S63:步驟 S64:步驟 T1:厚度 T11:厚度 T12:厚度 T2:厚度 T21:厚度 T22:厚度 TS:熱源層 UHK:超高k層 Z1:迴圈 Z11:迴圈 Z2:迴圈 Z3:迴圈
圖1是示出根據本發明實施例的半導體裝置的截面圖。
圖2A是示出根據本發明實施例的半導體裝置的截面圖。
圖2B是示出晶種層的詳細示圖。
圖2C是示出根據變型示例的晶種層的詳細示圖。
圖3是示出根據圖2A的變型示例的電容器的截面圖。
圖4A至圖13B是示出根據各種變型示例的電容器的截面圖。
圖14A和圖14B是示出用於形成電容器的方法的截面圖。
圖15A和圖15B是示出用於形成電容器的另一種方法的截面圖。
圖16A和圖16B是示出用於形成電容器的另一種方法的截面圖。
圖17A和圖17B是示出用於形成圖14A至圖16B所示的晶種層的方法的流程圖。
圖18A是示出用於形成圖14A至圖16B中所示的初始氧化鉿層的方法的流程圖。
圖18B是示出用於形成圖14A至圖16B中所示的晶種層和初始氧化鉿層的堆疊的方法的流程圖。
圖19A和圖19B是示出根據變型示例的用於使初始氧化鉿層結晶化的方法的截面圖。
圖20A至圖20C是示出記憶體單元的示圖。
圖21A至圖21F是示出記憶體單元的電容器的應用示例的示圖。
101:電極
102:電極
103:熱源層
104:摻雜層
105:氧化鉿層
106:晶種層
107:洩漏阻擋層
110:半導體裝置
111:電容器
DE11:介電層堆疊
HBL1:基於氧化鉿的介電層
I1:直接接觸介面

Claims (55)

  1. 一種用於製造電容器的方法，包括： 形成第一電極； 在所述第一電極上形成介電層堆疊，所述介電層堆疊包括初始氧化鉿層和具有嵌入其中的摻雜層的晶種層； 在所述介電層堆疊上形成熱源層，以將所述初始氧化鉿結晶化為四方氧化鉿；以及 在所述熱源層上形成第二電極。
  2. 根據請求項1所述的方法，其中，形成所述介電層堆疊的步驟包括： 在所述第一電極上形成具有嵌入其中的所述摻雜層的所述晶種層；以及 在所述晶種層上形成所述初始氧化鉿。
  3. 根據請求項1所述的方法，其中，形成所述介電層堆疊的步驟包括： 在所述第一電極上形成所述初始氧化鉿；以及 在所述初始氧化鉿上形成具有嵌入其中的摻雜層的晶種層。
  4. 根據請求項1所述的方法，其中，形成所述介電層堆疊的步驟包括：在兩個初始氧化鉿層之間形成具有嵌入其中的單個摻雜層的所述晶種層。
  5. 根據請求項1所述的方法，其中，形成所述介電層堆疊的步驟包括：在各自具有嵌入其中的所述摻雜層的兩個晶種層之間形成單個初始氧化鉿層。
  6. 根據請求項1所述的方法，其中，具有嵌入其中的所述摻雜層的所述晶種層包括具有摻雜鋁的四方晶體結構的氧化鋯。
  7. 根據請求項1所述的方法，其中，所述四方氧化鉿具有純四方晶體結構。
  8. 根據請求項1所述的方法，其中，通過原子層沉積來執行所述介電層堆疊的形成。
  9. 根據請求項1所述的方法，其中，在300℃至500℃的溫度下執行所述熱源層的形成。
  10. 根據請求項1所述的方法，還包括：在形成所述熱源層之前， 在所述介電層堆疊上形成洩漏阻擋層；以及 在所述洩漏阻擋層上形成介面控制層。
  11. 一種用於形成氧化鉿的方法，包括： 在基板之上形成摻雜層、晶種層和初始氧化鉿的堆疊；以及 在所述堆疊上形成熱源層，以將所述初始氧化鉿結晶化為四方氧化鉿。
  12. 根據請求項11所述的方法，其中，形成所述摻雜層、所述晶種層和所述初始氧化鉿的堆疊的步驟包括： 在所述基板上形成所述晶種層，使得所述摻雜層被設置或嵌入在所述晶種層中；以及 在所述晶種層上形成所述初始氧化鉿。
  13. 根據請求項11所述的方法，其中，形成所述晶種層和所述初始氧化鉿的堆疊的步驟包括： 在所述基板上形成所述初始氧化鉿；以及 在所述初始氧化鉿上形成所述晶種層，使得所述摻雜層被設置或嵌入在所述晶種層中。
  14. 根據請求項11所述的方法，其中，形成所述晶種層和所述初始氧化鉿的堆疊的步驟包括：在兩個初始氧化鉿層之間形成單個晶種層， 其中，所述摻雜層被設置或嵌入在所述晶種層中。
  15. 根據請求項11所述的方法，其中，形成所述晶種層和所述初始氧化鉿的堆疊的步驟包括：在兩個晶種層之間形成單個初始氧化鉿層， 其中，所述摻雜層被設置或嵌入在所述兩個晶種層的至少一個晶種層中。
  16. 根據請求項11所述的方法，其中，所述晶種層包括四方氧化鋯，並且所述摻雜層被設置或嵌入並形成在所述四方氧化鋯中。
  17. 根據請求項11所述的方法，其中，所述四方氧化鋯具有純四方晶體結構。
  18. 根據請求項11所述的方法，其中，通過原子層沉積來執行所述摻雜層、所述晶種層和所述初始氧化鉿的堆疊的形成。
  19. 根據請求項11所述的方法，其中，在300℃至500℃的溫度下執行所述熱源層的形成。
  20. 根據請求項11所述的方法，還包括在形成所述熱源層之前： 在所述堆疊上形成洩漏阻擋層；以及 在所述洩漏阻擋層上形成介面控制層。
  21. 一種半導體裝置，其至少包括基於氧化鉿的介電層， 其中，所述基於氧化鉿的介電層包括： 四方氧化鉿層； 四方晶種層；以及 摻雜層。
  22. 根據請求項21所述的半導體裝置，還包括形成在所述基於氧化鉿的介電層上的洩漏阻擋層。
  23. 根據請求項22所述的半導體裝置，其中，所述洩漏阻擋層包括比所述四方氧化鉿層和所述四方晶種層具有更低的介電常數和更高的帶隙的材料。
  24. 根據請求項22所述的半導體裝置，其中，所述洩漏阻擋層包括含鋁材料或含鈹材料。
  25. 根據請求項22所述的半導體裝置，其中，所述洩漏阻擋層具有比所述四方氧化鉿層和所述四方晶種層小的厚度。
  26. 根據請求項22所述的半導體裝置，還包括： 熱源層，其形成在所述洩漏阻擋層之上；以及 介面控制層，其形成在所述熱源層與所述洩漏阻擋層之間。
  27. 根據請求項26所述的半導體裝置，其中，所述熱源層包括導電材料。
  28. 根據請求項26所述的半導體裝置，其中，所述介面控制層包括比所述基於氧化鉿的介電層具有更高的負電性的材料。
  29. 根據請求項26所述的半導體裝置，其中，所述介面控制層包括氧化鈦、氧化鉭、氧化鈮、氧化鋁、氧化矽、氧化錫、氧化鍺、二氧化鉬、三氧化鉬、氧化銥、氧化釕、氧化鎳或其組合。
  30. 根據請求項21所述的半導體裝置，其中，所述四方氧化鉿層和所述四方晶種層彼此直接接觸。
  31. 根據請求項21所述的半導體裝置，其中，所述摻雜層被設置或嵌入在所述四方晶種層中。
  32. 根據請求項31所述的半導體裝置，其中，具有嵌入其中的所述摻雜層的所述四方晶種層包括： 下部四方晶種層；以及 上部四方晶種層， 其中，所述摻雜層位於所述下部四方晶種層與所述上部四方晶種層之間，並且具有不使所述下部四方晶種層的結晶顆粒和所述上部四方晶種層的結晶顆粒分離的超薄厚度。
  33. 根據請求項32所述的半導體裝置，其中，所述下部四方晶種層和所述上部四方晶種層具有比所述摻雜層大的厚度，並且所述上部四方晶種層具有比所述下部四方晶種層大的厚度。
  34. 根據請求項32所述的半導體裝置，其中，所述摻雜層包括摻雜有摻雜劑的摻雜四方氧化鋯，並且所述下部四方晶種層和所述上部四方晶種層包括未摻雜有摻雜劑的未摻雜四方氧化鋯。
  35. 根據請求項34所述的半導體裝置，其中，所述摻雜劑包括鋁或鈹。
  36. 根據請求項21所述的半導體裝置，其中，所述四方氧化鉿層具有純四方晶體結構。
  37. 根據請求項21所述的半導體裝置，其中，所述摻雜層具有比所述四方氧化鉿層和所述四方晶種層高的能帶隙。
  38. 根據請求項21所述的半導體裝置，其中，所述基於氧化鉿的介電層具有比所述四方晶種層和所述摻雜層高的介電常數。
  39. 根據請求項21所述的半導體裝置，其中，所述四方氧化鉿層包括摻雜劑。
  40. 根據請求項39所述的半導體裝置，其中，所述摻雜劑包括鍶(Sr)、鑭(La)、釓(Gd)、鋁(Al)、矽(Si)、釔(Y)、鋯(Zr)、鈮(Nb)、鉍(Bi)、鍺(Ge)、鏑(Dy)、鈦(Ti)、鈰(Ce)、鎂(Mg)、氮(N)或其組合。
  41. 根據請求項21所述的半導體裝置，其中，所述基於氧化鉿的介電層包括多個四方氧化鉿層、多個四方晶種層以及至少一個直接接觸介面，在所述直接接觸介面處所述四方氧化鉿層和所述四方晶種層彼此直接接觸， 其中，所述摻雜層被設置或嵌入在一個或更多個所述四方晶種層中。
  42. 根據請求項41所述的半導體裝置，其中，所述摻雜層與所述直接接觸介面間隔開並且被嵌入在所述一個或更多個四方晶種層中。
  43. 根據請求項41所述的半導體裝置，其中，所述摻雜層與所述直接接觸介面接觸並且被嵌入在所述一個或更多個四方晶種層中。
  44. 根據請求項21所述的半導體裝置，其中，所述摻雜層被設置或嵌入在所述四方氧化鉿層中，並且所述四方氧化鉿層和所述四方晶種層彼此直接接觸。
  45. 根據請求項44所述的半導體裝置，其中，具有嵌入其中的所述摻雜層的所述四方氧化鉿層包括： 下部四方氧化鉿層；以及 上部四方氧化鉿層， 其中，所述摻雜層位於所述下部四方氧化鉿層與所述上部四方氧化鉿層之間，並且具有不使所述下部四方氧化鉿層的結晶顆粒和所述上部四方氧化鉿層的結晶顆粒分離的超薄厚度。
  46. 根據請求項45所述的半導體裝置，其中，所述下部四方氧化鉿層和所述上部四方氧化鉿層具有比所述摻雜層大的厚度，並且所述下部四方氧化鉿層具有比所述上部四方氧化鉿層大的厚度。
  47. 根據請求項45所述的半導體裝置，其中，所述摻雜層包括摻雜有摻雜劑的摻雜四方氧化鉿，並且所述下部四方氧化鉿層和所述上部四方氧化鉿層包括未摻雜有摻雜劑的未摻雜四方氧化鉿。
  48. 根據請求項47所述的半導體裝置，其中，所述摻雜劑包括鋁或鈹。
  49. 根據請求項21所述的半導體裝置，其中，所述基於氧化鉿的介電層包括多個四方氧化鉿層、多個四方晶種層以及至少一個直接接觸介面，在所述直接接觸介面處所述四方氧化鉿層和所述四方晶種層彼此直接接觸， 其中，所述摻雜層被設置或嵌入在一個或更多個四方氧化鉿層中。
  50. 根據請求項49所述的半導體裝置，其中，所述摻雜層與所述直接接觸介面間隔開並且被嵌入在所述一個或更多個四方氧化鉿層中。
  51. 根據請求項49所述的半導體裝置，其中，所述摻雜層與所述直接接觸介面接觸並且被嵌入所述一個或更多個四方氧化鉿層中。
  52. 根據請求項21所述的半導體裝置，還包括： 第一電極，其位於所述基於氧化鉿的介電層的底部上； 第二電極，其位於所述基於氧化鉿的介電層的頂部上； 洩漏阻擋層，其位於所述基於氧化鉿的介電層與所述第二電極之間；以及 介面控制層，其位於所述洩漏阻擋層與所述第二電極之間。
  53. 根據請求項52所述的半導體裝置，其中，所述洩漏阻擋層具有比所述基於氧化鉿的介電層小的厚度，並且所述介面控制層包括比所述基於氧化鉿的介電層具有更高的負電性的材料。
  54. 根據請求項52所述的半導體裝置，其中，所述基於氧化鉿的介電層包括多層結構，所述多層結構包括多個四方氧化鉿層和多個四方晶種層。 其中，所述多層結構包括直接接觸介面，在所述直接接觸介面處一個或更多個四方氧化鉿層和一個或更多個四方晶種層彼此直接接觸。
  55. 根據請求項54所述的半導體裝置，其中，所述摻雜層被設置或嵌入在一個或更多個四方晶種層或者一個或更多個四方氧化鉿層中。
TW108141917A 2019-04-17 2019-11-19 半導體裝置及其製造方法 TWI844582B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2019-0045102 2019-04-17
KR1020190045102A KR102839363B1 (ko) 2019-04-17 2019-04-17 반도체 장치 및 그 제조 방법

Publications (2)

Publication Number Publication Date
TW202105528A true TW202105528A (zh) 2021-02-01
TWI844582B TWI844582B (zh) 2024-06-11

Family

ID=72660432

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108141917A TWI844582B (zh) 2019-04-17 2019-11-19 半導體裝置及其製造方法

Country Status (5)

Country Link
US (2) US11515157B2 (zh)
KR (1) KR102839363B1 (zh)
CN (2) CN119384217A (zh)
DE (1) DE102019220521A1 (zh)
TW (1) TWI844582B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI847815B (zh) * 2023-05-17 2024-07-01 南亞科技股份有限公司 半導體結構的製造方法
US12094924B2 (en) 2021-07-06 2024-09-17 Samsung Electronics Co., Ltd. Capacitor structure, semiconductor memory device including the same, method for fabricating the same, and method for fabricating semiconductor memory device including the same
TWI913777B (zh) 2023-10-30 2026-02-01 台灣積體電路製造股份有限公司 半導體裝置結構及其形成方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102903264B1 (ko) * 2019-10-22 2025-12-22 삼성전자주식회사 전자 소자 및 그 제조방법
KR102880299B1 (ko) * 2019-11-12 2025-10-31 삼성전자주식회사 유전체 물질층을 포함하는 박막 구조체 및 그 제조 방법, 이를 포함하는 전자소자
CN113594365B (zh) * 2020-04-30 2024-08-20 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US20220223608A1 (en) * 2020-08-10 2022-07-14 Tokyo Electron Limited Bilayer dielectric stack for a ferroelectric tunnel junction and method of forming
US11430729B2 (en) * 2020-09-16 2022-08-30 Taiwan Semiconductor Manufacturing Company, Ltd. MIM capacitor with a symmetrical capacitor insulator structure
US12034036B2 (en) * 2020-11-03 2024-07-09 Samsung Electronics Co., Ltd. Semiconductor device and semiconductor apparatus including the same
CN112928210B (zh) * 2021-02-03 2022-04-15 长鑫存储技术有限公司 电容结构及其制备方法
CN113054105A (zh) * 2021-03-09 2021-06-29 长鑫存储技术有限公司 半导体结构及其制作方法
KR102851930B1 (ko) * 2021-05-04 2025-08-29 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
KR20230055288A (ko) * 2021-10-18 2023-04-25 삼성전자주식회사 커패시터 소자 및 이를 포함하는 반도체 소자
US11810956B2 (en) * 2021-11-11 2023-11-07 Taiwan Semiconductor Manufacturing Company, Ltd. In-situ thermal annealing of electrode to form seed layer for improving FeRAM performance
KR20230102875A (ko) 2021-12-30 2023-07-07 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
KR20230123345A (ko) * 2022-02-16 2023-08-23 삼성전자주식회사 반도체 메모리 소자
CN120882298A (zh) * 2024-04-29 2025-10-31 长鑫科技集团股份有限公司 电容介电层及其制备方法和电容结构

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6180481B1 (en) * 1998-01-09 2001-01-30 Micron Technology, Inc. Barrier layer fabrication methods
KR100722989B1 (ko) * 2005-11-10 2007-05-30 주식회사 하이닉스반도체 캐패시터 및 그 제조 방법
KR100716655B1 (ko) * 2006-06-29 2007-05-09 주식회사 하이닉스반도체 지르코늄산화막과 탄탈륨산화막이 적층된 유전막 형성 방법및 그를 이용한 캐패시터의 제조 방법
KR100849854B1 (ko) 2007-02-23 2008-08-01 삼성전자주식회사 반도체 소자 및 그 제조 방법
KR100805018B1 (ko) * 2007-03-23 2008-02-20 주식회사 하이닉스반도체 반도체 소자의 제조 방법
KR100968427B1 (ko) * 2007-05-07 2010-07-07 주식회사 하이닉스반도체 불순물이 도핑된 유전막을 포함하는 캐패시터 및 그 제조방법
JP4552973B2 (ja) * 2007-06-08 2010-09-29 セイコーエプソン株式会社 半導体装置の製造方法
KR101607263B1 (ko) * 2009-02-06 2016-03-30 삼성전자주식회사 유전층의 전기적 특성을 향상시킬 수 있는 반도체 소자의 제조방법
JP2013522912A (ja) * 2010-03-16 2013-06-13 サンディスク スリーディー，エルエルシー 金属酸化物抵抗率スイッチング層と共に使用する下部電極
JP2012080095A (ja) 2010-09-10 2012-04-19 Elpida Memory Inc 半導体装置及びその製造方法
JP2012248813A (ja) * 2011-05-31 2012-12-13 Elpida Memory Inc ルチル結晶構造を備えた酸化チタン膜の製造方法
KR20130020426A (ko) * 2011-08-19 2013-02-27 삼성전자주식회사 비휘발성 메모리요소 및 이를 포함하는 메모리소자
US8853049B2 (en) * 2011-09-21 2014-10-07 Intermolecular, Inc. Single-sided non-noble metal electrode hybrid MIM stack for DRAM devices
JP2014229680A (ja) * 2013-05-21 2014-12-08 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置及びその製造方法
KR20150037009A (ko) * 2013-09-30 2015-04-08 에스케이하이닉스 주식회사 고유전층을 포함하는 반도체장치 및 그 제조 방법
US9178006B2 (en) * 2014-02-10 2015-11-03 Intermolecular, Inc. Methods to improve electrical performance of ZrO2 based high-K dielectric materials for DRAM applications
KR102371350B1 (ko) * 2015-06-02 2022-03-08 삼성전자주식회사 커패시터를 포함하는 반도체 소자
KR20170004274A (ko) * 2015-07-01 2017-01-11 에스케이하이닉스 주식회사 하프늄 산화막 및 이를 포함하는 반도체 소자의 제조 방법
KR102208520B1 (ko) * 2016-07-19 2021-01-26 어플라이드 머티어리얼스, 인코포레이티드 디스플레이 디바이스들에서 활용되는 지르코늄 산화물을 포함하는 하이-k 유전체 재료들
KR102372096B1 (ko) * 2017-03-17 2022-03-17 에스케이하이닉스 주식회사 반도체장치 및 그 제조 방법
US10453913B2 (en) * 2017-04-26 2019-10-22 Samsung Electronics Co., Ltd. Capacitor, semiconductor device and methods of manufacturing the capacitor and the semiconductor device
KR102378427B1 (ko) * 2017-07-07 2022-03-25 삼성전자주식회사 커패시터를 포함하는 반도체 소자
KR102397393B1 (ko) * 2017-11-28 2022-05-12 삼성전자주식회사 반도체 장치
KR102629425B1 (ko) * 2018-07-13 2024-01-26 에스케이하이닉스 주식회사 반도체장치 및 그 제조 방법
KR102656062B1 (ko) * 2018-09-19 2024-04-11 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR102606772B1 (ko) * 2018-09-28 2023-11-28 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
KR102620866B1 (ko) * 2018-12-27 2024-01-04 에스케이하이닉스 주식회사 강유전층 및 비-강유전층을 포함하는 유전층 구조물을 구비하는 반도체 소자
KR102646792B1 (ko) * 2019-02-26 2024-03-13 삼성전자주식회사 반도체 소자 및 그 제조 방법
KR102733324B1 (ko) * 2019-08-30 2024-11-25 에스케이하이닉스 주식회사 캐패시터 및 그 제조 방법
KR102718284B1 (ko) * 2019-11-12 2024-10-18 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12094924B2 (en) 2021-07-06 2024-09-17 Samsung Electronics Co., Ltd. Capacitor structure, semiconductor memory device including the same, method for fabricating the same, and method for fabricating semiconductor memory device including the same
TWI859544B (zh) * 2021-07-06 2024-10-21 南韓商三星電子股份有限公司 電容器結構及包括電容器結構的半導體記憶體裝置
TWI847815B (zh) * 2023-05-17 2024-07-01 南亞科技股份有限公司 半導體結構的製造方法
TWI871981B (zh) * 2023-05-17 2025-02-01 南亞科技股份有限公司 半導體結構的製造方法
TWI913777B (zh) 2023-10-30 2026-02-01 台灣積體電路製造股份有限公司 半導體裝置結構及其形成方法

Also Published As

Publication number Publication date
KR20200122175A (ko) 2020-10-27
US20200335333A1 (en) 2020-10-22
CN119384217A (zh) 2025-01-28
TWI844582B (zh) 2024-06-11
US20230057319A1 (en) 2023-02-23
DE102019220521A1 (de) 2020-10-22
US11515157B2 (en) 2022-11-29
KR102839363B1 (ko) 2025-07-29
CN111834340A (zh) 2020-10-27
CN111834340B (zh) 2024-10-22

Similar Documents

Publication Publication Date Title
TWI844582B (zh) 半導體裝置及其製造方法
TWI878296B (zh) 半導體裝置及其製造方法
US20240313040A1 (en) Capacitor comprising anti-ferroelectric layers and high-k dielectric layers
US11251260B2 (en) Capacitor and method for fabricating the same
KR100849854B1 (ko) 반도체 소자 및 그 제조 방법
KR20200007583A (ko) 반도체장치 및 그 제조 방법
JP5932221B2 (ja) 半導体装置
US20070051998A1 (en) Semiconductor memory device with dielectric structure and method for fabricating the same
JP4524698B2 (ja) 容量素子を有する半導体装置及びその製造方法
JP2014053568A (ja) 強誘電体メモリ及びその製造方法
US7517750B2 (en) Flash memory devices having multilayered inter-gate dielectric layers including metal oxide layers and methods of manufacturing the same
US20240412971A1 (en) Semiconductor device and method for fabricating the same
US20250022655A1 (en) Semiconductor device with a booster layer and method for fabricating the same
US20240420954A1 (en) Semiconductor device and method for fabricating the same
WO2021020084A1 (ja) 半導体装置
TWI911216B (zh) 半導體裝置