[go: up one dir, main page]

TW202011016A - 缺陷檢查裝置及缺陷檢查方法 - Google Patents

缺陷檢查裝置及缺陷檢查方法 Download PDF

Info

Publication number
TW202011016A
TW202011016A TW108101536A TW108101536A TW202011016A TW 202011016 A TW202011016 A TW 202011016A TW 108101536 A TW108101536 A TW 108101536A TW 108101536 A TW108101536 A TW 108101536A TW 202011016 A TW202011016 A TW 202011016A
Authority
TW
Taiwan
Prior art keywords
information
design
unit
cad
circuit
Prior art date
Application number
TW108101536A
Other languages
English (en)
Other versions
TWI695976B (zh
Inventor
野島和弘
手塚知秀
大西篤志
山田一弘
野嶋茂樹
濱口晶
Original Assignee
日商東芝記憶體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商東芝記憶體股份有限公司 filed Critical 日商東芝記憶體股份有限公司
Publication of TW202011016A publication Critical patent/TW202011016A/zh
Application granted granted Critical
Publication of TWI695976B publication Critical patent/TWI695976B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/8851—Scan or image signal processing specially adapted therefor, e.g. for scan signal adjustment, for detecting different kinds of defects, for compensating for structures, markings, edges
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/956—Inspecting patterns on the surface of objects
    • G01N21/95607—Inspecting patterns on the surface of objects using a comparative method
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00—Image analysis
    • G06T7/0002—Inspection of images, e.g. flaw detection
    • G06T7/0004—Industrial image inspection
    • G06T7/001—Industrial image inspection using an image reference approach
    • H10P74/203—
    • H10P74/23—
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/8851—Scan or image signal processing specially adapted therefor, e.g. for scan signal adjustment, for detecting different kinds of defects, for compensating for structures, markings, edges
    • G01N2021/8854—Grading and classifying of flaws
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/10—Image acquisition modality
    • G06T2207/10056—Microscopic image
    • G06T2207/10061—Microscopic image from scanning electron microscope
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00—Indexing scheme for image analysis or image enhancement
    • G06T2207/30—Subject of image; Context of image processing
    • G06T2207/30108—Industrial image inspection
    • G06T2207/30148—Semiconductor; IC; Wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Analytical Chemistry (AREA)
  • Immunology (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Pathology (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • Quality & Reliability (AREA)
  • Computer Hardware Design (AREA)
  • Signal Processing (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Analysing Materials By The Use Of Radiation (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)

Abstract

實施形態提供一種可於半導體製造之缺陷檢查中縮短檢查時間之缺陷檢查裝置及缺陷檢查方法。 實施形態之缺陷檢查裝置具備獲取部、剪輯部、第1賦予部、匹配部及核對部。獲取部獲取表示於晶圓上展開之圖案之電子資訊。剪輯部將設計資料所示之圖形中之與電子資訊對應之部分進行剪輯而獲得設計資訊。第1賦予部對電子資訊所示之各圖案賦予第1編號，且對設計資訊所示之各圖案賦予第2編號。匹配部製作表示第1編號與第2編號之對應關係之關係資訊。核對部基於關係資訊及與設計資訊所示之各圖案對應之節點資訊，核對電子資訊所示之圖案是否包含晶圓之電路上之缺陷。

Description

缺陷檢查裝置及缺陷檢查方法
本發明之實施形態係關於一種缺陷檢查裝置及缺陷檢查方法。
作為半導體製造工序中之缺陷檢查之方法，先前，於工序中獲取SEM(Scanning Electron Microscope，掃描電子顯微鏡)圖像等，由作業者對其進行目視檢查。
另一方面，為了檢查缺陷之電性影響，必須判別缺陷之產生部位及種類，並核對於半導體電路上之何處成為不良，為此需要大量時間。
又，亦已知有稱為晶粒至資料庫(Die To Database)之方法，該方法係藉由獲得基於利用CAD(Computer-Aided Design，電腦輔助設計)所得之設計圖案(設計)之圖像資料與已獲取之SEM圖像之差分而發現缺陷。
然而，由於在晶圓上展開之SEM圖像之圖案例如受圖案形成時之曝光條件影響較大，故而難以與上述設計圖案完全一致，因此，亦難以精度良好地僅提取真正成為問題之缺陷部分作為差分。
進而，亦考慮基於所獲取之SEM圖像製作CAD資料並將該CAD資料與電路資料進行核對之方法。通常，可利用SEM圖像獲取之區域之範圍有限，故而根據上述SEM圖像中所不包含之區域之配線連接狀況，缺陷之致命度不同。因此，必須以整個晶片為對象進行核對，需要大量時間。
實施形態提供一種可於半導體製造之缺陷檢查中縮短檢查時間之缺陷檢查裝置及缺陷檢查方法。
實施形態之缺陷檢查裝置具備獲取部、剪輯部、第1賦予部、匹配部及核對部。獲取部獲取表示於晶圓上展開之圖案之電子資訊。剪輯部將設計資料所示之圖形中與電子資訊對應之部分進行剪輯而獲得設計資訊。第1賦予部對電子資訊所示之各圖案賦予第1編號，對設計資訊所示之各圖案賦予第2編號。匹配部製作表示第1編號與第2編號之對應關係之關係資訊。核對部基於關係資訊及與設計資訊所示之各圖案對應之節點資訊，核對電子資訊所示之圖案是否包含晶圓之電路上之缺陷。
又，亦可進而具備轉換部，該轉換部獲得將由獲取部獲取之電子資訊轉換成CAD(Computer Aided Design)資料所得之轉換資訊，且第1賦予部對轉換資訊所示之各圖案賦予第1編號，核對部基於關係資訊及節點資訊，核對轉換資訊所示之圖案是否包含晶圓之電路上之缺陷。
又，亦可進而具備分類部，該分類部基於由匹配部製作之關係資訊之內容，將轉換資訊之缺陷種類進行分類，且核對部按照由分類部分類所得之缺陷種類，核對轉換資訊所示之圖案是否包含晶圓之電路上之缺陷。
又，亦可進而具備第2賦予部，該第2賦予部對設計資訊所示之各圖案賦予節點編號作為節點資訊，且核對部基於關係資訊及節點編號，核對轉換資訊所示之圖案是否包含晶圓之電路上之缺陷。
又，亦可為於由分類部示出轉換資訊之缺陷種類為短路狀態之情形時，核對部根據關係資訊特定出與轉換資訊中處於短路狀態之圖案對應之設計資訊中之圖案，根據特定出之設計資訊中之圖案與節點編號之對應關係，核對轉換資訊所示之圖案是否包含晶圓之電路上之缺陷。
又，亦可進而具備：置換部，其自於設計資料所示之圖形中將與轉換資訊對應之部分利用該轉換資訊進行置換所得之資料中，提取包含該轉換資訊之特定範圍之部分作為置換資訊；以及執行部，其執行晶圓之示意性資料與設計資料之一部分或全部之LVS(Layout Versus Schematic，電路佈局驗證)，且於由分類部示出轉換資訊之缺陷種類為開路狀態之情形時，核對部根據由執行部利用經置換部提取之置換資訊與示意性資料執行之LVS之結果，核對轉換資訊所示之圖案是否包含晶圓之電路上之缺陷。
又，執行部亦可藉由預先執行示意性資料與所有設計資料之LVS，生成設計資料所示之各圖案對應之節點編號，第2賦予部將由執行部生成之節點編號賦予至設計資訊所示之各圖案。
又，另一實施形態之缺陷檢查裝置具備獲取部、賦予部、匹配部及分類部。獲取部獲取表示於晶圓上展開之圖案之電子資訊。賦予部對電子資訊所示之各圖案賦予第1編號，對設計資料所示之圖形中與電子資訊對應之部分即設計資訊所示之各圖案賦予第2編號。匹配部製作表示第1編號與第2編號之對應關係之關係資訊。分類部基於由匹配部製作之關係資訊之內容，將電子資訊之缺陷種類進行分類。
又，另一實施形態之缺陷檢查裝置具備獲取部、賦予部、匹配部及核對部。獲取部獲取表示於晶圓上展開之圖案之電子資訊。賦予部對電子資訊所示之各圖案賦予第1編號，對設計資料所示之圖形中與電子資訊對應之部分即設計資訊所示之各圖案賦予第2編號。匹配部製作表示第1編號與第2編號之對應關係之關係資訊。核對部基於和關係資訊與設計資訊所示之各圖案對應之節點編號，核對電子資訊所示之圖案是否包含晶圓之電路上之缺陷。
以下參照隨附圖式，詳細地說明實施形態之SEM裝置。再者，該等實施形態為一例，本發明並不限定於該實施形態。
圖1係用以說明SEM圖像與基於CAD設計資料之圖像之差分之圖。一面參照圖1，一面對SEM圖像與設計CAD之差分中所包含之誤差進行說明。
圖1(a)示出SEM圖像500，該SEM圖像500係為了檢查安裝有各種半導體零件之晶圓中之晶片之電路上的缺陷，藉由於SEM裝置中自電子源朝向該晶圓照射電子束並檢測自該晶圓發射之二次電子而獲得。再者，圖1(a)所示之圖像模式性地示出實際之SEM圖像，此處，為方便起見，稱為SEM圖像。如圖1(a)之虛線部所示，SEM圖像500中包含電路上之缺陷。
又，將與SEM圖像500對應之基於由CAD設計所得之資料之圖像(稱為設計CAD510)示於圖1(b)中。理論上，藉由提取圖1(a)所示之SEM圖像500與圖1(b)所示之設計CAD510之差分，可僅提取出表示缺陷部分之圖像。但，如上所述，SEM圖像所示之晶圓之圖案受圖案形成時之曝光條件影響較大，故而實際上如圖1(c)所示之差分圖像550般，連與缺陷部分無關之部分亦會被提取為差分(誤差)。如此，難以使設計圖案(設計CAD)與SEM圖像所示之晶圓之圖案於缺陷部分以外完全一致，故而難以精度良好地僅提取缺陷部分作為差分。
圖2係用以說明對整個晶片進行之缺陷檢查之一方法即LVS(Layout Versus Schematic)之圖。一面參照圖2之例，一面對SEM圖像之局部圖案存在缺陷且於整個晶片進行LVS之情形進行說明。
LVS係指關於對晶圓晶片之電路加以設計所得之示意性資料與為了製作圖案而製作之設計圖案(設計CAD)核對是否沒有電路上之不一致之動作或工具。於本實施形態之說明中，使用LVS該術語表示上述核對動作。
於圖2之配線圖案中，所獲取之SEM圖像501表示局部短路(short)之配線(白底圖案)之狀態。於該SEM圖像501中，上側配線601與下側配線602看似於SEM圖像501之中央部發生短路。然而，有可能如圖2之左側所示，SEM圖像501之視野外之上述兩條配線彼此經由配線603連續地形成。或者，另外亦有可能如圖2之右側所示，與SEM圖像501之上側配線同一層之配線611和與SEM圖像501之下側配線同一層之配線612並非如關於圖2左側所說明之例般配線彼此連續地形成，但例如各配線經由通孔611a及通孔612a並經由配線621連接。
如此，利用整個晶片之設計圖案(設計CAD)中將與SEM圖像501對應之部分置換成該SEM圖像501所得之置換圖像以及規定該整個晶片之電路連接狀態之示意性資料而執行LVS，藉此可判定SEM圖像501上之缺陷(短路)是否為實際致命之缺陷。於圖2之情形時，SEM圖像501上之上側與下側之配線彼此連續地形成，或者經由下層配線等其他配線連接。該等情況均等同於短路，即便自SEM圖像501上判斷時為短路狀態，仍判定為動作上不存在問題且自整個晶片而言並非致命之缺陷。
然而，由於如上所述對整個晶片執行LVS需要大量之時間，故而針對每個SEM圖像執行LVS作為缺陷檢查而言並不實際。以下，於本實施形態中，對可於半導體製造之缺陷檢查中縮短檢查時間之SEM裝置之構成及動作進行說明。
圖3係表示實施形態之SEM裝置之整體構成之一例之圖。一面參照圖3，一面對本實施形態之SEM裝置1之整體構成進行說明。
如圖3所示，本實施形態之SEM裝置1具備電子槍鏡筒11、載台21、檢測器23、控制器31、信號處理電路32、監視器33、圖像儲存部34、行控制電路35、載台驅動控制電路36、座標儲存部37及配方檔案儲存部38。
電子槍鏡筒11係對試樣(例如載台21上之晶圓22)照射電子束EB之裝置。電子槍鏡筒11於其內部包含電子源12、磁場透鏡13及掃描線圈14。
電子源12係利用由鎢等形成之燈絲之加熱而照射電子束EB之裝置。
磁場透鏡13係如下透鏡：包含捲繞成線圈狀之電線及包圍該電線周圍之磁軛而構成，且利用於電線中流動之電流生成旋轉對象之磁力線，並調整自電子源12照射之電子束EB之粗細。
掃描線圈14係用以使由電子源12照射且由磁場透鏡13調整了粗細之電子束EB於試樣上進行掃描之線圈。
載台21係用以載置成為電子束EB之照射對象之晶圓22等試樣之平台。載台21除進行平面內之移動(X軸、Y軸)、及縱向之移動(Z軸)以外，例如進行載置面傾斜及載置面旋轉等動作。
檢測器23係藉由來自電子源12之電子束EB照射至晶圓22，而檢測自晶圓22發射之二次電子SE之裝置。
控制器31係負責SEM裝置1整體之控制之控制器。具體而言，控制器31控制信號處理電路32、監視器33及圖像儲存部34，並且執行使用由信號處理電路32生成之SEM圖像(電子圖像之一例)之缺陷檢查處理。
信號處理電路32係如下電路：按照控制器31之控制，檢測由檢測器23檢測出之二次電子之量，藉此生成1張圖像(SEM圖像)。由信號處理電路32生成之SEM圖像儲存於圖像儲存部34中。此種SEM圖像例如可以用所有圖像涵蓋整個晶圓晶片之方式生成，亦可事先使用光學檢查裝置特定出圖案異常部位，並針對包含其座標之區域生成。或，亦可預先設定主要檢測部位(例如根據先前之經驗或以前之工序所掌握之容易產生電路上之缺陷之部位或圖案密度較高之部位等)，並針對該檢測部位生成。
監視器33係顯示由信號處理電路32生成之SEM圖像等之CRT(Cathode Ray Tube，陰極射線管)顯示器、液晶顯示器、或有機EL(Electro Luminescence，電致發光)顯示器之顯示裝置。
圖像儲存部34係記憶(儲存)由信號處理電路32生成之SEM圖像之記憶裝置。圖像儲存部34例如為HDD(Hard Disk Drive，硬碟驅動器)、SSD(Solid State Drive，固態驅動器)、快閃記憶體或光碟等可以電方式、磁方式或光學方式進行記憶之記憶裝置。再者，圖像儲存部34亦可不僅記憶SEM圖像，例如亦記憶晶片之設計圖案(設計CAD)資料及示意性資料等。又，SEM圖像、設計圖案(設計CAD)及示意性資料中之至少任一個亦可記憶於SEM裝置1外之外部裝置中。
行控制電路35係按照控制器31之控制，控制電子槍鏡筒11之動作之電路。例如，行控制電路35控制利用電子源12之電子束之核查動作、利用磁場透鏡13之電子束之調整動作及利用掃描線圈14之電子束之掃描動作等。
載台驅動控制電路36係按照控制器31之控制，控制載置有晶圓22之載台21之動作之電路。例如，載台驅動控制電路36控制載台21之平面內之移動(X軸、Y軸)、縱向之移動(Z軸)、載置面傾斜及載置面旋轉等動作。
座標儲存部37係記憶座標資料之記憶裝置，該座標資料規定有照射電子束EB之載台21(晶圓22)上之座標、或驅動載台21之座標等。座標儲存部37例如為HDD、SSD、快閃記憶體或光碟等以電方式、磁方式或光學方式進行記憶之記憶裝置。
配方檔案儲存部38係儲存配方檔案之記憶裝置，該配方檔案規定有用以對載台21照射電子束EB而獲得SEM圖像之計測點及測定條件等。配方檔案儲存部38例如為HDD、SSD、快閃記憶體或光碟等以電方式、磁方式或光學方式進行儲存之裝置。
再者，於圖3所示之例中，為方便起見，將圖像儲存部34、座標儲存部37及配方檔案儲存部38圖示為不同之記憶裝置，但並不限定於此，亦可由1個記憶裝置構成。又，圖像儲存部34、座標儲存部37及配方檔案儲存部38中之至少任一個亦可配備於SEM裝置1外之外部裝置。
又，圖3所示之SEM裝置1之構成表示一例，例如亦可包含除圖3所示之構成要素以外之構成要素。
圖4係表示實施形態之控制器之硬體構成例之圖。一面參照圖4，一面對本實施形態之控制器31之硬體構成進行說明。
如圖4所示，控制器31具備CPU(Central Processing Unit，中央處理單元)101、ROM(Read Only Memory，唯讀記憶體)102、RAM(Random Access Memory，隨機存取記憶體)103、輸入輸出I/F(Interface，介面)104、及控制電路I/F105，各裝置以可藉由總線相互進行通信之方式連接。
CPU101係對控制器31整體、進而SEM裝置1整體之動作進行控制之運算裝置。ROM102係非揮發性記憶裝置，記憶CPU101為了控制各功能而執行之韌體等程式。RAM103係被用作CPU101之工作區之揮發性記憶裝置。
輸入輸出I/F104係用以與控制器31外之記憶裝置(圖像儲存部34、座標儲存部37及配方檔案儲存部38)之間進行資料之輸入輸出之介面。
控制電路I/F105係用以與信號處理電路32、行控制電路35及載台驅動控制電路36之間進行包含動作指令等之控制資料之交換之介面。
再者，圖4所示之控制器31之硬體構成表示一例，亦可包含除圖4所示之構成要素以外之構成要素。例如，於SEM裝置1與外部裝置之間進行資料通信之情形時，例如亦可具備與TCP(Transmission Control Protocol，傳輸控制協定)/IP(Internet Protocol，網際網路協定)或UDP(User Datagram Protocol，用戶資料報協定)/IP等通信協定對應之網路I/F。
圖5係表示實施形態之控制器之功能區塊之構成例的圖。圖6係表示將實施形態之SEM圖像轉換成CAD之例之圖。圖7係表示於實施形態之設計CAD中置換成SEM圖像之例之圖。圖8係用以說明實施形態之SEM裝置之LVS之通常動作之圖。圖9係用以說明實施形態之SEM裝置之節點編號之圖。一面參照圖5～圖9，一面對本實施形態之SEM裝置1之控制器31之功能區塊之構成進行說明。
如圖5所示，本實施形態之控制器31具有第1獲取部201(獲取部)、第2獲取部202、剪輯部203、轉換部204、置換部205、LVS執行部206(執行部)、第1賦予部207(賦予部)、匹配部208、分類部209、第2賦予部210及電路核對部211。
第1獲取部201係如下功能部：獲取外部之記憶部220中所記憶之表示由信號處理電路32生成之晶圓上之局部圖案之SEM圖像。第1獲取部201係藉由利用圖4所示之CPU101之程式之執行、及輸入輸出I/F104實現。又，記憶部220例如由圖3所示之圖像儲存部34實現。再者，記憶部220可由SEM裝置1外之外部裝置配備，於此情形時，第1獲取部201只要經由上述網路I/F自外部裝置獲取SEM圖像即可。
第2獲取部202係獲取外部之記憶部220中所記憶之設計CAD資料(設計資料之一例)之功能部。第2獲取部202係藉由利用圖4所示之CPU101之程式之執行、及輸入輸出I/F104實現。
剪輯部203係如下功能部：將由第2獲取部202獲取之整個晶片之設計CAD資料所示之圖形中與由第1獲取部201獲取之SEM圖像對應之部分進行剪輯。以下，有時將與由剪輯部203剪輯所得之SEM圖像對應之設計CAD資料所示之圖形部分簡稱為「設計CAD」(設計資訊之一例)。
轉換部204係將由第1獲取部201獲取之SEM圖像轉換成CAD資料之功能部。例如，轉換部204將圖6(a)所示之SEM圖像502以特定之亮度值為邊界二值化，生成圖6(b)所示之二值化圖像552。繼而，轉換部204自二值化圖像552轉換成圖6(c)所示之CAD資料(缺陷CAD522)。再者，以下有時將由轉換部204自SEM圖像轉換所得之CAD資料稱為「轉換CAD」(轉換資訊之一例)。
置換部205係如下功能部：於由第2獲取部202獲取之整個晶片之設計CAD資料所示之圖形中，將與由轉換部204進行轉換所獲得之轉換CAD對應之部分利用該轉換CAD予以置換。以下，有時將藉由以下方式獲得之CAD資料稱為「置換CAD」，上述方式係指利用置換部205將於整個晶片之設計CAD資料所示之圖形中與轉換CAD對應之部分利用該轉換CAD予以置換。例如，置換部205係藉由於設計CAD資料所示之圖形中，將與圖7(a)所示之缺陷CAD522(轉換CAD)對應之部分利用該缺陷CAD522予以置換，而獲得圖7(b)所示之置換CAD532。
LVS執行部206係執行LVS之功能部，該LVS係核對將設計有晶圓晶片之電路之示意性資料與CAD資料(設計CAD資料等)於電路上是否不一致，如圖8所示，LVS執行部206輸入作為成為LVS之對象之CAD資料之置換CAD532、置換CAD532之下層CAD資料即下層CAD512a、及置換CAD532之上層CAD資料即上層CAD512b，利用該等CAD資料及示意性資料執行LVS。
如此，藉由利用LVS執行部206執行示意性資料與對應於整個晶片之設計CAD資料之LVS，能獲得被賦予表示設計CAD資料所示之各配線圖案是否相互導通之資訊之AGF(Added Node GDS File，添加節點GDS(General Data Stream，通用資料流)檔案)。於AGF中，當設計CAD資料上之複數個配線圖案於晶片上之任一位置導通(短路)之情形時，利用同一編號(節點編號)(節點資訊之一例)建立關聯。藉由AGF掌握設計CAD資料之各配線圖案之導通(短路)狀態，故而例如如圖9所示，可對自設計CAD資料剪輯所得之設計CAD513所示之各配線圖案賦予表示為導通(短路)之配線圖案之節點編號(圖9中為A1～A6)。
第1賦予部207係如下功能部：為了判定下述轉換CAD之缺陷種類，對利用轉換部204所獲得之轉換CAD之各配線圖案、及利用剪輯部203所獲得之設計CAD之各配線圖案分別以任意順序賦予編號(圖形編號)(第1編號、第2編號)。
匹配部208係如下功能部：使用所賦予之圖形編號將轉換CAD之配線圖案與設計CAD之配線圖案相互進行關聯(匹配)。
分類部209係如下功能部：基於利用匹配部208進行之匹配之結果，對轉換CAD之配線圖案之缺陷類別(缺陷種類)進行分類(判定)。關於分類成何種缺陷種類之詳細情況將於下文進行敍述。
第2賦予部210係如下功能部：基於利用LVS執行部206所獲得之AGF，對設計CAD之各配線圖案賦予節點編號。此處，所謂「對設計CAD之各配線圖案賦予節點編號」係表示使設計CAD之各配線圖案成為與任一節點編號關聯之狀態。例如，LVS之結果係亦包含以下情形時之動作之概念，上述情形係指自已對各配線圖案建立關聯之節點編號之整個晶片之設計CAD資料，將與轉換CAD對應之部分進行剪輯，藉此獲得經建立關聯之節點編號之設計CAD。
電路核對部211係如下功能部：使用利用匹配部208所獲得之轉換CAD與設計CAD之匹配結果、及由第2賦予部210賦予有設計CAD之節點編號，對轉換CAD所示之配線圖案判定電路上是否存在致命缺陷。關於電路核對部211之具體動作將於下文進行敍述。
剪輯部203、轉換部204、置換部205、LVS執行部206、第1賦予部207、匹配部208、分類部209、第2賦予部210及電路核對部211係利用由圖4所示之CPU101執行軟體即程式而實現。再者，上述各功能部之一部分或全部亦可藉由FPGA(Field-Programmable Gate Array，場可程式化閘陣列)或ASIC(Application Specific Integrated Circuit，特殊應用積體電路)等硬體電路實現，而非執行程式來實現。
再者，圖5所示之控制器31之各功能部係概念性地表示功能者，並不限定於此種構成。例如，亦可使於圖5所示之控制器31中作為獨立之功能部圖示出之複數個功能部以1個功能部之形式構成。另一方面，亦可利用圖5所示之控制器31將1個功能部所具有之功能分割為複數個，構成為複數個功能部。
圖10係包含實施形態之缺陷檢查處理之整體處理之流程圖。一面參照圖10，一面對包含利用本實施形態之SEM裝置1之缺陷檢查處理之半導體製造工序之整體處理之概要進行說明。
(步驟S11) 進行半導體之製造工序中之檢查工序前之前工序(製程A)。於製程A中，例如於進行晶圓之清洗、氧化、擴散及成膜之後，藉由微影法形成電路圖案等。繼而，移行至步驟S12。
(步驟S12) 對形成有電路圖案(配線圖案)之晶圓進行實施檢查、計測之檢查工序。於檢查工序中，例如對晶圓上所形成之電路圖案進行如下操作等：缺陷檢查，其係根據自鄰接之相同圖案獲得之光學像或SEM圖像之差分像而檢測異常圖案；以及根據電路圖案之線寬及孔徑之測定、晶圓膜厚之計測而檢測製程異常。又，於檢查工序中，亦可利用上述電子槍鏡筒11、檢測器23及信號處理電路32，生成晶圓上之對象部分之SEM圖像，且記憶於記憶部220。又，於本步驟中，LVS執行部206亦可預先執行示意性資料與對應於整個晶片之設計CAD資料之LVS，獲得AGF。繼而，移行至步驟S13。
(步驟S13) 進行缺陷再檢工序，該缺陷再檢工序係檢查晶圓上所形成之電路圖案是否成為按照設計之連接關係之電路上之缺陷的有無。缺陷再檢工序對應於利用本實施形態之SEM裝置1進行之缺陷檢查處理。缺陷檢查處理之詳細情況將於下文進行敍述。繼而，移行至步驟S14。
(步驟S14) 進行缺陷再檢工序後之後工序(製程B)。於製程B中，例如進行切割以及封裝等，上述切割係將晶圓上所形成之積體電路等切削而使其等晶片化，上述封裝包含使搭載有藉由切割而切削所得之積體電路之晶片之保護及與周邊電路之連接變得容易之處理等。此種後工序結束後，半導體之製造工序結束。
再者，上述各步驟中之處理係例示，當然有包含其他處理或工序，且多次反覆進行處理之情況。
圖11係實施形態之SEM裝置之缺陷檢查處理之流程圖。圖12係表示實施形態之SEM裝置之賦予圖形編號之動作之圖。圖13係用以說明實施形態之SEM裝置之缺陷種類之圖。圖14係用以說明實施形態之SEM裝置之匹配之圖。圖15係用以說明實施形態之SEM裝置之匹配之圖。圖16係用以說明實施形態之SEM裝置之匹配之圖。一面參照圖11～圖16，一面對本實施形態之SEM裝置1中之缺陷檢查處理之流程進行說明。再者，利用LVS執行部206預先執行示意性資料與對應於整個晶片之設計CAD資料之LVS，獲得AGF。
(步驟S131) SEM裝置1之第1獲取部201獲取外部之記憶部220中所記憶之表示由信號處理電路32生成之晶圓上之局部圖案之SEM圖像。SEM裝置1之第2獲取部202自外部之記憶部220獲取關於成為缺陷檢查處理之對象之晶圓之設計CAD資料。SEM裝置1之剪輯部203將由第2獲取部202獲取之整個晶片之設計CAD資料所示之圖形中與由第1獲取部201獲取之SEM圖像對應之部分進行剪輯而獲得設計CAD。繼而，確認步驟S132結束，移行至步驟S133。
(步驟S132) 與步驟S131之處理並行地，SEM裝置1之轉換部204將由第1獲取部201獲取之SEM圖像轉換成CAD資料而獲得轉換CAD。繼而，確認步驟S131結束，移行至步驟S133。
(步驟S133) 為了判定下述轉換CAD之缺陷種類，SEM裝置1之第1賦予部207對利用轉換部204所獲得之轉換CAD之各配線圖案、及利用剪輯部203所獲得之設計CAD之各配線圖案分別以任意順序賦予編號(圖形編號)。
例如，第1賦予部207對自圖12(a)所示之SEM圖像504轉換而成之圖12(b)所示之轉換CAD524之各配線圖案，如圖12(c)所示般賦予圖形編號(D1～D7)。同樣地，第1賦予部207對與轉換CAD524對應之設計CAD即設計CAD514之各配線圖案賦予圖形編號(G1～G8)。於對轉換CAD及設計CAD各自之配線圖案賦予編號時，對不同配線圖案賦予不同圖形編號，但所賦予之圖形編號之順序可為任意。例如，圖12(c)所示之轉換CAD524中之圖形編號「D3」所示之配線圖案被判斷為與圖12(d)所示之設計CAD514中之圖形編號「G4」所示之配線圖案對應，但圖形編號亦可不同。
此處，先一面參照圖13，一面對於下述步驟S135之缺陷種類分類中分類所得之缺陷種類進行說明。圖13(a)所示之被賦予圖形編號(G1～G8)之設計CAD514與上述圖12(c)所示之設計CAD514相同。圖13(b)所示之轉換CAD524a被賦予圖形編號D1～D9，與設計CAD514相比，多餘地存在圖形編號D9所示之配線圖案，故而被分類為「島狀物」之缺陷種類。圖13(c)所示之轉換CAD524b被賦予圖形編號D1～D7，具有如設計CAD514中之圖形編號G2之配線圖案與圖形編號G3之配線圖案短路(short)般之圖形編號D2之配線圖案，故而被分類為「短路」之缺陷種類。圖13(d)所示之轉換CAD524c被賦予圖形編號D1～D7，且不存在設計CAD514中之圖形編號G7之配線圖案，故而被分類為「缺漏」之缺陷種類。圖13(e)所示之轉換CAD524d被賦予圖形編號D1～D9，設計CAD514中之圖形編號G2之配線圖案呈現分離成圖形編號D2之配線圖案與圖形編號D8之配線圖案之狀態，故而被分類為「開路」之缺陷種類。再者，於步驟S135之缺陷種類分類中分類所得之缺陷種類於該分類等級中，並不侷限於表示各缺陷種類為實際之電路上之致命缺陷，最終判定於晶片電路上有無致命缺陷係藉由步驟S136之電路核對而進行。
返回至圖11，繼續說明。步驟S133之利用第1賦予部207之圖形編號之賦予後，移行至步驟S134。
(步驟S134) SEM裝置1之匹配部208使用所賦予之圖形編號將轉換CAD之配線圖案與設計CAD之配線圖案相互進行關聯(匹配)。
例如，於進行圖14(a)所示之被賦予圖形編號G1～G8之設計CAD514與圖14(b)所示之被賦予圖形編號D1～D8之轉換CAD524e之匹配之情形時，匹配部208使設計CAD514與轉換CAD524e重疊，並以能掌握重疊之配線圖案之圖形編號之關聯之方式，製作如圖14(c)所示之矩陣資訊(關係資訊之一例)。於圖14(c)所示之矩陣中，表示設計CAD之圖形編號與相同之圖形編號藉由轉換CAD而對應。又，於該矩陣中，列中存在之「Σ」(「設計(G)」中之「Σ」)表示與轉換CAD(來自SEM)之特定圖形編號之配線圖案對應之配線圖案於設計CAD(來自設計)上是否存在若干個。另一方面，於該矩陣中，行中存在之「Σ」(「SEM(D)」中之「Σ」)表示與設計CAD(來自設計)之特定圖形編號之配線圖案對應之配線圖案於轉換CAD(來自SEM)上是否存在若干個。於圖14(c)所示之矩陣中，列之「Σ」值全部為1，行之「Σ」值亦全部為1，故而設計CAD之配線圖案與轉換CAD之配線圖案相互一一對應。該情形時之轉換CAD被分類為「無無缺陷」該缺陷種類。
但，如上所述，由第1賦予部207賦予之圖形編號係以任意順序賦予，故而並不限於利用設計CAD與轉換CAD對相同配線圖案賦予相同圖形編號。於圖14所示之例中，於由設計CAD514之圖形編號特定出之配線圖案與由轉換CAD524e之圖形編號特定出之配線圖案中，圖形編號相互不一致。然而，表示由匹配部208關於設計CAD514及轉換CAD524e製作之圖形編號之關聯之矩陣成為圖14(d)所示之矩陣，列之「Σ」值全部為1，行之「Σ」值亦全部為1，設計CAD之配線圖案與轉換CAD之配線圖案相互一一關聯。因此，作為缺陷種類，成為「無缺陷」該一類。
再者，作為由匹配部208製作之圖形編號之關聯之資訊，為方便起見，設為如圖14所示之矩陣形式之資訊示出，但並不限定於此，只要為規定圖形編號之關聯之資訊，便亦可為任意形式之資訊。
又，如圖15(b)所示之被賦予圖形編號(D1～D9)之轉換CAD524a包含圖15(a)所示之設計CAD514作為配線圖案所不具有之由圖形編號D9特定出之配線圖案。於此情形時，表示由匹配部208對設計CAD514及轉換CAD524a製作之圖形編號之關聯之矩陣成為如圖15(d)所示之矩陣。圖15(d)所示之矩陣表示設計CAD514中不存在與轉換CAD524a中之圖形編號D9之配線圖案對應之配線圖案，與轉換CAD524a之圖形編號D9對應之列之「Σ」值成為0。於此情形時，於下一步驟S135中，轉換CAD524a被分類為「島狀物」之缺陷種類。
又，如圖15(c)所示之被賦予圖形編號(D1～D7)之轉換CAD524c不具有與圖15(a)所示之設計CAD514中之圖形編號G7之配線圖案對應之配線圖案。於此情形時，表示由匹配部208對設計CAD514及轉換CAD524c製作之圖形編號之關聯之矩陣成為如圖15(e)所示之矩陣。圖15(e)所示之矩陣表示轉換CAD524c中不存在與設計CAD514中之圖形編號G7之配線圖案對應之配線圖案，與設計CAD514之圖形編號G7對應之行之「Σ」值成為0。於此情形時，於下一步驟S135中，轉換CAD524c被分類為「缺漏」之缺陷種類。
又，如圖16(b)所示之被賦予圖形編號(D1～D7)之轉換CAD524b包含如圖16(a)所示之設計CAD514中之圖形編號G2之配線圖案與圖形編號G3之配線圖案短路(short)般之圖形編號D2之配線圖案。於此情形時，表示由匹配部208對設計CAD514及轉換CAD524b製作之圖形編號之關聯之矩陣成為如圖16(d)所示之矩陣。圖16(d)所示之矩陣表示設計CAD514中存在圖形編號G2及G3所示之兩條配線圖案作為與轉換CAD524b中之圖形編號D2之配線圖案對應之配線圖案，且與轉換CAD524b之圖形編號D2對應之列之「Σ」值成為2。於此情形時，於下一步驟S135中，轉換CAD524b被分類為「短路」之缺陷種類。
又，如圖16(c)所示之被賦予圖形編號(D1～D9)之轉換CAD524d呈現圖16(a)所示之設計CAD514中之圖形編號G2之配線圖案分離成圖形編號D2之配線圖案與圖形編號D8之配線圖案之狀態。於此情形時，表示由匹配部208對設計CAD514及轉換CAD524d製作之圖形編號之關聯之矩陣成為如圖16(e)所示之矩陣。圖16(e)所示之矩陣表示轉換CAD524d中存在圖形編號D2及D8所示之兩條配線圖案作為與設計CAD514中之圖形編號G2之配線圖案對應之配線圖案，且與設計CAD514之圖形編號G2對應之行之「Σ」值成為2。於此情形時，於下一步驟S135中，轉換CAD524b被分類為「開路」之缺陷種類。
返回至圖11，繼續說明。步驟S134中利用匹配部208進行匹配後，移行至步驟S135。
(步驟S135) SEM裝置1之分類部209基於利用匹配部208進行之匹配之結果，對轉換CAD之配線圖案之缺陷類別(缺陷種類)進行分類(判定)。關於利用該分類部209之缺陷種類之分類動作之詳細情況將於下文進行敍述。
(步驟S136) SEM裝置1之第2賦予部210基於利用LVS執行部206所獲得之AGF，對設計CAD之各配線圖案賦予節點編號。又，SEM裝置1之電路核對部211使用利用匹配部208所得之轉換CAD與設計CAD之匹配結果、及由第2賦予部210賦予有設計CAD之節點編號，判定轉換CAD所示之配線圖案於電路上是否存在致命缺陷。關於利用該第2賦予部210及電路核對部211之電路核對動作之詳細情況將於下文進行敍述。
於如上所述之步驟S131～S136之流程中，執行SEM裝置1之缺陷檢查處理。
圖17係實施形態之SEM裝置之缺陷種類分類之流程圖。一面參照圖17，一面對本實施形態之SEM裝置1之缺陷檢查處理中之缺陷種類之分類動作(圖11之步驟S135)之流程進行說明。
(步驟S1351) SEM裝置1之分類部209於由匹配部208製作之規定設計CAD與轉換CAD之圖形編號之關聯之矩陣中，對列之「Σ」及行之「Σ」進行統計。繼而，移行至步驟S1352。
(步驟S1352) 分類部209判定列之「Σ」值及行之「Σ」值是否全部為1。於所有「Σ」值為1之情形時(步驟S1352：是(Yes))，移行至步驟1353，於任一「Σ」值為除1以外之情形時(步驟S1352：否(No))，移行至步驟S1354。
(步驟S1353) 分類部209當判定於規定圖形編號之關聯之矩陣中，列之「Σ」值及行之「Σ」值全部為1時，對轉換CAD分類為「無缺陷」之缺陷種類。繼而，結束缺陷種類之分類動作。
(步驟S1354) 分類部209當判定於規定圖形編號之關聯之矩陣中，任一「Σ」值為除1以外之值時，進而判定任一「Σ」值中是否包含0。於任一「Σ」值中包含0之情形時(步驟S1354：是)，移行至步驟S1355，於不包含0之情形時(步驟S1354：否)，移行至步驟S1358。
(步驟S1355) 分類部209進而判定包含0作為值之「Σ」為列之「Σ」(「設計(G)」中之「Σ」)抑或行之「Σ」(「SEM(D)」中之「Σ」)。於包含0作為值之「Σ」為列之「Σ」(「設計(G)」中之「Σ」)之情形時(步驟S1355：設計)，移行至步驟S1356，於為行之「Σ」(「SEM(D)」中之「Σ」)之情形時(步驟S1355：SEM)，移行至步驟S1357。
(步驟S1356) 分類部209對於轉換CAD分類為「島狀物」之缺陷種類。例如，於對上述圖15(b)所示之轉換CAD524a，由匹配部208製作如圖15(d)所示之矩陣之情形時，分類部209對於轉換CAD524a分類為「島狀物」之缺陷種類。繼而，結束缺陷種類之分類動作。
(步驟S1357) 分類部209對於轉換CAD分類為「缺漏」之缺陷種類。例如，於對上述圖15(c)所示之轉換CAD524c，由匹配部208製作如圖15(e)所示之矩陣之情形時，分類部209對於轉換CAD524c分類為「缺漏」之缺陷種類。繼而，結束缺陷種類之分類動作。
(步驟S1358) 分類部209進而判定值為非0且除1以外之值、即2以上之「Σ」為列之「Σ」(「設計(G)」中之「Σ」)抑或行之「Σ」(「SEM(D)」中之「Σ」)。於包含2以上之值之「Σ」為列之「Σ」(「設計(G)」中之「Σ」)之情形時(步驟S1358：設計)，移行至步驟S1359，於為行之「Σ」(「SEM(D)」中之「Σ」)之情形時(步驟S1358：SEM)，移行至步驟S1360。
(步驟S1359) 分類部209對於轉換CAD分類為「短路」之缺陷種類。例如，於對上述圖16(b)所示之轉換CAD524b，由匹配部208製作如圖16(d)所示之矩陣之情形時，分類部209對於轉換CAD524b分類為「短路」之缺陷種類。繼而，結束缺陷種類之分類動作。
(步驟S1360) 分類部209對於轉換CAD分類為「開路」之缺陷種類。例如，於對上述圖16(c)所示之轉換CAD524d，由匹配部208製作如圖16(e)所示之矩陣之情形時，分類部209對於轉換CAD524d分類為「開路」之缺陷種類。繼而，結束缺陷種類之分類動作。
利用如上所述之步驟S1351～S1360之流程，執行SEM裝置1之缺陷檢查處理中之缺陷種類之分類動作。
圖18係實施形態之SEM裝置之電路核對之流程圖。圖19係用以說明實施形態之SEM裝置之電路核對之圖。圖20係用以說明實施形態之SEM裝置之電路核對之圖。圖21係用以說明實施形態之SEM裝置之電路核對之圖。圖22係用以說明實施形態之SEM裝置之電路核對之圖。一面參照圖18～圖22，一面對本實施形態之SEM裝置1之缺陷檢查處理中之電路核對動作(圖11之步驟S136)之流程進行說明。
(步驟S1361) SEM裝置1之電路核對部211確認成為缺陷檢查處理之對象之轉換CAD由分類部209分類為哪一缺陷種類。於轉換CAD被分類為「無缺陷」之缺陷種類之情形時(步驟S1361：無缺陷)，移行至步驟S1362。於被分類為「島狀物」或「短路」之缺陷種類之情形時(步驟S1361：島狀物或短路)，移行至步驟S1363。於被分類為「缺漏」或「開路」之缺陷種類之情形時(步驟S1361：缺漏或開路)，移行至步驟S1365。
(步驟S1362) 電路核對部211判斷與轉換CAD對應之晶片上之電路不存在致命缺陷。繼而，結束電路核對動作。
(步驟S1363) SEM裝置1之第2賦予部210及電路核對部211執行短路模式之電路核對。例如，此處，於步驟S1361中設為轉換CAD被分類為「短路」之缺陷種類進行說明。
圖19(a)所示之設計CAD514表示於上述圖11所示之步驟S133中被賦予圖形編號G1～G8之狀態。圖19(b)所示之轉換CAD524b表示於同一步驟S133中被賦予圖形編號D1～D7之狀態。圖19(c)所示之矩陣係表示於上述圖11所示之步驟S134中，由匹配部208對設計CAD514及轉換CAD524b製作之圖形編號之關聯之矩陣。
又，如上所述，於執行缺陷檢查處理時，預先由LVS執行部206執行示意性資料與對應於整個晶片之設計CAD資料之LVS，獲得AGF，故而對設計CAD514之各配線圖案關聯節點編號。因此，第2賦予部210基於由LVS執行部206獲得之AGF，對設計CAD514之各配線圖案賦予節點編號。將已對設計CAD514賦予節點編號A1～A6之狀態設為圖19(d)所示之設計CAD514a。
電路核對部211製作表示設計CAD514之圖形編號(G1～G8)與設計CAD514a之節點編號(A1～A6)之關聯之如圖19(e)所示之矩陣。繼而，電路核對部211參照由匹配部208製作之圖19(c)所示之矩陣，特定出於轉換CAD524b中成為「短路」狀態之圖形編號D2之配線圖案與設計CAD514之圖形編號G2及G3之配線圖案對應。繼而，電路核對部211參照已製作之圖19(e)所示之矩陣，確認與特定出之設計CAD514之圖形編號G2及G3之配線圖案對應的設計CAD514a之配線圖案之節點編號。
於圖19(e)所示之矩陣之情形時，電路核對部211可確認與設計CAD514之圖形編號G2及G3之配線圖案對應之設計CAD514a之配線圖案之節點編號分別為A1及A2。因此，電路核對部211發現於表示實際電路狀態之轉換CAD524b中，短路(short)之圖形編號D2之配線圖案使不同節點編號之配線圖案彼此短路，從而判定於電路上存在缺陷(判定NG)。
另一方面，電路核對部211當確認到於轉換CAD524b中，短路(short)之圖形編號D2之配線圖案使相同節點編號之配線圖案彼此短路時，判定不存在電路上之缺陷(判定OK)。
又，關於在步驟S1361中，轉換CAD被分類為「島狀物」之缺陷種類之情況，電路核對部211例如於表示實際電路狀態之轉換CAD(例如轉換CAD524a)中，不存在與多餘地存在之配線圖案(例如轉換CAD524a中之圖形編號D9之配線圖案)對應之設計CAD514a中之被賦予節點編號之配線圖案。因此，亦可判定不存在電路上之缺陷(判定OK)。
再者，當於步驟S1361中，轉換CAD被分類為「島狀物」之缺陷種類之情形時，亦可如下所述。即，首先，於由第2獲取部202獲取之整個晶片之設計CAD資料所示之圖形中，利用轉換部204獲取轉換CAD(例如圖20(a)所示之轉換CAD524a)。此處，對轉換CAD524a內之各配線圖案賦予圖形編號D1～D9。然後，利用置換部205，於上述CAD資料所示之圖形中，將與該轉換CAD524a對應之部分利用該轉換CAD524a進行置換(置換CAD)。基於該置換CAD，如圖20(b)所示，提取表示存在於與轉換CAD524a相同部分之通孔圖案G1～G3(用以將上層配線與下層配線連接之配線)之設計CAD518。進而，如圖20(c)所示，將該設計CAD518與上述轉換CAD524a合成，製作配線圖案與通孔圖案經合成之轉換CAD524m。然後，再次與步驟S133同樣地，第1賦予部207對轉換CAD524m之各圖案重新賦予圖形編號D1～D8。其後，電路核對部211與被分類為「短路」之缺陷種類之情形同樣地執行電路核對。電路核對部211亦可基於其結果，判定不存在電路上之缺陷(判定OK)抑或存在電路上之缺陷(判定NG)。
繼而，移行至步驟S1364。
(步驟S1364) 於由電路核對部211判定為OK之情形時(步驟S1364：OK)，移行至步驟S1362，於判定為NG之情形時(步驟S1364：NG)，移行至步驟S1367。
(步驟S1365) SEM裝置1之第2賦予部210及電路核對部211執行開路模式之電路核對。例如，此處設為於步驟S1361中，轉換CAD被分類為「開路」之缺陷種類進行說明。
圖21(a)所示之設計CAD514表示於上述圖11所示之步驟S133中被賦予圖形編號G1～G8之狀態。圖21(b)所示之轉換CAD524d表示於同一步驟S133中被賦予圖形編號D1～D9之狀態。圖21(c)所示之矩陣係表示於上述圖11所示之步驟S134中，由匹配部208對設計CAD514及轉換CAD524d製作之圖形編號之關聯之矩陣。又，如上所述，對設計CAD514中之各配線圖案，關聯節點編號。因此，第2賦予部210基於由LVS執行部206獲得之AGF，對設計CAD514之各配線圖案賦予節點編號。如上所述，將對設計CAD514賦予有節點編號A1～A6之狀態設為圖19(d)所示之設計CAD514a。
電路核對部211製作表示設計CAD514之圖形編號(G1～G8)與設計CAD514a之節點編號(A1～A6)之關聯之如上述圖19(e)所示之矩陣。電路核對部211參照由匹配部208製作之圖21(c)所示之矩陣，特定出於轉換CAD524d中成為「開路」狀態之圖形編號D2及D8之配線圖案與設計CAD514之圖形編號G2之配線圖案對應。繼而，電路核對部211參照已製作之圖19(e)所示之矩陣，確認與特定出之設計CAD514之圖形編號G2之配線圖案對應之設計CAD514a中之配線圖案之節點編號。於圖21所示之例中，電路核對部211可確認與設計CAD514之圖形編號G2之配線圖案對應之設計CAD514a中之配線圖案之節點編號為A2。但，於此情形時，電路核對部211無法判定於表示實際電路狀態之轉換CAD524d中，成為開路之圖形編號D2及D8之配線圖案於整個晶片之其他部位導通(短路)抑或未導通。
因此，於此情形時，如圖22(a)所示，SEM裝置1之置換部205於由第2獲取部202獲取之整個晶片之設計CAD資料所示之圖形中，將與由轉換部204進行轉換所獲得之轉換CAD524d對應之部分利用該轉換CAD524d予以置換。繼而，置換部205自利用轉換CAD524d置換所得之CAD資料，提取包含該轉換CAD524d之特定範圍之部分作為置換CAD534(置換資訊之一例)。如下所述，對置換CAD534(包含轉換CAD524d)之各配線圖案分別關聯節點編號。由於在轉換CAD524d中特定出被判定為存在缺陷(開路)之圖形編號D2及D8之配線圖案，故而即便不使用整個晶片之CAD資料執行LVS，只要如上所述對包含轉換CAD524d之特定範圍之部分執行LVS，便可判斷實際上是否為電路上之致命缺陷。繼而，LVS執行部206執行示意性資料與整個晶片之CAD資料中包含已置換之轉換CAD524d之特定範圍之部分即置換CAD534之LVS。關於上述特定範圍，具體而言係於轉換CAD524d中包含被判定為存在缺陷(開路)之圖形編號D2及D8之配線圖案以及屬於由匹配部208及電路核對部211特定出之節點編號A2之圖形之範圍。可預先根據節點編號削減執行LVS之圖形數，故而可縮短檢查時間。
考慮有如下情形：藉由LVS執行部206之LVS所得之追蹤結果例如如圖22(b)所示，於構成與作為開路缺陷之圖形編號D2及D8對應之節點編號A2之設計CAD中所包含之圖形且除轉換CAD524d外之電路部分，檢測出圖形編號D2之配線圖案與圖形編號D8之配線圖案導通。於此情形時，電路核對部211可判斷於表示實際電路狀態之轉換CAD524d中，被判定為處於開路狀態之圖形編號D2及D8之配線圖案為相同節點編號之配線圖案，於此情形時，判定不存在電路上之缺陷(判定OK)。
另一方面，考慮有如下情形：藉由LVS執行部206之LVS所得之追蹤結果例如如圖22(c)所示，於構成與作為開路缺陷之圖形編號D2及D8對應之節點編號A2之設計CAD中所包含之圖形且除轉換CAD524d外之電路部分，檢測出圖形編號D2之配線圖案與圖形編號D8之配線圖案未導通。於此情形時，電路核對部211可判斷於表示實際電路狀態之轉換CAD524d中，被判定為處於開路狀態之圖形編號D2及D8之配線圖案為不同節點編號之配線圖案，於此情形時，判定存在電路上之缺陷(判定NG)。
又，關於在步驟S1361中，轉換CAD被分類為「缺漏」之缺陷種類之情形，電路核對部211例如確認於表示實際電路狀態之轉換CAD(例如圖13(d)所示之轉換CAD524c)中，不存在與設計CAD514a之節點編號A6之配線圖案對應之配線圖案。但，於此情形時，電路核對部211無法判定於表示實際電路狀態之轉換CAD524c中，於成為缺漏之該轉換CAD524c上所不存在之配線圖案於整個晶片之電路中存在何種影響。
因此，同樣地，置換部205於由第2獲取部202獲取之整個晶片之設計CAD資料所示之圖形中，將與由轉換部204進行轉換所獲得之轉換CAD524c對應之部分利用該轉換CAD524c予以置換，提取相當於圖22(a)所示之置換CAD534之置換CAD。繼而，LVS執行部206執行示意性資料與整個晶片之CAD資料中包含已置換之轉換CAD524c之特定範圍之部分之LVS。關於上述特定範圍，具體而言係包含屬於根據與轉換CAD524c對應之設計CAD514中之圖形編號G7特定出之節點編號A6之圖形之範圍。
考慮有如下情形：藉由LVS執行部206之LVS所得之追蹤結果例如為，於置換CAD內且除轉換CAD524c以外之電路部分，檢測出於包含節點編號A6之配線圖案之電路中無未導通等之部分。於此情形時，電路核對部211可判斷於表示實際電路狀態之轉換CAD524c中，不存在與節點編號A6對應之配線圖案於電路上不會帶來不良影響，於此情形時，判定無電路上之缺陷(判定OK)。
另一方面，藉由LVS執行部206之LVS所得之追蹤結果例如考慮如下情形：於置換CAD內且除轉換CAD524c以外之電路部分，檢測出於包含節點編號A6之配線圖案之電路中存在未導通等之部分。於此情形時，電路核對部211可判斷於表示實際電路狀態之轉換CAD524c中，不存在與節點編號A6對應之配線圖案於電路上帶來不良影響，於此情形時，判定存在電路上之缺陷(判定NG)。
繼而，移行至步驟S1366。
(步驟S1366) 於由電路核對部211判定為OK之情形時(步驟S1366：OK)，移行至步驟S1362，於判定為NG之情形時(步驟S1366：NG)，移行至步驟S1367。
(步驟S1367) 電路核對部211判斷於與轉換CAD對應之晶片上之電路存在致命缺陷。繼而，結束電路核對動作。
如上所述，於本實施形態之SEM裝置1中，對轉換CAD及設計CAD之各配線圖案賦予圖形編號，使用各圖形編號進行關聯(匹配)，基於該關聯之結果對轉換CAD之缺陷種類進行分類。繼而，對設計CAD之配線圖案賦予節點編號，基於設計CAD之圖形編號與節點編號之關聯之結果，利用表示實際電路狀態之轉換CAD判斷電路上有無缺陷。於此種缺陷檢查處理中，例如無需執行示意性資料與整個晶片之設計CAD資料之LVS，故而可縮短半導體製造中之缺陷檢查之檢查時間。
又，於本實施形態之SEM裝置1中，作為轉換CAD之缺陷種類，例如於被分類為「短路」或「島狀物」之情形時，基於設計CAD及轉換CAD之圖形編號之關聯、以及設計CAD中之圖形編號與節點編號之關聯之結果，利用表示實際電路狀態之轉換CAD判斷電路上有無缺陷。於此情形時，可不執行LVS而判斷電路上有無缺陷，故而可進一步縮短檢查時間。
又，於本實施形態之SEM裝置1中，作為轉換CAD之缺陷種類，例如於被分類為「開路」或「缺漏」之情形時，於整個晶片之設計CAD資料所示之圖形中，將與由轉換部204進行轉換所獲得之轉換CAD對應之部分利用該轉換CAD予以置換，自已置換之CAD資料，提取包含該轉換CAD之特定範圍之部分作為置換CAD。繼而，執行示意性資料與整個晶片之CAD資料中包含已置換之轉換CAD之特定範圍之部分即置換CAD之LVS，利用表示實際電路狀態之轉換CAD判斷電路上有無缺陷。於此情形時，即便執行LVS，亦可將成為執行LVS之對象之CAD資料設為限定之範圍，故而可縮短檢查時間。
再者，利用LVS執行部206進行之執行對象之處理並不限定於LVS，除用以獲得AGF之處理以外，例如亦可為進行等電位跟蹤之處理。又，使用自SEM圖像轉換成CAD資料之轉換CAD、及自設計CAD資料將與SEM圖像對應之部分進行剪輯所得之設計CAD，進行缺陷檢查處理，但亦可使用圖像資料而非CAD資料進行缺陷檢查處理。例如，亦可代替轉換CAD，使用SEM圖像本身、或由SEM圖像實施了適於缺陷檢查處理之圖像處理之圖像。
(變化例) 以與上述實施形態之SEM裝置1不同之動作為中心進行說明。於上述實施形態中，對使用關於電路圖案(配線圖案)之SEM圖像之缺陷檢查處理進行了說明。於本變化例中，對使用關於將不同層之電路圖案連接之通孔之SEM圖像之缺陷檢查處理進行說明。再者，本變化例之SEM裝置之構成係與上述實施形態之SEM裝置1相同之構成，故而對各裝置、電路及功能部等附上相同之符號進行說明。
圖23係用以說明實施形態之變化例之SEM裝置之缺陷種類的圖。一面參照圖23，一面對按照本變化例之SEM裝置1之缺陷種類分類加以分類之缺陷種類進行說明。
圖23(a)所示之設計CAD515係由剪輯部203剪輯所得之與關於通孔之SEM圖像對應之設計CAD資料所示之圖形部分，由第1賦予部207賦予圖形編號(G1～G3)。又，圖23(b)～圖23(d)所示之圖形表示由轉換部204自關於通孔之SEM圖像轉換成CAD資料所得之轉換CAD。圖23(b)所示之轉換CAD525a被賦予圖形編號D1～D4，與設計CAD515相比，多餘地存在圖形編號D4所示之通孔，故而被分類為「島狀物」之缺陷種類。圖23(c)所示之轉換CAD525b被賦予圖形編號D1、D2，且具有如設計CAD515中之圖形編號G1之通孔與圖形編號G3之通孔短路(short)般之圖形編號D1之通孔，故而被分類為「短路」之缺陷種類。
圖23(d)所示之轉換CAD525c被賦予圖形編號D1、D2，且不存在設計CAD515中之圖形編號G3之通孔，故而被分類為「缺漏」之缺陷種類。圖23(e)所示之轉換CAD525d被賦予圖形編號D1、D2，且不存在設計CAD515中之圖形編號G3之通孔，故而假定本應由存在之通孔連接之上層之配線圖案與下層配線圖案成為開路狀態，故而被分類為「開路」之缺陷種類。再者，於通孔之SEM圖像之獲取中，因攝像時帶電導致來自開路通孔等無法與下層導通之通孔之二次電子之產生極度降低，故而如圖23(d)及圖23(e)所示，作為轉換CAD均相同。
圖24係用以說明實施形態之變化例之SEM裝置之電路核對之圖。一面參照圖24，一面對本變化例之SEM裝置1中之缺陷檢查處理之電路核對動作進行說明。
此處，設為於上述圖18之步驟S1361中，轉換CAD被分類為「島狀物」之缺陷種類進行說明。但，當關於通孔之轉換CAD存在設計CAD中不存在之通孔時，為有可能使上層之配線圖案與下層配線圖案誤連接(短路)之性質之缺陷種類，故而必須執行上述圖19所示之轉換CAD被分類為「短路」之缺陷種類之情形時之電路核對。
圖24(a)所示之下層CAD516a表示於上述圖11所示之步驟S133中對下層之設計CAD賦予有圖形編號G1～G8之狀態。圖24(c)所示之下層CAD516b表示於同一步驟S133中對上層之設計CAD賦予有圖形編號G1、G2之狀態。圖24(b)所示之轉換CAD526表示於同一步驟S133中被賦予圖形編號D1～D4之狀態。又，如上所述，於執行缺陷檢查處理時，預先由LVS執行部206執行示意性資料與對應於整個晶片之設計CAD資料之LVS，獲得AGF，故而對下層及上層之各設計CAD中之各配線圖案關聯節點編號。因此，第2賦予部210基於由LVS執行部206獲得之AGF，對下層及上層之設計CAD之各配線圖案賦予節點編號。將對下層之設計CAD賦予有節點編號A1～A6之狀態設為圖24(d)所示之下層CAD517a。將對上層之設計CAD賦予有節點編號A1、A6之狀態設為圖24(e)所示之上層CAD517b。
電路核對部211製作表示下層CAD516a及上層CAD516b之圖形編號與下層CAD517a及上層CAD517b之節點編號之關聯之如圖24(f)所示之矩陣。繼而，電路核對部211特定出於轉換CAD526中成為「島狀物」狀態之圖形編號D4之通孔使下層CAD516a之圖形編號G2之通孔與上層CAD516b之圖形編號G2之通孔連接(短路)。繼而，電路核對部211參照所製作之圖24(f)所示之矩陣，確認與所特定出之下層CAD516a之圖形編號G2之通孔、及上層CAD516b之圖形編號G2之通孔對應之下層CAD517a及上層CAD517b中之通孔之節點編號。於圖24(f)所示之矩陣之情形時，電路核對部211可確認與下層CAD516a之圖形編號G2及上層CAD516b之圖形編號G2之通孔分別對應之下層CAD517a及上層CAD517b之通孔之節點編號分別為A2及A6。因此，電路核對部211發現於表示實際之通孔狀態之轉換CAD526中，短路(short)之圖形編號D4之通孔使不同節點編號之通孔短路，判定於電路上存在缺陷(判定NG)。
另一方面，電路核對部211當確認到於轉換CAD526中，短路(short)之圖形編號D4之通孔使相同節點編號之通孔短路時，判定不存在電路上之缺陷(判定OK)。
再者，即便於上述圖18之步驟S1361中，轉換CAD被分類為「短路」之缺陷種類之情形時，亦可與上述內容同樣地判定電路上有無缺陷。
又，於上述圖18之步驟S1361中，轉換CAD被分類為「開路」或「缺漏」之缺陷種類之情形時，只要進行與上述圖18之步驟S1365之處理相同之處理(執行使用特定範圍之置換CAD之LVS之處理)即可。
如上所述，於本變化例之SEM裝置1中，對轉換CAD及設計CAD之各通孔賦予圖形編號，使用各圖形編號進行關聯(匹配)，基於該關聯之結果將轉換CAD之缺陷種類進行分類。繼而，對設計CAD之通孔賦予節點編號，基於設計CAD之圖形編號與節點編號之關聯結果，利用表示實際電路狀態之轉換CAD判斷電路上有無缺陷。於此種缺陷檢查處理中，例如無需執行示意性資料與整個晶片之設計CAD資料之LVS，故而可縮短半導體製造中之缺陷檢查之檢查時間。
又，於本變化例之SEM裝置1中，作為轉換CAD之缺陷種類，例如於被分類為「短路」或「島狀物」之情形時，基於設計CAD及轉換CAD之圖形編號之關聯、以及設計CAD中之圖形編號與節點編號之關聯之結果，利用表示實際電路狀態之轉換CAD判斷電路上有無缺陷。於此情形時，不執行LVS便可判斷電路上有無缺陷，故而可進一步縮短檢查時間。
又，於本變化例之SEM裝置1中，作為轉換CAD之缺陷種類，例如於被分類為「開路」或「缺漏」之情形時，於整個晶片之設計CAD資料所示之圖形中，將與由轉換部204進行轉換所獲得之轉換CAD對應之部分利用該轉換CAD予以置換，自已置換之CAD資料提取包含該轉換CAD之特定範圍之部分作為置換CAD。繼而，執行示意性資料與整個晶片之CAD資料中包含已置換之轉換CAD之特定範圍之部分即置換CAD之LVS，利用表示實際電路狀態之轉換CAD判斷電路上有無缺陷。於此情形時，即便執行LVS，亦可將成為執行LVS之對象之CAD資料設為限定之範圍，故而可縮短檢查時間。
再者，由上述實施形態及變化例之SEM裝置1執行之程式例如亦可預先裝入並提供給ROM等。
又，由上述實施形態及變化例之SEM裝置1執行之程式亦可構成為以可安裝之形式或可執行之形式之檔案記錄於CD-ROM(Compact Disc-Read Only Memory，唯讀光碟)、軟碟(FD)、CD-R(Compact Disc-Recordable，可錄光碟)、DVD(Digital Versatile Disc，數位多功能光碟)等電腦可讀取之記錄媒體並提供作為電腦程式產品。
又，亦可構成為將由上述實施形態及變化例之SEM裝置1執行之程式儲存於與網際網路等網路連接之電腦上，藉由經由網路下載而提供。又，亦可構成為經由網際網路等網路提供或分發由上述實施形態及變化例之SEM裝置1執行之程式。
又，由上述實施形態及變化例之SEM裝置1執行之程式可使電腦作為上述各功能部發揮功能。該電腦之CPU可自電腦可讀取之記憶媒體將程式讀出到主記憶裝置上並執行。
對本發明之實施形態及變化例進行了說明，但該實施形態及變化例係作為示例而提出，並不意圖限定發明之範圍。該新穎之實施形態及變化例能以其他多種形態實施，可於不脫離發明主旨之範圍內進行各種省略、置換、變更。該實施形態及變化例包含於發明之範圍及主旨中，並且包含於權利要求書所記載之發明及其均等之範圍內。
[相關申請] 本申請享有以日本專利申請2018-171609號(申請日：2018年9月13日)為基礎申請之優先權。本申請藉由參照該基礎申請而包含基礎申請之全部內容。
1:SEM裝置11:電子槍鏡筒12:電子源13:磁場透鏡14:掃描線圈21:載台22:晶圓23:檢測器31:控制器32:信號處理電路33:監視器34:圖像儲存部35:行控制電路36:載台驅動控制電路37:座標儲存部38:配方檔案儲存部101:CPU102:ROM103:RAM104:輸入輸出I/F105:控制電路I/F201:第1獲取部202:第2獲取部203:剪輯部204:轉換部205:置換部206:LVS執行部207:第1賦予部208:匹配部209:分類部210:第2賦予部211:電路核對部220:記憶部500:SEM圖像501:SEM圖像502:SEM圖像504:SEM圖像510:設計CAD512a:下層CAD512b:上層CAD513:設計CAD514:設計CAD514a:設計CAD515:設計CAD516a:下層CAD516b:上層CAD517a:下層CAD517b:上層CAD518:設計CAD522:缺陷CAD524:轉換CAD524a:轉換CAD524b:轉換CAD524c:轉換CAD524d:轉換CAD524e:轉換CAD524m:轉換CAD525a:轉換CAD525b:轉換CAD525c:轉換CAD525d:轉換CAD526:轉換CAD532:置換CAD534:置換CAD550:差分圖像552:二值化圖像601:配線602:配線603:配線611:配線612:配線611a:通孔612a:通孔621:配線A1～A6:節點編號D1～D9:圖形編號EB:電子束G1～G8:圖形編號SE:二次電子S11:步驟S12:步驟S13:步驟S14:步驟S131:步驟S132:步驟S133:步驟S134:步驟S135:步驟S136:步驟S1351:步驟S1352:步驟S1353:步驟S1354:步驟S1355:步驟S1356:步驟S1357:步驟S1358:步驟S1359:步驟S1360:步驟S1361:步驟S1362:步驟S1363:步驟S1364:步驟S1365:步驟S1366:步驟S1367:步驟
圖1(a)～(c)係用以說明SEM圖像與基於CAD設計資料之圖像之差分之圖。 圖2係用以說明對整個晶片進行之LVS(核對動作)之圖。 圖3係表示實施形態之SEM裝置之整體構成之一例的圖。 圖4係表示實施形態之控制器之硬體構成例之圖。 圖5係表示實施形態之控制器之功能區塊之構成例的圖。 圖6(a)～(c)係表示將實施形態之SEM圖像轉換成CAD之例之圖。 圖7(a)、(b)係表示於實施形態之設計CAD中置換成SEM圖像之例之圖。 圖8係用以說明實施形態之SEM裝置之LVS之通常動作的圖。 圖9係用以說明實施形態之SEM裝置之節點編號之圖。 圖10係包含實施形態之缺陷檢查處理之整體處理之流程圖。 圖11係實施形態之SEM裝置之缺陷檢查處理之流程圖。 圖12(a)～(d)係表示實施形態之SEM裝置之賦予圖形編號之動作的圖。 圖13(a)～(e)係用以說明實施形態之SEM裝置之缺陷種類之圖。 圖14(a)～(d)係用以說明實施形態之SEM裝置之匹配之圖。 圖15(a)～(e)係用以說明實施形態之SEM裝置之匹配之圖。 圖16(a)～(e)係用以說明實施形態之SEM裝置之匹配之圖。 圖17係實施形態之SEM裝置之缺陷種類分類之流程圖。 圖18係實施形態之SEM裝置之電路核對之流程圖。 圖19(a)～(e)係用以說明實施形態之SEM裝置之電路核對之圖。 圖20(a)～(c)係用以說明實施形態之SEM裝置之電路核對之圖。 圖21(a)～(c)係用以說明實施形態之SEM裝置之電路核對之圖。 圖22(a)～(c)係用以說明實施形態之SEM裝置之電路核對之圖。 圖23(a)～(e)係用以說明實施形態之變化例之SEM裝置之缺陷種類的圖。 圖24(a)～(f)係用以說明實施形態之變化例之SEM裝置之電路核對的圖。
31:控制器
201:第1獲取部
202:第2獲取部
203:剪輯部
204:轉換部
205:置換部
206:LVS執行部
207:第1賦予部
208:匹配部
209:分類部
210:第2賦予部
211:電路核對部
220:記憶部

Claims (10)

  1. 一種缺陷檢查裝置，其具備： 獲取部，其獲取表示於晶圓上展開之圖案之電子資訊； 剪輯部，其將設計資料所示之圖形中與上述電子資訊對應之部分進行剪輯而獲得設計資訊； 第1賦予部，其對上述電子資訊所示之各圖案賦予第1編號，對上述設計資訊所示之各圖案賦予第2編號； 匹配部，其製作表示上述第1編號與上述第2編號之對應關係之關係資訊；以及 核對部，其基於上述關係資訊及與上述設計資訊所示之各圖案對應之節點資訊，核對上述電子資訊所示之圖案是否包含上述晶圓之電路上之缺陷。
  2. 如請求項1之缺陷檢查裝置，其進而具備轉換部，該轉換部獲得將由上述獲取部獲取之上述電子資訊轉換成CAD(Computer Aided Design)資料所得之轉換資訊， 上述第1賦予部對上述轉換資訊所示之各圖案賦予上述第1編號， 上述核對部基於上述關係資訊及上述節點資訊，核對上述轉換資訊所示之圖案是否包含上述晶圓之電路上之缺陷。
  3. 如請求項2之缺陷檢查裝置，其進而具備分類部，該分類部基於由上述匹配部製作之上述關係資訊之內容，將上述轉換資訊之缺陷種類進行分類， 上述核對部按照由上述分類部分類所得之上述缺陷種類，核對上述轉換資訊所示之圖案是否包含上述晶圓之電路上之缺陷。
  4. 如請求項3之缺陷檢查裝置，其進而具備第2賦予部，該第2賦予部對上述設計資訊所示之各圖案賦予節點編號作為上述節點資訊， 上述核對部基於上述關係資訊及上述節點編號，核對上述轉換資訊所示之圖案是否包含上述晶圓之電路上之缺陷。
  5. 如請求項4之缺陷檢查裝置，其中上述核對部於由上述分類部示出上述轉換資訊之上述缺陷種類為短路狀態之情形時，根據上述關係資訊特定出與上述轉換資訊中處於短路狀態之圖案對應之上述設計資訊中之圖案，根據特定出之上述設計資訊中之圖案與上述節點編號之對應關係，核對上述轉換資訊所示之圖案是否包含上述晶圓之電路上之缺陷。
  6. 如請求項4之缺陷檢查裝置，其進而具備： 置換部，其自於上述設計資料所示之圖形中將與上述轉換資訊對應之部分利用該轉換資訊進行置換所得之資料中，提取包含該轉換資訊之特定範圍之部分作為置換資訊；以及 執行部，其執行上述晶圓之示意性資料與上述設計資料之一部分或全部之LVS(Layout Versus Schematic)；且 上述核對部於由上述分類部示出上述轉換資訊之上述缺陷種類為開路狀態之情形時，根據由上述執行部利用經上述置換部提取之上述置換資訊與上述示意性資料執行之上述LVS之結果，核對上述轉換資訊所示之圖案是否包含上述晶圓之電路上之缺陷。
  7. 如請求項6之缺陷檢查裝置，其中上述執行部預先執行上述示意性資料與所有上述設計資料之上述LVS，藉此生成上述設計資料所示之各圖案對應之上述節點編號， 上述第2賦予部將由上述執行部生成之上述節點編號賦予至上述設計資訊所示之各圖案。
  8. 一種缺陷檢查裝置，其具備： 獲取部，其獲取表示於晶圓上展開之圖案之電子資訊； 賦予部，其對上述電子資訊所示之各圖案賦予第1編號，對設計資料所示之圖形中與上述電子資訊對應之部分即設計資訊所示之各圖案賦予第2編號； 匹配部，其製作表示上述第1編號與上述第2編號之對應關係之關係資訊；以及 分類部，其基於由上述匹配部製作之上述關係資訊之內容，將上述電子資訊之缺陷種類進行分類。
  9. 一種缺陷檢查裝置，其具備： 獲取部，其獲取表示於晶圓上展開之圖案之電子資訊； 賦予部，其對上述電子資訊所示之各圖案賦予第1編號，對設計資料所示之圖形中與上述電子資訊對應之部分即設計資訊所示之各圖案賦予第2編號； 匹配部，其製作表示上述第1編號與上述第2編號之對應關係之關係資訊；以及 核對部，其基於上述關係資訊及與上述設計資訊所示之各圖案對應之節點編號，核對上述電子資訊所示之圖案是否包含上述晶圓之電路上之缺陷。
  10. 一種缺陷檢查方法，其包括： 獲取步驟，其係獲取表示於晶圓上展開之圖案之電子資訊； 剪輯步驟，其係將設計資料所示之圖形中與上述電子資訊對應之部分進行剪輯而獲得設計資訊； 賦予步驟，其係對上述電子資訊所示之各圖案賦予第1編號，對上述設計資訊所示之各圖案賦予第2編號； 匹配步驟，其係製作表示上述第1編號與上述第2編號之對應關係之關係資訊；以及 核對步驟，其係基於上述關係資訊及與上述設計資訊所示之各圖案對應之節點資訊，核對上述電子資訊所示之圖案是否包含上述晶圓之電路上之缺陷。
TW108101536A 2018-09-13 2019-01-15 缺陷檢查裝置及缺陷檢查方法 TWI695976B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-171609 2018-09-13
JP2018171609A JP7053417B2 (ja) 2018-09-13 2018-09-13 欠陥検査装置および欠陥検査方法

Publications (2)

Publication Number Publication Date
TW202011016A true TW202011016A (zh) 2020-03-16
TWI695976B TWI695976B (zh) 2020-06-11

Family

ID=69772899

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108101536A TWI695976B (zh) 2018-09-13 2019-01-15 缺陷檢查裝置及缺陷檢查方法

Country Status (4)

Country Link
US (1) US10943048B2 (zh)
JP (1) JP7053417B2 (zh)
CN (1) CN110896038B (zh)
TW (1) TWI695976B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020161769A (ja) * 2019-03-28 2020-10-01 Ｔａｓｍｉｔ株式会社 画像生成方法
US11861286B2 (en) * 2020-06-30 2024-01-02 Synopsys, Inc. Segregating defects based on computer-aided design (CAD) identifiers associated with the defects
JP2022133756A (ja) * 2021-03-02 2022-09-14 キオクシア株式会社 半導体装置及びその製造方法
TWI770906B (zh) * 2021-03-26 2022-07-11 環球晶圓股份有限公司 晶圓表面缺陷檢測方法及其裝置
KR20230020818A (ko) * 2021-08-04 2023-02-13 삼성전자주식회사 Sem 설비의 계측 오차 검출 방법, 및 정렬 방법
JP7614058B2 (ja) * 2021-09-15 2025-01-15 株式会社日立ハイテク 欠陥検査システム及び欠陥検査方法
CN114152615A (zh) * 2021-10-12 2022-03-08 宏华胜精密电子(烟台)有限公司 电路板检测设备的检测方法、装置、设备及存储介质
JP2023136954A (ja) 2022-03-17 2023-09-29 キオクシア株式会社 メモリデバイス及びメモリデバイスの製造方法
CN114782445B (zh) * 2022-06-22 2022-10-11 深圳思谋信息科技有限公司 对象缺陷检测方法、装置、计算机设备和存储介质
KR20240085043A (ko) * 2022-12-07 2024-06-14 삼성전자주식회사 패턴 결함 검사 장치 및 패턴 결함 검사 방법

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0682724B2 (ja) * 1986-02-28 1994-10-19 株式会社東芝 ウエハ欠陥検査装置
JP3152203B2 (ja) * 1998-05-27 2001-04-03 株式会社東京精密 外観検査装置
JPWO2002023480A1 (ja) * 2000-09-18 2004-01-22 オリンパス株式会社 画像データファイル管理システム及び方法
JP2003023056A (ja) 2001-07-10 2003-01-24 Hitachi Ltd 半導体デバイスの欠陥分類方法および半導体デバイスの歩留まり予測方法および半導体デバイスの製造方法および半導体デバイスの欠陥分類システムおよび半導体デバイス分類装置およびそれらに用いるプログラムおよび記録媒体
JP2005156865A (ja) * 2003-11-25 2005-06-16 Fujitsu Ltd レチクル、レチクルの検査方法及び検査装置
JP4351522B2 (ja) * 2003-11-28 2009-10-28 株式会社日立ハイテクノロジーズ パターン欠陥検査装置およびパターン欠陥検査方法
JP2007004585A (ja) * 2005-06-24 2007-01-11 Toshiba Corp マスクパタンデータの検証方法、マスクの製造方法、マスクパタンデータの検証プログラム
JP4791267B2 (ja) 2006-06-23 2011-10-12 株式会社日立ハイテクノロジーズ 欠陥検査システム
JP5479782B2 (ja) * 2009-06-02 2014-04-23 株式会社日立ハイテクノロジーズ 欠陥画像処理装置、欠陥画像処理方法、半導体欠陥分類装置および半導体欠陥分類方法
WO2011004534A1 (ja) * 2009-07-09 2011-01-13 株式会社 日立ハイテクノロジーズ 半導体欠陥分類方法，半導体欠陥分類装置，半導体欠陥分類プログラム
KR101342203B1 (ko) * 2010-01-05 2013-12-16 가부시키가이샤 히다치 하이테크놀로지즈 Ｓｅｍ을 이용한 결함 검사 방법 및 장치
US9858658B2 (en) * 2012-04-19 2018-01-02 Applied Materials Israel Ltd Defect classification using CAD-based context attributes
JP6080379B2 (ja) 2012-04-23 2017-02-15 株式会社日立ハイテクノロジーズ 半導体欠陥分類装置及び半導体欠陥分類装置用のプログラム
JP2014032100A (ja) 2012-08-03 2014-02-20 Hitachi High-Technologies Corp パターン検査装置およびパターン検査方法
JP5948262B2 (ja) * 2013-01-30 2016-07-06 株式会社日立ハイテクノロジーズ 欠陥観察方法および欠陥観察装置
US11016035B2 (en) * 2017-09-18 2021-05-25 Elite Semiconductor Inc. Smart defect calibration system and the method thereof

Also Published As

Publication number Publication date
CN110896038B (zh) 2025-06-20
TWI695976B (zh) 2020-06-11
JP7053417B2 (ja) 2022-04-12
JP2020043296A (ja) 2020-03-19
US10943048B2 (en) 2021-03-09
CN110896038A (zh) 2020-03-20
US20200089838A1 (en) 2020-03-19

Similar Documents

Publication Publication Date Title
TWI695976B (zh) 缺陷檢查裝置及缺陷檢查方法
CN110770886B (zh) 用于使用半导体制造工艺中的深度学习预测缺陷及临界尺寸的系统及方法
JP4791267B2 (ja) 欠陥検査システム
TWI475597B (zh) Pattern evaluation method and pattern evaluation device
JP5871446B2 (ja) 試験体上の欠陥を分類するためのコンピュータに実装された方法およびシステム
JP3993817B2 (ja) 欠陥組成分析方法及び装置
JP5411211B2 (ja) 欠陥分析器
JP5357725B2 (ja) 欠陥検査方法及び欠陥検査装置
TW202033954A (zh) 使用以深度學習為基礎之缺陷偵測及分類方案用於像素位準影像量化
US20080163140A1 (en) Methods, designs, defect review tools, and systems for determining locations on a wafer to be reviewed during defect review
JP2009123851A (ja) 欠陥観察分類方法及びその装置
CN110727247B (zh) 半导体厂缺陷操作系统及装置
TW202217902A (zh) 藉由對重疊結構上之反向散射電子建模以量測重疊之目標及演算法
TWI688763B (zh) 用於缺陷之分類的系統及方法
TWI889555B (zh) 電特性評估方法、電特性評估裝置、電特性評估系統
US20250271776A1 (en) Image modeling-assisted metrology
JP5707127B2 (ja) 半導体装置の不良解析方法
TW202601056A (zh) 影像模型輔助計量學
KR102589631B1 (ko) 뉴슨스 맵에 기반한 광대역 플라즈마 검사
KR100583169B1 (ko) 하전 입자빔 분석 장비를 이용한 하부 금속층 회로 수정방법
JP2004146716A (ja) Ｓｅｍ式外観検査方法及び検査装置
JP2020204497A (ja) 検査装置
WO2015064399A1 (ja) 荷電粒子線装置およびプログラム記録媒体