[go: up one dir, main page]

TW202001265A - 分析電晶體的裝置與方法及非暫態電腦可讀取記錄媒體 - Google Patents

分析電晶體的裝置與方法及非暫態電腦可讀取記錄媒體 Download PDF

Info

Publication number
TW202001265A
TW202001265A TW107137822A TW107137822A TW202001265A TW 202001265 A TW202001265 A TW 202001265A TW 107137822 A TW107137822 A TW 107137822A TW 107137822 A TW107137822 A TW 107137822A TW 202001265 A TW202001265 A TW 202001265A
Authority
TW
Taiwan
Prior art keywords
transistor
parameter
model
simulating
adjusting
Prior art date
Application number
TW107137822A
Other languages
English (en)
Other versions
TWI715884B (zh
Inventor
林詩婷
Original Assignee
南亞科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南亞科技股份有限公司 filed Critical 南亞科技股份有限公司
Publication of TW202001265A publication Critical patent/TW202001265A/zh
Application granted granted Critical
Publication of TWI715884B publication Critical patent/TWI715884B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2621—Circuits therefor for testing field effect transistors, i.e. FET's
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31725—Timing aspects, e.g. clock distribution, skew, propagation delay
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2601—Apparatus or methods therefor
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50012—Marginal testing, e.g. race, voltage or current testing of timing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C29/56012—Timing aspects, clock generation, synchronisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

本發明提出一種分析至少一電晶體的裝置，其包括測試電路、測量裝置與處理器。測試電路電性連接電晶體，用於測試電晶體。測量裝置電性連接電晶體，用於從電晶體接收波形。處理器電性連接測量裝置，用於對波形進行曲線擬合以得到電晶體特性曲線，並對電晶體特性曲線進行建模以產生電晶體模型，進而模擬和調整電晶體模型的至少一參數以建立個新的電晶體模型，並從新的電晶體模型中提取轉換速率資料。

Description

分析電晶體的裝置與方法及非暫態電腦 可讀取記錄媒體
本發明是有關於一種裝置與方法，且特別是有關於一種分析晶體的裝置與方法。
動態隨機存取記憶體(DRAM)是一種隨機存取半導體記憶體，其將資料的每個位元存在積體電路內的單獨的微電容器中。DRAM廣泛用於數位電子產品。
在DRAM電路的設計中，陣列電晶體不僅負責讀取和寫入單元，還影響讀出放大器的速度切換，並影響後續信號放大的時間，包括轉換速率(Slew Rate,SR)的上拉斜率。當陣列電晶體的轉換速率上拉快時，電路的性能將會降低。
本發明提出一種分析電晶體的裝置與方法及非暫態電腦可讀取記錄媒體，改善先前技術的問題。
在本發明的一實施例中，本發明所提出的一種分析至少一電晶體的裝置，其包括測試電路、測量裝置與處理器。測試電路電性連接電晶體，用於測試電晶體。測量裝置電性連接電晶體，用於從電晶體接收波形。處理器電性連接測量裝置，用於對波形進行曲線擬合以得到電晶體特性曲線，並對電晶體特性曲線進行建模以產生電晶體模型，進而模擬和調整電晶體模型的至少一參數以建立個新的電晶體模型，並從新的電晶體模型中提取轉換速率資料。
在本發明的一實施例中，裝置更包括儲存裝置。儲存裝置電性連接處理器，用於儲存關聯於至少一參數的轉換速率資料，以做為製造新電晶體的依據。
在本發明的一實施例中，至少一參數包括汲極電流。
在本發明的一實施例中，至少一參數包括定電流臨界電壓(constant current threshold voltage)。
在本發明的一實施例中，至少一參數包括基準臨界電壓(standard threshold voltage)。
在本發明的一實施例中，至少一參數包括次臨界擺幅(subthreshold swing)。
在本發明的一實施例中，測試電路將測試信號發送到電晶體，使電晶體輸出波形。
在本發明的一實施例中，本發明所提出的一種分析至少一電晶體的的方法，方法包括以下步驟：測試電晶體，從電晶體接收波形；對波形進行曲線擬合以得到電晶體 特性曲線；對電晶體特性曲線進行建模以產生電晶體模型；模擬和調整電晶體模型的至少一參數以建立新的電晶體模型；從新的電晶體模型中提取轉換速率資料。
在本發明的一實施例中，方法更包括：儲存關聯於至少一參數的轉換速率資料，以做為製造新電晶體的依據。
在本發明的一實施例中，模擬和調整電晶體模型的至少一參數的步驟包括：提高汲極電流。
在本發明的一實施例中，模擬和調整電晶體模型的至少一參數的步驟包括：降低定電流臨界電壓。
在本發明的一實施例中，模擬和調整電晶體模型的至少一參數的步驟包括：降低基準臨界電壓。
在本發明的一實施例中，模擬和調整電晶體模型的至少一參數的步驟包括：降低次臨界擺幅。
在本發明的一實施例中，測試電晶體的步驟包括：將測試信號發送到電晶體，使電晶體輸出波形。
在本發明的一實施例中，本發明所提出的非暫態電腦可讀取記錄媒體，儲存複數個指令，以令一電腦執行分析至少一電晶體的的方法，方法包括以下步驟：測試電晶體，從電晶體接收波形；對波形進行曲線擬合以得到電晶體特性曲線；對電晶體特性曲線進行建模以產生電晶體模型；模擬和調整電晶體模型的至少一參數以建立新的電晶體模型；從新的電晶體模型中提取轉換速率資料。
在本發明的一實施例中，方法更包括：儲存關 聯於至少一參數的轉換速率資料，以做為製造新電晶體的依據。
在本發明的一實施例中，模擬和調整電晶體模型的至少一參數的步驟包括：提高汲極電流。
在本發明的一實施例中，模擬和調整電晶體模型的至少一參數的步驟包括：降低定電流臨界電壓。
在本發明的一實施例中，模擬和調整電晶體模型的至少一參數的步驟包括：降低基準臨界電壓。
在本發明的一實施例中，模擬和調整電晶體模型的至少一參數的步驟包括：降低次臨界擺幅。
綜上所述，本發明之技術方案與現有技術相比具有明顯的優點和有益效果。本發明的裝置和方法可以通過使用新穎的模型調整方法來改善轉換速率的效率和電路性能。
以下將以實施方式對上述之說明作詳細的描述，並對本發明之技術方案提供更進一步的解釋。
為讓本發明之上述和其他目的、特徵、優點與實施例能更明顯易懂，所附符號之說明如下：
100‧‧‧裝置
110‧‧‧測試電路
120‧‧‧測量裝置
130‧‧‧處理器
140‧‧‧儲存裝置
190‧‧‧電晶體
200‧‧‧方法
S210、S220、S230、S240、S250‧‧‧步驟
310‧‧‧原本的電晶體特性曲線
320‧‧‧新的電晶體特性曲線
C‧‧‧電容器
為讓本發明之上述和其他目的、特徵、優點與實施例能更明顯易懂，所附圖式之說明如下：第1圖是依照本發明一實施例之一種裝置的方塊圖；第2圖是依照本發明一實施例之一種方法的流程圖；以及第3圖是依照本發明一實施例所繪示的轉換速率。
為了使本發明之敘述更加詳盡與完備，可參照所附之圖式及以下所述各種實施例，圖式中相同之號碼代表相同或相似之元件。另一方面，眾所週知的元件與步驟並未描述於實施例中，以避免對本發明造成不必要的限制。
於實施方式與申請專利範圍中，涉及『電性連接』之描述，其可泛指一元件透過其他元件而間接與另一元件進行電氣連結，或是一元件無須透過其他元件而實體連接至另一元件。
於實施方式與申請專利範圍中，除非內文中對於冠詞有所特別限定，否則『一』與『該』可泛指單一個或複數個。
本文中所使用之『約』、『大約』或『大致』係用以修飾任何可些微變化的數量，但這種些微變化並不會改變其本質。於實施方式中若無特別說明，則代表以『約』、『大約』或『大致』所修飾之數值的誤差範圍一般是容許在百分之二十以內，較佳地是於百分之十以內，而更佳地則是於百分五之以內。
第1圖是依照本發明一實施例之一種裝置100的方塊圖。如第1圖所示，裝置100、測量裝置120、處理器130與儲存裝置140。舉例而言，測量裝置120可為波形偵測器或類似裝置，處理器130可為中央處理單元，儲存裝置140可為硬碟機(HDD)或固態硬碟(SSD)。
在架構上，測試電路110電性連接至少一電晶體190，測量裝置120電性連接電晶體190，處理器130電性連接 測量裝置120，儲存裝置140電性連接處理器130。
舉例而言，測試電路110直接連接電晶體190的閘極，電晶體190的汲極直接連接測量裝置120，電晶體190的源極經由電容器C而接地。電晶體190可為DRAM電路的陣列中的一個或多個電晶體，但本發明不以此為限。
於使用時，測試電路110用於測試電晶體190，測量裝置120用於從電晶體190接收波形。在本發明的一實施例中，測試電路110將測試信號發送到電晶體190，使電晶體190輸出波形。
處理器130用於對波形進行曲線擬合(curve-fitting)以得到電晶體特性曲線。接著，處理器130對電晶體特性曲線進行建模以產生電晶體模型，電晶體模型包括對應於電晶體190的一個或多個參數(如：臨界電壓的相關參數)。接著，處理器130模擬和調整電晶體模型的至少一參數以建立個新的電晶體模型，新的電晶體模型包括模擬電晶體中已調整過的參數。接著，處理器130從新的電晶體模型中提取轉換速率資料。
再者，儲存裝置140儲存關聯於上述參數的轉換速率資料，以做為製造新電晶體的依據。藉此，半導體製造設備可電性連接儲存裝置140，半導體製造設備基於已調整過的參數來製造新電晶體。
在本發明的一實施例中，上述參數包括汲極電流(drain current)、定電流臨界電壓(constant current threshold voltage)、基準臨界電壓(standard threshold voltage)與/或次臨界擺幅(subthreshold swing)中之至少一者。
為了對上述裝置100所執行的方法做更進一步的闡述，請同時參照第1~2圖，第2圖是依照本發明一實施例之一種方法200的流程圖。如第3圖所示，操作方法300包含步驟S210、S220、S230、S240、S250(應瞭解到，在本實施例中所提及的步驟，除特別敘明其順序者外，均可依實際需要調整其前後順序，甚至可同時或部分同時執行)。
方法200可以採用非暫態電腦可讀取記錄媒體上的電腦程式產品的形式，此電腦可讀取記錄媒體具有包含在介質中的電腦可讀取的複數個指令。適合的記錄媒體可以包括以下任一者：非揮發性記憶體，例如：唯讀記憶體(ROM)、可程式唯讀記憶體(PROM)、可抹拭可程式唯讀記憶體(EPROM)、電子抹除式可程式唯讀記憶體(EEPROM)；揮發性記憶體，例如：靜態存取記憶體(SRAM)、動態存取記憶體(SRAM)、雙倍資料率隨機存取記憶體(DDR-RAM)；光學儲存裝置，例如：唯讀光碟(CD-ROM)、唯讀數位多功能影音光碟(DVD-ROM)；磁性儲存裝置，例如：硬碟機、軟碟機。
於步驟S210，測試電晶體190，測量裝置120用於從電晶體190接收波形。於步驟S220，對波形進行曲線擬合以得到電晶體特性曲線。於步驟S230，對電晶體特性曲線進行建模以產生電晶體模型，電晶體模型包括對應於電晶體190的一個或多個參數(如：臨界電壓的相關參數)。於步驟 S240，模擬和調整電晶體模型的至少一參數以建立個新的電晶體模型，新的電晶體模型包括模擬電晶體中已調整過的參數。於步驟S250，從新的電晶體模型中提取轉換速率資料。
於方法200中，儲存關聯於上述參數的轉換速率資料，以做為製造新電晶體的依據。藉此，半導體製造設備基於已調整過的參數來製造新電晶體。
在本發明的一實施例中，上述已調整過的參數包括汲極電流、定電流臨界電壓、基準臨界電壓與/或次臨界擺幅中之至少一者。於步驟S240，提高汲極電流、降低定電流臨界電壓、降低基準臨界電壓與/或降低次臨界擺幅。藉此，轉換速率得以改善。
實務上，汲極電流可提高約10%、降低定電流臨界電壓可降低約100mV、基準臨界電壓可降低約20%，次臨界擺幅可降低約20%。藉此，轉換速率得以提昇約30~50倍。
為了對轉換速率做更進一步的闡述，請同時參照第1~3圖，第3圖是依照本發明一實施例所繪示的轉換速率。具體而言，第3圖繪示電晶體190的原本的電晶體特性曲線310以及新的電晶體模型的新的電晶體特性曲線320。相較於原本的電晶體特性曲線310，新的電晶體特性曲線320具有一個較提昇的轉換速率。
綜上所述，裝置100和方法200可以通過使用新穎的模型調整方法來改善轉換速率(SR)的效率和電路性能。
雖然本發明已以實施方式揭露如上，然其並非 用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100‧‧‧裝置
110‧‧‧測試電路
120‧‧‧測量裝置
130‧‧‧處理器
140‧‧‧儲存裝置
190‧‧‧電晶體
C‧‧‧電容器

Claims (20)

  1. 一種分析至少一電晶體的裝置，該裝置包括：一測試電路，電性連接該電晶體，用於測試電晶體；一測量裝置，電性連接該電晶體，用於從該電晶體接收一波形；以及一處理器，電性連接該測量裝置，用於對該波形進行曲線擬合以得到一電晶體特性曲線，並對該電晶體特性曲線進行建模以產生一電晶體模型，進而模擬和調整該電晶體模型的至少一參數以建立一新的電晶體模型，並從該新的電晶體模型中提取一轉換速率資料。
  2. 如請求項1所述之裝置，更包括：一儲存裝置，電性連接處理器，用於儲存關聯於該至少一參數的該轉換速率資料，以做為製造一新電晶體的依據。
  3. 如請求項2所述之裝置，其中該至少一參數包括一汲極電流。
  4. 如請求項2所述之裝置，其中該至少一參數包括一定電流臨界電壓(constant current threshold voltage)。
  5. 如請求項2所述之裝置，其中該至少一參數包括一基準臨界電壓(standard threshold voltage)。
  6. 如請求項2所述之裝置，其中該至少一參數包括一次臨界擺幅(subthreshold swing)。
  7. 如請求項1所述之裝置，其中該測試電路將一測試信號發送到該電晶體，使該電晶體輸出該波形。
  8. 一種分析至少一電晶體的方法，該方法包括以下步驟：測試該電晶體，從該電晶體接收一波形；對該波形進行曲線擬合以得到一電晶體特性曲線；對該電晶體特性曲線進行建模以產生一電晶體模型；模擬和調整該電晶體模型的至少一參數以建立一新的電晶體模型；以及從該新的電晶體模型中提取一轉換速率資料。
  9. 如請求項8所述之方法，更包括：儲存關聯於該至少一參數的該轉換速率資料，以做為製造一新電晶體的依據。
  10. 如請求項9所述之方法，其中模擬和調整該電晶體模型的該至少一參數的步驟包括：提高一汲極電流。
  11. 如請求項9所述之方法，其中模擬和調整該電晶體模型的該至少一參數的步驟包括：降低一定電流臨界電壓。
  12. 如請求項9所述之方法，其中模擬和調整該電晶體模型的該至少一參數的步驟包括：降低一基準臨界電壓。
  13. 如請求項9所述之方法，其中模擬和調整該電晶體模型的該至少一參數的步驟包括：降低一次臨界擺幅。
  14. 如請求項9所述之方法，其中測試該電晶體的步驟包括：將一測試信號發送到該電晶體，使該電晶體輸出該波形。
  15. 一種非暫態電腦可讀取記錄媒體，儲存複數個指令，以令一電腦執行分析至少一電晶體的的方法，該方法包括以下步驟：測試該電晶體，從該電晶體接收一波形；對該波形進行曲線擬合以得到一電晶體特性曲線；對該電晶體特性曲線進行建模以產生一電晶體模型；模擬和調整該電晶體模型的至少一參數以建立一新的電晶體模型；以及 從該新的電晶體模型中提取一轉換速率資料。
  16. 如請求項15所述之非暫態電腦可讀取記錄媒體，其中該方法更包括：儲存關聯於該至少一參數的該轉換速率資料，以做為製造一新電晶體的依據。
  17. 如請求項16所述之非暫態電腦可讀取記錄媒體，其中模擬和調整該電晶體模型的該至少一參數的步驟包括：提高一汲極電流。
  18. 如請求項16所述之非暫態電腦可讀取記錄媒體，其中模擬和調整該電晶體模型的該至少一參數的步驟包括：降低一定電流臨界電壓。
  19. 如請求項16所述之非暫態電腦可讀取記錄媒體，其中模擬和調整該電晶體模型的該至少一參數的步驟包括：降低一基準臨界電壓。
  20. 如請求項16所述之非暫態電腦可讀取記錄媒體，其中模擬和調整該電晶體模型的該至少一參數的步驟包括：降低一次臨界擺幅。
TW107137822A 2018-06-25 2018-10-25 分析電晶體的裝置與方法及非暫態電腦可讀取記錄媒體 TWI715884B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/018,036 2018-06-25
US16/018,036 US11009551B2 (en) 2018-06-25 2018-06-25 Device and method of analyzing transistor and non-transitory computer readable medium

Publications (2)

Publication Number Publication Date
TW202001265A true TW202001265A (zh) 2020-01-01
TWI715884B TWI715884B (zh) 2021-01-11

Family

ID=68981658

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107137822A TWI715884B (zh) 2018-06-25 2018-10-25 分析電晶體的裝置與方法及非暫態電腦可讀取記錄媒體

Country Status (3)

Country Link
US (1) US11009551B2 (zh)
CN (1) CN110703064B (zh)
TW (1) TWI715884B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11217684B2 (en) * 2019-05-19 2022-01-04 Mikro Mesa Technology Co., Ltd. Method for rapidly gathering sub-threshold swing from thin film transistor

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6384623B1 (en) * 1993-01-07 2002-05-07 Hitachi, Ltd. Semiconductor integrated circuits with power reduction mechanism
US6374204B1 (en) * 1998-02-18 2002-04-16 Hughes Electronics Corporation Transistor amplifier model and circuit analysis methods
US6946696B2 (en) 2002-12-23 2005-09-20 International Business Machines Corporation Self-aligned isolation double-gate FET
US7552040B2 (en) 2003-02-13 2009-06-23 International Business Machines Corporation Method and system for modeling logical circuit blocks including transistor gate capacitance loading effects
TWM240417U (en) * 2003-07-04 2004-08-11 Classic Entpr Co Ltd Improved structure for box
US6800496B1 (en) 2003-08-20 2004-10-05 Taiwan Semiconductor Manufacturing Co., Ltd. Characterization methodology for the thin gate oxide device
CN100533703C (zh) * 2003-08-25 2009-08-26 陶-梅特里克斯公司 用于评估半导体元件与晶片制造的技术
US7365584B2 (en) * 2006-06-02 2008-04-29 Freescale Semiconductor, Inc. Slew-rate control apparatus and methods for a power transistor to reduce voltage transients during inductive flyback
US8099270B2 (en) * 2008-09-23 2012-01-17 Atmel Corporation Simulation model for transistors
CN101894195B (zh) * 2010-08-02 2012-07-04 昆山锐芯微电子有限公司 确定光电二极管的耗尽区时间常数的方法和改善残像的方法
CN102565651B (zh) * 2010-12-27 2013-12-18 上海华虹Nec电子有限公司 异质结双极晶体管性能测试方法及测试系统
US8704541B2 (en) * 2011-12-01 2014-04-22 Nanya Technology Corporation Test method of driving apparatus and circuit testing interface thereof
CN102654557B (zh) * 2012-04-19 2015-03-25 中国航空综合技术研究所 一种绝缘栅双极型晶体管性能退化试验方法
CN103105571B (zh) * 2013-01-24 2015-05-06 东南大学 一种基于仿真的绝缘栅双极型晶体管的电流特性测定方法
US9946824B2 (en) * 2013-11-21 2018-04-17 International Business Machines Corporation Efficient Ceff model for gate output slew computation in early synthesis
US9429607B2 (en) * 2013-12-16 2016-08-30 Taiwan Semiconductor Manufacturing Co., Ltd. Low gds measurement methodology for MOS
CN104716065B (zh) * 2015-03-19 2017-05-17 东南大学 金属氧化物半导体场效应晶体管电容‑电压特性修正方法
JP6794706B2 (ja) 2015-10-23 2020-12-02 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
US10269293B2 (en) * 2015-10-23 2019-04-23 Ricoh Company, Ltd. Field-effect transistor (FET) having gate oxide insulating layer including SI and alkaline earth elements, and display element, image display and system including FET

Also Published As

Publication number Publication date
TWI715884B (zh) 2021-01-11
US11009551B2 (en) 2021-05-18
US20190391206A1 (en) 2019-12-26
CN110703064A (zh) 2020-01-17
CN110703064B (zh) 2022-02-22

Similar Documents

Publication Publication Date Title
US8656339B2 (en) Method for analyzing sensitivity and failure probability of a circuit
KR100335492B1 (ko) 간편한 모델 파라미터 집합 추출 방법과 이를 이용한 집적회로의 통계적 시뮬레이션 방법
Hashemian et al. A robust authentication methodology using physically unclonable functions in DRAM arrays
US9262575B2 (en) Circuit-level abstraction of multigate devices using two-dimensional technology computer aided design
US7868640B2 (en) Array-based early threshold voltage recovery characterization measurement
CN110673010A (zh) 一种测算功率半导体器件的栅极内阻的方法及装置
US20090259453A1 (en) Method of modeling SRAM cell
TW202002120A (zh) 半導體錯誤分析裝置及其錯誤分析方法
US8346528B2 (en) Equivalent device statistical modeling for bitline leakage modeling
Edri et al. Silicon-proven, per-cell retention time distribution model for gain-cell based eDRAMs
Rodopoulos et al. Time and workload dependent device variability in circuit simulations
TWI521220B (zh) 積體電路的時序分析方法及相關的電腦程式產品
TWI715884B (zh) 分析電晶體的裝置與方法及非暫態電腦可讀取記錄媒體
US8380476B2 (en) Modeling of ferroelectric capacitors to include local statistical variations of ferroelectric properties
US10878155B2 (en) System and method for estimating leakage power of circuit design at early stage
TWI425236B (zh) 臨界電壓量測裝置
CN104657558B (zh) 提取lod效应模型的方法
CN108039189A (zh) 一种存储器的信号完整性测试方法
US7844927B2 (en) Method for quality assured semiconductor device modeling
CN101290807B (zh) 静态随机存取存储器电路稳定性的仿真方法
Baek et al. High-density SRAM read access yield estimation methodology
US20100174513A1 (en) Characterization and Modeling of Ferroelectric Capacitors
CN114720831A (zh) 热载流子效应退化性能的评估方法
CN105321578B (zh) 于静态电流测试下检测全域字符线缺陷
Park et al. In situ sram static stability estimation in 65-nm cmos