TW202005033A - 重佈線結構及其製造方法 - Google Patents
重佈線結構及其製造方法 Download PDFInfo
- Publication number
- TW202005033A TW202005033A TW107118182A TW107118182A TW202005033A TW 202005033 A TW202005033 A TW 202005033A TW 107118182 A TW107118182 A TW 107118182A TW 107118182 A TW107118182 A TW 107118182A TW 202005033 A TW202005033 A TW 202005033A
- Authority
- TW
- Taiwan
- Prior art keywords
- conductive layer
- layer
- stacked
- groove
- wafer
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 238000000034 method Methods 0.000 claims description 28
- 229920002120 photoresistant polymer Polymers 0.000 claims description 26
- 239000000463 material Substances 0.000 claims description 14
- 239000013078 crystal Substances 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 194
- 239000004065 semiconductor Substances 0.000 description 9
- 239000004020 conductor Substances 0.000 description 7
- 239000003989 dielectric material Substances 0.000 description 7
- 230000002500 effect on skin Effects 0.000 description 7
- 239000011241 protective layer Substances 0.000 description 7
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 6
- 229920002577 polybenzoxazole Polymers 0.000 description 6
- 230000008054 signal transmission Effects 0.000 description 6
- 239000004642 Polyimide Substances 0.000 description 4
- 229920001721 polyimide Polymers 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 238000005137 deposition process Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000012536 packaging technology Methods 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 239000002861 polymer material Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000990 Ni alloy Inorganic materials 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
一種重佈線結構，適於設置於晶片上並電性連接於所述晶片的接墊，其包括介電層以及堆疊導電層。介電層配置於晶片上且具有暴露出接墊的凹槽。堆疊導電層配置於介電層上並覆蓋凹槽的側壁與連接側壁的底面，以電性連接晶片的接墊。堆疊導電層包括配置於介電層的凹槽中的第一導電層、疊置於第一導電層上的第二導電層以及疊置於第二導電層上的第三導電層。第三導電層的電導率大於第二導電層的電導率且第三導電層的電阻率介於約3x10-8
Ohm·m至1.5x10-8
Ohm·m之間。另提供一種重佈線結構的製造方法。
Description
本發明是有關於半導體晶片封裝領域，且特別是有關於一種重佈線結構及其製造方法。
為了使得電子產品能達到輕薄短小的設計，半導體封裝技術亦跟著日益進展，以發展出符合小體積、重量輕、高密度以及在市場上具有高競爭力等要求的產品。舉例來說，半導體封裝技術的態樣之一是在晶片上形成重佈線層（redistribution layer，RDL），而輸入/輸出（input/output，I/O）焊球可以藉由重佈線層與晶片電性連接。經由此種半導體封裝技術，晶片上的I/O焊墊可被重新佈置而覆蓋比晶片面積更大的區域。然而，目前隨著晶片尺寸的縮小以及I/O數量的增加，使得晶片上的重佈線層的配置變得越來越複雜，設置於重佈線層內導線之線寬及線距（line/space）也越來越細微，造成重佈線層中的傳輸訊號存有一定程度的損耗，且不能加以忽視。
此外，隨著傳輸訊號的頻率上升，電流的分佈就會愈往導線的周緣表面集中，導致導線的中心部位幾乎沒有電流流過，進而使得電流輸送量減少，此現象稱為集膚效應（skin effect）。在集膚效應的影響下，高頻運作時容易造成訊號傳遞的訊號延遲與干擾，進而降低半導體封裝產品的效能。
承上所述，如何改善重佈線層中導線之設計，以減少集膚效應所造成線路訊號傳輸的損耗，是本領域技術人員亟需努力的目標。
本發明提供一種重佈線結構及其製造方法，能夠提升線路表面的電導率，降低因集膚效應所導致訊號傳輸的損耗。
本發明提供一種重佈線結構，適於設置於晶片上並電性連接於晶片的接墊。重佈線結構包括介電層以及堆疊導電層。介電層配置於晶片上且具有暴露出接墊的凹槽。堆疊導電層配置於介電層上並覆蓋凹槽的側壁與連接側壁的底面，以電性連接晶片的接墊。堆疊導電層包括第一導電層、第二導電層以及第三導電層。第一導電層配置於介電層的凹槽中，第二導電層疊置於第一導電層上，第三導電層疊置於第二導電層上。第三導電層的電導率大於第二導電層的電導率，且第三導電層的電阻率介於約3x10-8
Ohm·m至1.5x10-8
Ohm·m之間。
本發明的一種重佈線結構的製造方法，重佈線結構適於設置於晶片上並電性連接於晶片的接墊。重佈線結構的製造方法至少包括以下步驟。形成介電層於晶片上，其中介電層具有暴露出接墊的凹槽，其中凹槽具有側壁與連接側壁的底面。形成堆疊導電層於介電層上並覆蓋凹槽的側壁與底面，以電性連接晶片的接墊，其步驟包括形成第一導電層於凹槽中、形成第二導電層於第一導電層上以及形成第三導電層於第二導電層上。第三導電層的電導率大於第二導電層的電導率，且第三導電層的電阻率介於約3x10-8
Ohm·m至1.5x10-8
Ohm·m之間。
基於上述，本發明藉由在晶片接墊上配置堆疊導電層，且在堆疊導電層中的最外層配置電導率較高的導電材料，以提升重佈線結構中表面的電導率，降低因集膚效應所導致訊號傳輸的損耗。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
圖1是依照本發明的一實施例的一種半導體結構俯視示意圖。半導體結構10包括晶片100以及配置於晶片100上的重佈線路結構200。晶片100包括配置於晶片100的主動面（如圖2A所示的100a）上的多個接墊110。在一些實施例中，晶片100可以包含多個電子元件（未繪示），例如電晶體、二極體、電容或電感等。這些電子元件例如是以層疊的方式設置於晶片100中。晶片100可以包括矽、砷化鎵或其他基板材料，並在基板材料上形成多個接墊110做為電性連接點，以提供導電線路進行電性連接，使訊號可以在這些電子元件之間傳輸。在一些實施例中，在晶片100的主動面上還可以配置保護層（如圖2A所示的120）以保護層晶片100的接墊110。舉例來說，重佈線路結構200可以配置在這些層疊的電子元件之間來電性連接上下層的電子元件。重佈線路結構200可以包括連接於接墊110上的部份以及走線部分。以下闡述關於重佈線路結構200中連接於接墊110上的部份的製造方法的細節。
圖2A至圖2G是依照本發明的一實施例的一種重佈線結構的製造方法的剖面示意圖。請參照圖2A，形成介電層210於晶片100上，藉以將設置於晶片100上的接墊110進行區隔，避免後續形成導電層時造成接墊110短路。介電層210可以形成在晶片100的保護層120上。保護層120的材料包括聚苯并噁唑（polybenzoxazole；PBO）、聚醯亞胺（polyimide；PI）、苯並環丁烯（benzocyclobutene；BCB）或其他適合的聚合材料。保護層120具有開口120a暴露出部分的接墊110。形成在保護層120上的介電層210可以具有頂表面210a以及對應於開口120a的凹槽212。介電層210的凹槽212可以是對應於保護層120的開口120a以暴露出接墊110。介電層210可以包括單層或多層的絕緣材料。在一些實施例中，當設置於晶片100上的接墊110數量眾多時，可以形成多層結構的介電層210將重佈線層200中的線路分層區隔。
在晶片100的主動面100a上依序形成第一介電材料214以及第二介電材料216時，可以利用旋轉塗佈（spin-on coating）、化學氣相沉積（chemical vapor deposition；CVD）或其他適合的製程。本實施例所繪示的介電層210的層數僅為說明之用，實際上介電層210的數量及厚度可依照設計需求而改變，並不以此為限。第一介電材料214以及第二介電材料216可以是相同或相似的材料，例如聚醯亞胺（polyimide）、聚苯噁唑（polybenzoxazole，PBO）、苯並環丁烯（benzocyclobutene，BCB）或其他適合的高分子材料。接著，可以利用微影製程（photolithography process）及/或蝕刻製程（etching process）或其他適合的製程，移除部分的介電層210，以圖案化介電層210，例如在接墊110上方形成介電層210的凹槽212，以暴露出底層的接墊110。
凹槽212具有側壁212a與連接於側壁212a的底面212b，且凹槽212的底面212b暴露出接墊110。在一些實施例中，凹槽212可以是上寬下窄的錐狀，例如凹槽212的頂部尺寸D1（如直徑）大於底部尺寸D2（如直徑）。在一些實施例中，多層介電材料所構成的側壁212a可以是不切齊的。介電層的側壁212a可以是呈階梯狀，如圖2A所示。在介電層210是包括多層介電材料的其他實施例中，由多層介電材料所構成的側壁212a也可以是切齊的或者大致上地垂直於底面212b。
請參照圖2B，在形成介電層210之後，可選擇性地將晶種層（seed layer）220形成於晶片100的接墊110上，並覆蓋介電層210的凹槽212的側壁212a與底面212b。可以藉由濺鍍製程（sputtering process）、物理氣相沉積製程（Physical Vapor Deposition，PVD）或其他適合的製程以形成晶種層220在介電層210上，並共形地（conformally）覆蓋凹槽212的側壁212a與底面212b以及介電層210的頂表面210a。晶種層220的材料例如包括銅、鈦、氮化鈦、鈦與銅的組合或其類似的導電材料，以電性連接晶片100的接墊110。
請參照圖2C，在形成晶種層220之後，可以形成光阻層PR於晶種層220上。光阻層PR可以具有開口OP。舉例來說，光阻層PR的開口OP可以對應於介電層210的凹槽212，以暴露出位於凹槽212的側壁212a與底面212b上的晶種層220。光阻層PR可以包括感光性的樹脂材料。舉例來說，可以將乾膜光阻（dry film photoresist）材料或液體光阻（liquid photoresist）材料形成在晶種層220上。接著，利用微影及/或蝕刻製程或其他適合的製程，以圖案化光阻材料來形成具有開口OP的光阻層PR。在一些實施例中，光阻層PR的開口尺寸D3（例如直徑）可以大於凹槽212頂部尺寸D1。
請參照圖2D，以光阻層PR作為罩幕，形成堆疊導電層230在介電層210上以及對應於凹槽212的開口OP中，以覆蓋被光阻層PR的開口OP所暴露的晶種層220。舉例來說，依序堆疊地形成第一導電層232、第二導電層234以及第三導電層236於晶種層220上。可以藉由適當的沉積製程，例如電鍍法、無電鍍法或其類似的製法，將第一導電層232形成在介電層210的凹槽212中，以覆蓋於晶種層220上。接著，將第二導電層234形成在第一導電層232上。隨後，將第三導電層236形成在第二導電層234上。在一些實施例中，第一導電層232、第二導電層234以及第三導電層236可以是與晶種層220共形地形成。堆疊導電層230可以藉由調整沉積製程的時間來控制各個導電層的厚度，堆疊導電層230的厚度增加，可以降低高頻的電阻率。也可以依照最外層第三導電層236的電導率搭配產品實際操作的速度來決定導電層的厚度，然本發明的實施例並不限制導電層的厚度。
在一些實施例中，第一導電層232、第二導電層234以及第三導電層236可以分別包含不同的材料。舉例來說，位於最外層的第三導電層236的電阻率（electric resistivity）介於約3x10-8
Ohm·m至約1.5x10-8
Ohm·m之間。第三導電層236的電導率（electric conductivity）可以大於第二導電層234的電導率。在一些實施例中，在堆疊導電層230中，第一導電層232的電導率最大，其次為第三導電層236，而位於第一導電層232與第三導電層236之間的第二導電層234的電導率可以是三者之中最小。
舉例來說，第一導電層232可以是銅、銅合金或其他適合的導電材料。第二導電層234可以選用能夠增強第一導電層232與第三導電層236之間結合性的導電材料，例如鎳、鎳合金或其他適合的導電材料。第三導電層236可以是具有較第二導電層234的電導率更高的材料，例如是金或其他適合的導電材料。藉由在堆疊導電層230的最外層（例如第三導電層236）配置具有較高電導率的材料可以提升重佈線結構200中導電線路表面的電導率，藉此降低在高頻時因集膚效應所產生的高電阻率，同時避免訊號傳輸的損耗。再者，由於最外層的第三導電層236具有良好的電導率，其有利於後續製程，例如藉由打線製程以透過重佈線路結構200將晶片100與其他電子元件電性連接。
在一些實施例中，在形成堆疊導電層230的製程完成後，堆疊導電層230可以不填滿光阻層PR的開口OP。也就是說，在開口OP內，堆疊導電層230中每一導電層的剖面形狀可以呈凹形。堆疊導電層230中具有溝槽230a。溝槽230a的深度可以視導電層沉積製程的參數與設計需求而定，本發明的實施例並不限制溝槽230a的深度。在其他實施例中，堆疊導電層230中的各導電層依序堆疊，在形成最外層的第三導電層236之後，第三導電層236頂表面大致上為平坦的表面，即第三導電層236的表面不存在溝槽230a。
請參照圖2E及圖2F，在形成堆疊導電層230後，可以移除光阻層PR。例如透過剝離製程（stripping process）來移除光阻層PR。接著，在移除光阻層PR後，可以透過例如蝕刻製程或其他適合的製程來移除被光阻層PR覆蓋的晶種層220，以暴露出介電層210的頂表面210a，如圖2F所示。
請參照圖2G，在移除光阻層PR與被光阻層PR覆蓋的晶種層220之後，在介電層210的頂表面210a上形成絕緣層240，以包覆並保護堆疊導電層230。在堆疊導電層230的表面具有溝槽230a的實施例中，絕緣層240可以填滿溝槽230a。絕緣層240的材料例如包括聚醯亞胺（polyimide）、聚苯噁唑（polybenzoxazole，PBO）、苯並環丁烯（benzocyclobutene，BCB）或其他適合的絕緣材料。在形成絕緣層240之後，重佈線路結構200的製程大致上完成。
圖3A是依照本發明的一實施例的一種重佈線結構的剖面示意圖（例如是沿著圖1中的A-A線的剖面示意圖），圖3B是依照圖3A的重佈線結構的俯視示意圖。本實施例的重佈線結構300與圖2F的結構相似，其中相同的元件以相同的標號表示，於此不再贅述。請參照圖3A與圖3B，本實施例的重佈線結構300與圖2F的結構的差異例如在於，可以進一步將位於介電層210的頂表面210a所在平面上的堆疊導電層230移除，以使堆疊導電層230的表面平整化。
舉例來說，在移除位於介電層210的頂表面210a所在平面上的堆疊導電層230之後，重佈線結構300中的介電層210的頂表面210a共面（coplanar）於晶種層220的頂表面220a以及堆疊導電層230的頂表面230b。堆疊導電層230的頂表面230b包括部分的第三導電層236、部分的第二導電層234以及部分的第一導電層232。最外圈的第一導電層232環繞第二導電層234，且第二導電層234環繞最內圈的第三導電層236。在一些實施例中，晶種層220可以圍繞堆疊導電層230，且溝槽230a例如是位於被最內圈的第三導電層236所環繞的區域中。須說明的是，圖3B中所繪示的堆疊導電層230與晶種層220的圖案僅為示例，可依據實際設計需求而進行調整，本發明的實施例並不以此為限。在其他實施例中，可以在堆疊導電層230的頂表面230b上形成如圖2G所示的絕緣層240，以保護堆疊導電層230。
綜上所述，本發明藉由在晶片接墊上配置堆疊導電層，且在堆疊導電層中的最外層配置電導率較高的導電材料，以提升重佈線結構中表面的電導率，以降低因集膚效應所導致訊號傳輸的損耗。再者，由於堆疊導電層的最外層具有良好的電導率，其有利於後續透過重佈線路結構將晶片與其他電子元件電性連接的製程。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10‧‧‧半導體結構100‧‧‧晶片100a‧‧‧主動面110‧‧‧接墊120‧‧‧保護層120a、OP‧‧‧開口200、300‧‧‧重佈線路結構210‧‧‧介電層210a、220a、230b‧‧‧頂表面212‧‧‧凹槽212a‧‧‧側壁212b‧‧‧底面214‧‧‧第一介電材料216‧‧‧第二介電材料220‧‧‧晶種層230‧‧‧堆疊導電層230a‧‧‧溝槽232‧‧‧第一導電層234‧‧‧第二導電層236‧‧‧第三導電層240‧‧‧絕緣層D1‧‧‧頂部尺寸D2‧‧‧底部尺寸D3‧‧‧開口尺寸PR‧‧‧光阻層
圖1是依照本發明的一實施例的一種半導體結構俯視示意圖。 圖2A至圖2G是依照本發明的一實施例的一種重佈線結構的製造方法的剖面示意圖。 圖3A是依照本發明的一實施例的一種重佈線結構的剖面示意圖。 圖3B是依照圖3A的重佈線結構的俯視示意圖。
100‧‧‧晶片
110‧‧‧接墊
120‧‧‧保護層
200‧‧‧重佈線路結構
210‧‧‧介電層
210a‧‧‧頂表面
220‧‧‧晶種層
230‧‧‧堆疊導電層
232‧‧‧第一導電層
234‧‧‧第二導電層
236‧‧‧第三導電層
240‧‧‧絕緣層
Claims (10)
- 一種重佈線結構，適於設置於晶片上並電性連接於所述晶片的接墊，所述重佈線結構包括： 介電層，配置於所述晶片上且具有暴露出所述接墊的凹槽，其中所述凹槽具有側壁與連接所述側壁的底面；以及 堆疊導電層，配置於所述介電層上並覆蓋所述凹槽的所述側壁與所述底面，以電性連接所述晶片的所述接墊，所述堆疊導電層包括： 第一導電層，配置於所述介電層的所述凹槽中； 第二導電層，疊置於所述第一導電層上；以及 第三導電層，疊置於所述第二導電層上，其中所述第三導電層的電導率大於所述第二導電層的電導率，且所述第三導電層的電阻率介於約3x10-8 Ohm·m至1.5x10-8 Ohm·m之間。
- 如申請專利範圍第1項所述的所述重佈線結構，其中所述第一導電層、所述第二導電層與所述第三導電層的材料各自不同，且所述第一導電層的電導率大於所述第三導電層的電導率。
- 如申請專利範圍第1項所述的所述重佈線結構，還包括： 晶種層，配置於所述晶片的所述接墊上並覆蓋所述凹槽的所述側壁與所述底面，且所述晶種層位於所述接墊與所述堆疊導電層之間，其中所述堆疊導電層共形地覆蓋所述晶種層。
- 如申請專利範圍第1項所述的所述重佈線結構，還包括： 絕緣層，配置於所述介電層上並包覆所述堆疊導電層，其中所述堆疊導電層的表面具有溝槽，且所述絕緣層填滿所述溝槽。
- 如申請專利範圍第1項所述的所述重佈線結構，其中所述介電層的頂表面與所述堆疊導電層的頂表面共面，所述堆疊導電層的所述頂表面包括部分的所述第一導電層、被所述部分的第一導電層環繞的部份的所述第二導電層，以及被所述部分的第二導電層環繞的部份的所述第三導電層。
- 一種重佈線結構的製造方法，所述重佈線結構適於設置於晶片上並電性連接於所述晶片的接墊，所述重佈線結構的製造方法包括： 形成介電層於所述晶片上，其中所述介電層具有暴露出所述接墊的凹槽，其中所述凹槽具有側壁與連接所述側壁的底面；以及 形成堆疊導電層於所述介電層上並覆蓋所述凹槽的所述側壁與所述底面，以電性連接所述晶片的所述接墊，包括： 形成第一導電層於所述凹槽中； 形成第二導電層於所述第一導電層上；以及 形成第三導電層於所述第二導電層上，其中所述第三導電層的電導率大於所述第二導電層的電導率，且所述第三導電層的電阻率介於約3x10-8 Ohm·m至1.5x10-8 Ohm·m之間。
- 如申請專利範圍第6項所述的重佈線結構的製造方法，更包括： 在形成所述堆疊導電層之前，形成晶種層於所述晶片的所述接墊上並覆蓋所述凹槽的所述側壁與所述底面；以及 形成光阻層於所述晶種層上，其中所述光阻層具有對應於所述凹槽的開口，所述光阻層的所述開口暴露出部分的所述晶種層；以及 在形成所述光阻層之後，形成所述堆疊導電層於被所述光阻層的所述開口暴露出部分的所述晶種層之上，以覆蓋所述部分的所述晶種層。
- 如申請專利範圍第7項所述的重佈線結構的製造方法，還包括： 在形成所述堆疊導電層之後，移除所述光阻層及位於所述光阻層之下的所述晶種層，以暴露出所述介電層的頂表面。
- 如申請專利範圍第8項所述的重佈線結構的製造方法，其中在形成所述堆疊導電層之後，所述堆疊導電層具有的表面具有溝槽，且在移除所述晶種層之後，所述的重佈線結構的製造方法還包括： 形成絕緣層於所述介電層的頂表面上以包覆所述堆疊導電層，且所述絕緣層填滿所述溝槽。
- 如申請專利範圍第8項所述的重佈線結構的製造方法，還包括： 在形成所述堆疊導電層之後，移除位於所述介電層的所述頂表面所在平面上的所述堆疊導電層，以使所述介電層的所述頂表面與所述堆疊導電層的頂表面共面，其中所述堆疊導電層的所述頂表面包括部分的所述第一導電層、被所述部分的第一導電層環繞的部份的所述第二導電層，以及被所述部分的第二導電層環繞的部份的所述第三導電層。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW107118182A TWI681528B (zh) | 2018-05-28 | 2018-05-28 | 重佈線結構及其製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW107118182A TWI681528B (zh) | 2018-05-28 | 2018-05-28 | 重佈線結構及其製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TWI681528B TWI681528B (zh) | 2020-01-01 |
| TW202005033A true TW202005033A (zh) | 2020-01-16 |
Family
ID=69942250
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW107118182A TWI681528B (zh) | 2018-05-28 | 2018-05-28 | 重佈線結構及其製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| TW (1) | TWI681528B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI815448B (zh) * | 2021-11-10 | 2023-09-11 | 群創光電股份有限公司 | 電子裝置 |
| TWI868495B (zh) * | 2021-11-16 | 2025-01-01 | 南韓商三星電子股份有限公司 | 具有重佈結構的半導體封裝 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101483273B1 (ko) * | 2008-09-29 | 2015-01-16 | 삼성전자주식회사 | 구리 패드와 패드 장벽층을 포함하는 반도체 소자와 그의 배선 구조 및 그 제조 방법들 |
| US9368438B2 (en) * | 2012-12-28 | 2016-06-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Package on package (PoP) bonding structures |
| US10446522B2 (en) * | 2015-04-16 | 2019-10-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods of forming multiple conductive features in semiconductor devices in a same formation process |
| US10541226B2 (en) * | 2016-07-29 | 2020-01-21 | Taiwan Semiconductor Manufacturing Co., Ltd. | Package structure and method of forming the same |
-
2018
- 2018-05-28 TW TW107118182A patent/TWI681528B/zh active
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI815448B (zh) * | 2021-11-10 | 2023-09-11 | 群創光電股份有限公司 | 電子裝置 |
| TWI868495B (zh) * | 2021-11-16 | 2025-01-01 | 南韓商三星電子股份有限公司 | 具有重佈結構的半導體封裝 |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI681528B (zh) | 2020-01-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9543204B2 (en) | Method for manufacturing semiconductor device | |
| US10777515B2 (en) | Fan-out antenna packaging structure and preparation method thereof | |
| US20200118938A1 (en) | Semiconductor Device With Shield for Electromagnetic Interference | |
| CN101355078B (zh) | 具有无串扰结构的半导体元件、封装系统及其制造方法 | |
| TW202127619A (zh) | 封裝結構及其製造方法 | |
| TW202038420A (zh) | 晶片封裝結構及其製造方法 | |
| US20160111363A1 (en) | Electrical Connections for Chip Scale Packaging | |
| TW202017142A (zh) | 封裝結構及其製造方法 | |
| CN106992160A (zh) | 封装的半导体器件以及封装方法 | |
| CN107221521A (zh) | 半导体封装 | |
| US11018108B2 (en) | Method of fabricating semiconductor package | |
| CN103681367A (zh) | 封装方法和封装器件 | |
| US10347607B2 (en) | Semiconductor devices and methods of manufacture thereof | |
| US11735571B2 (en) | Semiconductor package including a redistribution structure | |
| KR102859459B1 (ko) | 배선 구조체 및 이를 포함하는 반도체 패키지 | |
| TWI729964B (zh) | 封裝結構及其製造方法 | |
| US20190333879A1 (en) | Fan-out antenna packaging structure and preparation method thereof | |
| TWI681528B (zh) | 重佈線結構及其製造方法 | |
| CN105470144A (zh) | 无核心层封装基板与其制造方法 | |
| TW201838128A (zh) | 具有重佈線路層的晶片結構 | |
| KR20220028310A (ko) | 배선 구조체, 이의 제조 방법 및 배선 구조체를 포함하는 반도체 패키지 | |
| US7205671B2 (en) | Semiconductor device | |
| US11855027B2 (en) | Integrated circuits with conductive bumps having a profile with a wave pattern | |
| KR20200021233A (ko) | 반도체 소자 및 그의 제조 방법 | |
| CN114999942A (zh) | 一种半导体封装结构的制作方法及半导体封装结构 |