[go: up one dir, main page]

TW201944596A - 功率半導體元件 - Google Patents

功率半導體元件 Download PDF

Info

Publication number
TW201944596A
TW201944596A TW107113161A TW107113161A TW201944596A TW 201944596 A TW201944596 A TW 201944596A TW 107113161 A TW107113161 A TW 107113161A TW 107113161 A TW107113161 A TW 107113161A TW 201944596 A TW201944596 A TW 201944596A
Authority
TW
Taiwan
Prior art keywords
terminal
trench
power semiconductor
epitaxial layer
region
Prior art date
Application number
TW107113161A
Other languages
English (en)
Inventor
陳勁甫
Original Assignee
力智電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 力智電子股份有限公司 filed Critical 力智電子股份有限公司
Priority to TW107113161A priority Critical patent/TW201944596A/zh
Priority to CN201810515442.8A priority patent/CN110391296A/zh
Priority to US16/118,449 priority patent/US10535765B2/en
Publication of TW201944596A publication Critical patent/TW201944596A/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/665—Vertical DMOS [VDMOS] FETs having edge termination structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H10D62/156—Drain regions of DMOS transistors
    • H10D62/157—Impurity concentrations or distributions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/393—Body regions of DMOS transistors or IGBTs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H10D64/117—Recessed field plates, e.g. trench field plates or buried field plates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/256—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes are recessed in semiconductor bodies

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一種功率半導體元件，包括基底定義有主動區與終端區。終端區環繞主動區。第一磊晶層配置在主動區與終端區的基底上。第二磊晶層配置在第一磊晶層上。第二磊晶層中包括第一終端溝槽、第二終端溝槽以及第三終端溝槽。第一終端溝槽配置在終端區中且鄰近主動區。第二終端溝槽配置在終端區中。第三終端溝槽配置在終端區中。第二終端溝槽位於第一終端溝槽與第三終端溝槽之間。第三終端溝槽具有第三電極，其電性連接至汲極。

Description

功率半導體元件
本發明是有關於一種半導體元件，且特別是有關於一種功率半導體元件。
功率半導體元件是一種廣泛使用在類比電路的半導體元件。由於功率半導體元件具有非常低的導通電阻與非常快的切換速度，因此，功率半導體元件可應用在電源切換（Power switch）電路上，使得電源管理技術（power management techniques）更有效率。
隨著科技進步，電子元件朝著輕薄化的趨勢發展。由於電子元件的尺寸不斷地縮小，維持功率半導體元件的低導通阻抗（Conductance Resistance）、高崩潰電壓（Breakdown voltage）也愈發困難。因此，如何在一定的元件尺寸下改善功率半導體元件的導通阻抗及崩潰電壓將成為重要的一門課題。
本發明提供一種功率半導體元件，其於基板上配置有兩層磊晶層，並將終端區中最外圍的溝槽電極電性連接至汲極，藉此改善終端區中的溝槽電極的邊緣處的電場扭曲現象，進而提升功率半導體元件的崩潰電壓。
本發明提供一種功率半導體元件，包括基底定義有主動區與終端區。終端區環繞主動區。第一磊晶層配置在主動區與終端區的基底上。第二磊晶層配置在第一磊晶層上。第二磊晶層中包括第一終端溝槽、第二終端溝槽以及第三終端溝槽。第一終端溝槽配置在終端區中且鄰近主動區。第二終端溝槽配置在終端區中。第三終端溝槽配置在終端區中。第二終端溝槽位於第一終端溝槽與第三終端溝槽之間。第三終端溝槽具有第三電極，其電性連接至汲極。
在本發明的一實施例中，所述第一終端溝槽具有第一電極，其電性連接至源極。
在本發明的一實施例中，所述第二終端溝槽具有第二電極，其電性連接至源極或電性浮置。
在本發明的一實施例中，所述第一終端溝槽與所述第二終端溝槽之間的距離大於所述第二終端溝槽與所述第三終端溝槽之間的距離。
在本發明的一實施例中，所述功率半導體元件更包括多個主動溝槽配置在所述主動區中的所述第二磊晶層中，其沿著第一方向延伸，並沿著第二方向交替排列。所述第一方向與所述第二方向不同。
在本發明的一實施例中，所述第一終端溝槽與所述主動溝槽彼此分離。
在本發明的一實施例中，所述第一終端溝槽與所述主動溝槽彼此相連。
在本發明的一實施例中，所述第二磊晶層的摻雜濃度大於所述第一磊晶層的摻雜濃度。
在本發明的一實施例中，所述第一終端溝槽、第二終端溝槽以及所述第三終端溝槽彼此分離。
在本發明的一實施例中，所述第一終端溝槽、第二終端溝槽以及所述第三終端溝槽更延伸至所述第一磊晶層中。
基於上述，本發明藉由雙重磊晶結構（double epitaxial structure）來降低功率半導體元件的導通阻抗。另外，再將終端區中最外圍的溝槽電極電性連接至汲極，藉此減緩，甚至消除終端區中的溝槽電極的邊緣處的電場扭曲現象，從而改善功率半導體元件的崩潰電壓。如此一來，本發明之功率半導體元件可在一定的元件尺寸下具有良好的元件特性。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
參照本實施例之圖式以更全面地闡述本發明。然而，本發明亦可以各種不同的形式體現，而不應限於本文中所述之實施例。圖式中的層與區域的厚度會為了清楚起見而放大。相同或相似之標號表示相同或相似之元件，以下段落將不再一一贅述。
圖1是本發明的第一實施例的一種功率半導體元件的上視示意圖。圖2A是圖1的線I-I’的剖面示意圖。在以下的實施例中，是以第一導電型為N型，第二導電型為P型為例來說明，但本發明並不以此為限。本領域具有通常知識者應了解，第一導電型也可以為P型，而第二導電型為N型。
請參照圖1與圖2A，本發明的第一實施例的功率半導體元件1包括基底100，其定義有主動區R1與終端區R2。終端區R2環繞主動區R1，以防止電壓崩潰的現象發生。基底100可例如是半導體基底或是半導體化合物基底。在本實施例中，基底100可以是具有第一導電型的半導體基底，例如是N型重摻雜的矽基底。
如圖2A所示，第一磊晶層102配置在主動區R1與終端區R2的基底100上。在一實施例中，第一磊晶層102為具有第一導電型的磊晶層，例如是N型輕摻雜的磊晶層，且其形成方法包括選擇性磊晶生長（selective epitaxy growth，SEG）製程。第二磊晶層104配置在第一磊晶層102上。也就是說，第一磊晶層102配置在基底100與第二磊晶層104之間。在一實施例中，第二磊晶層104為具有第一導電型的磊晶層，例如是N型輕摻雜的磊晶層，且其形成方法包括選擇性磊晶生長製程。第二磊晶層104的摻雜濃度大於第一磊晶層102的摻雜濃度，以形成雙重磊晶結構。此雙重磊晶結構可降低功率半導體元件1的導通阻抗。
如圖1所示，主動區R1具有多個主動溝槽10。多個主動溝槽10配置在主動區R1的第二磊晶層104中，如圖2A所示。主動溝槽10沿第一方向D1延伸且沿第二方向D2排列。在一實施例中，主動溝槽10是以等距離的方式排列，而互相分離。在一實施例中，主動溝槽10的至少一端面實質上是對齊的。如圖2A所示，各主動溝槽10中具有導體層110、絕緣層108以及導體層114，以形成溝槽閘極結構。在一實施例中，導體層110、114的材料分別包括摻雜多晶矽。絕緣層108的材料包括氧化矽。
在一實施例中，導體層110用以作為遮蔽電極；而導體層114用以作為閘極，並電性連接至閘極接墊G，如圖1所示。絕緣層108用以作為閘極（導體層114）與遮蔽閘極（導體層110）之間的閘間絕緣層，以電性絕緣導體層110、114。另外，環繞導體層110的部分絕緣層108電性絕緣導體層110與第二磊晶層104。環繞導體層114的部分絕緣層108電性絕緣導體層114與主體層106以及摻雜區116。雖然圖2A繪示出彼此分離的導體層110、114，但本發明不以此為限。在其他實施例中，導體層110、114亦可相連，以形成單一閘極。
如圖1所示，終端區R2具有至少三個終端溝槽20。終端區R2具有第一終端溝槽22、第二終端溝槽24以及第三終端溝槽26。第一終端溝槽22、第二終端溝槽24以及第三終端溝槽26彼此分離而不相連。第一終端溝槽22配置在終端區R2的第二磊晶層104中。第一終端溝槽22沿第二方向D2延伸，且環繞主動區R1中的主動溝槽10，以形成封閉式的環形溝槽。如圖1所示，第一終端溝槽22鄰近主動區R1的主動溝槽10且與主動溝槽10彼此分離，而不相連。第一方向D1與第二方向D2相交。在一實施例中，第一方向D1垂直於第二方向D2。
如圖2A所示，第一終端溝槽22中具有第一電極122與絕緣層118，以形成終端結構。絕緣層118環繞第一電極122，以電性絕緣第一電極122與第二磊晶層104。在一實施例中，第一電極122的材料包括摻雜多晶矽。絕緣層118的材料包括氧化矽。
另外，第二終端溝槽24配置在終端區R2中且環繞第一終端溝槽22，以形成封閉式的環形溝槽。第三終端溝槽26配置在終端區R2中且環繞第二終端溝槽24，以形成封閉式的環形溝槽。也就是說，如圖1所示，第二終端溝槽24配置在第一終端溝槽22與第三終端溝槽26之間。在一實施例中，第一終端溝槽22與第二終端溝槽24之間的距離d1大於第二終端溝槽24與第三終端溝槽26之間的距離d2，以確保或提升崩潰電壓。距離d1與距離d2的比值依實際元件需求及應用狀況設計，較佳可介於2至50之間，但不以此為限。
如圖2A所示，第二終端溝槽24中具有第二電極124與絕緣層118，以形成終端結構。在一實施例中，絕緣層118環繞第二電極124，以電性絕緣第二電極124與第二磊晶層104。相似地，第三終端溝槽26中具有第三電極126與絕緣層118，以形成終端結構。在一實施例中，絕緣層118環繞第三電極126，以電性絕緣第三電極126與第二磊晶層104。在一實施例中，第二電極124與第三電極126的材料分別包括摻雜多晶矽。絕緣層118的材料包括氧化矽。
如圖1與圖2A所示，第一電極122電性連接至源極S；第二電極124電性連接至源極S或為電性浮置F；而第三電極126電性連接至汲極D。由於第三終端溝槽26中的第三電極126電性連接汲極D，作為隔離溝槽，進而將電力線限制在第三終端溝槽26中的第三電極126的邊緣處。因此，可減緩，甚至消除第三電極126的邊緣處的電場扭曲現象，進而改善功率半導體元件1的崩潰電壓。在一實施例中，電場扭曲現象是由於第一磊晶層102與第二磊晶層104的摻雜濃度不同所導致的。也就是說，本實施例將最外圍的溝槽電極電性連接至汲極，以提升功率半導體元件的崩潰電壓。如此一來，本實施例之功率半導體元件可在一定的元件尺寸下具有良好的導通電阻及崩潰電壓。
在本實施例中，主動溝槽10可用以當作元件溝槽（cell trench）以容納溝槽閘極結構；而第一終端溝槽22、第二終端溝槽24以及第三終端溝槽26皆可用以容納終端結構。雖然圖1僅繪示3個終端溝槽20，但本發明不以此為限。在其他實施例中，功率半導體元件1亦可具有多個終端溝槽，以環繞主動溝槽10。根據第一磊晶層102與第二磊晶層104的摻雜濃度的差異程度，第三終端溝槽26的數量可大於1個（亦即2個、3個或是4個以上），且各第三終端溝槽26中的第三電極126皆可電性連接至汲極D。
如圖2A所示，第三終端溝槽26中的第三電極126可藉由插塞134、136以及導體層130電性連接至汲極D。具體來說，插塞134自導體層130的底面延伸並貫穿介電層112，以與第二磊晶層104接觸。插塞136自導體層130的底面延伸並貫穿介電層112，以與第三電極126接觸。由於基底100、第一磊晶層102以及第二磊晶層104為相同導電型（例如是N型），因此，第三終端溝槽26中的第三電極126可藉由插塞136、導體層130、插塞134、第二磊晶層104、第一磊晶層102以及基底100電性連接至基底100的底部的汲極D。也就是說，第三終端溝槽26中的第三電極126與汲極D具有相同的電位。在一實施例中，插塞134、136以及導體層130的材料分別包括導體材料，其可以是金屬，例如鋁。介電層112的材料包括氧化矽。
本實施例之功率半導體元件1更包括主體層106與摻雜區116。主體層106配置於主動溝槽10之間、主動溝槽10與第一終端溝槽22之間以及第一終端溝槽22與第二終端溝槽24之間的第二磊晶層104中。如圖2A所示，主體層106環繞主動溝槽10與第一終端溝槽22。在一實施例中，主體層106具有第二導電型，例如是P型主體層。摻雜區116配置於主體層106中，且環繞溝槽10與第一終端溝槽22的上部。在一實施例中，摻雜區116具有第一導電型，例如是N型重摻雜區。在一實施例中，摻雜區116可用以作為源極。雖然圖2A並未繪示，但第一終端溝槽22中的第一電極122或是第二終端溝槽24中的第二電極124可透過不同的繞線電性連接至摻雜區116（亦即源極）。也就是說，第一電極122或是第二電極124可與源極具有相同的電位。
圖2B是圖1的線I-I’的剖面示意圖。
請參照圖2B與圖2A，基本上，圖2B的功率半導體元件1b與圖2A的功率半導體元件1a相似。上述兩者不同之處在於：圖2B的功率半導體元件1b的主動溝槽10、第一終端溝槽22、第二終端溝槽24以及第三終端溝槽26貫穿第二磊晶層104，且延伸至第一磊晶層102中。也就是說，如圖2B所示，功率半導體元件1b的主動溝槽10的底面、第一主動溝槽22的底面、第二終端溝槽24的底面以及第三終端溝槽26的底面低於第一磊晶層102與第二磊晶層104之間的界面。在一實施例中，如圖2B所示，主動溝槽10中的導體層114（例如是閘極）的底面可低於主體層106的底面，但本發明不以此為限。在其他實施例中，依據設計需求，主動溝槽10中的導體層114的底面亦可高於主體層106的底面，如圖2A所示。
圖3是本發明的第二實施例的一種功率半導體元件的上視示意圖。
請參照圖3與圖1，基本上，本發明的第二實施例的功率半導體元件2與第一實施例的功率半導體元件1相似。上述兩者不同之處在於：第二實施例的功率半導體元件2的第一終端溝槽22與主動溝槽10彼此相連。具體來說，主動溝槽10中的導體層110（例如是遮蔽電極）可與第一終端溝槽22中的第一電極122相連。如此一來，當第一終端溝槽22中的第一電極122電性連接至源極時，第一電極122、導體層110（例如是遮蔽電極）以及源極可具有相同的電位。
綜上所述，本發明藉由雙重磊晶結構來降低功率半導體元件的導通阻抗。另外，本發明將終端區中最外圍的溝槽電極電性連接至汲極，藉此減緩，甚至消除終端區中的溝槽電極的邊緣處的電場扭曲現象，進而改善功率半導體元件的崩潰電壓。如此一來，本發明之功率半導體元件可在一定的元件尺寸下具有良好的元件特性。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
1、1a、1b、2‧‧‧功率半導體元件
10‧‧‧主動溝槽
20‧‧‧終端溝槽
22‧‧‧第一終端溝槽
24‧‧‧第二終端溝槽
26‧‧‧第三終端溝槽
100‧‧‧基底
102‧‧‧第一磊晶層
104‧‧‧第二磊晶層
106‧‧‧主體層
108、118‧‧‧絕緣層
110、114‧‧‧導體層
112‧‧‧介電層
116‧‧‧摻雜區
122‧‧‧第一電極
124‧‧‧第二電極
126‧‧‧第三電極
130‧‧‧導體層
134、136‧‧‧插塞
d1、d2‧‧‧距離
D‧‧‧汲極
F‧‧‧電性浮置
G‧‧‧閘極接墊
S‧‧‧源極
D1‧‧‧第一方向
D2‧‧‧第二方向
R1‧‧‧主動區
R2‧‧‧終端區
圖1是本發明的第一實施例的一種功率半導體元件的上視示意圖。 圖2A是圖1的線I-I’的剖面示意圖。 圖2B是圖1的線I-I’的剖面示意圖。 圖3是本發明的第二實施例的一種功率半導體元件的上視示意圖。

Claims (10)

  1. 一種功率半導體元件，包括： 基底，定義有主動區與終端區，所述終端區環繞所述主動區； 第一磊晶層，配置在所述主動區與所述終端區的所述基底上；以及 第二磊晶層，配置在所述第一磊晶層上，其中所述第二磊晶層中包括： 第一終端溝槽，配置在所述終端區中且鄰近所述主動區； 第二終端溝槽，配置在所述終端區中；以及 第三終端溝槽，配置在所述終端區中，其中所述第二終端溝槽位於所述第一終端溝槽與所述第三終端溝槽之間，且所述第三終端溝槽具有第三電極，其電性連接至汲極。
  2. 如申請專利範圍第1項所述的功率半導體元件，其中所述第一終端溝槽具有第一電極，其電性連接至源極。
  3. 如申請專利範圍第1項所述的功率半導體元件，其中所述第二終端溝槽具有第二電極，其電性連接至源極或電性浮置。
  4. 如申請專利範圍第1項所述的功率半導體元件，其中所述第一終端溝槽與所述第二終端溝槽之間的距離大於所述第二終端溝槽與所述第三終端溝槽之間的距離。
  5. 如申請專利範圍第1項所述的功率半導體元件，更包括多個主動溝槽，配置在所述主動區中的所述第二磊晶層中，其沿著第一方向延伸，並沿著第二方向交替排列，其中所述第一方向與所述第二方向不同。
  6. 如申請專利範圍第5項所述的功率半導體元件，其中所述第一終端溝槽與所述主動溝槽彼此分離。
  7. 如申請專利範圍第5項所述的功率半導體元件，其中所述第一終端溝槽與所述主動溝槽彼此相連。
  8. 如申請專利範圍第1項所述的功率半導體元件，其中所述第二磊晶層的摻雜濃度大於所述第一磊晶層的摻雜濃度。
  9. 如申請專利範圍第1項所述的功率半導體元件，其中所述第一終端溝槽、第二終端溝槽以及所述第三終端溝槽彼此分離。
  10. 如申請專利範圍第1項所述的功率半導體元件，其中所述第一終端溝槽、第二終端溝槽以及所述第三終端溝槽更延伸至所述第一磊晶層中。
TW107113161A 2018-04-18 2018-04-18 功率半導體元件 TW201944596A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW107113161A TW201944596A (zh) 2018-04-18 2018-04-18 功率半導體元件
CN201810515442.8A CN110391296A (zh) 2018-04-18 2018-05-25 功率半导体元件
US16/118,449 US10535765B2 (en) 2018-04-18 2018-08-31 Power semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW107113161A TW201944596A (zh) 2018-04-18 2018-04-18 功率半導體元件

Publications (1)

Publication Number Publication Date
TW201944596A true TW201944596A (zh) 2019-11-16

Family

ID=68238266

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107113161A TW201944596A (zh) 2018-04-18 2018-04-18 功率半導體元件

Country Status (3)

Country Link
US (1) US10535765B2 (zh)
CN (1) CN110391296A (zh)
TW (1) TW201944596A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI858982B (zh) * 2023-09-03 2024-10-11 大陸商艾科微電子（深圳）有限公司 半導體元件及其製造方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113130651B (zh) * 2020-01-15 2025-06-17 全宇昕科技股份有限公司 金属氧化物半导体场效晶体管及其制造方法
CN119300390B (zh) * 2024-09-29 2025-10-24 陕西亚成微电子股份有限公司 功率半导体制备方法及功率半导体结构

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7579650B2 (en) * 2006-08-09 2009-08-25 International Rectifier Corporation Termination design for deep source electrode MOSFET
US8138033B2 (en) 2007-05-09 2012-03-20 Semiconductor Components Industries, Llc Semiconductor component and method of manufacture
US9484451B2 (en) 2007-10-05 2016-11-01 Vishay-Siliconix MOSFET active area and edge termination area charge balance
US8067800B2 (en) 2009-12-28 2011-11-29 Force Mos Technology Co., Ltd. Super-junction trench MOSFET with resurf step oxide and the method to make the same
US8394702B2 (en) * 2010-03-24 2013-03-12 Alpha And Omega Semiconductor Incorporated Method for making dual gate oxide trench MOSFET with channel stop using three or four masks process
US20120091516A1 (en) * 2010-04-15 2012-04-19 Robert Kuo-Chang Yang Lateral Floating Coupled Capacitor Device Termination Structures
US8928066B2 (en) * 2013-02-04 2015-01-06 Infineon Technologies Austria Ag Integrated circuit with power and sense transistors
US9018700B2 (en) * 2013-03-14 2015-04-28 Fairchild Semiconductor Corporation Direct-drain trench FET with source and drain isolation
US9484404B2 (en) * 2014-01-29 2016-11-01 Stmicroelectronics S.R.L. Electronic device of vertical MOS type with termination trenches having variable depth
US9620583B2 (en) 2014-10-08 2017-04-11 Infineon Technologies Americas Corp. Power semiconductor device with source trench and termination trench implants
JP6312933B2 (ja) * 2015-06-09 2018-04-18 三菱電機株式会社 電力用半導体装置
US9722071B1 (en) * 2016-01-25 2017-08-01 Sinopower Semiconductor, Inc. Trench power transistor
US9620585B1 (en) * 2016-07-08 2017-04-11 Semiconductor Components Industries, Llc Termination for a stacked-gate super-junction MOSFET
TWI708342B (zh) * 2017-05-19 2020-10-21 力智電子股份有限公司 半導體結構及其製造方法以及半導體元件的終端區結構

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI858982B (zh) * 2023-09-03 2024-10-11 大陸商艾科微電子（深圳）有限公司 半導體元件及其製造方法

Also Published As

Publication number Publication date
CN110391296A (zh) 2019-10-29
US20190326430A1 (en) 2019-10-24
US10535765B2 (en) 2020-01-14

Similar Documents

Publication Publication Date Title
JP3721172B2 (ja) 半導体装置
US10181519B2 (en) Power semiconductor device
JP2015118966A (ja) 半導体装置
WO2011101955A1 (ja) 半導体装置
US9257501B2 (en) Semiconductor device
WO2014162498A1 (ja) トレンチゲート電極を利用するｉｇｂｔ
JP5556863B2 (ja) ワイドバンドギャップ半導体縦型ｍｏｓｆｅｔ
CN116598358A (zh) 一种沟槽型功率mosfet器件及工艺流程
TW201944596A (zh) 功率半導體元件
CN105932044A (zh) 半导体器件
US10978565B2 (en) Power transistor device
JP2017098550A (ja) パワー半導体デバイス
CN119181727B (zh) 功率器件
US20240136405A1 (en) Power semiconductor device and method for manufacturing the same
KR20140067445A (ko) 전력 반도체 소자
CN101288175B (zh) 具有相互连接的栅极沟槽的功率半导体设备
JP2002026314A (ja) 半導体装置
US9070763B1 (en) Semiconductor device layout structure
CN111295765B (zh) 半导体装置
JP2009043795A (ja) 半導体装置
JP7201004B2 (ja) 半導体装置
TWI812318B (zh) 電晶體結構
KR102019851B1 (ko) 전력 반도체 소자 및 그 제조방법
JP7201005B2 (ja) 半導体装置
TWI708364B (zh) 半導體元件及其製造方法