TW201933566A

TW201933566A - 扇出型半導體封裝

Info

Publication number: TW201933566A
Application number: TW107132622A
Authority: TW
Inventors: 文昭淵; 李健; 朴俊炯
Original assignee: 南韓商三星電子股份有限公司
Priority date: 2018-01-19
Filing date: 2018-09-17
Publication date: 2019-08-16
Also published as: KR20190088811A; KR102099749B1; TWI704663B; US20190229047A1

Abstract

一種扇出型半導體封裝包括：半導體晶片；被動元件，在水平方向上與所述半導體晶片並排地設置；重佈線構件，電性連接至所述半導體晶片及所述被動元件且設置於所述半導體晶片及所述被動元件之下；以及包封體，包封所述半導體晶片及所述被動元件，其中所述重佈線構件包括為了與所述被動元件電性連接的被動元件連接通孔，所述被動元件連接通孔具有矩形橫剖面。

Description

扇出型半導體封裝

本揭露是有關於一種扇出型半導體封裝。

扇出型半導體封裝是指用於將半導體晶片電性連接至例如電子裝置的主板等印刷電路板（printed circuit board，PCB）且保護半導體晶片免受外部影響的封裝技術。同時，半導體晶片相關技術發展中的突出近期趨勢為縮小半導體晶片的尺寸。因此，在封裝領域中，隨著對於小型半導體晶片等的需求快速增加，亟需實施具有小型尺寸且包括多個引腳（pin）的扇出型半導體封裝。

使用在晶圓上形成的半導體晶片的連接墊的重佈線的晶圓級封裝（wafer level package，WLP）即為一種為滿足如上所述技術需求而提出的封裝技術類型。晶圓級封裝的實例包括扇入型晶圓級封裝及扇出型晶圓級封裝。

在扇出型半導體封裝中，近來隨著電子裝置的效能改善及微型化，在於扇出型半導體封裝的有限空間中設置盡可能多的半導體晶片、被動元件等的方面持續作出了嘗試。

本揭露的態樣可提供一種即使在出現製造錯誤的情形中仍可易於執行與被動組件的電性連接的扇出型半導體封裝。

本揭露的態樣亦可提供一種被動元件與通孔之間的接觸面積可增大的扇出型半導體封裝。

根據本揭露的態樣，一種扇出型半導體封裝可包括：半導體晶片；被動元件，在水平方向上與所述半導體晶片並排地設置；重佈線構件，電性連接至所述半導體晶片及所述被動元件且設置於所述半導體晶片及所述被動元件之下；以及包封體，包封所述半導體晶片及所述被動元件，其中所述重佈線構件包括為了與所述被動元件電性連接的被動元件連接通孔，所述被動元件連接通孔具有矩形橫剖面。

所述被動元件連接通孔可具有與設置於所述被動元件上的外部電極的寬度相同的寬度。

所述被動元件連接通孔的下端部分可具有與設置於所述被動元件上的外部電極的寬度相同的寬度，且所述被動元件連接通孔的上端部分可具有較設置於所述被動元件上的所述外部電極的寬度大的寬度。

多個被動元件連接通孔可在長度方向上並排地設置在設置於所述被動元件的相對兩端部分上的外部電極中的每一者上。

所述多個被動元件連接通孔可被設置成在長度方向上彼此間隔開。

所述重佈線構件可包括連接至所述半導體晶片的晶片連接通孔，且所述晶片連接通孔可被設置成與所述被動元件連接通孔間隔開。

所述晶片連接通孔的縱剖面可具有錐形及圓柱形中的任一者。

所述扇出型半導體封裝可更包括核心構件，所述核心構件包括貫穿孔，所述半導體晶片及所述被動元件設置於所述貫穿孔中。

所述核心構件可包括絕緣層、圖案層及連接通孔，所述貫穿孔形成於所述絕緣層中，所述圖案層形成於所述絕緣層的上表面及下表面中的至少一者上，所述連接通孔連接至所述圖案層。

所述扇出型半導體封裝可更包括核心構件，所述核心構件包括第一貫穿孔及被設置成與所述第一貫穿孔間隔開的第二貫穿孔，所述半導體晶片設置於所述第一貫穿孔中，所述被動元件設置於所述第二貫穿孔中。

所述重佈線構件可包括連接至所述半導體晶片的晶片連接通孔及連接至所述被動元件的所述被動元件連接通孔。

所述核心構件可僅包括絕緣層。

所述晶片連接通孔的縱剖面可具有錐形及圓柱形中的任一者，且所述被動元件連接通孔可具有與設置於所述被動元件上的外部電極的寬度相同的寬度。

現將在下文中參照所附圖式詳細闡述本揭露的各例示性實施例。在所附圖式中，為清晰起見，可誇大或風格化各組件的形狀、尺寸等。

然而，本揭露可被例示為諸多不同形式且不應被解釋為僅限於本文中所述的具體實施例。確切而言，提供該些實施例是為了讓此揭露內容將透徹及完整，並將向熟習此項技術者充分傳達本揭露的範圍。

本文中所使用的用語「例示性實施例」並不意指同一例示性實施例，而是為強調與另一例示性實施例的特定特徵或特性不同的特定特徵或特性而提供。然而，本文中所提供的例示性實施例被視為能夠藉由彼此整體地或部分地組合而實施。舉例而言，即使並未在另一例示性實施例中闡述在特定例示性實施例中闡述的一個元件，除非在另一例示性實施例中提供了相反或矛盾的說明，否則所述元件亦可被理解為與另一例示性實施例相關的說明。

在說明中，組件與另一組件的「連接」的意義包括經由第三組件的間接連接以及在兩個組件之間的直接連接。另外，「電性連接」意指包括物理連接及物理斷接的概念。可理解，當以「第一」及「第二」來指代元件時，所述元件並不因此受到限制。使用「第一」及「第二」可能僅用於將所述元件與其他元件區分開的目的，且可能並不限制所述元件的順序或重要性。在一些情形中，在不背離本文中所提出的申請專利範圍的範圍的條件下，第一元件可被稱作第二元件。相似地，第二元件亦可被稱作第一元件。

在本文中，以所附圖式來決定上部分、下部分、上側、下側、上表面、下表面等。舉例而言，第一連接構件設置於高於重佈線層的水平高度上。然而，申請專利範圍並非僅限於此。另外，垂直方向指上述向上方向及向下方向，且水平方向指與上述向上方向及向下方向垂直的方向。在此種情形中，垂直剖面指沿垂直方向上的平面截取的情形，且垂直剖面的實例可為圖式中所示的剖面圖。另外，水平剖面指沿水平方向上的平面截取的情形，且水平剖面的實例可為圖式中所示的平面圖。

使用本文中所使用的用語僅為了闡述例示性實施例而非限制本揭露。在此種情形中，除非在上下文中另有解釋，否則單數形式亦包括多數形式。電子裝置

圖1為示出電子裝置系統的實例的方塊示意圖。

參照圖1，電子裝置1000中可容置主板1010。主板1010可包括物理連接或電性連接至主板1010的晶片相關組件1020、網路相關組件1030、其他組件1040等。該些組件可連接至以下將闡述的其他組件以形成各種訊號線1090。

晶片相關組件1020可包括：記憶體晶片，例如揮發性記憶體（例如動態隨機存取記憶體（dynamic random access memory，DRAM））、非揮發性記憶體（例如唯讀記憶體（read only memory，ROM））、快閃記憶體等；應用處理器晶片，例如中央處理器（例如中央處理單元（central processing unit，CPU））、圖形處理器（例如圖形處理單元（graphics processing unit，GPU））、數位訊號處理器、密碼處理器（cryptographic processor）、微處理器、微控制器等；以及邏輯晶片，例如類比至數位轉換器（analog-to-digital converter，ADC）、應用專用積體電路（application-specific integrated circuit，ASIC）等。然而，晶片相關組件1020並非僅限於此，而是亦可包括其他類型的晶片相關組件。另外，晶片相關組件1020可彼此組合。

網路相關組件1030可包括例如以下協定：無線保真（wireless fidelity，Wi-Fi）（電氣及電子工程師學會（Institute of Electrical And Electronics Engineers，IEEE）802.11家族等）、全球互通微波存取（worldwide interoperability for microwave access，WiMAX）（IEEE 802.16家族等）、IEEE 802.20、長期演進（long term evolution，LTE）、僅支援資料的演進（evolution data only，Ev-DO）、高速封包存取+（high speed packet access +，HSPA+）、高速下行封包存取+（high speed downlink packet access +，HSDPA+）、高速上行封包存取+（high speed uplink packet access +，HSUPA+）、增強型資料GSM環境（enhanced data GSM environment，EDGE）、全球行動通訊系統（global system for mobile communications，GSM）、全球定位系統（global positioning system，GPS）、通用封包無線電服務（general packet radio service，GPRS）、分碼多重存取（code division multiple access，CDMA）、分時多重存取（time division multiple access，TDMA）、數位增強型無線電訊（digital enhanced cordless telecommunications，DECT）、藍芽、3G協定、4G協定及5G協定以及繼上述協定之後指定的任何其他無線協定及有線協定。然而，網路相關組件1030並非僅限於此，而是亦可包括多種其他無線標準或協定或者有線標準或協定。另外，網路相關組件1030可與以上所述的晶片相關組件1020一起彼此組合。

其他組件1040可包括高頻電感器、鐵氧體電感器（ferrite inductor）、功率電感器（power inductor）、鐵氧體珠粒（ferrite beads）、低溫共燒陶瓷（low temperature co-fired ceramic，LTCC）、電磁干擾（electromagnetic interference，EMI）濾波器、多層陶瓷電容器（multilayer ceramic capacitor，MLCC）等。然而，其他組件1040並非僅限於此，而是亦可包括用於各種其他目的的被動組件等。另外，其他組件1040可與以上所述的晶片相關組件1020或網路相關組件1030一起彼此組合。

視電子裝置1000的類型而定，電子裝置1000可包括可物理連接至或電性連接至主板1010的其他組件，或可不物理連接至或不電性連接至主板1010的其他組件。該些其他組件可包括例如照相機模組1050、天線1060、顯示器裝置1070、電池1080、音訊編解碼器（未示出）、視訊編解碼器（未示出）、功率放大器（未示出）、羅盤（未示出）、加速度計（未示出）、陀螺儀（未示出）、揚聲器（未示出）、大容量儲存單元（例如硬碟驅動機）（未示出）、光碟（compact disk，CD）驅動機（未示出）、數位多功能光碟（digital versatile disk，DVD）驅動機（未示出）等。然而，該些其他組件並非僅限於此，而是視電子裝置1000的類型等而定亦可包括各種目的的其他組件。

電子裝置1000可為智慧型電話、個人數位助理（personal digital assistant，PDA）、數位攝影機、數位照相機（digital still camera）、網路系統、電腦、監視器、平板個人電腦（tablet PC）、筆記型個人電腦（laptop PC）、隨身型易網機個人電腦（netbook PC）、電視、視訊遊戲機（video game machine）、智慧型手錶、汽車組件等。然而，電子裝置1000並非僅限於此，而是亦可為處理資料的任何其他電子裝置。

圖2為示出電子裝置的實例的立體示意圖。

參照圖2，半導體封裝可於如上所述的各種電子裝置1000中使用於各種目的。舉例而言，主板1110可容置於智慧型電話1100的本體1101中，且各種電子組件1120可物理連接至或電性連接至主板1110。另外，可物理連接至或電性連接至主板1010或可不物理連接至或不電性連接至主板1010的其他組件（例如照相機模組1130）可容置於本體1101中。電子組件1120中的一些電子組件可為晶片相關組件，且半導體封裝100可為例如晶片相關組件中的應用處理器，但並非僅限於此。所述電子裝置不必僅限於智慧型電話1100，而是可為如上所述的其他電子裝置。半導體封裝

一般而言，半導體晶片中整合了諸多精密的電路。然而，半導體晶片自身可能不能充當已完成的半導體產品，且可能因外部物理性或化學性影響而受損。因此，半導體晶片可能無法單獨使用，但可封裝於電子裝置等中且在電子裝置等中以封裝狀態使用。

此處，由於半導體晶片與電子裝置的主板之間存在電性連接方面的電路寬度差異，因而需要半導體封裝。詳言之，半導體晶片的連接墊的尺寸及半導體晶片的連接墊之間的間隔極為精密，但電子裝置中所使用的主板的組件安裝墊的尺寸及主板的組件安裝墊之間的間隔顯著大於半導體晶片的連接墊的尺寸及間隔。因此，可能難以將半導體晶片直接安裝於主板上，而需要用於緩衝半導體晶片與主板之間的電路寬度差異的封裝技術。

視半導體封裝的結構及目的而定，由封裝技術製造的半導體封裝可分類為扇入型半導體封裝或扇出型半導體封裝。

在下文中，將參照圖式更詳細地闡述扇入型半導體封裝及扇出型半導體封裝。扇入型 半導體封裝

圖3A及圖3B為示出扇入型半導體封裝在封裝前及封裝後狀態的剖面示意圖。

圖4為示出扇入型半導體封裝的封裝製程的剖面示意圖。

參照圖3A至圖4，半導體晶片2220可例如是處於裸露狀態下的積體電路（integrated circuit，IC），半導體晶片2220包括：本體2221，包括矽（Si）、鍺（Ge）、砷化鎵（GaAs）等；連接墊2222，形成於本體2221的一表面上且包括例如鋁（Al）等導電材料；以及鈍化層2223，其例如是氧化物層、氮化物層等，且形成於本體2221的一表面上且覆蓋連接墊2222的至少部分。在此種情形中，由於連接墊2222可能為顯著小的，因此可能難以將積體電路（IC）安裝於中級印刷電路板（printed circuit board，PCB）上以及電子裝置的主板等上。

因此，可視半導體晶片2220的尺寸而定，在半導體晶片2220上形成連接構件2240以對連接墊2222進行重佈線。連接構件2240可藉由以下步驟來形成：利用例如感光成像介電（photoimagable dielectric，PID）樹脂等絕緣材料在半導體晶片2220上形成絕緣層2241，形成敞露連接墊2222的通孔孔洞2243h，並接著形成配線圖案2242及通孔2243。接著，可形成保護連接構件2240的鈍化層2250，可形成開口2251，並可形成凸塊下金屬層2260等。亦即，可藉由一系列製程來製造包括例如半導體晶片2220、連接構件2240、鈍化層2250及凸塊下金屬層2260的扇入型半導體封裝2200。

如上所述，扇入型半導體封裝可具有半導體晶片的所有連接墊（例如輸入/輸出（input/output，I/O）端子）均設置於半導體晶片內的一種封裝形式，且可具有優異的電性特性並可利用低成本進行生產。因此，已以扇入型半導體封裝的形式製造諸多安裝於智慧型電話中的元件。詳言之，已開發出諸多安裝於智慧型電話中的元件以實施快速的訊號傳送並同時具有小型尺寸。

然而，由於在扇入型半導體封裝中所有輸入/輸出端子皆需要設置於半導體晶片內，因此扇入型半導體封裝的空間限制顯著。因此，難以將此種結構應用於具有大量輸入/輸出端子的半導體晶片或具有小型尺寸的半導體晶片。另外，由於以上所述的缺點，扇入型半導體封裝無法在電子裝置的主板上直接安裝並使用。原因在於，即使藉由重佈線製程增大半導體晶片的輸入/輸出端子的尺寸及半導體晶片的各輸入/輸出端子之間的間隔，在此種情形中，半導體晶片的輸入/輸出端子的尺寸及半導體晶片的各輸入/輸出端子之間的間隔仍可能不足以讓扇入型電子組件封裝直接安裝於電子裝置的主板上。

圖5為示出扇入型半導體封裝安裝於中介基板上且最終安裝於電子裝置的主板上之情形的剖面示意圖。

圖6為示出扇入型半導體封裝嵌入中介基板中且最終安裝於電子裝置的主板上之情形的剖面示意圖。

參照圖5及圖6，在扇入型半導體封裝2200中，半導體晶片2220的連接墊2222（即，輸入/輸出端子）可經由中介基板2301重佈線，且扇入型半導體封裝2200可在其安裝於中介基板2301上的狀態下最終安裝於電子裝置的主板2500上。在此種情形中，可藉由底部填充樹脂2280等來固定焊球2270等，且半導體晶片2220的外側可利用包封體2290等覆蓋。或者，扇入型半導體封裝2200可嵌入單獨的中介基板2302中，半導體晶片2220的連接墊2222（即，輸入/輸出端子）可在扇入型半導體封裝2200嵌入中介基板2302中的狀態下，由中介基板2302重佈線，且扇入型半導體封裝2200可最終安裝於電子裝置的主板2500上。

如上所述，可能難以在電子裝置的主板上直接安裝並使用扇入型半導體封裝。因此，扇入型半導體封裝可安裝於單獨的中介基板上，並接著藉由封裝製程安裝於電子裝置的主板上，或者扇入型半導體封裝可在扇入型半導體封裝嵌入中介基板中的狀態下在電子裝置的主板上安裝並使用。扇出型 半導體封裝

圖7為示出扇出型半導體封裝的剖面示意圖。

參照圖7，在扇出型半導體封裝2100中，舉例而言，半導體晶片2120的外側可由包封體2130保護，且半導體晶片2120的連接墊2122可藉由連接構件2140而朝半導體晶片2120之外進行重佈線。在此種情形中，在連接構件2140上可進一步形成鈍化層2150，且在鈍化層2150的開口中可進一步形成凸塊下金屬層2160。在凸塊下金屬層2160上可進一步形成焊球2170。半導體晶片2120可為包括本體2121、連接墊2122、鈍化層（未示出）等的積體電路（IC）。連接構件2140可包括絕緣層2141、形成於絕緣層2141上的重佈線層2142以及將連接墊2122與重佈線層2142彼此電性連接的通孔2143。

如上所述，扇出型半導體封裝可具有其中半導體晶片的輸入/輸出端子藉由形成於半導體晶片上的連接構件而朝半導體晶片之外進行重佈線並朝半導體晶片之外進行設置的形式。如上所述，在扇入型半導體封裝中，半導體晶片的所有輸入/輸出端子皆需要設置於半導體晶片內。因此，當半導體晶片的尺寸減小時，須減小球的尺寸及間距，進而使得標準化球佈局（standardized ball layout）無法在扇入型半導體封裝中使用。另一方面，如上所述，扇出型半導體封裝具有其中半導體晶片的輸入/輸出端子藉由形成於半導體晶片上的連接構件而朝半導體晶片之外進行重佈線並朝半導體晶片之外進行設置的形式。因此，即使在半導體晶片的尺寸減小的情形中，標準化球佈局亦可照樣用於扇出型半導體封裝中，進而使得扇出型半導體封裝無須使用單獨的中介基板即可安裝於電子裝置的主板上，如下所述。

圖8為示出扇出型半導體封裝安裝於電子裝置的主板上的情形的剖面示意圖。

參照圖8，扇出型半導體封裝2100可經由焊球2170等安裝於電子裝置的主板2500上。亦即，如上所述，扇出型半導體封裝2100包括連接構件2140，連接構件2140形成於半導體晶片2120上且能夠將連接墊2122重佈線至半導體晶片2120的尺寸之外的扇出區，進而使得標準化球佈局可照樣用於扇出型半導體封裝2100中。因此，扇出型半導體封裝2100無須使用單獨的中介基板等即可安裝於電子裝置的主板2500上。

如上所述，由於扇出型半導體封裝無須使用單獨的中介基板即可安裝於電子裝置的主板上，因此扇出型半導體封裝可在厚度小於使用中介基板的扇入型半導體封裝的厚度的情況下實施。因此，可使扇出型半導體封裝小型化且薄化。另外，扇出型電子組件封裝具有優異的熱特性及電性特性，進而使得扇出型電子組件封裝尤其適宜用於行動產品。因此，扇出型電子組件封裝可被實施成較使用印刷電路板（PCB）的一般疊層封裝（package-on-package，POP）類型更小型的形式，且可解決因翹曲（warpage）現象出現而產生的問題。

同時，扇出型半導體封裝意指一種封裝技術，如上所述用於將半導體晶片安裝於電子裝置的主板等上且保護半導體晶片免受外部影響，且其與例如中介基板等的印刷電路板（PCB）在概念上是不同的，印刷電路板具有與扇出型半導體封裝的規格、目的不同的規格、目的等，且有扇入型半導體封裝嵌入其中。

在下文中，將參照圖式闡述根據本揭露中的例示性實施例的扇出型半導體封裝。

圖9為示出根據本揭露中的第一例示性實施例的扇出型半導體封裝的剖面示意圖，且圖10為用於闡述根據本揭露中的第一例示性實施例的扇出型半導體封裝的被動元件與被動元件連接通孔之間的連接的圖。

參照圖9及圖10，作為示例，根據本揭露中的第一例示性實施例的扇出型半導體封裝100可包括核心構件110、半導體晶片120、被動元件130、重佈線構件140及包封體150。

可於核心構件110中形成至少一貫穿孔111。作為示例，核心構件110可被提供用於支撐扇出型半導體封裝100，且可維持剛性及確保厚度均勻性。

在本例示性實施例中，半導體晶片120及被動元件130可設置於核心構件110的貫穿孔111中。另外，半導體晶片120的側表面及被動元件130的側表面可被核心構件110環繞。然而，此種形式僅為示例，並可經各式修改以具有其他形式，而核心構件110可依此種形式執行另一功能。必要時，可省略核心構件110，但讓扇出型半導體封裝100包括核心構件110可有利於確保板級可靠性（board level reliability）。

同時，核心構件110的絕緣層112可由絕緣材料形成。絕緣材料可為熱固性樹脂，例如環氧樹脂；熱塑性樹脂，例如聚醯亞胺樹脂；將例如玻璃纖維或無機填料等強化材料浸入於熱固性樹脂及熱塑性樹脂中的樹脂，例如預浸體（prepreg）、味之素構成膜（Ajinomoto Build-up Film，ABF）、FR-4、雙馬來醯亞胺三嗪（Bismaleimide Triazine，BT）等，但並非僅限於此。絕緣層112中可設置具有優異的剛性及導熱率（thermal conductivity）的金屬。在此種情形中，所述金屬可為Fe-Ni系合金，且在Fe-Ni系合金的表面上可形成鍍Cu層。除如上所述的材料以外，絕緣層112中亦可設置玻璃、陶瓷或塑膠等。另外，絕緣層112可充當支撐構件。

同時，核心構件110可包括配線層113及連接通孔114。在此種情形中，扇出型半導體封裝100可作為疊層封裝（package-on-package，POP）型封裝使用。詳言之，核心構件110可包括配線層113及連接至配線層113的連接通孔114。圖10中示出配線層113僅形成於絕緣層112的上表面及下表面上的情形，但配線層113亦可形成於絕緣層112中。

半導體晶片120可設置於貫穿孔111中。作為示例，半導體晶片120可為以數百至數百萬個的數量的元件整合於單一晶片或主動元件等中提供的積體電路（IC）。必要時，半導體晶片120亦可為其中以覆晶（flip-chip）的形式封裝積體電路的半導體晶片。舉例而言，積體電路可為應用處理器晶片，例如中央處理器（例如中央處理單元）、圖形處理器（例如圖形處理單元）、數位訊號處理器、密碼處理器、微處理器、微控制器等，但並非僅限於此。

同時，在半導體晶片120上可形成用於電性連接的連接墊122。連接墊122可用於在外部電性連接半導體晶片120。另外，連接墊122可連接至以下欲闡述的重佈線構件140。

被動元件130可設置於貫穿孔111中以不干擾半導體晶片120。作為示例，被動元件130可在貫穿孔111內在水平方向上與半導體晶片120並排地設置。

同時，在被動元件130的相對兩端部分上可分別設置用於電性連接的外部電極132。

作為示例，被動元件130可為電阻器、電容器、電感器、跡線及繼電器中的任一者，且可用於消耗能量、在其中積累能量或讓能量從中通過。

另外，作為示例，當被動元件130包括被提供用於對半導體晶片120等穩定地供電的去耦電容器時，被動元件130可連接至半導體晶片120以充當去耦電容器。

另外，被動元件130的外部電極132可連接至以下欲闡述的重佈線構件140。

重佈線構件140可電性連接至半導體晶片120及被動元件130，且可設置於核心構件110的一表面上。舉例而言，重佈線構件140可對半導體晶片120的連接墊122進行重佈線，且可將核心構件110的配線層113電性連接至半導體晶片120的連接墊122。半導體晶片的數十至數百萬個具有各種功能的連接墊可藉由重佈線構件140進行重佈線，且可視功能而定，藉由電性連接結構170與外部進行物理連接或電性連接。

重佈線構件140可包括一或多個絕緣層141、設置於絕緣層141中的一或多個重佈線層142以及貫穿絕緣層141並將重佈線層142彼此連接的通孔143。另外，絕緣層141、重佈線層142及通孔143的層的數量可經由各式修改。

另外，絕緣層141中的每一者的材料可為絕緣材料。在此種情形中，亦可使用例如感光成像介電樹脂等感光絕緣材料作為絕緣材料。亦即，絕緣層141中的每一者可為感光絕緣層。當絕緣層141具有感光性質時，絕緣層141可被形成為具有較小厚度，並可更容易地實現通孔143的精密間距。絕緣層141中的每一者可為包括絕緣樹脂及無機填料的感光絕緣層。當絕緣層141為多層時，絕緣層141的材料可為彼此相同，且必要時亦可為彼此不同。當絕緣層141為多層時，絕緣層141可視製程而彼此整合，進而使得絕緣層之間的邊界亦可為不明顯。

重佈線層142可實質上用於對連接墊122進行重佈線。重佈線層142中的每一者的材料可為導電材料，例如銅（Cu）、鋁（Al）、銀（Ag）、錫（Sn）、金（Au）、鎳（Ni）、鉛（Pb）、鈦（Ti）或其合金。重佈線層142可視對應層的設計而執行各種功能。舉例而言，重佈線層142可包括接地圖案、電源圖案、訊號圖案等。此處，訊號圖案可包括除接地圖案、電源圖案等之外的各種訊號，例如資料訊號等。另外，重佈線層142可包括各種接墊圖案。

同時，重佈線構件140可包括用於將重佈線層142與半導體晶片120的連接墊122彼此連接的晶片連接通孔145。晶片連接通孔145中的每一者的縱剖面可具有錐形及圓柱形中的任一者。另外，晶片連接通孔145中的每一者可由導電材料形成，例如銅（Cu）、鋁（Al）、銀（Ag）、錫（Sn）、金（Au）、鎳（Ni）、鉛（Pd）、鈦（Ti）或其合金。

另外，重佈線構件140可包括用於將重佈線層142與被動元件130的外部電極132彼此連接的被動元件連接通孔146。同時，被動元件連接通孔146中的每一者的橫剖面可具有矩形。作為示例，被動元件連接通孔146中的每一者可具有與設置於被動元件130上的外部電極132中的每一者的寬度（寬度W1）相同的寬度。

另外，多個被動元件連接通孔146可在長度方向上並排地設置在被動元件130的外部電極132中的每一者上。此外，所述多個被動元件連接通孔146可被設置成在被動元件130的長度方向上彼此間隔開。

如上所述，被動元件連接通孔146與被動元件130的外部電極132之間的接觸面積可藉由被動元件連接通孔146來增大。因此，產品的可靠性可改善。

此外，即使在被動元件130未對齊的情形中，被動元件連接通孔146與被動元件130的外部電極132仍可穩定地彼此連接。

同時，絕緣層141可具有開口，以暴露出晶片連接通孔145及被動元件連接通孔146。

鈍化層148可保護重佈線構件140免受外部物理性或化學性損傷。鈍化層148可具有開口，以暴露出重佈線層142的至少部分。同時，鈍化層148的材料不受特別限制，但可為例如絕緣材料。在此種情形中，所述絕緣材料可為熱固性樹脂，例如環氧樹脂；熱塑性樹脂，例如聚醯亞胺樹脂；將熱固性樹脂或熱塑性樹脂與無機填料混合的樹脂或是將熱固性樹脂或熱塑性樹脂與無機填料一起浸入於例如玻璃纖維（或玻璃布，或玻璃纖維布）等的核心材料中的樹脂，例如預浸體、味之素構成膜、FR-4、雙馬來醯亞胺三嗪等。或者，亦可使用阻焊劑（solder resist）。

包封體150可包封核心構件110、半導體晶片120及被動元件130。另外，包封體150的材料不受特定限制。舉例而言，可使用絕緣材料作為包封體150的材料。在此種情形中，所述絕緣材料可為熱固性樹脂，例如環氧樹脂；熱塑性樹脂，例如聚醯亞胺樹脂；將熱固性樹脂或熱塑性樹脂與無機填料混合的樹脂或是將熱固性樹脂或熱塑性樹脂與無機填料一起浸入於例如玻璃纖維（或玻璃布，或玻璃纖維布）等的核心材料中的樹脂，例如預浸體、味之素構成膜、FR-4、雙馬來醯亞胺三嗪等。或者，亦可使用感光成像介電樹脂作為所述絕緣材料。

凸塊下金屬層160可改善電性連接結構170的連接可靠性，以改善扇出型半導體封裝100的板級可靠性。凸塊下金屬層160可經由通孔143連接至重佈線層142。可藉由任何習知金屬化方法，使用任何習知導電材料（例如金屬）形成凸塊下金屬層160，但並非僅限於此。

電性連接結構170可在外部物理連接或電性連接扇出型半導體封裝100。舉例而言，扇出型半導體封裝100可經由電性連接結構170安裝於電子裝置的主板上。電性連接結構170中的每一者可由例如焊料等導電材料形成。然而，此僅為示例，且電性連接結構170中的每一者的材料並不特別限定於此。電性連接結構170中的每一者可為接腳（land）、球、引腳等。電性連接結構170可形成為多層結構或單層結構。當電性連接結構170形成為多層結構時，電性連接結構170可包括銅（Cu）柱及焊料。當電性連接結構170形成為單層結構時，電性連接結構170可包括錫-銀焊料或銅（Cu）。然而，此僅為示例，且電性連接結構170並非僅限於此。

電性連接結構170的數量、間隔、佈置形式等不受特別限制，而是可由熟習此項技術者端視設計特定細節而進行充分地修改。舉例而言，電性連接結構170可根據連接墊122的數量而設置為數十至數千的數量，亦或可設置為數十至數千或更多的數量或是數十至數千或更少的數量。當電性連接結構170為焊球時，電性連接結構170可覆蓋延伸至鈍化層148的一表面上的凸塊下金屬層160的側表面，且連接可靠性可更加優異。

電性連接結構170中的至少一者可設置於扇出區中。所述扇出區是指除半導體晶片120所設置的區之外的區。扇出型封裝相較於扇入型封裝而言可具有優異的可靠性，可實施多個輸入/輸出（I/O）端子，且可有利於三維內連（3D interconnection）。另外，相較於球柵陣列（ball grid array，BGA）封裝、接腳柵陣列（land grid array，LGA）封裝等而言，扇出型封裝可被製造成具有小的厚度，且可具有價格競爭力。

圖11為示出被動元件連接通孔的經修改實例的圖。

參照圖11，被動元件連接通孔246中的每一者的下端部分（即，相對更靠近於相應外部電極的部分）可具有與設置於被動元件230上的外部電極232中的每一者的寬度（寬度W1）相同的寬度，且被動元件連接通孔246中的每一者的上端部分（即，相對更靠近於重佈線層的部分）可具有較設置於被動元件230上的外部電極232中的每一者的寬度（寬度W1）大的寬度。

圖12為示出根據本揭露中的第二例示性實施例的扇出型半導體封裝的剖面示意圖。

參照圖12，作為示例，根據本揭露中的第二例示性實施例的扇出型半導體封裝300可包括核心構件310、半導體晶片120、被動元件130、重佈線構件140及包封體150。

在核心構件310中可形成第一貫穿孔311a及被設置成與第一貫穿孔311a間隔開的第二貫穿孔311b，半導體晶片120設置於第一貫穿孔311a中，被動元件130設置於第二貫穿孔311b中。

作為示例，核心構件310可被提供用於支撐扇出型半導體封裝300，且可維持剛性及確保厚度均勻性。

在本例示性實施例中，半導體晶片120及被動元件130可分別設置於核心構件310的第一貫穿孔311a及第二貫穿孔311b中。另外，半導體晶片120的側表面及被動元件130的側表面可被核心構件310環繞。然而，此種形式僅為示例，並可經各式修改以具有其他形式，而核心構件310可依此種形式執行另一功能。必要時，可省略核心構件310，但讓扇出型半導體封裝300包括核心構件310可有利於確保板級可靠性。

同時，核心構件310的絕緣層312可由絕緣材料形成。絕緣材料可為熱固性樹脂，例如環氧樹脂；熱塑性樹脂，例如聚醯亞胺樹脂；將例如玻璃纖維或無機填料等強化材料浸入於熱固性樹脂及熱塑性樹脂中的樹脂，例如預浸體、味之素構成膜、FR-4、雙馬來醯亞胺三嗪等，但並非僅限於此。絕緣層312中可設置具有優異的剛性及導熱率的金屬。在此種情形中，所述金屬可為Fe-Ni系合金，且在Fe-Ni系合金的表面上可形成鍍Cu層。除如上所述的材料以外，絕緣層312中亦可設置玻璃、陶瓷、塑膠等。另外，絕緣層312可充當支撐構件。

同時，核心構件310可包括配線層313及連接通孔314。在此種情形中，扇出型半導體封裝300可作為疊層封裝（POP）型封裝使用。詳言之，核心構件310可包括配線層313及連接至配線層313的連接通孔314。圖13中示出配線層313僅形成於絕緣層312的上表面及下表面上的情形，但配線層313亦可形成於絕緣層312中。然而，在一些情形中，配線層313可僅形成於絕緣層312的下表面上。

同時，重佈線構件140可電性連接至半導體晶片120及被動元件130，且可設置於核心構件310的一表面上。舉例而言，重佈線構件140可對半導體晶片120的連接墊122進行重佈線，且可將核心構件310的配線層313電性連接至半導體晶片120的連接墊122。半導體晶片的數十至數百萬個具有各種功能的連接墊可藉由重佈線構件140進行重佈線，且可視功能而定，藉由電性連接結構170與外部進行物理連接或電性連接。

另外，重佈線構件140可包括用於將重佈線層142與被動元件130的外部電極132彼此連接的被動元件連接通孔146。同時，被動元件連接通孔146中的每一者的橫剖面可具有矩形。作為示例，被動元件連接通孔146中的每一者可具有與設置於被動元件130上的外部電極132中的每一者的寬度W1相同的寬度。

另外，在被動元件130的外部電極132中的每一者上在長度方向上可並排地設置有多個被動元件連接通孔146。此外，所述多個被動元件連接通孔146可被設置成在被動元件130的長度方向上彼此間隔開。

鈍化層148可保護重佈線構件140免受外部物理性或化學性損傷。鈍化層148可具有開口，以暴露出重佈線層142的至少部分。同時，鈍化層148的材料不受特別限制，但可為例如絕緣材料。在此種情形中，所述絕緣材料可為熱固性樹脂，例如環氧樹脂；熱塑性樹脂，例如聚醯亞胺樹脂；將熱固性樹脂或熱塑性樹脂與無機填料混合的樹脂或是將熱固性樹脂或熱塑性樹脂與無機填料一起浸入例如玻璃纖維（或玻璃布，或玻璃纖維布）等的核心材料中的樹脂，例如預浸體、味之素構成膜、FR-4、雙馬來醯亞胺三嗪等。或者，亦可使用阻焊劑。

圖13為示出根據本揭露中的第三例示性實施例的扇出型半導體封裝的剖面示意圖。

參照圖13，作為示例，根據本揭露中的第三例示性實施例的扇出型半導體封裝400可包括核心構件410、半導體晶片120、被動元件130、重佈線構件140及包封體150。

同時，半導體晶片120、被動元件130、重佈線構件140及包封體150是與以上所述組件相同的組件，且因此不再對其予以贅述。

參照圖13，核心構件410可僅包括絕緣層。所述絕緣層的絕緣材料可為熱固性樹脂，例如環氧樹脂；熱塑性樹脂，例如聚醯亞胺樹脂；將熱固性樹脂或熱塑性樹脂與無機填料混合的樹脂或是將熱固性樹脂或熱塑性樹脂與無機填料一起浸入於例如玻璃纖維（或玻璃布，或玻璃纖維布）等的核心材料中的樹脂，例如預浸體、味之素構成膜、FR-4、雙馬來醯亞胺三嗪等。核心構件410可用作支撐構件。

同時，與以上所述根據本揭露中的第一例示性實施例的扇出型半導體封裝100中所包括的核心構件110不同，核心構件410可不包括配線層113及連接通孔114。

如上所述，根據例示性實施例，即使出現製造錯誤，仍可易於執行與被動元件的電性連接，且被動元件與通孔之間的接觸面積可增大。

儘管以上已示出並闡述例示性實施例，然而對於熟習此項技術者而言應顯而易見，在不背離由隨附申請專利範圍所界定的本發明的範圍的條件下，可作出潤飾及變動。

100‧‧‧扇出型半導體封裝

110、310、410‧‧‧核心構件

111‧‧‧貫穿孔

112、141、312、2141‧‧‧絕緣層

113、313‧‧‧配線層

114、314‧‧‧連接通孔

120、2120、2220‧‧‧半導體晶片

122、2122、2222‧‧‧連接墊

130、230‧‧‧被動元件

132、232‧‧‧外部電極

140‧‧‧重佈線構件

142、2142‧‧‧重佈線層

143、2143‧‧‧通孔

145‧‧‧晶片連接通孔

146、246‧‧‧被動元件連接通孔

148、2150、2223、2250‧‧‧鈍化層

150、2130‧‧‧包封體

160、2160、2260‧‧‧凸塊下金屬層

170‧‧‧電性連接結構

300、400、2100‧‧‧扇出型半導體封裝

311a‧‧‧第一貫穿孔

311b‧‧‧第二貫穿孔

1000‧‧‧電子裝置

1010、1110、2500‧‧‧主板

1020‧‧‧晶片相關組件

1030‧‧‧網路相關組件

1040‧‧‧其他組件

1050、1130‧‧‧照相機模組

1060‧‧‧天線

1070‧‧‧顯示器裝置

1080‧‧‧電池

1090‧‧‧訊號線

1100‧‧‧智慧型電話

1101、2121、2221‧‧‧本體

1120‧‧‧電子組件

1121‧‧‧半導體封裝

2140‧‧‧連接構件

2243h‧‧‧通孔孔洞

2170、2270‧‧‧焊球

2200‧‧‧扇入型半導體封裝

2251‧‧‧開口

2280‧‧‧底部填充樹脂

2290‧‧‧包封體

2301、2302‧‧‧中介基板

W1‧‧‧寬度

藉由結合所附圖式閱讀以下詳細說明，將更清楚地理解本揭露的上述及其他態樣、特徵及優點，在所附圖式中：圖1為示出電子裝置系統的實例的方塊示意圖。圖2為示出電子裝置的實例的立體示意圖。圖3A及圖3B為示出扇入型半導體封裝在封裝前及封裝後狀態的剖面示意圖。圖4為示出扇入型半導體封裝的封裝製程的剖面示意圖。圖5為示出扇入型半導體封裝安裝於中介基板上且最終安裝於電子裝置的主板上之情形的剖面示意圖。圖6為示出扇入型半導體封裝嵌入中介基板中且最終安裝於電子裝置的主板上之情形的剖面示意圖。圖7為示出扇出型半導體封裝的剖面示意圖。圖8為示出扇出型半導體封裝安裝於電子裝置的主板上之情形的剖面示意圖。圖9為示出根據本揭露中的第一例示性實施例的扇出型半導體封裝的剖面示意圖。圖10為用於闡述根據本揭露中的第一例示性實施例的扇出型半導體封裝的被動元件與被動元件連接通孔之間的連接的圖。圖11為示出被動元件連接通孔的經修改實例的圖。圖12為示出根據本揭露中的第二例示性實施例的扇出型半導體封裝的剖面示意圖。圖13為示出根據本揭露中的第三例示性實施例的扇出型半導體封裝的剖面示意圖。

Claims

一種扇出型半導體封裝，包括：半導體晶片；被動元件，在水平方向上與所述半導體晶片並排地設置；重佈線構件，電性連接至所述半導體晶片及所述被動元件且設置於所述半導體晶片及所述被動元件之下，所述重佈線構件包括用於電性連接所述被動元件的被動元件連接通孔，所述被動元件連接通孔具有矩形橫剖面；以及包封體，包封所述半導體晶片及所述被動元件。
如申請專利範圍第1項所述的扇出型半導體封裝，其中所述被動元件連接通孔具有與設置於所述被動元件上的外部電極的寬度相同的寬度。
如申請專利範圍第1項所述的扇出型半導體封裝，其中所述被動元件連接通孔的相對更靠近於所述被動元件的外部電極的部分具有與設置於所述被動元件上的所述外部電極的寬度相同的寬度，且所述被動元件連接通孔的相對更靠近於所述重佈線構件的部分具有較設置於所述被動元件上的所述外部電極的寬度大的寬度。
如申請專利範圍第1項所述的扇出型半導體封裝，其中多個被動元件連接通孔在長度方向上並排地設置在設置於所述被動元件的相對兩端部分上的外部電極中的每一者上。
如申請專利範圍第4項所述的扇出型半導體封裝，其中所述多個被動元件連接通孔被設置成在長度方向上彼此間隔開。
如申請專利範圍第1項所述的扇出型半導體封裝，其中所述重佈線構件包括連接至所述半導體晶片的晶片連接通孔，且所述晶片連接通孔被設置成與所述被動元件連接通孔間隔開。
如申請專利範圍第6項所述的扇出型半導體封裝，其中所述晶片連接通孔的縱剖面具有錐形及圓柱形中的任一者。
如申請專利範圍第1項所述的扇出型半導體封裝，更包括包含貫穿孔的核心構件，所述半導體晶片及所述被動元件設置於所述貫穿孔中。
如申請專利範圍第8項所述的扇出型半導體封裝，其中所述核心構件包括絕緣層、重佈線層及連接通孔，所述貫穿孔形成於所述絕緣層中，所述重佈線層形成於所述絕緣層的上表面及下表面中的至少一者上，所述連接通孔連接至所述重佈線層。
如申請專利範圍第1項所述的扇出型半導體封裝，更包括包含第一貫穿孔及被設置成與所述第一貫穿孔間隔開的第二貫穿孔的核心構件，所述半導體晶片設置於所述第一貫穿孔中，所述被動元件設置於所述第二貫穿孔中。
如申請專利範圍第10項所述的扇出型半導體封裝，其中所述重佈線構件包括連接至所述半導體晶片的晶片連接通孔及連接至所述被動元件的所述被動元件連接通孔。
如申請專利範圍第11項所述的扇出型半導體封裝，其中所述晶片連接通孔的縱剖面具有錐形及圓柱形中的任一者，且所述被動元件連接通孔具有與設置於所述被動元件上的外部電極的寬度相同的寬度。
如申請專利範圍第8項所述的扇出型半導體封裝，其中所述核心構件僅包括絕緣層。
如申請專利範圍第1項所述的扇出型半導體封裝，其中所述重佈線構件包括一或多個絕緣層、設置於所述絕緣層中的一或多個重佈線層以及將所述重佈線層彼此連接的通孔。
一種扇出型半導體封裝，包括：重佈線構件，包括暴露至所述重佈線構件的第一表面的被動元件連接通孔及晶片連接通孔，所述被動元件連接通孔當在於長度方向上與所述第一表面垂直的平面中觀察時具有矩形剖面，所述晶片連接通孔及所述被動元件連接通孔貫穿與所述第一表面垂直的所述重佈線構件的厚度；半導體晶片，具有設置於所述重佈線構件上的連接墊，進而使得所述連接墊面對所述第一表面且電性連接至所述晶片連接通孔；被動元件，沿所述第一表面鄰近所述半導體晶片設置，在所述長度方向上具有彼此間隔開的外部電極，電性連接至對應的所述被動元件連接通孔；以及包封體，包封所述半導體晶片及所述被動元件。
如申請專利範圍第15項所述的扇出型半導體封裝，其中所述重佈線構件更包括絕緣層及重佈線配線層，所述絕緣層具有所述第一表面，其中所述晶片連接通孔及所述被動元件連接通孔將所述半導體晶片及所述被動元件分別電性連接至所述重佈線配線層。
如申請專利範圍第15項所述的扇出型半導體封裝，其中所述被動元件的外部電極中的每一者接觸多個被動元件連接通孔，所述多個被動元件連接通孔在與所述長度方向垂直的寬度方向上彼此間隔開。
如申請專利範圍第15項所述的扇出型半導體封裝，其中所述被動元件連接通孔中的每一者的沿所述重佈線構件的厚度相對更靠近於對應的所述外部電極的部分具有較沿所述重佈線構件的厚度相對更遠離對應的所述外部電極的部分小的面積。