[go: up one dir, main page]

TW201923492A - 於基板上製造結構的方法 - Google Patents

於基板上製造結構的方法 Download PDF

Info

Publication number
TW201923492A
TW201923492A TW107139478A TW107139478A TW201923492A TW 201923492 A TW201923492 A TW 201923492A TW 107139478 A TW107139478 A TW 107139478A TW 107139478 A TW107139478 A TW 107139478A TW 201923492 A TW201923492 A TW 201923492A
Authority
TW
Taiwan
Prior art keywords
alignment
measurement
tool
stack
marks
Prior art date
Application number
TW107139478A
Other languages
English (en)
Inventor
王文昀
林華泰
劉家助
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201923492A publication Critical patent/TW201923492A/zh

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2022—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
    • G03F7/705—Modelling or simulating from physical phenomena up to complete wafer processes or whole workflow in wafer productions
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7003—Alignment type or strategy, e.g. leveling, global alignment
    • H10P74/203—
    • H10W46/00—
    • H10W46/301—
    • H10W46/501—

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)

Abstract

一種於基板上製造結構的方法。此方法包含：將參考圖案的圖像投影到具有第一圖案化層的基板上，此第一圖案化層包含複數個第一對準標記和複數個第一疊對量測標記，且參考圖案包含複數個第二對準標記和複數個第二疊對量測標記；基於此等第一對準標記和此等第二對準標記，將第一圖案化層對準參考圖案的圖像，獲得此等第一疊對量測標記與此等第二疊對量測標記的預疊對建圖(pre-overlay mapping)；以及決定補償資料，此補償資料指出此等第一疊對量測標記和此等第二疊對量測標記的預疊對建圖的資訊。

Description

於基板上製造結構的方法
本揭露係有關於一種半導體技術，特別係有關於一種於基板上製造結構的方法。
隨著半導體科技的進步，具有更小尺寸且更複雜的電路/結構已整合至半導體裝置中。在半導體裝置的演進過程中，通常功能密度(即，每晶片面積所具有之內連元件數)已隨著幾何尺寸(即，使用製程所能製作之最小組件(或線))之縮減而增加。此微縮化製程普遍提供增加產品效率及降低相關成本的好處。然而，這樣的微縮化亦增加了製造製程的複雜度。舉例來說，隨著先進微影技術一起降低微影圖案引起的疊對誤差是有挑戰性的。
本揭露實施例提供一種於基板上製造結構的方法，包含將參考圖案的圖像投影到具有第一圖案化層的基板上，此第一圖案化層包含複數個第一對準標記和複數個第一疊對量測標記，且參考圖案包含複數個第二對準標記和複數個第二疊對量測標記；基於此等第一對準標記和此等第二對準標記，將第一圖案化層對準參考圖案的圖像，獲得此等第一疊對 量測標記與此等第二疊對量測標記的預疊對建圖(pre-overlay mapping)；以及決定補償資料，此補償資料指出此等第一疊對量測標記和此等第二疊對量測標記的預疊對建圖的資訊。
本揭露實施例提供一種半導體製造工具，包含對準工具、疊對量測工具、基板台、處理器、以及儲存指令的非暫態儲存媒體，其中於基板台上設置有具有圖案化層的基板。當儲存指令的非暫態儲存媒體執行指令時，使處理器將訊號傳輸到對準工具以使對準工具將參考圖案的圖像投影於基板上、基於圖案化層中的第一對準標記與由所投影圖像提供的第二對準標記，使對準工具進行圖案化層對所投影圖像的對準、使疊對量測工具獲得圖案化層中的第一疊對量測標記與所投影圖像提供的第二疊對量測標記的預疊對建圖、以及決定指出第一疊對量測標記與第二疊對量測標記的預疊對建圖之資訊的補償資料。
本揭露實施例提供一種半導體製造系統，包含虛擬對準與預疊對量測工具、對準與曝光工具、以及顯影工具。虛擬對準與預疊對量測工具配置為將參考圖案的圖像投影到基板上、基於第一圖案化層中的第一對準標記與所投影圖像提供的第二對準標記，將第一圖案化層虛擬對準所投影圖像、獲得第一疊對量測標記與第二疊對量測標記的預疊對建圖、以及決定指出第一疊對量測標記與第二疊對量測標記的預疊對建圖之資訊的補償資料。對準與曝光工具配置為基於補償資料將光罩對準第一圖案化層，以及曝光塗覆於第一圖案化層上的光阻層。顯影工具配置為顯影已曝光之光阻層。
61A‧‧‧第一主圖案
61C‧‧‧第三主圖案
62A‧‧‧第一對準標記
62C‧‧‧第三對準標記
63A‧‧‧第一粗略對準標記
63C‧‧‧第三粗略對準標記
64A‧‧‧第一精細對準標記
64C‧‧‧第三精細對準標記
65A‧‧‧第一疊對量測標記
65B‧‧‧第二疊對量測標記
65C‧‧‧第三疊對量測標記
100‧‧‧系統
101‧‧‧第一圖案化層
102‧‧‧第二材料層
103‧‧‧光阻層
103’‧‧‧圖案化光阻層
110‧‧‧塗覆工具
120‧‧‧虛擬對準與預疊對量測工具
121‧‧‧投影工具
122‧‧‧點光束源
123、132‧‧‧照射模組
124、134‧‧‧投影模組
125‧‧‧對準工具
126‧‧‧影像截取裝置
127‧‧‧處理器
127A‧‧‧記憶體
128‧‧‧基板台
129‧‧‧移動工具
130‧‧‧對準與曝光工具
131‧‧‧輻射源
133‧‧‧遮罩台
140‧‧‧顯影工具
150‧‧‧疊對量測工具
160‧‧‧圖案資料庫
170‧‧‧轉移工具
180‧‧‧主控制器
190‧‧‧網路
S210、S215、S220、S225、S230、S235、S240、S245、S250、S255、S260、S265、S270、S510、S520、S530、S540、S550‧‧‧步驟
C1、C2、Cn‧‧‧第一疊對標記的中心
D1、D2、Dn‧‧‧第二疊對標記的中心
M‧‧‧遮罩
VM‧‧‧虛擬遮罩
W、W1、W2、W3、W4、W5、W6‧‧‧基板
根據以下詳細描述並結合附圖閱讀時，可最佳地理解本揭露之各面向。應注意的是，依照在業界的標準做法，各種特徵(feature)並非依比例繪製。事實上，為了論述之明確性，各種特徵之尺寸可能任意放大或縮小。
第1圖繪示根據一些實施例的具有已製造結構的一基板的一部份的剖面圖，基於此已製造結構的基板以一方法來製造一半導體裝置。
第2圖為繪示於製造半導體裝置期間改善對準準確度的製程流程圖。
第3A、3B、3C圖為依據一些實施例，繪示在基板上的第一圖案化層中的第一疊對量測標記的各種範例。
第4A、4B、4C圖為繪示於依據一些實施例製造半導體裝置的期間，第一疊對量測標記與對準模型的第二疊對量測標記或圖案化光阻層的第三疊對量測標記疊對的各種範例。
第5A、5B、5C圖為繪示依據一些實施例於基板上製造半導體結構的方法的示意圖。
第6圖為繪示依據一些實施例的對準與預疊對量測工具的示意圖。
第7圖為繪示於一些實施例中粗略和精細對準標記的位置與失準資訊的概念圖。
第8圖為繪示於依據一些實施例製造半導體裝置的期間，第一圖案化層中的第一疊對量測標記與投影到光阻層上的虛擬遮罩的第二疊對量測標記的疊對建圖。
第9圖為繪示依據一些實施例的對準與曝光工具的示意圖。
第10圖為繪示藉由依據一些實施例的方法製造之在基板上方的圖案化光阻之剖面圖。
第11圖為依據一些實施例，繪示於基板上製造結構的系統的示意圖。
以下的揭露內容提供許多不同的實施例或範例，以實施所提供之標的之不同特徵。組件和配置的具體範例描述如下，以簡化本揭露。當然，這些說明僅為範例而非用以限定本揭露。舉例來說，敘述中若提及第一特徵形成於第二特徵上方或之上，可能包含所形成第一特徵與第二特徵是直接接觸的實施例，亦可能包含額外的特徵形成於第一特徵與第二特徵之間，而使第一特徵與第二特徵不直接接觸的實施例。此外，本揭露可能在各種範例中使用重複的參考數字及/或字母，此重複是為了簡化和明確之目的，並未指示不同的實施例及/或所論述的組態之間的關係。
此外，為易於描述，本文中可使用諸如「在...下方」、「在...之下」、「下部」、「在...上方」、「上部」及其類似之空間相對用語，以描述如圖所示之一個(些)元件或特徵相對於另一個(些)元件或特徵的關係。除圖式中所描繪之方向以外，空間相對用語亦意欲涵蓋裝置在使用或操作中之不同方向。設備可轉向至其他方位(旋轉90度或在其他方向)，且本文中所使用之空間相對描述可同樣相應地解讀。
儘管為了易於呈現，以特定的順序次序描述了一些所公開的方法、設備及系統的操作，應理解的是，這種描述方式包括重新排列，除非下文中以具體的語言闡述特定的次序。舉例來說，順序地描述的操作在一些情況下可以重新排列或同時執行。
第1圖繪示根據一些實施例的具有已製造結構的一基板的一部份的剖面圖，基於此已製造結構的基板以一方法來製造一半導體裝置。
如第1圖所示，基板W具有包含第一圖案化層101的製造結構。第一圖案化層101形成於第一材料層中並包含複數個第一圖案，此等第一圖案包含但不限於第一主圖案61A、包含用於對準的第一粗略對準標記63A及第一精細對準標記64A的一組第一對準標記62A、以及用於預疊對(pre-overlay)量測及疊對量測的第一疊對量測標記65A。基板W可以是由例如矽(Si)、鍺(Ge)、矽鍺(SiGe)、碳化矽(SiC)、磷化矽(SiP)、碳磷化矽(SiPC)、磷化銦(InP)、砷化銦(InAs)、砷化鎵(GaAs)、砷化銦鋁(AlInAs)、磷化銦鎵(InGaP)、砷化銦鎵(InGaAs)、銻化砷鎵(GaAsSb)、氮磷化鎵(GaPN)、氮磷化鋁(AlPN)、及任何其他合適的材料之一形成的半導體基板。
第一主圖案61A構成將在基板W上製造的半導體裝置的積體電路的複數膜層中的一個。於一些實施例中，基於第一材料層製造的第一圖案化層101，此第一材料層可包含半導體材料層(如矽層、鍺層、或矽鍺層)、介電材料(如層間介電質)、或導電材料(如金屬層或摻雜的多晶矽層)。藉由合適的技 術(例如微影製程，隨後使用圖案化光阻作為蝕刻遮罩以移除被微影製程暴露之部分的第一材料層)圖案化第一材料層以形成第一圖案化層101。在各種實施例中，第一圖案化層101的第一主圖案61A包含摻雜圖案(如在半導體材料層中形成的各種源極和汲極特徵)、閘極電極圖案(具有複數個多晶矽或金屬的閘極電極)、或者具有複數個導電特徵(例如接觸件、導孔或金屬線)的內連線(interconnect)圖案。
儘管在第1圖中僅描繪了一組第一對準標記62A，本揭露不限於此。舉例來說，第一對準標記62A的組數可以是兩組或更多組，且被設計為從場域到場域及/或晶片到晶片具有足夠的基板覆蓋率，以允許對準工具有效地進行對準。於一些實施例中，包含第一圖案化層101中的第一粗略對準標記63A及第一精細對準標記64A的第一對準標記62A形成在基板W上具有晶片形成的區域，及/或形成在將被切割機切割以單體化在基板W上形成之晶片的切割通道/切割線上。第一對準標記62A的位置不受限制，且可以依據設計細節進行修改。
依據一些實施例，每個第一粗略對準標記63A佔有一面積，舉例來說，在約100μm×100μm到約1000μm×1000μm之間。對準工具可以從第一圖案化層101中的各種圖案定位及辨識第一粗略對準標記63A，並在對應於第一粗略對準標記63A的光罩中定位和辨識第二粗略對準標記，以使光罩對準第一圖案化層101。於一些實施例中，基於第一圖案化層101中的第一粗略對準標記63A和光罩中的第二粗略對準標記，能夠在粗略對準模式下截取尺寸為約40μm×40μm至約50μm×50μ m之圖像的對準工具可以使對準步驟具有約250nm的對準準確度。
於此，對準(或疊對)準確度指的是對準(或疊對)誤差、對準(或疊對)差距(margin)、對準(或疊對)公差或失準(misalignment)。於一些實施例中這些用語是可交換的。在使用N nm(N是數字)來描述這些用語之一的範圍的例子中，一膜層的圖案傾向與另一膜層的圖案彼此之間具有N nm或更小偏移的理想或完美對準。
粗略對準之250nm的對準準確度可能不合適製造積體電路。依據一些實施例，對準工具可以使用第一精細對準標記64A以更進一步改善對準準確度，此第一精細對準標記64A每個佔有例如約30μm×50μm至約140μm×250μm的一面積。舉例來說，基於第一圖案化層101中的第一精細對準標記64A與對應於第一精細對準標記64A的光罩中的第二精細對準標記，能夠在精細對準模式下截取尺寸為約1μm×1μm至約50μm×50μm之圖像的對準工具，可以使對準步驟具有約20nm或更小的對準準確度。
然而，當臨界尺寸(critical dimension，CD)變得越來越小時，精細對準的20nm的對準準確度仍可能不合適製造積體電路。藉由第2圖所示的一系列製程可以進一步改善20nm的對準準確度。
參考第2圖，進一步改善對準準確度的一系列製程可包含：在具有對準標記的已製造膜層上塗覆第一光阻層(S210)；藉由對準工具並使用光罩中的粗略及精細對準標記與 已製造膜層中的粗略及精細對準標記進行第一對準，以將光罩對準已製造膜層(S215)；於第一對準之後曝光第一光阻層(S220)；顯影曝光的第一光阻層以在第一光阻層中形成圖案(S225)；藉由疊對量測計量工具獲得已製造膜層中的粗略及/或精細對準標記與圖案化的第一光阻層中的粗略及/或精細對準標記之間的疊對資料(S230)；藉由分析疊對資料決定補償資料，此補償資料包含將在後續對準步驟中使用以消除或減少疊對誤差的一或多個參數(S235)；移除圖案化的第一光阻層(S240)；基於補償資料調整對準工具的對準參數(S245)；塗覆第二光阻層(S250)；以於第一對準步驟中使用的相同光罩進行第二對準，藉由使用遮罩及已製造膜層中的粗略及精細對準標記將光罩對準已製造膜層(S255)；於第二對準之後曝光第二光阻層(S260)；顯影已曝光的第二光阻層以在第二光阻層中形成圖案(S265)；以及藉由疊對量測計量工具獲得已製造膜層中的對準標記與圖案化的第二光阻層中的對準標記之間的疊對資料(S270)。如果步驟S230中量測的疊對資料指出彼此對準的第一光阻層與第一圖案化層101具有在預定範圍內的偏移，則可省略步驟S235-S270。
於一些實施例中，此一系列製程使用疊對量測計測工具以獲得圖案化的第一光阻層與已製造膜層的疊對資料，以決定用於調整一或多個對準參數的補償資料，以改善後續在曝光第二光阻層之前光罩與已製造膜層之間的對準。然而至少由於對第一光阻層進行的製程或量測，此一系列製程是耗時且昂貴的，其中第一光阻層的圖案未用來轉移至例如第1圖 所示之第二材料層102的下方膜層。
回頭參考第1圖，依據一些實施例，第一圖案化層101更包含用於預疊對量測及/或疊對量測的第一疊對量測標記65A。
於一些實施例中，關於已製造膜層中的疊對量測標記，預疊對量測或計測是指在對準模型中對疊對量測標記進行的量測或計測(例如，將於後續描述之虛擬遮罩的疊對量測標記)；以及關於已製造膜層中的疊對量測標記，疊對量測或計測或後疊對量測或計測是指對後續的圖案化層(如光阻層)中疊對量測標記進行的量測或計測。
於一些實施例中，預疊對量測或計測之進行可在進行虛擬對準(將於後文描述)之後但於塗覆光阻層之前，或於塗覆光阻層及進行虛擬對準之後但於曝光此塗覆的光阻層之前。於一些實施例中，疊對量測或計測可於將真實遮罩對準已製造膜層及曝光與顯影此塗覆的光阻層之後進行。
依據一些實施例，至於第一疊對量測標記65A的位置，第一圖案化層101的第一疊對量測標記65A可形成在基板W將形成晶片的區域上，及/或形成在將被切割機切割以單體化在基板W上形成的晶片之切割通道/切割線上。於一些實施例中，第一疊對量測標記65A可具有小於第一精細對準標記64A的尺寸，使得與使用第一精細對準標記64A作為疊對量測標記的範例相比，可使用較小的區域來實現一個第一疊對量測標記65A。因此，對於在基板W中可供施行疊對量測標記的有限區域，可實現更多第一疊對量測標記65A，從而具有更多疊對資 料，以便於改善預疊對量測及/或疊對量測的可靠度或準確度。本揭露不應限於此。於一些實施例中，第一疊對量測標記65A可具有等於或大於第一精細對準標記64A的尺寸。
依據一些實施例，第一疊對量測標記65A可橫跨基板W平均地或隨機地分佈，因此疊對資料可有效地代表整體疊對量測以改善預疊對量測及/或疊對量測的可靠度或準確度。
於一些實施例中，於第一區域為關鍵(critical)半導體裝置所在的關注點(POI)且第二區域為如虛設裝置之較少關鍵半導體裝置之所在位置的例子中，可在基板W的第一區域中以比基板W的第二區域更高的密度分佈有第一疊對量測標記65A。如此，與第二區域相比，作為關注點的第一區域可以具有更高的預疊對量測及/或疊對量測的可靠度或準確度。本揭露不應限於此。於一些實施例中，第一疊對量測標記65A可以位於作為虛設/測試區域的區域上，以便不佔用或浪費用於製造實際半導體裝置的基板W中的區域。
於一些實施例中，第一疊對量測標記65A的關鍵尺寸(critical dimension，CD)可等同於或接近於第一主圖案61A的關鍵尺寸(CD)(例如，於第一主圖案61A的關鍵尺寸的80-120%的範圍中)，使得疊對資料可代表第一主圖案61A的整體疊對資料。
無論第一疊對量測標記65A位於基板W中的何處，一旦基板W或第一圖案化層101的參考位置被預疊對量測工具或疊對量測工具辨識到，存有整個第一疊對量測標記65A的位置資訊的預疊對量測工具或疊對量測工具可辨識整個第 一疊對量測標記65A，此位置資訊為基於遮罩設計工具(例如，以電子設計自動化(electronic design automation，EDA)軟體/工具實現的一個或多個電腦)的輸出。
第3A-3C圖為依據一些實施例，繪示第一疊對量測標記65A的各種範例。第4A-4C圖為繪示了第一疊對量測標記65A疊對於對準模型的第二疊對量測標記65B(例如，將於後文描述的虛擬遮罩)或圖案化的光阻層的第三疊對量測標記65C的各種範例。
參考第3A圖和第4A圖，第一疊對量測標記65A和對準模型的第二疊對量測標記65B或圖案化光阻層的第三疊對量測標記65C構成一組盒中盒(box in box，BIB)圖案。
參考第3B圖和第4B圖，第一疊對量測標記65A和對準模型的第二疊對量測標記65B或圖案化光阻層的第三疊對量測標記65C構成一組先進圖像計量(advanced imaging metrology，AIM)標記。
參考第3C圖和第4C圖，第一疊對量測標記65A和對準模型的第二疊對量測標記65B或圖案化光阻層的第三疊對量測標記65C構成一組基於微繞射的疊對(micro diffraction based overlay，μ DBO)標記。
依據一些實施例，基於在計量工具(例如，將於後文描述的虛擬對準與預疊對量測工具120或虛擬對準與預疊對量測工具120的一或多個元件)中施行的基於圖像或基於繞射的圖案辨識演算法(pattern recognition algorithm)，預疊對量測資料或疊對量測資料指出第一疊對量測標記65A和對準模型的 第二疊對量測標記65B或圖案化光阻層的第三疊對量測標記65C的中心之間的對準準確度。
本技術領域中具有通常知識者應理解第3A-4C圖僅繪示疊對量測標記的結構範例，且可使用任何其他具有不同結構的合適的疊對量測標記。
再次參考第1圖，於一些實施例中，第二材料層102設置於第一圖案化層101上。第二材料層102包含半導體材料層(如矽層或矽鍺層)、介電材料(如氧化矽，氮化矽或低介電常數介電材料層)或導電材料(如摻雜的多晶矽層、銅層、或鋁層)。於一實施例中，第一圖案化層101的第一主圖案61A包含源極和汲極特徵，且將在第二材料層102中形成的第二主圖案包含設計為落在源極和汲極特徵上的接觸件。於另一實施例中，第一圖案化層101的第一主圖案61A包含複數個金屬線，且將在第二材料層102中形成的第二主圖案包含設計為落在金屬線上的貫孔特徵。
於替代實施例中，將形成的第二主圖案可以為減小第一主圖案61A的間距的雙重圖案化(double patterning)。於此例子中，可以省略第二材料層102。
於其他實施例中，可直接使用形成於塗覆在第一圖案化層101上的光阻層中的圖案，舉例來說，作為離子佈植遮罩，而不藉由對下方層進行蝕刻製程以將光阻層中的圖案轉移至下方層。於此例子中，可以省略如第二材料層102的下方層。
於下文中，作為範例之基板被描述為包含第一圖 案化層101及具有平坦的外表面的未圖案化的第二材料層102。
第5A-5C圖為繪示於基板上製造半導體結構的方法的示意圖。
於第5A圖中繪示的參考字符W1、W2和W3代表基板，其可以與前述的基板W相同或相似。於一些實施例中，基板W1、W2和W3各自具有設置於其上的第一圖案化層101和第二材料層102，以及將藉由依據一些實施例的方法製造的基板W1、W2和W3。
每個基板W1，W2和W3被分成由圖中的實線邊界線定義的多個場域。於後文描述的微影圖案化製程期間，光罩(也被稱為光罩或倍縮光罩)被重複地轉移到每個基板的每個場域。特別地，微影圖案化製程包含於適當模式下的曝光製程，如步進及掃描。光罩相對地步進到基板的一場域且相應的遮罩圖案被轉移到此場域，然後遮罩步進到下一場域且將遮罩圖案轉移到該場域，依此類推，直到基板場域耗盡。於一些實施例中，每個場域包含一個芯片或可選地多個芯片。於一些實施例中，對準標記形成在每個場域上。舉例來說，對準遮罩形成在晶片區域和切割線上。對準標記的數量和對準標記的位置設計為從場域到場域及/或從晶片到晶片間具有足夠的基板覆蓋率。
於第5A及5B圖中繪示的參考字符W代表藉由依據一些實施例的方法所製造的具有設置在其上的第一圖案化層101的基板的各種狀態。本技術領域中具有通常知識者應該理解，儘管由參考數字110、120、130、140及150代表的多個階 段/工具僅處理或製造由參考字符W所代表的一個基板，但兩個或更多的基板可以同時、由不同的工具分別處理。如此，在一個決定的時段內，可以藉由依據一些實施例的方法製造更多的基板。本技術領域中具有通常知識者亦應該理解，儘管在每個製程步驟中只說明了一個工具，相較於使用其後的工具或在前的工具，在一製程步驟中可以使用具有相同或類似功能的兩個或更多的工具同時處理兩個或更多個基板，其花費製程時間較長。如此，可有效地利用多個階段/工具來改善製造效率。
於第5B圖中繪示的參考字符W4、W5和W6代表基板，此基板在藉由依據一些實施例的方法製造之後，具有形成在第二材料層102上並對準第一圖案化層101的圖案化光阻。
參照圖式，於基板上製造半導體結構的方法開始於基板W，其上依序設置第一圖案化層101和第二材料層102。此方法包含步驟S510，步驟S510中是藉由如旋轉塗覆的適當技術將光阻層103塗覆在第二材料層102上。
光阻層103於微影曝光製程期間對射線敏感，並且對後續製程(如蝕刻或離子佈植)具有抵抗性。於一些實施例中，光阻層103包含作為基質的具抵抗性的聚合物材料、輻射敏感性成分(如光酸產生劑或PAG)、以及溶劑。光阻層103可以是正性光阻或負性光阻。步驟S510還可以包含其他製程步驟，如熱烘烤(thermal baking)步驟，以在旋轉塗覆後減少光阻層103的溶劑。
於基板上製造半導體結構的方法包含步驟S520，其中藉由虛擬對準與預疊對量測工具120進行虛擬對準、進行 預疊對量測、以及決定補償資料。藉由虛擬對準與預疊對量測工具120執行的操作以及此工具的配置細節將參考第6圖來描述。
如第6圖所示，於一些實施例中，虛擬對準與預疊對量測工具120包含投影工具121、對準工具125、影像截取裝置126、處理器127、以及記憶體127A。
投影工具121配置以生成虛擬遮罩VM。虛擬遮罩VM並非物理性的存在，且可藉由點光束源122或任何合適光源的開/關操作引起的圖案來生成，此光源因應於指出從圖案資料庫160或任何其他合適的技術接收的圖案資料資訊的控制訊號。於一些實施例中，圖案資料庫160儲存圖案資料，此圖案資料為如由國際半導體設備暨材料協會(Semiconductor Equipment and Materials International，SEMI)提出的開放圖稿系統交換標準(open artwork system interchange standard(OASIS或OAS))和圖形資料系統(graphic data system(GDS或GDSII))的格式。本技術領域中具有通常知識者應理解，圖案資料可以藉由施行電子設計自動化(electronic design automation，EDA)軟體/工具的一或多台電腦生成，並且可以用於製造光罩。因此，基於圖案資料所製造之光罩中的圖案包含如圖案的位置、以及圖案的特性的資訊，此資訊指出是否藉由使用光罩的光微影製程保持或移除光阻材料。遮罩中的圖案的資訊可以藉由圖案資料庫中儲存的圖案資料中含有的相應部分資訊代表，反之亦然。也就是說，投影工具121基於來自如虛擬對準與預疊對量測工具120的處理器127之控制器的控制 訊號生成虛擬遮罩VM，其可模擬將用於圖案化光阻層103的真實光罩或真實光罩的一部份。
投影工具121包含照射模組(例如，聚光器)123。照射模組123包含單一透鏡或具有複數透鏡及/或其他透鏡元件的透鏡模組。舉例來說，照射模組123可包含微透鏡陣列、陰影遮罩、及/或其他結構，照射模組123被設計為協助將來自點光束源122的入射光引導至投影工具121的投影模組124上。投影模組124可具有單一透鏡元件或複數個透鏡元件，配置為將穿過照射模組123的光引導至基板W上。投影模組124的每個透鏡元件可包含透明基板且可進一步包含複數個塗覆膜層。照射模組123和投影模組124統稱為光學子系統。光學子系統可進一步包含如入射瞳(entrance pupil)和出射瞳(exit pupil)的附加部件(未繪示)。
於一些實施例中，可於點光束源122、照射模組123、投影模組124及投影工具121的附加元件中的一或多個，或者夾持基板W的基板台128上設置各別的位置調整工具，其包含，舉例來說，馬達或致動器；使得具有位置調整工具的各別的元件可以在對準工具125的控制下以平移和旋轉的模式移動。於第6圖中繪示的移動工具129為調整基板台128之位置的位置調整工具的範例，使得虛擬遮罩VM與基板W之間的相對位置可於進行虛擬遮罩VM與基板W對準之製程的期間藉由對準工具125的控制來調整。
於一些實施例中，虛擬遮罩VM可因應於移動部件之間沿第一掃描方向上的相對移動而進行基板W的掃描，以及 於次掃描方向上(舉例來說，垂直於第一掃描方向的方向)進行基板的步進；使得虛擬遮罩VM的虛擬圖案可投影至基板W上，模擬圖案化光阻於第一圖案化層101上方的疊對現象。
於一些實施例中，虛擬對準與預疊對量測工具120可進行虛擬遮罩VM與基板之間的對準。
舉例來說，至少基於接收自圖案資料庫160的圖案資料，虛擬對準與預疊對量測工具120的控制器生成指出將兩個或多個虛擬遮罩VM的粗略對準標記對準兩個或多個第一圖案化層101中的第一粗略對準標記63A的位置資訊之控制訊號。於其他實施例中，亦基於在微影製程中使用的真實光罩的量測結果生成或調整虛擬標記。因應於控制訊號，自虛擬遮罩VM發射代表兩個或多個虛擬遮罩VM的粗略對準標記的位置資訊的光，在穿過設置在點光束源122與基板W之間的投影工具121的光學系統之後，最終投影至設置在第一圖案化層101上的光阻層103的表面上。因此，兩個或多個虛擬遮罩VM的粗略對準標記出現在光阻層103上。
位於對準工具125上方的影像截取裝置126截取第一圖案化層101中的第一粗略對準標記63A與投影至光阻層103上的虛擬遮罩VM的粗略對準標記之當前位置的圖像。虛擬對準與預疊對量測工具120的控制器基於所截取到的圖像決定第一圖案化層101中的第一粗略對準標記63A與投影至光阻層103上的虛擬遮罩VM的粗略對準標記之疊對相關聯的相對位置及/或位態(attitude)、生成一數量的補償以減少相對位置的數量、以及隨後藉由控制與投影工具121及/或基板台128之單元 相關聯的一或多個位置調整工具進行虛擬遮罩VM與基板的對準。
藉由重複在上述的影像截取裝置126、對準工具125、投影工具121及其位置調整工具、基板台128以及虛擬對準與預疊對量測工具120的控制器之間的交互操作，當獲得基於粗略對準標記的預期之粗略對準準確度時，可完成粗略對準。
而後，可進行精細對準。精細對準製程的進行除了為使用第一圖案化層101中的第一精細對準標記64A與投影至光阻層103上的虛擬遮罩VM的精細對準標記而非使用第一圖案化層101中的第一粗略對準標記63A與投影至光阻層103上的虛擬遮罩VM的粗略對準標記外，與粗略對準大致上相同。此外，於精細對準時影像截取裝置126可在相較於先前使用於粗略對準時更高的倍率模式下操作以截取圖像。
第7圖為繪示粗略和精細對準標記的位置與失準資訊的概念圖。精細對準標記上的箭頭指出在精細對準標記的位置所量測的失準向量。
可基於考量第7圖所示之所有位置資料之整體判斷來提取相對位移或旋轉量、及用於虛擬遮罩VM與基板W之間的後續相對位置調整的上述之方向。然後，可以基於所決定的相對位移或旋轉來執行另一精細調整。
藉由重複在上述的影像截取裝置126、對準工具125、投影工具121及其位置調整工具、基板台128以及虛擬對準與預疊對量測工具120的控制器之間的交互操作，當獲得基 於精細對準標記的預期之精細對準準確度時，可完成精細對準。
於進行對準之後，可藉由虛擬對準與預疊對量測工具120進行疊對量測或疊對建圖，從而獲得虛擬遮罩VM與第一圖案化層101的疊對資訊。由於進行疊對量測或疊對建圖時使用虛擬遮罩VM而沒有物理性的圖案形成，此疊對量測或疊對建圖將被描述為預疊對量測或預疊對建圖，以與圖案化光阻層與第一圖案化層101的疊對量測或疊對建圖區分。
參考第4A-4C、5A、5C及6圖，可藉由虛擬對準與預疊對量測工具120收集第一圖案化層101的疊對資料。於一些實施例中，疊對資料包含第一疊對量測標記65A或於第一圖案化層101中第一疊對量測標記65A的圖譜(map)與第二疊對量測標記65B或由虛擬遮罩VM提供的第二疊對量測標記65B的圖譜相關的位置。
第8圖為繪示第一圖案化層101中的第一疊對量測標記65A與投影到光阻層103上的虛擬遮罩VM的第二疊對量測標記65B的疊對建圖。C1、C2、...、Cn(n代表所有第一疊對量測標記65A的數量)表示第一圖案化層101中的第一疊對標記65A的中心，以及D1、D2、...、Dn表示投影到光阻層103上的虛擬遮罩VM的第二疊對量測標記65B的中心。於此，若對準為完美且疊對量測不含有量測誤差，則意指Ci(i=1、2、...、n)和Di彼此完全疊對。
比較第7圖與第8圖，相較於基於精細對準標記的對準資料，自第一疊對量測標記65A與第二疊對量測標記65B 收集的疊對資料具有較大的數量。因此，對準資料與疊對資料不同。對準資料設計為用於對準驗證之目的，且其資料量不足以用於疊對之目的。
於一些實施例中，對於12吋基板W，第一疊對量測標記65A及第二疊對量測標記65B的對數可介於10至80,000的範圍之間。於第一疊對量測標記65A及第二疊對量測標記65B的對數在10至80,000之間的例子中，量測與資料處理時間不會太長，用於製成疊對量測標記的基板W中的面積在製造的容許範圍內，且疊對資料可提供用於實際對準之補償的可靠評估(evaluation)。於第一疊對量測標記65A及第二疊對量測標記65B的對數少於10的例子中，預疊對資料可能不足以提供虛擬遮罩VM與第一圖案化層101疊對的可靠評估。另一方面，於第一疊對量測標記65A及第二疊對量測標記65B的對數多於80,000的例子中，可能浪費量測及資料處理時間與基板中相對大的面積。於一些實施例中，第一精細對準標記64A及64B的對數可在10至200的範圍之間。然而，疊對量測標記的對數並沒有特別限制。於一些實施例中，第一疊對量測標記65A及第二疊對量測標記65B的對數可依據設計細節來修改，例如基板的尺寸和待製造的圖案的臨界尺寸。
參考第8圖，依據第一圖案化層101的第一疊對量測標記65A與虛擬遮罩VM提供的相應之第二疊對量測標記65B之間的位移差來評估或決定預疊對誤差。於一些範例中，每個預疊對誤差是包含數值(magnitude)和方向(direction)的向量(vector)。於一些實施例中，可應用包含場域內高階程序校 正(intra-field high order process correction，iHOPC)、高階程序校正(high order process correction，HOPC)及/或每次曝光校正(correction per exposure，CPE)的校正演算法以獲得預疊對誤差。因此疊對誤差由對應於多對第一疊對量測標記65A及第二疊對量測標記65B(或其中心)的多個疊對誤差決定。預疊對誤差提供多個疊對誤差的圖譜，其形成向量圖。
於一些實施例中，虛擬對準與預疊對量測工具120利用對準模型決定疊對補償，此疊對補償與將於後文描述之對準與曝光工具130的一或多個系統參數(亦稱為補償參數)相關。疊對補償操作以應用在對準與曝光工具130，使得對準與曝光工具130相應地調整，特別是調整過的系統參數。於一些實施例中，虛擬遮罩VM與第一圖案化層101對準時的點光束源122的位置可做為用於調整對準與曝光工具130中的曝光光源的參考使用。
將疊對補償應用於對準與曝光工具130之後，將基板W裝載到對準與曝光工具130。對準與曝光工具130包含一或多個輻射源131以提供輻射能。輻射源131可為任何合適的光源。於各種實施例中，輻射源131可包含選自由紫外光(UV)源、深UV(DUV)源及極紫外光(EUV)源組成的群組的光源。舉例來說，輻射源131可為具有波長為436nm(G光線)或365nm(I光線)的汞燈、波長為248nm的氟化氪(KrF)準分子雷測、波長為193nm的氟化氬(ArF)準分子雷射、波長為157nm的氟(F2)準分子雷射，或具有所需波長(例如，低於約100nm)的其他光源。於另一個範例中，輻射源131具有約13.5nm或更小的波長。對準與 曝光工具130包含照射模組(例如，聚光器)132。照射模組132包含單一透鏡或具有複數透鏡及/或其他透鏡組件的透鏡模組。舉例來說，照射模組132可包含微透鏡陣列、陰影遮罩、及/或其他結構，照射模組132設計為協助將來自輻射源131的入射光在穿過設置在遮罩台133上的光罩M之後引導至投影模組134上。投影模組134可具有單一透鏡元件或複數個透鏡元件，配置為將光引導至基板W上。投影模組134的每個透鏡元件可包含透明基板且可進一步包含複數個塗覆膜層。照射模組132和投影模組134統稱為光學子系統。光學子系統可進一步包含如入射瞳(entrance pupil)和出射瞳(exit pupil)的附加特徵(未繪示)。
於其他實施例中，輻射能量為極紫外光能量，且光罩M與光學子系統設計為具有反射機制。於此情況下，光學子系統包含如面鏡的各種反射元件，其被設計及配置為達成各別的功能。
於此，藉由使用於生成虛擬遮罩VM的相同遮罩資料來製造光罩M，且因此，投影於基板W的外表面上的圖案擬似投影在基板W的外表面上的光罩M的圖像。
於一些實施例中，疊對補償與光學子系統(如第9圖所示之投影模組134)相關聯，並應用於調整光學子系統以消除或減少於後續曝光製程的疊對誤差。舉例來說，疊對補償應用於投影模組134，使得各種光學組件(如透鏡或面鏡)被調整為具有使光罩圖案成像於基板W的圖像具有減少的疊對誤差的配置。在一特定範例中，補償參數為一或多個光學參數，如與 投影模組134相關聯的Zernike多項式的一個或多個係數。
參考第5B、5C及9圖，於步驟S530中，對準與曝光工具130基於光罩M中的第三粗略對準標記63C與第一圖案化層101中的第一粗略對準標記63A進行粗略對準，然後接著基於光罩M中的第三精細對準標記64C與第一圖案化層101中的第一精細對準標記64A進行精細對準。即使於步驟S530中使用實際遮罩而非虛擬遮罩，粗略與精細對準詳細的製程可以參考對照第5A、5C、6圖對步驟S520的描述，因此這裡將省略描述以避免贅述。本技術領域中具有通常知識者應該理解，對準與曝光工具130可包含虛擬對準與預疊對量測工具120中包含的額外元件，並且將省略其描述以避免贅述。
於一些實施例中，在如於第6圖中所示之虛擬對準與預疊對量測工具120的一或多個獨立的對準與疊對計量工具中施行(離線模式)虛擬對準以及第一圖案化層101對於由虛擬遮罩VM提供的基板上的圖案的預疊對資料的收集。於步驟S520中使用的對準與疊對計量工具的數量為基於步驟S520的產出量與步驟S530中藉由實際對準與曝光工具130對光阻層103的曝光製程的產出量來決定，以消除實際對準和曝光工具130的等待時間，以改善製造效率，從而減少成本。
於一些實施例中，此種實際對準與曝光工具130的對準及曝光製程與虛擬對準與預疊對量測工具120的虛擬對準及預疊對量測之間的關聯是動態的，取決於對個別產品的各個曝光製程配方(recipes)。
於一些實施例中，虛擬對準與預疊對量測工具120 中涉及虛擬對準的元件可以與對準與曝光工具130中執行實際對準的元件同樣地配置，而不考慮照射光源的差異。如此，基於所收集之預疊對資料而決定的補償資料更加可靠。
於一些實施例中，實際對準與曝光工具130以及虛擬對準與預疊對量測工具120可以是整合系統，在這種例子中，相同的元件可以用於步驟S520中的虛擬對準以及步驟S530中的實際對準。
例如與不進行虛擬對準和預疊對量測以決定補償的範例相比，由於基於虛擬對準和預疊對量測的補償應用於實際對準，對準準確度可以從20nm改善到10nm或7nm或甚至3-5nm或更小。
由於補償為基於虛擬對準及預疊對量測而沒有對光阻層的實際曝光和顯影，與參考第2圖所描述的範例相比僅應用了一個曝光製程，因此減少了作為最昂貴的製造工具之一的曝光單元所使用的時間，並降低了製造成本。
於一些實施例中，應用在用於對準基板W的對準與曝光工具130的補償也可以用於對準包含一或多個基板W1、W2、及W3的後續晶圓。於一些實施例中，在將補償應用到對準與曝光工具130之後而製造一或多個基板W1、W2、及W3時，可省略步驟S520。
現在再次參照第5B、5C圖，依據一些實施例的方法還包含步驟S540，步驟S540對光阻層103進行顯影製程以形成圖案化的光阻層。舉例來說，在光阻層為正性光阻的例子中，藉由顯影製程移除光阻層103的曝光部分。在另一個範例 中，在光阻層103為負性光阻的例子中，將藉由顯影製程去除光阻層103的未曝光部分，但是保留曝光的部分。因此，藉由步驟S540中進行的顯影製程，將曝光的阻抗層的潛在(latent)圖案轉換為具有各種開口以露出下面的第二材料層102的圖案化光阻層103’(如第10圖所示)。
參照第10圖，圖案化光阻層103'包含第三主圖案61C、包含第三粗略對準標記63C及第三精細對準標記64C的第三對準標記62C、以及第三疊對量測標記65C，並對應(例如，對準)於第一圖案化層101中的那些標記。
現參照第5B、5C、10圖，依據一些實施例的方法還包含步驟S550，步驟S550中進行疊對量測以藉由疊對量測工具150獲得圖案化光阻層103’與第一圖案化層101的疊對資料。於一些實施例中，藉由對照第一疊對量測標記65A來量測第三疊對量測標記65C以獲得疊對資料或疊對圖譜。於一些實施例中，疊對量測工具150可以決定補償資料，此補償資料可以應用於使用在後續基板的對準與曝光工具130。疊對量測工具150的操作和配置可以參考虛擬對準與預疊對量測工具120的描述。於一些實施例中，除了於虛擬對準與預疊對量測工具120中用於虛擬對準的元件或工具被省略或不使用之外，疊對量測工具150可和虛擬對準與預疊對量測工具120大致上相同。因此將不重複疊對量測工具150的描述以避免贅述。於一些實施例中，可省略步驟S550。
儘管未繪示，依據一些實施例的方法更可以包含蝕刻未被覆蓋的第二材料層102以便將圖案化光阻層103’中的 圖案轉移到第二材料層102，而後移除圖案化光阻層103’。
於一些實施例中，可以調整方法中的步驟順序。舉例來說，可以在步驟S520之後但在實際對準和曝光之前進行步驟S510之塗覆光阻層103。在此例子中，在進行虛擬對準並獲得預疊對建圖以決定在實際對準中使用的補償時，無光阻塗覆於第二材料層102上。
第11圖為依據一些實施例，繪示於基板上製造結構的系統的示意圖。
如第11圖所示，系統100包含網路190，有線或無線或其組合，連接上述如塗覆工具110的工具、虛擬對準與預疊對量測工具120、對準與曝光工具130、顯影工具140、疊對量測工具150、以及圖案資料庫160。系統100還可以包含轉移工具170，例如程式化以在各種工具或單元之間轉移基板的機械手臂、以及連接至網路190的主控制器180。主控制器180可以控制、監視及/或協調各種連接至網路190的工具或單元的整體操作。
藉由包括儲存在非暫態電腦之可讀取媒體中之電腦可執行指令的軟體，任何揭露的技術，如量測、對準、決定、移動、圖像製程、圖像/圖案識別、及偏移/失準提取、工具、單元、模組、控制器、步驟、及/或操作，可以整體或部分施行。這樣的軟體可在實現於工具或單元或主控制器180中的一或多個電腦或一或多個處理器上執行。為明確說明，僅描述了某些基於軟體施行的所選面向。省略了其他本領域公知的細節。舉例來說，應理解所揭露的技術不限於任何特定的電腦語 言、程式、或電腦。舉例來說，所揭露的技術可以使用任何商業上可獲得的電腦來施行，此電腦執行任何商業上可獲得或其他合適的語言編寫的程式。
任何揭露的步驟或操作產生的任何資料都可以使用各種不同的資料結構或格式儲存在電腦可讀取媒體上(例如，有型的電腦可讀取媒體，如一或多個CD、揮發性記憶體元件(如DRAM或SRAM)、或非揮發性或非暫態記憶體元件(如硬碟))。這些資料可以使用區域電腦或通過如網路190的網路(例如，藉由伺服器電腦)來創建、更新、或儲存，且可以在電腦、半導體製造工具、及半導體計測工具之間交換。
任何工具、單元、或控制器可具有使用者介面以允許操作者依據設計細節輸入或調整參數。
如前文所述，基板W為半導體基板，如由矽所製成的12吋晶圓。本揭露並不限於此。
於其他實施例中，基於獲得預疊對量測資料以決定用在實際對準以於實際對準中改善對準準確度之補償的技術可應用在用於微影製程的步進機、或應用在其他工具，如電子束寫入機、奈米壓印機、或使用其他製程在基板上製作圖案的自組裝機器。
依據本揭露的一些實施例，可改善圖案化光阻層相對於所製造的圖案化層的對準準確度，而不對中介光阻層使用額外的微影製程，從而減少曝光單元使用的時間並降低製造成本。
依據本揭露的一些實施例，相較於精細對準標 記，具有更小尺寸及更多數量的疊對量測標記可用於在實際微影製程之前獲得預疊對建圖及/或在實際微影製程之後獲得疊對建圖，從而改善了應用於調整對準工具中的一或多個參數之補償資料的可靠度。
於一實施例中，提供一種於基板上製造結構的方法，包含將參考圖案的圖像投影到具有第一圖案化層的基板上，此第一圖案化層包含複數個第一對準標記和複數個第一疊對量測標記，且參考圖案包含複數個第二對準標記和複數個第二疊對量測標記；基於此等第一對準標記和此等第二對準標記，將第一圖案化層對準參考圖案的圖像，獲得此等第一疊對量測標記與此等第二疊對量測標記的預疊對建圖(pre-overlay mapping)；以及決定補償資料，此補償資料指出此等第一疊對量測標記和此等第二疊對量測標記的預疊對建圖的資訊。於一實施例中，此方法更包含基於補償參數來調整工具的參數。於一實施例中，此工具為微影工具中的對準模組。於一實施例中，此方法更包含於第一圖案化層上塗覆光阻層。於一實施例中，此方法更包含於塗覆光阻層後，將光罩對準第一圖案化層、以及於將光罩對準第一圖案化層後，圖案化光阻層。於一實施例中，參數應用於光罩對第一圖案化層的對準。於一實施例中，此方法更包含於圖案化光阻層之前，於第一圖案化層與光阻層之間形成第二材料層、以及於圖案化光阻層後，將圖案化光阻層作為蝕刻遮罩以蝕刻第二材料層。於一實施例中，此方法更包含獲得第一疊對量測標記與已蝕刻的第二材料層中的第三疊對量測標記的疊對建圖。於一實施例中，此方法更包 含決定另一補償資料，此補償資料指出第一疊對量測標記與第三疊對量測標記的疊對建圖的資訊。於一實施例中，此方法更包含基於另一補償資料調整工具中的參數或工具中的另一參數。於一實施例中，此方法更包含基於圖案資料以生成訊號，此訊號指出第二對準標記的位置、以及因應於此生成的訊號，調整基板上方的光學系統以容許參考圖案的圖像投影至基板上並對準第一圖案化層。於一實施例中，基於圖案資料製造光罩。於一實施例中，於獲得第一疊對量測標記與第二疊對量測標記的預疊對建圖之前塗覆光阻、以及於獲得第一疊對量測標記與第二疊對量測標記的預疊對建圖之後曝光此光阻。於一實施例中，於獲得第一疊對量測標記與第二疊對量測標記的預疊對建圖之後塗覆光阻、以及於獲得第一疊對量測標記與第二疊對量測標記的預疊對建圖之後曝光此光阻。於一實施例中，工具為電子束寫入機、奈米壓印機、或自組裝機器中的一個。
於一實施例中，提供一種半導體製造工具，包含對準工具、疊對量測工具、基板台、處理器、以及儲存指令的非暫態儲存媒體，其中於基板台上設置有具有圖案化層的基板。當儲存指令的非暫態儲存媒體執行指令時，使處理器將訊號傳輸到對準工具以使對準工具將參考圖案的圖像投影於基板上、基於圖案化層中的第一對準標記與由所投影圖像提供的第二對準標記，使對準工具進行圖案化層對所投影圖像的對準、使疊對量測工具獲得圖案化層中的第一疊對量測標記與所投影圖像提供的第二疊對量測標記的預疊對建圖、以及決定指出第一疊對量測標記與第二疊對量測標記的預疊對建圖之資 訊的補償資料。於一實施例中，當執行儲存有指令的非暫態儲存媒體的指令時，進一步使處理器將指出補償資料的訊號傳輸到另一半導體工具，以使另一半導體工具因應於所接收訊號來調整參數。於一實施例中，半導體製造工具更包含曝光工具，其中儲存指令的非暫態儲存媒體，當執行指令時更使處理器調整對準工具的參數、於調整對準工具的參數後使對準工具再進行圖案化層對所投影圖像的對準、於再進行對準後，使曝光工具曝光塗覆於圖案化層上的光阻層。
於一實施例中，提供一種半導體製造系統，包含虛擬對準與預疊對量測工具、對準與曝光工具、以及顯影工具。虛擬對準與預疊對量測工具配置以將參考圖案的圖像投影到基板上、基於第一圖案化層中的第一對準標記與所投影圖像提供的第二對準標記，將第一圖案化層虛擬對準所投影圖像、獲得第一疊對量測標記與第二疊對量測標記的預疊對建圖、以及決定指出第一疊對量測標記與第二疊對量測標記的預疊對建圖之資訊的補償資料。對準與曝光工具配置以基於補償資料將光罩對準第一圖案化層，以及曝光塗覆於第一圖案化層上的光阻層。顯影工具配置以顯影已曝光之光阻層。於一實施例中，在虛擬對準與預疊對量測工具以及對準與曝光工具中，僅對準與曝光工具包含用於曝光光阻層的輻射源。
上述之用語「實施例」或「一些實施例」並非指相同的實施例或相同的複數個實施例，而是提供於強調與其他實施例或複數個實施例不同的具體特徵或特性。本技術領域中具有通常知識者應該理解，可以認為上述「實施例」或「一些 實施例」能夠藉由彼此全部或部分組合來實現，除非提供相反或矛盾的描述。
前述內文概述了許多實施例的特徵，使本技術領域中具有通常知識者可以從各個方面更佳地了解本揭露。本技術領域中具有通常知識者應可理解，且可輕易地以本揭露為基礎來設計或修飾其他製程及結構，並以此達到相同的目的及/或達到與在此介紹的實施例等相同之優點。本技術領域中具有通常知識者也應了解這些相等的結構並未背離本揭露的發明精神與範圍。在不背離本揭露的發明精神與範圍之前提下，可對本揭露進行各種改變、置換或修改。

Claims (1)

  1. 一種於基板上製造結構的方法，包括：將一參考圖案的圖像投影到具有一第一圖案化層的一基板上，該第一圖案化層包含複數個第一對準標記和複數個第一疊對量測標記，且該參考圖案包含複數個第二對準標記和複數個第二疊對量測標記；基於該等第一對準標記和該等第二對準標記，將該第一圖案化層對準該參考圖案的圖像；獲得該等第一疊對量測標記和該等第二疊對量測標記的一預疊對建圖(pre-overlay mapping)；以及決定一補償資料，該補償資料指出該等第一疊對量測標記和該等第二疊對量測標記的該預疊對建圖的資訊。
TW107139478A 2017-11-15 2018-11-07 於基板上製造結構的方法 TW201923492A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762586689P 2017-11-15 2017-11-15
US62/586,689 2017-11-15
US15/965,251 2018-04-27
US15/965,251 US10859924B2 (en) 2017-11-15 2018-04-27 Method for manufacturing semiconductor device and system for performing the same

Publications (1)

Publication Number Publication Date
TW201923492A true TW201923492A (zh) 2019-06-16

Family

ID=66433225

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107139478A TW201923492A (zh) 2017-11-15 2018-11-07 於基板上製造結構的方法

Country Status (3)

Country Link
US (2) US10859924B2 (zh)
CN (1) CN109786221A (zh)
TW (1) TW201923492A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI853160B (zh) * 2020-12-30 2024-08-21 美商科磊股份有限公司 用於製造積體電路之方法及系統
TWI866641B (zh) * 2022-12-23 2024-12-11 南韓商三星電子股份有限公司 半導體元件以及其製造方法

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10859924B2 (en) * 2017-11-15 2020-12-08 Taiwan Semiconductor Manufacturing Co., Ltd. Method for manufacturing semiconductor device and system for performing the same
US10461038B1 (en) * 2018-08-31 2019-10-29 Micron Technology, Inc. Methods of alignment marking semiconductor wafers, and semiconductor packages having portions of alignment markings
US10642161B1 (en) * 2018-10-10 2020-05-05 International Business Machines Corporation Baseline overlay control with residual noise reduction
CN112882346B (zh) * 2019-11-29 2023-06-16 中芯国际集成电路制造(上海)有限公司 套刻补偿的方法及其系统
US11784077B2 (en) * 2019-12-18 2023-10-10 Micron Technology, Inc. Wafer overlay marks, overlay measurement systems, and related methods
TWI786554B (zh) * 2020-02-27 2022-12-11 台灣積體電路製造股份有限公司 疊對誤差量測方法及疊對誤差量測結構
CN111312691B (zh) * 2020-03-02 2021-03-09 长江存储科技有限责任公司 一种套刻对准标记结构、套刻对准测量方法及半导体器件
CN111580351B (zh) * 2020-05-29 2021-11-05 长江存储科技有限责任公司 一种套刻对准标记结构及相关方法和器件
CN112614803B (zh) * 2020-12-30 2023-01-31 合肥晶合集成电路股份有限公司 一种集成电路的制备方法
US11978640B2 (en) * 2021-04-09 2024-05-07 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing semiconductor devices
EP4202552B1 (en) 2021-12-24 2024-04-17 Imec VZW Method and structure for determining an overlay error
JP2023109004A (ja) * 2022-01-26 2023-08-07 キヤノン株式会社 マーク位置決定方法、リソグラフィ方法、露光装置および物品製造方法
CN115793413B (zh) * 2022-12-22 2024-06-18 上海铭锟半导体有限公司 基于对位差与双重光刻的超分辨率图案实现方法及装置
US20240219825A1 (en) * 2022-12-29 2024-07-04 Onto Innovation Inc. Overlay correction for advanced integrated-circuit devices
CN117311108B (zh) * 2023-11-30 2024-04-05 合肥晶合集成电路股份有限公司 套刻标记及其制备方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101059811B1 (ko) 2010-05-06 2011-08-26 삼성전자주식회사 마스크리스 노광 장치와 마스크리스 노광에서 오버레이를 위한 정렬 방법
US9360778B2 (en) 2012-03-02 2016-06-07 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for lithography patterning
US8837810B2 (en) 2012-03-27 2014-09-16 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for alignment in semiconductor device fabrication
US8703368B2 (en) 2012-07-16 2014-04-22 Taiwan Semiconductor Manufacturing Company, Ltd. Lithography process
US9442392B2 (en) 2012-12-17 2016-09-13 Taiwan Semiconductor Manufacturing Co., Ltd. Scanner overlay correction system and method
US9123583B2 (en) 2013-07-12 2015-09-01 Taiwan Semiconductor Manufacturing Co., Ltd. Overlay abnormality gating by Z data
TW201520702A (zh) 2013-11-19 2015-06-01 黃天興 對準誤差補償方法、系統，及圖案化方法
US10146141B2 (en) 2014-08-28 2018-12-04 Taiwan Semiconductor Manufacturing Company, Ltd. Lithography process and system with enhanced overlay quality
US9841687B2 (en) 2015-07-14 2017-12-12 Taiwan Semiconductor Manufacturing Co., Ltd. Synchronized integrated metrology for overlay-shift reduction
US10859924B2 (en) * 2017-11-15 2020-12-08 Taiwan Semiconductor Manufacturing Co., Ltd. Method for manufacturing semiconductor device and system for performing the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI853160B (zh) * 2020-12-30 2024-08-21 美商科磊股份有限公司 用於製造積體電路之方法及系統
TWI866641B (zh) * 2022-12-23 2024-12-11 南韓商三星電子股份有限公司 半導體元件以及其製造方法

Also Published As

Publication number Publication date
CN109786221A (zh) 2019-05-21
US11392045B2 (en) 2022-07-19
US20190146357A1 (en) 2019-05-16
US10859924B2 (en) 2020-12-08
US20210088915A1 (en) 2021-03-25

Similar Documents

Publication Publication Date Title
US11392045B2 (en) Method for manufacturing semiconductor device and system for performing the same
US10146141B2 (en) Lithography process and system with enhanced overlay quality
US10514612B2 (en) Method and system for overlay control
US9709905B2 (en) System and method for dark field inspection
TWI719242B (zh) 半導體製造程序中的疊對量測及補償
CN104049468B (zh) 用于在半导体器件制造中实施光刻工艺的系统和方法
TW201824421A (zh) 疊對監測及控制方法
US10276375B2 (en) Assistant pattern for measuring critical dimension of main pattern in semiconductor manufacturing
CN107799451A (zh) 半导体加工中控制曲度以控制叠对的位置特定的应力调节
US5994030A (en) Pattern-forming method and lithographic system
TW201630093A (zh) 製造一半導體裝置的方法以及覆蓋校正單元
US9075313B2 (en) Multiple exposures in extreme ultraviolet lithography
US20190049849A1 (en) Wafer table chuck having a particle recess
TW201312286A (zh) 用於三維拓樸晶圓之微影模型
TW202401132A (zh) 製造光罩的方法
TW200304669A (en) Multi-exposure lithography method and system providing increased overlay accuracy
US20230008957A1 (en) Lithography focus control method
JP2007535173A (ja) リソグラフィシステム用の照明器の照明強度プロファイルを決定するデバイスおよび方法
KR102809171B1 (ko) 포토 마스크의 제조 방법 및 반도체 장치의 제조 방법
CN116203803A (zh) 用于光学邻近校正的方法和制造半导体器件的方法
US20240222201A1 (en) Method of manufacturing semiconductor device
TW202514275A (zh) 半導體裝置與積體電路製造系統及其操作方法