[go: up one dir, main page]

TW201925771A - 測試系統、測試介面板、半導體裝置及其製造方法 - Google Patents

測試系統、測試介面板、半導體裝置及其製造方法 Download PDF

Info

Publication number
TW201925771A
TW201925771A TW107134990A TW107134990A TW201925771A TW 201925771 A TW201925771 A TW 201925771A TW 107134990 A TW107134990 A TW 107134990A TW 107134990 A TW107134990 A TW 107134990A TW 201925771 A TW201925771 A TW 201925771A
Authority
TW
Taiwan
Prior art keywords
test
voltage
device under
interface panel
under test
Prior art date
Application number
TW107134990A
Other languages
English (en)
Inventor
柳鍾雲
黃大夏
閔永基
朴洙龍
金鍾國
Original Assignee
南韓商三星電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商三星電子股份有限公司 filed Critical 南韓商三星電子股份有限公司
Publication of TW201925771A publication Critical patent/TW201925771A/zh

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31905—Interface with the device under test [DUT], e.g. arrangements between the test head and the DUT, mechanical aspects, fixture
    • H10P74/207—
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/025—General constructional details concerning dedicated user interfaces, e.g. GUI, or dedicated keyboards
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2834—Automated test systems [ATE]; using microprocessors or computers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2863—Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
    • G01R31/2879—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to electrical aspects, e.g. to voltage or current supply or stimuli or to electrical loads
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31721—Power aspects, e.g. power supplies for test circuits, power saving during test
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C29/56016—Apparatus features
    • H10P74/277—
    • H10W72/20—
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433—Sockets for IC's or transistors
    • G01R1/0441—Details
    • G01R1/0466—Details concerning contact pieces or mechanical details, e.g. hinges or cams; Shielding
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0403—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals during or with feedback to manufacture
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C2029/5602—Interface to device under test

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Environmental & Geological Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Human Computer Interaction (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Power Engineering (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Automation & Control Theory (AREA)

Abstract

一種測試系統包括：自動測試設備，被配置成對受測試裝置進行測試；以及測試介面板，被配置成量測基於從所述自動測試設備供應的第一電壓而施加至所述受測試裝置的第二電壓。所述測試介面板包括感測佈線，所述感測佈線被配置成將量測到的所述第二電壓傳送至所述自動測試設備。所述第二電壓是在所述受測試裝置的內部位置處量測到。

Description

測試界面板以及包含該測試界面板的系統
本文所述的本發明概念的示例性實施例是有關於一種電子裝置，且更具體而言，是有關於一種對半導體裝置的電性特性進行測試的測試裝置。
隨著半導體裝置的效能及整合度提高，用於實作電子裝置的半導體裝置的類型已變得多樣化。因此，用於連接自動測試設備（automatic test equipment，ATE）與受測試裝置（device under test，DUT）的測試介面板的設計正變得更加複雜。
自動測試設備可將測試型樣（test pattern）輸入至受測試裝置，可因應於所述輸入而從受測試裝置接收輸出訊號，且可將對應於所接收輸出訊號的值與預期值進行比較，以對受測試裝置進行測試。
當自動測試設備輸出測試型樣時，若未向受測試裝置供應準確的驅動電壓，則對受測試裝置執行的測試操作的準確度可降低。
本發明概念的示例性實施例提供一種測試介面板及一種對受測試裝置（DUT）施加準確的驅動電壓，藉此改良測試準確度的系統。
根據本發明概念的示例性實施例，一種測試系統包括：自動測試設備，被配置成對受測試裝置進行測試；以及測試介面板，被配置成量測基於從所述自動測試設備供應的第一電壓而施加至所述受測試裝置的第二電壓。所述測試介面板包括感測佈線，所述感測佈線被配置成將量測到的所述第二電壓傳送至所述自動測試設備。所述第二電壓是在所述受測試裝置的內部位置處量測到。
根據本發明概念的示例性實施例，一種連接至受測試裝置的測試介面板包括：電源平面，從自動測試設備接收第一電壓；以及感測佈線，量測經由所述電源平面施加至所述受測試裝置的第二電壓。所述感測佈線連接至所述受測試裝置的內部位置。
根據本發明概念的示例性實施例，一種半導體裝置包括電壓端子，所述電壓端子從測試介面板接收驅動電壓。所述半導體裝置連接至所述測試介面板，且所述測試介面板量測所述半導體裝置的電性特性。所述半導體裝置更包括：接地端子，從所述測試介面板接收接地電壓；資料端子，從所述測試介面板接收資料；以及感測端子，量測所施加的所述驅動電壓。所述感測端子設置於所述半導體裝置的表面上且連接至所述測試介面板的感測佈線。所述感測佈線連接至設置於所述半導體裝置的內部位置處的感測點，且所述驅動電壓是在所述感測點處量測到。
根據本發明概念的示例性實施例，一種製造半導體裝置的方法包括：將所述半導體裝置作為晶圓或封裝的一部分來形成；以及對所述半導體裝置進行測試。所述對所述半導體裝置進行測試是使用自動測試設備及測試介面板來執行，所述自動測試設備被配置成對所述半導體裝置進行測試，所述測試介面板被配置成量測基於從所述自動測試設備供應的第一電壓而施加至所述半導體裝置的第二電壓。所述測試介面板包括感測佈線，所述感測佈線被配置成將量測到的所述第二電壓傳送至所述自動測試設備。所述第二電壓是在所述半導體裝置的內部位置處量測到。
在下文中，將參照附圖更全面地闡述本發明概念的示例性實施例。在所有附圖中，相同的參考編號可指代相同的元件。
應理解，用語「第一」、「第二」、「第三」等在本文中僅用於將一個元件與另一元件區分開，且所述元件不受該些用語限制。因此，示例性實施例中的「第一」元件可被闡述為另一示例性實施例中的「第二」元件。
按照本發明概念的領域中的傳統，依據功能區塊、單元及/或模組來闡述並在圖式中示出各示例性實施例。熟習此項技術者應瞭解，該些區塊、單元及/或模組是藉由可使用基於半導體的製作技術或其他製造技術而形成的電子（或光學）電路（例如邏輯電路、離散組件、微處理器、硬佈線電路（hard-wired circuit）、記憶體元件、佈線連接線等）來實體地實作。
圖1是根據本發明概念示例性實施例的測試介面板的立體圖。
測試介面板100可用於在受測試裝置（DUT）10與自動測試設備（ATE）之間進行界面操作，以對受測試裝置10進行測試。
受測試裝置10可經由測試介面板100連接至自動測試設備。
在示例性實施例中，自動測試設備是將測試型樣輸入至受測試裝置10、從受測試裝置10接收輸出訊號並將對應於所接收輸出訊號的值與預期值進行比較以對受測試裝置10進行測試的電路。以下會更詳細地闡述自動測試設備。
在示例性實施例中，受測試裝置10包括電路元件。所述電路元件可例如是藉由半導體製造製程而形成。在示例性實施例中，受測試裝置10可例如包括揮發性記憶體裝置。揮發性記憶體裝置可例如包括靜態隨機存取記憶體（static random access memory，SRAM）、動態隨機存取記憶體（dynamic RAM，DRAM）、同步動態隨機存取記憶體（synchronous DRAM，SDRAM）等。
在示例性實施例中，受測試裝置10可例如包括非揮發性記憶體裝置。非揮發性記憶體裝置可例如包括唯讀記憶體（read only memory，ROM）、可程式化唯讀記憶體（programmable ROM，PROM）、電可程式化唯讀記憶體（electrically programmable ROM，EPROM）、電可抹除可程式化唯讀記憶體（electrically erasable and programmable ROM，EEPROM）、快閃記憶體、相變隨機存取記憶體（phase-change RAM，PRAM）、磁性隨機存取記憶體（magnetic RAM，MRAM）、電阻性隨機存取記憶體（resistive RAM，RRAM）、鐵電性隨機存取記憶體（ferroelectric RAM，FRAM）等。
受測試裝置10可例如包括非記憶體裝置，例如微處理器、控制器、邏輯電路等。受測試裝置10可例如包括其中整合有邏輯電路及記憶體電路的系統半導體裝置，例如大型積體（large scale integration，LSI）裝置。受測試裝置10可例如是應用處理器（application processor，AP）。
在示例性實施例中，受測試裝置10可為處於在執行封裝製程之前發生的晶圓階段的半導體裝置。舉例而言，受測試裝置10可為藉由利用切分製程（dicing process）對其中形成有半導體電路的半導體晶圓進行分割而獲得的半導體晶粒。在此種情形中，測試介面板100可為對半導體晶粒進行測試的探針卡，且測試介面板100的接墊132可呈針的形狀。
在示例性實施例中，受測試裝置10可為其中封裝有半導體晶粒的半導體封裝。受測試裝置10可呈其中多個同質（homogeneous）半導體封裝或多個異質（heterogeneous）半導體封裝被整合至一個封裝中的積體封裝（integrated package）的形式。舉例而言，受測試裝置10可為精細球柵陣列半導體（fine ball grid array semiconductor，FBGA）。在此種情形中，測試介面板100可為高精度定位板（hi-fix board），且測試介面板100的接墊132可呈插座（socket）的形狀。另外，在此種情形中，半導體封裝可被裝載至插座上，且半導體封裝的各端子12可分別經由插座中所包含的接墊而電性連接至測試介面板100的接墊132。插座可為測試介面板100與受測試裝置10之間的連接媒介。插座可為具有有限壽命的元件，且對受測試裝置10執行的測試過程的準確度可隨著插座的接觸電阻增大而降低。將參照圖4更詳細地對此進行說明。
在示例性實施例中，受測試裝置10包括用於與測試介面板100連接的多個端子12。在示例性實施例中，端子12包括至少一個電源端子14、至少一個接地端子16及至少一個資料端子18。端子12的類型及數量可依據經由端子12所接收的訊號而變化。
可經由電源端子14對受測試裝置10施加驅動電壓，且可經由接地端子16對受測試裝置10施加接地電壓。根據受測試裝置10的規格，驅動電壓可被稱為VDD、VDD1、VDD2等，且接地電壓可被稱為VSS、VSS1、VSS2、GND等。可經由資料端子18向受測試裝置10輸入或可經由資料端子18從受測試裝置10輸出例如命令、位址或輸入/輸出資料等的資料。在圖1所示的示例性實施例中，受測試裝置10包括四個電源端子14、四個接地端子16及十四個資料端子18。然而，本發明概念的示例性實施例並非僅限於此。
視受測試裝置10的形狀而定，端子12可具有各種形狀。舉例而言，在其中受測試裝置10呈半導體晶粒的形式的情形中，端子12可呈接觸接墊的形狀。在其中受測試裝置10呈半導體封裝的形狀的情形中，視封裝的類型而定，端子12可呈球、接墊、引線、接腳等的形式。舉例而言，在其中受測試裝置10是精細球柵陣列半導體的情形中，精細球柵陣列半導體的球形端子可連接（或接達）至測試介面板100的插座。
在示例性實施例中，測試介面板100包括基板110及控制器120。基板110包括在其中與受測試裝置10連接的連接區域130。在連接區域130中設置有與受測試裝置10的端子12對應的接墊132。在示例性實施例中，接墊132包括電源接墊134、接地接墊136及資料接墊138。接墊132的類型、數量及位置可依據受測試裝置10的對應端子12而變化。
在示例性實施例中，受測試裝置10可直接設置於連接區域130上或者可鄰近於連接區域130而設置，且受測試裝置10的電源端子14、接地端子16及資料端子18可分別電性連接至測試介面板100的對應電源接墊134、對應接地接墊136及對應資料接墊138。作為另一選擇，在示例性實施例中，受測試裝置10可如上所述被裝載至插座上，以安裝於連接區域130中，且受測試裝置10的電源端子14、接地端子16及資料端子18可經由插座中所包含的接墊分別電性連接至測試介面板100的對應電源接墊134、對應接地接墊136及對應資料接墊138。
圖1所示的示例性實施例示出測試介面板100用於測試一個受測試裝置10。然而，本發明概念的示例性實施例並非僅限於此。舉例而言，在示例性實施例中，測試介面板100可連接至多個受測試裝置10。
基板110可包括至少一個印刷電路板。舉例而言，基板110可包括多層式印刷電路板，所述多層式印刷電路板包括多個導電層，所述多個導電層中的每一者夾置於多個絕緣層之間。多個導電層中的一些導電層可包括電源平面112，且所述多個導電層中的其他導電層可包括接地平面114。
在示例性實施例中，電源平面112連接至電源接墊134，且接地平面114連接至接地接墊136。在示例性實施例中，電源平面112利用設置於電源平面112與電源接墊134之間的絕緣層以及穿透導電層的通孔接觸插塞（via contact plug）而連接至電源接墊134。在示例性實施例中，接地平面114利用設置於接地平面114與接地接墊136之間的絕緣層以及穿透導電層的通孔接觸插塞而連接至接地接墊136。
在示例性實施例中，控制器120經由電源平面112及接地平面114將驅動電壓及接地電壓供應至受測試裝置10。控制器120將驅動電壓供應至電源平面112，且將接地電壓供應至接地平面114。舉例而言，控制器120可利用主動元件（例如，電晶體、運算放大器等）將電源平面112與接地平面114之間的電位差維持於驅動電壓的位準下。在示例性實施例中，測試介面板100不包括控制器120。舉例而言，從自動測試設備供應的驅動電壓及接地電壓可在不經過控制器120的情況下被供應至電源平面112及接地平面114。
在示例性實施例中，測試介面板100更包括連接器140及連接至連接器140的佈線152。產生用於對受測試裝置10進行測試的測試序列的自動測試設備可連接至連接器140。一個整合型纜線可連接至連接器140，或者多個纜線可連接至連接器140。然而，在示例性實施例中，測試介面板100可被直接裝設於測試頭座（test header）中而無需連接器140，且測試頭座可電性連接至測試裝置。
在示例性實施例中，佈線152包括電源佈線154、接地佈線156及資料佈線158。電源佈線154及接地佈線156可將連接器140電性連接至控制器120。資料佈線158可將連接器140連接至資料接墊138。根據示例性實施例，資料佈線158並非連接至所有的資料接墊138，而是可僅電性連接至用於對受測試裝置10進行測試的資料接墊138。
在圖1所示的示例性實施例中，佈線152設置於基板110的上表面上。然而，本發明概念的示例性實施例並非僅限於此。舉例而言，可利用從基板110中所包含的導電層中選擇的至少一個導電層來實作佈線152。佈線152可利用通孔接觸插塞及資料接墊138而電性連接至設置於基板110的上表面上的控制器120。
圖2示出根據本發明概念示例性實施例的測試系統的概念圖。
在示例性實施例中，測試系統2000包括：自動測試設備2200，對受測試裝置10進行測試；以及測試介面板2400，將受測試裝置10連接至自動測試設備2200。
受測試裝置10可包括電源端子14、接地端子16及資料端子18。由於已參照圖1闡述了受測試裝置10，因此本文中不再予以贅述。
在示例性實施例中，測試介面板2400包括：資料輸入/輸出端子2420，用於與自動測試設備2200連接；回饋電壓輸出端子2440；電源輸入端子2460；以及接地輸入端子2480。在示例性實施例中，資料輸入/輸出端子2420、回饋電壓輸出端子2440、電源輸入端子2460及接地輸入端子2480構成圖1所示連接器140。
在示例性實施例中，測試介面板2400包括：電源平面2462，將驅動電壓提供至受測試裝置10的電源端子14；以及接地平面2482，將接地電壓提供至受測試裝置10。電源平面2462及接地平面2482可分別對應於圖1所示的電源平面112及接地平面114，且在圖2中被顯示為佈線。
自動測試設備2200可輸出用於對受測試裝置10進行測試的測試序列。在示例性實施例中，自動測試設備2200包括資料輸入/輸出通道（data input/output channel，DIOC）2220、回饋電壓通道（feedback voltage channel，FVC）2240、電源輸出通道（power output channel，PC）2260及地（ground，GND）2280。自動測試設備2200可更包括儲存指令的記憶體、以及執行所述指令以例如執行測試操作的處理器。在本文中，用語「自動測試設備」 與「自動測試設備電路」可互換地使用。
電源輸出通道2260可經由電源輸入端子2460將電壓供應至測試介面板2400。所供應的電壓可經由電源平面2462作為受測試裝置10的驅動電壓被施加。電源輸出通道2260可以較最大容許電流值（maximum allowable current value）小的電流量來供應電力。自動測試設備2200可包括經由電源輸出通道2260供應電壓的電源供應器。
地2280可經由測試介面板2400的接地輸入端子2480連接至接地平面2482。由於接地平面2482連接至受測試裝置10的接地端子16，因此自動測試設備2200、測試介面板2400及受測試裝置10可具有相同的接地電位。
在示例性實施例中，回饋電壓通道2240連接至測試介面板2400的回饋電壓輸出端子2440。測試介面板2400量測施加至受測試裝置10的驅動電壓，並經由回饋電壓輸出端子2440將量測到的驅動電壓傳送至自動測試設備2200。傳送至自動測試設備2200的驅動電壓被用作回饋電壓來對由電源輸出通道2260輸出的電壓進行調整。
施加至受測試裝置10的驅動電壓可能不同於經由電源輸入端子2460接收的電壓。出現此種情形是由於在經由電源輸入端子2460接收的電壓被傳送至受測試裝置10時因電阻而發生電壓降。所述電阻可例如包括由測試介面板2400中的佈線、平面等引起的電阻。舉例而言，所述電阻可包括插座的接觸電阻。因此，測試介面板2400可量測實際施加至受測試裝置10的驅動電壓，且可將量測到的驅動電壓傳送至自動測試設備2200。
在示例性實施例中，自動測試設備2200基於從測試介面板2400接收的驅動電壓來調整由電源輸出通道2260輸出的電壓。在示例性實施例中，自動測試設備2200調整由電源輸出通道2260輸出的電壓的位準，以使得施加至受測試裝置10的驅動電壓與參考電壓相同。參考電壓是指為了準確地對受測試裝置10的電性特性進行測試而應施加至受測試裝置10的驅動電壓。舉例而言，在示例性實施例中，若將不同於參考電壓的電壓作為驅動電壓施加至受測試裝置10，則可能不能準確地量測受測試裝置10的電性特性。舉例而言，在其中受測試裝置10是低功率雙倍資料速率（Low Power DDR，LPDDR）的情形中，參考電壓可為約1.1伏（V）。在下文中，為調整由自動測試設備2200輸出的電壓而量測到的驅動電壓被稱為回饋電壓。
在下文中，用於量測回饋電壓的位置被稱為感測點（sensing point）。在示例性實施例中，於感測點處量測到的回饋電壓經由感測佈線2442被傳送至自動測試設備2200。舉例而言，感測點可為將驅動電壓從電源平面2462供應至受測試裝置10的佈線與感測佈線2442的交叉點2444（參見圖2）。在示例性實施例中，感測佈線2442是感測點與回饋電壓輸出端子2440之間的佈線連接線。
在示例性實施例中，資料輸入/輸出通道2220經由測試介面板2400的資料輸入/輸出端子2420連接至受測試裝置10的資料端子18。自動測試設備2200可經由資料輸入/輸出通道2220輸出用於對受測試裝置10進行測試的測試序列，且可從受測試裝置10接收資料輸出。佈線2422可對應於圖1所示資料佈線158，且充當資料移動所經由的路徑。舉例而言，在其中受測試裝置10是動態隨機存取記憶體的情形中，自動測試設備2200可相對於所有記憶體單元而寫入參考資料型樣，且可讀取所寫入的參考資料型樣。
圖3是根據本發明概念示例性實施例的電壓控制器的電路圖。
在示例性實施例中，圖2所示自動測試設備2200包括電壓控制器3000，電壓控制器3000基於所接收的回饋電壓來調整由電源輸出通道2260輸出的電壓的位準。
在示例性實施例中，電壓控制器3000是基於參考電壓VREF 來調整供應至測試介面板（例如，圖2所示測試介面板2400）的電壓VDD的裝置。如上所述，參考電壓VREF 是為了準確地對受測試裝置10的電性特性進行測試而應施加至受測試裝置10的驅動電壓。在示例性實施例中，電壓控制器3000是與參照圖1所述的測試介面板100的控制器120不同的裝置。舉例而言，在示例性實施例中，電壓控制器3000是被置於自動測試設備2200內的裝置。
在示例性實施例中，電壓控制器3000包括例如運算放大器（OP_AMP）3200及電晶體（Trout）3400等主動元件。
在示例性實施例中，運算放大器3200包括被施加參考電壓VREF 的反相端子（-）及被施加驅動電壓VDD的非反相端子（+）。在示例性實施例中，施加至非反相端子（+）的驅動電壓VDD是以上參照圖2所述的回饋電壓。運算放大器3200可更包括輸出端子，所述輸出端子輸出控制訊號CTR。
在示例性實施例中，運算放大器3200經由輸出端子而輸出控制訊號CTR。根據示例性實施例，在其中驅動電壓VDD大於參考電壓VREF 的情形中，控制訊號CTR的電壓位準增大，且在其中驅動電壓VDD小於參考電壓VREF 的情形中，控制訊號CTR的電壓位準減小。
電晶體3400可例如是P通道金屬氧化物半導體場效電晶體（metal-oxide semiconductor field effect transistor，MOSFET），其包括被施加控制訊號CTR的控制端子、連接至電源POWER的第一端子及用於輸出驅動電壓VDD的第二端子。然而，電晶體3400並非僅限於P通道金屬氧化物半導體場效電晶體。舉例而言，在示例性實施例中，可藉由改變電壓控制器3000的電路配置而使用N通道金屬氧化物半導體場效電晶體或雙極接面電晶體（bipolar junction transistor，BJT）。
根據示例性實施例，當控制訊號CTR的電壓位準增大時，從電晶體TRout的第一端子流向第二端子的電流的量減小，且當控制訊號CTR的電壓位準減小時，從電晶體TRout的第一端子流向第二端子的電流的量增大。
在示例性實施例中，在其中驅動電壓VDD大於參考電壓VREF 的情形中，由於控制訊號CTR的電壓位準增大，因此從電晶體TRout 3400的第一端子流向電晶體TRout 3400的第二端子的電流的量減小。因此，由於供應至測試介面板（例如，圖2所示測試介面板2400）的電流的量減小，因此驅動電壓VDD的位準減小。
在示例性實施例中，在其中驅動電壓VDD小於參考電壓VREF 的情形中，由於控制訊號CTR的電壓位準減小，因此從電晶體TRout 3400的第一端子流向電晶體TRout 3400的第二端子的電流的量增大。因此，由於供應至測試介面板（例如，圖2所示測試介面板2400）的電流的量增大，因此驅動電壓VDD的位準增大。
因此，在示例性實施例中，電壓控制器3000藉由利用運算放大器3200及電晶體3400來調整電壓輸出而使施加至受測試裝置10的驅動電壓是參考電壓。
圖4示出根據本發明概念示例性實施例的測試系統的概念圖。
圖4所示測試系統4000是圖2所示測試系統2000的更詳細圖示。因此，可使用相同的參考編號，且本文中可不再對前面參照圖2所述的元件予以贅述。
在示例性實施例中，受測試裝置4200呈其中多個同質半導體封裝或多個異質半導體封裝被整合至一個封裝中的積體封裝的形式。舉例而言，受測試裝置4200可為精細球柵陣列半導體。受測試裝置4200可包括球形的電源端子、接地端子及資料端子。為方便說明，假設所示的所有端子4220均為電源端子。然而，各示例性實施例並非僅限於此。另外，為方便說明，所有端子4220均被示出為具有球形狀。然而，各示例性實施例並非僅限於此。
在示例性實施例中，受測試裝置4200經由插座4400連接至測試介面板2400。插座4400是在測試介面板2400與受測試裝置4200之間達成介面操作的元件。舉例而言，插座4400可由聚矽氧橡膠及導電粒子構成。插座4400的導電粒子可從受測試裝置4200接收電性訊號。
受測試裝置4200可被裝載至插座4400上。當被裝載時，插座4400中所包含的接墊連接至受測試裝置4200的端子4220。
在示例性實施例中，用於量測回饋電壓的感測點4444設置於電源平面2462與插座4400之間。在感測點4444處量測到的回饋電壓藉由感測佈線2442被傳送至回饋電壓輸出端子2440。因此，在示例性實施例中，測試介面板2400量測基於從自動測試設備2200供應的第一電壓（例如，驅動電壓VDD）而施加至受測試裝置4200的第二電壓（例如，回饋電壓），且感測佈線2442將量測到的第二電壓傳送至自動測試設備2200。第二電壓（例如，回饋電壓）是第一電壓（例如，驅動電壓VDD）因電阻（例如，插座4400的接觸電阻）而下降至的電壓。
在示例性實施例中，插座4400是具有有限壽命的電阻性元件。舉例而言，插座4400可具有接觸電阻。因此，在從電源平面2462輸出的驅動電壓經過插座4400時，可發生電壓降（例如，IR壓降）。在此種情形中，施加至受測試裝置4200的驅動電壓可小於在感測點4444處量測到的回饋電壓。因此，若感測點4444被置於電源平面2462與插座4400之間，則在量測到的回饋電壓與實際施加至受測試裝置4200的驅動電壓之間可出現差值且可量測此差值。
圖5示出根據本發明概念示例性實施例的測試系統的概念圖。
圖5所示測試系統5000與圖4所示測試系統4000的不同之處在於，用於量測回饋電壓的感測點5444設置於受測試裝置4200的內部。由於感測點5444處於受測試裝置4200的內部，因此可準確地量測施加至受測試裝置4200的驅動電壓。為方便說明，可使用相同的參考編號來表示前面所述的元件，且本文中可不再對前面所述的元件予以贅述。
測試介面板2400的感測佈線2442連接至位於受測試裝置4200的內部（例如，位於受測試裝置4200的內部位置處）的感測點5444。因此，可量測回饋電壓，因插座4400而引起的驅動電壓的電壓降被施加至所述回饋電壓。因此，自動測試設備2200可基於準確的回饋電壓來調整輸出電壓的位準。
在示例性實施例中，感測點位於受測試裝置的內部位置處，以使得感測點嵌置於（例如，完全嵌置於）受測試裝置內。舉例而言，在示例性實施例中，感測點完全被受測試裝置的表面環繞。舉例而言，在示例性實施例中，感測點完全被受測試裝置的上表面及下表面覆蓋且完全被受測試裝置的側表面覆蓋。
圖6示出根據本發明概念示例性實施例的測試系統的前視圖。
圖6所示測試系統6000表示圖5所示測試系統5000的一部分。
在示例性實施例中，測試介面板6400包括用於與受測試裝置6200連接的插座6600。從電壓平面6420輸出的驅動電壓經由插座6600被施加至受測試裝置6200。在示例性實施例中，受測試裝置6200呈半導體封裝的形式。
插座6600中所包含的接墊可電性連接至受測試裝置6200的端子6220。舉例而言，受測試裝置6200的端子6220可具有球形狀。如上所述，受測試裝置6200的端子6220可包括至少一個電源端子、至少一個接地端子及至少一個資料端子。為方便說明，假設所示的四個端子6220均為電源端子。然而，各示例性實施例並非僅限於此。
在示例性實施例中，用於量測施加至受測試裝置6200的驅動電壓的感測點6240被置於受測試裝置6200的內部。舉例而言，在示例性實施例中，感測點6240被置於通道6260上，通道6260用於合併分別從所述多個電源端子6220中的每一者接收的驅動電壓。在示例性實施例中，通道6260可被稱為VDD網（VDD Net）或電源網（Power Net），且是指具有電源屬性的通道。
在圖6所示的示例性實施例中，感測佈線6430經由所述四個端子6220中的一個端子連接至感測點6240。然而，各示例性實施例並非僅限於此。
圖7示出根據本發明概念示例性實施例的測試系統的前視圖。
測試系統7000與圖6所示測試系統6000的不同之處在於，受測試裝置7200包括單獨的用於與感測佈線6430連接的感測端子7240。在此種情形中，感測佈線6430經由感測端子7240連接至感測點7220。為方便說明，可使用相同的參考編號來表示前面所述的元件，且本文中可不再對前面所述的元件予以贅述。在示例性實施例中，感測端子7240設置於受測試裝置7200的表面上。感測端子7240可呈接墊的形式。然而，各示例性實施例並非僅限於此。
如上所述，受測試裝置可為半導體裝置。因此，各示例性實施例提供一種製造半導體裝置的方法，在所述方法中，所述半導體裝置是使用根據本文所述示例性實施例的測試系統來加以測試。舉例而言，在示例性實施例中，一種製造半導體裝置的方法包括將半導體裝置作為晶圓或封裝的一部分來形成並對所述半導體裝置進行測試。如本文所述，在示例性實施例中，對半導體裝置進行測試是使用自動測試設備及測試介面板來執行，所述自動測試設備被配置成對所述半導體裝置進行測試，所述測試介面板被配置成量測基於從自動測試設備供應的第一電壓而施加至半導體裝置的第二電壓。所述測試介面板包括感測佈線，所述感測佈線被配置成將量測到的第二電壓傳送至自動測試設備，且所述第二電壓是在半導體裝置的內部位置處量測到。
儘管已參照本發明概念的示例性實施例具體顯示及闡述了本發明概念，然而此項技術中具有通常知識者應理解，可在不背離由以下申請專利範圍界定的本發明概念的精神及範圍的條件下在形式及細節上對所述示例性實施例作出各種改變。
10、4200、6200、7200‧‧‧受測試裝置
12、4220、6220‧‧‧端子
14‧‧‧電源端子
16‧‧‧接地端子
18‧‧‧資料端子
100、2400、6400‧‧‧測試介面板
110‧‧‧基板
112、2462‧‧‧電源平面
114、2482‧‧‧接地平面
120‧‧‧控制器
130‧‧‧連接區域
132‧‧‧接墊
134‧‧‧電源接墊
136‧‧‧接地接墊
138‧‧‧資料接墊
140‧‧‧連接器
152、2422‧‧‧佈線
154‧‧‧電源佈線
156‧‧‧接地佈線
158‧‧‧資料佈線
2000、4000、5000、6000、7000‧‧‧測試系統
2200‧‧‧自動測試設備
2220、DIOC‧‧‧資料輸入/輸出通道
2240、FVC‧‧‧回饋電壓通道
2260、PC‧‧‧電源輸出通道
2280、GND‧‧‧地
2420‧‧‧資料輸入/輸出端子
2440‧‧‧回饋電壓輸出端子
2442‧‧‧感測佈線
2444‧‧‧交叉點
2460‧‧‧電源輸入端子
2480‧‧‧接地輸入端子
3000‧‧‧電壓控制器
3200、OP_AMP‧‧‧運算放大器
3400、TRout‧‧‧電晶體
4400、6600‧‧‧插座
4444、5444、6240、7220‧‧‧感測點
6260‧‧‧通道
6420‧‧‧電壓平面
6430‧‧‧感測佈線
7240‧‧‧感測端子
CTR‧‧‧控制訊號
POWER‧‧‧電源
VDD‧‧‧驅動電壓/電壓
VREF‧‧‧參考電壓
VSS‧‧‧接地電壓
藉由參照附圖詳細地闡述各示例性實施例，本發明概念的以上及其他特徵將變得更加顯而易見，附圖中：
圖1是根據本發明概念示例性實施例的測試介面板的立體圖。
圖2示出根據本發明概念示例性實施例的測試系統的概念圖。
圖3是根據本發明概念示例性實施例的電壓控制器的電路圖。
圖4示出根據本發明概念示例性實施例的測試系統的概念圖。
圖5示出根據本發明概念示例性實施例的測試系統的概念圖。
圖6示出根據本發明概念示例性實施例的測試系統的概念圖。
圖7示出根據本發明概念示例性實施例的測試系統的概念圖。

Claims (23)

  1. 一種測試系統，包括： 自動測試設備，被配置成對受測試裝置進行測試；以及 測試介面板，被配置成量測基於從所述自動測試設備供應的第一電壓而施加至所述受測試裝置的第二電壓， 其中所述測試介面板包括感測佈線，所述感測佈線被配置成將量測到的所述第二電壓傳送至所述自動測試設備， 其中所述第二電壓是在所述受測試裝置的內部位置處量測到。
  2. 如申請專利範圍第1項所述的測試系統，其中所述測試介面板更包括： 回饋電壓輸出端子，被配置成將量測到的所述第二電壓傳送至所述自動測試設備， 其中所述感測佈線設置於所述受測試裝置的所述內部位置處的感測點與所述回饋電壓輸出端子之間並連接所述感測點與所述回饋電壓輸出端子， 其中所述感測點對應於用於量測所述第二電壓的所述內部位置。
  3. 如申請專利範圍第2項所述的測試系統，其中所述受測試裝置包括： 第一電源端子； 第二電源端子；以及 通道，被配置成合併從所述第一電源端子接收的電壓與從所述第二電源端子接收的電壓， 其中所述感測點設置於所述通道上，且所述感測佈線經由所述受測試裝置的第三電源端子連接至所述感測點。
  4. 如申請專利範圍第1項所述的測試系統，其中所述自動測試設備被配置成將所述第一電壓供應至所述測試介面板，且所述第二電壓是所述第一電壓因電阻而下降至的電壓。
  5. 如申請專利範圍第4項所述的測試系統，其中所述測試介面板更包括： 插座，被配置成連接至所述受測試裝置，其中所述電阻是所述插座的接觸電阻。
  6. 如申請專利範圍第5項所述的測試系統，其中所述受測試裝置是包括多個球形端子的精細球柵陣列（FBGA）半導體，所述多個球形端子被配置成連接至所述插座。
  7. 如申請專利範圍第5項所述的測試系統，其中所述插座包含導電粒子，且所述導電粒子從所述受測試裝置接收電性訊號。
  8. 如申請專利範圍第4項所述的測試系統，其中所述第一電壓是經由所述自動測試設備的電源輸出通道被供應至所述測試介面板。
  9. 如申請專利範圍第4項所述的測試系統，其中所述自動測試設備被配置成基於量測到的所述第二電壓來調整所述第一電壓，且將調整後的所述第一電壓供應至所述測試介面板。
  10. 如申請專利範圍第9項所述的測試系統，其中調整後的所述第一電壓是參考電壓，且所述參考電壓是為對所述受測試裝置的電性特性進行測試而施加至所述受測試裝置的驅動電壓。
  11. 如申請專利範圍第1項所述的測試系統，其中所述測試介面板更包括： 電源平面，電性連接至所述受測試裝置的電源端子， 其中所述電源平面將所述第二電壓施加至所述受測試裝置。
  12. 如申請專利範圍第1項所述的測試系統，其中所述測試介面板更包括： 接地平面，電性連接至所述受測試裝置的接地端子， 其中所述接地平面將接地電壓施加至所述受測試裝置。
  13. 如申請專利範圍第1項所述的測試系統，其中所述測試介面板更包括： 資料佈線，連接至所述受測試裝置的資料輸入/輸出端子， 其中所述資料佈線在所述測試介面板與所述自動測試設備之間傳輸資料輸入訊號及資料輸出訊號。
  14. 一種連接至受測試裝置的測試介面板，包括： 電源平面，從自動測試設備接收第一電壓；以及 感測佈線，量測經由所述電源平面施加至所述受測試裝置的第二電壓， 其中所述感測佈線連接至所述受測試裝置的內部位置。
  15. 如申請專利範圍第14項所述的測試介面板，其中所述感測佈線將設置於所述受測試裝置的所述內部位置處的感測點連接至通道，所述第二電壓是在所述感測點處量測到，且所述測試介面板經由所述通道將量測到的所述第二電壓傳送至所述自動測試設備。
  16. 如申請專利範圍第14項所述的測試介面板，其中所述第二電壓是所述第一電壓因電阻而下降至的電壓。
  17. 如申請專利範圍第16項所述的測試介面板，更包括： 插座，連接至所述受測試裝置，其中所述電阻是所述插座的接觸電阻。
  18. 如申請專利範圍第17項所述的測試介面板，其中所述受測試裝置包括多個球形端子，且所述插座連接至所述多個球形端子。
  19. 如申請專利範圍第17項所述的測試介面板，其中所述插座包含導電粒子，且所述導電粒子從所述受測試裝置接收電性訊號。
  20. 一種半導體裝置，包括： 電壓端子，從測試介面板接收驅動電壓， 其中所述半導體裝置連接至所述測試介面板，且所述測試介面板量測所述半導體裝置的電性特性； 接地端子，從所述測試介面板接收接地電壓； 資料端子，從所述測試介面板接收資料；以及 感測端子，量測所述驅動電壓， 其中所述感測端子設置於所述半導體裝置的表面上且連接至所述測試介面板的感測佈線， 其中所述感測佈線連接至設置於所述半導體裝置的內部位置處的感測點，且所述驅動電壓是在所述感測點處量測到。
  21. 一種製造半導體裝置的方法，包括： 將所述半導體裝置作為晶圓或封裝的一部分來形成；以及 對所述半導體裝置進行測試，其中 對所述半導體裝置進行測試是使用自動測試設備及測試介面板來執行，所述自動測試設備被配置成對所述半導體裝置進行測試，所述測試介面板被配置成量測基於從所述自動測試設備供應的第一電壓而施加至所述半導體裝置的第二電壓， 其中所述測試介面板包括感測佈線，所述感測佈線被配置成將量測到的所述第二電壓傳送至所述自動測試設備，且所述第二電壓是在所述半導體裝置的內部位置處量測到。
  22. 如申請專利範圍第21項所述的方法，其中對所述半導體裝置進行測試包括： 藉由所述自動測試設備基於量測到的所述第二電壓來調整所述第一電壓；以及 藉由所述自動測試設備將調整後的所述第一電壓供應至所述測試介面板。
  23. 如申請專利範圍第22項所述的方法，其中調整後的所述第一電壓是參考電壓，且所述參考電壓是為對所述半導體裝置的電性特性進行測試而施加至所述半導體裝置的驅動電壓。
TW107134990A 2017-11-30 2018-10-03 測試系統、測試介面板、半導體裝置及其製造方法 TW201925771A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2017-0163364 2017-11-30
KR1020170163364A KR20190064080A (ko) 2017-11-30 2017-11-30 테스트 인터페이스 보드 및 이를 포함하는 시스템

Publications (1)

Publication Number Publication Date
TW201925771A true TW201925771A (zh) 2019-07-01

Family

ID=66634543

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107134990A TW201925771A (zh) 2017-11-30 2018-10-03 測試系統、測試介面板、半導體裝置及其製造方法

Country Status (3)

Country Link
US (1) US20190164851A1 (zh)
KR (1) KR20190064080A (zh)
TW (1) TW201925771A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI748431B (zh) * 2020-04-30 2021-12-01 伊士博國際商業股份有限公司 具有子系統之老化板
CN114822672A (zh) * 2021-01-21 2022-07-29 南亚科技股份有限公司 测试系统以及测试方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11056351B2 (en) * 2018-08-31 2021-07-06 Synaptics Incorporated Process monitor for wafer thinning
US12025663B2 (en) * 2019-12-16 2024-07-02 Celerint, Llc Method for semiconductor device interface circuitry functionality and compliance testing
KR102856263B1 (ko) * 2020-02-25 2025-09-05 에스케이하이닉스 주식회사 테스트 시스템 및 그의 구동 방법
KR102738205B1 (ko) * 2020-03-13 2024-12-03 삼성전자주식회사 회로 테스트 장치
US11626184B2 (en) * 2020-05-04 2023-04-11 Nanya Technology Corporation Apparatus for testing semiconductor device and method of testing thereof
US12266416B2 (en) * 2021-01-25 2025-04-01 Changxin Memory Technologies, Inc. Test board
KR102806179B1 (ko) * 2021-06-21 2025-05-13 세명대학교 산학협력단 Ic소켓 검사용 다중채널 측정 시스템 및 그 다중채널 측정방법
US20230378023A1 (en) * 2022-05-20 2023-11-23 Texas Instruments Incorporated Thermal test chip with stackable metal based heater and sensor
CN116821045B (zh) * 2023-08-28 2023-11-14 悦芯科技股份有限公司 一种用于512dut存储器器件测试的板卡结构
KR102890084B1 (ko) * 2023-12-12 2025-11-24 주식회사 엑시콘 반도체 디바이스 테스트 장치 및 테스트 방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7508228B2 (en) * 2004-12-21 2009-03-24 Teradyne, Inc. Method and system for monitoring test signals for semiconductor devices
US7737715B2 (en) * 2006-07-31 2010-06-15 Marvell Israel (M.I.S.L) Ltd. Compensation for voltage drop in automatic test equipment
US20090063085A1 (en) * 2007-09-05 2009-03-05 Teradyne,Inc. Pmu testing via a pe stage
JP2009204329A (ja) * 2008-02-26 2009-09-10 Nec Electronics Corp 回路ボード検査システム及び検査方法
KR102083488B1 (ko) * 2013-09-12 2020-03-02 삼성전자 주식회사 테스트 인터페이스 보드 및 이를 포함하는 테스트 시스템
US10060968B2 (en) * 2016-08-26 2018-08-28 Teradyne, Inc. Combining current sourced by channels of automatic test equipment

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI748431B (zh) * 2020-04-30 2021-12-01 伊士博國際商業股份有限公司 具有子系統之老化板
CN114822672A (zh) * 2021-01-21 2022-07-29 南亚科技股份有限公司 测试系统以及测试方法
TWI786663B (zh) * 2021-01-21 2022-12-11 南亞科技股份有限公司 測試系統以及測試方法
US11598806B2 (en) 2021-01-21 2023-03-07 Nanya Technology Corporation Test apparatus and test method to a memory device
CN114822672B (zh) * 2021-01-21 2025-05-02 南亚科技股份有限公司 测试系统以及测试方法

Also Published As

Publication number Publication date
US20190164851A1 (en) 2019-05-30
KR20190064080A (ko) 2019-06-10

Similar Documents

Publication Publication Date Title
TW201925771A (zh) 測試系統、測試介面板、半導體裝置及其製造方法
US12203980B2 (en) Wafer level methods of testing semiconductor devices using internally-generated test enable signals
US6117693A (en) System for fabricating and testing assemblies containing wire bonded semiconductor dice
CN1926439B (zh) 用于减少老化期间的温度差异的系统和方法
US9515001B2 (en) Semiconductor device having potential monitoring terminal to monitor potential of power-supply line
US9513333B2 (en) Test interface board and test system including the same
US8971099B1 (en) Method of measuring threshold voltage of MOS transistor in SRAM array
US20170023633A1 (en) Test board and test system including the same
US9928925B1 (en) Multi-chip non-volatile semiconductor memory package including heater and sensor elements
JP2006518532A5 (zh)
CN1751357A (zh) 具有可变刷新控制的存储器及其可变刷新控制方法
CN115762618A (zh) 包括硅通孔测试装置的半导体装置及其操作方法
CN114076851B (zh) 用于检测tsv的寄生电容的测试电路
TWI829657B (zh) 半導體裝置測試系統
US7161368B2 (en) Semiconductor component with internal heating
US9685422B2 (en) Semiconductor package device
US12494406B2 (en) Semiconductor package and method of providing surface temperature of semiconductor package
TWI735915B (zh) 與面向受測裝置側之光源整合的晶圓探針卡及製造方法
JP2021128954A (ja) 試験装置
KR20210021889A (ko) 프로브 카드, 반도체 소자 제조 시스템 및 반도체 소자 제조 방법
US20240353442A1 (en) Probe card and semiconductor device inspection system including the same
JP2007192639A (ja) 半導体チップおよび半導体装置
JP2011021939A (ja) 半導体装置および半導体装置の試験用ボード
KR20020067325A (ko) 직류 레벨 모니터링이 가능한 반도체 장치 및 그 팩키징방법
KR20100030363A (ko) 반도체 소자의 테스트 장치