[go: up one dir, main page]

TW201911558A - 包括以軸向配置的三維半導體結構之光電裝置 - Google Patents

包括以軸向配置的三維半導體結構之光電裝置 Download PDF

Info

Publication number
TW201911558A
TW201911558A TW107122484A TW107122484A TW201911558A TW 201911558 A TW201911558 A TW 201911558A TW 107122484 A TW107122484 A TW 107122484A TW 107122484 A TW107122484 A TW 107122484A TW 201911558 A TW201911558 A TW 201911558A
Authority
TW
Taiwan
Prior art keywords
conductive layer
dimensional semiconductor
semiconductor element
layer
conductive
Prior art date
Application number
TW107122484A
Other languages
English (en)
Other versions
TWI775886B (zh
Inventor
艾瑞克 普爾基耶
Original Assignee
法商艾勒迪亞公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 法商艾勒迪亞公司 filed Critical 法商艾勒迪亞公司
Publication of TW201911558A publication Critical patent/TW201911558A/zh
Application granted granted Critical
Publication of TWI775886B publication Critical patent/TWI775886B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H29/00—Integrated devices, or assemblies of multiple devices, comprising at least one light-emitting semiconductor element covered by group H10H20/00
    • H10H29/10—Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00
    • H10H29/14—Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00 comprising multiple light-emitting semiconductor components
    • H10H29/142—Two-dimensional arrangements, e.g. asymmetric LED layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/10—Semiconductor bodies
    • H10F77/14—Shape of semiconductor bodies; Shapes, relative sizes or dispositions of semiconductor regions within semiconductor bodies
    • H10F77/143—Shape of semiconductor bodies; Shapes, relative sizes or dispositions of semiconductor regions within semiconductor bodies comprising quantum structures
    • H10F77/1437—Quantum wires or nanorods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/018—Bonding of wafers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/811—Bodies having quantum effect structures or superlattices, e.g. tunnel junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/813—Bodies having a plurality of light-emitting regions, e.g. multi-junction LEDs or light-emitting devices having photoluminescent regions within the bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/817—Bodies characterised by the crystal structures or orientations, e.g. polycrystalline, amorphous or porous
    • H10H20/818—Bodies characterised by the crystal structures or orientations, e.g. polycrystalline, amorphous or porous within the light-emitting regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/819—Bodies characterised by their shape, e.g. curved or truncated substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/857—Interconnections, e.g. lead-frames, bond wires or solder balls
    • H10W90/00—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/036—Manufacture or treatment of packages
    • H10H20/0364—Manufacture or treatment of packages of interconnections

Landscapes

  • Led Devices (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Nanotechnology (AREA)
  • Materials Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Recrystallisation Techniques (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Lasers (AREA)
  • Led Device Packages (AREA)

Abstract

本發明涉及光電裝置(10)，光電裝置(10)包含接合至第二電子電路(14)的第一光電電路(12)。第二電子電路(14)包含導電墊(62)。對於每個畫素，第一光電電路包含： 在第一導電層上方延伸並且具有相同的高度(H)的至少第一及第二三維半導體元件(20、22)； 位於第一半導體元件上並且能夠發射或接收第一電磁輻射的第一活性區域； 位於第二半導體元件上並且能夠發射或接收第二電磁輻射的第二活性區域；及 電耦合至導電墊(62)的第二、第三及第四導電層(42、44、48)，第二導電層、第三導電層及第四導電層分別耦合至第一活性區域、第二活性區域及第一導電層。

Description

包括以軸向配置的三維半導體結構之光電裝置
本專利申請案主張法國專利申請案第FR17/56161號之優先權權益，以引用方式併入本文。
本發明大致上關於包括奈米線(nanowire)或微米線(microwire)類型的三維半導體元件的光電裝置及其製造方法，更具體地，能夠顯示影像的光電裝置，特別是顯示螢幕或影像投影裝置。
影像之畫素對應於由光電裝置顯示或擷取的影像之單位元素。為了顯示彩色影像，光電裝置通常包括用於顯示影像之每個畫素的至少三個部件，亦稱為顯示子畫素(sub-pixel)，每個部件發射實質上為單色的光輻射（例如，紅色、綠色及藍色）。由三個顯示子畫素發射的輻射之疊加為觀看者提供對應於所顯示的影像之畫素的色彩感知。在這種情況下，由用以顯示影像之畫素的三個顯示子畫素形成的組件被稱為光電裝置之顯示畫素。
存在包括奈米線或微米線類型的三維半導體元件的光電裝置，其能夠形成所謂的三維發光二極體。發光二極體包括活性區域(active area)，活性區域為發光二極體之區域，其中由發光二極體供應的大部分電磁輻射從該區域發射。三維發光二極體可以所謂的徑向(radial)配置來形成，亦稱為核/殼配置，其中活性區域形成在三維半導體元件之周圍。三維發光二極體亦可以所謂的軸向(axial)配置來形成，其中活性區域不覆蓋三維半導體元件之周圍，而是本質上沿著縱向磊晶生長軸延伸。
以軸向配置的三維發光二極體之發射表面積小於以徑向配置的發光二極體之發射表面積，但具有由具更佳結晶品質的半導體材料製成的優點，因此提供更高的內部量子效率(quantum efficiency)，特別是由於半導體層之間的介面處的應力的更佳鬆弛(relaxation)。在由InGaN製成的量子井(quantum well)的情況下，以軸向配置的三維發光二極體因此能夠結合更多的銦以例如以紅色或綠色發射。
需要形成具有具減小的側向尺寸（特別是小於5 µm）的顯示畫素的光電裝置。然而，形成具有以軸向配置的三維發光二極體的上述光電裝置可能為困難的。將進一步期望光電裝置製造方法包括與製造包括平面發光二極體的光電裝置之方法相同的最多可能的步驟數，平面發光二極體其中發光二極體之活性區域形成在平面層上。
因此，實施例之目的為至少部分地克服先前所述的包括三維發光二極體的光電裝置之缺點。
實施例之另一個目的為使三維發光二極體處於軸向配置。
實施例之另一個目的為使光電裝置之顯示畫素之側向尺寸小於5 µm，優選地小於4 µm。
實施例之另一個目的為使在製造發光二極體之後製造光電裝置之方法之步驟與製造積體電路之CMOS電晶體之方法兼容。
因此，實施例提供光電裝置，光電裝置包括接合至第二電子電路的第一光電電路，第二電子電路包括導電墊，第一光電電路包括畫素，並且對於每個畫素包括： 第一導電層； 至少第一及第二三維半導體元件，其垂直於第一導電層延伸且與第一導電層接觸，並且具有與第一導電層垂直地量測的相同的高度； 第一活性區域，其位於第一三維半導體元件之與第一導電層相對的端部上，並且能夠發射或接收於第一波長下的第一電磁輻射； 第二活性區域，其位於第二三維半導體元件之與第一導電層相對的端部上，並且能夠發射或接收於第二波長下的第二電磁輻射，第二波長不同於第一波長；及 第二、第三及第四導電層，其電耦合至導電墊，第二導電層耦合至第一活性區域，第三導電層耦合至第二活性區域，第四導電層耦合至第一導電層。
根據實施例，與第一導電層接觸的每個第一半導體元件之直徑小於與第一電導層接觸的每個第二半導體元件之直徑。
根據實施例，第一三維半導體元件根據第一平均間距規則地分佈，第二三維半導體元件根據第二平均間距規則地分佈，第二平均間距不同於第一平均間距。
根據實施例，對於每個畫素，第一光電電路進一步包括： 至少第三三維半導體元件，其垂直於第一導電層延伸並且與第一導電層、第一三維半導體元件、第二三維半導體元件及第三三維半導體元件接觸，並且具有垂直於第一導電層量測的相同的高度； 第三活性區域，其位於第三三維半導體元件之與第一導電層相對的端部上，並且能夠發射或接收於第三波長下的電磁輻射，第三波長不同於第一波長及第二波長；及 第五導電層，其電耦合至導電墊中之一者且耦合至第三活性區域。
根據實施例，與第一導電層接觸的每個第二半導體元件之直徑小於與第一導電層接觸的每個第三半導體元件之直徑。
根據實施例，第三三維半導體元件根據第三平均間距規則地分佈，第三平均間距不同於第一平均間距及第二平均間距。
根據實施例，第一及第二活性區域包括單一量子井或多個量子井。
根據實施例，第一及第二三維半導體元件主要由選自包括以下的群組的半導體材料製成：III-V族化合物、II-VI族化合物或第IV族半導體或化合物。
根據實施例，第一及第二三維半導體元件具有線形(wire)、錐形(conical)或截頭圓錐形(frustoconical)。
根據實施例，平行於第一導電層量測的每個畫素之最大尺寸小於5 µm。
實施例亦提供製造如先前所界定的光電裝置之方法，包括以下連續步驟： (a) 形成第一光電電路；及(b) 藉由將第二導電層、第三導電層及第四導電層電耦合至導電墊，來將第一光電電路接合至第二電子電路。
根據實施例，步驟(a)包括以下連續步驟： (c) 在支撐件上同時形成第一及第二三維半導體元件；(d) 同時在第一三維半導體元件之與支撐件相對的端部上形成第一活性區域並且在第二三維半導體元件之與支撐件相對的端部上形成第二活性區域；(e) 形成第二、第三及第四導電層；(f) 移除支撐件；及(g) 形成第一導電層。
根據實施例，步驟(a)包括在步驟(c)與步驟(d)之間的以下步驟： (h) 在第一三維半導體元件之間及第二三維半導體元件之間形成電絕緣層； (i) 部分地蝕刻電絕緣層及第一三維半導體元件及第二三維半導體元件，使得第一三維半導體元件及第二三維半導體元件具有相同的高度。
根據實施例，方法進一步包括在步驟(f)與步驟(g)之間的以下步驟：在與第一及第二活性區域相對的側上蝕刻電絕緣層及第一三維半導體元件及第二三維半導體元件。
為了清楚起見，在各圖式中用相同的元件符號來標記相同的元件，且進一步，如通常在電子電路之表示中，各圖式未按比例繪製。此外，僅示出了有用於理解本說明書之那些元件，並將對其進行描述。特定而言，光電裝置之發光二極體之控制手段為熟知的並且將不描述。
在以下的描述中，當參照限定相對位置的用語時，如用語「頂部(top)」、「底部(bottom)」、「上(upper)」、「下(lower)」等，參照圖式之定向或處於正常的使用位置的光電裝置。除非另有說明，否則措辭「約」、「大約」及「在……的等級」意謂在10%內，優選地在5%內。
本申請案特別是關於包括三維元件的光電裝置，三維元件例如微米線、奈米線、錐形(conical)元件或截頭圓錐形(frustoconical)元件。特別是，錐形或截頭圓錐形元件可為圓(circular)錐形或截頭圓錐形元件或金字塔狀(pyramidal)錐形或截頭圓錐形元件。在以下描述中，特別描述包括微米線或奈米線的光電裝置的實施例。然而，上述實施例可實現於除了微米線或奈米線之外的三維元件，例如，錐形或截頭圓錐形三維元件。
用語「微米線」、「奈米線」、「錐形元件」或「截頭圓錐形元件」代表具有沿優選方向伸長的形狀的三維結構，且具有稱為次要尺寸的至少兩個尺寸，其在5 nm至2.5 µm的範圍中，優選地從50 nm至1 µm，而稱為主要尺寸的第三尺寸大於或等於最大次要尺寸的1倍，優選地大於或等於5倍。
在以下的描述中，用語「線」用以指「微米線」或「奈米線」。優選地，穿過剖面（在垂直於線之優選方向的平面中）之重心的線之中線(median line)實質上為直線的，並且在下文中稱為線之「軸(axis)」。在此，線直徑界定為與在剖面之位準處的線之周長相關聯的量。線直徑可為具有與線剖面相同的表面積的圓盤之直徑。局部直徑，此後亦稱為直徑，為沿著線軸在其給定高度處的線直徑。平均直徑為沿著線或其一部分的局部直徑之平均值，例如算術平均。
第1圖為由如先前所述的線形成的並且能夠發射電磁輻射的光電裝置10之局部簡化剖面視圖。根據實施例，提供光電裝置10，光電裝置10包括至少兩個積體電路12及14，亦稱為晶片(chip)。第一積體電路12包括發光二極體。第二積體電路14包括用以控制第一積體電路12之發光二極體的電子部件，特別是電晶體。第一積體電路12接合至第二積體電路，例如，藉由分子鍵結(molecular bonding)或藉由覆晶型(flip-chip-type)接合（特別是球形或微管(microtube)覆晶法）。第一積體電路12在以下的描述中稱為光電電路或光電晶片，第二積體電路14在以下的描述中稱為控制電路或控制晶片。
優選地，光電晶片12僅包括發光二極體及連接這些發光二極體的元件，控制晶片14包括控制光電晶片之發光二極體所需的所有電子部件。作為變化，除了發光二極體之外，光電晶片12亦可包括其他電子部件。
第1圖在其左手邊部分示出用於顯示畫素的光電晶片12之元件，該結構針對每個顯示畫素重複，並且在其右手邊部分示出與顯示畫素相鄰的元件，該等元件可為複數個顯示畫素所共用(common)。
光電晶片12在第1圖中從底部至頂部包括： 電絕緣層16，其至少部分地穿透由發光二極體發射的電磁輻射並且限定表面17； 導電層18，其至少部分地穿透由發光二極體發射的電磁輻射； 具有高度H及直徑D1的第一線20（示出三個第一線），具有高度H及直徑D2的第二線22（示出三個第二線），以及具有高度H及直徑D3的第三線24（示出三個第三線），第一線、第二線及第三線具有垂直於表面17的平行軸，從導電層18延伸並且與導電層18接觸，直徑D1小於直徑D2，直徑D2小於直徑D3； 在每個第一線20之與導電層18相對的端部處的第一頭部26，在每個第二線22之與導電層18相對的端部處的第二頭部28，以及在每個第三線24之與導電層18相對的端部處的第三頭部30； 線20、22、24之間的具第一電絕緣材料的電絕緣層32，電絕緣層32的厚度實質上等於沿著線軸量測的高度H與頭部26之尺寸之和； 具第二電絕緣材料的電絕緣層34，第二電絕緣材料可與第一絕緣材料不同或與第一絕緣材料相同，電絕緣層34圍繞第一絕緣層32延伸並且具有與絕緣層32相同的厚度； 開口36，其跨絕緣層34之整個厚度延伸穿過絕緣層34； 導電層38，其在開口36中延伸並且與導電層18接觸； 導電材料之分離的部分40，其在絕緣層32、絕緣層34、導電層38及從絕緣層32突出的頭部26、頭部28及頭部30之部分上，並且特別是與從絕緣層32突出的頭部26、頭部28及頭部30之部分接觸； 不同的導電層42、44、46、48，導電層42與第一頭部26接觸，導電層44與第二頭部28接觸，導電層46與第三頭部30接觸，以及導電層48與導電層38接觸； 電絕緣層50，其覆蓋導電層42、44、46及48並且在導電層42、44、46及48之間延伸，並且限定表面51，優選地實質上為平面的；及 能夠具有多層結構的導電墊52、54、56、58，其延伸穿過絕緣層50並且與表面51齊平，導電墊52與導電層42接觸，導電墊54與導電層44接觸，導電墊56與導電層46接觸，以及導電墊58與導電層48接觸。
控制晶片14特定而言在光電晶片12之側面上包括限定表面61的電絕緣層60，表面61優選地實質上為平面的，導電墊62與表面61齊平，導電墊62電耦合至導電墊52、54、56、58。在控制晶片14藉由分子鍵結接合至光電晶片12的情況下，導電墊62可與導電墊52、54、56、58接觸。在控制晶片14藉由覆晶型接合接合至光電晶片12的情況下，焊球或微管可插入導電墊62與導電墊52、54、56、58之間。
第2圖至第8圖為頭部26之實施例之詳細視圖。頭部28及30可具有與頭部26之結構類似的結構。
在第2圖中，頭部26從線20沿著線20之軸Δ連續地包括： 半導體部分64，其具有與線20相同的材料並摻雜有第一導電類型，例如N型； 活性區域66；及 具第二導電類型的經摻雜半導體部分68，例如P型。
未示出的鈍化層(passivation layer)可存在於活性區域66之側面及半導體部分64、68之側面上。
由每個線20、22、24及相關的頭部26、28、30形成的組件形成以軸向配置的線形基本發光二極體。頭部26、28、30特別包括活性區域66，活性區域66為由發光二極體傳遞的大部分電磁輻射從其發射的層。根據實例，活性區域66可包括限制手段，如多個量子井。
由於活性區域66本質上塗佈半導體部分64之表面65（表面65實質上正交於軸Δ）並且沿著軸Δ延伸，因此發光二極體被稱為以軸向配置。此外，半導體部分68本質上塗佈活性區域66之上表面67（上表面67實質上正交於軸Δ）並且沿著軸Δ延伸。
在第2圖示出的實施例中，頭部26之剖面面積隨著與線20的距離增加而增加，並且相鄰的發光二極體之半導體部分68為區別的。根據另一個實施例，相鄰發光二極體之半導體部分68可合併。
第3圖為類似於第2圖的另一個實施例之視圖，其中頭部26之剖面面積實質上恆定。
第4圖為類似於第2圖的另一個實施例之視圖，其中頭部26之剖面面積隨著與線20的距離增加而增加，然後維持實質上恆定，活性區域66位於頭部26之恆定剖面面積之部分之位準處。
第5圖為類似於第4圖的另一個實施例之視圖，其中頭部26之剖面面積隨著與線20的距離增加而增加，然後維持實質上恆定，活性區域66位於頭部26之恆定剖面面積之部分之位準處。
第6圖為類似於第2圖的另一個實施例之視圖，其中頭部26之剖面面積對於半導體部分64及活性區域66為實質上恆定，並且對於半導體部分68為隨著與線20的距離增加而增加。
根據實施例，每個顯示畫素Pix包括至少兩種類型的發光二極體。根據實施例，第一類型的發光二極體，例如包括線20及頭部26，能夠發射於第一波長下的第一輻射，第二類型的發光二極體，例如包括線22及頭部28，能夠發射於第二波長下的第二輻射。根據實施例，每個顯示畫素Pix包括至少三種類型的發光二極體，第三類型的發光二極體，例如包括線24及頭部30，能夠發射於第三波長下的第三輻射。第一波長、第二波長與第三波長可不同。
根據實施例，特別是在半導體部分64之表面65僅對應於結晶面(crystallographic plane) C的情況下，當活性區域66所在的線20、22、24之直徑減小時，由活性區域66發射的輻射之波長增加。根據實施例，第三波長對應於藍光並且在從430 nm至490 nm的範圍內。根據實施例，第二波長對應於綠光並且在從510 nm至570 nm的範圍內。根據實施例，第一波長對應於紅光並且在從600 nm至720 nm的範圍內。此為令人驚訝的，因為通常揭示的是，當活性區域66在半極性的結晶面上生長時，當活性區域66所在的線之直徑增加時，由活性區域發射的輻射之波長增加。
根據實施例，每個顯示畫素Pix包括第四類型的發光二極體，第四類型的發光二極體能夠發射於第四波長下的第四輻射。第一波長、第二波長、第三波長及第四波長可不同。根據實施例，第四波長對應於黃光並且在從570 nm至600 nm的範圍中。
對於每個顯示畫素，具有相同直徑的線的基本發光二極體具有共同電極(common electrode)，並且當在導電層18與導電層42、44或46之間施加電壓時，由這些基本發光二極體之活性區域發射光輻射。
在本實施例中，由每個發光二極體發射的電磁輻射經由表面17從光電裝置12逸出。優選地，每個導電層42、44、46為反射的並且有利地能夠增加由發光二極體發射的、從光電裝置10經由表面17逸出的輻射之比例。
將光電晶片12與控制晶片14堆疊，光電裝置10之側向體積減小。根據實施例，垂直於線軸量測的顯示畫素之側向尺寸小於5 µm，優選地小於4 µm，例如，大約3 µm。此外，光電晶片12可具有與控制晶片14相同的尺寸。由此，可有利地增加光電裝置10之緊密度。
導電層18能夠偏置頭部26、28、30之活性區域並且能夠屈服於由發光二極體發射的電磁輻射。形成導電層18的材料可為透明導電材料，如石墨烯(graphene)，或透明導電氧化物(TCO)，特別是氧化銦錫(ITO)、摻雜或不摻雜鋁（或摻雜或不摻雜鎵，或是摻雜或不摻雜硼）的氧化鋅。作為實例，導電層18的厚度在從20 nm至500 nm的範圍中，優選地從20 nm至100 nm。
導電層38、導電層42、44、46、48及導電墊52、54、56、58可由金屬製成，例如由鋁、銀、銅、金或釕製成，或由這些化合物中之至少兩種之合金製成。導電層38可具有在從100 nm至3 µm的範圍中的厚度。導電部分42、44、46、48可具有在從100 nm至2 µm的範圍中的厚度。在垂直於表面17的平面中的最小側向尺寸在從150 nm至1 µm的範圍中，例如，大約0.25 µm。導電墊52、54、56、58可具有在從0.5 µm至2 µm的範圍中的厚度。
絕緣部分16、32、34及50中之每一者由選自包括以下的群組的材料製成：二氧化矽(SiO2 )、氮化矽（Six Ny ，其中x大約等於3且y大約等於4，例如，Si3 N4 ）、氮氧化矽（特別是通式SiOx Ny ，例如，Si2 ON2 ）、氧化鉿(HfO2 )或氧化鋁(Al2 O3 )。根據實施例，絕緣層74由氧化矽製成，絕緣層76由氮化矽製成。每個絕緣層74、76之厚度在從10 nm至100 nm的範圍中，優選地從20 nm至60 nm，特別是等於大約40 nm。絕緣層16可具有在從100 nm至5 µm的範圍中的最大厚度。絕緣層32及34可具有在從0.5 µm至2 µm的範圍中的最大厚度。絕緣層50可具有在從0.5 µm至2 µm的範圍中的最大厚度。
導電部分40是由良好的導電體的材料製成，並且該材料同時具有比形成導電層42、44、46、48的材料與形成頭部26、28、30之上層的材料更佳的接觸電阻。導電部分40例如由鎳(Ni)製成。導電部分40可具有在從0.5 nm至10 nm的範圍中的厚度。導電部分40使得能夠獲得頭部26、28、30與導電層42、44、46之間的輕微電阻接觸。
每個線20、22、24及每個半導體部分64、68至少部分地由至少一種半導體材料形成。根據實施例，半導體材料選自包括III-V族化合物、II-VI族化合物或第IV族半導體或化合物的群組。
線20、22、24及半導體部分64、68可至少部分地由主要包括III-V族化合物（例如，III-N化合物）、II-VI族化合物或至少第IV族化合物的第一半導體材料製成。第III族元素之實例包括鎵(Ga)、銦(In)或鋁(Al)。III-N化合物之實例為GaN、AlN、InN、InGaN、AlGaN或AlInGaN。亦可使用其他第V族元素，例如，磷或砷。通常，III-V化合物中的元素可以不同的莫耳分率來組合。第II族元素之實例包括第IIA族元素（特別是鈹(Be)及鎂(Mg)）及第IIB族元素（特別是鋅(Zn)、鎘(Cd)及汞(Hg)）。第VI族元素之實例包括第VIA族元素，特別是氧(O)及碲(Te)。II-VI族化合物之實例為ZnO、ZnMgO、CdZnO、CdZnMgO、CdHgTe、CdTe或HgTe。通常，II-VI族化合物中的元素可以不同的莫耳分率來組合。第IV族半導體材料之實例為矽(Si)、碳(C)、鍺(Ge)、碳化矽合金(SiC)、矽─鍺合金(SiGe)或碳化鍺合金(GeC)。線20、22、24之半導體材料及/或半導體部分64、68之半導體材料可包括摻雜劑，例如，矽提供III-N化合物的N型摻雜，或鎂提供III-N化合物的P型摻雜。
每個線20、22、24可沿著實質上垂直於表面17的軸具有細長的半導體結構。每個線20、22、24可具有大致上圓柱形的形狀。兩個相鄰的線20、22、24之軸可距離100 nm至3 µm，並且優選地200 nm至1.5 µm。每個線20、22、24之高度H可在從150 nm至10 µm的範圍中，優選地從200 nm至1 µm，更優選地從250 nm至750 nm。每個線20、22、24之平均直徑可在從50 nm至10 µm的範圍中，優選地從100 nm至2 µm，更優選地從120 nm至1 µm。
線20、22、24之剖面可具有不同的形狀，例如，橢圓形、圓形或多邊形，特別是三角形、矩形、正方形或六邊形。
活性區域66可包括至少一個量子井，該量子井包括第二半導體材料層，第二半導體材料之帶隙能量(bandgap energy)小於半導體部分64之帶隙能量及半導體部分68之帶隙能量，優選地插入在兩個阻障層之間，因此改善電荷載子限制。第二半導體材料可包括經摻雜半導體部分64、68之III-V族、II-VI族或第IV族化合物，其中併入至少一個附加元素。作為實例，在由GaN製成的線20、22、24的情況下，形成量子井的第二材料優選地為InGaN。附加元素之原子百分比為期望的光學性質及線之發射光譜的函數。活性區域66可由單一量子井或複數個量子井形成。
根據優選實施例，每個線20、22、24由GaN製成，活性區域66之一或更多個量子井由InGaN製成。活性區域66之發射波長特別取決於一或更多個量子井中銦之比例。半導體部分64可由GaN製成並且摻雜有第一導電類型，例如N型，特別是摻雜矽。沿軸Δ量測的半導體部分64之高度可在從10 nm至1 µm的範圍中，例如，在從20 nm至200 nm的範圍中。活性區域66可包括一個或複數個量子井，例如，由InGaN製成。活性區域66可包括單一量子井，該單一量子井沿著軸Δ在半導體部分64、68之間連續地延伸。作為變化，活性區域66可包括多個量子井，然後由沿軸Δ的量子井（例如由InGaN製成）及阻障層（例如由GaN製成）的交替而形成。沿軸Δ量測的活性區域66之高度可在從10 nm至500 nm的範圍中，例如，在從20 nm至100 nm的範圍中。半導體部分68可由GaN製成並且摻雜有與第一類型相反的第二導電類型，例如，P型，特別是摻雜鎂。半導體部分68之高度可在從50 nm至5 µm的範圍中，例如，在從100 nm至1 µm的範圍中。半導體部分68可包括位於與活性區域66的介面處的電子阻擋層。電子阻擋層可由三元III-N化合物製成，例如AlGaN或AlInN，有利地為P型摻雜的。電子阻擋層能夠增加活性區域66內的輻射再結合率(radiative recombination rate)。
在第2圖至第7圖示出的實施例中，形成活性區域66的層沿軸Δ堆疊。
第7圖為類似於第4圖的另一個實施例之視圖，其中活性區域66包括具有第一帶隙的半導體材料之中心部分Lg及沿軸Δ圍繞中心部分佈置並且與中心部分接觸的周圍部分Bg，周圍部分由具有第二帶隙的半導體材料製成，第二帶隙高於第一帶隙。
第8A圖至第8Q圖為製造在第1圖所示的光電裝置10之方法之另一個實施例之連續步驟中獲得的結構之局部簡化剖面視圖。
第8A圖示出在以下步驟之後獲得的結構： 形成支撐件70，支撐件70對應於在第8A圖中從底部至頂部的基板71、至少成核層（亦稱為種晶層，在第8A圖中示出兩個種晶層72及73作為實例）、電絕緣層74及電絕緣層76（在絕緣層74上）之堆疊，絕緣層74、76由不同材料製成； 在絕緣層74及76中形成第一開口78，以在第一線20之期望的位置處暴露出種晶層73之部分，第一開口78之直徑實質上對應於第一線20之直徑，在絕緣層74及76中形成第二開口80，以在第二線22之期望的位置處暴露出種晶層73之部分，第二開口80之直徑實質上對應於第二線22之直徑，以及在絕緣層74及76中形成第三開口82，以在第三線24之期望的位置處暴露出種晶層73之部分，第三開口82之直徑實質上對應於第三線24之直徑；及 同時在開口78、80、82中從種晶層72生長線20、22、24。
作為變化，絕緣層74、76可用單一絕緣層來取代。
基板71可對應於單塊結構(monoblock)或對應於覆蓋由另一種材料製成的支撐件的層。基板71優選地為半導體基板，例如，由矽、鍺、碳化矽、III-V族化合物（如GaN或GaAs）製成的基板，或ZnO基板，或導電基板，例如，由金屬或金屬合金製成的基板，特別是銅、鈦、鉬、基於鎳的合金及鋼。優選地，基板71為單晶矽基板。優選地，基板71為與微電子學中實現的製造方法兼容的半導體基板。基板71可對應於絕緣體上矽型之多層結構，亦稱為SOI。基板71可為重摻雜的、輕摻雜的或非摻雜的。
種晶層72、73由有利於線20、22、24生長的材料製成。形成每個種晶層72、73的材料可為元素週期表之第IV、V或VI行之過渡金屬之金屬、金屬氧化物、氮化物、碳化物或硼化物，或這些化合物之組合，優選地為元素週期表之第IV、V或VI行之過渡金屬之氮化物或這些化合物之組合。作為實例，每個種晶層72、73可由以下製成：氮化鋁(AlN)、氧化鋁(Al2 O3 )、硼(B)、氮化硼(BN)、鈦(Ti)、氮化鈦(TiN)、鉭(Ta)、氮化鉭(TaN)、鉿(Hf)、氮化鉿(HfN)、鈮(Nb)、氮化鈮(NbN)、鋯(Zr)、硼化鋯(ZrB2 )、氮化鋯(ZrN)、碳化矽(SiC)、碳氮化鉭(TaCN)、以Mgx Ny 形式的氮化鎂，其中x大約等於3且y大約等於2，例如，以Mg3 N2 形式的氮化鎂。每個種晶層72、73的厚度例如在從1 nm至100 nm的範圍中，優選地在從10 nm至30 nm的範圍中。
絕緣部分74及76中之每一者可由選自包括以下的群組的材料製成：氧化矽(SiO2 )、氮化矽（Six Ny ，其中x大約等於3且y大約等於4，例如，Si3 N4 ）、氮氧化矽（特別是通式SiOx Ny ，例如Si2 ON2 ）、氧化鉿(HfO2 )或氧化鋁(Al2 O3 )。根據實施例，絕緣層74由氧化矽製成，絕緣層76由氮化矽製成。每個絕緣層74、76之厚度在從10 nm至100 nm的範圍中，優選地從20 nm至60 nm，特別是等於大約40 nm。
生長線20、22、24之方法可為如化學氣相沉積(CVD)或金屬有機化學氣相沉積(MOCVD)（亦稱為金屬有機氣相磊晶(MOVPE)）的方法。然而，可使用如分子束磊晶(MBE)、氣源MBE (GSMBE)、金屬有機MBE (MOMBE)、電漿輔助MBE (PAMBE)、原子層磊晶(ALE)或氫化物氣相磊晶(HVPE)的方法。此外，亦可使用電化學製程，例如，化學浴沉積(CBD)、水熱(hydrothermal)製程、液體氣溶膠熱解(liquid aerosol pyrolysis)或電沉積(electrodeposition)。
作為實例，方法可包括注入第III族元素之前驅物及第V族元素之前驅物至反應器中。第III族元素之前驅物之實例為三甲基鎵(trimethylgallium; TMGa)、三乙基鎵(triethylgallium; TEGa)、三甲基銦(trimethylindium; TMIn)或三甲基鋁(trimethylaluminum; TMAl)。第V族元素之前驅物之實例為氨(NH3 )、叔丁基磷(tertiarybutylphosphine; TBP)、胂(AsH3 )或偏二甲肼(dimethylhydrazine; UDMH)。
在生長步驟結束時每個線20、22、24之高度可在從250 nm至15 µm的範圍中，優選地從500 nm至5 µm，更優選地從1 µm至3 µm。第一線20之高度不同於第二線24之高度及第三線24之高度。線20、22、24之高度特別取決於線直徑及線之間的距離。根據實施例，第一線20之高度大於第二線22之高度，第二線22之高度大於第三線24之高度。
作為實例，藉由電漿增強化學氣相沉積(PECVD)、低壓化學氣相沉積(LPCVD)、次大氣壓化學氣相沉積(SACVD)、CVD、物理氣相沉積(PVD)或原子層沉積(ALD)，可沉積每個種晶層72、73及每個絕緣層74、76。
第8B圖示出在所有線20、22、24上方及線20、22、24之間的絕緣層76上方沉積介電層83之後獲得的結構。
介電層83可由與絕緣層74相同的材料製成，亦即，由與絕緣層76的材料不同的材料製成。根據實施例，層83之最小厚度大於最小的線20、22、24之高度。優選地，層83之最小厚度大於最大的線20、22、24之高度。
作為實例，介電層83之厚度在從250 nm至15 µm的範圍中，優選地從300 nm至5 µm，例如，等於大約2 µm。絕緣層83可藉由與用於形成絕緣層72、74的方法相同的方法來形成。
第8C圖示出在將絕緣層83及線20、22、24之一部分薄化及平坦化之後獲得的結構，以在種晶層76之例如在從150 nm至10 µm的範圍中的高度處限定平面表面84。蝕刻例如為CMP（化學機械平坦化）。線20、22、24之間的絕緣層83的存在使得能夠實現CMP型蝕刻方法，若僅存在線則CMP型蝕刻方法將為困難的或甚至不可能的。在此步驟之後，所有的線20、22、24具有相同的高度。絕緣層83及線20、22、24之一部分之蝕刻可以複數個步驟來執行。作為變化，當線20、22、24具有實質上相同的高度時，可省略絕緣層83及線20、22、24之一部分之薄化及平坦化之步驟。
第8D圖示出在完全移除介電層83以暴露出絕緣層76及線20、22、24之後獲得的結構。然後，絕緣層76可扮演在介電層83之蝕刻期間的終止層(stop layer)的角色。可藉由濕式蝕刻來實行介電層83之移除。作為變化，介電層83之蝕刻可僅為部分蝕刻的，殘留層保留在絕緣層76上。
第8E圖示出在對每個線20、22、24同時形成頭部26、28、30之後獲得的結構。形成頭部的連續層可由與用於形成線20、22、24所述的方法相同的方法來形成。上述方法描述於Katsumi Kishino等人的出版物中，其標題為「Monolithic Integration of InGaN-Based Nanocolumn Light-Emitting Diodes with Different Emision Colors」（2013, The Japan Society of Applied Physics, Applied Physics Express 6 (2013) 012101）及描述於Yong-Ho Ra的出版物中，其標題為「Full-Color Single Nanowire Pixels for Projection Displays」。
除了將第III族元素之前驅物及第V族元素之前驅物注入反應器之外，頭部26、28、30之活性區域之形成可包括附加元素之前驅物，特別是銦。將附加元素併入活性區域66中的速率特別取決於活性區域之側向尺寸，取決於線22、22、24之間的距離，取決於活性區域相對於介電層83（若介電層83未被完全蝕刻）或絕緣層76（若介電層83被完全蝕刻）之上表面的高度。因此，對於頭部26、28、30之活性區域獲得了不同的銦併入速率，儘管頭部26、28、30為同時形成的。在操作中，頭部26、28、30然後能夠發射於不同波長下的電磁輻射。
若在線20、22、24之間維持介電層83，則用於形成頭部26、28、30所實現的方法亦可能導致在介電層83上形成不想要的晶體。介電層83之至少部分移除造成很少在線之側向壁上及線之底部處形成寄生晶體，特別是由於線組件的屏蔽效應。
第8F圖示出在以下步驟之後獲得的結構： 形成絕緣層32； 形成絕緣層34；及 穿過絕緣層34的厚度之部分將絕緣層34蝕刻或薄化，以限定實質上平面的表面86。
絕緣層32可藉由保形沉積來形成，例如藉由LPCVD。形成絕緣層32之方法優選地在低於700°C的溫度下執行，以避免損壞發光二極體之活性區域。此外，LPCVD型之方法能夠在線20、22、24之間獲得良好的填充。絕緣層32之沉積的厚度可在從50 nm至500 nm的範圍中，例如，大約150 nm。絕緣層34可例如藉由保形沉積來形成，例如藉由PECVD。絕緣層34之沉積的厚度可大於或等於2 µm。可藉由CMP來實行絕緣層34之部分蝕刻。如第8F圖所示，可在絕緣層34中、在絕緣層32中停止蝕刻，但無論如何在暴露出頭部26、28、30之前就要停止蝕刻。
第8G圖示出在蝕刻絕緣層32、34以暴露出頭部26、28、30之上表面之後獲得的結構。蝕刻例如為反應性離子蝕刻型(RIE)的蝕刻或電感式耦合電漿蝕刻(ICP)。由於頭部26、28、30可具有不同的尺寸，因此一些頭部26、28、30可比其他頭部暴露得更多。在此步驟中不蝕刻頭部26、28、30。蝕刻優選地為各向異性蝕刻。層32之部分（未示出）可保持在頭部26、28、30之側向壁上。位於頭部26、28、30之頂部處的層扮演蝕刻終止層的角色。根據實施例，在形成頭部26、28、30時，在頭部26、28、30之頂部處添加附加層以扮演蝕刻終止層的角色。附加層可為AlN層。
第8H圖示出在以下步驟之後獲得的結構： 當在頭部26、28、30上存在蝕刻終止層時，移除蝕刻終止層；及 在頭部26、28、30之暴露部分上、在絕緣層32上及在絕緣層34上形成金屬部分40。
當頭部26、28、30上的蝕刻終止層為由AlN製成時，可藉由蝕刻四甲基氫氧化銨(tetramethylammonium hydroxide; TMAH)型來移除AlN。金屬部分40之形成可連續地包括沉積具有1 nm厚度的金屬層（例如鎳）以及熱退火步驟（例如，在550°C的溫度下），此舉造成形成分離的部分40。
第8I圖示出在以下步驟之後獲得的結構： 在第8H圖所示的結構上沉積金屬層，例如，藉由陰極濺射，例如，具有0.5 µm的厚度； 蝕刻該層以限定導電層42、44、46、48。
第8J圖示出在以下步驟之後獲得的結構： 在第8I圖所示的結構上方沉積絕緣層50；及 形成導電墊52、54、56、58，例如，由銅製成。
第8K圖示出在將控制晶片14接合至光電晶片12之後獲得的結構。控制晶片14與光電晶片12的接合可藉由使用如未示出的連接微球的插入件來實行。作為變化，將控制晶片14接合至光電晶片可藉由直接接合來實行，而不使用插入件。直接接合可包括金屬區域（特別是控制晶片14之導電墊62）與金屬區域（特別是光電晶片12之導電墊52、54、56、58）之直接金屬對金屬接合，以及介電區域（特別是控制晶片14之絕緣層50）與介電區域（特別是光電晶片12之絕緣層50）之介電對介電接合。控制晶片14與光電晶片12之接合可藉由熱壓縮方法來實行，其中由施加壓力及加熱將光電晶片12壓在控制晶片14上。
第8L圖示出在移除基板71及種晶層72、73之後獲得的結構。基板71之移除可藉由研磨及/或藉由濕式蝕刻來實行。種晶層72、73之移除可藉由濕式蝕刻、乾式蝕刻或藉由CMP來實行。在種晶層73之蝕刻期間，絕緣層74或76可扮演蝕刻終止層的角色。
第8M圖示出在蝕刻絕緣層74及76之後，在部分地蝕刻絕緣層32、絕緣層34及線20、22、24之後獲得的結構，以限定實質上平面的表面88。此移除步驟可藉由CMP來實行。線20、22、24之剩餘高度等於高度H，例如，大約0.5 µm。
第8N圖示出在表面88上形成導電層18之後獲得的結構，例如，藉由在整個表面88上方沉積TCO層，例如具有50 nm的厚度，並藉由微影技術將該層蝕刻至僅保留TCO層18。
第8O圖示出在絕緣層34中跨絕緣層34之整個厚度蝕刻開口36以暴露出導電層48之後獲得的結構。此可藉由微影技術來實行。
第8P圖示出在開口36中及在與導電層18接觸的表面88上形成導電層38之後獲得的結構。此可藉由以下步驟來完成：在表面88之側面上的整個結構上方沉積例如Ti/TiN/AlCu型之導電層之堆疊，並且藉由微影技術來蝕刻該層至僅保留導電層38。
第8Q圖示出在導電層18上形成絕緣層之後獲得的結構，由此限定表面17。絕緣層例如為藉由PECVD以1 µm的厚度來沉積的SiON層。
可提供在表面17上形成凸起區域之附加步驟，亦稱為紋理化步驟，以增加光的提取。
可藉由如先前所述的CMP型方法或藉由任何其他乾式蝕刻或濕式蝕刻方法來達成從背側的線高度減小。可選擇所獲得的線之高度，特別是由GaN製成的線，以藉由線本身內的光學相互作用來增加從線之底部之光的提取。此外，可選擇此高度以有利於不同線之間的光學耦合，因此增加線組件之整體發射。
根據製造光電裝置之方法之另一個實施例，頭部26、28、30不是同時形成在所有線20、22、24上，而是由三個生長步驟依序地形成，在該等生長步驟期間，在不應該形成頭部的線之頂部處線被遮蔽。然後，線20、22、24可具有相同的直徑及在線之間相同的間距，活性區域經形成具有不同的性質，例如，具有不同比例的銦，以獲得於不同波長下的發射。
已描述了具體實施例。本領域熟知技術者將想到不同的變化及修改。已描述了能夠從電子訊號發射光輻射的三維半導體結構，其因此形成發光二極體。作為變化，該結構可以能夠偵測入射光輻射並且能夠產生電子訊號作為響應，因此形成光電二極體。應用可涉及光電子學或光伏領域。
10‧‧‧光電裝置
12‧‧‧第一積體電路/光電晶片
14‧‧‧第二積體電路/控制晶片
16‧‧‧電絕緣層/絕緣部分
17‧‧‧表面
18‧‧‧導電層/TCO層
20‧‧‧第一線/線
22‧‧‧第二線/線
24‧‧‧第三線/線
26‧‧‧第一頭部/頭部
28‧‧‧第二頭部/頭部
30‧‧‧第三頭部/頭部
32‧‧‧電絕緣層/第一絕緣層/絕緣層
34‧‧‧電絕緣層/絕緣層
36‧‧‧開口
38‧‧‧導電層
40‧‧‧分離的部分/導電部分/金屬部分
42‧‧‧導電層
44‧‧‧導電層
46‧‧‧導電層
48‧‧‧導電層
50‧‧‧電絕緣層/絕緣層
51‧‧‧表面
52‧‧‧導電墊
54‧‧‧導電墊
56‧‧‧導電墊
58‧‧‧導電墊
60‧‧‧電絕緣層
61‧‧‧表面
62‧‧‧導電墊
64‧‧‧半導體部分
65‧‧‧表面
66‧‧‧活性區域
67‧‧‧上表面
68‧‧‧半導體部分
70‧‧‧支撐件
71‧‧‧基板
72‧‧‧種晶層
73‧‧‧種晶層
74‧‧‧絕緣層/電絕緣層
76‧‧‧絕緣層/電絕緣層
78‧‧‧第一開口
80‧‧‧第二開口
82‧‧‧第三開口
83‧‧‧介電層/絕緣層
84‧‧‧表面
86‧‧‧表面
88‧‧‧表面
Bg‧‧‧周圍部分
D1‧‧‧直徑
D2‧‧‧直徑
D3‧‧‧直徑
H‧‧‧高度
Lg‧‧‧中心部分
Δ‧‧‧軸
在以下具體實施例之非限制性描述中結合附圖將詳細討論前述及其他特徵及優點，其中：
第1圖為包括微米線或奈米線的光電裝置之實施例之局部簡化剖面視圖；
第2圖為第1圖之一部分之詳細視圖；
第3圖至第7圖為與第2圖類似的光電裝置之其他實施例之視圖；及
第8A圖至第8Q圖為在製造第1圖之光電裝置之方法之實施例之連續步驟中獲得的結構之局部簡化剖面視圖。
國內寄存資訊 (請依寄存機構、日期、號碼順序註記) 無
國外寄存資訊 (請依寄存國家、機構、日期、號碼順序註記) 無

Claims (12)

  1. 一種製造一光電裝置(10)之方法，該光電裝置(10)包括一第一光電電路(12)，該第一光電電路(12)接合至一第二電子電路(14)，該第二電子電路(14)包括導電墊(62)，該第一光電電路包括畫素，並且對於每個畫素包括： 一第一導電層(18)；至少第一三維半導體元件及第二三維半導體元件(20、22)，垂直於該第一導電層延伸且與該第一導電層接觸，並且具有與該第一導電層垂直地量測的相同的高度(H)；第一活性區域(66)，位於該等第一三維半導體元件之與該第一導電層相對的端部上，並且能夠發射或接收於一第一波長下的一第一電磁輻射；第二活性區域(66)，位於該等第二三維半導體元件之與該第一導電層相對的端部上，並且能夠發射或接收於一第二波長下的一第二電磁輻射，該第二波長不同於該第一波長；及第二導電層、第三導電層及第四導電層(42、44、48)，電耦合至該等導電墊(62)，該第二導電層耦合至該等第一活性區域，該第三導電層(44)耦合至該等第二活性區域，該第四導電層(48)耦合至該第一導電層，該方法包括以下連續步驟：(a) 形成該第一光電電路(12)；及(b) 藉由將該第二導電層、第三導電層及第四導電層(42、44、48)電耦合至該等導電墊(62)，來將該第一光電電路接合至一第二電子電路(14)，其中步驟(a)包括以下步驟：(c) 在一支撐件(70)上同時形成該等第一三維半導體元件及第二三維半導體元件(20、22)；(d) 在該等第一三維半導體元件(20)之間及該等第二三維半導體元件(22)之間形成一電絕緣層(32)；(e) 部分蝕刻該電絕緣層(32)及該等第一三維半導體元件及第二三維半導體元件，使得該等第一三維半導體元件及第二三維半導體元件具有相同的高度(H)；(f) 同時在該等第一三維半導體元件之與該支撐件相對的端部上形成該等第一活性區域(66)並且在該等第二三維半導體元件之與該支撐件相對的端部上形成該等第二活性區域(66)；(g) 形成該第二導電層、第三導電層及第四導電層(42、44、48)；(h) 移除該支撐件；及(i) 形成該第一導電層(18)。
  2. 如請求項1所述之方法，進一步包括在步驟(h)與步驟(i)之間的以下步驟：在與該等第一活性區域及第二活性區域(66)相對的側上蝕刻該電絕緣層(32)及該等第一三維半導體元件及第二三維半導體元件(20、22)。
  3. 如請求項1或2所述之方法，其中與該第一導電層接觸的每個第一半導體元件之直徑(D1)小於與該第一電導層接觸的每個第二半導體元件之直徑(D2)。
  4. 如請求項1至3中任一項所述之方法，其中該等第一三維半導體元件根據一第一平均間距規則地分佈，及其中該等第二三維半導體元件根據一第二平均間距規則地分佈，該第二平均間距不同於該第一平均間距。
  5. 如請求項1至4中任一項所述之方法，其中對於每個畫素，該第一光電電路(12)進一步包括： 至少第三三維半導體元件(24)，垂直於該第一導電層(18)延伸且與該第一導電層、該等第一三維半導體元件、第二三維半導體元件及第三三維半導體元件(20、22、24)接觸，並且具有垂直於該第一導電層量測的相同的高度(H)； 第三活性區域(66)，位於該等第三三維半導體元件之與該第一導電層相對的端部上，並且能夠發射或接收於一第三波長下的一電磁輻射，該第三波長不同於該第一波長及該第二波長；及 一第五導電層(46)，電耦合至該等導電墊(62)中之一者且耦合至該等第三活性區域。
  6. 如請求項5所述之方法，其中與該第一導電層接觸的每個第二半導體元件之直徑(D2)小於與該第一導電層接觸的每個第三半導體元件之直徑(D3)。
  7. 如請求項5或6所述之方法，其中，該等第三三維半導體元件根據一第三平均間距規則地分佈，該第三平均間距不同於該第一平均間距及該第二平均間距。
  8. 如請求項1至7中任一項所述之方法，其中該等第一活性區域及第二活性區域(66)包括單一量子井或多個量子井。
  9. 如請求項1至8中任一項所述之方法，其中該等第一三維半導體元件及第二三維半導體元件(20、22)主要由選自包括以下的群組的一半導體材料製成：III-V族化合物、II-VI族化合物或第IV族半導體或化合物。
  10. 如請求項1至9中任一項所述之方法，其中該等第一三維半導體元件及第二三維半導體元件(20、22)具有一線形、錐形或截頭圓錐形。
  11. 如請求項1至10中任一項所述之方法，其中平行於該第一導電層(18)量測的每個畫素之最大尺寸小於5 µm。
  12. 如請求項1至11中任一項所述之方法，其中該等第一三維半導體元件及第二三維半導體元件(20、22)具有一線形、錐形或截頭圓錐形，其中與該第一導電層接觸的每個第一半導體元件之直徑(D1)小於與該第一導電層接觸的每個第二半導體元件之直徑(D2)，其中該等第一活性區域及第二活性區域(66)包括一單一量子井或多個量子井，及其中由該等第一活性區域發射的輻射之波長大於由該等第二活性區域發射的輻射之波長。
TW107122484A 2017-06-30 2018-06-29 包括以軸向配置的三維半導體結構之光電裝置 TWI775886B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1756161A FR3068517B1 (fr) 2017-06-30 2017-06-30 Dispositif optoelectronique comportant des structures semiconductrices tridimensionnelles en configuration axiale
FR1756161 2017-06-30

Publications (2)

Publication Number Publication Date
TW201911558A true TW201911558A (zh) 2019-03-16
TWI775886B TWI775886B (zh) 2022-09-01

Family

ID=60382299

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107122484A TWI775886B (zh) 2017-06-30 2018-06-29 包括以軸向配置的三維半導體結構之光電裝置

Country Status (8)

Country Link
US (1) US11195878B2 (zh)
EP (1) EP3646383B1 (zh)
JP (1) JP7146827B2 (zh)
KR (1) KR102526313B1 (zh)
CN (1) CN111033747B (zh)
FR (1) FR3068517B1 (zh)
TW (1) TWI775886B (zh)
WO (1) WO2019002786A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI875746B (zh) * 2019-03-29 2025-03-11 原子能和可替代能源委員會 發光螢幕及製造包含三維ｌｅｄ的發光顯示器的方法
TWI880939B (zh) * 2019-11-06 2025-04-21 晶元光電股份有限公司 半導體元件及包含其之半導體組件

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11302248B2 (en) 2019-01-29 2022-04-12 Osram Opto Semiconductors Gmbh U-led, u-led device, display and method for the same
US11156759B2 (en) 2019-01-29 2021-10-26 Osram Opto Semiconductors Gmbh μ-LED, μ-LED device, display and method for the same
US11610868B2 (en) * 2019-01-29 2023-03-21 Osram Opto Semiconductors Gmbh μ-LED, μ-LED device, display and method for the same
US11271143B2 (en) 2019-01-29 2022-03-08 Osram Opto Semiconductors Gmbh μ-LED, μ-LED device, display and method for the same
DE112020000561A5 (de) 2019-01-29 2021-12-02 Osram Opto Semiconductors Gmbh Videowand, treiberschaltung, ansteuerungen und verfahren derselben
JP7642549B2 (ja) 2019-02-11 2025-03-10 エイエムエス－オスラム インターナショナル ゲーエムベーハー 光電子構造素子、光電子配置構造体および方法
JP2020166191A (ja) * 2019-03-29 2020-10-08 株式会社ジャパンディスプレイ 表示装置
US11538852B2 (en) 2019-04-23 2022-12-27 Osram Opto Semiconductors Gmbh μ-LED, μ-LED device, display and method for the same
JP7604394B2 (ja) 2019-04-23 2024-12-23 エイエムエス－オスラム インターナショナル ゲーエムベーハー Ｌｅｄモジュール、ｌｅｄディスプレイモジュール、および当該モジュールを製造する方法
JP7608368B2 (ja) 2019-05-13 2025-01-06 エイエムエス－オスラム インターナショナル ゲーエムベーハー マルチチップ用キャリア構造体
JP7494215B2 (ja) 2019-05-23 2024-06-03 エイエムエス－オスラム インターナショナル ゲーエムベーハー 照明配置構造体、光誘導配置構造体およびそれらに関する方法
FR3098013B1 (fr) * 2019-06-25 2021-07-02 Commissariat Energie Atomique Procédé de fabrication d'un dispositif optoélectronique à diodes électroluminescentes de type axial
FR3098012B1 (fr) * 2019-06-25 2023-01-13 Aledia Procédé d'homogénéisation de la section de nanofils pour diodes électroluminescentes
FR3098019B1 (fr) * 2019-06-25 2022-05-20 Aledia Dispositif optoélectronique comprenant des éléments semi-conducteurs tridimensionnels et procédé pour sa fabrication
GB201910348D0 (en) * 2019-07-19 2019-09-04 Univ Sheffield LED Arrays
KR102772257B1 (ko) * 2019-09-11 2025-02-24 삼성디스플레이 주식회사 발광 소자, 이의 제조 방법 및 이를 포함하는 표시 장치
CN114730824A (zh) 2019-09-20 2022-07-08 奥斯兰姆奥普托半导体股份有限两合公司 光电组件、半导体结构和方法
CN111430518A (zh) * 2019-12-13 2020-07-17 深圳第三代半导体研究院 一种Micro-LED芯片及其制造方法
CN111430400A (zh) * 2019-12-13 2020-07-17 深圳第三代半导体研究院 一种Micro-LED芯片及其制造方法
FR3111016B1 (fr) * 2020-06-01 2023-01-13 Aledia Dispositif optoélectronique et procédé de fabrication
FR3114682B1 (fr) * 2020-09-29 2023-05-19 Aledia Dispositif optoelectronique a diodes electroluminescentes a affichage couleur
FR3114685B1 (fr) * 2020-09-30 2024-12-13 Aledia Dispositif optoélectronique
JP2022082063A (ja) * 2020-11-20 2022-06-01 セイコーエプソン株式会社 発光装置およびプロジェクター
DE102020133504A1 (de) * 2020-12-15 2022-06-15 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronische vorrichtung
FR3118290A1 (fr) * 2020-12-17 2022-06-24 Aledia Dispositif optoélectronique à diodes électroluminescentes tridimensionnelles de type axial
EP4497160A1 (en) * 2022-03-21 2025-01-29 Ams-Osram International Gmbh Optoelectronic component and method for producing an optoelectronic component
US12446385B2 (en) 2023-11-03 2025-10-14 Snap Inc. Monolithic RGB microLED array

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7569905B2 (en) * 2004-12-20 2009-08-04 Palo Alto Research Center Incorporated Systems and methods for electrical contacts to arrays of vertically aligned nanorods
KR100658938B1 (ko) * 2005-05-24 2006-12-15 엘지전자 주식회사 나노 로드를 갖는 발광 소자 및 그의 제조 방법
EP2297794B1 (en) * 2008-07-07 2017-09-06 Glo Ab Nanostructured light emitting diode
JP5547076B2 (ja) * 2008-09-01 2014-07-09 学校法人上智学院 半導体光素子アレイおよびその製造方法
US8519378B2 (en) * 2008-10-17 2013-08-27 National University Corporation Hokkaido University Semiconductor light-emitting element array including a semiconductor rod
FR2951875B1 (fr) * 2009-10-23 2012-05-18 Commissariat Energie Atomique Procede de fabrication d?un ecran a tres haute resolution utilisant une couche conductrice anisotropique et emissive
KR101710159B1 (ko) * 2010-09-14 2017-03-08 삼성전자주식회사 Ⅲ족 질화물 나노로드 발광소자 및 그 제조 방법
DE102011118273A1 (de) * 2011-11-11 2013-05-16 Forschungsverbund Berlin E.V. Herstellung einer Halbleitereinrichtung mit mindestens einem säulen- oder wandförmigen Halbleiter-Element
KR101603207B1 (ko) * 2013-01-29 2016-03-14 삼성전자주식회사 나노구조 반도체 발광소자 제조방법
FR3005788B1 (fr) * 2013-05-14 2016-10-21 Commissariat Energie Atomique Dispositif optoelectronique et son procede de fabrication
FR3011388B1 (fr) * 2013-09-30 2016-11-25 Aledia Dispositif optoelectronique a diodes electroluminescentes
KR102261727B1 (ko) * 2014-12-15 2021-06-08 엘지이노텍 주식회사 발광 소자 및 이를 포함하는 발광 소자 패키지
KR102441585B1 (ko) * 2015-02-12 2022-09-07 삼성전자주식회사 광검출 소자 및 그 제조방법과, 이미지 센서 및 그 제조방법
KR102384663B1 (ko) * 2015-07-15 2022-04-22 서울바이오시스 주식회사 발광 소자를 포함하는 표시 장치
US10790410B2 (en) * 2015-10-23 2020-09-29 Sensor Electronic Technology, Inc. Light extraction from optoelectronic device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI875746B (zh) * 2019-03-29 2025-03-11 原子能和可替代能源委員會 發光螢幕及製造包含三維ｌｅｄ的發光顯示器的方法
TWI880939B (zh) * 2019-11-06 2025-04-21 晶元光電股份有限公司 半導體元件及包含其之半導體組件

Also Published As

Publication number Publication date
CN111033747A (zh) 2020-04-17
JP2020527852A (ja) 2020-09-10
US11195878B2 (en) 2021-12-07
EP3646383B1 (fr) 2022-08-17
CN111033747B (zh) 2023-10-13
US20210313497A1 (en) 2021-10-07
FR3068517B1 (fr) 2019-08-09
FR3068517A1 (fr) 2019-01-04
KR102526313B1 (ko) 2023-04-26
TWI775886B (zh) 2022-09-01
EP3646383A1 (fr) 2020-05-06
JP7146827B2 (ja) 2022-10-04
WO2019002786A1 (fr) 2019-01-03
KR20200019215A (ko) 2020-02-21

Similar Documents

Publication Publication Date Title
TWI775886B (zh) 包括以軸向配置的三維半導體結構之光電裝置
TWI745518B (zh) 具有發光二極體的光電裝置及其製造方法
US11374147B2 (en) Process for manufacturing an optoelectronic device having a diode matrix
US11398579B2 (en) Method for producing optoelectronic devices comprising light-emitting diodes
TWI750289B (zh) 具有發光二極體的光電裝置
CN105593999A (zh) 用于制造具有发光二极管的光电子器件的方法
TWI811298B (zh) 發射器、發射裝置以及相關的顯示幕和製造方法
TWI758392B (zh) 具有發光二極體的光電裝置及其製造方法
US12514051B2 (en) Process for manufacturing a three-dimensional LED-based emissive display screen
TWI896776B (zh) 包括發光二極體的彩色顯示光電裝置及其製造方法
TWI647864B (zh) 用於製造具有發光二極體之光電裝置的方法
TWI805657B (zh) 包含三維發光二極體之光電裝置
WO2019002102A1 (en) OPTOELECTRONIC DEVICE WITH LIGHT EMITTING DIODES

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent