[go: up one dir, main page]

CN111430518A - 一种Micro-LED芯片及其制造方法 - Google Patents

一种Micro-LED芯片及其制造方法 Download PDF

Info

Publication number
CN111430518A
CN111430518A CN201911292246.XA CN201911292246A CN111430518A CN 111430518 A CN111430518 A CN 111430518A CN 201911292246 A CN201911292246 A CN 201911292246A CN 111430518 A CN111430518 A CN 111430518A
Authority
CN
China
Prior art keywords
conductive type
layer
type semiconductor
semiconductor layer
micro
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911292246.XA
Other languages
English (en)
Inventor
蒋振宇
闫春辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Naweilang Technology Shenzhen Co ltd
Original Assignee
Shenzhen Third Generation Semiconductor Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Third Generation Semiconductor Research Institute filed Critical Shenzhen Third Generation Semiconductor Research Institute
Priority to CN201911292246.XA priority Critical patent/CN111430518A/zh
Publication of CN111430518A publication Critical patent/CN111430518A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/813—Bodies having a plurality of light-emitting regions, e.g. multi-junction LEDs or light-emitting devices having photoluminescent regions within the bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/013—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials
    • H10H20/0133—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials
    • H10H20/01335—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials the light-emitting regions comprising nitride materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/817—Bodies characterised by the crystal structures or orientations, e.g. polycrystalline, amorphous or porous
    • H10H20/818—Bodies characterised by the crystal structures or orientations, e.g. polycrystalline, amorphous or porous within the light-emitting regions
    • H10P50/242—

Landscapes

  • Led Devices (AREA)

Abstract

本申请涉及发光二极管技术领域，具体公开了一种Micro‑LED芯片及其制造方法，该Micro‑LED芯片包括：缓冲层；发光外延层，包括依次层叠设置于缓冲层的一侧主表面上的第一导电类型半导体层、量子阱层以及第二导电类型半导体层，其中第二导电类型半导体层、量子阱层以及第一导电类型半导体层形成部分外露第一导电类型半导体层的台面结构，台面结构进一步由以离子轰击方式形成的一体绝缘区划分成阵列排布且彼此独立的多个发光单元。通过上述方式，本申请能够提高Micro‑LED芯片成品率。

Description

一种Micro-LED芯片及其制造方法
技术领域
本申请涉及发光二极管领域，特别是一种Micro-LED芯片及其制造方法。
背景技术
Micro-LED(微型发光二极管)是新一代显示技术，比现有的OLED(有机发光二极管)技术亮度更高、发光效率更好、但功耗更低。Micro-LED技术，将LED结构设计进行薄膜化、微小化、阵列化，其尺寸仅在1～10μm等级左右。
本申请的发明人在长期的研发过程中，发现由于Micro-LED的尺寸小，半导体外延结构的蚀刻尺寸、深度较难控制，因此难以保证加工界面的平整性，并在制作上具有较高的难度，最终导致Micro-LED芯片成品率下降。
发明内容
本申请提出一种Micro-LED芯片及其制造方法，能够提高Micro-LED芯片成品率。
为解决上述技术问题，本申请采用的一个技术方案是：提供了一种Micro-LED芯片，Micro-LED芯片包括：缓冲层；发光外延层，包括依次层叠设置于缓冲层的一侧主表面上的第一导电类型半导体层、量子阱层以及第二导电类型半导体层，其中第二导电类型半导体层、量子阱层以及第一导电类型半导体层形成部分外露第一导电类型半导体层的台面结构，台面结构进一步由以离子轰击方式形成的一体绝缘区划分成阵列排布且彼此独立的多个发光单元。
为解决上述技术问题，本申请采用的另一个技术方案是：提供了一种Micro-LED芯片的制造方法，Micro-LED芯片包括：提供一衬底；在衬底的一侧主表面上形成缓冲层；在缓冲层远离衬底的主表面上形成发光外延层，发光外延层包括依次层叠设置于缓冲层的主表面上的第一导电类型半导体层、量子阱层以及第二导电类型半导体层；对第二导电类型半导体层、量子阱层以及第一导电类型半导体层进行图案化和离子轰击，以形成部分外露第一导电类型半导体层的台面结构，并使得台面结构进一步由以离子轰击方式形成的一体绝缘区划分成彼此独立的多个发光单元；在第一导电类型半导体层由台面结构外露的部分上形成第一导电类型电极，其中第一导电类型电极与第一导电类型半导体层电连接；在台面结构的顶部形成第二导电类型电极，其中第二导电类型电极与各发光单元的第二导电类型半导体层电连接。
本申请的有益效果是：区别于现有技术的情况，本申请的第二导电类型半导体层、量子阱层以及第一导电类型半导体层形成部分外露第一导电类型半导体层的台面结构，且台面结构进一步由以离子轰击方式形成的一体绝缘区划分成阵列排布且彼此独立的多个发光单元，实现在同一缓冲层上一次性外延多个发光单元。同时，由于本申请采用了离子轰击技术，不需使用台面蚀刻技术，可以减小加工界面的损失，进而得到提高Micro-LED芯片成品率。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。其中：
图1是本申请第一实施例的Micro-LED芯片的结构示意图；
图2是本申请第一实施例的Micro-LED芯片的第一俯视结构示意图；
图3是本申请第一实施例的Micro-LED芯片的第二俯视结构示意图；
图4是本申请第一实施例的Micro-LED芯片的第三俯视结构示意图；
图5是本申请第二实施例的Micro-LED芯片的结构示意图；
图6是本申请第三实施例的Micro-LED芯片的结构示意图；
图7是本申请第一实施例的Micro-LED芯片的制造方法的第一流程示意图；
图8是本申请第一实施例的Micro-LED芯片的制造方法的第二流程示意图；
图9是图8中步骤S16的流程示意图；
图10是本申请第一实施例的Micro-LED芯片的制造方法的第三流程示意图；
图11是本申请第二实施例的Micro-LED芯片的制造方法的流程示意图；
图12是本申请第三实施例的Micro-LED芯片的制造方法的流程示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性的劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
如图1所示，本申请第一实施例的Micro-LED芯片10包括：缓冲层11和发光外延层12。
其中，发光外延层12包括依次层叠设置于缓冲层11的一侧主表面110上的第一导电类型半导体层121、量子阱层122以及第二导电类型半导体层123。其中，第二导电类型半导体层123、量子阱层122以及第一导电类型半导体层121形成部分外露第一导电类型半导体层121的台面结构120。
具体地，第一导电类型半导体层121和第二导电类型半导体层123可以是具有不同导电类型的其他任意适当材料的单层或多层结构。
其中，量子阱层122可为MQWs结构，MQWs结构包括多个相堆叠的单层量子阱(SQW)。MQWs结构保留了SQW的优点，并且具有更大体积的允许高光功率的有源区域。
本申请第一实施例的Micro-LED芯片10中，该台面结构120进一步由沟槽13进行划分成阵列排布且彼此独立的多个发光单元100，多个发光单元100为同色发光单元。
具体地，应用蚀刻工艺来移除台面结构120之间的间隔区域的第一导电类型半导体层121、量子阱层122以及第二导电类型半导体层123上形成限定了各个发光单元100的沟槽13。其中沟槽13并不限于如图1中所示的结构，还可以是其他任意形状，以及其他任意的排布方式。
在本实施例中，Micro-LED芯片10还包括：第一导电类型电极15和第二导电类型电极16。
第一导电类型电极15设置于第一导电类型半导体层121由台面结构120外露的部分上，并与第一导电类型半导体层121电连接。其中，第一导电类型半导体层121可以为n型GaN层，例如掺杂Si、Ge及Sn中至少一种的GaN层，对应的第一导电类型电极15为n型电极。
第二导电类型电极16设置于台面结构120的顶部，并与各发光单元100的第二导电类型半导体层123电连接。其中，第二导电类型半导体层123可以为p型GaN层，例如掺杂Mg、Zn、Be、Ca、Sr及Ba中至少一种的GaN层，对应的第二导电类型电极16为p型电极。
在本实施例中，Micro-LED芯片10进一步包括设置于第二导电类型半导体层123和第二导电类型电极16之间的反射镜层17。
其中，反射镜层17可以采用透明导电材料做欧姆接触，比如氧化铟锡(ITO)，ITO上再镀上其他的金属反射镜或DBR反射镜。在其他实施例中，反射镜可以同时具备反射镜和欧姆接触的功能，如包括银(Ag)、铝(Al)、镍(Ni)、铬(Cr)、铂(Pt)、或其他适当金属的金属反射镜层。
在本实施例中，上述反射镜层17由沟槽13进行划分，以使得多个发光单元100上的反射镜层17相互独立。
通过形成多个沟槽13，以形成多个相互独立的且与第二导电类型电极16相连接的反射镜层17。在Micro-LED芯片10工作时可以由该反射镜层17来定向反射量子阱层122发射至反射镜层17的光，以减少漏出损失和全反射损失，从而提高Micro-LED芯片10的发光效率。
在本实施例中，Micro-LED芯片10进一步包括填充于沟槽13且覆盖台面结构120的外周壁的第一绝缘层18。
其中，可以采用采用溅射、喷涂、ALD或PECVD沉积工艺在沟槽13且覆盖台面结构120的外周壁上设置第一绝缘层18，第一绝缘层18可采用氮化铝、二氧化硅、氮化硅、三氧化二铝、布拉格反射层DBR、硅胶、树脂或丙烯酸之其一制成。
进一步地，第二导电类型电极16整体覆盖沟槽13内的第一绝缘层18以及多个发光单元100。通过第二导电类型电极16覆盖第一绝缘层18的整个上表面以及多个发光单元100，以使第二导电类型电极16与各发光单元100的第二导电类型半导体层123电连接。
如图1所示，Micro-LED芯片10进一步包括覆盖第一导电类型电极15和第二导电类型电极16的第二绝缘层19，第二绝缘层19上设置有分别外露第一导电类型电极15和第二导电类型电极16的第一开口191和第二开口192。其中，Micro-LED芯片10分别经第一开口191和第二开口192电连接至第一导电类型电极15和第二导电类型电极16的第一导电类型焊盘141和第二导电类型焊盘142。
具体地，采用溅射、喷涂、ALD或PECVD沉积工艺第一导电类型电极15和第二导电类型电极16的外周壁覆盖第二绝缘层19，第二绝缘层19可采用氮化铝、二氧化硅、氮化硅、三氧化二铝、布拉格反射层DBR、硅胶、树脂或丙烯酸之其一制成。
第一开口191用于暴露第一导电类型半导体层121的第一区域，第一区域对应于形成有第一导电类型焊盘141的区域；第二开口192用于暴露第二导电类型半导体层123的第二区域，第二区域对应于形成有第二导电类型焊盘142的区域。
区别于现有技术的情况，本申请第一实施例的Micro-LED芯片的第二导电类型半导体层、量子阱层以及第一导电类型半导体层形成部分外露第一导电类型半导体层的台面结构，且台面结构进一步由沟槽进行划分成阵列排布且彼此独立的多个发光单元，本申请将现有Micro-LED芯片的台面结构进一步划分成多个发光单元，进而避免单个发光单元损坏而导致Micro-LED芯片的整体失效。
如图2所示，在本实施例中，多个发光单元100沿缓冲层11的主表面110的平行方向的横截面积和/或间距呈非均匀分布。
需要注意的是，图2为未形成有第二导电类型电极16、第二导电类型焊盘142以及第二绝缘层19的电极Micro-LED芯片10的俯视图。
其中，多个发光单元100沿缓冲层11的主表面110的平行方向的横截面积在靠近第一导电类型电极15的方向上逐渐增大，并且/或者多个发光单元100沿缓冲层11的主表面110的平行方向的间距在靠近第一导电类型电极15的方向上逐渐变小。
通过上述方式，弥补了Micro-LED芯片10中，由于第一导电类型电极15所在区域无法发光而导致的亮度不均匀的问题。
如图3和图4所示，在一实施例中，多个发光单元100沿缓冲层11的主表面110的平行方向的横截面积从台面结构120的中部向两端逐渐增大或减小，并且/或者多个发光单元100沿缓冲层11的主表面110的平行方向的间距从台面结构120的中部向两端逐渐减小或增大。
其中，多个发光单元100沿缓冲层11的主表面110的平行方向的横截面积从台面结构120的中部向两端逐渐增大，或多个发光单元100沿缓冲层11的主表面110的平行方向的间距从台面结构120的中部向两端逐渐减小，以增大光线的发散角，扩大光源面积。
其中，多个发光单元100沿缓冲层11的主表面110的平行方向的横截面积从台面结构120的中部向两端逐渐减小，或多个发光单元100沿缓冲层11的主表面110的平行方向的间距从台面结构120的中部向两端逐渐增大，以减小光线的发散角，减小光能损失。
其中，单个发光单元100沿缓冲层11的主表面110的平行方向的横截面尺寸的范围为0.2-20微米，相邻发光单元100沿缓冲层11的主表面110的平行方向的间距的范围为0.2-20微米。
需要注意的是，图3和图4为未形成有第一导电类型电极15、第二导电类型电极16、第一导电类型焊盘141、第二导电类型焊盘142以及第二绝缘层19的电极Micro-LED芯片10的俯视图。
如图5所示，本申请第二实施例的Micro-LED芯片20包括与图1所示实施例类似的缓冲层21、发光外延层22、第一导电类型电极25和第二导电类型电极26、反射镜层27、绝缘层29、第一开口291、第二开口292、第一导电类型焊盘241和第二导电类型焊盘242，其中，发光外延层22包括依次层叠设置于缓冲层21的主表面上的第一导电类型半导体层221、量子阱层222以及第二导电类型半导体层223。
本实施例与图1所示实施例的区别之处在于，台面结构220进一步由以离子轰击方式形成的一体绝缘区28划分成阵列排布且彼此独立的多个发光单元200。离子轰击方式所采用的离子源选自下列元素的离子：H(氢)、He(氦)、N(氮)、F(氟)、Mg(镁)、Ar(氩)、Zn(锌)、O(氧)、Ti(钛)、Fe(铁)、Cr(铬)、Mn(锰)以及Co(钴)或上述的任意组合；离子轰击的离子能量从10KeV到1000KeV以上。通过离子轰击方式所形成一体绝缘区28的优点在于，避免以蚀刻方式形成凹槽时对发光外延层22所造成的损伤，有效避免非辐射复合。
其中，反射镜层27为一体结构，且反射镜层27覆盖于一体绝缘区28和多个发光单元200上。反射镜层27可以采用透明导电材料做欧姆接触，比如氧化铟锡(ITO)，ITO上再镀上其他的金属反射镜或DBR反射镜。在其他实施例中，反射镜可以同时具备反射镜和欧姆接触的功能，如包括银(Ag)、铝(Al)、镍(Ni)、铬(Cr)、铂(Pt)、或其他适当金属的金属反射镜层。
区别于现有技术的情况，本申请第二实施例的Micro-LED芯片的第二导电类型半导体层、量子阱层以及第一导电类型半导体层形成部分外露第一导电类型半导体层的台面结构，且台面结构进一步由以离子轰击方式形成的一体绝缘区划分成阵列排布且彼此独立的多个发光单元，实现在同一缓冲层上一次性外延多个发光单元。同时，由于本申请采用了离子轰击技术，不需使用台面蚀刻技术，可以减小加工界面的损失，进而得到提高Micro-LED芯片成品率。
如图6所示，本申请第三实施例的Micro-LED芯片30包括与图5所示实施例类似的缓冲层31、发光外延层32、第一导电类型电极35和第二导电类型电极36、反射镜层37、第二绝缘层39、第一开口391、第二开口392、第一导电类型焊盘341和第二导电类型焊盘342，其中，发光外延层32包括依次层叠设置于缓冲层31的主表面上的第一导电类型半导体层321、量子阱层322以及第二导电类型半导体层323。
本实施例与图5所示实施例的区别之处在于，在本实施例中，在台面结构320的外周壁上设置有以离子轰击方式形成且与台面结构320一体设置的第一绝缘区381，并在第一绝缘区381之外以及第一导电类型电极35和第二导电类型电极36上进一步包覆第二绝缘层39。
具体来说，在上文通过离子轰击方式形成用于划分发光单元300的第二绝缘区382的同时在发光单元300的外侧形成额外的绝缘层(图未标示)，并通过沿额外的绝缘区进行蚀刻，进而形成台面结构，并利用保留的绝缘层作为第一绝缘区381。
值得注意的是，上述第一绝缘区381适用于其他形式的台面结构，例如未被绝缘区或沟槽划分成多个发光单元的一体式台面结构。
区别于现有技术的情况，本申请第三实施例的Micro-LED芯片的第二导电类型半导体层、量子阱层以及第一导电类型半导体层形成部分外露第一导电类型半导体层的台面结构，且台面结构的外周壁上设置有以离子轰击方式形成且与台面结构一体设置的第一绝缘区，能够阻止载流子在台面结构的外周壁产生非辐射复合，进而提高Micro-LED芯片光电转换效率。
如图7和图1所示，本申请还提出一种用于制备本申请第一实施例的Micro-LED芯片10的制造方法，该方法包括以下步骤：
S11：提供一衬底。
上文所提到的衬底的材质没有特定的限制，但凡可以进行图形化并可用作氮化物LED衬底的公知的物质均可采用。一般而言，可以是能够使氮化物类半导体物质生长的蓝宝石、SiC、Si、GaN、ZnO、GaAs、GaP、LiAl2O3、BN及AlN中某一者，但并非限定于此。其中，凹凸图案通过刻蚀工艺可以直接形成，其有助于高品质的氮化镓基半导体物质生长，具有通过光散射提高Micro-LED芯片10的光释放效率的效果。
S12：在衬底的一侧主表面110上形成缓冲层11。
具体地，缓冲层11可以为AlN、AlGaN、GaN或AlN/AlGaN/GaN的复合缓冲层结构。缓冲层11的制备方法主要有两种，一种是通过传统的MOCVD方法制备，即以Ⅲ族元素的有机化合物和V、Ⅵ族元素的氢化物等作为晶体生长源材料，采用热分解反应方式在衬底100上进行气相外延生长。在其他实施例中，也可以借助于诸如物理气相沉积、溅射、氢气相沉积法或原子层沉积完成沉积的工序。
S13：在缓冲层11远离衬底的主表面110上形成发光外延层12。
发光外延层12包括依次层叠设置于缓冲层11的主表面110上的第一导电类型半导体层121、量子阱层122以及第二导电类型半导体层123。
具体地，第一导电类型半导体层121、量子阱层122以及第二导电类型半导体层123可以采用金属有机化合物化学气相沉淀(Metal-organic Chemical Vapor Deposition，MOCVD)、分子束外延(Molecular beam epitaxy，MBE)等生长方法依次形成。
S14：对第二导电类型半导体层123、量子阱层122以及第一导电类型半导体层121进行图案化，以形成部分外露第一导电类型半导体层121的台面结构120，并使得台面结构120进一步由沟槽13进行划分成呈阵列分布且彼此独立的多个发光单元100。
具体地，可以应用蚀刻工艺来对第二导电类型半导体层123、量子阱层122以及第一导电类型半导体层121进行图案化，以形成部分外露第一导电类型半导体层121的台面结构120。
进一步地，应用蚀刻工艺来移除台面结构120之间的间隔区域的第一导电类型半导体层121、量子阱层122以及第二导电类型半导体层123上形成限定了各个发光单元100的沟槽13。台面结构120和沟槽13的蚀刻可以同步进行。
其中，上述蚀刻工艺可以包括干式蚀刻、湿式蚀刻或其组合。该发光单元100可以为倒装结构的发光单元100、垂直结构的发光单元100以及正装结构的发光单元100，在此不做限定。
在一实施例中，上述步骤S13进一步包括以下步骤：在第二导电类型半导体层123上进一步形成反射镜层17。
具体地，采用使用电子束蒸镀或磁控溅射的方法在第二导电类型半导体层123的表面上制作一层反射镜层17。
其中，反射镜层17可以采用透明导电材料做欧姆接触，比如氧化铟锡(ITO)，ITO上再镀上其他的金属反射镜或DBR反射镜。在其他实施例中，反射镜可以同时具备反射镜和欧姆接触的功能，如包括银(Ag)、铝(Al)、镍(Ni)、铬(Cr)、铂(Pt)、或其他适当金属的金属反射镜层。
步骤S14进一步包括：对反射镜层17进行图案化，反射镜层17由沟槽13进行划分，以使得多个发光单元100上的反射镜层17相互独立。
应用蚀刻工艺来移除部分反射镜层17，以在反射镜层17和发光外延层12中形成沟槽13，其中，上述蚀刻工艺可以包括干式蚀刻、湿式蚀刻或其组合。
通过形成多个沟槽13，以形成多个相互独立的且与第二导电类型电极16相连接的反射镜层17。在Micro-LED芯片10工作时可以由该反射镜层17来定向反射量子阱层122发射至反射镜层17的光，以减少漏出损失和全反射损失，从而提高Micro-LED芯片10的发光效率。
如图8所示，在一实施例中，该方法进一步包括以下步骤：
S15：在第一导电类型半导体层121由台面结构120外露的部分上形成第一导电类型电极15，其中第一导电类型电极15与第一导电类型半导体层121电连接。
具体地，第一导电类型半导体层121可以为n型半导体层(例如n型GaN层)，对应的第一导电类型电极15为n型电极。
将Cr/Al/Ti金属制作于第一导电类型半导体层121的外露部分表面而形成第一导电类型电极15，因此第一导电类型电极15为n型电极，第一导电类型电极15与所述第一导电类型半导体层121电连接，例如在本实施例中，第一导电类型电极15与第一导电类型半导体层121通过直接接触的方式形成电连接。
S16：在台面结构120的顶部形成第二导电类型电极16，其中第二导电类型电极16与各发光单元100的第二导电类型半导体层123电连接。
具体地，第二导电类型半导体层123可以为p型半导体层(例如p型GaN层)，对应的第二导电类型电极16为p型电极。
将Ni/Au金属制作于台面结构120的顶部而形成第二导电类型电极16，因此第二导电类型电极16为p型电极，第二导电类型电极16与各发光单元100的第二导电类型半导体层123电连接。
如图9所示，在一实施例中，该步骤S16进一步包括以下步骤：
S161：利用第一绝缘层18填充于沟槽13且覆盖台面结构120的外周壁。
具体地，采用采用溅射、喷涂、ALD或PECVD沉积工艺在沟槽13且台面结构120的外周壁覆盖第一绝缘层18，第一绝缘层18可采用氮化铝、二氧化硅、氮化硅、三氧化二铝、布拉格反射层DBR、硅胶、树脂或丙烯酸之其一制成。
S162：利用第二导电类型电极16整体覆盖沟槽13内的第一绝缘层18以及多个发光单元100。
具体地，通过第二导电类型电极16覆盖第一绝缘层18的整个上表面以及多个发光单元100，以使第二导电类型电极16与各发光单元100的第二导电类型半导体层123电连接。
如图10所示，在一实施例中，该方法还包括以下步骤：
S17：利用第二绝缘层19覆盖第一导电类型电极15和第二导电类型电极16，并在第二绝缘层19上形成分别外露第一导电类型电极15和第二导电类型电极16的第一开口191和第二开口192。
具体地，采用溅射、喷涂、ALD或PECVD沉积工艺在第一导电类型电极15和第二导电类型电极16的外周壁覆盖第二绝缘层19，第二绝缘层19可采用氮化铝、二氧化硅、氮化硅、三氧化二铝、布拉格反射层DBR、硅胶、树脂或丙烯酸之其一制成。
在第二绝缘层19上通过蚀刻工艺形成第一开口191和第二开口192，上述蚀刻工艺可以包括干式蚀刻、湿式蚀刻或其组合。第一开口191用于暴露第一导电类型半导体层121的第一区域，第一区域对应于形成有第一导电类型焊盘141的区域，第二开口192用于暴露第二导电类型半导体层123的第二区域，第二区域对应于形成有第二导电类型焊盘142的区域。
S18：形成分别经第一开口191和第二开口192电连接至第一导电类型电极15和第二导电类型电极16的第一导电类型焊盘141和第二导电类型焊盘142。
具体地，通过印刷、电镀、电子束蒸镀或磁控溅射工艺制造相互绝缘的第一导电类型焊盘141与第二导电类型焊盘142，其中，第一导电类型焊盘141通过直接接触第一导电类型电极15电连接，第二导电类型焊盘142通过直接接触与第二导电类型电极16电连接。
如图11和图5所示，本申请还提出一种用于制备本申请第二实施例的Micro-LED芯片20的制造方法，该方法包括以下步骤：
S21：提供一衬底。
S22：在衬底的一侧主表面上形成缓冲层21。
S23：在缓冲层21远离衬底的主表面上形成发光外延层22，发光外延层22包括依次层叠设置于缓冲层21的主表面上的第一导电类型半导体层221、量子阱层222以及第二导电类型半导体层223。
S24：对第二导电类型半导体层223、量子阱层222以及第一导电类型半导体层221进行图案化和离子轰击，以形成部分外露第一导电类型半导体层221的台面结构220，并使得台面结构220进一步由以离子轰击方式形成的一体绝缘区28划分成彼此独立的多个发光单元。
具体地，可以先应用蚀刻工艺来对第二导电类型半导体层223、量子阱层222以及第一导电类型半导体层221进行图案化，以形成部分外露第一导电类型半导体层221的台面结构220。然后再将台面结构220放入离子轰击炉，选择合适的轰击离子源对台面结构220进行离子轰击，并在台面结构220上形成一体绝缘区28，以限定出彼此独立的多个发光单元。
或者，可以先选择合适的轰击离子源对第二导电类型半导体层223、量子阱层222以及第一导电类型半导体层221进行离子轰击，以在第二导电类型半导体层223、量子阱层222以及第一导电类型半导体层221内形成一体绝缘区28。再应用蚀刻工艺来对一体绝缘区28、第二导电类型半导体层223、量子阱层222以及第一导电类型半导体层221进行图案化，以形成部分外露第一导电类型半导体层221的台面结构220并限定出彼此独立的多个发光单元。
具体地，本实施例S24的离子轰击方式所使用的轰击离子源选自下列元素的离子：H(氢)、He(氦)、N(氮)、F(氟)、Mg(镁)、Ar(氩)、Zn(锌)、O(氧)、Ti(钛)、Fe(铁)、Cr(铬)、Mn(锰)以及Co(钴)或上述的任意组合；离子轰击的离子能量从10KeV到1000KeV以上。
S25：在第一导电类型半导体层221由台面结构220外露的部分上形成第一导电类型电极25，其中第一导电类型电极25与第一导电类型半导体层221电连接。
S26：在台面结构220的顶部形成第二导电类型电极26，其中第二导电类型电极26与各发光单元200的第二导电类型半导体层223电连接。
步骤S21、S22、S23、S25、S26的具体过程可参见上述实施例中的S11、S12、S13、S15、S16，在此不做赘述。
其中，多个发光单元沿缓冲层21的主表面的平行方向的横截面积在靠近第一导电类型电极25的方向上逐渐增大，并且/或者多个发光单元沿缓冲层21的主表面的平行方向的间距在靠近第一导电类型电极25的方向上逐渐变小。
在一实施例中，上述步骤S24之后，该方法进一步包括：在台面结构220上进一步形成反射镜层27，其中反射镜层27为一体结构，并覆盖于一体绝缘区28和多个发光单元上。
具体地，采用电子束蒸镀或磁控溅射蒸镀方法在第二导电类型半导体层223的表面上制作一层反射镜层27。
反射镜层27可以采用透明导电材料做欧姆接触，比如氧化铟锡(ITO)，ITO上再镀上其他的金属反射镜或DBR反射镜。在其他实施例中，反射镜可以同时具备反射镜和欧姆接触的功能，如包括银(Ag)、铝(Al)、镍(Ni)、铬(Cr)、铂(Pt)、或其他适当金属的金属反射镜层。
与步骤S14不同的是，反射镜层27为一体结构，并覆盖于一体绝缘区28和多个发光单元200上，在Micro-LED芯片工作时可以由该一体结构的反射镜层27来定向反射量子阱层222发射至反射镜层27的光，以减少漏出损失和全反射损失，从而提高Micro-LED芯片的发光效率。
在一实施例中，该方法进一步包括以下步骤：
S27：利用绝缘层29覆盖第一导电类型电极25和第二导电类型电极26，并在绝缘层29上形成分别外露第一导电类型电极25和第二导电类型电极26的第一开口291和第二开口292。
S28：形成分别经第一开口291和第二开口292电连接至第一导电类型电极25和第二导电类型电极26的第一导电类型焊盘241和第二导电类型焊盘242。
步骤S27、S28的具体过程可参见上述实施例中的S17、S18，在此不做赘述。
如图12和图6所示，本申请还提出一种用于制备本申请第三实施例的Micro-LED芯片30的制造方法，该方法包括以下步骤：
S31：提供一衬底。
S32：在衬底的一侧主表面上形成缓冲层31。
S33：在缓冲层31远离衬底的主表面上形成发光外延层32，发光外延层32包括依次层叠设置于缓冲层31的主表面上的第一导电类型半导体层321、量子阱层322以及第二导电类型半导体层323。
S34：对第一导电类型半导体层321、量子阱层322以及第二导电类型半导体层323进行离子轰击，以在第一导电类型半导体层321、量子阱层322以及第二导电类型半导体层323内形成第一绝缘层(图未示出)。
S35：沿第一绝缘层对第一导电类型半导体层321、量子阱层322以及第二导电类型半导体层323进行图案化，以形成部分外露第一导电类型半导体层321的台面结构320，并利用保留的第一绝缘层作为台面结构320的外周壁上的第一绝缘区381。
其中，本实施例S34的离子轰击方式所使用的轰击离子源选自下列元素的离子：H(氢)、He(氦)、N(氮)、F(氟)、Mg(镁)、Ar(氩)、Zn(锌)、O(氧)、Ti(钛)、Fe(铁)、Cr(铬)、Mn(锰)以及Co(钴)或上述的任意组合；离子轰击的离子能量从10KeV到1000KeV以上。
可应用蚀刻工艺来对第一导电类型半导体层321、量子阱层322以及第二导电类型半导体层323进行图案化，其中，上述蚀刻工艺可以包括干式蚀刻、湿式蚀刻或其组合。
通过上述方式，图案化可沿着离子轰击形成的第一绝缘区381进行，避免了传统蚀刻对发光外延层32的损伤，减少非辐射复合。
步骤S31、S32、S33的具体过程可参见上述实施例中的S11、S12、S13，在此不做赘述。
由于本实施例先在特定区域进行离子轰击后，再在该区域刻蚀，可避免侧壁损伤带来的效率下降问题。
在一实施例中，该方法进一步包括以下步骤：
S36：在第一导电类型半导体层321、量子阱层322以及第二导电类型半导体层323内形成第二绝缘区382，以使得台面结构320进一步由第二绝缘区382划分成彼此独立的多个发光单元300。
具体地，步骤S36可以与步骤S34同时进行，即通过离子轰击方式在第一导电类型半导体层321、量子阱层322以及第二导电类型半导体层323内同时形成第二绝缘区382。
或者，可以在步骤S35形成台面结构320后，再对该台面结构320进行离子轰击，进而在第一导电类型半导体层321、量子阱层322以及第二导电类型半导体层323内形成第二绝缘区382。
在一实施例中，该方法进一步包括：
S37：在第一导电类型半导体层321由台面结构320外露的部分上形成第一导电类型电极35，其中第一导电类型电极35与第一导电类型半导体层321电连接。
S38：在台面结构320的顶部形成第二导电类型电极36，其中第二导电类型电极36与各发光单元300的第二导电类型半导体层323电连接。
步骤S37、S38的具体过程可参见上述实施例中的S15、S16，在此不做赘述。
以上所述仅为本申请的实施方式，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。

Claims (11)

1.一种Micro-LED芯片，其特征在于，所述Micro-LED芯片包括：
缓冲层；
发光外延层，包括依次层叠设置于所述缓冲层的一侧主表面上的第一导电类型半导体层、量子阱层以及第二导电类型半导体层，其中所述第二导电类型半导体层、量子阱层以及第一导电类型半导体层形成部分外露所述第一导电类型半导体层的台面结构，所述台面结构进一步由以离子轰击方式形成的一体绝缘区划分成阵列排布且彼此独立的多个发光单元。
2.根据权利要求1所述的Micro-LED芯片，其特征在于，所述Micro-LED芯片进一步包括：
第一导电类型电极，设置于所述第一导电类型半导体层由所述台面结构外露的部分上，并与所述第一导电类型半导体层电连接；
第二导电类型电极，设置于所述台面结构的顶部，并与各所述发光单元的所述第二导电类型半导体层电连接。
3.根据权利要求2所述的Micro-LED芯片，其特征在于，所述Micro-LED芯片进一步包括设置于所述第二导电类型半导体层和所述第二导电类型电极之间的反射镜层。
4.根据权利要求3所述的Micro-LED芯片，其特征在于，所述反射镜层为一体结构，并覆盖于所述一体绝缘区和所述多个发光单元上。
5.根据权利要求3所述的Micro-LED芯片，其特征在于，所述Micro-LED芯片进一步包括覆盖所述第一导电类型电极和所述第二导电类型电极的绝缘层，所述绝缘层上设置有分别外露所述第一导电类型电极和所述第二导电类型电极的第一开口和第二开口，所述Micro-LED芯片分别经所述第一开口和第二开口电连接至所述第一导电类型电极和所述第二导电类型电极的第一导电类型焊盘和第二导电类型焊盘。
6.根据权利要求1所述的Micro-LED芯片，其特征在于，所述多个发光单元沿所述缓冲层的主表面的平行方向的横截面积和/或间距呈非均匀分布。
7.根据权利要求6所述的Micro-LED芯片，其特征在于，所述多个发光单元沿所述缓冲层的主表面的平行方向的横截面积在靠近所述第一导电类型电极的方向上逐渐增大，并且/或者所述多个发光单元沿所述缓冲层的主表面的平行方向的间距在靠近所述第一导电类型电极的方向上逐渐变小。
8.根据权利要求6所述的Micro-LED芯片，其特征在于，所述多个发光单元沿所述缓冲层的主表面的平行方向的横截面积从所述台面结构的中部向两端逐渐增大或减小，并且/或者所述多个发光单元沿所述缓冲层的主表面的平行方向的间距从所述台面结构的中部向两端逐渐减小或增大。
9.一种Micro-LED芯片的制造方法，其特征在于，所述Micro-LED芯片包括：
提供一衬底；
在所述衬底的一侧主表面上形成缓冲层；
在所述缓冲层远离所述衬底的主表面上形成发光外延层，所述发光外延层包括依次层叠设置于所述缓冲层的所述主表面上的第一导电类型半导体层、量子阱层以及第二导电类型半导体层；
对所述第二导电类型半导体层、量子阱层以及第一导电类型半导体层进行图案化和离子轰击，以形成部分外露所述第一导电类型半导体层的台面结构，并使得所述台面结构进一步由以离子轰击方式形成的一体绝缘区划分成彼此独立的多个发光单元；
在所述第一导电类型半导体层由所述台面结构外露的部分上形成第一导电类型电极，其中所述第一导电类型电极与所述第一导电类型半导体层电连接；
在所述台面结构的顶部形成第二导电类型电极，其中第二导电类型电极与各所述发光单元的所述第二导电类型半导体层电连接。
10.根据权利要求9所述的方法，其特征在于，所述对所述台面结构进行图案化离子轰击的步骤之后，进一步包括：
在所述台面结构上进一步形成反射镜层，其中所述反射镜层为一体结构，并覆盖于所述一体绝缘区和所述多个发光单元上。
11.根据权利要求9所述的方法，其特征在于，所述方法进一步包括：
利用绝缘层覆盖所述第一导电类型电极和所述第二导电类型电极，并在所述绝缘层上形成分别外露所述第一导电类型电极和所述第二导电类型电极的第一开口和第二开口；
形成分别经所述第一开口和第二开口电连接至所述第一导电类型电极和所述第二导电类型电极的第一导电类型焊盘和第二导电类型焊盘。
CN201911292246.XA 2019-12-13 2019-12-13 一种Micro-LED芯片及其制造方法 Pending CN111430518A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911292246.XA CN111430518A (zh) 2019-12-13 2019-12-13 一种Micro-LED芯片及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911292246.XA CN111430518A (zh) 2019-12-13 2019-12-13 一种Micro-LED芯片及其制造方法

Publications (1)

Publication Number Publication Date
CN111430518A true CN111430518A (zh) 2020-07-17

Family

ID=71546905

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911292246.XA Pending CN111430518A (zh) 2019-12-13 2019-12-13 一种Micro-LED芯片及其制造方法

Country Status (1)

Country Link
CN (1) CN111430518A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022099500A1 (zh) * 2020-11-11 2022-05-19 苏州晶湛半导体有限公司 一种发光结构及其制备方法
WO2023142135A1 (en) * 2022-01-31 2023-08-03 Jade Bird Display (shanghai) Limited A micro led panel with re-growth layer and manufacturing method thereof
CN118633170A (zh) * 2022-01-31 2024-09-10 上海显耀显示科技有限公司 微型led、微型led阵列面板及其制造方法
CN120051067A (zh) * 2025-04-27 2025-05-27 山东云海国创云计算装备产业创新中心有限公司 一种led芯片结构及其制备方法

Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060081869A1 (en) * 2004-10-20 2006-04-20 Chi-Wei Lu Flip-chip electrode light-emitting element formed by multilayer coatings
CN1820376A (zh) * 2003-08-08 2006-08-16 维切尔公司 高亮度氮化物微发光二极管及其制造方法
KR100668964B1 (ko) * 2005-09-27 2007-01-12 엘지전자 주식회사 나노 홈을 갖는 발광 소자 및 그의 제조 방법
JP2009147140A (ja) * 2007-12-14 2009-07-02 Panasonic Corp 発光素子および発光素子の製造方法
CN101944558A (zh) * 2009-07-09 2011-01-12 晶发光电股份有限公司 具有钝化层的发光二极管及其制造方法
CN202189788U (zh) * 2011-08-26 2012-04-11 厦门市三安光电科技有限公司 一种阵列式发光二极管
CN103918351A (zh) * 2011-11-09 2014-07-09 昭和电工株式会社 发光装置和发光装置的制造方法
CN104396028A (zh) * 2012-05-24 2015-03-04 香港大学 不需要颜色转换的白色纳米发光二极管
CN105655459A (zh) * 2016-02-25 2016-06-08 武汉大学 一种紫外发光二极管芯片及其制备方法
US20160181477A1 (en) * 2014-08-27 2016-06-23 Seoul Viosys Co., Ltd. Light emitting diode and method of fabricating the same
CN106981497A (zh) * 2017-02-14 2017-07-25 盐城东紫光电科技有限公司 一种高压倒装led芯片结构及其制造方法
WO2018048154A1 (ko) * 2016-09-12 2018-03-15 서울바이오시스 주식회사 발광 구조물을 포함하는 반도체 발광 소자
WO2019002786A1 (fr) * 2017-06-30 2019-01-03 Aledia Dispositif optoelectronique comportant des structures semiconductrices tridimensionnelles en configuration axiale
CN110033714A (zh) * 2019-04-30 2019-07-19 京东方科技集团股份有限公司 显示面板及显示装置
CN110168755A (zh) * 2017-09-28 2019-08-23 首尔伟傲世有限公司 发光二极管芯片
CN110447111A (zh) * 2017-03-13 2019-11-12 香港大学 用于发光装置光谱红移的应变诱导纳米结构

Patent Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1820376A (zh) * 2003-08-08 2006-08-16 维切尔公司 高亮度氮化物微发光二极管及其制造方法
US20060081869A1 (en) * 2004-10-20 2006-04-20 Chi-Wei Lu Flip-chip electrode light-emitting element formed by multilayer coatings
KR100668964B1 (ko) * 2005-09-27 2007-01-12 엘지전자 주식회사 나노 홈을 갖는 발광 소자 및 그의 제조 방법
CN1941443A (zh) * 2005-09-27 2007-04-04 Lg电子株式会社 发光器件及其制造方法
JP2009147140A (ja) * 2007-12-14 2009-07-02 Panasonic Corp 発光素子および発光素子の製造方法
CN101944558A (zh) * 2009-07-09 2011-01-12 晶发光电股份有限公司 具有钝化层的发光二极管及其制造方法
CN202189788U (zh) * 2011-08-26 2012-04-11 厦门市三安光电科技有限公司 一种阵列式发光二极管
CN103918351A (zh) * 2011-11-09 2014-07-09 昭和电工株式会社 发光装置和发光装置的制造方法
CN104396028A (zh) * 2012-05-24 2015-03-04 香港大学 不需要颜色转换的白色纳米发光二极管
US20160181477A1 (en) * 2014-08-27 2016-06-23 Seoul Viosys Co., Ltd. Light emitting diode and method of fabricating the same
CN105655459A (zh) * 2016-02-25 2016-06-08 武汉大学 一种紫外发光二极管芯片及其制备方法
WO2018048154A1 (ko) * 2016-09-12 2018-03-15 서울바이오시스 주식회사 발광 구조물을 포함하는 반도체 발광 소자
CN106981497A (zh) * 2017-02-14 2017-07-25 盐城东紫光电科技有限公司 一种高压倒装led芯片结构及其制造方法
CN110447111A (zh) * 2017-03-13 2019-11-12 香港大学 用于发光装置光谱红移的应变诱导纳米结构
WO2019002786A1 (fr) * 2017-06-30 2019-01-03 Aledia Dispositif optoelectronique comportant des structures semiconductrices tridimensionnelles en configuration axiale
CN110168755A (zh) * 2017-09-28 2019-08-23 首尔伟傲世有限公司 发光二极管芯片
CN110033714A (zh) * 2019-04-30 2019-07-19 京东方科技集团股份有限公司 显示面板及显示装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022099500A1 (zh) * 2020-11-11 2022-05-19 苏州晶湛半导体有限公司 一种发光结构及其制备方法
WO2023142135A1 (en) * 2022-01-31 2023-08-03 Jade Bird Display (shanghai) Limited A micro led panel with re-growth layer and manufacturing method thereof
CN118633170A (zh) * 2022-01-31 2024-09-10 上海显耀显示科技有限公司 微型led、微型led阵列面板及其制造方法
CN120051067A (zh) * 2025-04-27 2025-05-27 山东云海国创云计算装备产业创新中心有限公司 一种led芯片结构及其制备方法
CN120051067B (zh) * 2025-04-27 2025-08-01 山东云海国创云计算装备产业创新中心有限公司 一种led芯片结构及其制备方法

Similar Documents

Publication Publication Date Title
US7345315B2 (en) Gallium nitride based light-emitting device
KR100631840B1 (ko) 플립칩용 질화물 반도체 발광소자
KR102450150B1 (ko) 반도체 발광소자
US11735695B2 (en) Light emitting diode devices with current spreading layer
US20210288222A1 (en) Light Emitting Diode Devices With Common Electrode
US7687811B2 (en) Vertical light emitting device having a photonic crystal structure
KR102323686B1 (ko) 발광 소자 및 그 제조 방법
KR101017394B1 (ko) 발광 소자 및 그것을 제조하는 방법
US7674639B2 (en) GaN based LED with etched exposed surface for improved light extraction efficiency and method for making the same
US11942507B2 (en) Light emitting diode devices
CN110911536A (zh) 一种Micro-LED芯片及其制造方法
CN111430518A (zh) 一种Micro-LED芯片及其制造方法
CN108922950A (zh) 一种高亮度倒装led芯片及其制作方法
CN111430400A (zh) 一种Micro-LED芯片及其制造方法
US11848402B2 (en) Light emitting diode devices with multilayer composite film including current spreading layer
TW202029533A (zh) 發光元件及其製造方法
US12550508B2 (en) Light-emitting diode and manufacturing method thereof
US11784286B2 (en) Light emitting diode devices with defined hard mask opening
US20250185423A1 (en) Light-emitting device
CN112670386B (zh) 一种发光二极管及其制造方法
JP2012080104A (ja) 半導体発光素子及びその製造方法
US12550514B2 (en) Light-emitting device with cavity between top electrode pad and protective layer
US20240372039A1 (en) Contact interconnect structures for light-emitting diode chips and related methods
TW202443934A (zh) 半導體元件
CN117810338A (zh) 发光元件及具有此发光元件的背光单元及显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20230328

Address after: No.1088 Xueyuan Avenue, Taoyuan Street, Nanshan District, Shenzhen, Guangdong 518055

Applicant after: Southern University of Science and Technology

Address before: 518000 building 11, Jinxiu Dadi, 121 hudipai, Guanhu street, Longhua District, Shenzhen City, Guangdong Province

Applicant before: SHENZHEN THIRD GENERATION SEMICONDUCTOR Research Institute

TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20230705

Address after: Building 1, Building 409, No. 1310 Kukeng Sightseeing Road, Kukeng Community, Guanlan Street, Longhua District, Shenzhen City, Guangdong Province, 518000

Applicant after: Naweilang Technology (Shenzhen) Co.,Ltd.

Address before: No.1088 Xueyuan Avenue, Taoyuan Street, Nanshan District, Shenzhen, Guangdong 518055

Applicant before: Southern University of Science and Technology

TA01 Transfer of patent application right
RJ01 Rejection of invention patent application after publication

Application publication date: 20200717

RJ01 Rejection of invention patent application after publication