TW201911516A - 半導體結構及其製作方法 - Google Patents

Abstract

本發明之一些實施例揭示一種半導體結構，該半導體結構包括一基板、置放於該基板之一第一表面上方之一晶粒、置放於該基板之一第二表面上方之一RDL、置放於該RDL內之一導電結構。該導電結構經組態為一密封環，該密封環在製作或單粒化期間保護該RDL及該基板免遭由裂縫、碎片或其他污染物引起的損壞。如此，可最小化或防止在製作或單粒化期間組件之脫層或對該半導體結構之損壞。

Description

半導體結構及其製作方法

本發明實施例係有關半導體結構及其製作方法。

使用半導體裝置之電子設備對於許多現代應用來說是必要的。隨著電子技術的進步，半導體裝置之大小變得越來越小同時具有較大功能性及較大量的積體電路。由於半導體裝置之經小型化規模，因此基板上覆晶圓上覆晶片(chip on wafer on substrate) (CoWoS)廣泛地用於藉由貫穿矽通路(TSV)而將數個晶片整合至單個半導體裝置中。在CoWoS操作期間，將若干個晶片組裝於單個半導體裝置上。此外，在此小的半導體裝置內實施眾多製造操作。 然而，半導體裝置之製造操作係關於對此小且薄的半導體裝置進行的許多步驟及操作。對以經小型化規模之半導體裝置之製造變得較為複雜。製造半導體裝置之複雜性的增加可導致例如不良結構組態、組件之脫層或其他問題等缺陷，從而導致半導體裝置之高合格率損失及製造成本的增加。如此，存在對於修改半導體裝置之結構及改良製造操作的許多挑戰。

本發明的一實施例係關於一種半導體結構，其包括：第一襯底，其包含第一表面及與所述第一表面相對的第二表面；通路，其延伸穿過所述第一襯底；裸片，其放置於所述第一襯底的所述第一表面上方；重佈層RDL，其放置於所述第一襯底的所述第二表面上方，且包含所述第二表面上方的介電層、放置於所述介電層內並電連接到所述通路的第一導電結構，及放置於所述介電層內並與所述通路電隔離的第二導電結構；第二襯底，其包含第三表面及與所述第三表面相對的第四表面；及導電凸塊，其放置於所述第二襯底的所述第三表面與所述RDL之間且將所述第一導電結構與所述第二襯底接合在一起。 本發明的一實施例係關於一種半導體結構，其包括：第一襯底，其包含第一表面及與所述第一表面相對的第二表面；多個通路，其延伸穿過所述第一襯底；裸片，其放置於所述第一襯底的所述第一表面上方；多個介電層，其放置於所述第一襯底的所述第二表面上方且彼此上下堆疊；第一導電結構，其放置於所述多個介電層內且電連接到所述多個通路中的至少一者；第二導電結構，其放置於所述多個介電層內；第二襯底，其包含第三表面及與所述第三表面相對的第四表面；及導電凸塊，其放置於所述第二襯底的所述第三表面與所述多個介電層之間且將所述第一導電結構與所述第二襯底接合在一起，其中所述第二導電結構與所述多個通路、所述導電凸塊及所述第一導電結構電隔離。 本發明的一實施例係關於一種製造半導體結構的方法，其包括：提供第一襯底，所述第一襯底包含第一表面、與所述第一表面相對的第二表面及延伸於所述第一表面與所述第二表面之間的通路；在所述第一襯底的所述第一表面上方放置裸片；在所述第一襯底的所述第二表面上方放置介電層；在所述介電層內形成第一導電結構及第二導電結構；在所述第一導電結構上方放置導電凸塊，其中所述第二導電結構與所述通路電隔離。

以下揭示提供用於實施所提供主題之不同構件之許多不同實施例或實例。下文描述組件及配置之特定實例以簡化本揭示。當然，此等僅為實例且並非意欲為限制性的。舉例而言，在描述中第一構件在第二構件上方或該第二構件上形成可包括其中第一構件與第二構件直接接觸地形成之實施例且亦可包括其中額外構件可形成於第一構件與第二構件之間使得第一構件與第二構件可不直接接觸之實施例。另外，本揭示可在各種實例中重複參考編號及/或字母。此重複是出於簡單及清晰目的且並非本質上指示所論述之各種實施例及/或組態之間的關係。 此外，可在本文中為易於描述而使用空間相對術語(例如「下方」、「下面」、「下部」、「上面」、「上部」等等)來描述一個元件或構件與另一元件或構件之關係，如各圖中所說明。該空間相對術語意欲囊括在使用或操作中之裝置之除圖中所描繪定向之外的不同定向。設備可以其他方式定向(旋轉90度或以其他定向)且可因此同樣地理解本文中所使用之空間相對描述語。 在此檔案中，術語「耦合」亦可稱作「電耦合」，且術語「連接」可稱作「電連接」。「耦合」及「連接」亦可用於指示兩個或兩個以上元件彼此協作或相互作用。 亦可包括其他構件及過程。舉例而言，可包括測試結構以幫助對3D封裝或3DIC裝置進行驗證測試。舉例而言，測試結構可包括形成於重佈層中或基板上之測試墊，該基板允許對3D封裝或3DIC之測試、對探針及/或探針卡之使用等等。可對中間結構以及最終結構執行驗證測試。另外，本文中所揭示之結構及方法可結合併入對已知良好晶粒之中間驗證以增加合格率且降低成本的測試方法來使用。 半導體晶片藉由若干個操作而製造。在製造過程期間，將具有不同功能性及尺寸之半導體晶片整合至單個模組中。將數個半導體晶片置放於基板上方且接著經單粒化以變為半導體裝置。在單粒化後，即刻自半導體晶片剝離一些碎片或者一些裂縫形成並擴展至半導體晶片中。碎片及裂縫將對半導體晶片造成結構損壞。 在本揭示中，揭示一種半導體結構。該半導體結構包括置放於基板之第一表面上方之晶粒、置放於基板之第二表面上方之重佈層(RDL)及置放於RDL上方的導電凸塊。導電結構置放於RDL內、沿著RDL之邊緣延伸、環繞置放於RDL及基板上或其內之組件及互連件，且經組態為密封環以在製作或單粒化期間保護RDL及基板免遭由裂縫、碎片或其他污染物引起的損壞。如此，可最小化或防止在製作或單粒化期間組件之脫層或對半導體結構之損壞。 圖1為根據本揭示之各種實施例之半導體結構100之示意性橫截面圖。在一些實施例中，半導體結構100包括第一基板101、通路102、晶粒103及重佈層(RDL) (107、108)。 在一些實施例中，半導體結構100為半導體封裝。在一些實施例中，半導體結構100為整合扇出(InFO)封裝，其中晶粒103之I/O端子經扇出且以較大面積重新分佈於晶粒103之表面上方。在一些實施例中，半導體結構100為基板上覆晶圓上覆晶片(CoWoS)封裝結構。在一些實施例中，半導體結構100為積體系統單晶片(system on integrated chips (SoIC))封裝結構。在一些實施例中，半導體結構100為三維積體電路(3D IC)。 在一些實施例中，第一基板101為半導電基板。在一些實施例中，第一基板101包括半導電材料，例如矽、鍺、鎵、砷或其組合。在一些實施例中，第一基板101為中介層等等。在一些實施例中，第一基板101為矽基板或矽中介層。在一些實施例中，第一基板101包括例如陶瓷、玻璃、聚合物等等材料。在一些實施例中，第一基板101包括有機材料。在一些實施例中，第一基板101具有四邊形、矩形、正方形、多邊形或任何其他適合形狀。 在一些實施例中，第一基板101包括第一表面101a及與第一表面101a相對之第二表面101b。在一些實施例中，通路102置放於第一基板101內。在一些實施例中，通路102延伸穿過第一基板101。在一些實施例中，通路102延伸於第一基板101之第一表面101a與第二表面101b之間。在一些實施例中，通路102包括導電材料，例如銅、銀、金、鋁等。在一些實施例中，通路102為貫穿基板通路或貫穿矽通路(TSV)。在一些實施例中，兩個鄰近通路之間的距離為約40 um至約70 um。在一些實施例中，兩個鄰近通路之間的距離為約60 um。在一些實施例中，通路102之寬度為約8 um至約15 um。在一些實施例中，通路102之寬度為約10 um。 在一些實施例中，導電墊102a置放於通路102上方。在一些實施例中，導電墊102a電連接至通路102。在一些實施例中，導電墊102a置放於第一基板101之第一表面101a上方。在一些實施例中，導電墊102a由第一基板101環繞。在一些實施例中，導電墊102a包括導電材料，例如鉻、銅、金、鈦、銀、鎳、鈀或鎢等。在一些實施例中，導電墊102a為可焊接表面且用作用於接收導電結構之平台。 在一些實施例中，晶粒103置放於第一基板101上方。在一些實施例中，晶粒103置放於第一基板101之第一表面101a上方。在一些實施例中，晶粒103經製作為在晶粒103內具有預定功能電路。在一些實施例中，晶粒103經由機械或雷射刀而自半導電晶圓單粒化。在一些實施例中，晶粒103包含適合用於特定應用之多種電路。在一些實施例中，電路包括各種裝置，例如電晶體、電容器、電阻器、二極體及/或類似裝置。在一些實施例中，晶粒103為邏輯裝置晶粒、圖形處理單元(GPU)晶粒、應用處理(AP)晶粒、記憶體晶粒、高頻寬記憶體(HBM)晶粒等等。在一些實施例中，晶粒103為晶片或封裝。在一些實施例中，晶粒103具有呈四邊形、矩形或正方形形狀之俯視橫截面(來自半導體結構100之俯視圖之橫截面，如圖1中所展示)。 在一些實施例中，晶粒103包括前側103a、與前側103a相對之後側103b及介於前側103a與後側103b之間的側壁103c。在一些實施例中，側壁103c大體上正交於前側103a或後側103b。在一些實施例中，前側103a為數個電組件置放於其上之主動側。在一些實施例中，後側103b為不存在置放於其上之電組件之非主動側。 在一些實施例中，第一導電凸塊104置放於第一基板101與晶粒103之間。在一些實施例中，第一導電凸塊104置放於晶粒103的前側103a與第一基板101的第一表面101a之間。在一些實施例中，晶粒103經由第一導電凸塊104而與第一基板101接合在一起。在一些實施例中，第一導電凸塊104電連接至通路102。在一些實施例中，第一導電凸塊104與通路102或導電墊102a接合在一起。 在一些實施例中，第一導電凸塊104呈圓柱形、球形或半球形形狀。在一些實施例中，第一導電凸塊104為焊料接頭、焊料凸塊、焊球、球柵陣列(BGA)球、可控塌陷晶片連接(C4)凸塊、微凸塊等等。在一些實施例中，第一導電凸塊104為導電柱或柱狀物。在一些實施例中，第一導電凸塊104包括金屬，例如鉛、錫、銅、金、鎳等。在一些實施例中，兩個鄰近第一導電凸塊104之間的距離為約150 um至約200 um。在一些實施例中，兩個鄰近第一導電凸塊104之間的距離為約180 um。 在一些實施例中，第一底膠材料105置放於第一基板101上方且環繞第一導電凸塊104及晶粒103。在一些實施例中，第一底膠材料105置放於第一基板101之第一表面101a上方。一些實施例中，第一底膠材料105囊封第一導電凸塊104。在一些實施例中，第一底膠材料105與第一基板101之第一表面101a、晶粒103的前側103a及晶粒103的側壁103c接觸。在一些實施例中，側壁103c的一部分由第一底膠材料105覆蓋。在一些實施例中，第一底膠材料105填充兩個鄰近第一導電凸塊104之間的間隔。在一些實施例中，第一底膠材料105為用於保護第一導電凸塊104或固定晶粒103與第一基板101之間的接合之電絕緣黏合劑。在一些實施例中，第一底膠材料105包括環氧樹脂、樹脂、環氧樹脂模塑膠等。 在一些實施例中，模塑物106置放於第一基板101上方且環繞晶粒103。在一些實施例中，模塑物106置放於第一基板101之第一表面101a上方且環繞晶粒103、第一底膠材料105及第一導電凸塊104。在一些實施例中，模塑物106與晶粒103之側壁103c、第一底膠材料105以及第一基板101之第一表面101a接觸。在一些實施例中，晶粒103的後側103b自模塑物106暴露。在一些實施例中，模塑物106可為單層膜或複合堆疊。在一些實施例中，模塑物106包括各種材料，例如模塑膠、模塑底膠、環氧樹脂、樹脂等等。在一些實施例中，模塑物106具有高導熱性、低濕氣吸收率及高撓曲強度。 在一些實施例中，RDL (107、108)置放於第一基板101之第二表面101b上方。在一些實施例中，RDL (107、108)經組態以重新佈線來自晶粒103之電路路徑且重新分佈晶粒103之I/O端子。在一些實施例中，RDL (107、108)包括置放於第一基板101之第二表面101b上方之介電層107及置放於介電層107內之數個導電結構108。 在一些實施例中，介電層107與第一基板101之第二表面101b接觸。在一些實施例中，介電層107包括彼此上下堆疊之數個層(107a、107b、107c、107d)。雖然圖1展示介電層107包括4個介電層(107a、107b、107c、107d)，但將理解，介電層107不限於包括4個介電層(107a、107b、107c、107d)。介電層107可包括一或多個介電層。 在一些實施例中，介電層107包括聚合材料。在一些實施例中，介電層107包括聚醯亞胺(PI)、聚苯并噁唑(PBO)等等。在一些實施例中，介電層107包括聚醯亞胺(PI)，其可在低溫(亦即，大體上低於約400℃或在約200℃至300℃之範圍內)下固化。在一些實施例中，介電層107包括聚苯并噁唑(PBO)，其可在高溫(亦即，大體上大於約400℃)下固化。在一些實施例中，介電層107中之每一層(107a、107b、107c、107d)包括彼此不同或相同的介電材料。在一些實施例中，介電層107為透明的或可由可見光穿透。 在一些實施例中，介電層107之厚度為約20 um至約50 um。在一些實施例中，介電層107之厚度為約30 um至40 um。在一些實施例中，介電層107中之一個層(107a、107b、107c、107d)之厚度為約3 um至約13 um。在一些實施例中，介電層107中之一個層(107a、107b、107c、107d)之厚度為約5 um至約8 um。在一些實施例中，介電層107中之一個層(107a、107b、107c、107d)之厚度為約7 um。 在一些實施例中，導電結構108置放於介電層107內。在一些實施例中，導電結構108包括導電材料，例如金、銀、銅、鎳、鎢、鋁、錫及/或其合金。在一些實施例中，導電結構108延伸穿過介電層107中之一或多個層(107a、107b、107c、107d)。在一些實施例中，導電結構108包括第一導電結構108a及第二導電結構108b。 在一些實施例中，第一導電結構108a置放於介電層107內且電連接至通路102。在一些實施例中，第一導電結構108a置放於介電層107之中心部分處。在一些實施例中，第一導電結構108a電連接至通路102。在一些實施例中，第一導電結構108a經由通路102而電連接至晶粒103。在一些實施例中，第一導電結構108a延伸穿過介電層107中之至少一個層。在一些實施例中，第一導電結構108a與介電層107之邊緣(或RDL 107、108之邊緣)之間的距離D2為約100 um至約130 um。在一些實施例中，距離D2為約110 um。 在一些實施例中，第一導電結構108a包括第一連接盤(land)部分108a-1及與第一連接盤部分108a-1耦接在一起之第一通路部分108a-2。在一些實施例中，第一連接盤部分108a-1橫向延伸於介電層107內。在一些實施例中，第一通路部分108a-2垂直延伸於介電層107內且通過介電層107中之至少一個層。在一些實施例中，第一連接盤部分108a-1及第一通路部分108a-2彼此上下堆疊。在一些實施例中，第一連接盤部分108a-1及第一通路部分108a-2交替地堆疊。 在一些實施例中，第二導電結構108b置放於介電層107內且與通路102電隔離。在一些實施例中，第二導電結構108b鄰近於介電層107之邊緣而置放。在一些實施例中，第二導電結構108b鄰近於第一導電結構108a而置放。在一些實施例中，第二導電結構108b延伸穿過介電層107中之至少一個層。在一些實施例中，第二導電結構108b與晶粒103電隔離。在一些實施例中，第二導電結構108b為虛設結構。在一些實施例中，第二導電結構108b為密封環且經組態為阻障物，該阻障物用於在單粒化或鋸切操作後防止污染物(例如碎片、濕氣、化學品、腐蝕性材料等)穿透至半導體結構100或介電層107中且防止裂縫擴展至半導體結構100或介電層107中。 在一些實施例中，第二導電結構108b沿著介電層107之邊緣延伸，如圖2中所展示。在一些實施例中，第二導電結構108b經延伸以環繞第一導電結構108a。在一些實施例中，第二導電結構108b之俯視橫截面呈條帶或框架形狀。在一些實施例中，在可見光下經由介電層107而可見第二導電結構108b。 在一些實施例中，第二導電結構108b之寬度W1為約30 um至約70 um。在一些實施例中，寬度W1為約50 um。在一些實施例中，介電層107之邊緣與第二導電結構108b之間的距離D1大體上小於介電層107之邊緣與第一導電結構108a之間的距離D2。在一些實施例中，距離D1為約35 um至約55 um。在一些實施例中，距離D1為約45 um。在一些實施例中，第一導電結構108a與第二導電結構108b之間的距離D3為約15 um至約30 um。在一些實施例中，距離D3為約20 um。 在一些實施例中，第二導電結構108b包括第二連接盤部分108b-1及與第二連接盤部分108b-1耦接在一起之第二通路部分108b-2。在一些實施例中，第二連接盤部分108b-1橫向延伸於介電層107內。在一些實施例中，第二通路部分108b-2垂直延伸於介電層107內且通過介電層107中之至少一個層。在一些實施例中，第二連接盤部分108b-1及第二通路部分108b-2彼此上下堆疊。在一些實施例中，第二連接盤部分108b-1及第二通路部分108b-2交替地堆疊。在一些實施例中，第二連接盤部分108b-1及第二通路部分108b-2與通路102電隔離。 在一些實施例中，第二導電結構108b具有各種結構組態，如圖1A及圖1B中所展示。在一些實施例中，第二導電結構108b包括橫向延伸於介電層107中之一個層(107a、107b、107c或107d)上方之數個第二連接盤部分108b-1，及自介電層107中之一個層(107a、107b、107c或107d)中之第二連接盤部分108b-1中之一者垂直延伸的數個第二通路部分108b-2。 在一些實施例中，通路部分108b-2呈沿著介電層107中之一個層(107a、107b、107c或107d)延伸之各種長度。在一些實施例中，介電層107中之一個層(107a、107b、107c或107d)中之通路部分108b-2之長度L1為約10 um至約15 um。在一些實施例中，長度L1為約14 um。在一些實施例中，通路部分108b-2與介電層107之邊緣之間的長度L2為約45 um至約50 um。在一些實施例中，長度L2為約48 um。在一些實施例中，通路部分108b-2與第一導電結構108a之間的長度L3為約25 um至約30 um。在一些實施例中，長度L3為約27 um。在一些實施例中，連接盤部分108b-1自通路部分108b-2突出之長度L4為約25 um至約30 um。在一些實施例中，長度L4為約28 um。在一些實施例中，長度L4為約5 um至約15 um。在一些實施例中，長度L4為約10 um。在一些實施例中，長度L4為約7 um。在一些實施例中，長度L4為約1 um至約5 um。在一些實施例中，長度L4為約3 um。 在一些實施例中，阻障層109置放於第一基板101與介電層107之間。在一些實施例中，阻障層109經組態以防止導電結構108擴散至第一基板101中。在一些實施例中，阻障層109環繞通路102之一部分。在一些實施例中，阻障層109置放於第一基板101與第二導電結構108b之間。在一些實施例中，第二導電結構108b與阻障層109接觸。在一些實施例中，第二導電結構108b藉由阻障層109而與第一基板101分離。在一些實施例中，阻障層109包括氮化物。在一些實施例中，阻障層109包括氮化物，其可在低溫(亦即，大體上低於400℃)下固化。 在一些實施例中，RDL (107、108)置放於第二基板112上方。在一些實施例中，第二基板112在其上製作有預定功能電路。在一些實施例中，第二基板112包括置放於第二基板112內之數個導電跡線及數個電組件，例如電晶體、二極體等。在一些實施例中，第二基板112包括半導電材料，例如矽、鍺、鎵、砷或其組合。在一些實施例中，第二基板112包括例如陶瓷、玻璃、聚合物等等材料。在一些實施例中，第二基板112為矽基板。在一些實施例中，第二基板112為印刷電路板(PCB)。在一些實施例中，第二基板112具有四邊形、矩形、正方形、多邊形或任何其他適合形狀。 在一些實施例中，第二基板112包括第三表面112a及與第三表面112a相對之第四表面112b。在一些實施例中，第三表面112a面向介電層107。在一些實施例中，RDL (107、108)置放於第一基板101與第二基板112之間。在一些實施例中，介電層107、第一導電結構108a及第二導電結構108b置放於第一基板101與第二基板112之間。 在一些實施例中，連接器113置放於第二基板112之第四表面112b上方。在一些實施例中，連接器113經組態以接合於另一基板或封裝上方且將第二基板112之電路與另一基板或封裝之電路電連接。在一些實施例中，連接器113為焊料接頭、焊料凸塊、焊球、球柵陣列(BGA)球、可控塌陷晶片連接(C4)凸塊、微凸塊、導電柱、柱狀物等等。在一些實施例中，連接器113包括金屬，例如鉛、錫、銅、金、鎳等。 在一些實施例中，第二導電凸塊110置放於第二基板112與RDL (107、108)之間。在一些實施例中，第二導電凸塊110置放於第二基板112之第三表面112a與介電層107之間。在一些實施例中，第二導電凸塊110置放於第一導電結構108a上方。在一些實施例中，第一導電結構108a經由第二導電凸塊110而與第二基板112接合在一起。在一些實施例中，第二基板112之電路經由第二導電凸塊110、第一導電結構108a、通路102及第一導電凸塊104而電連接至晶粒103。 在一些實施例中，置放於第二導電結構108b上方之第二導電凸塊110為不存在的。在一些實施例中，第二導電凸塊110與第二導電結構108b電隔離。在一些實施例中，第二導電凸塊110與第二導電結構108b分離且不與第二導電結構108b接觸。在一些實施例中，第二導電部件108b與通路102、第二導電凸塊110及第一導電結構108a電隔離。在一些實施例中，RDL (107、108)置放於通路102與第二導電凸塊110之間。 在一些實施例中，第二導電凸塊110呈圓柱形、球形或半球形形狀。在一些實施例中，第二導電凸塊110為焊料接頭、焊料凸塊、焊球、球柵陣列(BGA)球、可控塌陷晶片連接(C4)凸塊、微凸塊等等。在一些實施例中，第二導電凸塊110為導電柱或柱狀物。在一些實施例中，第二導電凸塊110包括金屬，例如鉛、錫、銅、金、鎳等。 在一些實施例中，第二底膠材料111置放於第二基板112上方且環繞第一基板101、RDL (107、108)及第二導電凸塊110。在一些實施例中，第二底膠材料111置放於第二基板112之第三表面112a上方。在一些實施例中，第二底膠材料111囊封第二導電凸塊110。在一些實施例中，第二底膠材料111與第一基板101之側壁、介電層107以及第二基板112之第三表面112a接觸。在一些實施例中，第二基板112之第三表面112a之一部分自第二底膠材料111暴露。在一些實施例中，第一基板101之側壁之一部分由第二底膠材料111覆蓋。在一些實施例中，第二底膠材料111填充兩個鄰近第二導電凸塊110之間的間隔。在一些實施例中，第二底膠材料111為用於保護第二導電凸塊110或者固定第一基板101與第二基板112之間或介電層107與第二基板112之間的接合之電絕緣黏合劑。在一些實施例中，第二底膠材料111包括環氧樹脂、樹脂、環氧樹脂模塑膠等。 在一些實施例中，加強件115置放於第二基板112之第三表面112a上方且環繞模塑物106、第一基板101及第二底膠材料111。在一些實施例中，加強件置放於模塑物106上方。在一些實施例中，加強件115呈環形形狀。 在一些實施例中，裝置116置放於第二基板112之第三表面112a上方。在一些實施例中，裝置116置放於第二底膠材料111與加強件115之間。在一些實施例中，裝置116為表面安裝裝置(SMD)。 圖3為根據本揭示之各種實施例之半導體結構200之示意性橫截面圖。在一些實施例中，半導體結構200包括具有與上文所描述或圖1中所說明類似的組態之第一基板101、通路102、晶粒103、第一導電凸塊104、第一底膠材料105、模塑物106、RDL (107、108)、阻障層109、第二導電凸塊110、第二底膠材料111、第二基板112及連接器113。 在一些實施例中，RDL (107、108)包括鄰近於介電層107之邊緣而置放的兩個第二導電結構108b。在一些實施例中，兩個第二導電結構108b中之一者置放於第一導電結構108a與兩個第二導電結構108b中之另一者之間。在一些實施例中，兩個第二導電結構108b與通路102、第二導電凸塊110及第一導電結構108a電隔離。雖然在圖3中說明兩個第二導電結構108b，但將理解，一或多個第二導電結構108b可包括於介電層107中。在一些實施例中，兩個第二導電結構108b具有與上文所描述或圖1中所說明之第二導電結構108b類似的組態。 在一些實施例中，兩個第二導電結構108b沿著介電層107之邊緣延伸，如圖4中所展示。在一些實施例中，兩個第二導電結構108b經延伸以環繞第一導電結構108a。在一些實施例中，兩個第二導電結構108b之俯視橫截面呈條帶或框架形狀。在一些實施例中，在可見光下經由介電層107而可見兩個第二導電結構108b。在一些實施例中，兩個第二導電結構108b之間的距離D4為約8 um至約15 um。在一些實施例中，距離D4為約12 um。 圖5為根據本揭示之各種實施例之半導體結構300之示意性橫截面圖。在一些實施例中，半導體結構300包括具有與上文所描述或者圖1或3中所說明類似的組態之第一基板101、通路102、晶粒103、第一導電凸塊104、第一底膠材料105、模塑物106、RDL (107、108)、阻障層109、第二導電凸塊110、第二底膠材料111、第二基板112及連接器113。 在一些實施例中，凹槽107e置放於介電層107上方。在一些實施例中，將凹槽107e朝向第一基板101凹入至介電層107中。在一些實施例中，自介電層朝向第一基板101之第二表面101b凹入凹槽107e。在一些實施例中，凹槽107e經組態以在製作或單粒化操作後防止碎片損壞介電層107或半導體結構300或者防止裂縫擴展至介電層107或半導體結構300中。在一些實施例中，凹槽107e用作止裂器(crack stopper)。在一些實施例中，凹槽107e鄰近於第二導電結構108b而置放。在一些實施例中，凹槽107e與第二導電結構108b之間的距離大體上小於凹槽107e與第一導電結構108a之間的距離。在一些實施例中，凹槽107e之寬度為約30 um至約50 um。在一些實施例中，凹槽107e為約40 um。 圖6為根據本揭示之各種實施例之半導體結構400之示意性橫截面圖。在一些實施例中，半導體結構400包括具有與上文所描述或者圖1、3或5中所說明類似的組態之第一基板101、通路102、晶粒103、第一導電凸塊104、第一底膠材料105、模塑物106、RDL (107、108)、阻障層109、第二導電凸塊110、第二底膠材料111、第二基板112及連接器113。 在一些實施例中，半導體結構400包括鄰近於晶粒103而置放的第二晶粒114。在一些實施例中，第二晶粒114置放於第一基板101之第一表面101a上方。在一些實施例中，第二晶粒114經製作為在第二晶粒114內具有預定功能電路。在一些實施例中，將第二晶粒114經由機械或雷射刀而自半導電晶圓單粒化。在一些實施例中，第二晶粒114包含適合用於特定應用之多種電路。在一些實施例中，電路包括各種裝置，例如電晶體、電容器、電阻器、二極體及/或類似裝置。在一些實施例中，第二晶粒114為高頻寬記憶體(HBM)晶粒等等。在一些實施例中，第二晶粒114為晶片或封裝。在一些實施例中，第二晶粒114具有呈四邊形、矩形或正方形形狀之俯視橫截面(來自半導體結構400之俯視圖之橫截面，如圖6中所展示)。 在一些實施例中，第二晶粒114包括第二前側114a、與第二前側114a相對之第二後側114b。在一些實施例中，第二前側114a為數個電組件置放於其上之主動側。在一些實施例中，第二後側114b為不存在置放於其上之電組件之非主動側。在一些實施例中，第二後側114b自模塑物106暴露。 在本揭示中，亦揭示一種製造半導體結構(100、200、300、400)之方法。在一些實施例中，藉由方法500形成半導體結構(100、200、300、400)。方法500包括若干個操作且描述及說明不視為對操作之序列之限制。圖7為製造半導體結構(100、200、300、400)之方法500之實施例。方法500包括若干個操作(501、502、503、504、505、506及507)。 在操作501中，提供或接收第一基板101，如圖7A中所展示。在一些實施例中，第一基板101包括第一表面101a及與第一表面101a相對之第二表面101b。在一些實施例中，第一基板101為中介層。在一些實施例中，第一基板101具有與上文所描述或者圖1、圖3、圖5或圖6中所說明之第一基板類似的組態。 在一些實施例中，通路102形成於第一基板101內。在一些實施例中，通路102延伸穿過第一基板101。在一些實施例中，通路102延伸於第一基板101之第一表面101a與第二表面101b之間。在一些實施例中，通路102為貫穿基板通路或貫穿矽通路(TSV)。在一些實施例中，藉由以下操作而形成通路102：移除第一基板101之一部分以形成開口且接著將導電材料置放至開口中以形成通路102。在一些實施例中，對第一基板101之部分之移除包括光刻、蝕刻或任何其他適合操作。在一些實施例中，對導電材料之置放包括濺鍍、電鍍或任何其他適合操作。在一些實施例中，導電材料包括銅、銀、金、鋁等。在一些實施例中，通路102具有與上文所描述或者圖1、圖3、圖5或圖6中所說明之通路類似的組態。 在一些實施例中，導電墊102a形成於通路102上方。在一些實施例中，導電墊102a形成於第一基板101之第一表面101a上方。在一些實施例中，藉由以下操作而形成導電墊102a：移除第一基板101之一部分以暴露通路102且在通路102上方形成開口並接著將導電材料置放至開口中以形成導電墊102a。在一些實施例中，移除第一基板101之部分以暴露通路102包括光刻、蝕刻或任何其他適合操作。在一些實施例中，將導電材料置放於通路102上方包括濺鍍、電鍍或任何其他適合操作。在一些實施例中，導電材料包括鉻、銅、金、鈦、銀、鎳、鈀或鎢等。在一些實施例中，導電墊102a具有與上文所描述或者圖1、圖3、圖5或圖6中所說明之導電墊類似的組態。 在一些實施例中，阻障層109置放於第一基板101之第二表面101b上方。在一些實施例中，阻障層109經組態防止導電材料擴散至第一基板101中。在一些實施例中，阻障層109環繞通路102之一部分。在一些實施例中，阻障層109藉由旋塗、沈積、化學氣相沈積(CVD)或任何其他適合操作而置放。在一些實施例中，阻障層109包括氮化物。在一些實施例中，阻障層109在預定溫度下固化。在一些實施例中，預定溫度大體上低於400℃。在一些實施例中，阻障層109在約200℃至約300℃下固化。在一些實施例中，阻障層109在約250℃下固化。 在操作502中，在第一基板101上方置放晶粒103，如圖7B中所展示。在一些實施例中，晶粒103置放於第一基板101之第一表面101a上方。在一些實施例中，晶粒103包括前側103a、與前側相對之後側103b以及大體上正交於前側103a及後側103b之側壁103c。在一些實施例中，晶粒103為邏輯裝置晶粒、圖形處理單元(GPU)晶粒、應用處理(AP)晶粒、記憶體晶粒、高頻寬記憶體(HBM)晶粒等等。在一些實施例中，晶粒103為晶片或封裝。在一些實施例中，晶粒103具有與上文所描述或者圖1、圖3、圖5或圖6中所說明之晶粒類似的組態。 在一些實施例中，第一導電凸塊104置放於晶粒103之前側103a上方。在一些實施例中，藉由落球(ball dropping)、焊料塗膏(pasting)、絲網印刷或任何其他適合操作而置放第一導電凸塊104。在一些實施例中，第一導電凸塊104為焊料接頭、焊料凸塊、焊球、球柵陣列(BGA)球、可控塌陷晶片連接(C4)凸塊、微凸塊等等。在一些實施例中，第一導電凸塊104為導電柱或柱狀物。在一些實施例中，第一導電凸塊104具有與上文所描述或者圖1、圖3、圖5或圖6中所說明之第一導電凸塊類似的組態。 在一些實施例中，晶粒103經由第一導電凸塊104而接合於第一基板101上方。在一些實施例中，第一導電凸塊104與通路102或導電墊102a接合在一起。在一些實施例中，晶粒103經由第一導電凸塊104而電連接至通路102。在一些實施例中，第一導電凸塊104在置放於通路102或第一導電墊102a上方之後經回焊。 在一些實施例中，第一底膠材料105置放於第一基板101上方且在晶粒103之置放之後環繞第一導電凸塊104及晶粒103，如圖7C中所展示。在一些實施例中，第一底膠材料105環繞晶粒103之一部分及第一導電凸塊104且覆蓋第一基板101之第一表面101a的一部分。在一些實施例中，第一底膠材料105填充鄰近第一導電凸塊104之間的間隙。在一些實施例中，第一底膠材料105藉由流動、注入或任何其他適合操作而置放。在一些實施例中，第一底膠材料105具有與上文所描述或者圖1、圖3、圖5或圖6中所說明之第一底膠材料類似的組態。 在一些實施例中，模塑物106形成於第一基板101上方且在晶粒103之置放之後環繞晶粒103，如圖7C中所展示。在一些實施例中，模塑物106經形成以環繞晶粒103及第一底膠材料105。在一些實施例中，模塑物106與晶粒103之側壁103c之一部分、第一底膠材料105以及第一基板101之第一表面101a接觸。在一些實施例中，模塑物106藉由轉移成型、射出成型、包覆成型或任何其他適合操作而形成。在一些實施例中，晶粒103之後側103b自模塑物106暴露。在一些實施例中，模塑物106經研磨以暴露晶粒103之後側103b。在一些實施例中，模塑物106藉由碾磨、平坦化、化學機械拋光(CMP)或任何其他適合操作而經研磨。在一些實施例中，模塑物106包括各種材料，例如模塑膠、模塑底膠、環氧樹脂、樹脂等等。在一些實施例中，模塑物106具有與上文所描述或者圖1、圖3、圖5或圖6中所說明之模塑物類似的組態。 在操作503中，在第一基板101上方置放介電層107，如圖7D中所展示。在一些實施例中，介電層107置放於第一基板101之第二表面101b上方。在一些實施例中，介電層107置放於阻障層109上方。在一些實施例中，阻障層109置放於第一基板101與介電層107之間。在一些實施例中，介電層107藉由旋塗、化學氣相沈積(CVD)、電漿增強CVD (PECVD)、高密度電漿CVD (HDPCVD)或任何其他適合操作而經沈積。在一些實施例中，介電層107包括聚醯亞胺(PI)、聚苯并噁唑(PBO)等等。在一些實施例中，介電層107在預定溫度下固化。在一些實施例中，預定溫度大體上低於約400℃。在一些實施例中，預定溫度為約200℃至300℃。在一些實施例中，預定溫度為約250℃。在一些實施例中，預定溫度為大體上大於約400℃。 在一些實施例中，介電層107包括彼此上下堆疊之數個層(107a、107b、107c、107d)。在一些實施例中，介電層107之第二層107b置放於介電層107之第一層107a上方，且介電層107之第三層置放於第二層107b上方，並且介電層107之第四層107d置放於第三層107c上方。在一些實施例中，介電層107中之每一層(107a、107b、107c、107d)包括彼此不同或相同的介電材料。在一些實施例中，介電層107具有與上文所描述或者圖1、圖3、圖5或圖6中所說明之介電層類似的組態。 在操作504中，在介電層107內形成第一導電結構108a及第二導電結構108b，如圖7E或圖7F中所展示。在一些實施例中，藉由移除介電層107之一部分以形成開口且接著將導電材料置放至開口中而形成第一導電結構108a及第二導電結構108b。在一些實施例中，對介電層107之部分之移除包括光刻、蝕刻或任何其他適合操作。在一些實施例中，對導電材料之置放包括濺鍍、電鍍或任何其他適合操作。在一些實施例中，導電材料包括銅、銀、金、鋁等。在一些實施例中，第一導電結構108a及第二導電結構108b同時或單獨地形成。在一些實施例中，第一導電結構108a及第二導電結構108b具有與上文所描述或者圖1、圖3、圖5或圖6中所說明之第一導電結構及第二導電結構類似的組態。 在一些實施例中，第一導電結構108a形成於通路102上方且電連接至通路102。在一些實施例中，第一導電結構108a經由第一導電凸塊104及通路102而電連接至晶粒103。在一些實施例中，第一導電結構108a形成於介電層107之中心部分處。在一些實施例中，第一導電結構108a延伸穿過介電層107中之至少一個層。 在一些實施例中，第一導電結構108a包括第一連接盤部分108a-1及與第一連接盤部分108a-1耦接在一起之第一通路部分108a-2。在一些實施例中，第一導電結構108a藉由以下操作而形成：置放介電層107之第一層107a、移除第一層107a之一部分以形成開口、將導電材料置放至開口中以形成第一連接盤部分108a-1或第一通路部分108a-2、置放介電層107之第二層107b、移除第二層107b之一部分以形成開口且將導電材料置放至開口中以形成第一連接盤部分108a-1或第一通路部分108a-2。在一些實施例中，第一連接盤部分108a-1及第一通路部分108a-2彼此上下堆疊。在一些實施例中，第一連接盤部分108a-1及第一通路部分108a-2交替地堆疊。 在一些實施例中，第二導電結構108b形成於阻障層109上方。在一些實施例中，第二導電結構108b與通路102電隔離。在一些實施例中，第二導電結構108b與第一導電結構108a電隔離。在一些實施例中，第二導電結構108b遠離第一導電結構108a而置放。在一些實施例中，第二導電結構108b鄰近於介電層107之邊緣而形成。在一些實施例中，第二導電結構108b延伸穿過介電層107中之至少一個層。 在一些實施例中，第二導電結構108b包括第二連接盤部分108b-1及與第二連接盤部分108b-1耦接在一起之第二通路部分108b-2。在一些實施例中，第二導電結構108b藉由以下操作而形成：置放介電層107之第一層107a、移除第一層107a之一部分以形成開口、將導電材料置放至開口中以形成第二連接盤部分108b-1或第二通路部分108b-2、置放介電層107之第二層107b、移除第二層107b之一部分以形成開口且將導電材料置放至開口中以形成第二連接盤部分108b-1或第二通路部分108b-2。在一些實施例中，第二連接盤部分108b-1及第二通路部分108b-2彼此上下堆疊。在一些實施例中，第二連接盤部分108b-1及第二通路部分108b-2交替地堆疊。 在一些實施例中，形成兩個第二導電結構108b，如圖7F中所展示。在一些實施例中，兩個第二導電結構108b鄰近於介電層107之邊緣而形成。在一些實施例中，兩個第二導電結構108b與通路102及第一導電結構108a電隔離。在一些實施例中，兩個第二導電結構108b同時或單獨地形成。 在一些實施例中，凹槽107e形成於介電層107上方，如圖7G中所展示。在一些實施例中，將凹槽107e朝向第一基板101凹入至介電層107中。在一些實施例中，凹槽107e經組態以在製作或單粒化操作後防止碎片損壞介電層107或半導體結構300或者防止裂縫擴展至介電層107或半導體結構300中。在一些實施例中，凹槽107e鄰近於第二導電結構108b而置放。在一些實施例中，介電層107之一部分經移除以形成凹槽107e。在一些實施例中，凹槽107e藉由蝕刻或任何其他適合操作而形成。在一些實施例中，凹槽107e具有與上文所描述或者圖1、圖3、圖5或圖6中所說明之凹槽類似的組態。 在操作505中，在第一導電結構108a上方置放第二導電凸塊110，如圖7H中所展示。在一些實施例中，第二導電凸塊110電連接至第一導電結構108a但與第二導電結構108b電隔離。在一些實施例中，藉由落球、焊料塗膏、絲網印刷或任何其他適合操作而置放第二導電凸塊110。在一些實施例中，第二導電凸塊110為焊料接頭、焊料凸塊、焊球、球柵陣列(BGA)球、可控塌陷晶片連接(C4)凸塊、微凸塊等等。在一些實施例中，第二導電凸塊110為導電柱或柱狀物。在一些實施例中，第二導電凸塊110具有與上文所描述或者圖1、圖3、圖5或圖6中所說明之第二導電凸塊類似的組態。 在操作506中，提供或接收第二基板112，如圖7I中所展示。在一些實施例中，第二基板112為矽基板。在一些實施例中，第二基板112為印刷電路板(PCB)。在一些實施例中，第二基板112包括第三表面112a及與第三表面112a相對之第四表面112b。在一些實施例中，連接器113置放於第二基板112之第四表面112b上方。在一些實施例中，連接器113經組態以接合於另一基板或封裝上方且將第二基板112之電路與另一基板或封裝之電路電連接。在一些實施例中，連接器113為焊料接頭、焊料凸塊、焊球、球柵陣列(BGA)球、可控塌陷晶片連接(C4)凸塊、微凸塊、導電柱、柱狀物等等。在一些實施例中，第二基板112及連接器113具有與上文所描述或者圖1、圖3、圖5或圖6中所說明之第二基板及連接器類似的組態。 在操作507中，將第二導電凸塊110接合於第二基板112上方，如圖7J中所展示。在一些實施例中，第一導電結構108a經由第二導電凸塊110而與第二基板112接合在一起。在一些實施例中，第二基板112之電路經由第二導電凸塊110、第一導電結構108a、通路102及第一導電凸塊104而電連接至晶粒103。在一些實施例中，第二導電凸塊110在接合於第二基板112上方之後經回焊。 在一些實施例中，第二底膠材料111置放於第二基板112上方且環繞第一基板101、RDL (107、108)及第二導電凸塊110。在一些實施例中，第二底膠材料111置放於第二基板112之第三表面112a上方。在一些實施例中，第二底膠材料111囊封第二導電凸塊110。在一些實施例中，第二底膠材料111填充鄰近第二導電凸塊110之間的間隙。在一些實施例中，第二底膠材料111藉由流動、注入或任何其他適合操作而置放。在一些實施例中，第二底膠材料111包括環氧樹脂、樹脂、環氧樹脂模塑膠等。在一些實施例中，第二底膠材料111具有與上文所描述或者圖1、圖3、圖5或圖6中所說明之第二底膠材料類似的組態。在一些實施例中，形成如圖1中所說明之半導體結構100。 在本揭示中，揭示一種半導體結構。該半導體結構包括基板、置放於基板之第一表面上方之晶粒、置放於基板之第二表面上方之RDL、置放於RDL內之導電結構。該導電結構經組態為密封環，該密封環在製作或單粒化期間保護RDL及基板免遭由裂縫、碎片或其他污染物引起的損壞。如此，可最小化或防止在製作或單粒化期間組件之脫層或對半導體結構之損壞。 在一些實施例中，一種半導體結構包括：第一基板，其包括第一表面及與該第一表面相對之第二表面；通路，其延伸穿過該第一基板；晶粒，其置放於該第一基板之該第一表面上方；重佈層(RDL)，其置放於該第一基板之該第二表面上方，且包括位於該第二表面上方之介電層、置放於該等介電層內並電連接至該等通路之第一導電結構及置放於該等介電層內並與該等通路電隔離之第二導電結構；第二基板，其包括第三表面及與該第三表面相對之第四表面；及第二基板，其包括第三表面及與該第三表面相對之第四表面；及導電凸塊，其置放於該第二基板之該第三表面與該RDL之間且將該第一導電結構與該第二基板接合在一起。 在一些實施例中，該RDL置放於該第一基板與該第二基板之間或該等通路與該導電凸塊之間。在一些實施例中，該第二導電結構鄰近於該第一導電結構或者該RDL之邊緣而置放。在一些實施例中，該等介電層與該第一基板之該第二表面接觸。在一些實施例中，該第二導電結構為沿著該RDL之邊緣或該等介電層之邊緣延伸之密封環。在一些實施例中，該RDL之邊緣與該第二導電結構之間的距離大體上小於該RDL之邊緣與該第一導電結構之間的距離。在一些實施例中，該等介電層包括第一層及堆疊於該第一層上方之第二層。在一些實施例中，該等介電層包括聚合材料、聚醯亞胺(PI)或聚苯并噁唑(PBO)。在一些實施例中，該半導體結構進一步包括置放於該第一基板與該等介電層之間的阻障層。在一些實施例中，該第二導電結構藉由該阻障層而與該第一基板分離。在一些實施例中，該阻障層包括氮化物。在一些實施例中，該半導體結構進一步包括：第一底膠材料，其置放於該第二基板之該第三表面上方且環繞該第一基板、該RDL及該導電凸塊；第二導電凸塊，其置放於該晶粒與該第一基板之該第一表面之間且將該晶粒與該等通路接合在一起；第二底膠材料，其置放於該第一基板之該第一表面上方且環繞該第二導電凸塊；模塑物，其置放於該第一基板之該第一表面上方且環繞該晶粒；該第二導電凸塊及該第二底膠材料；或凹槽，其朝向該第一基板而經凹入至該等介電層中。 在一些實施例中，一種半導體結構包括：第一基板，其包括第一表面及與該第一表面相對之第二表面；複數個通路，其延伸穿過該第一基板；晶粒，其置放於該第一基板之該第一表面上方；複數個介電層，其置放於該第一基板之該第二表面上方且彼此上下堆疊；第一導電結構，其置放於該複數個介電層內且電連接至該複數個通路中之至少一者；第二導電結構，其置放於該複數個介電層內；第二基板，其包括第三表面及與該第三表面相對之第四表面；及導電凸塊，其置放於該第二基板之該第三表面與該複數個介電層之間且將該第一導電結構與該第二基板接合在一起，其中該第二導電結構與該複數個通路、該導電凸塊及該第一導電結構電隔離。 在一些實施例中，該複數個介電層、該第一導電結構及該第二導電結構置放於該第一基板與該第二基板之間。在一些實施例中，進一步包含第三導電結構，其置放於該複數個介電層內且置放於該第一導電結構與該第二導電結構之間，其中該第三導電結構與該複數個通路、該導電凸塊及該第一導電結構電隔離。在一些實施例中，該第二導電結構之寬度為約50 um。在一些實施例中，該複數個通路中之兩者之間的距離為大體上小於約60 um。 在一些實施例中，一種製造半導體結構之方法包括：提供第一基板，該第一基板包括第一表面、與該第一表面相對之第二表面及延伸於該第一表面與該第二表面之間的通路；在該第一基板之該第一表面上方置放晶粒；在該第一基板之該第二表面上方置放介電層；在該等介電層內形成第一導電結構及第二導電結構；在該第一導電結構上方置放導電凸塊，其中該第二導電結構與該等通路電隔離。 在一些實施例中，該第一導電結構形成於該等通路上方且電連接至該等通路，且該第二導電結構與該導電凸塊及該第一導電結構電隔離。在一些實施例中，該方法進一步包括在大體上低於約400℃之溫度下固化該等介電層；在該第一基板與該等介電層之間置放阻障層；在該第一基板之該第一表面上方形成模塑物以環繞該晶粒。 前述內容概述數個實施例之構件，使得熟習此項技術者可較好地理解本揭示之態樣。熟習此項技術者應瞭解，其可容易地使用本揭示作為設計或修改用於實施與本文中介紹之實施例相同的目的及/或實現與該實施例相同的優點之其他過程及結構之基礎。熟習此項技術者亦應認識到，此類等效構造並不背離本揭示之精神及範疇，且其可在不背離本揭示之精神及範疇之情況下在本文中做出各種改變、替換及更改。

100‧‧‧半導體結構

101‧‧‧第一基板

101a‧‧‧第一表面

101b‧‧‧第二表面

102‧‧‧通路

102a‧‧‧導電墊

103‧‧‧晶粒

103a‧‧‧前側

103b‧‧‧後側

103c‧‧‧側壁

104‧‧‧第一導電凸塊

105‧‧‧第一底膠材料

106‧‧‧模塑物

107‧‧‧介電層

107a‧‧‧介電層

107b‧‧‧介電層

107c‧‧‧介電層

107d‧‧‧介電層

107e‧‧‧凹槽

108‧‧‧導電結構

108a‧‧‧第一導電結構

108a-1‧‧‧第一連接盤部分

108a-2‧‧‧第一通路部分

108b‧‧‧第二導電結構

108b-1‧‧‧第二連接盤部分

108b-2‧‧‧第二通路部分

109‧‧‧阻障層

110‧‧‧第二導電凸塊

111‧‧‧第二底膠材料

112‧‧‧第二基板

112a‧‧‧第三表面

112b‧‧‧第四表面

113‧‧‧連接器

114‧‧‧第二晶粒

115‧‧‧加強件

116‧‧‧裝置

200‧‧‧半導體結構

300‧‧‧半導體結構

400‧‧‧半導體結構

500‧‧‧方法

501‧‧‧操作

502‧‧‧操作

503‧‧‧操作

504‧‧‧操作

505‧‧‧操作

506‧‧‧操作

507‧‧‧操作

D1‧‧‧距離

D2‧‧‧距離

D3‧‧‧距離

D4‧‧‧距離

L1‧‧‧長度

L2‧‧‧長度

L3‧‧‧長度

L4‧‧‧長度

W1‧‧‧寬度

依據與附圖一起閱讀之以下詳細描述最佳地理解本揭示之態樣。應強調，根據工業中之標準實踐，各種構件未必按比例繪製。實際上，為論述清晰起見，可任意地增加或減小各種構件之尺寸。 圖1為根據本揭示之一些實施例之半導體結構之示意性橫截面圖。 圖1A及圖1B為以各種結構組態之第二導電結構之示意性放大視圖。 圖2為圖1中之介電層及導電結構之示意性俯視橫截面圖。 圖3為根據本揭示之一些實施例之半導體結構之示意性橫截面圖。 圖4為圖3中之介電層及導電結構之示意性俯視橫截面圖。 圖5為根據本揭示之一些實施例之包括凹槽之半導體結構的示意性橫截面圖。 圖6為根據本揭示之一些實施例之包括數個晶粒之半導體結構的示意性橫截面圖。 圖7為根據本揭示之一些實施例之製造半導體結構之方法的流程圖。 圖7A至圖7K為根據本揭示之一些實施例之藉由圖7之方法而製造半導體結構的示意圖。

Claims (1)

1. 一種半導體結構，其包含： 一第一基板，其包括一第一表面及與該第一表面相對之一第二表面； 通路，其延伸穿過該第一基板； 一晶粒，其置放於該第一基板之該第一表面上方； 一重佈層RDL，其置放於該第一基板之該第二表面上方，且包括該第二表面上方之介電層、置放於該等介電層內並電連接至該等通路之一第一導電結構，及置放於該等介電層內並與該等通路電隔離之一第二導電結構； 一第二基板，其包括一第三表面及與該第三表面相對之一第四表面；及 一導電凸塊，其置放於該第二基板之該第三表面與該RDL之間且將該第一導電結構與該第二基板接合在一起。