[go: up one dir, main page]

TW201916303A - 局部互連結構 - Google Patents

局部互連結構 Download PDF

Info

Publication number
TW201916303A
TW201916303A TW107134218A TW107134218A TW201916303A TW 201916303 A TW201916303 A TW 201916303A TW 107134218 A TW107134218 A TW 107134218A TW 107134218 A TW107134218 A TW 107134218A TW 201916303 A TW201916303 A TW 201916303A
Authority
TW
Taiwan
Prior art keywords
interconnect structure
source
interconnect
type transistor
local
Prior art date
Application number
TW107134218A
Other languages
English (en)
Other versions
TWI688070B (zh
Inventor
陳志良
賴志明
吳佳典
超源 楊
楊惠婷
曾健庭
劉如淦
林威呈
莊正吉
周雷峻
賴韋安
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201916303A publication Critical patent/TW201916303A/zh
Application granted granted Critical
Publication of TWI688070B publication Critical patent/TWI688070B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/85—Complementary IGFETs, e.g. CMOS
    • H10D84/853—Complementary IGFETs, e.g. CMOS comprising FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/90—Masterslice integrated circuits
    • H10D84/903—Masterslice integrated circuits comprising field effect technology
    • H10D84/907—CMOS gate arrays
    • H10W20/43—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/611—Insulated-gate field-effect transistors [IGFET] having multiple independently-addressable gate electrodes influencing the same channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H10D30/6215—Fin field-effect transistors [FinFET] having multiple independently-addressable gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H10D30/6219—Fin field-effect transistors [FinFET] characterised by the source or drain electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6735—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes having gates fully surrounding the channels, e.g. gate-all-around
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0186—Manufacturing their interconnections or electrodes, e.g. source or drain electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0193—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices the components including FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/10—Integrated device layouts
    • H10W20/031—
    • H10W20/0698—
    • H10W20/084—
    • H10W20/42—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/90—Masterslice integrated circuits
    • H10D84/903—Masterslice integrated circuits comprising field effect technology
    • H10D84/907—CMOS gate arrays
    • H10D84/968—Macro-architecture
    • H10D84/974—Layout specifications, i.e. inner core regions
    • H10D84/975—Wiring regions or routing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/90—Masterslice integrated circuits
    • H10D84/903—Masterslice integrated circuits comprising field effect technology
    • H10D84/907—CMOS gate arrays
    • H10D84/968—Macro-architecture
    • H10D84/974—Layout specifications, i.e. inner core regions
    • H10D84/981—Power supply lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/90—Masterslice integrated circuits
    • H10D84/903—Masterslice integrated circuits comprising field effect technology
    • H10D84/907—CMOS gate arrays
    • H10D84/983—Levels of metallisation
    • H10D84/988—Four or more levels of metal
    • H10W20/427—
    • H10W20/4403—
    • H10W20/4421—
    • H10W20/4432—

Landscapes

  • Engineering & Computer Science (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Manufacturing & Machinery (AREA)
  • General Engineering & Computer Science (AREA)
  • Geometry (AREA)

Abstract

本揭露描述一種具有局部互連結構的裝置。所述裝置可包含第一電晶體、第二電晶體、第一互連結構、第二互連結構以及第三互連結構。局部互連結構可耦接至第一電晶體及第二電晶體的閘極端且佈線於與耦接至接地及電源電壓的參考金屬線相同的互連層級。第一互連結構可耦接至第一電晶體的源極/汲極端且在局部互連結構上方佈線。第二互連結構可耦接至第二電晶體的源極/汲極端且在局部互連結構上方佈線。第三互連結構可佈線在局部互連結構上方以及與第一互連結構及第二互連結構相同的互連層級。

Description

局部互連結構
半導體積體電路（integrated circuit；IC）工業經歷了指數級的成長。藉由積體電路材料以及其設計上的技術進步產生不同的積體電路世代，每一代相較於上一代具有更小、更複雜的電路設計。在積體電路的演進中，在縮減結構的幾何維度（例如利用製造程序所做出的最小構件或線路）的同時，其功能密度（functional density）（例如每一晶圓面積的互連元件的數量）亦不斷提高。隨著積體電路之尺寸縮放的繼續，更多裝置被連接且所述裝置的切換速度提高，因此需要線路互連結構的進步以達成積體電路的效能目標。
以下揭露內容提供用於實施所提供標的的不同特徵的許多不同實施例或實例。以下文描述之組件及佈置的特定實例，來簡化本揭露。這些組件以及佈置僅為實例且並不意欲為限制性的。另外，本揭露可在各種實例中重複附圖標號及/或字母。此重複是出於簡單及清晰的目的，除非另外指示，否則其自身並不指示所論述的各種實施例及/或設置之間的關係。
本揭露描述將局部互連結構佈線至電晶體裝置（例如鰭式場效電晶體（fin field effect transistor，finFET）裝置、雙閘極裝置、三閘極裝置、ω FET（omega FET）以及環繞式閘極（gate all round）裝置）的一或多個閘極端、一或多個汲極端及/或一或多個源極端。將局部互連結構佈線至閘極端、汲極端及/或源極端的其中一個益處是為減少互連層級中（例如，在一個M0互連層級中）的一或多個寄生電容。藉由使用局部互連結構佈線至這些端，互連層級中的互連件的長度尺寸可被縮短或最小化。此經縮短的互連件長度或最小的互連件長度減少存在於互連層級中的寄生電容，因此提高裝置效能。
圖1是根據一些實施例的反相器裝置100的電路表示的示意圖。反相器裝置100包含n型電晶體110及p型電晶體120。n型電晶體110及p型電晶體120的閘極端在輸入端112處彼此電性連接。n型電晶體110及p型電晶體120的汲極端在輸出端115處彼此電性連接。p型電晶體120的源極端電性連接至電源電壓130。電源電壓的實例可為0.5V、0.7V、1.2V、1.8V、2.4V、3.3V或5V。所屬領域中具通常知識者應理解可基於本文中的描述來使用其他電源電壓。n型電晶體110的源極端電性連接至接地140（例如0 V）。輸入端112處的一個邏輯高電壓（例如電源電壓130）產生輸出端115處的一個邏輯低電壓（例如0 V），反之亦然。閘極端在本文中亦稱作「閘極」。另外，源極端及汲極端在本文中亦稱作「源極/汲極」（S/D）或「源極/汲極端」（S/D端）。
圖2是根據一些實施例的另一反相器裝置200的電路表示的示意圖。反相器裝置200具有包含n型電晶體2100 至n型電晶體2103 及p型電晶體2200 至p型電晶體2205 的多閘極（multi-gate）電晶體結構。n型電晶體2100 至n型電晶體2103 彼此以並聯方式電性連接：n型電晶體2100 至n型電晶體2103 的汲極端彼此電性連接，n型電晶體2100 至n型電晶體2103 的源極端彼此電性連接，且n型電晶體2100 至n型電晶體2103 的閘極端彼此電性連接。類似地，p型電晶體2200 至p型電晶體2205 彼此以並聯方式電性連接：p型電晶體2200 至p型電晶體2205 的汲極端彼此電性連接，p型電晶體2200 至p型電晶體2205 的源極端彼此電性連接，且p型電晶體2200 至p型電晶體2205 的閘極端彼此電性連接。反相器裝置200以與圖1的反相器裝置100相同的方式操作：輸入端112處的邏輯高電壓（例如電源電壓130）產生輸出端115處的邏輯低電壓（例如0 V），且反之亦然。
在一些實施例中，n型電晶體2100 至n型電晶體2103 及p型電晶體2200 至p型電晶體2205 為鰭式場效電晶體（「finFET」）。為便於對反相器裝置200的解釋，使用finFET裝置。本揭露不限於finFET裝置且可包含其他類型的裝置，諸如例如雙閘極裝置、三閘極裝置、ω FET以及環繞式閘極裝置。所屬領域中具通常知識者應理解，基於本文中的揭露內容，這些其他類型的裝置皆落在本揭露的精神及範疇內。
圖3是根據一些實施例的反相器裝置200的三維視圖的示意圖。在圖3中，n型電晶體2100 至n型電晶體2101 及p型電晶體2200 至p型電晶體2202 為可見的。n型電晶體2102 至n型電晶體2103 及p型電晶體2203 至p型電晶體2205 分別位在n型電晶體2100 至n型電晶體2101 及p型電晶體2200 至p型電晶體2202 的後方。
n型電晶體2100 及n型電晶體2101 的源極端，在圖3中描繪為「菱形」（diamond-shaped）結構，是耦接（或電性連接）至互連結構315（在本文中亦稱作「參考金屬線315」）。這些源極端經由源極觸點310及通孔312耦接至參考金屬線315。在一些實施例中，通孔312及參考金屬線315可使用雙鑲嵌互連製程（dual damascene interconnect process）形成，其中可使用諸如例如銅（copper）、釕（ruthenium）或鈷（cobalt）的金屬。所屬領域中具通常知識者應理解，可用其他互連製程及金屬來形成通孔312及參考金屬線315。儘管未在圖3中示出，但n型電晶體2102 及n型電晶體2103 的源極端以與n型電晶體2100 及n型電晶體2101 類似的方式耦接至第一參考金屬線315。在一些實施例中，參考金屬線315可電性連接至接地（例如0 V），諸如接地140。根據一些實施例，互連結構317在參考金屬線315上形成且沿參考金屬線315佈線以使接地自上部互連層（圖3中未示）電性連接至參考金屬線315。
p型電晶體2200 至p型電晶體2202 的源極端，在圖3中描繪為「菱形」結構，是耦接（或電性連接）至互連結構325（在本文中亦稱作「參考金屬線325」）。這些源極端經由源極觸點320及通孔322耦接至參考金屬線325。在一些實施例中，通孔322及參考金屬線325可使用雙鑲嵌互連製程形成，其中可使用諸如例如銅、釕或鈷的金屬。所屬領域中具通常知識者應理解，可用其他互連製程及金屬來形成通孔322及參考金屬線325。儘管未在圖3中示出，但p型電晶體2203 至p型電晶體2205 的源極端以與p型電晶體2200 至p型電晶體2202 類似的方式耦接至參考金屬線325。在一些實施例中，第二參考金屬線325可電性連接至電源電壓，諸如電源電壓130。根據一些實施例，互連結構327在參考金屬線325上形成且沿參考金屬線325佈線以使電源電壓自上部互連層（圖3中未示）電性連接至參考金屬線325。
n型電晶體2100 至n型電晶體2103 的汲極端，在圖3中描繪為「菱形」結構，是經由汲極觸點（圖3中未示）及通孔330耦接（或電性連接）至互連結構332。在一些實施例中，通孔330可使用單鑲嵌互連製程（single damascene interconnect porcess）形成，其中可使用諸如例如銅、釕或鈷的金屬。所屬領域中具通常知識者應理解，可用其他互連製程及金屬來形成通孔330。
p型電晶體2200 至p型電晶體2205 的汲極端，在圖3中描繪為「菱形」結構，是經由汲極觸點（圖3中未示）及通孔340耦接（或電性連接）至互連結構342。在一些實施例中，通孔340可使用單鑲嵌互連製程形成，其中可使用諸如例如銅、釕或鈷的金屬。所屬領域中具通常知識者應理解，可用其他互連製程及金屬來形成通孔340。互連結構342經由通孔334及互連結構350耦接（或電性連接）至互連結構332。互連結構350形成反相器裝置200的輸出端，例如輸出端115。互連結構350可連接至上部互連層（圖3中未示），以將由反相器裝置200產生的輸出信號提供至相同晶片上或晶片外的其他電路。
n型電晶體2100 至n型電晶體2103 的閘極端及p型電晶體2200 至p型電晶體2205 的閘極端經由通孔360、通孔362以及局部互連結構365彼此耦接（或電性連接）。在一些實施例中，通孔360、通孔362以及局部互連結構365可使用雙鑲嵌互連製程形成，其中可使用諸如例如銅、釕或鈷的金屬。所屬領域中具通常知識者應理解，可用其他互連製程及金屬來形成通孔360、通孔362以及局部互連結構365。根據一些實施例，互連結構370在局部互連結構365上形成且沿局部互連結構365佈線。局部互連結構365與互連結構370一起形成反相器裝置200的輸入端，例如輸入端112。互連結構370可連接至上部互連層（圖3中未示）以自相同晶片上或晶片外的其他電路接收輸入信號。
在一些實施例中，互連結構370的長度尺寸（length dimension）比局部互連結構365的長度尺寸更短。互連結構370的長度尺寸可藉由佈局設計規則來確定，所述佈局設計規則對互連結構370的佈線需要一個最小長度，例如用於佈線M0金屬的最小長度。如由所屬領域中具通常知識者所理解，佈局設計規則可因在不同半導體製造技術節點上而改變。
佈線局部互連結構365以耦接反相器裝置200的閘極端以及佈線具有經縮短之長度尺寸或最小長度尺寸的互連結構370的一個益處為透過寄生電容之減少而提高的裝置效能。舉例而言，互連結構370佈線在與互連結構332及互連結構342相同的互連層（例如在M0金屬層）且與這些互連結構形成寄生電容：(i)在互連結構370與互連結構332之間的寄生電容；以及(ii)在互連結構370與互連結構342之間的寄生電容。這些寄生電容透過例如由於寄生電容所誘導的兩個端之電耦接（electrical coupling）而在反相器裝置的輸入端及輸出端處導致信號完整性問題，從而影響裝置效能。上述寄生電容的減少會使電耦接減少，因此提高裝置效能。
如由所屬領域中具通常知識者所理解，寄生電容與形成寄生電容之板件的面積成正比，且與板件之間的距離成反比。此關係可表述為：其中C 為電容；ε 為電容器的板件之間的材料的介電常數；A 為板件的面積；以及d 為板件之間的距離。 隨著板件的面積減小，寄生電容相應地減少。另外，隨著板件之間的距離增加，寄生電容相應地減少。
就形成寄生電容之板件的面積而言，由於互連結構370縮短或處於最小長度，因此在互連結構370與互連結構332及互連結構342之間形成寄生電容之板件的面積減小。另外，就板件之間的距離而言，由於在互連結構370與互連結構332之間以及在互連結構370與互連結構342之間不存在互連結構，因此互連結構332與互連結構342之間的互連結構370的置放，例如置放於中間，可被最大化。此最大化距離亦減少寄生電容。
雖然以上實施例描述是使用局部互連結構365使反相器裝置200的閘極端彼此耦接的情況，但是基於本文中的描述，所屬領域中具通常知識者應理解，局部互連結構，諸如類似於局部互連結構365的結構，亦可用以使一或多個汲極端與/或一或多個源極端彼此耦接。類似於以上描述之局部互連結構365，用於汲極端與/或源極端的局部互連結構的使用亦可達成減少寄生電容的益處。將局部互連結構應用於汲極端及/或源極端（以及應用於閘極端）皆落在本揭露的精神及範疇內。
圖4為自圖3中的截面線A-A'所截取的反相器裝置200的橫截面視圖。在一些實施例中，互連佈線（interconnect routing）可分為四個互連層級：互連層級400、互連層級410、互連層級420以及互連層級430。
互連層級400可包含n型電晶體2100 至n型電晶體2103 及p型電晶體2200 至p型電晶體2205 的汲極觸點。根據一些實施例，互連層級400亦可包含通孔330的一部分、通孔340的一部分以及通孔362。
互連層級410可包含通孔330的剩餘部分、通孔340的剩餘部分、參考金屬線315、參考金屬線325以及局部互連結構365。在一些實施例中，參考金屬線315、參考金屬線325以及局部互連結構365在相同的互連層級410中佈線。在一些實施例中，相同類型的金屬（例如銅、釕或鈷）可用以形成參考金屬線315、參考金屬線325以及局部互連結構365。
互連層級420可包含互連結構317、互連結構327、互連結構332、互連結構342以及互連結構370。根據一些實施例，這些互連結構在M0互連層級中佈線。上述M0互連層級可用以表示使鄰近裝置彼此耦接（或電性連接）的局部互連層級，所述鄰近裝置諸如例如n型電晶體2100 至n型電晶體2103 及p型電晶體2200 至p型電晶體2205 。
互連層級430可包含通孔334、通孔344以及互連結構350。在一些實施例中，通孔334、通孔344以及互連結構350在M1互連層級中佈線。上述M1互連層級可用以表示使鄰近裝置彼此耦接（或電性連接）的另一個局部互連層級，所述鄰近裝置諸如例如n型電晶體2100 至n型電晶體2103 及p型電晶體2200 至p型電晶體2205 。
圖5是根據一些實施例的反相器裝置500的電路表示的示意圖。反相器裝置500具有包含n型電晶體5100 至n型電晶體5103 及p型電晶體5200 至p型電晶體5203 的多閘極電晶體結構。n型電晶體5100 至n型電晶體5103 彼此以並聯方式電性連接：電n型電晶體5100 至n型電晶體5103 的汲極端彼此電性連接，n型電晶體5100 至n型電晶體5103 的源極端彼此電性連接，且n型電晶體5100 至n型電晶體5103 的閘極端彼此電性連接。類似地，p型電晶體5200 至p型電晶體5203 彼此以並聯方式電性連接：p型電晶體5200 至p型電晶體5203 的汲極端彼此電性連接，p型電晶體5200 至p型電晶體5203 的源極端彼此電性連接，且p型電晶體5200 至p型電晶體5203 的閘極端彼此電性連接。反相器裝置500以與圖1的反相器裝置100相同的方式操作：輸入端112處的邏輯高電壓（例如電源電壓130）產生輸出端115處的邏輯低電壓（例如0 V），反之亦然。
在一些實施例中，n型電晶體5100 至n型電晶體5103 及p型電晶體5200 至p型電晶體5203 為鰭式場效電晶體（「FinFET」）。本揭露不限於finFET裝置且可包含其他類型的裝置，諸如例如雙閘極裝置、三閘極裝置、ω FET以及環繞式閘極裝置。所屬領域中具通常知識者應理解，基於本文中的揭露內容，其他類型的裝置皆落在本揭露的精神及範疇內。
圖6是根據一些實施例的反相器裝置500的頂層佈局圖的示意圖。在一些實施例中，輸入端112可藉由互連結構670及局部互連結構665形成。局部互連結構665可經由閘極觸點682、閘極觸點684、閘極觸點686以及閘極觸點688與n型電晶體5100 至n型電晶體5103 的閘極端及p型電晶體5200 至p型電晶體5203 的閘極端形成電性連接。互連結構670及局部互連結構665彼此實體接觸，因此互連結構670可耦接（或電性連接）至互連層級以接收輸入端112處的信號。
互連結構670可佈線在與輸出端115相同的互連層級，所述輸出端115耦接（或電性連接）至p型電晶體5200 至p型電晶體5203 的汲極端及n型電晶體5100 至n型電晶體5103 的源極端。互連結構670可在諸如圖4中的互連層級420的M0互連層級中佈線。在一些實施例中，局部互連結構665可在互連結構670下方的互連層級（諸如圖4中的互連層級410）中佈線。
在一些實施例中，互連結構670的長度尺寸比局部互連結構665的長度尺寸更短。舉例而言，如圖6中所示，互連結構670的長度橫跨2個閘極觸點（亦即閘極觸點682及閘極觸點684），而局部互連結構665的長度橫跨4個閘極觸點（亦即閘極觸點682、閘極觸點684、閘極觸點686以及閘極觸點688）。互連結構670的長度尺寸可藉由佈局設計規則來確定，所述佈局設計規則對互連結構670的佈線需要一個最小長度，例如用於佈線M0金屬的最小長度。如由所屬領域中具通常知識者所理解，佈局設計規則可因在不同半導體製造技術節點上而改變。佈線局部互連結構665以耦接反相器裝置500的閘極端以及佈線具有經縮短之長度尺寸或最小長度尺寸的互連結構670的一個益處為透過寄生電容的減少而提高之裝置效能。
本揭露不限於反相器裝置而是亦適用於其他類型的邏輯器件，諸如NAND邏輯裝置及NOR邏輯裝置。下文描述NAND裝置及NOR裝置的實施例。雖然本揭露描述反相器裝置、NAND裝置以及NOR裝置，但其他邏輯裝置亦落在本揭露的精神及範疇內。
圖7是根據一些實施例的NAND裝置700的電路表示的示意圖。NAND裝置700包含n型電晶體710、n型電晶體720、p型電晶體730以及p型電晶體740。n型電晶體710的閘極端及p型電晶體730的閘極端電性連接至輸入端712。n型電晶體720的閘極端及p型電晶體740的閘極端電性連接至輸入端715。此外，n型電晶體720的汲極端以及p型電晶體730及p型電晶體740的汲極端電性連接至輸出端717。p型電晶體730的源極端及p型電晶體740的源極端電性連接至電源電壓130。n型電晶體710的源極端電性連接至接地140（例如0 V）。NAND裝置700按以下方式操作：(i)輸入端712及輸入端715兩者處的邏輯低電壓（例如0 V）產生輸出端717處的邏輯高電壓（例如電源電壓130）；(ii)輸入端712處的邏輯低電壓及輸入端715處的邏輯高電壓產生輸出端717處的邏輯高電壓；(iii)輸入端712處的邏輯高電壓及輸入端715處的邏輯低電壓產生輸出端717處的邏輯高電壓；以及(iv)輸入端712及輸入端715兩者處的邏輯高電壓產生輸出端717處的邏輯低電壓。
圖8是根據一些實施例的另一NAND裝置800的電路表示的示意圖。NAND裝置800具有包含n型電晶體8100 至n型電晶體8103 、n型電晶體8200 至n型電晶體8203 、p型電晶體8300 至p型電晶體8303 以及p型電晶體8400 至p型電晶體8403 的多閘極電晶體結構。n型電晶體8100 至n型電晶體8103 的源極端電性連接至接地140（例如0 V），且n型電晶體8100 至n型電晶體8103 的汲極端電性連接至n型電晶體8200 至n型電晶體8203 的源極端。n型電晶體8200 至n型電晶體8203 的汲極端電性連接至p型電晶體8300 至p型電晶體8303 的汲極端及p型電晶體8400 至p型電晶體8403 的汲極端。此外，p型電晶體8300 至p型電晶體8303 的源極端及p型電晶體8400 至p型電晶體8403 的源極端電性連接至電源電壓130。
n型電晶體8100 至n型電晶體8103 的閘極端及p型電晶體8300 至p型電晶體8303 的閘極端電性連接至輸入端712。n型電晶體8200 至n型電晶體8203 的閘極端及p型電晶體8400 至p型電晶體8403 的閘極端電性連接至輸入端715。NAND裝置800以與圖7的NAND裝置700相同的方式操作。在一些實施例中，n型電晶體8100 至n型電晶體8103 、n型電晶體8200 至n型電晶體8203 、p型電晶體8300 至p型電晶體8303 以及p型電晶體8400 至p型電晶體8403 為鰭式場效電晶體（「finFET」）。本揭露不限於finFET裝置且可包含其他類型的裝置，諸如例如雙閘極裝置、三閘極裝置、ω FET以及環繞式閘極裝置。所屬領域中具通常知識者應理解，基於本文中的揭露內容，這些其他類型的裝置皆落在本揭露的精神及範疇內。
圖9是根據一些實施例的NAND裝置800的頂層佈局圖的示意圖。在一些實施例中，輸入端712可藉由互連結構9700 至互連結構9701 及局部互連結構9650 至局部互連結構9652 形成。局部互連結構9650 至局部互連結構9652 可經由閘極觸點982、閘極觸點984、閘極觸點986以及閘極觸點988與n型電晶體8100 至n型電晶體8103 的閘極端及p型電晶體8300 至p型電晶體8303 的閘極端形成電性連接。互連結構9700 及局部互連結構9650 至局部互連結構9651 彼此實體接觸，且互連結構9701 與局部互連結構9651 及局部互連結構9652 實體接觸，因此互連結構9700 至互連結構9701 可耦接（或電性連接）至互連層級以接收輸入端712處的信號。儘管未在圖9中繪示，但輸入端715可以與輸入端712類似的方式佈置。
互連結構9700 至互連結構9701 可佈線在與輸出端715相同的互連層級，所述輸出端715耦接（或電性連接）至p型電晶體8300 至p型電晶體8303 的汲極端及p型電晶體8400 至p型電晶體8403 的汲極端以及n型電晶體8200 至n型電晶體8203 的汲極端。互連結構9700 至互連結構9701 可在諸如圖4中的互連層級420的M0互連層級中佈線。在一些實施例中，局部互連結構9650 至局部互連結構9652 可在互連結構9700 至互連結構9701 下方的互連層級（所述互連層級諸如圖4中的互連層級410）中佈線。
在一些實施例中，互連結構970，例如互連結構9700 及互連結構9701 的組合，並不橫跨閘極觸點982、閘極觸點984、閘極觸點986以及閘極觸點988。如圖9中所示，互連結構970藉由局部互連結構9650 至局部互連結構9652 分離成較短的多個互連部，以形成互連結構9700 與互連結構9701 。形成較短之互連結構9700 至互連結構9701 的一個益處為透過寄生電容的減少而提高之裝置效能。
圖10是根據一些實施例的NOR裝置1000的電路表示的示意圖。NOR裝置1000包含n型電晶體1010、n型電晶體1020、p型電晶體1030以及p型電晶體1040。n型電晶體1010的閘極端及p型電晶體1040的閘極端電性連接至輸入端1015。n型電晶體1020的閘極端及p型電晶體1030的閘極端電性連接至輸入端1012。此外，n型電晶體1010及n型電晶體1020的汲極端以及p型電晶體1030的汲極端電性連接至輸出端1017。p型電晶體1040的源極端電性連接至電源電壓130。n型電晶體1010及n型電晶體1020的源極端電性連接至接地140（例如0 V）。NOR裝置1000按以下方式操作：(i)輸入端1012及輸入端1015兩者處的邏輯低電壓（例如0 V）產生輸出端1017處的邏輯高電壓（例如電源電壓130）；(ii)輸入端1012處的邏輯低電壓及輸入端1015處的邏輯高電壓產生輸出端1017處的邏輯低電壓；(iii)輸入端1012處的邏輯高電壓及輸入端1015處的邏輯低電壓產生輸出端1017處的邏輯低電壓；以及(iv)輸入端1012及輸入端1015兩者處的邏輯高電壓產生輸出端1017處的邏輯低電壓。
圖11是根據一些實施例的另一NOR裝置1100的電路表示的示意圖。NOR裝置1100具有包含n型電晶體11100 至n型電晶體11103 、n型電晶體11200 至n型電晶體11203 、p型電晶體11300 至p型電晶體11303 以及p型電晶體11400 至p型電晶體11403 的多閘極電晶體結構。n型電晶體11100 至n型電晶體11103 的源極端及n型電晶體11200 至n型電晶體11203 的源極端電性連接至接地140（例如0 V），且n型電晶體11100 至n型電晶體11103 的汲極端及n型電晶體11200 至n型電晶體11203 的汲極端電性連接至p型電晶體11300 至p型電晶體11303 的汲極端。p型電晶體11300 至p型電晶體11303 的源極端電性連接至p型電晶體11400 至p型電晶體11403 的汲極端。此外，p型電晶體11400 至p型電晶體11403 的源極端電性連接至電源電壓130。
n型電晶體11100 至n型電晶體11103 的閘極端及p型電晶體11400 至p型電晶體11403 的閘極端電性連接至輸入端1015。n型電晶體11200 至n型電晶體11203 的閘極端及p型電晶體11300 至p型電晶體11303 的閘極端電性連接至輸入端1012。NOR裝置1100以與圖10的NOR裝置1000相同的方式操作。在一些實施例中，n型電晶體11100 至n型電晶體11103 、n型電晶體11200 至n型電晶體11203 、p型電晶體11300 至p型電晶體11303 以及p型電晶體11400 至p型電晶體11403 為鰭式場效電晶體（「finFET」）。本揭露不限於finFET裝置且可包含其他類型的裝置，諸如例如雙閘極裝置、三閘極裝置、ω FET以及環繞式閘極裝置。所屬領域中具通常知識者應理解，基於本文中的揭露內容，這些其他類型的裝置皆落在本揭露的精神及範疇內。
圖12是根據一些實施例的NOR裝置1100的頂層佈局圖的示意圖。在一些實施例中，輸入端1012可藉由互連結構12700 至互連結構12701 及局部互連結構12650 至局部互連結構12652 形成。局部互連結構12650 至局部互連結構12652 可經由閘極觸點1282、閘極觸點1284、閘極觸點1286以及閘極觸點1288與n型電晶體11200 至n型電晶體11203 的閘極端及p型電晶體11300 至p型電晶體11303 的閘極端形成電性連接。互連結構12700 及局部互連結構12650 至局部互連結構12651 彼此實體接觸，且互連結構12701 與局部互連結構12651 及局部互連結構12652 實體接觸，因此互連結構12700 至互連結構12701 可耦接（或電性連接）至互連層級以接收輸入端1012處的信號。儘管未在圖12中展示，但輸入端1015可以與輸入端1012類似的方式佈置。
互連結構12700 至互連結構12701 可佈線在與輸出端1017相同的互連層級，所述輸出端1017耦接（或電性連接）至p型電晶體11300 至p型電晶體11303 的汲極端、n型電晶體11100 至n型電晶體11103 的汲極端以及n型電晶體11200 至n型電晶體11203 的汲極端。互連結構12700 至互連結構12701 可在諸如圖4中的互連層級420的M0互連層級中佈線。在一些實施例中，局部互連結構12650 至局部互連結構12652 可在互連結構12700 至互連結構12701 下方的互連層級（諸如圖4中的互連層級410）中佈線。
在一些實施例中，互連結構1270，例如互連結構12700 及互連結構12701 的組合，並不橫跨閘極觸點1282、閘極觸點1284、閘極觸點1286以及閘極觸點1288。如圖12中所示，互連結構1270藉由局部互連結構12650 至局部互連結構12652 分離成較短的多個互連部以形成互連結構12700 與互連結構12701 。形成較短的互連結構12700 至互連結構12701 的一個益處為透過寄生電容的減少而提高之裝置效能。
圖13是根據一些實施例用於邏輯裝置的互連佈線的方法1300的示意圖。可藉由例如在電腦系統（諸如下文圖14所描述的示例性電腦系統1400）上操作的電子設計自動化（electronic design automation；EDA）工具來執行方法1300中所描繪的操作。出於解釋目的，方法1300中所示的操作描述於圖1至圖6中所示的反相器裝置的情況下。基於本文中的揭露內容，所屬領域中具通常知識者應理解，方法1300適用於其他邏輯裝置，諸如及（AND）邏輯裝置、或（OR）邏輯裝置、互斥或（XOR）邏輯裝置、NAND邏輯裝置、NOR邏輯裝置以及反互斥或（XNOR）邏輯裝置。此外，方法1300中的其他操作是可能的，且所述操作可以不同順序執行及/或變化。
在操作1310處，第一參考金屬線耦接至第一電晶體的第一源極。第一電晶體包含第一閘極、第一源極以及第一汲極。在一些實施例中，第一參考金屬可為圖3中的參考金屬線315，其可耦接（或電性連接）至接地。在一些實施例中，第一電晶體的第一源極可為由圖2中的n型電晶體2100 至n型電晶體2103 所形成的組合源極端（combined source terminal）。n型電晶體2100 至n型電晶體2103 包含組合閘極端（例如第一閘極）、組合源極端（例如第一源極）以及組合汲極端（例如第一汲極）。
在操作1320處，第二參考金屬線耦接至第二電晶體的第二源極。第二電晶體包含第二閘極、第二源極以及第二汲極。在一些實施例中，第二參考金屬可為圖3中的參考金屬線325，其可耦接（或電性連接）至電源電壓。在一些實施例中，第二電晶體的第二源極可為圖2中的p型電晶體2200 至p型電晶體2205 所形成的組合源極端（combined drain terminal）。。p型電晶體2200 至p型電晶體2205 包含組合閘極端（例如第二閘極）、組合源極端（例如第二源極）以及組合汲極端（例如第二汲極）。
在操作1330處，局部互連結構在與第一參考金屬線及第二參考金屬線相同的互連層級中佈線且耦接至第一閘極及第二閘極。在一些實施例中，局部互連結構可為圖3中的局部互連結構365。如圖4中所示，局部互連結構365可處在與參考金屬線315（例如第一參考金屬線）及參考金屬線325（例如第二參考金屬線）相同的互連層級。此外，如圖3中所示，局部互連結構365經由通孔360及通孔362耦接至n型電晶體2100 至n型電晶體2103 的閘極端及p型電晶體2200 至p型電晶體2205 的閘極端。
在操作1340處，第一互連結構在局部互連結構上方佈線且耦接至第一汲極。在一些實施例中，如圖3中所示，第一互連結構可為互連結構332，互連結構332耦接至n型電晶體2100 至n型電晶體2103 的組合汲極端。此外，如圖3中所示，互連結構332在局部互連結構365（例如局部互連結構）上方佈線。
在操作1350處，第二互連結構在局部互連結構上方佈線且耦接至第二汲極。在一些實施例中，如圖3中所示，第二互連結構可為互連結構342，互連結構342耦接至p型電晶體2200 至p型電晶體2205 的組合汲極端。此外，如圖4中所示，互連結構342在局部互連結構365（例如局部互連結構）上方佈線。
在操作1360處，第三互連結構在與第一互連結構及第二互連結構相同的互連層級中以及局部互連結構上佈線。在一些實施例中，第三互連結構可為圖3中的互連結構370。如圖3中所示，互連結構370（例如第三互連結構）在局部互連結構365（例如局部互連結構）上且沿局部互連結構365佈線。根據一些實施例，互連結構370在n型電晶體2100 至n型電晶體2103 的組合閘極端及p型電晶體2200 至p型電晶體2205 的組合閘極端上佈線。此外，圖4示出互連結構370在局部互連結構365（例如局部互連結構）上以及與互連結構332（例如第一互連結構）及互連結構342（例如第二互連結構）相同的互連層級中佈線。在一些實施例中，局部互連結構370（例如第三互連結構）的長度尺寸比局部互連結構365（例如局部互連結構）的長度尺寸更短。
在操作1370處，第四互連結構在第一互連結構、第二互連結構以及第三互連結構上方佈線且耦接至第一互連結構及第二互連結構。在一些實施例中，第四互連結構可為圖3中的互連結構350。圖4示出互連結構350分別在互連結構332、互連結構342以及互連結構370（分別例如第一互連結構、第二互連結構以及第三互連結構）上方佈線且經由通孔334及通孔344分別耦接至互連結構332及互連結構342（分別例如第一互連結構及第二互連結構）
描述於圖13中的以上操作中的一或多個可用以製造各自具有待用於製造積體電路的預定義圖案的微影光罩（photomask/ photoreticle）（在本文中亦稱作「光罩（reticle）」）。光罩（photomask/ reticle）可為具有開孔（hole）或透明度（transparency）的非透明板，允許光照射穿過預定義圖案。上述預定義圖案可基於例如上文圖6、圖9以及圖12所描述的佈局圖。舉例而言，當積體電路佈局設計完成時，與佈局設計相關聯的資料可經轉換至行業標準格式（industry-standard format）（例如GDSII串流格式或另一類型的資料庫檔案格式）。積體電路製造商（例如半導體鑄造廠）可將行業標準轉換資料轉換為用以產生光罩（photomask/reticle）的另一種資料格式。
為基於預定義圖案以連續方式來製造積體電路的一或多個膜層，光罩（photomask/reticle）可被置放於微影步進機（photolithography stepper）或掃描儀中且經選擇以用於曝光。在光罩（photomask/reticle）上的圖案可經投影且收縮於晶圓（例如半導體基底）的表面上。藉由進一步製造處理—諸如互連材料的沈積、一或多個蝕刻製程以及其他相關製造操作—可基於預定義圖案（例如上文關於圖6、圖9以及圖12所描述的佈局圖）來製造積體電路的一部分。
圖14為根據一些實施例的示例性電腦系統1400的示意圖，可實施本揭露的各種實施例。電腦系統1400可以是能夠執行本文中所述的功能及操作的任何熟知電腦。舉例而言，不旨於限制，電腦系統1400可能夠使用例如電子設計自動化工具用於邏輯裝置的互連件佈線。電腦系統1400可用於例如執行方法1300中的一或多個操作，所述方法1300描述用於邏輯裝置的互連佈線的實例方法。
舉例而言，電子設計自動化工具可產生圖形資料庫系統（graphics database system；GDS）檔案，所述檔案可用以產生用於製造一或多個邏輯電路（或任何其他類型的電路）及相關聯互連件的光罩。在一些實施例中，包含在GDS檔案中的電路佈局可經讀取且轉印至石英或玻璃基底上以形成與電路佈局及相關聯互連件相對應的非透明圖案。在一些實施例中，各種處理工具（例如微影設備、沈積設備以及蝕刻設備）可被使用以在基底上製造電路及相關聯互連件。
電腦系統1400包含一或多個處理器（亦稱為中央處理單元（central processing unit）或CPU），例如：處理器1404。處理器1404連接至通信基礎設施或匯流排1406。電腦系統1400亦包含透過輸入/輸出介面1402與通信基礎設施或匯流排1406通信的輸入/輸出裝置1403，諸如螢幕（monitor）、鍵盤、指標裝置等。電子設計自動化工具可經由輸入/輸出裝置1403接收指令以實施本文中所述的功能及操作，例如圖13的方法1300。電腦系統1400亦包含主記憶體或主要記憶體1408，例如：隨機存取記憶體（random access memory；RAM）。主記憶體1408可包含一或多個層級（level）的快取記憶體。主記憶體1408內儲存有控制邏輯（例如電腦軟體）及/或資料。在一些實施例中，控制邏輯（例如電腦軟體）及/或資料可包含上文關於圖13的方法1300所描述的操作中的一或多個。
電腦系統1400亦可包含一或多個次要儲存裝置或記憶體1410。舉例而言，次要記憶體1410可包含硬碟驅動機1412及/或可移動儲存裝置或驅動機1414。可移動儲存驅動機1414可為軟碟驅動機（floppy disk drive）、磁帶驅動機（magnetic tape drive）、光碟驅動機（compact disk drive）、光學儲存裝置（optical storage device）、磁帶備份裝置（tape backup device）及/或任何其他儲存裝置/驅動機。
可移動儲存驅動機1414可與可移動儲存單元1418互動（interact）。可移動儲存單元1418包含儲存有電腦軟體（控制邏輯）及/或資料的電腦可用或可讀儲存裝置。可移動儲存單元1418可為軟碟（floppy disk）、磁帶（magnetic tape）、光碟（compact disk）、數位影音光碟（digital video disk，DVD）、光學儲存碟（optical storage disk）及/或任何其他電腦資料儲存裝置。可移動儲存驅動機1414以熟知方式自可移動儲存單元1418讀取及/或寫入至可移動儲存單元1418。
根據一些實施例，次要記憶體1410可包含用於允許電腦系統1400存取電腦程式及/或其他指令及/或資料的其他構件、工具或其他方法。此類構件、工具或其他方法可包含例如可移動儲存單元1422及介面1420。可移動儲存單元1422及介面1420的實例可包含程式匣（program cartidge)及匣介面（cartidge interface)（諸如在視訊遊戲裝置中發現的程式匣及匣介面)、可移動記憶體晶片（諸如：電可程式設計唯讀記憶體（electrically programmable read only memory，EPROM）或可程式唯讀記憶體（programmable read only memory，PROM））及相關聯的插座、隨身碟（momery stick)以及通用序列匯流排（universal serial bus，USB）、記憶卡及相關聯記憶卡插槽以及/或是任何其他可移動儲存單元及相關聯介面。在一些實施例中，次要記憶體1410、可移動儲存單元1418及/或可移動儲存單元1422可包含上文關於圖13的方法1300所描述的操作中的一或多個。
電腦系統1400可更包含通信介面或網路介面1424。通信介面1424使得電腦系統1400能夠與遠端裝置、遠端網路、遠端實體（以附圖標號1428個別及集體地表示)等的任一組合通信及互動。舉例而言，通信介面1424可允許電腦系統1400透過通信路徑1426與遠端裝置1428進行通信，所述通信路徑1426可為有線及/或無線且可包含局域網（Local Area Network，LAN）、廣域網路（Wide Area Network，WAN）、網際網路等的任何組合。控制邏輯及/或資料可透過通信路徑1426傳輸至電腦系統1400以及自電腦系統1400透過通信路徑1426傳輸控制邏輯及/或資料。
前述實施例中的操作可在廣泛地多種設置及架構中實施。因此，前述實施例中的操作（例如圖13的方法1300）中的一些或全部可以硬體、以軟體或以兩者來執行。在一些實施例中，包括儲存有控制邏輯（軟體）的有形電腦可用或可讀媒體的有形設備或製品在本文中亦稱作電腦程式產品或程式儲存裝置。此有形設備或製品包含但不限於：電腦系統1400、主記憶體1408、次要記憶體1410以及可移動儲存單元1418及可移動儲存單元1422，以及體現前述各者的任何組合的有形製品。此類控制邏輯在由一或多個資料處理裝置（諸如電腦系統1400）執行時，致使此類資料處理裝置將如本文中所描述進行運作。
本揭露描述將局部互連結構佈線至電晶體裝置（例如finFET裝置、雙閘極裝置、三閘極裝置、ω FET以及環繞式閘極裝置）的一或多個閘極端、一或多個汲極端及/或一或多個源極端。將局部互連結構佈線至閘極端、汲極端及/或源極端的一個益處是為減少互連層級中（例如M0互連層級中）的一或多個寄生電容。藉由使用局部互連結構佈線至閘極端、汲極端及/或源極端，互連層級中的互連件的長度尺寸可被縮短或最小化。此經縮短的互連件長度或最小的互連件長度減少存在於互連層級中的寄生電容，因此提高裝置效能。由佈局視角來說，局部互連結構可在M0金屬下方的互連層級中佈線，諸如在與參考金屬線（例如圖3及圖4的參考金屬線315及參考金屬線325）相關聯的互連層級中佈線。
在一些實施例中，本揭露的一種裝置包含電晶體、局部互連結構、第一互連結構以及第二互連結構。電晶體包含閘極端、耦接至參考金屬線的第一源極/汲極端以及第二源極/汲極端。局部互連結構耦接至閘極端且在與參考金屬線相同的互連層級中佈線。第一互連結構耦接至第一源極/汲極端且在局部互連結構上方佈線。第二互連結構在局部互連結構上方以及與第一互連結構相同的互連層級中佈線。
在一些實施例中，本揭露的一種方法包含四個操作。第一，使參考金屬線耦接至電晶體的第一源極/汲極端，所述電晶體具有閘極端、第一源極/汲極端以及第二源極/汲極端。第二，使局部互連結構在與參考金屬線相同的互連層級中佈線且耦接至閘極端。第三，使第一互連結構在局部互連結構上方佈線且耦接至第一源極/汲極端。第四，使第二互連結構在與第一互連結構相同的互連層級中以及局部互連結構上方佈線。
在一些實施例中，本揭露的另一裝置包含第一鰭式場效電晶體、第二鰭式場效電晶體、局部互連結構、第一互連結構、第二互連結構以及第三互連結構。第一鰭式場效電晶體包含第一閘極端、經由第一通孔連接至第一參考金屬線的第一源極/汲極端以及第二源極/汲極端。第二鰭式場效電晶體具有第二閘極端、經由第二通孔連接至第二參考金屬線的第三源極/汲極端以及第四源極/汲極端。局部互連結構經由一或多個第三通孔連接至第一閘極端及第二閘極端，且在與第一參考金屬線及第二參考金屬線相同的互連層級中佈線。第一互連結構經由第一通孔及第一參考金屬線連接至第一源極/汲極端，且在局部互連結構上方佈線。第二互連結構經由第二通孔及第二參考金屬線連接至第四源極/汲極端，且在局部互連結構上方佈線。第三互連結構在局部互連結構上方以及與第一互連結構及第二互連結構相同的互連層級中佈線。
應瞭解，本揭露的實施方式章節但非發明摘要章節是意欲用以解釋申請專利範圍。本揭露章節的發明摘要可闡述一或多個但並非全部所設想的示例性實施例，且因此對所附申請專利範圍並不旨在進行限制。
前述揭露內容概述若干實施例的特徵，以使得所屬領域中具通常知識者可較佳地理解本揭露的態樣。所屬領域中具通常知識者將瞭解，其可易於使用本揭露作為設計或修改用於實施本文中所引入實施例的相同目的及/或達成相同優勢的其他製程及結構的基礎。所屬領域中具通常知識者亦將認識到，此類等效構造並不脫離本揭露的精神及範疇，且所屬領域中具通常知識者可在不脫離所附申請專利範圍的精神及範疇的情況下在本文中作出各種改變、替代以及更改。
100、200、500‧‧‧反相器裝置
110、2100、2101、2102、2103、5100、5102、5103、710、720、8100、8101、8102、8103、8200、8201、8202、8203、1010、1020、11100、11101、11102、11103 、11200、11201、11202、11203 ‧‧‧n型電晶體
112、712、715、1012、1015‧‧‧輸入端
115、717、1017‧‧‧輸出端
120、2200、2201、2202、2203、2204、2205、5200、5201、5202、5203、730、740、8300、8301 、8302、8303、8400、8401、8402、8403、1030、1040、11300、11301、11302、11303、11400 、11401、11402、11403‧‧‧p型電晶體
130‧‧‧電源電壓
140‧‧‧接地
310、320‧‧‧源極觸點
312、322、330、334、340、344、360、362‧‧‧通孔
315、317、325、327、332、342、350、370、670、9700、9701、12700、12701‧‧‧互連結構
365、665、9650、9651、9652、12650、12651、12652‧‧‧局部互連結構
400、410、420、430‧‧‧互連層級
682、684、686、688、982、984、986、988、1282、1284、1286、1288‧‧‧閘極觸點
700、800‧‧‧NAND裝置
1000、1100‧‧‧NOR裝置
1300‧‧‧方法
1310、1320、1330、1340、1350、1360、1370‧‧‧操作
1400‧‧‧示例性電腦系統
1402‧‧‧輸入/輸出介面
1403‧‧‧輸入/輸出裝置
1404‧‧‧處理器
1406‧‧‧匯流排
1408‧‧‧主記憶體/主要記憶體
1410‧‧‧次要儲存裝置或記憶體
1412‧‧‧硬碟驅動機
1414‧‧‧可移動儲存裝置或儲存驅動機
1418、1422‧‧‧可移動儲存單元
1420‧‧‧介面
1424‧‧‧通信介面
1426‧‧‧通信路徑
1428‧‧‧遠端裝置、遠端網路、遠端實體等
A-A'‧‧‧截面線
結合附圖閱讀以下詳細說明，會最佳地理解本發明實施例的各個態樣。應注意，根據行業中的慣例，各種特徵未按比例繪製。實際上，出於圖示及論述清楚起見，可任意增大或減小各種特徵的尺寸。 圖1及圖2是根據一些實施例的反相器（inverter）裝置的電路表示的示意圖。 圖3是根據一些實施例的反相器裝置的三維視圖的示意圖。 圖4是根據一些實施例的反相器裝置的橫截面視圖的示意圖。 圖5是根據一些實施例的反相器裝置的另一電路表示的示意圖。 圖6是根據一些實施例的反相器裝置的頂層佈局圖的示意圖。 圖7及圖8是根據一些實施例的反及（NAND）裝置的電路表示的示意圖。 圖9是根據一些實施例的NAND裝置的頂層佈局圖的示意圖。 圖10及圖11是根據一些實施例的反或（NOR）裝置的電路表示的示意圖。 圖12是根據一些實施例的NOR裝置的頂層佈局圖的示意圖。 圖13是根據一些實施例用於邏輯裝置的互連佈線的方法的示意圖。 圖14為根據一些實施例之可用於實施本揭露的各種實施例的示例性電腦系統的示意圖。

Claims (20)

  1. 一種裝置，包括： 電晶體，具有閘極端、耦接至參考金屬線的第一源極/汲極端、以及第二源極/汲極端； 局部互連結構，耦接至所述閘極端且在與所述參考金屬線相同的互連層級中佈線； 第一互連結構，耦接至所述第一源極/汲極端且在所述局部互連結構上方佈線；以及 第二互連結構，在所述局部互連結構上方以及與所述第一互連結構相同的互連層級中佈線。
  2. 如申請專利範圍第1項所述的裝置，更包括： 另一電晶體，具有另一閘極端、耦接至另一參考金屬線的第三源極/汲極端、以及第四源極/汲極端，其中所述局部互連結構耦接至所述閘極端及所述另一閘極端； 第三互連結構，耦接至所述第三源極/汲極端，且在所述局部互連結構上方以及與所述第一互連結構及所述第二互連結構相同的互連層級中佈線；以及 第四互連結構，耦接至所述第一互連結構及所述第二互連結構，且在所述第一互連結構、所述第二互連結構以及所述第三互連結構上方佈線。
  3. 如申請專利範圍第2項所述的裝置，其中所述局部互連結構在所述閘極端及所述另一閘極端上方佈線，且其中所述第二互連結構在所述閘極端或所述另一閘極端上方佈線。
  4. 如申請專利範圍第2項所述的裝置，其中所述另一參考金屬線耦接至電源電壓。
  5. 如申請專利範圍第1項所述的裝置，其中所述局部互連結構包括鈷、銅或釕。
  6. 如申請專利範圍第1項所述的裝置，其中所述局部互連結構的長度尺寸比所述第二互連結構的長度尺寸更長。
  7. 如申請專利範圍第1項所述的裝置，其中所述參考金屬線耦接至接地。
  8. 如申請專利範圍第1項所述的裝置，其中所述電晶體具有多閘極電晶體結構。
  9. 一種方法，包括： 使參考金屬線耦接至電晶體的第一源極/汲極端，所述電晶體具有閘極端、所述第一源極/汲極端以及第二源極/汲極端； 佈線局部互連結構在與所述參考金屬線相同的互連層級中以耦接至所述閘極端； 佈線第一互連結構在所述局部互連結構上方以耦接至所述第一源極/汲極端；以及 佈線第二互連結構在與所述第一互連結構相同的互連層級中以及所述局部互連結構上方。
  10. 如申請專利範圍第9項所述的方法，更包括： 使另一參考金屬線耦接至另一電晶體的第三源極/汲極端，所述另一電晶體具有另一閘極端、所述第三源極/汲極端以及第四源極/汲極端，其中所述局部互連結構耦接至所述閘極端及所述另一閘極端； 佈線第三互連結構在所述局部互連結構上方以耦接至所述第三源極/汲極端，其中所述第三互連結構處於與所述第一互連結構及所述第二互連結構相同的互連層級；以及 佈線第四互連結構在所述第一互連結構、所述第二互連結構以及所述第三互連結構上方以耦接至所述第一互連結構及所述第二互連結構。
  11. 如申請專利範圍第10項所述的方法，更包括： 使所述參考金屬線耦接至接地；以及 使所述另一參考金屬線耦接至電源電壓。
  12. 如申請專利範圍第10項所述的方法，其中所述佈線所述第二互連結構包括佈線所述第二互連結構在所述閘極端或所述另一閘極端上方。
  13. 如申請專利範圍第9項所述的方法，其中所述局部互連結構包括鈷、銅或釕。
  14. 如申請專利範圍第9項所述的方法，其中所述電晶體具有多閘極電晶體結構。
  15. 如申請專利範圍第9項所述的方法，其中所述局部互連結構的長度尺寸比所述第二互連結構的長度尺寸更長。
  16. 一種裝置，包括： 第一鰭式場效電晶體，具有第一閘極端、經由第一通孔連接至第一參考金屬線的第一源極/汲極端、以及第二源極/汲極端； 第二鰭式場效電晶體，具有第二閘極端、經由第二通孔連接至第二參考金屬線的第三源極/汲極端、以及第四源極/汲極端； 局部互連結構，經由一或多個第三通孔連接至所述第一閘極端及所述第二閘極端，且在與所述第一參考金屬線及所述第二參考金屬線相同的互連層級中佈線； 第一互連結構，經由所述第一通孔及所述第一參考金屬線連接至所述第一源極/汲極端，且在所述局部互連結構上方佈線； 第二互連結構，經由所述第二通孔及所述第二參考金屬線連接至所述第三源極/汲極端，且在所述局部互連結構上方佈線；以及 第三互連結構，在所述局部互連結構上方且在與所述第一互連結構及第二互連結構相同的互連層級中佈線。
  17. 如申請專利範圍第16項所述的裝置，更包括： 第四互連結構，經由一或多個第三通孔連接至所述第一互連結構及所述第二互連結構，且在所述第一互連結構、所述第二互連結構以及所述第三互連結構上方佈線。
  18. 如申請專利範圍第16項所述的裝置，其中所述局部互連結構包括鈷、銅或釕。
  19. 如申請專利範圍第16項所述的裝置，其中所述局部互連結構的長度尺寸比所述第三互連結構的長度尺寸更長。
  20. 如申請專利範圍第19項所述的裝置，其中所述局部互連結構在所述第一閘極端及所述第二閘極端上方佈線，且所述第三互連結構在所述第一閘極端或所述第二閘極端上方佈線。
TW107134218A 2017-09-28 2018-09-28 具有局部互連結構的半導體裝置與其製造方法 TWI688070B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762564688P 2017-09-28 2017-09-28
US62/564,688 2017-09-28
US16/022,821 2018-06-29
US16/022,821 US11018157B2 (en) 2017-09-28 2018-06-29 Local interconnect structure

Publications (2)

Publication Number Publication Date
TW201916303A true TW201916303A (zh) 2019-04-16
TWI688070B TWI688070B (zh) 2020-03-11

Family

ID=65808034

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107134218A TWI688070B (zh) 2017-09-28 2018-09-28 具有局部互連結構的半導體裝置與其製造方法

Country Status (4)

Country Link
US (2) US11018157B2 (zh)
KR (1) KR102082447B1 (zh)
CN (1) CN109599386B (zh)
TW (1) TWI688070B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI889762B (zh) * 2020-02-27 2025-07-11 台灣積體電路製造股份有限公司 半導體裝置與其形成方法
TWI890346B (zh) * 2023-09-11 2025-07-11 台灣積體電路製造股份有限公司 積體電路及其製作方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3723127A1 (en) 2019-04-10 2020-10-14 IMEC vzw A standard cell device and a method for forming an interconnect structure for a standard cell device
US11257769B2 (en) * 2019-06-28 2022-02-22 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit layout, integrated circuit, and method for fabricating the same
US11495540B2 (en) * 2019-10-22 2022-11-08 Tokyo Electron Limited Semiconductor apparatus having stacked devices and method of manufacture thereof
KR102883698B1 (ko) * 2020-04-29 2025-11-11 삼성전자주식회사 중앙의 파워 레일들을 갖는 스탠다드 셀 및 스탠다드 셀 블록
US11616054B2 (en) * 2020-05-08 2023-03-28 Taiwan Semiconductor Manufacturing Co., Ltd. Gate structure for semiconductor devices

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3522788B2 (ja) 1992-10-29 2004-04-26 株式会社ルネサステクノロジ 半導体集積回路装置
DE69738971D1 (de) 1996-06-28 2008-10-23 Texas Instruments Inc Wortleitungsanordnung für Halbleiter-Speicherbauteil
US6525350B1 (en) * 1999-07-16 2003-02-25 Kawasaki Steel Corporation Semiconductor integrated circuit basic cell semiconductor integrated circuit using the same
US7763534B2 (en) * 2007-10-26 2010-07-27 Tela Innovations, Inc. Methods, structures and designs for self-aligning local interconnects used in integrated circuits
US8839175B2 (en) * 2006-03-09 2014-09-16 Tela Innovations, Inc. Scalable meta-data objects
KR20100077986A (ko) 2008-12-29 2010-07-08 주식회사 동부하이텍 이미지 센서 및 그의 제조 방법
JP5494214B2 (ja) 2010-05-14 2014-05-14 ルネサスエレクトロニクス株式会社 半導体装置
JP2011258776A (ja) 2010-06-09 2011-12-22 Toshiba Corp 不揮発性半導体メモリ
US8421509B1 (en) 2011-10-25 2013-04-16 United Microelectronics Corp. Charge pump circuit with low clock feed-through
JP6281571B2 (ja) 2013-08-28 2018-02-21 株式会社ソシオネクスト 半導体集積回路装置
KR102132829B1 (ko) 2013-09-27 2020-07-13 인텔 코포레이션 내장된 다이나믹 랜덤 액세스 메모리(edram)를 위한 낮은 누설 비평면 액세스 트랜지스터
US9418728B2 (en) * 2014-07-24 2016-08-16 Taiwan Semiconductor Manufacturing Company, Ltd. Dual-port static random-access memory cell
JP6449082B2 (ja) * 2014-08-18 2019-01-09 ルネサスエレクトロニクス株式会社 半導体装置
CN105513628A (zh) 2014-09-23 2016-04-20 北京兆易创新科技股份有限公司 一种存储器阵列中位线引出电路和存储器
US9583438B2 (en) 2014-12-26 2017-02-28 Taiwan Semiconductor Manufacturing Company Ltd. Interconnect structure with misaligned metal lines coupled using different interconnect layer
TWI663638B (zh) 2015-05-07 2019-06-21 聯華電子股份有限公司 積體電路結構及其製作方法
US9886996B2 (en) * 2015-10-19 2018-02-06 Taiwan Semiconductor Manufacturing Co., Ltd. SRAM cell for interleaved wordline scheme
US9793211B2 (en) 2015-10-20 2017-10-17 Taiwan Semiconductor Manufacturing Co., Ltd. Dual power structure with connection pins
US9570395B1 (en) 2015-11-17 2017-02-14 Samsung Electronics Co., Ltd. Semiconductor device having buried power rail
US9704564B2 (en) 2015-11-30 2017-07-11 Taiwan Semiconductor Manufacturing Company, Ltd. SRAM structure with reduced capacitance and resistance
US10672708B2 (en) 2015-11-30 2020-06-02 Taiwan Semiconductor Manufacturing Co., Ltd. Standard-cell layout structure with horn power and smart metal cut
US9997522B2 (en) * 2015-12-03 2018-06-12 Taiwan Semiconductor Manufacturing Co., Ltd. Method for fabricating a local interconnect in a semiconductor device
US9627316B1 (en) 2015-12-15 2017-04-18 Taiwan Semiconductor Manufacturing Co., Ltd. Field effect transistor devices having interconnect structures and manufacturing method thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI889762B (zh) * 2020-02-27 2025-07-11 台灣積體電路製造股份有限公司 半導體裝置與其形成方法
TWI890346B (zh) * 2023-09-11 2025-07-11 台灣積體電路製造股份有限公司 積體電路及其製作方法

Also Published As

Publication number Publication date
US20190096909A1 (en) 2019-03-28
US20210280607A1 (en) 2021-09-09
KR20190037185A (ko) 2019-04-05
US11916077B2 (en) 2024-02-27
CN109599386B (zh) 2020-11-20
CN109599386A (zh) 2019-04-09
US11018157B2 (en) 2021-05-25
KR102082447B1 (ko) 2020-02-28
TWI688070B (zh) 2020-03-11

Similar Documents

Publication Publication Date Title
TWI688070B (zh) 具有局部互連結構的半導體裝置與其製造方法
KR102495912B1 (ko) 표준 셀을 포함하는 집적 회로 및 이를 제조하기 위한 방법
TWI576716B (zh) 用於垂直奈米線實現之具有緊密串聯連接的陣列
KR102558320B1 (ko) 집적 회로 디바이스 및 방법
TW201925911A (zh) 標準單元結構與放置及佈線標準單元結構的方法
TW201715422A (zh) 生成半導體裝置佈局的方法、設計半導體裝置佈局的方法及製作半導體裝置的方法
US20240105710A1 (en) Integrated circuit including standard cells and method of designing the same
CN113889465A (zh) 包括具有不同高度的单元的集成电路及设计其的方法
US11552068B2 (en) Integrated circuit and method of generating integrated circuit layout
US20240194682A1 (en) Local interconnect structure
CN114975423A (zh) 集成电路
CN115831957A (zh) 标准单元和包括其的集成电路
US20240128257A1 (en) Integrated circuit including standard cells and method of designing the same
TWI869993B (zh) 積體電路裝置及系統
US20250098295A1 (en) Integrated circuits including active patterns with various widths and methods of designing the integrated circuits
Zimpeck et al. FinFET Technology
US20250239524A1 (en) Integrated circuit providing power gating and method of designing the same
US20240363532A1 (en) Integrated circuit including backside contact and method of designing the integrated circuit
CN118057611A (zh) 包括标准单元的集成电路及制造该集成电路的方法
TW202422400A (zh) 積體電路及其設計方法
CN118198066A (zh) 集成电路器件及其制造系统
CN118116931A (zh) 集成电路器件及其制造方法
TW202435430A (zh) 包括背側配線的積體電路
CN118381499A (zh) 非对称nand门电路、时钟门控单元以及包括其的集成电路
CN117895941A (zh) 包括标准单元的集成电路及其设计方法