[go: up one dir, main page]

TW201914026A - 氮化物半導體元件 - Google Patents

氮化物半導體元件 Download PDF

Info

Publication number
TW201914026A
TW201914026A TW106130779A TW106130779A TW201914026A TW 201914026 A TW201914026 A TW 201914026A TW 106130779 A TW106130779 A TW 106130779A TW 106130779 A TW106130779 A TW 106130779A TW 201914026 A TW201914026 A TW 201914026A
Authority
TW
Taiwan
Prior art keywords
nitride
layer
aluminum
anode
dielectric layer
Prior art date
Application number
TW106130779A
Other languages
English (en)
Inventor
陳志諺
楊弦龍
Original Assignee
聯穎光電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 聯穎光電股份有限公司 filed Critical 聯穎光電股份有限公司
Priority to TW106130779A priority Critical patent/TW201914026A/zh
Priority to US15/820,404 priority patent/US20190081167A1/en
Publication of TW201914026A publication Critical patent/TW201914026A/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H10D30/4755—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs having wide bandgap charge-carrier supplying layers, e.g. modulation doped HEMTs such as n-AlGaAs/GaAs HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/473—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having confinement of carriers by multiple heterojunctions, e.g. quantum well HEMT
    • H10D30/4732—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having confinement of carriers by multiple heterojunctions, e.g. quantum well HEMT using Group III-V semiconductor material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/854—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs further characterised by the dopants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/257—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes are characterised by top-view geometrical layouts, e.g. interdigitated, semi-circular, annular or L-shaped electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/514—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/517—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/62—Electrodes ohmically coupled to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/691—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator comprising metallic compounds, e.g. metal oxides or metal silicates 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/693—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator the insulator comprising nitrogen, e.g. nitrides, oxynitrides or nitrogen-doped materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/60—Schottky-barrier diodes 
    • H10P14/3216—
    • H10P14/3416—
    • H10P14/69391—
    • H10P30/40—
    • H10W74/137—
    • H10W74/43—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H10D62/824—Heterojunctions comprising only Group III-V materials heterojunctions, e.g. GaN/AlGaN heterojunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H10D64/513—Disposition of the gate electrodes, e.g. buried gates within recesses in the substrate, e.g. trench gates, groove gates or buried gates

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)

Abstract

一種氮化物半導體元件，包含一基材；一氮化物半導體層，設於該基材上；一氮化鋁陽極介電層，設於該氮化物半導體層；一陽極金屬層，設於該氮化鋁陽極介電層上；以及一氟化區域，設於該氮化鋁陽極介電層中，並延伸至該氮化物半導體層內。

Description

氮化物半導體元件
本發明係有關於半導體技術領域，特別是有關於一種具有氟化陽極結構(fluorinated anode structure)的氮化物半導體元件及其製作方法。
目前，氮化鎵(GaN)功率電晶體的發展集中在常閉(normally-off)操作及與驅動IC相容等領域。氟電漿處理和閘極掘入技術雖顯示出滿足上述要求的能力，然而，臨界電壓通常低於1.5V，這對於實際電路應用而言缺乏安全操作餘裕。雖然結合氮化鋁鎵(AlGaN)阻障層掘入技術和多層氟化氧化鋁(Al2 O3 )閘極介電層，已經實現了高達6.5V的臨界電壓(threshold voltage)；然而，直接在氧化鋁介電層上的電漿處理(氟及/或氬)會損害薄膜的結構完整性及閘極控制能力，導致如閘極漏電流(＞1E-08 A/mm)、汲極電流(＜600 mA/min)及跨導(＜40 mS/mm)等元件特性的衰減。
在相關先前技藝中，已有利用原子層沉積(ALD)原位摻雜氟等替代方法來實現氟化氧化鋁(Al2 O3 )閘極介電層。上述先前技藝的缺點在於閘極介電層中的含氟濃度低至5.5E19 atoms/cm3 ，其中(1)需要在半導體上另外進行氟處理以實現常閉元件；(2)其仍不足以克服氧化鋁閘極介電層中的正電荷，從而導致電容電壓(C-V)量測有明顯遲滯及臨界電壓遲滯現象。此外，這些元件中的最大臨界電壓僅能達到2.6V，而在一些實際應用中，卻需要高達3.0V以上的臨界電壓。再者，現有技術最大汲極電流仍限制在800mA/mm以下。
透過氟處理製程可將帶負電荷的氟原子設置在阻障層/通道層界面附近以拉升極化電荷引起的位能井，實現氮化物HEMT的常閉操作。為了實現高臨界電壓，須進行高劑量及/或高能量氟處理製程，這導致二維電子氣(2DEG)的載子屏蔽現象，並因此降低汲極電流。此外，氟的熱擴散現象是元件可靠度的關鍵問題。
由此可知，該技術領域仍需要一種能夠在陽極(閘極)表面附近佈設更高密度的氟以提升臨界電壓，降低載子屏蔽現象以提升汲極電流，同時能夠提高氟的熱穩定性的創新半導體元件結構及方法。
本發明的主要目的在提供一種改良的氮化物半導體元件，具有一氟化陽極結構，可提升氟在氮化物半導體元件中的濃度，控制氟在元件中的深度（氟的佈設區域盡量遠離通道），以改善元件的熱與電穩定性。
本發明的另一目的在提供一種改良的高電子遷移率電晶體，採用氮化鋁陽極介電層(或閘極介電層)，可以避免先前技藝中氟化氧化鋁陽極介電層的問題，並解決過去先前技藝需在熱穩定性和臨界電壓遲滯之間的取捨問題，可以解決先前技藝的不足與缺點。
根據本發明一實施例，氟化陽極結構能與包括三極體或二極體等電子元件相容，其中三極體的臨界電壓或二極體的正向電壓可以透過氟化陽極結構得到修正。
根據本發明一實施例，提供一種高電子遷移率電晶體，包含有一基材；一通道層，設於該基材上；一氮化物半導體層，設於該通道層上；一氟化陽極結構，設於該氮化物半導體層上，該氟化陽極結構包含一氮化鋁陽極介電層，設於該氮化物半導體層上、一氟化區域，設於該氮化鋁陽極介電層中，以及一陽極金屬層，設於該氮化鋁陽極介電層上；以及一陰極結構，設於該氮化物半導體層上，鄰近該氟化陽極結構。
根據本發明一實施例，該氮化鋁陽極介電層包含AlFx 原子鍵結及NFx 原子鍵結。根據本發明一實施例，該氮化鋁陽極介電層的厚度介於0.5奈米至50奈米。根據本發明一實施例，該氮化鋁陽極介電層的含氟濃度大於或等於1E21 atoms/cm3 。根據本發明一實施例，該氟化區域延伸至該氮化物半導體層中，且該氟化區域設於該陽極金屬層的正下方。
根據本發明一實施例，該陽極金屬層包含氮化鈦、氮化鈦/銅、鈦/氮化鉭、鉭/氮化鉭、氮化鈦/鈦/鋁/鈦/氮化鈦、鈦、鎢、鎢化鈦或以上組合。
根據本發明一實施例，該氮化物半導體層包含一阻障層，設於該通道層上，以及一間隙層，設於該阻障層與該通道層之間。該通道層包含氮化鎵、氮化鋁鎵、氮化鋁銦、氮化銦鎵、氮化鋁鎵銦或以上組合。該阻障層包含氮化鋁鎵、氮化鋁銦、氮化鋁銦鎵、氮化鋁或以上組合。該間隙層包含氮化鋁。
根據本發明一實施例，該陰極結構包含一源極電極及一汲極電極，設於該氮化物半導體層上。
根據本發明一實施例，該高電子遷移率電晶體另包含一保護介電層，設於該陽極金屬層與該氮化鋁陽極介電層之間。該保護介電層覆蓋該源極電極及該汲極電極。
根據本發明一實施例，該高電子遷移率電晶體另包含一氮化鋁中間層，設於該阻障層中，用以提升該氟化陽極結構的含氟濃度。
根據本發明一實施例，該氟化陽極結構另包含一掘入區域，掘入於該氮化物半導體層中，其中該陽極金屬層填入該掘入區域。
根據本發明一實施例，該高電子遷移率電晶體另包含一蓋層，設於該氮化物半導體層與該氮化鋁陽極介電層之間，其中該蓋層包含氮化鎵、氮化鋁鎵、氮化鋁銦、氮化銦鎵、氮化鋁鎵銦或以上組合。
在一些實施方案中，為了將氟盡量封鎖在氟化陽極結構中，並提升其穩定性，在氟處理製程之前、期間或之後，可以形成至少一個掘入區域。
在不同實施例中，掘入區域的深度可能可以到達氮化鋁陽極介電層、蓋層、阻障層、間隔層或通道層。
根據本發明另一實施例，披露一種高電子遷移率電晶體，包含一基材、一通道層，設於基材上以及一氮化物半導體層，設於通道層上。氮化物半導體層包含一間隙層，例如，氮化鋁，以及一阻障層，例如，氮化鋁鎵、氮化鋁銦、氮化鋁銦鎵、氮化鋁或以上組合。一氟化陽極結構，設於氮化物半導體層上。氟化陽極結構包含一氮化鋁陽極介電層，設於氮化物半導體層上、一蓋層，例如一氮化鎵蓋層或一氮化矽蓋層，設於氮化鋁陽極介電層之上、一氟化區域，設於氮化鋁陽極介電層及蓋層中，以及一陽極金屬層，設於蓋層上，以及一陰極結構，設於氮化物半導體層上，鄰近氟化陽極結構。
根據本發明另一實施例，披露一種氮化物半導體元件，包含一基材；一氮化物半導體層，設於該基材上；一氮化鋁陽極介電層，設於該氮化物半導體層上；一陽極金屬層，設於該氮化鋁陽極介電層上；以及一氟化區域，設於該氮化鋁陽極介電層中，並延伸至該氮化物半導體層內。其中該氮化鋁陽極介電層包含AlFx 原子鍵結及NFx 原子鍵結。其中該氮化鋁陽極介電層的厚度介於0.5奈米至50奈米，該氮化鋁陽極介電層的含氟濃度大於或等於1E21 atoms/cm3 。
在本揭露書中，氮化鋁陽極介電層被施以氟處理製程，然後在陽極介電層上設置陽極金屬層，特別是氮化鈦陽極金屬層，如此在電子元件中實現氟化陽極結構。在用於實現氮化物高電子遷移率電晶體(high electron mobility transistor，HEMT)/ 蕭基阻障二極體(Schottky Barrier Diodes，SBD)元件的相關方法的一些實施例中，氟化陽極結構至少具有以下優點：
(1) 降低氟通量的穿透深度，以保護阻障層/通道層界面，最大化汲極電流。
(2) 通過NFx 的形成提高氟的熱穩定性，並通過AlFx 的形成提高氟的摻入濃度。
(3) 優選使用氮化鈦閘極金屬(陽極金屬層)，以進一步抑制氟向表面擴散。
(4) 進一步發揮具有氮化鋁銦、氮化鋁銦鎵和氮化鋁阻障層的氮化物HEMT/SBD元件性能，其具有比氮化鋁鎵阻障層大更多的極化電荷量。然而具有氮化鋁銦、氮化鋁銦鎵和氮化鋁阻障層的氮化物HEMT/SBD元件，其極化電荷極高，使臨界電壓難以高於1V；藉由佈設氟化陽極結構，可以使臨界電壓高於2V並保護通道。
(5) 利用氮化鋁陽極介電層抑制電流崩潰、臨界電壓遲滯及臨界電壓熱不穩定性，而不會產生無法夾斷問題。由於電流崩潰現象被抑制，故可以改善跨導(transconductance)。
(6) 透過在閘極區域及/或存取區域(access region)上改變氟通量的能量和劑量來實現降低表面電場（RESURF）結構，以提升崩潰電壓並降低漏電流。
(7) 氟化陽極結構和抗極化層作為相互輔助的技術，以加強RESURF結構，用於補償由氮化鋁層於元件表面引入的大量正極化電荷。
(8) 經氟化的陽極介電層可進一步減少表面極化正電荷，以支撐元件關斷狀態下的較大電壓，藉此可提升崩潰電壓。
為讓本發明之上述目的、特徵及優點能更明顯易懂，下文特舉較佳實施方式，並配合所附圖式，作詳細說明如下。然而如下之較佳實施方式與圖式僅供參考與說明用，並非用來對本發明加以限制者。
藉由接下來的敘述及所提供的眾多特定細節，可充分了解本發明。然而對於此領域中的技術人員，在沒有這些特定細節下依然可實行本發明。再者，為求簡潔，某些該技術領域中周知的元件配置或製程步驟並未在此詳述，因為這些應是此領域中的技術人員所熟知的。
同樣地，實施例的圖式為示意圖，為了清楚呈現而放大一些尺寸，並未照實際比例繪製。在此公開和描述的多個實施例中若具有共通或類似的某些特徵時，為了方便圖示及描述，類似的特徵通常會以相同的標號表示。
本發明係披露一種改良的氮化物半導體元件，具有一新穎的氟化陽極結構，可以避免先前技藝中氟化氧化鋁閘極介電層的問題，並解決過去先前技藝需在熱穩定性和臨界電壓遲滯之間的取捨問題。
在不同實施例中，所述氟化陽極結構可以應用在例如三極體(triode)、二極體(diode)、蕭基阻障二極體(Schottky Barrier Diodes，SBD)、高電子遷移率電晶體(high electron mobility transistor，HEMT)、常閉氮化鎵金氧半導體通道高電子遷移率電晶體(normally-off GaN MOS channel HEMT，MOSC-HEMT)等氮化物半導體元件架構中，以提高臨界電壓或正向電壓的穩定性及運作可靠度。
此外，本發明另披露製作具有上述氟化陽極結構的氮化物半導體元件方法，可以使用所述方法製造出具有上述氟化陽極結構的電子元件，例如，蕭基二極體(Schottky diode)、穿隧二極體(tunneling diode)、諧振穿隧二極體(resonant tunneling diode)、電晶體(transistor)、場效電晶體(FET)，金氧半場效電晶體(MOSFET)、互補式金氧半場效電晶體(CMOS)、薄膜電晶體(TFT)、高電子遷移率電晶體(HEMT)、發光二極體(LED)、雷射元件或偵測器等。
此外，針對高電子遷移率電晶體，元件操作模式可以是常閉或常開，適合應用於功率轉換器、射頻（RF）或毫米波（MMW）等技術領域中。
請參閱第1圖，其為依據本發明一實施例所繪示的一種氮化物半導體元件的剖面示意圖。如第1圖所示，氮化物半導體元件(nitride compound semiconductor device)1，例如一高電子遷移率電晶體(high electron mobility transistor，HEMT)或一氮化鎵高電子遷移率電晶體，包含一基材100，包含一矽基材、一碳化矽(SiC)基材、一藍寶石(sapphire)基材、一氮化鎵(GaN)基材或一氮化鋁(AlN)基材。在基材100形成有一緩衝層101，例如，氮化鎵、氮化鋁鎵、氮化鋁銦、氮化鋁鎵銦或氮化鋁，但不限於此。
根據本發明一實施例，在緩衝層101上形成有一抗極化層(anti-polarization layer，APL)102，其中抗極化層102可以包含氮化鋁鎵、氮化鋁銦、氮化鋁鎵銦、氮化鋁或以上組合。在抗極化層102上形成有一通道層103，例如，氮化鎵、氮化鋁鎵、氮化鋁銦、氮化銦鎵、氮化鋁鎵銦或以上組合。
根據本發明一實施例，於通道層103上形成有一氮化物半導體層110。根據本發明一實施例，例如，氮化物半導體層110可以包含一阻障層105，設於通道層103上，以及一間隙層104，設於阻障層105與通道層103之間。其中，阻障層105可以包含氮化鋁鎵、氮化鋁銦、氮化鋁銦鎵、氮化鋁或以上組合。間隙層104例如包含氮化鋁。
根據本發明一實施例，阻障層105較佳為氮化鋁鎵，其可以在氮化物HEMT/SBD元件中維持二維電子氣(2-dimensional electron gas，2DEG)。為了進一步增加2DEG密度和遷移率，還可以另外引入氮化鋁銦、氮化鋁銦鎵或氮化鋁阻障層，這是因為它們的極化電荷和能量帶隙相對較大。然而，這會導致常閉元件難以實現。即使這些阻障層可以被用來實現常開元件，卻仍有無法夾斷(unable pinch-off)問題和嚴重的遲滯現象，而對元件性能及穩定性有害。
本發明實施例透過在氮化物HEMT上配置氟化陽極結構，搭配氮化鋁鎵、氮化鋁銦、氮化鋁銦鎵、氮化鋁阻障層，氟電漿的能量和劑量因此可以增加，如此可以增加表面電位及負電荷密度，而能有效修正臨界電壓，卻不至於降低汲極電流。
在一些實施例中，氮化物半導體元件1可以是一鎵極性(Ga-polarity)之氮化鎵HEMT，而位於通道層103上的阻障層105可用來維持通道層中及/或通道層103與阻障層105之間所形成的二維電子氣。由於阻障層105與通道層103之間的整體極化電荷(polarization charge)為正極性，故會於界面處形成一位能下降(potential dip)，而游離化載子受到極化場(polarization field)的分布的影響而會聚集於位能下降處，因此形成二維電子氣。
藉由在通道層103下方設置與阻障層105的厚度及/或極化場相當的抗極化層102，可改變通道層103以下的位能傾斜狀況，使得通道層103可以提供更多的游離載子到阻障層105與通道層103間的位能下降處，減少氮化物HEMT表面的極化電荷，進而降低表面電場及改善電流崩潰。
根據本發明一實施例，抗極化層102可以與阻障層105為相同材料所構成者。根據本發明一實施例，抗極化層102可以加強降低表面電場（RESURF）結構，以進一步減少電流崩潰及/或臨界電壓遲滯。在一些實施例中，抗極化層102與阻障層105可以包括相同原子組成的III-氮化合物半導體材料。在考量可行的製程變異控制的狀況下，抗極化層102的厚度係以寬容度為±25％公差而與阻障層105的厚度大體上相同。
根據本發明一實施例，氮化物半導體層110可以另包含一蓋層106，例如氮化鎵、氮化鋁鎵、氮化鋁銦、氮化銦鎵、氮化鋁鎵銦或以上組合。在其他實施中，蓋層106可以省略。
根據本發明一實施例，於氮化物半導體層110的上表面110a上設有一氟化陽極結構200。根據本發明一實施例，氟化陽極結構200包含一氮化鋁陽極介電層220，設於氮化物半導體層110的上表面110a上、一氟化區域280，設於氮化鋁陽極介電層220中，以及一陽極金屬層250，設於氮化鋁陽極介電層220上。
根據本發明一實施例，氟化區域280可以在形成陽極金屬層250之前透過氟處理製程來形成。例如，可以透過表面電漿處理、原子層沉積(ALD)、化學氣相沉積(CVD)或離子佈植。在氟處理製程之前、期間或之後，上述方法還可以包括一掘入蝕刻步驟。此外，掘入區域可以與氟化區域280相同(完全重疊)或不同(不完全重疊)。氟處理製程可以與閘極金屬濺鍍共用相同的光罩及微影步驟。
根據本發明一實施例，氮化物半導體元件1另包含一陰極結構230。根據本發明一實施例，陰極結構230包含一源極電極231及一汲極電極232，在第一方向D1上，與陽極金屬層250，共同設於氮化物半導體層110的上表面110a上。
根據本發明一實施例，陰極結構230在第一方向D1上鄰近氟化陽極結構200。其中，源極電極231經由氮化鋁陽極介電層220中的開口220a與氮化物半導體層110直接接觸，汲極電極232經由氮化鋁陽極介電層220中的開口220b與氮化物半導體層110直接接觸。
根據本發明一實施例，源極電極231及汲極電極232與陽極金屬層250保持一預定距離，且彼此之間可以透過一保護介電層240電性隔離。根據本發明一實施例，保護介電層240設於陽極金屬層250與氮化鋁陽極介電層220之間，且在第一方向D1上覆蓋著源極電極231及汲極電極232，以及氮化鋁陽極介電層220。
根據本發明一實施例，保護介電層240位於氮化鋁陽極介電層220上，且與氮化鋁陽極介電層220直接接觸。根據本發明一實施例，保護介電層240可以包含氮化鋁、氧化鋁、氮化矽、氧化矽、氧化鋯、氧化鉿、氧化鑭、氧化鎦、氧化鑭鎦、八氟環丁烷或以上組合，例如，氮化矽。根據本發明一實施例，保護介電層240除了作為電性隔離外，還有保護氮化鋁陽極介電層220，避免氮化鋁陽極介電層220被氧化的功能。
在某些實施例中，保護介電層240可以設置在氮化鋁陽極介電層220的下方，這取決於陽極介電層或閘極介電層的元件設計考量。
根據本發明一實施例，氟化區域280延伸至氮化物半導體層110中，且氟化區域280位於陽極金屬層250的正下方。根據本發明一實施例，氮化鋁陽極介電層220與氟化區域280重疊處包含Al-F原子鍵結(實際上，鋁原子可與不只一個氟鍵結，故亦可表示為AlFx ，其中x介於1與3)及N-F原子鍵結(實際上，氮原子可與不只一個氟鍵結，故亦可表示為NFx ，其中x介於1與3之間)。根據本發明一實施例，生成N-F原子鍵結可以提高氟的熱穩定性，而生成Al-F原子鍵結可以提高氟在氮化鋁陽極介電層220的摻入濃度。
由於這些鍵結的形成，可以盡量將氟留在氮化鋁陽極介電層220中，增加氮化鋁陽極介電層220中的氟濃度，而減少氟的向下穿透深度，換言之，氮化鋁陽極介電層220可以被視為是一氟通量減速層或氟捕獲層。此外，根據本發明一實施例，保護介電層240，其材料例如是氮化矽，對上述氟通量減速及減少氟的向下穿透深度亦能有所貢獻。
根據本發明一實施例，在第一方向D1上，可以選擇另於氮化鋁陽極介電層220中形成與氟化區域280相連的外延氟化區域282。其中，外延氟化區域282又可稱為降低表面電場(RESURF)區域。
根據本發明一實施例，通道層103中含氟濃度小於或等於5E17 atoms/cm3 。
根據本發明一實施例，氮化鋁陽極介電220的厚度介於0.5奈米至50奈米，但不限於此。根據本發明一實施例，氮化鋁陽極介電層220的含氟濃度大於或等於1E21 atoms/cm3 。根據本發明一實施例，氟化區域280中的最高氟濃度係位於氮化鋁陽極介電層220中，並且其氟濃度係沿著第二方向D2(即氮化物半導體元件1的厚度方向)向下遞減。
然而，須注意的是，在某些實施例中，氟濃度雖自氮化鋁陽極介電層220的最高氟濃度沿著第二方向D2向下(意即，朝向通道層103的方向)遞減，但在氮化物半導體層110中，例如，間隙層104中，仍可能有突然升高的氟濃度，而在此處的氟濃度深度輪廓即會呈現一相對高峰值。
根據本發明一實施例，陽極金屬層250包含氮化鈦、氮化鈦/銅、鈦/氮化鉭、鉭/氮化鉭、氮化鈦/鈦/鋁/鈦/氮化鈦、鈦、鎢、鎢化鈦或以上組合。例如，陽極金屬層250可以是由氮化鈦所構成，或以氮化鈦作為第一層(與氮化鋁陽極介電層220直接接觸者)所構成的金屬堆疊結構，其中氮化鈦可以有效阻擋氟的外擴散。
例如，在某些實施例中，陽極金屬層250可以是氮化鈦/鈦/鋁/鈦/氮化鈦堆疊結構。在保持一定厚度的同時減小金屬堆疊中的應力。在一些進一步實施例中，形成氮化鈦或氮化鈦/鈦/鋁/鈦/氮化鈦疊層之後，可以繼續堆疊其它一些金屬，或另施以金屬化、元件電連接及/或降低陽極電阻之作法。
根據本發明一實施例，氮化物半導體元件1另包含一鈍化介電層260，覆蓋陽極金屬層250及保護介電層240。根據本發明一實施例，鈍化介電層260可以包含氮化鋁、氧化鋁、氮化矽、氧化矽、氧化鋯、氧化鉿、氧化鑭、氧化鎦、氧化鑭鎦、八氟環丁烷或以上組合。
在相關先前技藝中，氧化鋁(Al2 O3 )由於有較大的能隙，目前已成為HEMT/SBD元件中主要的閘極介電層材料，主要用以抑制閘極漏電流。然而，氧化鋁層本身或氧化鋁/氮化物層界面的寄生正電荷會導致臨界電壓遲滯現象。此外，氧化鋁單獨作為閘極介電層或鈍化層無法如氮化鋁層可以抑制在高溫應力下的電流崩潰(current collapse)。
另一方面，氟在氮化鋁鎵阻障層與氧化鋁介電層中的熱擴散是元件可靠度的潛在問題，因此該技術領域需要一種更耐用且與氟相容的介電層。由於具有極大的電負度，氟傾向於與鋁結合，這有助於提高氟的熱穩定性及摻入濃度。
理論上，氮化鋁AlN（Al：N = 1：1）的化學計量比氧化鋁Al2 O3 （Al：O = 2：3）更有利於氟的摻入固定，所以氮化鋁應該是較氟化閘極介電層的更優異選擇。另外，經氟化的氮化鋁層中，形成的NFx 很穩定，對於在介電層中保持高氟濃度水平非常有幫助。對比於氟在氧化鋁中將取代氧原子，氟在氮化鋁中將同時和鋁及氮形成鍵結，可有效提升氟在氮化物中的含量，並提升整體鍵結的強度與穩定性。除此之外，在氧化鋁表面進行氟處理將增加漏電流，而在氮化鋁表面進行氟處理則可抑制漏電流。氮化鋁介電層還可以作為氟通量的減速層，以降低其滲透深度及/或抑制其蝕刻行為，以改善元件性能。因此，本發明透過採用氮化鋁代替氧化鋁作為氟化介電層，可以顯著提高氟穩定性及氟濃度。
除了受現有技術中未優化的氟電漿處理影響的電特性之外，熱穩定性是元件可靠度的另一個關鍵問題。已知，MOSC-HEMT可透過去除部分氮化鋁鎵阻障層來降低表面極化，提高了臨界電壓的熱穩定性，但是代價是必須犧牲汲極電流。另一方面，以氮化鋁作為閘極介電層或鈍化層，由於其高密度的極化電荷，可以抑制高溫應力下的電流崩潰。然而，由氮化鋁表面層引起的強表面極化電荷，即使閘極-源極偏壓達到-12V時也導致無法夾斷問題。此外，氮化鋁/氮化物界面中的淨正極化電荷導致臨界電壓遲滯。因此，當電子元件採用氮化鋁閘極介電層時，臨界電壓穩定性與電流崩潰之間必須有所取捨，因而阻礙了功率元件的進步與發展。總體來說，氟化氮化鋁陽極介電層的發展可改善以下兩個層面的問題：1) 當元件以氧化鋁作為陽極介電層並施作氟處理來達成常閉元件時，其漏電流會增加且氟的濃度與穩定性仍待改善。 2) 當元件(包含常閉與常開元件)以氮化鋁作為陽極介電層來抑制電流崩潰現象時，其引入的大量正極化電荷將導致臨界電壓遲滯現象、造成常閉元件難以實現及元件無法關斷的問題。因此，本發明特別提出氮化物HEMT中的創新陽極結構及鈍化及其製造方法，將可突破技術開發過程中的取捨瓶頸，進一步提高元件性能，使該領域的發展取得重大進程，促使此元件大量商轉的契機。總體來說，氟化氮化鋁陽極介電層可以提升元件的臨界電壓、抑制漏電流與電流崩潰現象、改善臨界電壓的遲滯現象、使元件可以在操作條件下正常關斷。除此之外，元件的電流能力可以大幅提升，並且改善元件的可靠度。
第2A圖至第2L圖例示一種製作如第1圖中具有氟化陽極結構的氮化物半導體元件的方法示意圖。其中，有關於III-氮化合物半導體的磊晶方法可以包含分子束外延(molecule beam epitaxy，MBE)、金屬有機化學氣相沉積
（metal-organic chemical vapor deposition，MOCVD）、氫化物氣相沉積（hydride vapor phase deposition，HVPE）等。
如第2A圖所示，首先提供一基材100，例如一矽基材、一碳化矽基材、一藍寶石(sapphire)基材、一氮化鎵基材或一氮化鋁基材。接著，在基材100上以磊晶技術生長出一緩衝層101，例如，氮化鎵、氮化鋁鎵、氮化鋁銦、氮化鋁鎵銦或氮化鋁等III-V族化合物半導體。
如第2B圖所示，在緩衝層101上繼續以磊晶技術生長出一抗極化層102，例如，氮化鋁鎵、氮化鋁銦、氮化鋁鎵銦、氮化鋁或以上組合。
如第2C圖所示，在抗極化層102上繼續以磊晶技術生長出一通道層103，例如，氮化鎵、氮化鋁鎵、氮化鋁銦、氮化銦鎵、氮化鋁鎵銦或以上組合。
如第2D圖所示，在通道層103上繼續以磊晶技術生長出一間隙層104，例如，氮化鋁。
如第2E圖所示，在間隙層104上繼續以磊晶技術生長出一阻障層105，例如，氮化鋁鎵、氮化鋁銦、氮化鋁銦鎵、氮化鋁或以上組合。根據本發明一實施例，阻障層105較佳為氮化鋁鎵，可用來維持通道層中及/或通道層103與阻障層105之間所形成的二維電子氣。
藉由在通道層103下方設置與阻障層105的厚度及/或極化場相當的抗極化層102，可改變通道層103以下的位能傾斜狀況，使得通道層103可以提供更多的游離載子到阻障層105與通道層103間的位能下降處，減少氮化物HEMT表面的極化電荷，進而降低表面電場及改善電流崩潰。根據本發明一實施例，抗極化層102可以與阻障層105為相同材料所構成者。
根據本發明一實施例，抗極化層102可以加強降低表面電場（RESURF）結構，以進一步減少電流崩潰及/或臨界電壓遲滯。在一些實施例中，抗極化層102與阻障層105可以包括相同原子組成的III-氮化合物半導體材料。在考量可行的製程變異控制的狀況下，抗極化層102的厚度係以寬容度為±25％公差而與阻障層105的厚度大體上相同。
接著，可以選擇繼續在阻障層105上以磊晶技術生長出一蓋層106，例如氮化鎵、氮化鋁鎵、氮化鋁銦、氮化銦鎵、氮化鋁鎵銦、氮化矽或以上組合。在其他實施例中，蓋層106可以省略。此時，於通道層103上完成氮化物半導體層110。
如第2F圖所示，接著在氮化物半導體層110上形成一氮化鋁陽極介電層220。氮化鋁陽極介電層220可以利用，例如，分子束外延(MBE)、金屬有機化學氣相沉積(MOCVD)、氫化物氣相沉積(HVPE)、原子層沉積(ALD)、電漿加強原子層沉積(PEALD)等技術形成。根據本發明一實施例，氮化鋁陽極介電層220的厚度介於0.5奈米至50奈米，但不限於此。
在某些實施例中，若氮化鋁陽極介電層220以ALD生長，則蓋層106在氮化鋁陽極介電層220下方且以MOCVD生長（如第2E圖至第2F圖所示）。
在某些實施例中，若氮化鋁陽極介電層220以MOCVD生長，則蓋層106可形成於氮化鋁陽極介電層220上。第9圖例示一種高電子遷移率電晶體1k，其中蓋層106形成於氮化鋁陽極介電層220上，其中相同層、區域或元件仍沿用相同符號表示。如第9圖所示，高電子遷移率電晶體1k，包含一基材100、一通道層103，設於基材100上以及一氮化物半導體層110，設於通道層103上。氮化物半導體層110包含一間隙層104，例如，氮化鋁，以及一阻障層105，例如，氮化鋁鎵、氮化鋁銦、氮化鋁銦鎵、氮化鋁或以上組合。
一氟化陽極結構200，設於氮化物半導體層110上。氟化陽極結構200包含一氮化鋁陽極介電層220，設於氮化物半導體層110上、一蓋層106，例如一氮化鎵蓋層或一氮化矽蓋層，設於氮化鋁陽極介電層220之上、一氟化區域280，設於氮化鋁陽極介電層220及蓋層106中，以及一陽極金屬層250，設於蓋層106上，以及一陰極結構230，設於氮化物半導體層110上，鄰近氟化陽極結構200。
如第2G圖所示，接著以微影及蝕刻製程在氮化鋁陽極介電層220中形成開口220a及開口220b，其中開口220a及開口220b分別顯露出氮化物半導體層110預定與陰極電極 (以HEMT為例，包括源極電極及汲極電極) 接觸的部分上表面110a。
如第2H圖所示，接著以電子槍蒸鍍或濺鍍法，分別於開口220a及開口220b內形成源極電極231及汲極電極232。源極電極231及汲極電極232分別部分跨在氮化鋁陽極介電層220表面上，故源極電極231及汲極電極232分別顯示為一T型輪廓。
如第2I圖所示，接著進行一氟處理製程180，於氮化鋁陽極介電層220中形成一氟化區域280。根據本發明一實施例，氟化區域280延伸至氮化物半導體層110中，且氟化區域280位於陽極金屬層250的正下方。
端視氟通量能量與處理時間，氟可以深入阻障層105、間隙層104、通道層103，或者在其他實施例中，更深入至緩衝層101。因此，氟化區域280可以包括至少一部分氮化鋁陽極介電層220、阻障層105、間隙層104及通道層103，但不限於此。
根據本發明一實施例，氮化鋁陽極介電層220與氟化區域280重疊處包含Al-F原子鍵結及N-F原子鍵結。根據本發明一實施例，生成N-F原子鍵結可以提高氟的熱穩定性，而生成Al-F原子鍵結可以提高氟在氮化鋁陽極介電層220的摻入濃度。
根據本發明一實施例，氮化鋁陽極介電層220的含氟濃度大於或等於1E21 atoms/cm3 。
舉例來說，用於實現氟化陽極區域的所述氟處理製程，可以在以下機台設備中實施，包括感應耦合電漿(ICP)機台、反應離子蝕刻(RIE)機台、反應離子蝕刻-感應耦合電漿(RIE-ICP)機台、感應耦合電漿-反應離子蝕刻(ICP-RIE)機台、電容耦合電漿(CCP)機台、變壓器耦合型電漿(TCP)機台、電子迴旋共振電漿(ECR)機台、原子層沉積(ALD)機台、化學氣相沉積(CVD)機台、電漿輔助化學氣相沉積(PECVD)機台、低壓化學氣相沉積(LPCVD)機台、物理氣相沉積(PVD)機台或離子佈植機台等。
值得注意的是，在其他實施例中，所述氟處理製程亦可以在第2F圖至第2H圖中完成氮化鋁陽極介電層220後的任一階段進行。
如第2J圖所示，接著於氮化鋁陽極介電層220上及源極電極231與汲極電極232上共形沉積保護介電層240，第一方向D1上覆蓋著源極電極231及汲極電極232，以及氮化鋁陽極介電層220。根據本發明一實施例，保護介電層240位於氮化鋁陽極介電層220上，且與氮化鋁陽極介電層220直接接觸。
根據本發明一實施例，保護介電層240可以包含氮化鋁、氧化鋁、氮化矽、氧化矽、氧化鋯、氧化鉿、氧化鑭、氧化鎦、氧化鑭鎦、八氟環丁烷或以上組合，例如，氮化矽。根據本發明一實施例，保護介電層240除了作為電性隔離外，還有保護氮化鋁陽極介電層220，避免氮化鋁陽極介電層220被氧化的功能。此外，保護介電層240亦可能被氟化。
根據本發明一實施例，保護介電層240可以利用原子層沉積(ALD)、電漿加輔助原子層沉積(PEALD)、化學氣相沉積(CVD)、電漿輔助化學氣相沉積(PECVD)、低壓化學氣相沉積(LPCVD)等技術形成。
如第2K圖所示，接著在保護介電層240上，前述氟化區域280的正上方形成一陽極金屬層250。在形成陽極金屬層250之前，可以選擇再進行一次氟處理製程，於氮化鋁陽極介電層220中形成一與氟化區域280相連的外延氟化區域282。其中，外延氟化區域282中的氟濃度可以與氟化區域280中的氟濃度相同或不同。外延氟化區域282可以在第二方向D2上分佈至蓋層106及部分的阻障層105。
根據本發明一實施例，陽極金屬層250包含氮化鈦、氮化鈦/銅、鈦/氮化鉭、鉭/氮化鉭、氮化鈦/鈦/鋁/鈦/氮化鈦、鈦、鎢、鎢化鈦或以上組合。例如，陽極金屬層250可以是由氮化鈦所構成，或以氮化鈦作為第一層(與氮化鋁陽極介電層220直接接觸者)所構成的金屬堆疊結構，其中氮化鈦可以有效阻擋氟的外擴散。
例如，在某些實施例中，陽極金屬層250可以是氮化鈦/鈦/鋁/鈦/氮化鈦堆疊結構。在保持一定厚度的同時減小金屬堆疊中的應力。在一些進一步實施例中，形成氮化鈦或氮化鈦/鈦/鋁/鈦/氮化鈦疊層之後，可以繼續堆疊其它一些金屬，或另施以金屬化、元件電連接及/或降低陽極電阻之作法。此時，即完成氟化陽極結構200的製作。
如第2L圖所示，接著利用例如化學氣相沉積(CVD)、電漿加強化學氣相沉積(PECVD)、低壓化學氣相沉積(LPCVD)等技術沉積一鈍化介電層260，覆蓋陽極金屬層250及保護介電層240。根據本發明一實施例，鈍化介電層260可以包含氮化鋁、氧化鋁、氮化矽、氧化矽、氧化鋯、氧化鉿、氧化鑭、氧化鎦、氧化鑭鎦、八氟環丁烷或以上組合。
請參閱第3圖，其為依據本發明另一實施例所繪示的一種氮化物半導體元件的剖面示意圖，其中相同層、區域或元件仍沿用相同符號表示。
如第3圖所示，氮化物半導體元件2，例如HEMT或一氮化鎵HEMT，同樣包含一基材100，包含一矽基材、一碳化矽基材、一藍寶石基材、一氮化鎵基材或一氮化鋁基材。在基材100形成有一緩衝層101，例如，氮化鎵、氮化鋁鎵、氮化鋁銦、氮化鋁鎵銦或氮化鋁，但不限於此。
根據本發明一實施例，在緩衝層101上同樣形成有一抗極化層102，其中抗極化層102可以包含氮化鋁鎵、氮化鋁銦、氮化鋁鎵銦、氮化鋁或以上組合。在抗極化層102上形成有一通道層103，例如，氮化鎵、氮化鋁鎵、氮化鋁銦、氮化銦鎵、氮化鋁鎵銦或以上組合。於通道層103上形成有一氮化物半導體層110，例如包含一間隙層104及一阻障層105。其中，阻障層105可以包含氮化鋁鎵、氮化鋁銦、氮化鋁銦鎵、氮化鋁或以上組合。間隙層104例如包含氮化鋁。根據本發明一實施例，氮化物半導體層110可以另包含一蓋層(圖未示)。
根據本發明一實施例，於氮化物半導體層110的上表面110a上設有一氟化陽極結構200’，包含一氮化鋁陽極介電層220，設於氮化物半導體層110的上表面110a上、一氟化區域280，設於氮化鋁陽極介電層220中，以及一陽極金屬層250，設於氮化鋁陽極介電層220上。
根據本發明一實施例，氟化區域280可以在形成陽極金屬層250之前透過氟處理製程來形成。例如，可以透過表面電漿處理、原子層沉積(ALD)、化學氣相沉積(CVD)或離子佈植。
如第3圖所示，氮化物半導體元件2另包含有第一保護介電層240a，設於氮化鋁陽極介電層220與陽極金屬層250之間。例如，第一保護介電層240a可以是氮化矽層，但不限於此。氮化物半導體元件2另包含有第二保護介電層240b，設於陽極金屬層250上，共形覆蓋住陽極金屬層250及第一保護介電層240a。例如，第二保護介電層240b可以是氮化矽層，但不限於此。
根據本發明一實施例，氮化物半導體元件2另包含一陰極結構230。根據本發明一實施例，陰極結構230包含一源極電極231及一汲極電極232，在第一方向D1上，與陽極金屬層250，共同設於氮化物半導體層110的上表面110a上。
根據本發明一實施例，陰極結構230在第一方向D1上鄰近氟化陽極結構200’。其中，源極電極231貫穿第二保護介電層240b、第一保護介電層240a及氮化鋁陽極介電層220而與氮化物半導體層110直接接觸，汲極電極232貫穿第二保護介電層240b、第一保護介電層240a及氮化鋁陽極介電層220而與氮化物半導體層110直接接觸。
根據本發明一實施例，源極電極231及汲極電極232與陽極金屬層250保持一預定距離，且彼此之間可以透過第二保護介電層240b電性隔離。
從第1圖與第3圖兩者比較可知，第1圖中的氮化物半導體元件1與第3圖中的氮化物半導體元件2主要差異在於第1圖中的氮化物半導體元件1係以閘極後製(gate-last)製程完成的，而第3圖中的氮化物半導體元件2係以閘極先製(gate-first)製程完成的，故在第3圖中的氮化物半導體元件2的陽極金屬層250上會另外形成一第二保護介電層240b。
根據本發明一實施例，第一保護介電層240a及第二保護介電層240b位於氮化鋁陽極介電層220上，且僅第一保護介電層240a與氮化鋁陽極介電層220直接接觸。根據本發明一實施例，第一保護介電層240a及第二保護介電層240b可以包含氮化鋁、氧化鋁、氮化矽、氧化矽、氧化鋯、氧化鉿、氧化鑭、氧化鎦、氧化鑭鎦、八氟環丁烷或以上組合，例如，氮化矽。根據本發明一實施例，第一保護介電層240a除了作為電性隔離外，還有保護氮化鋁陽極介電層220，避免氮化鋁陽極介電層220被氧化的功能。
根據本發明一實施例，氟化區域280延伸至氮化物半導體層110中，且氟化區域280位於陽極金屬層250的正下方。根據本發明一實施例，氮化鋁陽極介電層220與氟化區域280重疊處包含Al-F原子鍵結及N-F原子鍵結。根據本發明一實施例，生成N-F原子鍵結可以提高氟的熱穩定性，而生成Al-F原子鍵結可以提高氟在氮化鋁陽極介電層220的摻入濃度。
根據本發明一實施例，通道層103中含氟濃度小於或等於5E17 atoms/cm3 。
根據本發明一實施例，氮化鋁陽極介電層220的厚度介於0.5奈米至50奈米，但不限於此。根據本發明一實施例，氮化鋁陽極介電層220的含氟濃度大於或等於1E21 atoms/cm3 。根據本發明一實施例，氟化區域280中的最高氟濃度係位於氮化鋁陽極介電層220中，並且其氟濃度係沿著第二方向D2(即氮化物半導體元件2的厚度方向)向下遞減。
然而，須注意的是，在某些實施例中，氟濃度雖自氮化鋁陽極介電層220的最高氟濃度沿著第二方向D2向下(意即，向通道層方向)遞減，但可以在氮化物半導體層110中，例如，間隙層104中，仍可能有突起的氟濃度，而在此處的氟濃度深度輪廓即會呈現一相對高峰值。
根據本發明一實施例，陽極金屬層250包含氮化鈦、氮化鈦/銅、鈦/氮化鉭、鉭/氮化鉭、氮化鈦/鈦/鋁/鈦/氮化鈦、鈦、鎢、鎢化鈦或以上組合。例如，陽極金屬層250可以是由氮化鈦所構成，或以氮化鈦作為第一層(與第一保護介電層240a直接接觸者)所構成的金屬堆疊結構，其中氮化鈦可以有效阻擋氟的外擴散。
例如，在某些實施例中，陽極金屬層250可以是氮化鈦/鈦/鋁/鈦/氮化鈦堆疊結構。在保持一定厚度的同時減小金屬堆疊中的應力。在一些進一步實施例中，形成氮化鈦或氮化鈦/鈦/鋁/鈦/氮化鈦疊層之後，可以繼續堆疊其它一些金屬，或另施以金屬化、元件電連接及/或降低陽極電阻之作法。
根據本發明一實施例，氮化物半導體元件2另包含一鈍化介電層260，覆蓋陽極金屬層250及第二保護介電層240b。根據本發明一實施例，鈍化介電層260可以包含氮化鋁、氧化鋁、氮化矽、氧化矽、氧化鋯、氧化鉿、氧化鑭、氧化鎦、氧化鑭鎦、八氟環丁烷或以上組合。
第3A圖至第3M圖例示一種製作如第3圖中具有氟化陽極結構的氮化物半導體元件的方法示意圖。其中，有關於III-氮化合物半導體的磊晶方法可以包含分子束外延(MBE)、金屬有機化學氣相沉積(MOCVD)、氫化物氣相沉積(HVPE)等。
如第3A圖所示，同樣提供一基材100，例如一矽基材、一碳化矽基材、一藍寶石基材、一氮化鎵基材或一氮化鋁基材。接著，在基材100上以磊晶技術生長出一緩衝層101，例如，氮化鎵、氮化鋁鎵、氮化鋁銦、氮化鋁鎵銦或氮化鋁等III-V族化合物半導體。
如第3B圖所示，在緩衝層101上繼續以磊晶技術生長出一抗極化層102，例如，氮化鋁鎵、氮化鋁銦、氮化鋁鎵銦、氮化鋁或以上組合。
如第3C圖所示，在抗極化層102上繼續以磊晶技術生長出一通道層103，例如，氮化鎵、氮化鋁鎵、氮化鋁銦、氮化銦鎵、氮化鋁鎵銦或以上組合。
如第3D圖所示，在通道層103上繼續以磊晶技術生長出一間隙層104，例如，氮化鋁。
如第3E圖所示，在間隙層104上繼續以磊晶技術生長出一阻障層105，例如，氮化鋁鎵、氮化鋁銦、氮化鋁銦鎵、氮化鋁或以上組合。根據本發明一實施例，阻障層105較佳為氮化鋁鎵，可用來維持通道層中及/或通道層103與阻障層105之間所形成的二維電子氣。
藉由在通道層103下方設置與阻障層105的厚度及/或極化場相當的抗極化層102，可改變通道層103以下的位能傾斜狀況，使得通道層103可以提供更多的游離載子到阻障層105與通道層103間的位能下降處，減少氮化物HEMT表面的極化電荷，進而降低表面電場及改善電流崩潰。根據本發明一實施例，抗極化層102可以與阻障層105為相同材料所構成者。
根據本發明一實施例，抗極化層102可以加強降低表面電場（RESURF）結構，以進一步減少電流崩潰及/或臨界電壓遲滯。在一些實施例中，抗極化層102與阻障層105可以包括相同原子組成的III-氮化合物半導體材料。在考量可行的製程變異控制的狀況下，抗極化層102的厚度係以寬容度為±25％公差而與阻障層105的厚度大體上相同。此時，於通道層103上完成氮化物半導體層110。
如第3F圖所示，接著在氮化物半導體層110的上表面110a上形成一氮化鋁陽極介電層220。氮化鋁陽極介電層220可以利用，例如，分子束外延(MBE)、金屬有機化學氣相沉積(MOCVD)、氫化物氣相沉積(HVPE)、原子層沉積(ALD)、電漿加強原子層沉積(PEALD)等技術形成。根據本發明一實施例，氮化鋁陽極介電層220的厚度介於0.5奈米至50奈米，但不限於此。
如第3G圖所示，接著進行一氟處理製程180，於氮化鋁陽極介電層220中形成一氟化區域280。根據本發明一實施例，氟化區域280延伸至氮化物半導體層110中，且氟化區域280位於陽極金屬層250的正下方。
端視氟通量能量與處理時間，氟可以深入阻障層105、間隙層104、通道層103，或者在其他實施例中，更深入至緩衝層101。因此，氟化區域280可以包括至少一部分氮化鋁陽極介電層220、阻障層105、間隙層104及通道層103，但不限於此。
根據本發明一實施例，氮化鋁陽極介電層220與氟化區域280重疊處包含Al-F原子鍵結及N-F原子鍵結。根據本發明一實施例，生成N-F原子鍵結可以提高氟的熱穩定性，而生成Al-F原子鍵結可以提高氟在氮化鋁陽極介電層220的摻入濃度。
根據本發明一實施例，氮化鋁陽極介電層220的含氟濃度大於或等於1E21 atoms/cm3 。
舉例來說，用於實現氟化陽極區域的所述氟處理製程，可以在以下機台設備中實施，包括感應耦合電漿(ICP)機台、反應離子蝕刻(RIE)機台、反應離子蝕刻-感應耦合電漿(RIE-ICP)機台、感應耦合電漿-反應離子蝕刻(ICP-RIE)機台、電容耦合電漿(CCP)機台、變壓器耦合型電漿(TCP)機台、電子迴旋共振電漿(ECR)機台、原子層沉積(ALD)機台、化學氣相沉積(CVD)機台、電漿輔助化學氣相沉積(PECVD)機台、低壓化學氣相沉積(LPCVD)機台、物理氣相沉積(PVD)機台或離子佈植機台等。
如第3H圖所示，接著於氮化鋁陽極介電層220上共形的沉積一第一保護介電層240a，第一方向D1上全面覆蓋著氮化鋁陽極介電層220。
如第3I圖所示，接著在第一保護介電層240a上，前述氟化區域280的正上方形成一陽極金屬層250。
根據本發明一實施例，陽極金屬層250包含氮化鈦、氮化鈦/銅、鈦/氮化鉭、鉭/氮化鉭、氮化鈦/鈦/鋁/鈦/氮化鈦、鈦、鎢、鎢化鈦或以上組合。例如，陽極金屬層250可以是由氮化鈦所構成，或以氮化鈦作為第一層(與第一保護介電層240a直接接觸者)所構成的金屬堆疊結構，其中氮化鈦可以有效阻擋氟的外擴散。
例如，在某些實施例中，陽極金屬層250可以是氮化鈦/鈦/鋁/鈦/氮化鈦堆疊結構。在保持一定厚度的同時減小金屬堆疊中的應力。在一些進一步實施例中，形成氮化鈦或氮化鈦/鈦/鋁/鈦/氮化鈦疊層之後，可以繼續堆疊其它一些金屬，或另施以金屬化、元件電連接及/或降低陽極電阻之作法。
如第3J圖所示，接著於第一保護介電層240a上及陽極金屬層250上共形的沉積一第二保護介電層240b。
如第3K圖所示，接著以微影及蝕刻製程在第二保護介電層240b、第一保護介電層240a及氮化鋁陽極介電層220中形成開口220a及開口220b，其中開口220a及開口220b分別顯露出氮化物半導體層110預定與陰極電極 (以HEMT為例，包括源極電極及汲極電極) 接觸的部分上表面110a。
如第3L圖所示，接著以電子槍蒸鍍或濺鍍法，分別於開口220a及開口220b內形成源極電極231及汲極電極232。
根據本發明一實施例，第一保護介電層240a及第二保護介電層240b可以利用原子層沉積(ALD)、電漿輔助式原子層沉積(PEALD)、化學氣相沉積(CVD)、電漿輔助式化學氣相沉積(PECVD)、低壓化學氣相沉積(LPCVD)等技術形成。
如第3M圖所示，接著利用例如化學氣相沉積(CVD)、電漿輔助式化學氣相沉積(PECVD)、低壓化學氣相沉積(LPCVD)等技術沉積一鈍化介電層260，覆蓋陽極金屬層250及第二保護介電層240b。根據本發明一實施例，鈍化介電層260可以包含氮化鋁、氧化鋁、氮化矽、氧化矽、氧化鋯、氧化鉿、氧化鑭、氧化鎦、氧化鑭鎦、八氟環丁烷或以上組合。
本發明還公開了一種形成降低表面電場（RESURF）區域的方法，通過將氟化陽極介電層延伸以覆蓋存取區域(access region)及/或陰極區域。在與該方法相關的一些實施方案中，帶負電荷的氟原子可能積聚在陽極區域的表面，延伸到存取區域、陰極區域及/或滲透到半導體區域。
該方法可以通過在陽極區域，陰極區域及/或存取區域中以不同的能量及/或各種劑量進行至少一個氟處理來進一步改進氟分佈。
在與該方法相關的一些實施方案中，帶負電荷的氟原子可以積聚在陽極區域的表面，延伸到存取區域、陰極區域及/或滲透到半導體區域，並且在這些區域中呈現不同的氟的濃度變化。
所述RESURF區域可以減少電流崩潰及/或降低臨界電壓/正向電壓遲滯現象。所述RESURF區域可以透過在陽極區域、存取區域和/或陰極區域進行不同能量及/或各種劑量的氟處理程序而形成。
在相關方法的一些實施方案中，帶負電荷氟原子可以積聚在陽極區域的表面，延伸到存取/陽極區域具有不同的氟濃度，或滲透到阻障層和/或通道層。在某些該方法的實施方案中，所述RESURF區域可以是從介電層延伸到半導體層。
如果在達到臨界場時漂移區域或存取區域中的自由載子被耗盡或補償，則可以提高電子元件的崩潰電壓。對於處於截止狀態的HEMT/SBD元件，正電荷在存取區域內形成，以建立截止狀態電壓。因此，通過在存取區域上佈置帶負電的氟離子以形成RESURF區域，可以在斷開狀態下更有效地耗盡2DEG以提高崩潰電壓。另一方面，由於氮化鋁介電層是在氮化鋁/氮化物半導體層界面處引起巨大的正極化層的極性材料，所以天然表面場相當大。
通過使用氟化陽極結構並將其延伸到存取區域，可以減小表面場以提升崩潰電壓。此外，延伸到存取區域的氟化陽極結構可以重新形成電場的分佈，抑制氮化物HEMT/SBD元件中的電流崩潰現象。
請參閱第4A圖至第4D圖，其為依據本發明其他實施例所繪示的具有降低表面電場(RESURF)區域的氮化物半導體元件的剖面示意圖，其中相同的層、區域或元件仍沿用相同的符號來表示。
如第4A圖所示，氮化物半導體元件1a在氮化鋁陽極介電層220與阻障層105之間的界面處，利用氟處理製程形成有RESURF區域282a，其與陽極金屬層250正下方的氟化區域280相連，且沿著第一方向D1向外延伸一預定距離，但其延伸距離未到達源極電極231與汲極電極232正下方處。根據本發明一實施例，RESURF區域282a可以些微擴散進入部分的氮化鋁陽極金屬層250。RESURF區域282a可以涵蓋部分的蓋層106。
如第4B圖所示，同樣的，氮化物半導體元件1b在氮化鋁陽極介電層220與阻障層105之間的界面處，利用氟處理製程形成有RESURF區域282b，其與陽極金屬層250正下方的氟化區域280相連。與第4A圖的差異在於，氮化物半導體元件1b的RESURF區域282b沿著第一方向D1向外延伸的範圍涵蓋整個氮化鋁陽極介電層220。
如第4C圖所示，氮化物半導體元件1c在氮化鋁陽極介電層220與阻障層105中，利用氟處理製程形成有RESURF區域282c，其與陽極金屬層250正下方的氟化區域280相連。與第4A圖的差異在於，氮化物半導體元件1c的RESURF區域282c沿著第二方向D2延伸的範圍涵蓋整個氮化鋁陽極介電層220。
如第4D圖所示，氮化物半導體元件1d在氮化鋁陽極介電層220與阻障層105中，利用氟處理製程形成有RESURF區域282d及如第4B圖中的RESURF區域282b，皆與陽極金屬層250正下方的氟化區域280相連。其中，RESURF區域282d延伸的範圍在第一方向D1及第二方向D2上涵蓋氟化區域280與源極電極231之間及氟化區域280與汲極電極232之間的全部氮化鋁陽極介電層220。
在其他的一些實施例中，氟處理製程可以包括摻雜效應及蝕刻效果，同時於HEMT/SBD元件中產生掘入區域。在一些實施例中，可在掘入區域及陽極區域中導入本發明的氟化區域280特徵。
請參閱第5A圖及第5B圖，其為依據本發明其他實施例所繪示的具有掘入區域的氮化物半導體元件的剖面示意圖，其中相同的層、區域或元件仍沿用相同的符號來表示。
如第5A圖所示，在氟化陽極結構200形成前、形成後或者在氟化陽極結構200形成過程中，可以在氮化物半導體元件1e中形成一掘入區域400。掘入區域400掘入於該氮化物半導體層110中。在某些實施例中，掘入區域400在第二方向D2上可以深入至間隙層104或通道層103。保護介電層240共形的覆蓋著掘入區域400內壁，而陽極金屬層250填入掘入區域400。
在一些實施例中，掘入區域400在第一方向D1上的寬度可以小於，大於或等於氟化區域200在第一方向D1上的寬度，這取決於在氟處理製程中氟的摻入軌跡。
如第5B圖所示，在氮化物半導體元件1f中同樣形成一掘入區域400。氮化物半導體元件1f與第5A圖中的氮化物半導體元件1e的差異在於，第5B圖中的氮化物半導體元件1f另包含一與氟化區域280相連的外延氟化區域282，設於阻障層105及某些實施例的蓋層106中。
在其他的一些實施例中，氮化物半導體元件還可以進一步包括至少設置在阻障層105中的氮化鋁中間層，作為氟加強層，用以增加氟化陽極結構的氟濃度。氮化鋁中間層可以被視為一加強層及/或氮化鋁陽極介電層的延伸，用來進一步增強元件中氟的濃度或穩定性。
請參閱第6A圖及第6B圖，其為依據本發明其他實施例所繪示的具有氮化鋁中間層的氮化物半導體元件的剖面示意圖，其中相同的層、區域或元件仍沿用相同的符號來表示。
如第6A圖所示，氮化物半導體元件1g在阻障層105中形成有一氮化鋁中間層405，作為氟加強層。在此實施例中，阻障層105可分為下阻障層105a及上阻障層105b，而氮化鋁中間層405係夾設於下阻障層105a與上阻障層105b中間。
此外，氮化鋁中間層405還可作為一蝕刻停止層，用以提高掘入區域的深度均勻度，並且可以改善製程餘裕以及HEMT/SBD元件的臨界電壓/正向電壓。一些實施例中，氮化鋁中間層405也可以降低氟的穿透深度。
如第6B圖所示，氮化物半導體元件1h同樣在阻障層105中具有一氮化鋁中間層405，作為氟加強層，且另包含一與氟化區域280相連的外延氟化區域282。
在其他的一些實施例中，氮化物半導體元件除了設置在阻障層105中的氮化鋁中間層之外，還可以進一步結合掘入區域特徵。
請參閱第7A圖及第7B圖，其為依據本發明其他實施例所繪示的具有掘入區域及氮化鋁中間層的氮化物半導體元件的剖面示意圖，其中相同的層、區域或元件仍沿用相同的符號來表示。
如第7A圖所示，氮化物半導體元件1i在阻障層105中形成有一氮化鋁中間層405，作為氟加強層。在此實施例中，進一步結合掘入區域400。其中，掘入區域400的底部可以停止在氮化鋁中間層405。
如第7B圖所示，氮化物半導體元件1j在阻障層105中形成有一氮化鋁中間層405，作為氟加強層。在此實施例中，除了進一步結合掘入區域400，還進一步結合一與氟化區域280相連的外延氟化區域282，設於阻障層105中。
整體而言，本發明氮化物半導體元件應用做為HEMT裝置，其可達到以下物理特性：汲極電流≥1.2A/ mm；常閉元件的臨界電壓≥2.5V，常開元件的臨界電壓≥-6.5V；跨導≥100mS / mm；閘極漏電流≤1E-10 A / mm；崩潰電壓≥1200V；臨界電壓遲滯≤0.1V。
本發明氮化物半導體元件亦可應用做為蕭基阻障二極體(Schottky Barrier Diodes，SBD)。請參閱第8A圖至第8D圖，其分別例示四種作為蕭基阻障二極體的氮化物半導體元件，其中相同的層、區域或元件仍沿用相同符號來表示。
如第8A圖所示，氮化物半導體元件3a，包含一基材100，包含一矽基材、一碳化矽基材、一藍寶石基材、一氮化鎵基材或一氮化鋁基材。在基材100形成有一緩衝層101，例如，氮化鎵、氮化鋁鎵、氮化鋁銦、氮化鋁鎵銦或氮化鋁，但不限於此。在緩衝層101上形成有一抗極化層(anti-polarization layer，APL)102，其中抗極化層102可以包含氮化鋁鎵、氮化鋁銦、氮化鋁鎵銦、氮化鋁或以上組合。在抗極化層102上形成有一通道層103，例如，氮化鎵、氮化鋁鎵、氮化鋁銦、氮化銦鎵、氮化鋁鎵銦或以上組合。
根據本發明一實施例，於通道層103上形成有一氮化物半導體層110。根據本發明一實施例，例如，氮化物半導體層110可以包含一阻障層105，設於通道層103上，以及一間隙層104，設於阻障層105與通道層103之間。其中，阻障層105可以包含氮化鋁鎵、氮化鋁銦、氮化鋁銦鎵、氮化鋁或以上組合。間隙層104例如包含氮化鋁。
根據本發明一實施例，阻障層105較佳為氮化鋁鎵，其可以在氮化物SBD元件中維持二維電子氣(2-dimensional electron gas，2DEG)。為了進一步增加2DEG密度和遷移率，還可以另外引入氮化鋁銦、氮化鋁銦鎵或氮化鋁阻障層，這是因為它們的極化電荷密度較高，可以提升電流密度；然而，在陽極區域的大量極化電荷會降低SBD元件的崩潰電壓。另一方面，因為能量帶隙也相對較大，會導致元件的正向電壓過高，降低元件在電路上的轉換效率。以上問題可以透過設置氟化陽極結構來克服。
根據本發明一實施例，抗極化層102可以與阻障層105為相同材料所構成者。根據本發明一實施例，抗極化層102可以加強降低表面電場（RESURF）結構，以進一步減少電流崩潰及/或臨界電壓遲滯。在一些實施例中，抗極化層102與阻障層105可以包括相同原子組成的III-氮化合物半導體材料。在考量可行的製程變異控制的狀況下，抗極化層102的厚度係以寬容度為±25％公差而與阻障層105的厚度大體上相同。
根據本發明一實施例，於氮化物半導體層110的上表面110a上設有一氟化陽極結構300。根據本發明一實施例，氟化陽極結構300包含一氮化鋁陽極介電層220，設於氮化物半導體層110的上表面110a上、一氟化區域280，設於氮化鋁陽極介電層220中，以及一陽極金屬層250，設於氮化鋁陽極介電層220上。
根據本發明一實施例，氟化區域280可以在形成陽極金屬層250之前透過氟處理製程來形成，例如，可以透過表面電漿處理、原子層沉積(ALD)、化學氣相沉積(CVD)或離子佈植等方式 ，配合微影製程形成。
根據本發明一實施例，氮化物半導體元件3a另包含一陰極結構230，在第一方向D1上，與陽極金屬層250，共同設於氮化物半導體層110的上表面110a上。根據本發明一實施例，陰極結構230在第一方向D1上鄰近氟化陽極結構200。
根據本發明一實施例，陰極結構230與陽極金屬層250保持一預定距離，且彼此之間可以透過一保護介電層240電性隔離。根據本發明一實施例，保護介電層240在第一方向D1上覆蓋著陰極結構230，以及氮化鋁陽極介電層220。根據本發明一實施例，陽極金屬層250穿過保護介電層240而與氮化鋁陽極介電層220直接接觸。
如第8B圖所示，氮化物半導體元件3b與氮化物半導體元件3a的差異在於，氮化物半導體元件3b進一步結合一與氟化區域280相連的外延氟化區域282，設於氮化鋁陽極介電層220中。
如第8C圖所示，氮化物半導體元件3c與氮化物半導體元件3a的差異在於，氮化物半導體元件3c進一步結合掘入區域400。
如第8D圖所示，氮化物半導體元件3d與氮化物半導體元件3a的差異在於，氮化物半導體元件3d除了結合掘入區域400，更進一步結合一與氟化區域280相連的外延氟化區域282，設於氮化鋁陽極介電層220中。
整體而言，本發明氮化物半導體元件應用做為SBD裝置，其可達到以下物理特性：正向電壓≤1.5V；汲極電流≤1E-6A / mm；崩潰電壓≥1200V。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
1,1a~1k,2,3a~3d‧‧‧氮化物半導體元件
100‧‧‧基材
101‧‧‧緩衝層
102‧‧‧抗極化層
103‧‧‧通道層
104‧‧‧間隙層
105‧‧‧阻障層
105a‧‧‧下阻障層
105b‧‧‧上阻障層
106‧‧‧蓋層
110‧‧‧氮化物半導體層
110a‧‧‧上表面
180‧‧‧氟處理製程
200,200’,300‧‧‧氟化陽極結構
220‧‧‧氮化鋁陽極介電層
220a,220b‧‧‧開口
230‧‧‧陰極結構
231‧‧‧源極電極
232‧‧‧汲極電極
240‧‧‧保護介電層
240a‧‧‧第一保護介電層
240b‧‧‧第二保護介電層
250‧‧‧陽極金屬層
260‧‧‧鈍化介電層
280‧‧‧氟化區域
282‧‧‧外延氟化區域
282a~282d‧‧‧RESURF區域
400‧‧‧掘入區域
405‧‧‧氮化鋁中間層
D1‧‧‧第一方向
D2‧‧‧第二方向
第1圖為依據本發明一實施例所繪示的一種氮化物半導體元件的剖面示意圖。 第2A圖至第2L圖例示一種製作如第1圖中具有氟化陽極結構的氮化物半導體元件的方法示意圖。 第3圖為依據本發明另一實施例所繪示的一種氮化物半導體元件的剖面示意圖。 第3A圖至第3M圖例示一種製作如第3圖中具有氟化陽極結構的氮化物半導體元件的方法示意圖。 第4A圖至第4D圖為依據本發明其他實施例所繪示的具有降低表面電場(RESURF)區域的氮化物半導體元件的剖面示意圖。 第5A圖及第5B圖為依據本發明其他實施例所繪示的具有掘入區域的氮化物半導體元件的剖面示意圖。 第6A圖及第6B圖為依據本發明其他實施例所繪示的具有氮化鋁中間層的氮化物半導體元件的剖面示意圖。 第7A圖及第7B圖為依據本發明其他實施例所繪示的具有掘入區域及氮化鋁中間層的氮化物半導體元件的剖面示意圖。 第8A圖至第8D圖分別例示四種作為蕭基阻障二極體的氮化物半導體元件。 第9圖例示一種高電子遷移率電晶體，其中蓋層形成於氮化鋁陽極介電層上。

Claims (34)

  1. 一種高電子遷移率電晶體，包含: 一基材； 一通道層，設於該基材上； 一氮化物半導體層，設於該通道層上； 一氟化陽極結構，設於該氮化物半導體層上，該氟化陽極結構包含一氮化鋁陽極介電層，設於該氮化物半導體層上、一氟化區域，設於該氮化鋁陽極介電層中，以及一陽極金屬層，設於該氮化鋁陽極介電層上；以及 一陰極結構，設於該氮化物半導體層上，鄰近該氟化陽極結構。
  2. 如申請專利範圍第1項所述的高電子遷移率電晶體，其中該氮化鋁陽極介電層包含AlFx 原子鍵結。
  3. 如申請專利範圍第1項所述的高電子遷移率電晶體，其中該氮化鋁陽極介電層包含NFx 原子鍵結。
  4. 如申請專利範圍第1項所述的高電子遷移率電晶體，其中該陽極金屬層包含氮化鈦、氮化鈦/銅、鈦/氮化鉭、鉭/氮化鉭、氮化鈦/鈦/鋁/鈦/氮化鈦、鈦、鎢、鎢化鈦或以上組合。
  5. 如申請專利範圍第1項所述的高電子遷移率電晶體，其中該氟化區域延伸至該氮化物半導體層中，且該氟化區域設於該陽極金屬層的正下方。
  6. 如申請專利範圍第1項所述的高電子遷移率電晶體，其中另包含一外延氟化區域，與該氟化區域相連。
  7. 如申請專利範圍第1項所述的高電子遷移率電晶體，其中該氮化物半導體層包含一阻障層，設於該通道層上，以及一間隙層，設於該阻障層與該通道層之間。
  8. 如申請專利範圍第7項所述的高電子遷移率電晶體，其中該通道層包含氮化鎵、氮化鋁鎵、氮化鋁銦、氮化銦鎵、氮化鋁鎵銦或以上組合。
  9. 如申請專利範圍第8項所述的高電子遷移率電晶體，其中該阻障層包含氮化鋁鎵、氮化鋁銦、氮化鋁銦鎵、氮化鋁或以上組合。
  10. 如申請專利範圍第9項所述的高電子遷移率電晶體，其中該間隙層包含氮化鋁。
  11. 如申請專利範圍第1項所述的高電子遷移率電晶體，其中該基材包含一矽基材、一碳化矽基材、一藍寶石(sapphire)基材、一氮化鎵基材或一氮化鋁基材。
  12. 如申請專利範圍第1項所述的高電子遷移率電晶體，其中該氮化鋁陽極介電層的厚度介於0.5奈米至50奈米。
  13. 如申請專利範圍第1項所述的高電子遷移率電晶體，其中該氮化鋁陽極介電層的含氟濃度大於或等於1E21 atoms/cm3 。
  14. 如申請專利範圍第1項所述的高電子遷移率電晶體，其中該陰極結構包含一源極電極及一汲極電極，設於該氮化物半導體層上。
  15. 如申請專利範圍第14項所述的高電子遷移率電晶體，其中另包含一保護介電層，設於該陽極金屬層與該氮化鋁陽極介電層之間。
  16. 如申請專利範圍第15項所述的高電子遷移率電晶體，其中該保護介電層覆蓋該源極電極及該汲極電極。
  17. 如申請專利範圍第15項所述的高電子遷移率電晶體，其中該保護介電層包含氮化鋁、氧化鋁、氮化矽、氧化矽、氧化鋯、氧化鉿、氧化鑭、氧化鎦、氧化鑭鎦、八氟環丁烷或以上組合。
  18. 如申請專利範圍第1項所述的高電子遷移率電晶體，其中另包含一緩衝層，介於該通道層及該基材之間。
  19. 如申請專利範圍第15項所述的高電子遷移率電晶體，其中該緩衝層包含氮化鎵、氮化鋁鎵、氮化鋁銦、氮化鋁鎵銦或氮化鋁。
  20. 如申請專利範圍第15項所述的高電子遷移率電晶體，其中另包含一抗極化層，介於該通道層及該緩衝層之間。
  21. 如申請專利範圍第20項所述的高電子遷移率電晶體，其中該抗極化層包含氮化鋁鎵、氮化鋁銦、氮化鋁鎵銦、氮化鋁或以上組合。
  22. 如申請專利範圍第1項所述的高電子遷移率電晶體，其中另包含一鈍化介電層，覆蓋該陽極金屬層及該保護介電層。
  23. 如申請專利範圍第22項所述的高電子遷移率電晶體，其中該鈍化介電層包含氮化鋁、氧化鋁、氮化矽、氧化矽、氧化鋯、氧化鉿、氧化鑭、氧化鎦、氧化鑭鎦、八氟環丁烷或以上組合。
  24. 如申請專利範圍第1項所述的高電子遷移率電晶體，其中另包含一氮化鋁中間層，設於該阻障層中，用以提升該氟化陽極結構的含氟濃度。
  25. 如申請專利範圍第1項所述的高電子遷移率電晶體，其中該氟化陽極結構另包含一掘入區域，掘入於該氮化物半導體層中，其中該陽極金屬層填入該掘入區域。
  26. 如申請專利範圍第1項所述的高電子遷移率電晶體，其中另包含一蓋層，設於該氮化物半導體層與該氮化鋁陽極介電層之間。
  27. 如申請專利範圍第25項所述的高電子遷移率電晶體，其中該蓋層包含氮化鎵、氮化鋁鎵、氮化鋁銦、氮化銦鎵、氮化鋁鎵銦、氮化矽或以上組合。
  28. 一種高電子遷移率電晶體，包含: 一基材； 一通道層，設於該基材上； 一氮化物半導體層，設於該通道層上； 一氟化陽極結構，設於該氮化物半導體層上，該氟化陽極結構包含一氮化鋁陽極介電層，設於該氮化物半導體層上、一氮化鎵蓋層，設於該氮化鋁陽極介電層之上、一氟化區域，設於該氮化鋁陽極介電層及該氮化鎵蓋層中，以及一陽極金屬層，設於該氮化鎵蓋層上；以及 一陰極結構，設於該氮化物半導體層上，鄰近該氟化陽極結構。
  29. 一種高電子遷移率電晶體，包含: 一基材； 一通道層，設於該基材上； 一氮化物半導體層，設於該通道層上； 一氟化陽極結構，設於該氮化物半導體層上，該氟化陽極結構包含一氮化鋁陽極介電層，設於該氮化物半導體層上、一氮化矽蓋層，設於該氮化鋁陽極介電層之上、一氟化區域，設於該氮化鋁陽極介電層及該氮化矽蓋層中，以及一陽極金屬層，設於該氮化矽蓋層上；以及 一陰極結構，設於該氮化物半導體層上，鄰近該氟化陽極結構。
  30. 一種氮化物半導體元件，包含: 一基材； 一氮化物半導體層，設於該基材上； 一氮化鋁陽極介電層，設於該氮化物半導體層； 一陽極金屬層，設於該氮化鋁陽極介電層上；以及 一氟化區域，設於該氮化鋁陽極介電層中，並延伸至該氮化物半導體層內。
  31. 如申請專利範圍第30項所述的氮化物半導體元件，其中該氮化鋁陽極介電層包含AlFx 原子鍵結。
  32. 如申請專利範圍第30項所述的氮化物半導體元件，其中該氮化鋁陽極介電層包含NFx 原子鍵結。
  33. 如申請專利範圍第30項所述的氮化物半導體元件，其中該氮化鋁陽極介電層的厚度介於0.5奈米至50奈米。
  34. 如申請專利範圍第30項所述的氮化物半導體元件，其中該氮化鋁陽極介電層的含氟濃度大於或等於1E21 atoms/cm3 。
TW106130779A 2017-09-08 2017-09-08 氮化物半導體元件 TW201914026A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW106130779A TW201914026A (zh) 2017-09-08 2017-09-08 氮化物半導體元件
US15/820,404 US20190081167A1 (en) 2017-09-08 2017-11-21 Nitride semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW106130779A TW201914026A (zh) 2017-09-08 2017-09-08 氮化物半導體元件

Publications (1)

Publication Number Publication Date
TW201914026A true TW201914026A (zh) 2019-04-01

Family

ID=65632035

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106130779A TW201914026A (zh) 2017-09-08 2017-09-08 氮化物半導體元件

Country Status (2)

Country Link
US (1) US20190081167A1 (zh)
TW (1) TW201914026A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112331718A (zh) * 2019-08-05 2021-02-05 苏州捷芯威半导体有限公司 一种半导体器件及其制备方法
TWI775065B (zh) * 2020-04-13 2022-08-21 世界先進積體電路股份有限公司 半導體裝置
TWI888500B (zh) * 2020-03-13 2025-07-01 瑞典商艾皮諾科技公司 現場可程式閘陣列元件與人工智慧處理系統

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017118864A1 (de) * 2017-08-18 2019-02-21 Infineon Technologies Austria Ag Leistungsdiode
US11521964B2 (en) * 2018-06-29 2022-12-06 Intel Corporation Schottky diode structures and integration with III-V transistors
US10804385B2 (en) * 2018-12-28 2020-10-13 Vanguard International Semiconductor Corporation Semiconductor devices with fluorinated region and methods for forming the same
CN113728419A (zh) 2019-04-25 2021-11-30 罗姆股份有限公司 氮化物半导体装置
JP7395273B2 (ja) * 2019-07-02 2023-12-11 ローム株式会社 窒化物半導体装置およびその製造方法
TWI719722B (zh) * 2019-11-21 2021-02-21 世界先進積體電路股份有限公司 半導體結構及其形成方法
CN111758166A (zh) * 2020-05-28 2020-10-09 英诺赛科（珠海）科技有限公司 半导体器件及其制造方法
US11942560B2 (en) * 2020-08-13 2024-03-26 Innoscience (Zhuhai) Technology Co., Ltd. Semiconductor device structures and methods of manufacturing the same
CN115274865B (zh) * 2022-09-26 2023-03-28 晶通半导体(深圳)有限公司 肖特基二极管
US12471340B2 (en) * 2022-10-27 2025-11-11 Panjit International Inc. Manufacturing method of forming semiconductor device and semiconductor device
WO2025134548A1 (ja) * 2023-12-18 2025-06-26 ソニーセミコンダクタソリューションズ株式会社 半導体装置および電子機器
CN118197921B (zh) * 2024-05-17 2024-09-03 山东大学 具有氟基气体处理AlN帽层的氮化镓HEMT器件及其制备方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112331718A (zh) * 2019-08-05 2021-02-05 苏州捷芯威半导体有限公司 一种半导体器件及其制备方法
TWI888500B (zh) * 2020-03-13 2025-07-01 瑞典商艾皮諾科技公司 現場可程式閘陣列元件與人工智慧處理系統
TWI775065B (zh) * 2020-04-13 2022-08-21 世界先進積體電路股份有限公司 半導體裝置

Also Published As

Publication number Publication date
US20190081167A1 (en) 2019-03-14

Similar Documents

Publication Publication Date Title
TW201914026A (zh) 氮化物半導體元件
US9431511B2 (en) Method for producing a semiconductor device comprising a Schottky diode and a high electron mobility transistor
JP6246849B2 (ja) フィールドプレートを有する半導体デバイス
US10270436B2 (en) Transistors having on-chip integrated photon source or photonic-ohmic drain to facilitate de-trapping electrons trapped in deep traps of transistors
US10256333B2 (en) High electron mobility transistor
JP6474881B2 (ja) ショットキーダイオード及びその製造方法
JP4794656B2 (ja) 半導体装置
US8816355B2 (en) Semiconductor device
US20200006538A1 (en) Semiconductor device and method for manufacturing semiconductor device
US20160020314A1 (en) Semiconductor device
US9640624B2 (en) Semiconductor device and manufacturing method therefor
CN105390539A (zh) 半导体器件
JP2018107462A (ja) 半導体デバイスおよびその製造方法
US20150279983A1 (en) Semiconductor device
WO2023273900A1 (zh) 一种低动态电阻增强型GaN器件
JP2012009545A (ja) 半導体装置の製造方法
US20150155375A1 (en) Gate-controlled p-i-n switch with a charge trapping material in the gate dielectric and a self-depleted channel
WO2012063310A1 (ja) 半導体装置
US20200220000A1 (en) GaN-Based HEMT Device
US20140284658A1 (en) Semiconductor device
TW202044356A (zh) 半導體裝置的製作方法
JPWO2011007483A1 (ja) 縦型トランジスタ及びその製造方法、並びに半導体装置
CN104393040A (zh) 一种具有荷电介质的hemt器件
CN116864539A (zh) 三通道平面栅SiC MOSFET器件及其制作方法
JP5545653B2 (ja) 窒化物系半導体装置