TW201903978A

TW201903978A - 半導體封裝、半導體裝置及半導體裝置之製造方法

Info

Publication number: TW201903978A
Application number: TW107107816A
Authority: TW
Inventors: 島藤貴行
Original assignee: 日商富士電機股份有限公司
Priority date: 2017-06-05
Filing date: 2018-03-08
Publication date: 2019-01-16
Also published as: CN108987353B; JP2018206977A; US10607906B2; TWI745558B; CN108987353A; JP6984183B2; US20180350705A1

Abstract

本發明係一種半導體封裝，半導體裝置及半導體裝置之製造方法，其中，提供：於封裝主體的底面包含突起部之半導體封裝。提供包含半導體晶片之半導體封裝，其中，具備封裝主體，和在封裝主體之底面露出之複數的電極，和自封裝主體的底面，從複數的電極突出之突起部；突起部係複數之電極之中，在與配列間隔最窄之2個電極的第1方向不同之第2方向中，呈未與該2個電極重疊地加以配置之半導體封裝。

Description

半導體封裝、半導體裝置及半導體裝置之製造方法

[0001] 本發明係有關半導體封裝，半導體裝置及半導體裝置之製造方法。

[0002] 以往，知道有於具有半導體晶片之半導體封裝，設置突起部之半導體裝置(例如，參照專利文獻1-3)。　　專利文獻1 日本特開平7-249707號公報　　專利文獻2 日本特開2006-210956號公報　　專利文獻3 日本特開平3-147353號公報

[發明欲解決之課題] 　　[0003] 但在以往的半導體裝置中，經由流動工程而將半導體封裝表面安裝於基板時，有著焊錫無法順利放入於半導體封裝與安裝基板之間，而成為附上焊錫不良之情況。 [為了解決課題之手段] 　　[0004] 在本發明之第1形態中係提供包含半導體晶片之半導體封裝，其中，具備封裝主體，和在封裝主體之底面露出之複數的電極，和自封裝主體的底面，從複數的電極突出之突起部的半導體封裝。突起部係複數之電極之中，在與配列間隔最窄之2個電極的第1方向不同之第2方向中，呈未與該2個電極重疊地加以配置。　　[0005] 半導體封裝係具備複數之突起部即可。複數之突起部係在第2方向中，呈未與2個電極重疊地加以配置。　　[0006] 複數的電極係具有：在第2方向中與突起部重疊之第1電極，和露出面積則較第1電極為小，而在第2方向中未與突起部重疊之第2電極。　　[0007] 突起部係具有：配置於封裝主體之底面的角之第1突起部，和配置於第1電極與第2電極之間的第2突起部即可。　　[0008] 半導體封裝係具備配列於第1方向之複數的第2電極即可。在第2突起部的第1方向之寬度則與在複數之第2電極的第1方向之間隔同一即可。　　[0009] 在第2突起部之第1方向的寬度則較在第1突起部之第1方向的寬度為大即可。　　[0010] 在第2突起部之第2方向的寬度則較在第2突起部之第1方向的寬度為大即可。　　[0011] 在第2方向之第1電極與第2突起部之間的距離L1係較在第2方向之第2電極與第2突起部之間的距離L2為小即可。　　[0012] 在第2方向之第1電極與第2突起部之間的距離L1係較在第2方向之第2電極與第2突起部之間的距離L2為大即可。　　[0013] 突起部的前端則具有圓潤即可。　　[0014] 突起部的平面形狀則具有圓潤即可。　　[0015] 在本發明之第2形態中，提供具備安裝有半導體封裝之安裝基板，和設置於安裝基板與半導體封裝之間的焊錫之半導體裝置。　　[0016] 在本發明之第3形態中，提供具備：準備備有封裝主體，和在封裝主體的底面中所露出之複數的電極，和複數之電極之中，在與配列間隔最窄之2個電極的第1方向不同之第2方向中，呈未與該2個電極重疊地加以配置，從複數之電極突出之突起部的半導體封裝之階段，與暫時固定半導體封裝和安裝基板之階段，與流動焊錫於半導體封裝和安裝基板間的階段之半導體裝置的製造方法。　　[0017] 在流動焊錫之階段中，半導體封裝則移動於第2方向即可。　　[0018] 然而，上述之發明的概要係並非列舉本發明之特徵的所有者。另外，此等特徵群之次組合亦另外可以成為發明。

[0020] 以下，通過發明之實施形態而說明本發明，但以下的實施形態係並非限定有關申請專利範圍之發明者。另外，在實施形態之中所說明之特徵的組合所有則對於發明之解決手段，未限定為必須。　　[0021] [實施例1] 　　圖1係為了說明有關實施例1之半導體裝置100的圖。半導體裝置100係具備半導體封裝10及安裝基板20。圖1係顯示為了將半導體封裝10與安裝基板20附上焊錫之流動工程。　　[0022] 半導體封裝10係含有MOSFET或IGBT等之半導體晶片，再以樹脂等而加以封裝化。在一例中，半導體封裝10係無鉛形式之表面安裝封裝。半導體封裝10係具備：封裝主體15，和第1電極31，和第2電極32，和突起部40。半導體封裝10係各複數具備第1電極31及第2電極32亦可。另外，封裝主體15係於底面具有突起部40。封裝主體15的底面係指：加以安裝封裝主體15於安裝基板20側的面。在本說明書中，將Z軸方向的負側作為封裝主體15之底面側。　　[0023] 安裝基板20係為了安裝半導體封裝10之基板。對於安裝基板20係以接著劑50而加以暫時固定半導體封裝10之後，以焊錫60而安裝半導體封裝10。例如，第1電極31及第2電極32係呈對向於安裝基板20之欲先訂定的位置地加以暫時固定，再以焊錫60而加以連接於安裝基板20。　　[0024] 第1電極31係露出於封裝主體15之底面而加以設置。第1電極31係自半導體封裝10之底面而突出亦可。第1電極31係加以形成於半導體封裝10之Y軸方向的正側之端部。本例之第1電極31係加以設置1個於半導體封裝10。例如，第1電極31係汲極電極。　　[0025] 第2電極32係露出於封裝主體15之底面而加以設置。第2電極32係自半導體封裝10之底面而突出亦可。第2電極32係加以形成於半導體封裝10之Y軸方向的負側之端部。本例之第2電極32係加以複數設置於半導體封裝10。例如，第2電極32係閘極電極及源極電極。　　[0026] 突起部40係加以設置於封裝主體15之底面。突起部40係自封裝主體15之底面，較第1電極31及第2電極32突出而加以設置。突起部40係確保半導體封裝10與安裝基板20之間的空隙。經由此，對於半導體封裝10與安裝基板20之間係成為容易流入焊錫60。半導體封裝10係具有複數之突起部40者為佳。複數之突起部40係呈確保均一的空隙於半導體封裝10與安裝基板20之間地加以配置。然而，突起部40係由和半導體封裝10之樹脂同一的材料而加以形成即可。　　[0027] 焊錫60係在流動工程中，在熔融於半導體封裝10與安裝基板20之間的狀態而流入。例如，經由半導體裝置100則移動於焊錫60之噴流的方向之時，焊錫60則流入於半導體封裝10與安裝基板20之間。本例的半導體裝置100係移動至Y軸方向。即，半導體裝置100之流動方向係成為Y軸方向。焊錫60係於半導體封裝10與安裝基板20之間，加以設置為與突起部40之厚度相同厚度。焊錫60係經由流動工程而選擇性地潤濕擴散於第1電極31與第2電極32。經由此，第1電極31與第2電極32係與加以設置於安裝基板20之電路加以連接。然而，半導體裝置100係自Y軸方向的正側至負側而移動亦可，而亦可自Y軸方向的負側至正側而移動。　　[0028] 圖2係有關實施例1之半導體裝置100之剖面圖的一例。同圖係在自Y軸方向的正側而視的點，與圖1不同。即，同圖係自半導體裝置100之流動方向而視之剖面圖。第1電極31係加以設置於半導體封裝10之中央。　　[0029] 突起部40係在流動方向中，呈未與第1電極31重疊地加以設置。在流動方向中未重疊係指各構件則在X軸方向中，加以設置於不同位置情況。在流動方向中，第1電極31與突起部40重疊之情況，成為於半導體封裝10與安裝基板20之間，而有焊錫60未順利流入之情況。　　[0030] 另外，突起部40係在流動方向中，呈同時未與第2電極32重疊地加以配置者為佳。經由此，焊錫60則未由突起部40而阻礙，而成為容易流入至半導體封裝10與安裝基板20之間。　　[0031] 如以上，半導體裝置100係經由設置突起部40於半導體封裝10與安裝基板20之間之時，確保半導體封裝10與安裝基板20之間的間隙。另外，突起部40則在流動方向中，第1電極31及第2電極32未重疊之情況，焊錫60則成為更容易潤濕擴散於第1電極31及第2電極32。如此，半導體裝置100係降低附上焊錫不良率，而可抑制成本。另外，經由減少接著劑50之固定的位置之時，成本則降低。　　[0032] [實施例2] 　　圖3係顯示有關實施例2之半導體封裝10的構成之一例。本例之半導體封裝10係具備：第1電極31，和第2電極32，和第1突起部41。　　[0033] 第1電極31係加以設置於半導體封裝10之Y軸方向的正側。第1電極31係露出於封裝主體15之底面而露出。第1電極31之露出面積係較各第2電極32a～第2電極32d之露出面積為大。本例之第1電極31係具有矩形的平面形狀，但並不限定於此。　　[0034] 第2電極32係較第1電極31加以設置於半導體封裝10之Y軸方向的負側。本例之第2電極32係具有4個第2電極32a～32d。4個第2電極32a～32d係在半導體封裝10之端部中，加以配列於X軸方向。本例的第2電極32a～32d係加以等間隔地加以配列，但以相互不同間隔而加以配列亦可。電極彼此之間隔係第2電極32彼此之間隔則成為最窄地加以配置。即，第2電極32彼此之間隔則較第1電極31與第2電極32之間隔為小。本例之第2電極32係具有矩形的平面形狀，但並不限定於此。　　[0035] 第1突起部41係具有4個第1突起部41a～41d。第1突起部41係突起部40之一例。第1突起部41a～41d係在封裝主體15的底面中，加以配置為四角形狀。本例的第1突起部41a～41d係在流動方向中，均未與第1電極31及第2電極32a～32d重疊地加以設置。本例的第1突起部41a～41d係於流動方向具有長度。經由此，自第1突起部41a～41d對於焊錫60之流動帶來的影響為少。但第1突起部41a～41d係如未與第1電極31及第2電極32a～32d重疊時，亦可於X軸方向具有長度。　　[0036] 在此，第1突起部41係第1電極31及第2電極32a～32d之複數的電極之中，將配列有間隔最窄之2個電極之方向，作為第1方向(即，X軸方向)。並且，將與第1方向不同之第2方向(即，Y軸方向)作為流動方向。如此，將與配列有間隔最窄之2個電極之方向不同的方向，作為流動方向者為佳。並且，突起部40係至少呈未與該2個電極重疊地加以配置者為佳。複數之第1突起部41係在流動方向中，呈未與該2個電極重疊地加以配置者為佳。在本例中，第1方向與第2方向則作為正交，但並不限定於此。　　[0037] [實施例3] 　　圖4係顯示有關實施例3之半導體封裝10的構成之一例。本例之半導體封裝10係具備：第1電極31，和第2電極32，和第1突起部41，和第2突起部42。本例的半導體封裝10係第1突起部41之個數則與有關實施例2之半導體封裝10不同。另外，本例的半導體封裝10係在具備第2突起部42的點，與有關實施例2之半導體封裝10不同。在本例中，對於與有關實施例2之半導體封裝10不同點，特別加以說明。　　[0038] 第1電極31係在流動方向中，與突起部重疊即可。在本例的第1電極31係在流動方向中，與第2突起部42a～42c重疊。但第1電極31之至少一部分係在流動方向中，均未與任何突起部重疊者為佳。經由此，對於第1電極31之焊錫60的繞入則成為容易。　　[0039] 第2電極32係具有4個第2電極32a～32d。第2電極32a～32d係露出面積則較第1電極31為小。本例之第2電極32a～32d係在流動方向中，均未與任何突起部重疊。即，第2電極32a～32d係未與第1突起部41a，41b及第2突起部42a～42c重疊。　　[0040] 第1突起部41係未與第1電極31及第2電極32在流動方向中重疊之突起部的一例。第1突起部41係包含2個第1突起部41a及第1突起部41b。第1突起部41a，41b係加以配置於半導體封裝10的角。本例之第1突起部41a，41b係加以設置於半導體封裝10之Y軸方向的正側之端部。由將第1突起部41加以設置於半導體封裝10的角者，成為容易確保半導體封裝10與安裝基板20之間的空隙。　　[0041] 第2突起部42係與第1電極31在流動方向中重疊，而未與第2電極32在流動方向重疊之突起部的一例。第2突起部42係具有3個第2突起部42a～42c。第2突起部42係突起部40之一例。第2突起部42a～42c係在流動方向中，加以配置於第1電極31與第2電極32a～32d之間。本例的第2突起部42a～42c係於X軸方向具有同一之寬度。例如，第2突起部42a～42c之X軸方向的寬度係與在第2電極32a～32d之X軸方向的間隔同一即可。經由此，第2突起部42a～42c係確保對於第2電極32之焊錫60的繞入同時，可均一地確保半導體封裝10與安裝基板20之間的空隙。另外，第2突起部42a～42c係在流動方向中，與間隔最窄之2個電極(第2電極32a～32d)之間重疊。經由此，焊錫60則浸入於間隔最窄之2個電極32之間，而可防止未意圖而加以形成導電路徑者。　　[0042] [實施例4] 　　圖5係顯示有關實施例4之半導體封裝10的構成之一例。本例之半導體封裝10係具備：第1電極31，和4個第2電極32a～32d，和2個第1突起部41a，41b，和1個第2突起部42。本例的半導體封裝10係在具備1個第2突起部42的點，與有關實施例3之半導體封裝10不同。在本例中，對於與有關實施例3之半導體封裝10不同點，特別加以說明。　　[0043] 第2突起部42係加以設置1個於第1電極31與第2電極32之間。本例之第2突起部42係在流動方向中，呈未與第2電極32重疊地加以配置。第2突起部42係於X軸方向具有長度。另一方面，第1突起部41係於Y軸方向具有長度。例如，在第2突起部42之X軸方向的寬度係較在第1突起部41之X軸方向的寬度為大。如此，即使第2突起部42則於X軸方向具有長度之情況，因未與第2電極32在流動方向重疊之故，對於焊錫60之繞入帶來的影響為小。　　[0044] 距離L1係在Y軸方向之第1電極31與第2突起部42之間的距離。距離L2係在Y軸方向之第2電極32與第2突起部42之間的距離。距離L1係較距離L2為小即可。經由距離L1則較距離L2為小之時，可改善焊錫60對於第2電極32側之繞入。另外，焊錫60則浸入於間隔最窄之2個電極32之間，而可防止未意圖而加以形成導電路徑者。　　[0045] 另外，距離L1係較距離L2為大即可。經由將距離L1作為較距離L2為大之時，對於自Y軸方向的正側朝向於負側而流動有焊錫60之情況，可改善焊錫60對於第1電極31側之繞入。又，距離L1較距離L2為大之時，第1突起部41a、41b與第2突起部42之距離變大之故，經由突起部之半導體封裝10之支持則會安定。　　[0046] 然而，距離L1及距離L2之關係係從距離L1側，L2側之焊錫60的繞入，和半導體封裝10之支持的安定性觀點而加以適宜調整。例如，距離L1係與距離L2同一之距離即可。　　[0047] 第1突起部41之高度H係指自第2電極32之底面至第1突起部41之前端為止之長度。第1突起部41係至少較第2電極32之底面突出於Z軸方向之負側。第1突起部41係於半導體封裝10與安裝基板20之間，具有焊錫60所繞入程度之高度H。例如，第1突起部41之高度H係5μm以上即可，而為10μm以上者為佳。但，第1突起部41之高度H過高時，必要之焊錫60的量則變多。　　[0048] [實施例5] 　　圖6係顯示有關實施例5之半導體封裝10的構成之一例。本例之半導體封裝10係具備：第1電極31，和4個第2電極32a～32d，和2個第1突起部41a，41b，和第2突起部42。本例的半導體封裝10係第2突起部42之配置則與有關實施例4之半導體封裝10不同。在本例中，對於與實施例4不同點，特別加以說明。　　[0049] 第2突起部42係於流動方向具有長度。即，在第2突起部42之Y軸方向的寬度係較在第2突起部42之X軸方向的寬度為大。本例之第2突起部42係因於流動方向具有長度之故，未有阻礙焊錫60之流動，而半導體封裝10與安裝基板20之支持面積則變大。經由此，半導體裝置100係可確保半導體封裝10與安裝基板20之間的空隙。　　[0050] [實施例6] 　　圖7係顯示有關實施例6之半導體封裝10的構成之一例。本例之半導體封裝10係具備：第1電極31，和4個第2電極32a～32d，和4個第1突起部41a～41d。本例的半導體封裝10係第2突起部42之配置及形狀則與有關實施例2之半導體封裝10不同。在本例中，對於與有關實施例2之半導體封裝10不同點，特別加以說明。　　[0051] 第1突起部41a～41d係加以設置於封裝主體15的底面之四角。本例之第1突起部41a～41d係加以設置於第1電極31之外側。本例的第1突起部41a～41d係前端具有圓潤。經由此，第1突起部41即使接觸於安裝基板20等，第1突起部41之前端則不易產生缺陷。另外，本例的第1突起部41a～41d之平面形狀則具有圓潤。本例的第1突起部41a～41d係具有圓形之平面形狀，但一部分如具有圓潤之構造即可。然而，具有將前端或平面形狀作為倒角之構造者亦可。經由此，改善在第1突起部41周邊，焊錫60之繞入。　　[0052] 如以上，在複數的實施例中，顯示過半導體封裝10之構成的一例，但各構成係亦可與其他實施例作組合而使用。例如，將第1突起部41之前端或平面形狀作為圓潤之實施例6的構成，係亦可適用於有關其他實施例之突起部40。　　[0053] 圖8係顯示半導體裝置100之製造方法的一例的流程圖。本例的半導體裝置100係使用步驟S100～步驟S104而加以形成。　　[0054] 在步驟S100中，準備半導體封裝10。半導體封裝10係具備：第1電極31及第2電極32，和該複數之電極之中，在與配列間隔最窄之2個電極之第1方向不同之第2方向中，呈未與該2個電極重疊地加以配置，從複數電極突出之突起部40。　　[0055] 在步驟S102中，暫時固定半導體封裝10與安裝基板20。例如，半導體封裝10與安裝基板20係經由接著劑50而加以暫時固定。半導體封裝10與安裝基板20係在接觸於焊錫60之噴流時，固定為對於安裝基板20而言之半導體封裝10的位置未偏移程度。設置接著劑50之位置及個數係為任意，但呈未抑制焊錫60之流入地加以設置。在一例中，接著劑50係加以設置於自突起部40遠離之位置者為佳。　　[0056] 在步驟S104中，於半導體封裝10與安裝基板20之間，流動熔融之焊錫60。半導體封裝10及安裝基板20係在流動焊錫60之階段，移動至流動方向。並且，焊錫60係加以流動至半導體封裝10與安裝基板20之間。經由此，成為容易供給焊錫60至複數的電極。　　[0057] 圖9係為了說明有關比較例1之半導體裝置500的圖。半導體裝置500係具備半導體封裝510及安裝基板520。半導體封裝510係具有封裝主體515及電極530。半導體封裝510及安裝基板520係以接著劑550而加以暫時固定。　　[0058] 半導體封裝510係因未具有突起部之故，有著半導體封裝510與安裝基板520傾斜而暫時固定之情況。此情況，半導體封裝510與安裝基板520之間的空隙則成為不均一。因而，焊錫560則成為不易流入至半導體封裝510與安裝基板520之間，而焊錫560則未順利傳遞至電極530，有著成為安裝不良的情況。　　[0059] 以上，使用實施形態而說明過本發明，但本發明之技術性範圍係未加以限定於記載於上述實施形態的範圍。對於該業者可明確對於上述實施形態，加上多樣的變更或改良者。加上如此之變更或改良的形態亦可包含於本發明之技術性範圍者則自申請專利範圍之記載明確了解。　　[0060] 在申請專利範圍，說明書，及圖面中所示之裝置，系統，程式，及方法的動作，順序，步驟，及階段等之各處理的實施順序係未特別明示「於之前」、「先行」等，另外，對於只要在之後的處理而採用之前的處理之輸出，而可以任意的順序實現之情況，必須注意。有關申請專利範圍，說明書，及圖面中之動作流程，即使作為方便上使用「首先、」、「接著、」等而說明，並非意味必須以此順序而實施者。

[0061]

10‧‧‧半導體封裝

15‧‧‧封裝主體

20‧‧‧安裝基板

31‧‧‧第1電極

32‧‧‧第2電極

40‧‧‧突起部

41‧‧‧第1突起部

42‧‧‧第2突起部

50‧‧‧接著劑

60‧‧‧焊錫

100‧‧‧半導體裝置

500‧‧‧半導體裝置

510‧‧‧半導體封裝

515‧‧‧封裝主體

520‧‧‧安裝基板

530‧‧‧電極

550‧‧‧接著劑

560‧‧‧焊錫

[0019] 　　圖1係為了說明有關實施例1之半導體裝置100的圖。　　圖2係有關實施例1之半導體裝置100之剖面圖的一例。　　圖3係顯示有關實施例2之半導體封裝10的構成之一例。　　圖4係顯示有關實施例3之半導體封裝10的構成之一例。　　圖5係顯示有關實施例4之半導體封裝10的構成之一例。　　圖6係顯示有關實施例5之半導體封裝10的構成之一例。　　圖7係顯示有關實施例6之半導體封裝10的構成之一例。　　圖8係顯示半導體裝置100之製造方法的一例的流程圖。　　圖9係為了說明有關比較例1之半導體裝置500的圖。

Claims

一種半導體封裝，係含有半導體晶片之半導體封裝，其特徵為具備：　　封裝主體，　　和在前述封裝主體之底面露出之複數的電極，　　和自前述封裝主體的底面，從前述複數的電極突出之突起部；　　前述突起部係前述複數之電極之中，在與配列間隔最窄之2個電極的第1方向不同之第2方向中，呈未與該2個電極重疊地加以配置。
如申請專利範圍第1項記載之半導體封裝，其中，具備複數之前述突起部；　　複數之前述突起部係在前述第2方向中，呈未與前述2個電極重疊地加以配置。
如申請專利範圍第1項或第2項記載之半導體封裝，其中，前述複數之電極係具有：　　在前述第2方向中與前述突起部重疊之第1電極，　　和露出面積則較前述第1電極為小，在前述第2方向中，未與前述突起部重疊之第2電極。
如申請專利範圍第3項記載之半導體封裝，其中，前述突起部係具有：　　配置於前述封裝主體之底面的角之第1突起部，　　和配置於前述第1電極與前述第2電極之間的第2突起部者。
如申請專利範圍第4項記載之半導體封裝，其中，具備配列於前述第1方向之複數的前述第2電極：　　在前述第2突起部的前述第1方向之寬度則與在複數之前述第2電極之前述第1方向的間隔為同一。
如申請專利範圍第4項或第5項記載之半導體封裝，其中，在前述第2突起部的前述第1方向之寬度則較在前述第1突起部之前述第1方向的寬度為大者。
如申請專利範圍第4項至第6項任一項記載之半導體封裝，其中，在前述第2突起部的前述第2方向之寬度係則較在前述第2突起部之前述第1方向的寬度為大者。
如申請專利範圍第4項至第7項任一項記載之半導體封裝，其中，在前述第2方向之前述第1電極與前述第2突起部之間的距離L1係較在前述第2方向之前述第2電極與前述第2突起部之間的距離L2為小者。
如申請專利範圍第4項至第7項任一項記載之半導體封裝，其中，在前述第2方向之前述第1電極與前述第2突起部之間的距離L1係較在前述第2方向之前述第2電極與前述第2突起部之間的距離L2為大者。
如申請專利範圍第1項至第9項任一項記載之半導體封裝，其中，前述突起部的前端則具有圓角者。
如申請專利範圍第1項至第10項任一項記載之半導體封裝，其中，前述突起部的平面形狀則具有圓角者。
一種半導體裝置，其特徵為具備：如申請專利範圍第1項至第11項任一項記載之半導體封裝，　　和安裝有前述半導體封裝之安裝基板，　　和設置於前述安裝基板與前述半導體封裝之間的焊錫者。
一種半導體裝置之製造方法，其特徵為具備：準備備有封裝主體，和在前述封裝主體的底面中所露出之複數的電極，和前述複數之電極之中，在與配列間隔最窄之2個電極的第1方向不同之第2方向中，呈未與該2個電極重疊地加以配置，從前述複數之電極突出之突起部的半導體封裝之階段，　　與暫時固定前述半導體封裝和安裝基板之階段，　　與使焊錫流動於前述半導體封裝和前述安裝基板間的階段者。
如申請專利範圍第13項記載之半導體裝置之製造方法，其中，在使前述焊錫流動之階段中，前述半導體封裝則向前述第2方向移動者。