TW201903920A - 半導體裝置的形成方法 - Google Patents
半導體裝置的形成方法 Download PDFInfo
- Publication number
- TW201903920A TW201903920A TW106142710A TW106142710A TW201903920A TW 201903920 A TW201903920 A TW 201903920A TW 106142710 A TW106142710 A TW 106142710A TW 106142710 A TW106142710 A TW 106142710A TW 201903920 A TW201903920 A TW 201903920A
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- cleaning
- wafer
- opening
- conductive member
- Prior art date
Links
Classifications
-
- H10W20/071—
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B08—CLEANING
- B08B—CLEANING IN GENERAL; PREVENTION OF FOULING IN GENERAL
- B08B3/00—Cleaning by methods involving the use or presence of liquid or steam
- B08B3/02—Cleaning by the force of jets or sprays
- B08B3/024—Cleaning by means of spray elements moving over the surface to be cleaned
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B08—CLEANING
- B08B—CLEANING IN GENERAL; PREVENTION OF FOULING IN GENERAL
- B08B3/00—Cleaning by methods involving the use or presence of liquid or steam
- B08B3/04—Cleaning involving contact with liquid
- B08B3/08—Cleaning involving contact with liquid the liquid having chemical or dissolving effect
-
- H10P70/15—
-
- H10P70/20—
-
- H10P70/234—
-
- H10W20/037—
-
- H10W20/056—
-
- H10W20/081—
-
- H10W20/42—
-
- H10W20/435—
-
- H10P50/283—
-
- H10P50/73—
-
- H10P70/80—
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Geometry (AREA)
Abstract
半導體裝置的形成方法包含在第一介電層內形成導電部件,在第一介電層上形成一或更多介電層,以及在一或更多介電層中形成導孔開口,且導孔開口的底部露出導電部件。此方法更包含使用化學混合物清潔導孔開口,以及在清潔導孔開口之後,使用摻雜鹼離子的水清洗導孔開口。
Description
本發明實施例有關於半導體製造技術,特別有關於半導體裝置的形成方法。
由於各種電子元件(例如:電晶體、二極體、電阻器、電容器等)的積體密度(integration density)不斷的提升,半導體產業已經歷快速成長。在大多數情況下,積體密度的提升來自於最小部件(feature)尺寸不斷縮減,其使得更多的元件能被整合至指定的面積內。
在半導體製造中,在用於半導體裝置的後段(Back-End-Of-Line,BEOL)製程中,形成導孔(via)作為互連結構的一部分,以連接在半導體裝置的不同層(例如金屬間介電層)中形成的各種導電部件(例如導電線)。導孔的形成可藉由蝕刻介電層先形成導孔開口(via opening),清潔導孔開口,然後用導電材料填充導孔開口,導電材料例如銅、鎢或其它合適的導電材料。然而,導孔的製造仍有需要解決的問題。
根據一些實施例,半導體裝置的形成方法包含在第一介電層中形成導電部件,在第一介電層上形成一或更多介電層,以及在一或更多介電層中形成導孔開口,導孔開口的底 部露出導電部件。此方法更包含使用化學物質混合物清潔導孔開口,以及在清潔導孔開口之後,使用摻雜鹼離子的水清洗導孔開口。
根據另一些實施例,半導體裝置的形成方法包含形成第一介電層,在第一介電層中形成導電部件,以及在第一介電層上形成第二介電層。此方法亦包含在第二介電層中形成開口,開口露出導電部件,以及清潔開口。此方法更包含停止清潔開口,以及在停止清潔開口之後,使用具有一或更多摻雜物的水清洗開口,具有一或更多摻雜物的水具有大於約8的pH值。
根據又一些實施例,半導體裝置的形成方法包含接收摻雜鹼離子的水,以及將摻雜鹼離子的水施用於包含導孔開口的半導體裝置,其中導孔開口在基底上的一或更多介電層中形成,其中導孔開口暴露出在一或更多介電層下方的第二介電層中的導電部件,以及從半導體裝置移除摻雜鹼離子的水。
100‧‧‧半導體裝置
101‧‧‧基底
103‧‧‧電性裝置
105‧‧‧第一介電層
107‧‧‧導電部件
107U‧‧‧上表面
109‧‧‧蓋層
110‧‧‧金屬化部件
111‧‧‧第一蝕刻停止層
113‧‧‧第二蝕刻停止層
115‧‧‧第二介電層
117‧‧‧導孔開口
121‧‧‧阻障層
123‧‧‧晶種層
125‧‧‧導電材料
127‧‧‧接觸插塞
201‧‧‧晶圓
203、207、211‧‧‧射出口
204、208、221‧‧‧方向
205、209‧‧‧支架
213‧‧‧第一射出口
215‧‧‧第二射出口
217‧‧‧第三射出口
219‧‧‧乾燥頭
1000‧‧‧流程圖
1010、1020、1030、1040、1050‧‧‧步驟
為了讓本發明實施例的各個觀點及優點能更明顯易懂,以下配合所附圖式作詳細說明。
第1圖為根據一些實施例繪示在製造階段的半導體裝置的剖面圖。
第2至4圖為根據一些實施例分別繪示晶圓的清潔、清洗和乾燥的示意圖,晶圓包含第1圖所繪示的半導體裝置。
第5至8圖為根據一些實施例繪示第1圖所繪示的半導體裝置在各個製造階段的剖面圖。
第9圖為根據一些實施例之半導體裝置的形成方法之流程 圖。
以下內容提供了許多不同實施例或範例,用於實現本發明實施例的不同部件(feature)。以下描述各部件及其排列方式的具體範例以簡化本發明實施例。當然,這些僅僅是範例,而非意圖限制本發明實施例。例如,在以下描述中,在第二部件上方或其上形成第一部件,可以包含第一部件和第二部件以直接接觸的方式形成的實施例,並且也可以包含在第一部件和第二部件之間形成額外的部件,使得第一部件和第二部件可以不直接接觸的實施例。此外,本發明實施例可在各個範例中重複參考標號及/或字母。此重複是為了簡單和清楚的目的,其本身並非用於指定所討論的各個實施例及/或配置之間的關係。
再者,為了容易描述,在此可以使用例如“在...底下”、“在...下方”、“下”、“在...上方”、“上”等空間相關用語,以描述如圖所示的一個元件或部件與另一個(或另一些)元件或部件之間的關係。除了圖中所示的方位外,空間相關用語可涵蓋裝置在使用或操作中的不同方位。裝置可以採用其他方式定向(旋轉90度或在其他方位上),並且在此使用的空間相關描述可以同樣地作出相應的解釋。
本發明的實施例在形成半導體裝置的背景下進行討論,且特別是在清潔和清洗用於形成半導體裝置的導孔之導孔開口的背景下進行討論。然而,本發明所屬技術領域中具有通常知識者可輕易地理解的是,本發明實施例所揭露的方法可 用於其它應用中,或用於形成其它結構,例如在除了導孔之外的導電結構的形成中,於清潔製程和/或清洗製程期間,用於減少銅凹陷。
請參閱第1圖,第1圖繪示在製造階段的半導體裝置100。如第1圖所示,半導體裝置100包含具有電性裝置103的基底101、在基底101上的第一介電層105、在第一介電層105內的導電部件107、在導電部件107上的蓋層109、第一蝕刻停止層(etch stop layer)111、第二蝕刻停止層113、第二介電層115和導孔開口117。
在一些實施例中,基底101包含結晶矽基底(例如晶圓),儘管也可使用其它合適的元素半導體,例如合適的化合物半導體(例如砷化鎵、碳化矽、砷化銦、磷化銦或類似化合物)或合適的合金半導體(例如碳化鍺矽(silicon germanium carbide)、磷化砷鎵(gallium arsenic phosphide)或磷化銦鎵(gallium indium phosphide)),或類似半導體。再者,基底101可包含磊晶層(epitaxial layer,epi-layer);基底101可受到應變/應力以增強效能;和/或基底101可包含絕緣體上的矽(silicon-on-insulator,SOI)結構。
再者,基底101可包含其它部件。舉例而言,基底101可根據設計包含各種摻雜區(例如P型基底或N型基底)。舉例而言,摻雜區可以採用P型摻雜物、N型摻雜物和/或前述之組合摻雜,其中P型摻雜物例如為硼或BF2,N型摻雜物例如為磷或砷。摻雜區可配置為用於N型半導體裝置,或者摻雜區可配置為用於P型半導體裝置。
電性裝置103(在第1圖中以標示103的方塊代表)可包含各種主動裝置,例如電晶體和類似裝置,以及被動裝置,例如電容器、電阻器、電感器和類似裝置,這些裝置可用於產生設計上想要的結構和功能部分。可使用任何合適的方法,在基底101內或上形成主動裝置和被動裝置。作為範例,電性裝置103可包含在半導體裝置100的前段(Front-End-Of-Line,FEOL)製程中形成的一或更多電晶體(未個別繪示)。雖然第1圖未繪示,可在電性裝置103上的層間介電層(interlayer dielectric layer,ILD)(未繪示)中形成接觸插塞(未繪示),且接觸插塞可電性耦接至例如電晶體的源極/汲極區和閘極。
可在基底101和電性裝置103上形成第一介電層105,其可稱為第一金屬化(metallization)層。在第一金屬化層中形成導電部件,例如導電線和導孔,以連接各種電性裝置103形成設計上的功能電路。第一介電層105可包含氧化矽、氮化矽、低介電常數介電質例如摻雜碳的氧化物、極低介電常數介電質例如多孔的摻雜碳的二氧化矽、前述之組合或類似材料,且可透過例如化學氣相沉積(chemical vapor deposition,CVD)、物理氣相沉積(physical vapor deposition,PVD)或任何其它合適的沉積法之製程形成第一介電層105。
在第一介電層105中形成導電部件107。導電部件107可為導電線,其使用導電材料,例如銅、鋁、鎢、金、前述組合或類似材料形成。在說明的實施例中,導電部件107可額外包含蓋層109形成於其上。因此,當形成蓋層109時,導電部件107和蓋層109可統稱為金屬化部件110。
在一些實施例中,導電部件107可由例如銅的材料形成,可使用例如鑲嵌(damascene)或雙鑲嵌(dual damascene)製程,藉此在第一介電層105內形成開口,以導電材料,例如銅填充及/或過度填充開口,且執行平坦化製程,例如化學機械平坦化(chemical mechanical planarization,CMP)製程,將導電材料埋入第一介電層105內。然而,可使用任何合適的材料和任何合適的製程形成導電部件107。
雖然未繪示於第1圖中,可在導電部件107和第一介電層105之間形成擴散阻障層(diffusion barrier layer)。擴散阻障層可包含氮化鈦,儘管也可使用其它材料,例如氮化鉭、鉭、鈦或類似材料。擴散阻擋層的形成可使用化學氣相沉積(CVD)製程,例如電漿增強化學氣相沉積(plasma-enhanced CVD,PECVD)。然而,也可替代地使用其它替代製程,例如濺鍍(sputtering)或金屬有機化學氣相沉積(metal organic chemical vapor deposition,MOCVD)、原子層沉積(atomic layer deposition,ALD)。
根據一些實施例,在導電部件107的露出表面上形成蓋層109。根據一些實施例,蓋層109從導電部件107的露出表面上延伸至擴散阻障層(未繪示)的露出表面上。蓋層109可為金屬化層,其包含鈷(Co)或以鈷為基礎的合金(例如CoWBP或CoWP)。使用蓋層109抑制銅的擴散和遷移。藉由無電解電鍍(electroless plating)製程或浸鍍(immersion plating)製程或化學氣相沉積製程,在導電部件107和/或擴散阻障層的露出表面上選擇性地形成蓋層109。藉由使用無電解電鍍或化學氣相沉積 製程,可準確地控制蓋層109的厚度。在一些實施例中,蓋層109具有約0.1μm至約10μm的厚度。蓋層109可為單層結構、雙層結構或三層結構。在一些實施例中,蓋層109的形成可提供良好的熱穩定性,且避免可能導致介電質破裂(dielectric crack)的銅擠出(copper extrusion)。在一些示範實施例中,導電部件107由銅形成,且蓋層109由鈷形成。
接著,在第一介電層105和金屬化部件110上形成第一蝕刻停止層111。第一蝕刻停止層111用於保護下方的結構,且對穿過例如第二蝕刻停止層113的後續蝕刻製程提供控制點。在一些實施例中,可使用電漿增強化學氣相沉積,以氮化矽形成第一蝕刻停止層111,儘管也可使用其它材料,例如氮化物、碳化物、硼化物、前述組合或類似材料,且也可替代地使用形成第一蝕刻停止層111的替代技術,例如低壓化學氣相沉積(low pressure CVD,LPCVD)、物理化學氣相沉積或類似技術。第一蝕刻停止層111可具有在約10埃(angstrom)和約500埃之間的厚度,例如約200埃。
一旦已經形成第一蝕刻停止層111覆蓋金屬化部件110,在第一蝕刻停止層111上形成第二蝕刻停止層113。在一些實施例中,第二蝕刻停止層113由例如氧化鋁的材料形成,儘管也可使用任何合適的材料,例如氮化鋁。可使用沉積製程,例如化學氣相沉積、物理氣相沉積、原子層沉積或類似沉積,形成第二蝕刻停止層113的材料,且可沉積至厚度為約10埃和約200埃之間,例如約40埃。然而,任何合適的形成製程和厚度皆可使用。
一旦已經形成第二蝕刻停止層113,可在第二蝕刻停止層113上形成第二介電層115。第二介電層115可包含氧化矽、氮化矽、低介電常數介電質例如摻雜碳的氧化物、極低介電常數介電質例如多孔的摻雜碳的二氧化矽、前述之組合或類似材料,且可透過例如化學氣相沉積、物理氣相沉積或任何其它合適的沉積法之製程形成第二介電層115。在一些示範實施例中,第一介電層105和第二介電層115中的每一個包含低介電常數介電材料。
接著,形成導孔開口(via opening)117。導孔開口可藉由一或更多合適的蝕刻製程形成導孔開口117,例如一或更多異向性蝕刻製程。異向性蝕刻製程可為乾式蝕刻製程,例如電漿蝕刻(plasma etch)製程。可在第二介電層115上形成遮罩層(未繪示),例如光阻層,且使用例如光微影和蝕刻製程,將遮罩層圖案化。圖案化的遮罩層可接著用於前述一或更多蝕刻製程(例如異向性蝕刻製程)中,以形成導孔開口117。如第1圖所繪示,形成導孔開口117延伸穿過第二介電層115、第二蝕刻停止層113、第一蝕刻停止層111和蓋層109,以露出導電部件107。導孔開口在第1圖中繪示導孔開口117的側壁為傾斜於導電部件107的上表面107U,然而,在另一些實施例中,導孔開口117的側壁可垂直於導電部件107的上表面107U。在形成導孔開口117之後,可使用合適的移除製程,例如灰化(ashing),移除圖案化的遮罩層。
第2至4圖分別繪示根據本發明的一些實施例之晶圓201的清潔、清洗和乾燥。如本發明所屬技術領域中具有通 常知識者可輕易理解的,晶圓201可包含數十、數百或更多第1圖所示的半導體裝置100,且之後可被分離以形成多個個別的半導體裝置100。
參閱第2圖,在執行後續製程,例如阻障層121(見第5圖)和晶種層123(見第6圖)的沉積之前,藉由導孔開口清潔製程,清潔晶圓201的每一個半導體裝置100的導孔開口117(見第1圖)。清潔導孔開口117將導孔開口117中的汙染物和/或殘留物移除,這些汙染物和/或殘留物是由先前的製程步驟產生。藉由從導孔開口117移除汙染物和/或殘留物,導孔開口清潔製程幫助改善後續在導孔開口117中形成的阻障層121和晶種層123的品質,因此改善形成的半導體裝置的品質和可靠度。
導孔開口清潔製程使用清潔流體。如第2圖所示,清潔流體噴灑至晶圓201上,以清潔導孔開口117。在一些實施例中,透過設置在晶圓201上的射出口(port)203,將清潔流體噴灑至晶圓201上。射出口203可附接至支架(arm)205,支架205受控制器(未繪示)控制,以沿著方向204移動跨越晶圓201的表面,例如從晶圓201的中心移動至晶圓201的邊緣,以涵蓋晶圓201的全部區域。晶圓201可在導孔開口清潔製程期間旋轉。
在一些實施例中,清潔流體為化學物質混合物,其包含溶劑和清潔化學物質。在一些實施例中,溶劑可為去離子(de-ionized)水、聚乙二醇(poly ethylene glycol)、丁基二甘醇(butyl diethylene glycol)、己基二甘醇(hexyl diethylene glycol)、4-甲基嗎啡啉(4-methylmorpholine)、4-甲基嗎啡啉N-氧化物(4-methylmorpholine N-oxide)、二甲基亞碸 (dimethylsulfoxide)或前述之混合。作為範例,清潔化學物質可為氫氧化物(hydroxide)、氟化物(fluoride)、過氧化氫(hydrogen peroxide)或前述之混合。在一些實施例中,將抑制劑,例如銅抑制劑,加入化學物質混合物中,以保護導電部件107免於受到導孔開口清潔製程的影響。在一些實施例中,抑制劑(例如銅抑制劑)降低導電部件107的蝕刻速率或腐蝕速率。
根據一些實施例,在導孔開口清潔製程期間,化學物質混合物的流速可在約700標準公升每分鐘(standard liters per minute,SLPM)和約2800SLPM之間,例如1800SLPM。在導孔開口清潔製程期間,晶圓201的轉速可在約30圈每分鐘(round per minute,RPM)和約1000RPM之間,例如300RPM作為範例。執行導孔開口清潔製程的持續時間可在約30秒和約300秒之間,例如180秒。在一些實施例中,在約20℃和約80℃之間的溫度下,例如60℃,執行導孔開口清潔製程。然而,任何合適的溫度皆可使用。
接著,如第3圖所示,停止導孔開口清潔製程,並且接著對晶圓201執行清洗製程。在一些實施例中,在導孔開口清潔製程之後,使用清洗流體執行清洗製程,將晶圓201上的殘留物和/或粒子清洗掉。如第3圖所示,透過射出口207和/或射出口211,將清洗流體噴灑至晶圓201上。射出口207和射出口211可附接至支架209,支架209受控制器(未繪示)控制,以沿著方向208移動跨越晶圓201的表面,例如從晶圓201的中心移動至晶圓201的邊緣。在第3圖的說明範例中,除了射出口207以外,射出口211代表另一清洗射出口,其中射出口211將氮(例 如N2)注入射出口清洗流體中(例如從射出口207注入),以縮小清洗流體的液滴尺寸,並且增加清洗流體的流速,以增加清潔效率。在一些實施例中,N2的流速在約5SLPM和約100SLPM之間,例如50SLPM。在說明的實施例中,晶圓201在清洗製程期間旋轉。
在一些實施例中,清洗流體包含溶劑,其已被摻雜成鹼性。在一些特定實施例中,溶劑為流體,例如去離子水(de-ionized water,DIW)。然而,任何其它合適的流體也可作為溶劑,例如有CO2溶解的去離子水(例如DIW-CO2)、有O2溶解的去離子水(例如DIW-O2)或前述組合。
然而,使用去離子水本身(例如未摻雜成鹼性的去離子水)進行清洗可能會導致導電部件107損失材料。作為範例,考慮導電部件107包含銅且蓋層109包含鈷的實施例。在使用去離子水本身作為清洗流體的清洗製程之後,導電部件107的上表面107U中被導孔開口117露出的部分可能會凹陷至低於上表面107U中被蓋層109覆蓋的其它部分。此外,被導孔開口117露出的部分蓋層109和部分導電部件107可能會沿著金屬化部件110的橫向方向凹陷。此現象在下文的討論中被稱為銅凹陷(copper recess)。雖然在術語「銅凹陷」中使用銅,但術語「銅凹陷」意圖涵蓋類似現象,在此使用銅以外的材料用於導電部件107,且此材料因為使用去離子水本身作為清洗流體的清洗製程,而產生凹陷的類似現象。
銅氧化物(當銅與周圍的氧反應,其自然發生在上表面107U)與去離子水之間的化學反應造成銅凹陷,由於周圍 的CO2和/或O2溶解於去離子水中,去離子水偏酸性(例如具有pH值小於7)。銅凹陷的另一機制可能為導孔誘導的金屬腐蝕(via induced metal corrosion,VIMC)。不限於特定的操作理論,相信當導電部件107具有靜電荷(例如靜電壓)時,例如起因於晶圓201的旋轉和與去離子水的摩擦,在導電部件107表面的金屬(例如銅)可與水反應,且轉變成金屬離子(例如銅離子),並且離開導電部件107,因此導致導電部件107的腐蝕。
藉由使用鹼離子水(或摻雜鹼離子的水)作為清洗製程的清洗流體,本發明的一些實施例可減少或避免銅凹陷。可藉由將鹼離子摻雜至去離子水中,使得鹼離子水為鹼性而形成鹼離子水。去離子水的摻雜可透過將一或更多化學物質(也可稱為摻雜物)加至去離子水中達成,在加至去離子水中後,化學物質在去離子水中解離且在去離子水中提供鹼離子。在示範實施例中,將氫氧化銨(例如NH4OH)加至去離子水中,然後在去離子水中解離產生NH4+和OH-離子,在此OH-離子作為鹼離子。其它合適的化學物質也可用於摻雜去離子水以產生鹼離子水,例如碳酸氫銨(ammonium hydrogen carbonate)、碳酸銨(ammonium carbonate)、醋酸銨(ammonium acetate)、前述之組合或類似化學物質。
在一些實施例中,在化學物質混合於去離子水中之後,去離子水中的化學物質的濃度在約0.5百萬分之一(part per million,ppm)和約10000ppm的範圍之間,儘管也可使用任何合適的濃度。在另一些實施例中,去離子水中的化學物質的濃度在約1ppm和約1000ppm的範圍之間。在又一些實施例 中,去離子水中的化學物質的濃度在約3ppm和約100ppm的範圍之間,例如10ppm。
此外,可調整化學物質的濃度,以達到鹼離子水的目標pH值。在一些示範實施例中,鹼離子水的pH值大於約8。在另一些實施例中,鹼離子水的pH值在約9和約11之間。在又一些實施例中,鹼離子水的pH值在約9.5和約10之間。
在一些實施例中,由於鹼離子水中的離子,鹼離子水的導電率在約1微西門子每公分(micro-Siemens per centimeter,μS/cm)和約1000μS/cm之間。在另一些實施例中,鹼離子水的導電率在約1μS/cm和約300μS/cm之間。在又一些實施例中,鹼離子水的導電率在約3μS/cm和約60μS/cm之間。相較之下,去離子水的導電率為約0.055μS/cm。
在一些實施例中,可在室溫(例如在約20℃和26℃之間)下,使用鹼離子水作為清洗流體執行清洗製程,但也可使用更高的溫度(例如在約26℃和約80℃之間)。鹼離子水的流速可在約600SLPM和約2000SLPM之間,但其它數值也有可能。執行清洗製程的持續時間可在約5秒和約120秒之間,例如15秒。在一些示範實施例中,清洗製程可執行約10秒或更長。在清洗製程期間,晶圓201的轉速可在約30RPM和約1000RPM之間,例如200RPM作為範例。
藉由使用鹼離子水作為清洗流體,減少或避免銅凹陷。由於鹼離子水為鹼性,可避免或減少在導電部件107表面的銅氧化物和酸性清洗流體之間的化學反應。此外,鹼離子水的導電率因為鹼離子水中的離子(例如NH4+和OH-離子)而受 到改善。當晶圓201旋轉和與鹼離子水摩擦時,改善的導電率幫助減少靜電荷累積在晶圓201上。減少靜電荷可接著減少導電部件107的腐蝕(例如由於導孔誘導的金屬腐蝕)。
再者,鹼離子水具有大於約8的pH值,在晶圓201的表面產生負的界面電位(zeta-potential)。由於粒子,例如晶圓201表面上的汙染物和/或殘留物,傾向於具有負電荷,負的界面電位幫忙將粒子從晶圓201的表面排出,因此達到更佳的清洗結果。本發明實施例揭露的方法也容許更長的清洗時間,以徹底地清洗導孔開口,且很少或沒有銅凹陷。相較於使用去離子水本身作為清洗流體的方法,使用本發明實施例所揭露的方法的實驗已展現減少的銅凹陷。舉例而言,相較於使用去離子水本身作為清洗流體的方法,藉由使用在去離子水中具有濃度為2ppm的NH4OH的鹼離子水作為清洗流體,銅凹陷的量從約4.4nm減少至約3.0nm,達到超過30%的減少。
接著,如第4圖所繪示,藉由乾燥製程使晶圓201乾燥。使用具有三個射出射出口的乾燥頭(drying head)219用於第4圖的範例中的乾燥製程。如第4圖所繪示,乾燥頭219具有第一射出口213用於分配(例如噴灑)清洗流體(例如鹼離子水),第二射出口215用於分配異丙醇(isopropyl alcohol,IPA)和第三射出口217用於分配氮。乾燥頭219可受控制器(未繪示)控制,以沿著方向221移動,例如從晶圓201的中心移動至晶圓201的邊緣。晶圓201可在乾燥期間旋轉。
在一些實施例中,當第一射出口213設置在晶圓201的中央區上方時,第一射出口213將鹼離子水噴灑至晶圓 201上,且持續預先決定的一段時間(例如1秒至20秒)。在一些實施例中,鹼離子水的流速在約600SLPM和約2000SLPM之間。在一些實施例中,在鹼離子水的噴灑期間,乾燥頭219為靜止的(例如維持在晶圓201的中央區上方)。在一些實施例中,在乾燥製程期間,鹼離子水的噴灑可緊接在第3圖所繪示的清洗製程停止之後,以預防清洗流體在晶圓201上乾燥透且形成清洗流體的乾燥膜。在另一些實施例中,鹼離子水的噴灑可為清洗製程的最後階段,在此情況中,乾燥頭219也可在第3圖所繪示的清洗製程期間用於分配鹼離子水。
接著,停止鹼離子水的噴灑,且射出口215將異丙醇或其它合適的溶劑噴灑至晶圓201上,同時射出口217將氮噴灑至晶圓201上。換句話說,異丙醇和氮兩者透過射出口215和射出口217引導至晶圓201上。當異丙醇和氮引導至晶圓201上時,乾燥頭219從晶圓201的中央區往晶圓201的邊緣區移動。在一些實施例中,異丙醇的流速在約100SLPM和約300SLPM之間,且氮的流速在約0SLPM和約50SLPM之間。噴灑異丙醇和氮的持續時間可在約5秒和約60秒之間。在一些實施例中,晶圓201以在約200RPM和1700RPM之間的範圍內的轉速旋轉。
在晶圓201經過第4圖的乾燥製程的處理之後,半導體裝置100的製程繼續進行至如第5圖所示,在導孔開口117上順應性地形成阻障層121,。阻障層121可包含氮化鈦、氮化鉭、鈦、鉭或類似材料,且可使用化學氣相沉積(CVD)製程形成阻障層121,例如電漿增強化學氣相沉積(PECVD)。然而, 也可替代地使用其它製程,例如濺鍍、金屬有機化學氣相沉積(MOCVD)或原子層沉積(ALD)。可形成阻障層121以襯墊於導孔開口117的側壁和底部,亦可在第二介電層115的上表面上形成阻障層121。
接著,如第6圖所示,晶種層123設置在阻障層121上。晶種層123可包含銅、鈦、鉭、氮化鈦、氮化鉭、類似材料或前述之組合,且可藉由原子層沉積、濺鍍、物理氣相沉積或類似方法沉積晶種層123。在一些實施例中,晶種層123為金屬層,其可為單層或包含由不同材料形成的多個子層的複合層(composite layer)。在一些實施例中,晶種層123包含鈦層和在鈦層上的銅層。
接著,如第7圖所示,以導電材料125填充導孔開口117。導電材料125可包含銅,但也可替代地使用其它合適的材料,例如鋁、鎢、鈷、合金、前述之組合和類似材料。可藉由電鍍形成導電材料125,例如電解電鍍(electroplating)銅至晶種層123上,填充且過度填充導孔開口117。
一旦導孔開口117已填充,可透過研磨(grinding)製程,例如化學機械平坦化(CMP)移除在導孔開口117之外過多的阻障層121、過多的晶種層123和過多的導電材料125,如第8圖所示,但也可使用任何合適的移除製程。在導孔開口117內形成接觸插塞127,其包含阻障層121、晶種層123和導電材料125。
本發明所屬技術領域中具有通常知識者可輕易地理解,可能需要額外的製程步驟以完成半導體裝置100的製 造。舉例而言,可在第二介電層115上形成額外的介電層、導電部件和導孔。
第9圖是根據一些實施例繪示製造半導體裝置的方法1000之流程圖。應理解的是,第9圖所示的實施例方法僅為許多可能的實施例方法中的一個範例。本發明所屬技術領域中具有通常知識者會理解許多變化、替代和修飾。舉例而言,可增加、移除、取代、重新安排和重複如第9圖所示的各種步驟。
參閱第9圖,在步驟1010,在第一介電層中形成導電部件。在步驟1020,在第一介電層上形成一或更多介電層。在步驟1030,在一或更多介電層中形成導孔開口,導孔開口的底部露出導電部件。在步驟1040,使用化學物質混合物清潔導孔開口。在步驟1050,在清潔導孔開口之後,使用鹼離子水清洗導孔開口。
實施例可達成許多優點。舉例而言,由於使用鹼離子水作為清洗流體,可減少或預防銅凹陷。在清洗製程期間,鹼離子水中的離子幫助將靜電從晶圓201傳導出去,因此減少或預防靜電荷在晶圓201上累積,接著減少銅凹陷,以及減少任何因高靜電荷而對晶圓201的傷害。鹼離子水亦在晶圓201上提供負的界面電位(zeta potential),幫助排出晶圓201表面上的粒子,因此達到更好的清洗結果。因此,後續形成的阻障層和晶種層具有更好的品質,其改善所形成的半導體裝置的可靠度。
在一些實施例中,半導體裝置的形成方法包含在 第一介電層中形成導電部件,在第一介電層上形成一或更多介電層,以及在一或更多介電層中形成導孔開口,導孔開口的底部露出導電部件。此方法更包含使用化學物質混合物清潔導孔開口,以及在清潔導孔開口之後,使用摻雜鹼離子的水清洗導孔開口。
在一些實施例中,此方法更包含在導電部件上形成蓋層,其中蓋層在導電部件和一或更多介電層之間。
在一些實施例中,其中導孔開口的形成移除部分的蓋層且露出導電部件。
在一些實施例中,其中摻雜鹼離子的水減少半導體裝置的靜電荷。
在一些實施例中,此方法更包含在清洗導孔開口後,乾燥導孔開口,其中導孔開口的乾燥包含使用乾燥頭的第一射出口,將摻雜鹼離子的水噴灑至半導體裝置上。
在一些實施例中,其中導孔開口的乾燥更包含停止噴灑摻雜鹼離子的水,以及將異丙醇(isopropyl alcohol,IPA)和氮噴灑至半導體裝置上,其中噴灑異丙醇是使用乾燥頭的第二射出口,且噴灑氮是使用與第二射出口不同的乾燥頭的第三射出口。
在一些實施例中,此方法更包含藉由添加提供鹼離子的化學物質至去離子水(de-ionized water,DIW)中,形成摻雜鹼離子的水。
在一些實施例中,其中去離子水中的化學物質的濃度在約0.5百萬分之一(part per million,ppm)和約10000ppm 之間的範圍內。
在一些實施例中,其中摻雜鹼離子的水的導電率在約1微西門子每公分(micro-Siemens per centimeter,μS/cm)和約1000μS/cm之間。
在一些實施例中,其中執行清洗導孔開口的持續時間在約5秒和約120秒之間。
在一些實施例中,其中在約20℃和約80℃之間的溫度下執行清潔導孔開口。
在一些實施例中,半導體裝置的形成方法包含形成第一介電層,在第一介電層中形成導電部件,以及在第一介電層上形成第二介電層。此方法還包含在第二介電層中形成開口,開口露出導電部件,以及清潔開口。此方法更包含停止清潔開口,以及在停止清潔開口之後,使用具有一或更多摻雜物的水清洗開口,具有一或更多摻雜物的水具有大於約8的pH值。
在一些實施例中,其中在約20℃和約80℃之間的溫度下執行清潔開口和清洗開口。
在一些實施例中,此方法更包含在清洗開口之後,使用異丙醇(IPA)和氮(N2)乾燥半導體裝置,其中分別使用乾燥頭的第一射出口和乾燥頭的第二射出口,將異丙醇和氮同時噴灑至半導體裝置上。
在一些實施例中,其中一或更多摻雜物包含鹼離子。
在一些實施例中,其中具有一或更多摻雜物的水是藉由用化學物質摻雜去離子水形成,其中化學物質選自主要 由氫氧化銨、碳酸氫銨、醋酸銨、碳酸銨和前述之組合所組成的群組。
在一些實施例中,半導體裝置的形成方法包含接收摻雜鹼離子的水,以及將摻雜鹼離子的水施加於具有導孔開口的半導體裝置,其中導孔開口在基底上的一或更多介電層中形成,導孔開口露出在一或更多介電層下方的第二介電層中的導電部件。此方法更包含從半導體裝置移除摻雜鹼離子的水。
在一些實施例中,其中在約20℃和約80℃之間的溫度下,執行施加摻雜鹼離子的水。
在一些實施例中,其中執行施加摻雜鹼離子的水的持續時間為5秒或更長。
在一些實施例中,其中摻雜鹼離子的水包含NH4+和OH-離子,且具有導電率在約1μS/cm和約1000μS/cm之間的範圍內。
以上概述了數個實施例的部件,使得在本發明所屬技術領域中具有通常知識者可以更加理解本發明實施例的各方面。在本發明所屬技術領域中具有通常知識者應該理解,他們可以容易地使用本發明實施例作為基礎,來設計或修改用於實現與在此所介紹實施例具有相同的目的及/或達到相同優點的其他製程和結構。在本發明所屬技術領域中具有通常知識者也應該理解,這些等效的構造並不背離本發明的精神和範圍,並且在不背離本發明的精神和範圍的情況下,在此可以做出各種改變、取代或其他選擇。因此,本發明之保護範圍當視後附之申請專利範圍所界定為準。
Claims (1)
- 一種半導體裝置的形成方法,包括:在一第一介電層中形成一導電部件;在該第一介電層上形成一或更多介電層;在該一或更多介電層中形成一導孔開口,該導孔開口的一底部露出該導電部件;使用一化學物質混合物清潔該導孔開口;以及在清潔該導孔開口之後,使用摻雜鹼離子的水清洗該導孔開口。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201762513190P | 2017-05-31 | 2017-05-31 | |
| US62/513,190 | 2017-05-31 | ||
| US15/801,179 US10354913B2 (en) | 2017-05-31 | 2017-11-01 | Chemical clean of semiconductor device |
| US15/801,179 | 2017-11-01 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW201903920A true TW201903920A (zh) | 2019-01-16 |
Family
ID=64278972
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW106142710A TW201903920A (zh) | 2017-05-31 | 2017-12-06 | 半導體裝置的形成方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US10354913B2 (zh) |
| KR (1) | KR102058564B1 (zh) |
| CN (1) | CN108987335A (zh) |
| DE (1) | DE102017127668A1 (zh) |
| TW (1) | TW201903920A (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10685870B2 (en) * | 2017-08-30 | 2020-06-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device and method of manufacture |
| DE102018104644A1 (de) | 2017-08-30 | 2019-02-28 | Taiwan Semiconductor Manufacturing Co., Ltd. | Halbleiterbauteil und sein herstellungsverfahren |
| CN114078746A (zh) * | 2020-08-13 | 2022-02-22 | 中芯南方集成电路制造有限公司 | 一种半导体结构的形成方法 |
| CN113140445A (zh) * | 2021-03-18 | 2021-07-20 | 上海华力集成电路制造有限公司 | 后段刻蚀后清洗方法 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5783495A (en) * | 1995-11-13 | 1998-07-21 | Micron Technology, Inc. | Method of wafer cleaning, and system and cleaning solution regarding same |
| KR100319881B1 (ko) * | 1999-02-03 | 2002-01-10 | 윤종용 | 집적 회로 기판 표면의 불순물을 제거하기 위한 세정 수용액 및 이를 이용한 세정 방법 |
| US6635565B2 (en) * | 2001-02-20 | 2003-10-21 | United Microelectronics Corp. | Method of cleaning a dual damascene structure |
| KR100650467B1 (ko) * | 2001-03-12 | 2006-11-28 | 가부시키가이샤 히타치세이사쿠쇼 | 반도체 집적 회로 장치 및 그 제조 방법 |
| JP3667273B2 (ja) | 2001-11-02 | 2005-07-06 | Necエレクトロニクス株式会社 | 洗浄方法および洗浄液 |
| JP4383248B2 (ja) | 2003-06-19 | 2009-12-16 | Necエレクトロニクス株式会社 | 半導体装置の製造方法 |
| US7253094B1 (en) * | 2003-12-22 | 2007-08-07 | Cypress Semiconductor Corp. | Methods for cleaning contact openings to reduce contact resistance |
| US8522799B2 (en) | 2005-12-30 | 2013-09-03 | Lam Research Corporation | Apparatus and system for cleaning a substrate |
| US7566661B2 (en) * | 2006-05-22 | 2009-07-28 | Lavoie Adrien R | Electroless treatment of noble metal barrier and adhesion layer |
| US20080045013A1 (en) * | 2006-08-18 | 2008-02-21 | Lavoie Adrien R | Iridium encased metal interconnects for integrated circuit applications |
| US9659796B2 (en) * | 2008-07-24 | 2017-05-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Rinsing wafers using composition-tunable rinse water in chemical mechanical polish |
| CN102656671B (zh) * | 2010-12-24 | 2015-12-02 | 松下电器产业株式会社 | 半导体晶体管的制造方法、使用了由该方法制造的半导体晶体管的驱动电路、包括该驱动电路和显示元件的像素电路、该像素电路配置成行列状的显示面板、以及具有该显示面板的显示装置 |
| US20140349479A1 (en) | 2013-05-24 | 2014-11-27 | Globalfoundries Inc. | Method including a removal of a hardmask from a semiconductor structure and rinsing the semiconductor structure with an alkaline rinse solution |
| US9370854B2 (en) * | 2013-11-13 | 2016-06-21 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of fabricating a semiconductor device, and chemical mechanical polish tool |
| US9269585B2 (en) * | 2014-01-10 | 2016-02-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for cleaning metal gate surface |
| JP6552931B2 (ja) | 2015-09-18 | 2019-07-31 | 東京エレクトロン株式会社 | 基板処理装置及び基板処理方法 |
-
2017
- 2017-11-01 US US15/801,179 patent/US10354913B2/en active Active
- 2017-11-23 DE DE102017127668.8A patent/DE102017127668A1/de active Pending
- 2017-12-06 KR KR1020170166721A patent/KR102058564B1/ko active Active
- 2017-12-06 TW TW106142710A patent/TW201903920A/zh unknown
- 2017-12-11 CN CN201711310038.9A patent/CN108987335A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| KR20180131345A (ko) | 2018-12-10 |
| CN108987335A (zh) | 2018-12-11 |
| KR102058564B1 (ko) | 2019-12-24 |
| US20180350664A1 (en) | 2018-12-06 |
| US10354913B2 (en) | 2019-07-16 |
| DE102017127668A1 (de) | 2018-12-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI509741B (zh) | 半導體裝置及其形成方法 | |
| US11569125B2 (en) | Etch profile control of interconnect structures | |
| US7645695B2 (en) | Method of manufacturing a semiconductor element | |
| US10049925B2 (en) | Metal-semiconductor contact structure with doped interlayer | |
| US9679850B2 (en) | Method of fabricating semiconductor structure | |
| US20160005691A1 (en) | Hybrid Copper Structure for Advance Interconnect Usage | |
| US11488857B2 (en) | Semiconductor device and method of manufacture using a contact etch stop layer (CESL) breakthrough process | |
| CN106409766A (zh) | 栅极间隔件及其形成方法 | |
| US9576894B2 (en) | Integrated circuits including organic interlayer dielectric layers and methods for fabricating the same | |
| TW201724436A (zh) | 互連線結構與其製造方法 | |
| KR102058564B1 (ko) | 반도체 디바이스의 화학적 세정 | |
| TW201733069A (zh) | 半導體元件結構 | |
| US20250336719A1 (en) | Semiconductor device with doped region dielectric layer | |
| CN108321083A (zh) | 半导体结构及其形成方法 | |
| TW201729267A (zh) | 半導體結構的形成方法 | |
| CN112490180B (zh) | 半导体结构及其形成方法 | |
| US9406883B1 (en) | Structure and formation method of memory device | |
| TW202029367A (zh) | 半導體裝置的製造方法 | |
| TW202002081A (zh) | 半導體裝置的形成方法 | |
| US7977228B2 (en) | Methods for the formation of interconnects separated by air gaps | |
| US20140191411A1 (en) | Interconnection structures and fabrication method thereof | |
| US9349608B2 (en) | Methods of protecting a dielectric mask layer and related semiconductor devices | |
| US10985028B1 (en) | Semiconductor devices and methods of manufacturing | |
| TWI483407B (zh) | 包含阻障件研磨停止層之積體電路及其製造方法 |